

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5091481号
(P5091481)

(45) 発行日 平成24年12月5日(2012.12.5)

(24) 登録日 平成24年9月21日(2012.9.21)

(51) Int.Cl. F I
G06F 9/38 (2006.01)
 G06F 9/38 310A
 G06F 9/38 310F
 G06F 9/38 350B

請求項の数 18 (全 22 頁)

<p>(21) 出願番号 特願2006-533522 (P2006-533522) (86) (22) 出願日 平成16年6月2日(2004.6.2) (65) 公表番号 特表2007-503661 (P2007-503661A) (43) 公表日 平成19年2月22日(2007.2.22) (86) 国際出願番号 PCT/US2004/017096 (87) 国際公開番号 W02004/111839 (87) 国際公開日 平成16年12月23日(2004.12.23) 審査請求日 平成19年6月1日(2007.6.1) (31) 優先権主張番号 10/458,457 (32) 優先日 平成15年6月10日(2003.6.10) (33) 優先権主張国 米国 (US)</p> <p>前置審査</p>	<p>(73) 特許権者 591016172 アドバンスト・マイクロ・ディバイズ・ インコーポレイテッド ADVANCED MICRO DEVI CES INCORPORATED アメリカ合衆国、94088-3453 カリフォルニア州、サニペイル、ピィ・ オウ・ボックス・3453、ワン・エイ・ エム・ディ・プレイス、メイル・ストップ ・68 (番地なし)</p> <p>(74) 代理人 100108833 弁理士 早川 裕司</p>
--	--

最終頁に続く

(54) 【発明の名称】 リプレイ機構を備えた読み出し／書き込みユニット

(57) 【特許請求の範囲】

【請求項1】

マイクロプロセッサであって、
 オペレーションを発行するように構成されたスケジューラと、
 前記スケジューラによって発行されたメモリオペレーションを受信するように結合され、
 前記メモリオペレーションを実行するように構成された読み出し／書き込みユニットと
 を含み、

前記読み出し／書き込みユニットは、前記読み出し／書き込みユニットに発行された複
 数のメモリオペレーションを識別する情報を記憶するように構成され、前記読み出し／書
 き込みユニットは、前記複数のメモリオペレーションの1つに関して前記マイクロプロセ
 ッサ内で行われた予測に基づいてのデータ推測が誤っていたことが検出されたことに応答
 して、前記スケジューラに対して、前記読み出し／書き込みユニット内の複数のメモリオ
 ペレーションの少なくとも1つを再発行しなければならないことを示すリプレイ指示を与
 えるように構成され、前記データ推測は、メモリオペレーションのオペランドの値を予測
 すること、及び／又はメモリオペレーションの結果値を予測することを含み、

前記スケジューラは、前記読み出し／書き込みユニットからの前記指示に
 応答して、前記複数のメモリオペレーションのうち前記少なくとも1つを再発行するよう
 構成される、
 マイクロプロセッサ。

【請求項2】

前記読み出し／書き込みユニットは、前記複数のメモリオペレーションの1つのアドレ

スと合致するアドレスを有する複数のメモリオペレーションの各々を識別することによって、前記リプレイの指示を生成するように構成される、

請求項 1 記載のマイクロプロセッサ。

【請求項 3】

前記読み出し/書き込みユニットは、複数のメモリオペレーションの 1 つのアドレスの推測値、又は前記複数メモリオペレーションの前記 1 つの前記アドレスの前記推測値とは異なる値であって前記推測値より最近に生成された新たな値の何れかと合致するアドレスを有する前記複数のオペレーションの各々を識別することによって、前記リプレイ指示を生成するように構成される、

請求項 1 記載のマイクロプロセッサ。

10

【請求項 4】

前記読み出し/書き込みユニットは、読み出しオペレーションであってかつ前記複数のメモリオペレーションの前記 1 つのアドレスと合致するアドレスを有する前記複数のメモリオペレーションの各々を識別することによって、前記リプレイ指示を生成するよう構成される、

請求項 1 記載のマイクロプロセッサ。

【請求項 5】

前記読み出し/書き込みユニットは、前記複数のメモリオペレーションに含まれる読み出しオペレーションのうちいずれの読み出しオペレーションが書き込みオペレーションのデータを転送したかを追跡するように構成され、書き込みオペレーションのアドレスが誤って推測されたものとして検出された場合、前記読み出し/書き込みユニットは、前記書き込みオペレーションからデータを転送した前記読み出しオペレーションのより最近のオペレーションのいずれをも識別することによって、前記リプレイ指示を生成するよう構成される、

請求項 1 記載のマイクロプロセッサ。

20

【請求項 6】

前記読み出し/書き込みユニットは、前記複数のメモリオペレーションの前記一つが発生する前に前記複数のメモリオペレーションのそれぞれを識別することによって、前記リプレイ指示を生成するよう構成される、

請求項 1 記載のマイクロプロセッサ。

30

【請求項 7】

前記読み出し/書き込みユニットは、データ推測が誤っていたことが検出された、前記複数のメモリオペレーションの前記一つを識別することで前記リプレイ指示を生成するよう構成される、

請求項 1 記載のマイクロプロセッサ。

【請求項 8】

前記読み出し/書き込みユニットは、前記複数のメモリオペレーションの前記一つのアドレスの推測値を、前記複数のメモリオペレーションの前記一つのアドレスの前記推測値とは異なる値であって前記推測値より最近に生成された新しい値と比較することで、前記データ推測の誤りを検出するよう構成される、

請求項 1 記載のマイクロプロセッサ。

40

【請求項 9】

前記読み出し/書き込みユニットは、読み出しオペレーションの推測結果と、前記読み出しオペレーションの非推測結果と、を比較することで、前記データ推測の誤りを検出するよう構成される、

請求項 1 記載のマイクロプロセッサ。

【請求項 10】

コンピュータシステムであって、

メモリと、

前記メモリに結合されたプロセッサとを含み、

50

前記プロセッサは、メモリオペレーションを発行するよう構成されたスケジューラと、前記スケジューラによって発行されたメモリオペレーションを受信するよう結合されて前記メモリオペレーションを実行するよう構成された読み出し/書き込みユニットと、を含み、

前記読み出し/書き込みユニットは、当該読み出し/書き込みユニットに発行された複数のメモリオペレーションを識別する情報を記憶するよう構成され、前記複数のメモリオペレーションの1つに関して前記プロセッサ内で行われたデータ推測が誤っていたことが検出されたことに応答して、当該読み出し/書き込みユニット内の前記複数のメモリオペレーションの少なくとも1つが再発行されなければならないこと示すリプレイ指示を前記スケジューラに与えるよう構成され、前記データ推測は、メモリオペレーションのオペランドの値を予測すること、及び/又はメモリオペレーションの結果値を予測することを含み、

10

前記スケジューラは、前記読み出し/書き込みユニットからの前記指示に応答して、前記複数のメモリオペレーションの少なくとも一つを再発行するよう構成され、前記スケジューラは前記読み出し/書き込みユニットから分離されている、

コンピュータシステム。

【請求項11】

スケジューラが読み出し/書き込みユニットにオペレーションを発行して当該オペレーションを実行させ、

前記読み出し/書き込みユニットが、前記オペレーションに実行されたデータ推測が誤っていることを検出し、

20

前記読み出し/書き込みユニットは前記スケジューラから分離しており、前記データ推測は、メモリオペレーションのオペランドの値を予測すること、及び/又はメモリオペレーションの結果値を予測することを含み、前記検出に応答して、前記読み出し/書き込みユニットが、現在前記読み出し/書き込みユニットに発行されている少なくとも1つのオペレーションを識別するリプレイ指示を生成し、

前記生成に応じて、前記スケジューラが、前記読み出し/書き込みユニットに前記少なくとも一つのオペレーションを再発行する、

方法。

【請求項12】

30

前記生成では、前記読み出し/書き込みユニットが、前記データ推測が誤っていたオペレーションよりもより最近の前記読み出し/書き込みユニット内の全ての未済のオペレーションを識別して、識別された当該オペレーションをリプレイする、1つあるいはそれ以上のリプレイ指示を生成する、

請求項11記載の方法。

【請求項13】

前記生成では、前記読み出し/書き込みユニットが、前記データ推測が誤っていた前記オペレーションのアドレスと合致するアドレスを有する前記読み出し/書き込みユニット内の未済のオペレーションを識別して、識別された当該オペレーションをリプレイする、1つあるいはそれ以上のリプレイ指示を生成する、

40

請求項11記載の方法。

【請求項14】

前記生成では、前記読み出し/書き込みユニットが、前記データ推測が誤っていたオペレーションのアドレスの推測値と合致するアドレスを有する前記読み出し/書き込みユニット内の未済のオペレーションを識別して、識別された当該オペレーションをリプレイする、1つあるいはそれ以上のリプレイ指示を生成する、

請求項11記載の方法。

【請求項15】

前記読み出し/書き込みユニット内の未済の読み出しオペレーションのどのオペレーションが比較的古い読み出しオペレーションからデータを転送したかを追跡し、

50

前記比較的古い読み出しオペレーションのアドレスに対して行われたデータ推測が前記指示によって誤っていると識別された場合、前記生成では、前記読み出し/書き込みユニットが、前記比較的古い読み出しオペレーションからデータを転送した読み出しオペレーションを識別して、識別された当該オペレーションをリプレイする、1つ以上のリプレイ指示を生成する、

請求項11記載の方法。

【請求項16】

前記生成では、前記読み出し/書き込みユニットが、前記データ推測が誤っていたオペレーションを識別して、識別された当該オペレーションをリプレイするリプレイ指示を生成する、

10

請求項11記載の方法。

【請求項17】

前記検出では、前記読み出し/書き込みユニットが、前記オペレーションのアドレスの推測値を前記オペレーションのアドレスの前記推測値とは異なる値であって前記推測値より最近に生成された新しい値と比較する、

請求項11記載の方法。

【請求項18】

前記検出では、前記オペレーションの推測結果を前記オペレーションの非推測結果と比較する、

請求項11記載の方法。

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロプロセッサ技術分野に関し、より具体的には、マイクロプロセッサにおいてデータの投機的実行すなわちデータスペキュレーション (data speculation) を実行する方法に関する。

【背景技術】

【0002】

スーパー scaler マイクロプロセッサは、複数の命令を並列に実行し、その設計に適合する最短のクロックサイクルを用いることによって高パフォーマンスを発揮する。しかし、命令と命令の間におけるデータ及びコントロールフローの依存性によって、所定の時間内に発行可能な命令数が制限されてしまう。結果として、ある種のマイクロプロセッサではさらなるパフォーマンスゲイン (性能向上) を図るために投機的実行をサポートしている。

30

【0003】

このような投機あるいはスペキュレーションの一つのタイプとして、コントロールフロー推測 (control flow speculation) が挙げられる。コントロールフロー推測はプログラム制御が進行する方向を予測する。例えば、分岐が発生するかどうかを予測するために分岐予測が用いられる。様々なタイプの分岐予測が利用可能であり、単純に毎回同じ予測を行う方法から、履歴を基にした予測を行うために、プログラム中の過去の分岐の詳細な履歴を維持する方法まである。分岐予測は、ハードウェアの最適化、コンパイラの最適化、またはその両方によって容易になる。分岐予測機構によって提供される予測に基づいて、命令は投機的にフェッチされ、実行される。分岐命令が最終的に評価されるとき、分岐予測を識別することができる。もし予測が誤っていれば、誤った予測に基づいて投機的に実行されたすべての命令は廃棄される。

40

【0004】

他の投機のタイプとしては、データ値を予測するデータ推測がある。すでに提案されたデータ推測の形式は、メモリオペレーション用にアドレスを投機的に生成し、コンピュータオペレーションで使用するためにデータ値を投機的に生成する。コントロール推測にともない、投機的にデータ値を生成するために使用された根本的な条件を最終的に評価し、

50

推測を認証済みとするか、あるいは推測を実行しないようにする。

【 0 0 0 5 】

投機的実行においては、依存性チェックの完了を待たずに命令の実行を進めることができるので、正しい推測によって得られる効率が不正確な推測によって失われる効率を超えていれば、大幅な性能の向上が達成できる。従って、マイクロプロセッサにおいてデータ推測を実行し、誤推測に対する効率的な復旧機構を提供できるようになることが望ましい。

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 0 6 】

データ推測のマイクロプロセッサのロードストアユニット、即ち、読み出し / 書き込みユニット、においてオペレーションをリプレイする方法とシステムの様々な実施形態が開示される。幾つかの実施形態では、マイクロプロセッサはオペレーションを発行するように構成されたスケジューラと、このスケジューラによって発行されたメモリオペレーションを実行するように構成された読み出し / 書き込みユニットを含み得る。読み出し / 書き込みユニットは、読み出し / 書き込みユニットに発行されたメモリオペレーションを識別する情報を記録するように構成される。発行されたメモリオペレーションの1つに関するデータ推測の誤りの検出に応じて、スケジューラにリプレイ指示を与えるように読み出し / 書き込みユニットが構成され、読み出し / 書き込みユニット内に発行されたメモリオペレーションの少なくとも一つが再発行されなければならないことを指示する。スケジューラは読み出し / 書き込みユニットによって識別されたメモリオペレーションを応答可能なように再発行するよう構成される。

【 課題を解決するための手段 】

【 0 0 0 7 】

一実施形態では、読み出し / 書き込みユニットは誤って投機されたメモリオペレーションのアドレスを識別するアドレスを有するメモリオペレーションの各々をリプレイするように構成される。読み出し / 書き込みユニットは、又（あるいは他の例として）、誤って投機されたメモリオペレーションの投機的アドレスを識別するアドレスを有するメモリオペレーションの各々をリプレイするように構成され得る。一実施形態では、読み出し / 書き込みユニットは、誤って投機されたメモリオペレーションのアドレスと一致するアドレスを有する読み出しオペレーション（ロードオペレーション）のみをリプレイし得る。幾つか実施形態では、何れの読み出しオペレーションが書き込みオペレーション（ストアオペレーション）からデータを転送したかを読み出し / 書き込みユニットがトラッキングし得、書き込みオペレーションのアドレスが誤って投機的推測されれば、読み出し / 書き込みユニットが当該書き込みオペレーションからデータを転送した、より若い、つまりより最近の読み出しオペレーションの全てをリプレイし得る。ある種の状況では誤ったデータ推測が検出されたメモリオペレーションをリプレイするように読み出し / 書き込みユニットが構成され得る。

【 0 0 0 8 】

幾つかの実施形態では、メモリオペレーションのアドレスの推測値をメモリオペレーションのアドレスの新たな値と比較し、及び / 又はメモリオペレーションの投機的な結果をメモリオペレーションの非推測結果と比較することによって誤ったデータ推測を検出するように読み出し / 書き込みユニットが構成され得る。

【 0 0 0 9 】

方法の様々な実施形態が、実行するように読み出し / 書き込みユニットにオペレーションを発行し、この読み出し / 書き込みユニットはオペレーションで実行されるデータ推測の誤りの指示を受信し、この指示に応じて読み出し / 書き込みユニットは読み出し / 書き込みユニット内の突出している少なくとも一つのオペレーションを識別するリプレイ指示を生成し、スケジューラはリプレイ指示によって識別されたオペレーションを応答可能なように再発行する。

10

20

30

40

50

【 0 0 1 0 】

本発明は、添付の図面に関連した以下の詳細な説明を参照することによって、よりよく理解することができる。

本発明は様々な変更や代替形態が可能であるが、本発明の個別の実施形態は、各図面において例示として示されたものであり、ここでは詳細に説明されている。しかしながら、ここで行われている実施形態の説明は、本発明を開示された特定の形態に限定することを意図するものではなく、逆に、本発明は、添付の特許請求の範囲により定義されるような本発明の精神や範囲の範疇であるすべての変更、均等物、及び代替物を含むものであることは理解すべきである。本明細書中の見出しは文章構成のためのものに過ぎず、本明細書の説明または特許請求の範囲を限定または解釈のために用いるべきものではないことに注意されたい。さらに、本明細書において用いられる「できる“may”」という用語は、許可的な意味合い（つまり、そのような可能性を持つ、または可能である）に用いられ、強制的な意味合いではない（つまり、must；しなければいけない）ことに注意すべきである。「include；含む」という用語およびその派生語は「含むが、それに限定されない」ことを意味する。「接続される」という用語は「直接的または間接的に接続される」ことを意味し、「結合される」という用語は「直接的または間接的に結合される」ことを意味する。

【 発明を実施するための最良の形態 】

【 0 0 1 1 】

図1は、マイクロプロセッサ100の一実施形態のブロック図である。マイクロプロセッサ100はシステムメモリ200に記憶された命令を実行するように構成される。これらの命令の多くはシステムメモリ200に記憶されたデータを操作するものである。システムメモリ200はコンピュータシステム全体に物理的に配置可能であり、一つあるいはそれ以上のマイクロプロセッサ100からアクセスできる。

【 0 0 1 2 】

マイクロプロセッサ100は命令（インストラクション）キャッシュ106およびデータキャッシュ128を含む。マイクロプロセッサ100は命令キャッシュ106に結合されたプリフェッチユニット108を含む。ディスパッチユニット104は命令キャッシュ106から命令を受信して、スケジューラ118にオペレーションを発送するように構成される。1以上のスケジューラ118はディスパッチユニット104から発送されたオペレーションを受信し、1以上の実行コア124にオペレーションを発行するように結合できる。実行コア124は、データキャッシュ128に対するアクセスを実行するように構成された読み出し/書き込みユニット126を含む。実行コア124によって生成された結果は、結果バス130に出力されうる。これらの結果は続いて発行される命令のためのオペランド値として使用可能であり、および/またはレジスタファイル116に記憶することができる。リタイアキュー（retire queue）102はスケジューラ118およびディスパッチユニット104に接続される。このリタイアキューは、発行されたオペレーションのそれぞれがいつリタイア可能であるかを決定するように構成される。一実施形態では、マイクロプロセッサ100はx86型アーキテクチャと互換性を持つように設計される。マイクロプロセッサ100はその他多くの要素を含んでいてもよいことに注意すべきである。例えば、マイクロプロセッサ100は分岐予測ユニット（図示せず）を含んでいてもよい。

【 0 0 1 3 】

命令キャッシュ106は命令を、ディスパッチユニット104がそれらを受信する前に、一時的に記憶することができる。命令コードは、システムメモリ200からプリフェッチユニット108を介してコードをプリフェッチすることにより、命令キャッシュ106に供給される。命令キャッシュ106は様々な構成で実装可能である（例えば、セットアソシアティブ、フルアソシアティブ、またはダイレクトマッピング）。幾つかの実施形態では、命令キャッシュ106及び/又はデータキャッシュ128の多数レベルがあり得る。幾つかのレベルのキャッシュは、図示されるようにマイクロプロセッサ100と統合さ

10

20

30

40

50

れ得、一方、他のレベルのキャッシュはマイクロプロセッサの外部に拡張され得る。

【 0 0 1 4 】

プリフェッチユニット 1 0 8 は命令キャッシュ 1 0 6 に記憶するためにシステムメモリ 2 0 0 から命令コードをプリフェッチすることができる。一実施形態では、プリフェッチユニット 1 0 8 はシステムメモリ 2 0 0 から命令キャッシュ 1 0 6 にコードをバースト転送するように構成することができる。プリフェッチユニット 1 0 8 は様々な特定のコードプリフェッチ技術およびアルゴリズムを採用することができる。

【 0 0 1 5 】

ディスパッチユニット 1 0 4 は、オペランドアドレス情報、即値データ (immediate data) および / または変位データ (displacement data) とともに、実行コア 1 2 4 が実行可能なビットエンコードされたオペレーションを含む信号を出力する。ある実施形態では、ディスパッチユニット 1 0 4 はある種の命令を実行コア 1 2 4 内で実行可能なオペレーションにデコードするためのデコード回路 (図示せず) を含んでいてもよい。単純な命令は単一のオペレーションに対応する。ある実施形態では、より複雑な命令は複数のオペレーションに対応する。レジスタの更新を含むオペレーションをデコードすると、レジスタファイル 1 1 6 中のあるレジスタ位置が推測レジスタ状態を記憶するために予約される (別の実施形態では、リオーダバッファが各レジスタに対する一以上の推測レジスタ状態を記憶するために用いられる)。レジスタマップ 1 3 4 は、レジスタのリネームを容易にするために、ソースおよび目的オペランドの論理レジスタ名を物理レジスタ名に変換することができる。レジスタマップ 1 3 4 は、レジスタファイル 1 1 6 内のどのレジスタが現在割り当てられているか、割り当てられていないかを追跡可能である。

【 0 0 1 6 】

図 1 のマイクロプロセッサ 1 0 0 はアウトオブオーダー実行をサポートする。リタイアキュー 1 0 2 はレジスタ読み出しおよび書き込みオペレーションのためにオリジナルのプログラムシーケンスの記録、つまりトラッキングを行い、投機的命令実行および分岐予測ミスからの復帰を許可し、精密な例外処理を容易にする。ある実施形態では、リタイアキュー 1 0 2 は、有効になったオペレーションがバッファのボトムに移動し、それによって待ち行列のトップに新しいエントリのための空きを作る、先入れ先出し構造として実装される。リタイアキュー 1 0 2 は、オペレーションが実行を完了したことに応答してオペレーションを停止し、いずれのオペレーションに対して実行されたいずれの制御スペキュレーション及びデータが、そのオペレーションを含みそのオペレーションまでに実行されたプログラムに関して、照合すなわちベリファイがなされる。リタイアキュー 1 0 2 は、物理レジスタの、マイクロプロセッサ 1 0 0 のアーキテクチャ状態に対する投機的状態について、その物理レジスタでその値を生成したオペレーションがリタイアした場合に、コミットメントを行う。ある実施形態においては、リタイアキュー 1 0 2 はリオーダバッファの一部として実装される。このようなリオーダバッファは、レジスタリネーミングをサポートするために、推測レジスタ状態のデータ値の記録部を提供するように構成することもできる。他の形態では、リタイアキュー 1 0 2 は、何らデータ値の記録部を提供しないようにすることもできる。また、これに代えて、オペレーションがリタイアする際に、リタイアキュー 1 0 2 は、推測レジスタ状態を記憶する必要がなくなったレジスタファイル 1 1 6 内のレジスタの割り当てを取り消し、レジスタマップ 1 3 4 に対してどのレジスタが現在空いているのかを示す信号を供給する。レジスタファイル 1 1 6 内 (他の実施形態では、リオーダバッファ内) の推測レジスタ状態をそれらの状態を生成したオペレーションが有効になるまで維持することによって、分岐予測が間違っていた場合、予測ミスされたパスに従った投機的に実行されたオペレーションの結果がレジスタファイル 1 1 6 内で無効化される。

【 0 0 1 7 】

特定のオペレーションのにおける要求されているオペランドがレジスタの位置であるときは、レジスタアドレス情報がレジスタマップ 1 3 4 (またはリオーダバッファ) に送られる。例えば、x 8 6 アーキテクチャにおいては、8 つの 3 2 ビット論理レジスタがある

10

20

30

40

50

(例えば、EAX, EBX, ECX, EDX, EBP, ESI, EDIおよびESP)。物理レジスタファイル116(またはリオーダバッファ)はこれらの論理レジスタの内容を変更する結果のための記憶装置を含み、アウトオブオーダー実行を許可する。レジスタファイル116内の物理レジスタは、デコード時に論理レジスタの一つの内容を修正するために決定される各オペレーションの結果を記憶するために割り当てられる。従って、特定のプログラムを実行している間の任意の時点において、レジスタファイル116(または、他の実施形態では、リオーダバッファ)は、与えられた論理レジスタの投機的に実行された内容を含む1以上のレジスタを持つ。

【0018】

レジスタマップは物理レジスタをあるオペレーションの目的オペランドとして指定された特定の論理レジスタに割り当てる。ディスパッチユニット104は、レジスタファイル116が、所与のオペレーションにおいてソースオペランドとして指定された論理レジスタに割り当てられた、既に割り当てられた1以上の物理レジスタを持つことを決定する。このレジスタマップ134はその論理レジスタに最も最近に割り当てられた物理レジスタのためのタグを供給することができる。このタグは、レジスタファイル116内のオペランドのデータ値にアクセスするために用いることができ、または結果バス130において転送される結果を介してデータ値を受信することができる。もしオペランドがメモリ位置に対応するならば、そのオペランド値は読み出し/書き込みユニット222を介して結果バスに供給される(結果転送および/またはレジスタファイル118への記憶のため)。スケジューラ118のひとつからオペレーションが発行されると、オペランドデータ値が実行コア124に供給される。他の実施形態においては、オペレーションが発行されると、オペランド値が対応するスケジューラ118に供給される(そのオペレーションが発行されたときに対応する実行コア124に供給する代わりに)。

【0019】

書き込みユニット104の出力で与えられたビット符号化されたオペレーションと即値データ(immediate data)は、一つ又はそれ以上のスケジューラ118にルーティングされ得る。本文に記載されたように、スケジューラはオペレーションの実行の準備ができたことを検出し、一つ又はそれ以上のファンクショナルユニットに準備オペレーションを発行するデバイスである。例えば、予約ステーションはスケジューラである。スケジュール又はスケジューラのグループにおけるオペレーションは命令又はオペレーションウィンドー又はスケジューリングウィンドーにおけるオペレーションとして称され得る。各スケジューラ118は、実行コア124への発行を待つ幾つかの継続中のオペレーションに関するオペレーション情報(例、オペランド値、オペランドタグ、及び/即値データと同様のビット符号化された実行ビット)を保持することができる。ある種の実施形態では、各スケジューラ118は、オペランド値を記録することはできない。その代わりに、オペランド値がファンクショナルユニット126によって(例えば、レジスタファイル116又は結果バス130から)読み出し可能となる時点と判定するために、レジスタファイル116において利用可能な発行されたオペレーション及び結果を各スケジューラが監視し得る。幾つかの実施形態では、各スケジューラ118は専用のファンクショナルユニット126に関連付けられ得る。他の実施形態では、シングルスケジューラ118が1つより多いファンクショナルユニット126にオペレーションを発行し得る。

【0020】

スケジューラ118は、実行コア124によって実行されるオペレーション情報を一時記憶するために提供されうる。上述のとおり、各スケジューラ118は係属中のオペレーションのためにオペレーション情報を記憶することができる。さらに、各スケジューラは、すでに実行済みであるが再発行される可能性のあるオペレーションのためのオペレーション情報を記憶することができる。実行のために利用可能となった任意の必要とされるオペランドの値に回答して、オペレーションが、実行コア124で実行されるよう発行される。従って、オペレーションが実行される順番は、元のプログラム命令シーケンスの順番とは同じでない可能性がある。データ推測を含むオペレーションを、非投機的になるまで

10

20

30

40

50

、スケジューラ 118 にとどめ、データ推測が誤っていれば再発行することができる。図 1 に示したように、読み出し/書き込みユニット 126C はスケジューラ 118 に再発行される一つあるいはそれ以上のオペレーションを識別するリプレイ指示を提供することができる(例えば、そのようなリプレイ指示は、リプレイされる各オペレーションのタグを含み得る)。スケジューラ 118 は、そのようなリプレイ指示によって識別されたオペレーションを応答可能なように再発行し得る。

【0021】

一実施形態では、実行コア 124 のそれぞれは幾つかのファンクショナルユニット 126 (例、図 1 に示されるファンクショナルユニット 126A ~ 126C) を含み得る。例えば、126A のような幾つかのファンクショナルユニットは、シフト、ローテート、論理演算、及び分岐オペレーションと同様に加算及び減算の整数演算オペレーションも実行するように構成され得る。例えば、128B のような他のファンクショナルユニットは、浮動小数点も含めることができるように構成され得る。例えば、126C のようなファンクショナルユニットによって実行される読み出し/書き込みメモリオペレーション用のアドレス生成を行うように一つあるいはそれ以上のファンクショナルユニットが構成され得る。ファンクショナルユニットはデータキャッシュ 128 及び/又はシステムメモリに記録されたデータにアクセスする読み出し/書き込みオペレーションを実行する。一実施形態では、126C のようなファンクショナルユニットは継続中の読み出し及び/又は書き込みに関するデータ及びアドレス情報の幾つかのストレージロケーションを備えた読み出し/書き込みバッファで構成され得る。

【0022】

一つあるいはそれ以上のファンクショナルユニット 126 が分岐予測ユニットに条件付き分岐命令の実行に関する情報も与えることができ、それによってもし分岐予測ミスが発生したときに、分岐予測ユニットが命令プロセッシングパイプラインに入力された予測を誤った分岐に後続する命令をフラッシュすることができ、プリフェッチユニット 106 にリダイレクトすることができるようにする。このリダイレクトされたプリフェッチユニット 106 は、次に命令キャッシュ 106 又はシステムメモリ 200 から正しい命令セットのフェッチを開始する。そのような状況では、予測誤りのあった分岐命令の後に発生した元のプログラムシーケンスにおける命令の結果は廃棄され、投機的に実行され、レジスタファイル 116 に一時的に記録されたものを含む。

【0023】

実行コア 124 内のファンクショナルユニット 126 によって生成された結果は、レジスタの値が更新されていれば、結果バスにおいてレジスタファイル 116 に対して出力される。メモリ位置の内容が変更されていれば、実行コア 124 内で生成された結果は、読み出し/書き込みユニット 126C に対して供給される。

【0024】

データキャッシュ 128 は、実行コア 124 とシステムメモリ 200 との間で転送されたデータを一時的に記憶するために提供されるキャッシュメモリである。上述の命令キャッシュ 106 と同様に、データキャッシュ 128 はセットアソシアティブ構成を含む、様々な特定のメモリ構成において実装可能である。さらに、データキャッシュ 106 および命令キャッシュ 128 は、ある実施形態においては統一されたキャッシュとして実装可能である。

【0025】

幾つかの実施形態では、マイクロプロセッサ 100 は、マイクロプロセッサがシステムメモリ 200 に直接インターフェースすることを可能にする統合されたメモリコントローラ 160 を含む。他の実施形態では、メモリコントローラ 160 はマイクロプロセッサ 100 をシステムメモリ 200 に間接的に結合するバスブリッジに含まれ得る。

[データ投機]

【0026】

本明細書では、データ値の誤りが見つけれ、結果として再計算される可能性があれば

10

20

30

40

50

、データ値は投機的であるとする。投機的なデータ値とは正しいか又は誤っているかを確定的に識別できないものである。このデータ値は、幾つかのデータ推測が実行されたことに関するオペレーションの結果であるか、あるいはこのデータ値が他の投機的データ値に依存すれば（例えば、データ値が一つ又はそれ以上の投機的なオペランドを有するオペレーションの結果を生成する場合）、データ値は再計算することができる。非推測値とは何れのデータ推測にも依存しない値である（しかし、そのような値はなおコントロール推測に影響される）。

【 0 0 2 7 】

マイクロプロセッサ 1 0 0 における様々な機構はデータ推測を実行することができる。例えば、ディスパッチユニット 1 0 4、メモリコントローラ 1 6 0、一つ又はそれ以上のファンクショナルユニット 1 2 6 の各々が特定のオペレーションに関するデータ投機を実行可能である。一つのオペレーションの結果が他のオペレーション用の投機的なオペランドとして使用可能であることをディスパッチユニット 1 0 4 が検出することができる。例えば、読み出しオペレーションが先行の書き込みオペレーションによってデータキャッシュ 1 2 8 に記録されたデータにアクセスすることをディスパッチユニットが予測することができる。書き込みオペレーションのソースとして使用されたレジスタに記録されたデータ値を、ディスパッチユニット 1 0 4 が応答可能なように読み出しオペレーションの推測結果として識別することができる。データ推測のこの形式は依存予測として本文において称される。読み出しオペレーションの結果をオペランドとして特定するオペレーション用の推測オペランドとして書き込みオペレーションのソースをリンクすることによって、依存予測がディスパッチユニット 1 0 4 に拡張され得る。まだアドレスが未計算である書き込みに関してロード即ち読み出しをバイパスすることを可能にすることによって、即ち、より若い、つまりより最近の読み出しは比較的早期の書き込みには依存しない、と予測することによって、他のタイプの依存予測が読み出し / 書き込みユニット 1 2 6 C において実行することができる。

【 0 0 2 8 】

マルチプロセッサシステムにおいて、メモリコントローラ 1 6 0 がキャッシュコヒーレンシーを維持するようにコヒーレンシー検査を実行可能である。他のマイクロプロセッサのキャッシュとのコヒーレンシー検査を終了する前に、メモリコントローラ 1 6 0 がシステムメモリ 2 0 0 からのキャッシュラインのコピーを投機的に戻し得る。検索するキャッシュラインの正しいコピーが他のプロセッサキャッシュに目下のところ記憶されていることを後続的にコヒーレンシー検査が決定すれば、システムメモリ 2 0 0 から投機的に検索されたキャッシュラインのコピーは非有効化できる。従って、そのキャッシュラインにアクセスすることによって生成された全ての読み出しオペレーションはコヒーレンシー検査が終了するまで投機的である。この推測の形式は、本文でメモリ予測として称される。

【 0 0 2 9 】

ディスパッチユニット 1 0 4 は、オペレーションの結果を予測することによってデータ推測を実行することができる。例えば、ある種のオペレーションは同じ結果を生成し得る傾向があり、それ故、それらのオペレーションの各々が処理される毎に、ファンクショナルユニット 1 2 6 によるオペレーションの実際の実行が行われる前にディスパッチユニット 1 0 4 によって結果が投機的に生成され得る。このデータ推測の形式は、データ予測として本文に称される。データ予測はマイクロプロセッサの他の部分においても（例えば、読み出し / 書き込みユニット 1 2 6 C において）実行可能であることに注目されたい。

【 0 0 3 0 】

読み出し / 書き込みユニット 1 2 6 C はアドレスを投機的に生成し得、この投機的アドレスに基づき、比較的早期に処理された読み出しのパターンに基づきアドレスがまだ未計算の読み出し命令の結果を投機的に生成し得る。例えば、前の N ロードオペレーションが、連続したオフセット C によって相互に間隙をあけるアドレス A 1 ~ A N（例、A 1、A 2 = A 1 + C、
、A N = A (N + 1) + C）をターゲットにしたとすれば、読み出し / 書き込みユニット 1 2 6 C は、読み出しオペレーションの結果として最新にアクセスさ

10

20

30

40

50

れたアドレス $AN +$ 連続するオフセット C でデータを投機的に戻し得る。このデータ投機の形式は、本文においてアドレス予測として称される。アドレス予測の他の形式が多くの実施形態に使用可能であることに注目されたい。

【 0 0 3 1 】

幾つかの投機的な結果を得るために、タイプの異なる複数のデータ推測形式を実行することも可能である。例えば、整数オペレーションの推測結果は、データ推測を使用して生成可能である。この投機的な結果は後に書き込みオペレーションによって記憶することができる。読み出しオペレーションは依存予測を通じてこの書き込みに依存するように予測され得、それ故、この読み出しオペレーションの投機的な結果は整数オペレーションの推測結果となる。

10

【 0 0 3 2 】

データ推測が実行されたオペレーションの結果に依存するオペレーションも投機的な結果を生成し得る。例えば、アドレス予測が読み出しオペレーションの投機的な結果を生成するように使用されれば、オペランドとして読み出しの推測結果を用いて実行する全ての依存オペレーションが推測結果を生成することができ、これは次に他の依存オペレーションによってオペランドとして使用することが可能である。従って、読み出しオペレーションにおいて根本となる推測が誤っていると決定されれば、依存オペレーションの結果も誤っている可能性があり、それ故、この読み出しに依存するオペレーションの全体的な依存チェーンが正しい結果を生成するために再度実行されることが求められる。言い換えれば、根本となる推測が正しいと決定されれば、（これらの結果が他の投機的な値の何れにも基づかないと仮定して）依存オペレーションの結果は正しい可能性がある。

20

【 0 0 3 3 】

データ推測が実行される多くオペレーションは、ファンクショナルユニットによってこれらのオペレーションが実行される時にベリファイ、即ち検証することができる。例えば、あるオペレーション結果を投機的に生成するよう使用されたデータ予測はファンクショナルユニット 1 2 6 によって検証することができ、このファンクショナルユニット 1 2 6 は実際のオペレーションの結果と投機的な結果を比較することによってこのオペレーションを実行する。正しい結果が既に利用可能であるのでデータ推測が誤っていれば、そのようなオペレーションは再実行されることが求められる。他のオペレーションは、完全に実行されなくとも検証可能である。例えば、未計算のアドレスで読み出しが比較的早期の書き込みの結果を（例えば、依存予測又はアドレス予測に起因して）転送した場合、読み出しの推測結果は、読み出しアドレスが計算される時検証可能である。データ推測が誤っていれば、そのようなオペレーションは、正しい結果を生成するために（少なくとも一部）再実行されることが求められる。

30

【 0 0 3 4 】

データ推測が実行されたオペレーションと、それに従属するオペレーションを再実行することが求められるので、リタイヤキュー 1 0 2 は根本となるデータ推測が解決された（resolved）、あるいは推測が正しかったか誤っていたか判明したオペレーションをリタイヤするためのみに構成することができる。

[リプレイ機構を備えた読み出し / 書き込みユニット]

40

【 0 0 3 5 】

データ推測の実行をサポートするマイクロプロセッサでは、1つ又はそれ以上のオペレーションがデータ推測の誤りに起因して再実行されることが求められる。マイクロプロセッサ 1 0 0 は、オペレーションの再実行を可能とする様々なリプレイ機構を含むことができる。例えば、オペレーションのデータ投機的オペランドの1つが誤っているという指示に回答して、スケジューラ 1 1 8 がオペレーションをファンクショナルユニット 1 2 6 C に対して再発行するよう構成可能である。同様に、推測が誤っていると判明したオペレーションのデータ推測に回答して、読み出し / 書き込みユニットにおいて未済のオペレーションのうちどれをリプレイしなければならないかを検出するリプレイ機構も読み出し / 書き込みユニット 1 2 6 C は含む。読み出し / 書き込みユニット 1 2 6 C は、未済のオペ

50

ーションをリプレイしなければならないかに関する信号をスケジューラに送信し、後にスケジューラが読み出し/書き込みユニット126Cにこれらのオペレーションを再発行させる。

【0036】

図2に、読み出し/書き込みユニット126Cによって検出されたデータ推測の誤りに起因してオペレーションをリプレイするよう構成される読み出し/書き込みユニット126Cの一実施形態が示される。データ推測検証ロジック305は、読み出し/書き込みユニット126Cによって実行されたデータ推測のそれぞれの形式を検証するように構成することができる。例えば、読み出し/書き込みユニットアドレス予測(例えば、読み出しオペレーションのアドレスを予測することによる)と依存予測(例えば、未計算のアドレスにおけるより早い時期になされた書き込みの読み出しをバイパス可能にすることによる)を実行すれば、読み出し/書き込みユニットは、アドレスと依存予測の双方を検証するように構成することができる。データ推測検証ロジック305も(又は他の例として)、マイクロプロセッサ100の他の部分によって実行されたデータ推測を検証するよう構成することができる。例えば、ディスパッチユニット104が依存予測を実行するように構成されれば(例えば、読み出し結果を比較的早い時期になされた書き込みのソースに投機的にリンクすることによって)、データ推測検証ロジック305はその依存予測を検証するように構成することができる。

10

【0037】

読み出し/書き込みユニットに発行されているが(例えば、スケジューラ118によって)、まだ実行を完了していないオペレーションに関するオペレーションストレージ307も、読み出し/書き込みユニット126Cに含まれる。データ推測が実行された読み出し/書き込みユニットに発行されたオペレーションは、そのオペレーションがデータ推測検証ロジック305によって検証されるまでリタイヤすることができない。オペレーションストレージ307は、読み出し/書き込みユニット126C内の全ての未済のオペレーションのトラッキング、即ち追跡が可能である。オペレーションストレージ307は、未処理の読み出し即ちロード及び書き込み即ちストアのそれぞれについてエントリ310を含むことができる。

20

【0038】

エントリ310は、又、エントリが読み出し又は書き込みに割り当てされたか否かを示す情報313を含むことができる(又は、幾つかの実施形態では、エントリがメモリアドレスから読み出された値にオペレートし、メモリアドレスに結果を記憶するオペレーションに対応すれば、エントリは読み出し及び書き込みの双方を含むことを示し得る)。加えて、エントリ310がタグ315(例、マイクロプロセッサ100内のオペレーションとその結果を識別する)、アドレス317及び/又はデータ319を含み得る。幾つかの実施形態では、各エントリのデータフィールド319が推測及び非推測データの双方に関するストレージを含む。同様に、幾つかの実施形態では、アドレスフィールド317がオペレーションのアドレスの1つの値より多い値(例、アドレス予測によって生成された投機的なアドレスとオペレーションを実行することによって生成された新たなアドレス値)に関するストレージを含み得る。ある種の実施形態では、エントリが、データ推測としてオペレーション及び/又はオペランドを識別するよう追加のフィールドを含むことができる。エントリ310は、オペレーションを読み出し/書き込みユニット126Cに発行するスケジューラ118に応じて割り当てられ、このオペレーションの実行を終了する読み出し/書き込みユニット126Cに応じて割り当て解除される。

30

40

【0039】

データ推測検証ロジック305は、オペレーションの推測結果をオペレーションの実際の結果と比較することによって(例、データ予測及び/又は幾つかの依存予測の形式)、データ推測のある種の形式を検証することができる。例えば、読み出しオペレーションの推測結果は、オペレーションストレージ307における読み出しのエントリ310に記憶可能である。この読み出しオペレーションの実際の結果がデータキャッシュ128から受

50

信されると、データ推測検証ロジックが、実際の結果をオペレーションストレージ307に記録された投機的結果と比較し得る。データ推測検証ロジック305は、オペレーションのアドレスを1つ又はそれ以上のより早期のオペレーションのアドレスと比較することによってデータ推測の他のタイプ(例、ある種の依存予測のタイプ)を検証可能である。データ推測検証ロジック305は、結果バス130に送信された新たな値に応じてオペレーションの投機的なアドレスと前述の新たな値を比較することによってそのアドレスのデータ推測の他の形式(例、アドレス予測)を検証可能である。投機的なアドレスがアドレスの新たな値と合致即ちマッチングしなければ、データ推測検証ロジック305は、アドレスに実行されたデータ推測は誤りだったと判定する。

【0040】

特定のオペレーションに関するデータ推測が誤りだったことが検出されたことに応答して、データ推測検証ロジック305は、1つ又はそれ以上のオペレーションをリプレイすることを生じさせることができる。オペレーションは、そのオペレーションを識別するリプレイ信号をスケジューラ118に送信することによってリプレイされ得る。そのような信号に応じて、スケジューラ118がリプレイに関するオペレーションのマーキングを行うことができる(例、オペレーションがリプレイされなければならないことを示すようそのオペレーションと関連付けられた状態情報を変更することによって)。一実施形態では、データ推測検証ロジック305がオペレーションをリプレイしなければならないことを示すフラグを伴ってそのオペレーションのタグをスケジューラ118に供給することによってリプレイさせることができる。

【0041】

誤って推測されたオペレーションを再実行することが(例えば、誤った依存予測、又は誤ったアドレス予測に起因して)求められれば、データ推測検証ロジック305は、オペレーションのリプレイの実行を行うことができる。誤って推測された結果に対する正しい結果が既に入手可能であれば(例えば、誤った結果が、誤ったデータ又は誤った依存予測に起因すれば)、マイクロプロセッサの他の部分における依存オペレーションが正しい値を用いて再実行可能であるように、データ推測検証ユニットが、読み出し/書き込みユニット126Cに、誤って推測されたオペレーションの正しい結果を、マイクロプロセッサの他のコンポーネントにブロードキャストさせる。ある種の実施形態では、データ推測検証ロジック305がそのようなオペレーションをリプレイすることを生じさせない。読み出し/書き込みユニット126Cは、たとえこのオペレーションのリプレイを生じさせるとしても、未済のオペレーションの実行を完了可能であることに注目されたい。

【0042】

誤って推測されたオペレーションをリプレイすることに加えて、必要であれば、データ推測検証ロジック305が読み出し/書き込みユニットで現在未済である他のオペレーションをリプレイすることも生じさせ得る。例えば、幾つかの読み出しオペレーションが書き込みオペレーションの投機的なアドレスに基づく書き込みオペレーションからのデータを転送することができる。書き込みオペレーションの推測アドレスが誤っていると決定されれば(例、書き込みオペレーションのアドレスを生成するオペレーションの実行が推測アドレスに匹敵しない新たなアドレス値を生成すれば)、書き込みの推測アドレスに基づきデータを転送した全ての読み出しオペレーションがリプレイすることができる。同様に、書き込みオペレーションに関する新たなアドレスとアドレスが合致する読み出しオペレーションも、それらのオペレーションが書き込みからのデータを転送可能であるように、リプレイされることが可能である。同様に、データ推測検証ロジック305は、書き込みオペレーションに関するオペランドが結果バスにリブロードキャストされるときを検出し、又、書き込みオペレーションのオペランドの前の値を転送した依存読み出しオペレーションの全てのリプレイを応答可能なようにするよう構成可能である。

【0043】

一実施形態では、データ推測検証ロジック305は、読み出し/書き込みユニット内の、誤って推測されたオペレーションよりも最近のものである未済のオペレーションの全て

10

20

30

40

50

をリプレイさせることによって、依存オペレーションをリプレイすることができる。ある種の実施形態では、コンパレータロジック 303 がオペレーションストレージ 307 内の比較的早期のオペレーションをリプレイするために識別し得る。コンパレータロジック 303 は、値を比較し、及び/又は一致する値を検出するための様々な手段（例えば、コンパレータ、内容アドレス宛先指定可能メモリ等）の全てを含む。

【0044】

他の実施形態では、特定のオペレーションに関する誤ったデータ推測の検出に応じてある種の比較的若い、即ち、より最近のオペレーションを選択的にリプレイするため、データ推測検証ロジック 305 がコンパレータロジック 303 を使用可能である。例えば、一実施形態では、書き込みオペレーションのアドレスに関する誤ったデータ推測の検出に応じて、コンパレータ論理 303 は、書き込みのアドレスの投機的な値及び新たな値と、オペレーションストレージ 307 におけるより最近のオペレーションのそれぞれのアドレスと比較可能である。より最近のアドレスの何れかが書き込みのアドレスの何れかと合致すれば、合致したより最近のオペレーションがこれらのオペレーションをリプレイするよう求められる指示をスケジューラに与えることによって再実行を生じさせることができる。

10

【0045】

幾つかの実施形態では、読み出し/書き込みユニット 126C は、未済の読み出しのアドレスと比較的古い書き込みのアドレスとを比較することによって書き込みからロードフォワードイングを実装し得る。読み出しのアドレスが比較的古い記録のアドレスと合致すれば、読み出し/書き込みユニット 126C が、読み出しオペレーションの結果として比較的古い書き込みオペレーションによって記憶されたデータを出力し得る。書き込みオペレーションからデータを転送する度に、転送された読み出しオペレーションと関連付けられたエントリ、フォワードイングトラッキングバッファ 309 における書き込みオペレーションを識別するタグを、読み出し/書き込みユニット 126C が記憶することができる。これらの実施形態の幾つかでは、コンパレータロジック 303 は、フォワードイングトラッキングバッファ 309 によって与えられた情報を使用可能であり、オペレーションに関する誤ったデータ推測を検出するデータ推測検証ロジック 306 に応じて再実行するためのオペレーションを検証する。例えば、書き込みオペレーションのためのアドレス予測が誤っていると決定されれば、コンパレータロジック 303 が書き込みオペレーションのためのアドレスの新たな値とオペレーションストレージ 307 におけるより最近の読み出しオペレーションの各々のアドレスを比較するよう構成することができる。いずれのマッチングオペレーションも、誤って投機的推測された書き込みアドレスに起因するのではなく、誤って投機予測された書き込みからデータを転送した筈である。従って、読み出し/書き込みユニット 126C は、これらのマッチングオペレーションの再実行を生じさせることができる。加えて、誤って投機された書き込みオペレーションのタグは、より最近の読み出しに関するフォワードイングトラッキングバッファ 309 に記憶されたタグと比較され得る。誤って投機された書き込みオペレーションがより最近の読み出しのために記憶されたタグと合致すれば、より最近の読み出しが、書き込みの誤って投機されたアドレスに基づきデータを誤って転送したことを示し、読み出し/書き込みユニット 126C がより最近の読み出しを再実行させる。

20

30

40

【0046】

図 3 に誤ったデータの推測の検出に応じて読み出し/書き込みユニット内の未済のオペレーションをリプレイする方法の一実施形態が示される。501 において、オペレーションに関するデータ推測が誤っているという指示が検出される。例えば、読み出し/書き込みユニットがアドレス生成ユニット（幾つかの実施形態では、読み出し/書き込みユニットの一部であり得る）からオペレーションに関するアドレスの新たな値を受信し得る。新たなアドレス値は、オペレーション又は他のオペレーションの投機的な結果を生成するよう読み出し/書き込みユニットによって使用された投機的なアドレス値とは異っており、そのアドレスに対して実行された投機的なデータ推測が誤っていることを示す。他の実

50

施例では、読み出し/書き込みユニットが読み出しの投機的な結果（例、読み出し結果がより早い時期の書き込みのソースに等しいであろうと予測することによって生成された）とデータキャッシュにアクセスすることによって得られた読み出しの実際の結果と比較することによって、依存予測が誤っていることを検出可能である。

【 0 0 4 7 】

図 3 A に示す実施形態では、503 で示したようにオペレーションに関するデータ推測が誤っていると検出されたことに応答して、読み出し/書き込みユニットが読み出し/書き込みユニット内のより最近の未済のオペレーションの全てを再実行させる。読み出し/書き込みユニットは、リプレイされる各オペレーションのタグをスケジューラに供給することによって、より最近のオペレーションを再実行させる。読み出し/書き込みユニットによって供給されたタグに応答して、スケジューラが、スケジューラにおけるオペレーションのステート[例えば、“発行された(issued)”から“未発行の(non-issued)”、又は“再発行が求められる(need to be reissued)”まで]を更新し得る。そのようなリプレイ機構によれば、より最近のオペレーションがマイクロプロセッサのプロセッシングパイプラインからフラッシュさえることなく、命令キャッシュ 106 からリフェッチされてリプレイできるようになる。

10

【 0 0 4 8 】

図 3 B には、読み出し/書き込みユニット内の未済のオペレーションを再実行する方法の他の実施形態が示される。505 において、書き込みのアドレスのデータ推測が誤っていることの指示が検出される。より最近の未済の読み出し又書き込みが、507 で決定されたように、誤って投機された書き込みのアドレスの推測値又は新たな値と合致するアドレスを有する場合、マッチングオペレーションを再実行することができる。より最近のオペレーションのアドレスの何れも書き込みオペレーションのアドレスの投機的値及び新たな値と合致しなければ、より最近のオペレーションは509 で示したようにリプレイされ得ない。

20

【 0 0 4 9 】

図 3 C に、読み出し/書き込みユニット内の未済のオペレーションを再実行する方法の更なる他の実施形態が示される。515 において、書き込みオペレーションのアドレスに関するデータ推測が誤っていることの指示が検出される。最近の読み出しのアドレスの全てが書き込みオペレーションのアドレスの新たな値と合致すれば、合致するより最近の読み出しはリプレイすることができる。521 で決定したように、より最近の読み出しが、（例えば、より最近の読み出しがデータを転送した書き込みオペレーションのタグと誤って投機された書き込みのタグとを比較することによって決定された）誤って投機された書き込みのデータを転送した場合、合致する、より最近の読み出しをリプレイすることができる。

30

【 0 0 5 0 】

他の実施形態で、図 3 A ~ 図 3 C に示す実施形態とは異なるように実行し得ることに注目されたい。例えば、図 3 B の実施形態と同様の実施形態において、誤って投機された書き込みのアドレスの推測値又は新たな値とアドレスが合致する、より最近の読み出しオペレーションのみが再実行することができる。同様に、図 3 C と同様の実施形態では、誤って投機された書き込みのアドレスの新たな値とアドレスが合致する、より最近の読み出し及び書き込みが再実行することが可能である。他の多くの変形が可能である。

40

[例示的なコンピュータシステム]

【 0 0 5 1 】

図 4 は、バスブリッジ 902 を介して様々なシステムコンポーネントに結合されたプロセッサ 100 を含むコンピュータシステム 900 の一実施形態のブロック図を示す。プロセッサ 100 は、上述したように読み出し/書き込みユニットの一実施形態を含み得る。コンピュータシステムの他の実施形態が、可能であり、また考えられる。図示されたシステムにおいて、メインメモリ 200 は、メモリバス 906 を介してバスブリッジ 902 に結合され、画像コントローラ 908 は、AGP バス 910 を介してバスブリッジ 902 に

50

結合される。幾つかのP C Iデバイス9 1 2 A ~ 9 1 2 Bは、P C Iバス9 1 4を介してバスブリッジ9 0 2に結合される。第2バスブリッジ9 1 6も、E I S A / I S Aバス9 2 0を介してE I S A又はI S Aデバイス9 1 8のうちの1つあるいはそれ以上に電氣的インターフェースを適用するように供給されることが可能である。この実施例では、プロセッサ1 0 0は、C P Uバス9 2 4と任意のL 2 キャッシュ9 2 8を介してバスブリッジ9 0 2に結合される。ある種の実施形態では、プロセッサ1 0 0は統合されたL 1 キャッシュ(図示せず)を含むことが可能である。

【0052】

バスブリッジ9 0 2は、プロセッサ1 0 0, メインメモリ2 0 0, 画像コントローラ9 0 8と、P C Iバスに接合されたデバイス間のインターフェースを与える。オペレーションがバスブリッジ9 0 2に接続されたデバイスの1つから受信されると、バスブリッジ9 0 2がこのオペレーションの目標(例、特定のデバイス又はP C Iバス9 1 4の場合、目標はP C Iバス9 1 4上にあるデバイス)を識別する。バスブリッジ9 0 2がオペレーションを目標となるデバイスに伝送する。バスブリッジ9 0 2は通常、ソースデバイス又はバスによって使用されるプロトコル、あるいはターゲットデバイス又はバスによって使用されるプロトコルのオペレーションを変換する。

【0053】

P C Iバス9 1 4のためにI S A / E I S Aバスにインターフェースを供給することに加えて、第2バスブリッジ9 1 6は、更なる機能性を内蔵し得る。第2バスブリッジ9 1 6の外部あるいは第2バスブリッジに統合されているうちの何れかである入力/出力コントローラ(図示せず)は、コンピュータシステム9 0 0内に含むことができ、キーボード及びマウス9 2 2と様々なシリアル及びパラレルポートに関するオペレーショナルサポートを提供する。他の実施形態では、外部のキャッシュユニット(図示せず)は、プロセッサ1 0 0とバスブリッジ9 0 2間のC P Uバス9 2 4にも結合され得る。他の例では、外部のキャッシュはバスブリッジ9 0 2に結合することができ、外部のキャッシュのキャッシュコントロールは、バスブリッジ9 0 2に統合可能である。L 2 キャッシュ9 2 8はプロセッサ1 0 0の裏面の構成に示される。L 2 キャッシュ9 2 8は、プロセッサ1 0 0から分離し得、プロセッサ1 0 0でカートリッジ(例、スロット1又はスロットA)内に統合可能であり、あるいはプロセッサ1 0 0で半導体基板にも統合可能である。

【0054】

メインメモリ2 0 0はアプリケーションプログラムが記録され、プロセッサ1 0 0が主に実行するメモリである。適合可能なメインメモリ2 0 0は、D R A M (Dynamic Random Access Memory)を含み得る。例えば、複数のS D R A M (同期D R A M)あるいはR a m b u s D R A M (R D R A M ; Rambus 社開発のD R A M)が適合可能であり得る。

【0055】

P C Iデバイス9 1 2 A ~ 9 1 2 Bは、ネットワークインターフェースカード、ビデオアクセラレータ、オーディオカード、ハードあるいはフロッピディスクドライブあるいはドライブコントローラ、S C S I (Small Computer System Interface)アダプター及びテレフォニーカードのような多様な周辺デバイスを示す。同様に、I S Aデバイス9 1 8はモデム、サウンドカード、及びG P I Bあるいはフィールドバスインターフェースカードのような周辺デバイスの様々な形式を表す。

【0056】

グラフィックスコントローラ9 0 8は、モニター9 2 6上のテキスト及び画像のレンダリングをコントロールするよう提供される。グラフィックスコントローラ9 0 8は、メインメモリ2 0 0に、又はメインメモリ2 0 0から有効的にシフト可能である3次元データ構造を表現する技術分野で通常、知られる一般的なグラフィックスアクセラレータを実施可能である。それ故、グラフィックスコントローラ9 0 8は、バスブリッジ9 0 2内のターゲットインターフェースへのアクセスを要求可能であり、又受信可能であり、それによってメインメモリ2 0 0へのアクセスを入手するA C Pバス9 1 0のマスターであり得る。専用のグラフィックスバスは、メインメモリ2 0 0からのデータの高速の検索に対応する

10

20

30

40

50

。ある種の実施形態において、グラフィックスコントローラ 908 は、AGP バス 910 条に PCI プロトコルを生成するよう更に構成可能である。それ故、バスブリッジ 902 の AGP インターフェースは、PCI プロトコルターゲットとイニシエータトランザクションと同様に AGP プロトコルトランザクションの双方を支援するよう機能性を含み得る。モニタ 926 は、画像あるいはテキストが表示可能である電氣的モニタの全てである。適切なモニタ 926 は、ブラウン管 (“CRT ; Cathode Ray Tube”)、液晶モニタ (“LCD ; Liquid Crystal Display”) を含む。

【0057】

AGP、PCI 及び ISA 又は EISA バスは、上述した記載において、使用され、要求されたように全てのアーキテクチャが上書きされ得ることに注目される。コンピュータシステム 900 が追加のプロセッサ (例、コンピュータシステム 900 の任意のコンポーネントとして示されるプロセッサ 100) を含むマルチプロセッシングコンピュータシステムであることが更に注目される。プロセッサ 100a は、プロセッサ 100 と同様であり得る。より具体的には、プロセッサ 100a は、プロセッサ 100 の同一のコピーであり得る。プロセッサ 100a は、独立したバスを介して (図 4 に示されるように) バスブリッジ 902 に接続されるか、あるいはプロセッサ 100 と CPU バス 924 を共有することができる。更に、プロセッサ 100a は、L2 キャッシュ 928 と同様の任意の L2 キャッシュ 928a に結合することができる。

【0058】

図 5 を参照すると、上述したように読み出し / 書き込みユニットの実施形態を有するコンピュータシステム 900 の他の実施形態が示される。他の実施形態が可能であるし、考えられる。図 5 の実施形態においては、コンピュータシステム 900 が幾つかのプロセッシングノード 1012A、1012B、1012C 及び 1012D を含む。各プロセッシングノードは、各プロセッシングノード 1012 ~ 1012D 内に含まれるメモリコントローラ 1016A ~ 1016D を介して各メモリ 200A ~ 200D に結合される。加えて、プロセッシング 1012A ~ 1012D は、プロセッシングノード 1012A ~ 1012D 間を通信するように使用されるインターフェースロジックを含む。例えば、プロセッシングノード 1012A は、プロセッシングノード 1012B と通信するためのインターフェースロジック 1018A、プロセッシングノード 1012C と通信するためのインターフェースロジック 1018B、及び更なる他のプロセッシングノード (図示せず) と通信するための第 3 インターフェースロジック 1018C を含む。同様に、プロセッシングノード 1012B は、インターフェースロジック 1018D、1018E 及び 1018F を含み、プロセッシングノード 1012C は、インターフェースロジック 1018G、1018H、及び 1018I を含み、プロセッシングノード 1012D は、インターフェースロジック 1018J、1018K、及び 1018L を含む。プロセッシングノード 1012D は、インターフェースロジック 1018L を介して複数の入力 / 出力デバイス (例、デジタイザ構成におけるデバイス 1020A ~ 1020B) と通信するよう結合される。他のプロセッシングノードは、他の I/O デバイスと通信し得る。他のプロセッシングノードは、同様の方法で他の I/O デバイスと通信し得る。

【0059】

プロセッシングノード 1012A ~ 1012D は、インタープロセッシングノード通信用にパケットベースのリンクを実装する。本実施形態において、リンクが単方向ライン (ユニディレクタルライン) の一式 (例、1024A がプロセッシングノード 1012A からプロセッシングノード 1012B へパケットを伝送するように使用され、ライン 1024B は、プロセッシングノード 1012B からプロセッシングノード 1012A にパケットを伝送するように使用される) として実装される。一般的に、ライン 1014 の各セットは、図 5 に表した他のプロセッシングノード間にパケットを伝送するように使用される。一般的に、ライン 1014 の各セットは、1 つあるいはそれ以上のラインを含み、このデータラインに応じた 1 つあるいはそれ以上のクロックラインを含み、伝送されるパケット形式を示す 1 つあるいはそれ以上のコントロールラインを含む。リンクは、プロセッシング

10

20

30

40

50

ノード間の通信用にキャッシュコヒーレントに、あるいはプロセッシングノードとI/Oデバイス(あるいはPCIバス又はISAバスのような従来の構造のI/Oバスへのバスブリッジ)間の通信用には非コヒーレントに動作させてもよい。更に、リンクは、図示されるようにI/Oデバイス館のデジチェーン構造を使用して非コヒーレントに動作され得る。プロセッシングノードから他のプロセッシングノードに伝送されるパケットは、1つあるいはそれ以上の中間ノードを通じて伝送し得る。例えば、プロセッシングノード1012Aからプロセッシングノード1012Dまで伝送されたパケットは、図5に示すプロセッシングノード1012Bあるいはプロセッシングノード1012Cの何れかを介して伝送し得る。全ての適合可能なルーティングアルゴリズムが使用され得る。コンピュータシステム900の他の実施形態は、図5に示す実施形態より多いか、あるいは少ないノードを含み得る。

10

【0060】

通常、パケットはノード間のラインに1つあるいはそれ以上のビット時間として伝送され得る。ビット時間は、対応するクロックラインのクロック信号の立ち上がり又は立ち下がりであり得る。パケットはトランザクションを開始するためのコマンドパケット、キャッシュコヒーレンシーを維持するためのプローブパケット、及びプローブとコマンドに回答するための応答パケットを含み得る。

【0061】

メモリコントローラとインターフェースロジックに加えて、プロセッシングノード1012A~1012Dは、1つあるいはそれ以上のプロセッサを含み得る。大まかに言って、ノードは少なくとも1プロセッサを含み、任意的に要求されるようにメモリと他の論理と通信するためのメモリコントローラを含み得る。より具体的には、各プロセッシングノード1012A~1012Dは、1つあるいはそれ以上のプロセッサ100のコピーを含み得る。外部のインターフェースユニットは、メモリコントローラ1016と同様にノード内にインターフェースロジック1018を含み得る。

20

【0062】

メモリ200A~200Dは、適合可能な全てのメモリデバイスを含み得る。例えば、メモリ200A~200Dは、RAMBUS DRAM(RDRAM)、同期DRAM(DDRAM)、静的RAM等を含み得る。コンピュータシステム900のアドレススペースは、メモリ200A~200D間に分割される。各プロセッシングノード1012A~1012Dは、メモリマップを含み得、何れのアドレスが何れの200A~200Dにマップされるかを決定し、従って、プロセッシングノード1012A~1012Dの何れに特定のアドレスのメモリ要求がルートされなければならないかのを決定するよう使用されるメモリマップを含み得る。一実施形態において、コンピュータシステム900におけるアドレスの干渉点はこのアドレスに対応するバイトを記録するメモリに結合されたメモリコントローラ1016A~1016Dである。言い換えれば、メモリコントローラ1016A~1016Dは、対応するメモリ200A~200Dへのアクセスがキャッシュ干渉方法で生じすることを確実にする役目を担う。メモリコントローラ1016A~1016Dは、200A~200Dへのインターフェースするためのコントロール回路を含み得る。加えて、メモリコントローラ1016A~1016Dは、メモリ要求をキューするための要求キューを含み得る。

30

40

【0063】

インターフェースロジック1018A~1018Lは、リンクからのパケットを受信し、リンク上に伝送されるパケットを緩衝する様々なバッファを含み得る。コンピュータシステム900は、パケットを伝送するフローコントロール機構の全てを使用し得る。例えば、一実施形態において、各インターフェースロジック1018は、インターフェースロジックが接続されるリンクの他の末端におけるレシーバ内のバッファの各形式の数のカウントを記憶する。インターフェースロジックは、受信するインターフェースロジックがパケットを記録する空いているバッファを有する限り、パケットを伝送しない。受信するバッファが伝送されるパケットをルーティングすることによって解除されるので、受信する

50

インターフェースロジックが、メッセージを送信ロジックに伝送し、バッファが解除されたことを示す。そのような機構は、“クーポンベースの”システムと称される。

【0064】

I/Oデバイス1020A~1020Bは、適合可能なデバイスであり得る。例えば、I/Oデバイス1020A~1020Bが、これらのデバイスが結合され得る他のコンピュータシステム（例、ネットワークインターフェースカードあるいはモデム）と通信するデバイスを含み得る。更に、I/Oデバイス1020A~1020Bは、ビデオアクセラレータ、オーディオカード、ハード又はフロッピーディスク又はドライブコントローラ、SCSI（Small Computer System Interface）アダプタ、及びテレフォニーカード、サウンドカード、及びGRIB又はフィールドバスインターフェースカードのような様々なデータ入手カードを含む。用語“I/Oデバイス”と“周辺のデバイス”は、同義語として本文に意図される。

10

【0065】

ここで使用されるように、“クロックサイクル”の用語は、命令プロセッシングパイプラインの様々なステージがタスクを完了する時間間隔を意味する。命令及び計算された値は、クロックサイクルを定義するクロック信号に従ってメモリ素子（レジスタあるいはアレイなど）によって取得される。例えば、メモリ素子は、クロック信号の立ち上がり又は立ち下がりエッジに従って値を取得することができる。

【0066】

上述した明細書は信号を“表された（asserted）”ものとして説明するものである。情報の特定のな一部を示す値を伝送するとき、信号は“表された”ものとして定義され得る。特定のな信号では、バイナリ値が「1」の信号を伝送するとき、あるいはバイナリ値が「0」の値を伝送する場合に、「表された」として定義され得る。

20

【0067】

これまでの開示を完全に理解したならば、当業者には様々な変形及び変更が可能であることが明白であろう。添付の特許請求の範囲はそのような変形及び変更の全てを包含するように解釈されることを意図したものである。

【産業上の利用可能性】

【0068】

本発明は、概してマイクロプロセッサの技術分野に利用可能である。

30

【図面の簡単な説明】

【0069】

【図1】一実施形態に従ったマイクロプロセッサを示す図。

【図2】一実施形態に従った読み出し/書き込みユニットのブロック図。

【図3A】一実施形態に従った読み出し/書き込みユニット内にオペレーションをリプレイする方法のフロー図。

【図3B】他の実施形態に従った読み出し/書き込みユニット内にオペレーションをリプレイする方法のフロー図。


【図3C】更なる他の実施形態に従った読み出し/書き込みユニット内にオペレーションをリプレイする方法のフロー図。

40


【図4】一実施形態に従った例示的なコンピュータシステム。

【図5】他の実施形態に従った他の例示的なコンピュータシステム。


【図 1】




【図 2】




【図 3 A】




【図 3 B】




【図 3 C】



【 図 4 】



【 図 5 】



フロントページの続き

- (72)発明者 マイケル エイ． フィリップ
アメリカ合衆国、テキサス州 78652、マンチャカ、チャパラル ロード 2030
- (72)発明者 ジェイムズ ケイ． ビケット
アメリカ合衆国、テキサス州 78733、オースティン、パロミノ リッジ ドライブ ナンバ
ー2 1700
- (72)発明者 ベンジャミン ティー． サンダー
アメリカ合衆国、テキサス州 78735、オースティン、メディシン クリーク 5701
- (72)発明者 ラマ エス． ゴバル
アメリカ合衆国、テキサス州 78759、オースティン、ミラモンテ ドライブ 5906

審査官 三坂 敏夫

- (56)参考文献 国際公開第01/050253(WO, A1)
特表2003-519833(JP, A)
特開2002-163105(JP, A)
国際公開第02/042902(WO, A1)
米国特許出願公開第2003/0088760(US, A1)

- (58)調査した分野(Int.Cl., DB名)
G06F 9/38