(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2018 年 9 月 7 日 (07.09.2018)

WIPO | PCT

(10) 国际公布号
WO 2018/157442 A1

(51) 国际专利分类号:
G09G 3/3233 (2016.01)

(21) 国际申请号: PCT/CN2017/079553

(22) 国际申请日: 2017 年 4 月 6 日 (06.04.2017)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201710120722.4 2017年3月2日 (02.03.2017) CN

(71) 申请人: 深圳市华星光电技术有限公司(SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。

(72) 发明人: 韩佰祥 (HAN, Baixiang); 中国广东省深圳市光明新区塘明大道9-2号, Guangdong 518132 (CN)。 孙亮(SUN, Liang); 中国广东省深圳市光明新区塘明大道9-2号, Guangdong 518132 (CN)。

(74) 代理人: 深圳市威世博知识产权代理事务所（普通合伙）(CHINA WISPRO INTELLECTUAL PROPERTY LLP.); 中国广东省深圳市南山区高新区粤兴三道8号中国地质大学产学研基地中地大楼A806, Guangdong 518057 (CN)。

(81) 指定国(除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明，要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:
— 包括国际检索报告(条约第21条(3))。

(54) **Title:** PIXEL COMPENSATION CIRCUIT AND DRIVING METHOD THEREFOR, AND DISPLAY DEVICE

(54) **发明名称**: 像素补偿电路及驱动方法、显示装置




图 1

(57) Abstract: A pixel compensation circuit (10) and a driving method therefor, and a display device (40). The pixel compensation circuit (10) comprises: a light-emitting element (11); a driving switching transistor (T) with a first end connected to a power voltage (VDD); a first switching transistor (T1) with a control end connected to a first scan signal (Scan) and a first end connected to a data signal (Data); a second switching transistor (T2) with a control end connected to a control signal (EM) and a first end connected to a second end of the driving switching transistor (T); a third switching transistor (T3) with a control end connected to a second scan signal (Scan2); and a storage capacitor (Cst) with a first end connected to a control end of the driving switching transistor (T) and a second end connected to a second end of the second switching transistor (T2). According to the pixel compensation circuit, impact of threshold voltage (Vth) of the driving switching transistor (T) on driving current (I_{OLED}) passing through the light-emitting element (11) can be eliminated.

WO 2018/157442 A1

[见续页]

(57) 摘要：一种像素补偿电路（10）及驱动方法、显示装置（40），该像素补偿电路（10）包括：发光元件（11）；驱动开关管（T），第一端连接电源电压（VDD）；第一开关管（T1），控制端连接第一扫描信号（Scan），第一端连接数据信号（Data）；第二开关管（T2），控制端连接控制信号（EM），第一端连接驱动开关管（T）的第二端；第三开关管（T3），控制端连接第二扫描信号（Scan2）；存储电容（Cst），第一端连接驱动开关管（T）的控制端，第二端连接第二开关管（T2）的第二端。通过该方式，能够消除驱动开关管（T）的阈值电压（Vth）对流经发光元件（11）的驱动电流（I_{OLED}）的影响。

像素补偿电路及驱动方法、显示装置

【技术领域】

本发明涉及液晶显示领域，特别是涉及一种像素补偿电路及驱动方法、显示装置。

【背景技术】

发光二极管（OLED）通过驱动 TFT 控制流过发光二极管的电流实现显示，在使用过程中驱动 TFT 受到光照、源漏极电压应力等因素影响，导致其阈值电压产生偏移，进而影响流过发光二极管的电流，导致面板的显示不均。

解决不均匀性的方法是对每一个像素增加补偿电路，对每一个像素中的驱动开关管的参数(例如阈值电压和迁移率)进行补偿，使输出电流与这些参数无关。

【发明内容】

本发明提供一种像素补偿电路及驱动方法、显示装置，能够消除驱动开关管的阈值电压对流经发光元件的驱动电流的影响。

本发明采用的另一个技术方案是：提供一种显示装置，所述显示装置包括：显示面板，所述显示面板包括：多个像素单元，所述每一像素单元包括上述所述的像素补偿电路；公共电压源，用以为所述像素补偿电路提供公共电压；电源，用以为所述像素补偿电路提供电压；扫描驱动电路，用以为所述像素补偿电路提供扫描信号；数据驱动电路，用以为所述像素补偿电路提供数据信号；发射控制驱动电路，用以为所述像素补偿电路提供控制信号；其中，所述像素补偿电路包括：发光元件，所述发光元件一端连接公共电压；驱动开关管，所述驱动开关管的第一端连接电源电压，用于驱动所述发光元件发光；第一开关管，所述第一开关管的控制端连接第一扫描信号，所述第一开关管的第一端连接数据信号，所述第一开关管的第二端连接所述驱动开关管的控制端；第二开关管，所述第二开关管的控制端连接控制信号，所述第二开关管的第一端连接所述驱动开关管的第二端，所述第二开关管的第二端连接所述发光元件的另一端；第三开关管，所述第三开关管的控制端连接第二扫描信号，在所述第二扫描信号的控制下打开时将所述第二开关管的第二端下拉至低电位；存储电容，

所述存储电容的第一端连接所述驱动开关管的控制端，所述存储电容的第二端连接所述第二开关管的第二端；所述第三开关管的第二端连接所述第二开关管的第二端，所述第三开关管的第一端连接控制信号；所述第一开关管、第二开关管、第三开关管及驱动开关管为薄膜场效应晶体管。

其中，所述发光元件为有机发光二极管。

其中，所述公共电压的电压值小于所述电源电压的电压值。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种像素补偿电路，所述像素补偿电路包括：发光元件，所述发光元件一端连接公共电压；驱动开关管，所述驱动开关管的第一端连接电源电压，用于驱动所述发光元件发光；第一开关管，所述第一开关管的控制端连接第一扫描信号，所述第一开关管的第一端连接数据信号，所述第一开关管的第二端连接所述驱动开关管的控制端；第二开关管，所述第二开关管的控制端连接控制信号，所述第二开关管的第一端连接所述驱动开关管的第二端，所述第二开关管的第二端连接所述发光元件的另一端；第三开关管，所述第三开关管的控制端连接第二扫描信号，在所述第二扫描信号的控制下打开时将所述驱动开关管的第二端或所述第二开关管的第二端下拉至低电位；存储电容，所述存储电容的第一端连接所述驱动开关管的控制端，所述存储电容的第二端连接所述第二开关管的第二端。

其中，所述第三开关管的第二端连接所述第二开关管的第二端，所述第三开关管的第一端连接控制信号。

其中，所述第三开关管的第二端连接所述第二开关管的第二端，所述第三开关管的第一端连接检测电压。

其中，所述第三开关管的第二端连接所述第二开关管的第一端，所述第三开关管的第一端连接检测电压。

其中，所述第一开关管、第二开关管、第三开关管及驱动开关管为薄膜场效应晶体管。

其中，所述发光元件为有机发光二极管。

其中，所述公共电压的电压值小于所述电源电压的电压值。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种像素补偿电路的驱动方法，所述驱动方法包括：在第一阶段，导通所述第一开关管、所述第三开关管，关断所述第二开关管、所述驱动开关管，像素做初始化，所述第一开关管的第一端写入参考信号，所述存储电容的第二端写入低电位；在

第二阶段，导通所述第一开关管、所述第二开关管及所述驱动开关管，关断所述第三开关管，所述驱动开关管的控制端保持低参考电位，所述电源通过所述驱动开关管给所述存储电容的第二端充电，所述存储电容第二端充电完成时，关断所述驱动开关管，所述存储电容存储所述驱动开关管控制端和第二端间的电压差；在第三阶段，导通所述第一开关管，关断所述第二开关管、所述第三开关，所述驱动开关管保持关闭，所述存储电容的第一端写入数据信号，所述存储电容的第二端的电位发生跳变，所述存储电容存储跳变后所述存储电容两端的电压差；在第四阶段，导通所述第二开关管，关断所述第一开关管、第三开关管，所述驱动开关管的控制端和第二端管保持导通状态，所述存储电容保持所述电压差，同时驱动所述发光元件发光。

其中，当第一扫描信号处于高电平时，控制所述第一开关管导通，所述第一扫描信号处于低电平时，控制所述第一开关管关断；当控制信号处于高电平时，控制所述第二开关管导通，所述控制信号处于低电平时，控制所述第二开关管关断；当第二扫描信号处于高电平时，控制所述第三开关管导通，所述第二扫描信号处于低电平时，控制所述第三开关管关断。

本发明的有益效果是：提供一种像素补偿电路及驱动方法、显示装置，通过利用该像素补偿电路，且不需要额外增减电容，能够消除驱动开关管的阈值电压对流经发光元件的驱动电流的影响。

【附图说明】

图1是本发明像素补偿电路第一实施方式的结构示意图；

图2是本发明像素补偿电路第一实施方式工作的波形时序图；

图3是本发明像素补偿电路第二实施方式的结构示意图；

图4是本发明像素补偿电路第三实施方式的结构示意图；

图5是本发明显示装置一实施方式的结构示意图。

【具体实施方式】

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造

性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图 1，图 1 是本发明像素补偿电路第一实施方式的结构示意图。如图 1 所示，该像素补偿电路 10 包括：发光元件 11、驱动开关管 T、第一开关管 T1、第二开关管 T2、第三开关管 T3 以及存储电容 Cst。

其中，发光元件 11 为有机发光二极管（OLED），该发光元件 11 的一端连接公共电压 VSS，且该公共电压 VSS 一般为接地电压。

驱动开关管 T，该驱动开关管 T 的第一端连接电源电压 VDD，用于驱动发光元件 11 发光。且一般来说，该电源电压 VDD 的值大于公共电压 VSS 的电压值。

第一开关管 T1，该第一开关管 T1 的控制端连接第一扫描信号 Scan，第一开关管 T1 的第一端连接数据信号 Data，第一开关管 T1 的第二端连接驱动开关管 T 的控制端，且第一开关管 T1 与动开关管 T 相交于节点 G。

第二开关管 T2，该第二开关管 T2 的控制端连接控制信号 EM，第二开关管 T2 的第一端连接驱动开关管 T 的第二端，且第二开关管 T2 的第二端连接发光元件 11 的另一端，且第二开关管 T2 与发光元件 11 相交于节点 S。

第三开关管 T3，第三开关管 T3 的控制端连接第二扫描信号 Scan2，在第二扫描信号 Scan2 的控制下打开时将第二开关管 T2 的第二端下拉至低电位，且第三开关管 T3 的第一端连接控制信号 EM。

存储电容 Cst，该存储电容 Cst 的第一端连接驱动开关管 T 的控制端，存储电容 Cst 的第二端连接第二开关管 T2 的第二端。

其中，上述第一开关管 T1、第二开关管 T2 及第三开关管 T3 可以为薄膜场效应晶体管，也可以为其他可以实现开关功能的电子器件，本发明不做具体限定。且本发明中涉及到开关管的第一端可以为开关管的漏极、第二端可以为开关管的源极，在具体实施例中，开关管的源极和漏极可以互换，此处也不做具体限定。

在本发明一应用场景中，发光元件 11 的阴极连接公共电压 VSS，阳极连接第二开关管 T2 的第二端，当控制信号控制第二开关管 T2 导通以及驱动开关管 T 导通的情况下，发光元件 11、第二开关管 T2、驱动开关管 T 间形成串联通路，此时经过发光元件 11 的电流为：$I=K(V_{gs}-V_{th})^2$，其中 $K=W/L\times C\times u$，W 为驱动开关管 T 沟道宽度，L 是驱动开关管 T 沟道长度，C 是驱动开关管 T 沟道与控制端间的本征电容，u 为驱动开关管 T 沟道的载流子迁移速率。由公式可以看出，

要使得流经发光元件 11 的电流与驱动开关管 T 的阈值电压 V_{th} 无关，则需要控制驱动开关管 T 的控制端和第二端间的电压，以此来改变流经发光元件 11 的电流。

请进一步结合图 2，图 2 为本发明像素补偿电路第一实施方式工作的波形时序图。如图 2，简单来说，整个内部补偿过程可以包括像素初始化（Initial）、阈值产生（Generation）、数据编程（Programming）以及发射（Emission）四个阶段，下面就具体补偿过程进行详细描述。

在本实施例中，该像素补偿电路 10 的 Initial 阶段，第一扫描信号 Scan 及第二扫描信号 Scan2 分别处于高电平，控制第一开关管 T1 及第三开关管 T3 导通，控制信号 EM 为低电平，则第二开关管 T2 关断，且控制信号 EM 通过第三开关管 T3 给存储电容 C_{st} 的第二端充电。其中，第一开关管 T1 的第一端写入参考信号 V_{ref}，第三开关管 T3 的第二端写入低电平的控制信号 EM。本实施例中，因第二开关管 T2 处于关断状态，则驱动开关管 T 的第二端处于浮空状态，驱动开关管 T 关闭，像素做初始化。具体的，假设驱动开关管 T 的控制端和第二端之间的电压差小于或者等于其阈值电压 V_{th}，则驱动开关管 T 关断；假设驱动开关管的控制端和第二端之间的电压差大于其阈值电压 V_{th}，此时驱动开关管 T 导通，则电源电压 VDD 通过该驱动开关管 T 给其第二端充电，当驱动开关管 T 控制端和第二端间的电压差等于该驱动开关管 T 的阈值电压 V_{th} 时，驱动开关管 T 关断。

请继续结合图 1、图 2，在 Vth Generation 阶段，第一扫描信号 Scan 保持高电平，第一开关管 T1 保持导通状态，第二扫描信号 Scan2 处于低电平，则控制第三开关管 T2 处于关断状态，控制信号 EM 处于高电平状态，则第二开关管 T2 导通。由图 1 可知，驱动开关管 T 的控制端写入参考信号 V_{ref} 时，V_{ref} 控制驱动开关管 T 导通。此时，驱动开关管 T 的控制端电压为 V_{ref}，第一端电压为电源电压 VDD，且保持不变，而驱动开关 T 的第二端处于浮空状态，则电源电压 VDD 通过驱动开关管 T 给其第二端充电。在具体实施例中，因第二开关管 T2 导通，则节点 S 的电压和驱动开关管 T 的电压相同，故电源电压 VDD 给驱动开关管 T 第二端充电也即相当于给节点 S 充电。同理，电源电压 VDD 通过驱动开关管 T 也给存储电容 C_{st} 的第二端充电。当 S 点的电位上升至 V_{ref}-V_{th}，即驱动开关管 T 的 V_{th} 被抓取到节点 S。当充电完成时，驱动开关管 T 关断，且存储电容 C_{st} 存储驱动开关管 T 的控制端和第二端间的电压差 V_{th}。

请继续结合图 1、图 2，在 Programming 阶段，第一扫描信号 Scan 保持高电

位，第一开关管 T1 保持导通状态，控制信号 EM 处于低电平，则控制第二开关管 T2 及第三开关管 T3 关断，驱动开关管 T 保持上一阶段的关断状态。此时，第一开关管 T1 的第一端写入数据信号 Data，即节点 G 电压为 V_{data}。因上一阶段，节点 G 的电压为 V_{ref}，则节点 G 的电位发生跳变，相应地，节点 S 的电位也会随之发生跳变。

具体地，节点 G 电位跳变 $\Delta V(t)=V_{data}-V_{ref}$，则节点 S 的电位跳变量为：$\Delta V(t)'=\Delta V(t)*C_{st}/(C_{st}+C_{OLED})$，其中，$C_{OLED}$ 为发光元件 11 本身的耦合电容，在此阶段该 C_{OLED} 与存储电容 C_{st} 串联在一个通路中，故节点 S 的电位跳变会受到发光元件 11 自身电容 C_{OLED} 的影响，即串联电容分压的原理。且在本实施例中，因为考虑了发光元件 11 自身的耦合电容 C_{OLED}，而无需额外增加其它电容，可以提高像素补偿电路的精准性。则节点 S 的电压为：$V_s=(V_{ref}-V_{th})+\Delta V(t)*C_{st}/(C_{st}+C_{OLED})$，节点 G 的电压为：$V_G=V_{data}$。此时，存储电容 C_{st} 两端的电压差为：$V_{GS}=V_{data}-(V_{ref}-V_{th})-(V_{data}-V_{ref})*C_{st}/(C_{st}+C_{OLED})$，化简后 $V_{GS}=V_{th}+(V_{data}-V_{ref})*C_{OLED}/(C_{st}+C_{OLED})$，也即为驱动开关管 T 控制端和第二端间的电压差，存储电容 C_{st} 存储其电压差。

请继续结合图 1、图 2，在 Emitting 阶段，第一扫描信号 Scan 为低电平，则控制第一开关管 T1 关断，节点 G 的电位保持 V_{data}，第二扫描信号 Scan2 处于低电平，则控制第三开关管 T3 关断，节点 S 的电位也保持上一时刻的电位 $(V_{ref}-V_{th})+\Delta V(t)*C_{st}/(C_{st}+C_{OLED})$，控制信号 EM 处于高电平，控制第二开关管 T2 导通。驱动开关管 T 的控制端和第二端间的电压差大于其 V_{th}，则驱动开关管 T 导通，存储电容 C_{st} 保持上一阶段的电压差。此时，驱动开关管 T、第二开关管 T2 及发光元件 11 在一个串联的通路中，发光元件 11 开始发光，且该发射阶段流经发光元件 11 的电流为：$I_{OLED}=K*(V_{GS}-V_{th})^2=K*\left[(V_{data}-V_{ref})*C_{OLED}/(C_{st}+C_{OLED})\right]^2$，可知流经发光元件 11 的电流 I_{OLED} 只与数据电压 V_{data}、参考电压 V_{ref} 的值相关，和驱动开关管 T 的阈值电压 V_{th} 以及发光元件 11 的阈值电压 V_{OLED} 无关，故消除了驱动开关管 T 的阈值电压 V_{th} 对通过发光元件 11 的电流 I_{OLED} 的影响。

此外，本发明还提供一种像素补偿电路的驱动方法，请继续参照图 1 及图 2，在该像素电路 10 的一个工作周期内，该像素电路 10 的工作过程分为四个阶段：第一阶段、第二阶段、第三阶段以及第四阶段，且该工作阶段分别对应上述该像素补偿电路的 Initial、Generation、Programming 以及 Emission 阶段，简单描

述如下：

在第一阶段，导通第一开关管 T、第三开关管 T3，关断第二开关管 T2、驱动开关管 T，像素做初始化，第一开关管 T1 的第一端写入参考信号 V_{ref}，存储电容 C_{st} 的第二端写入低电位。

在第二阶段，导通第一开关管 T1、第二开关管 T2 及驱动开关管 T，关断第三开关管 T3，该驱动开关管 T 的控制端保持低参考电位，电源 VDD 通过驱动开关管 T 给存储电容 C_{st} 的第二端充电，当存储电容 C_{st} 第二端充电完成时，并关断驱动开关管 T，存储电容存 C_{st} 储该驱动开关管 T 控制端和第二端间的电压差。

在第三阶段，导通第一开关管 T1，关断第二开关管 T2、第三开关管 T3，该驱动开关管 T 保持关闭，且存储电容 C_{st} 的第一端写入数据信号 V_{data}，存储电容 C_{st} 的第二端的电位发生跳变，且存储电容 C_{st} 存储跳变后存储电容 C_{st} 两端的电压差。

在第四阶段，导通第二开关管 T2，关断第一开关管 T1、第三开关管 T3，驱动开关管 T 的控制端和第二端管保持导通状态，存储电容 C_{st} 保持上一阶段电压差，同时驱动发光元件 11 发光。

在该实施方式中，上述第一开关管 T1、第二开关管 T2、第三开关管 T3 的导通与关断分别由第一扫描信号 Scan、第二扫描信号 Scan2 以及控制信号 EM 的电位决定。当第一扫描信号 Scan 处于高电平时，控制第一开关管 T1 导通，当第一扫描信号 Scan 处于低电平时，控制第一开关管 T1 关断。当控制信号 EM 处于高电平时，控制第二开关管 T2 导通，当控制信号 EM 处于低电平时，控制第二开关管 T2 关断。当第二扫描信号 Scan2 处于高电平时，控制第三开关管 T3 导通，当第二扫描信号 Scan2 处于低电平时，控制第三开关管 T3 关断。

上述阶段具体的工作方式，详见上文描述，此处不再赘述。

上述实施方式，通过利用该像素补偿电路，且不需要额外增减电容，能够消除驱动开关管的阈值电压对流经发光元件的驱动电流的影响。

请参阅图 3，图 3 为本发明像素补偿电路第二实施方式的结构示意图。与第一实施方式不同之处在于，第一实施方式中，第三开关管 T3 的第一端连接控制信号 EM，而本实施例中，第三开关管 T3 的第一端连接检测电压 V_{ini}，且具体描述如下：

如图 3，该像素补偿电路 20 包括：发光元件 21、驱动开关管 T、第一开关

管 T1、第二开关管 T2、第三开关管 T3 以及存储电容 C_{st}。

其中，发光元件 21 为有机发光二极管（OLED），该发光元件 21 的一端连接公共电压 VSS，且该公共电压 VSS 一般为接地电压。

驱动开关管 T，该驱动开关管 T 的第一端连接电源电压 VDD，用于驱动发光元件 21 发光。且一般来说，该电源电压 VDD 的值大于公共电压 VSS 的电压值。

第一开关管 T1，该第一开关管 T1 的控制端连接第一扫描信号 Scan，第一开关管 T1 的第一端连接数据信号 V_{data}，第一开关管 T1 的第二端连接驱动开关管 T 的控制端，且第一开关管 T1 与动开关管 T 相交于节点 G。

第二开关管 T2，该第二开关管 T2 的控制端连接控制信号 EM，第二开关管 T2 的第一端连接驱动开关管 T 的第二端，且第二开关管 T2 的第二端连接发光元件 21 的另一端，且第二开关管 T2 与发光元件 21 相交于节点 S。

第三开关管 T3，第三开关管 T3 的控制端连接第二扫描信号 Scan2，在第二扫描信号 Scan2 的控制下打开时将第二开关管 T2 的第二端下拉至低电位，且第三开关管 T3 的第一端连接检测电压 V_{ini}。

存储电容 C_{st}，该存储电容 C_{st} 的第一端连接驱动开关管 T 的控制端，存储电容 C_{st} 的第二端连接第二开关管 T2 的第二端。

其中，上述第一开关管 T1、第二开关管 T2 及第三开关管 T3 可以为薄膜场效应晶体管，也可以为其他可以实现开关功能的电子器件，本发明不做具体限定。

上述像素补偿电路的具体工作原理可以参照图 2 中第一实施方式工作的波形时序图进行分析，且分析原理相似，此处不再赘述。

请参阅图 4，图 4 为本发明像素补偿电路第三实施方式的结构示意图。与第一实施方式不同之处在于，第一实施方式中，第三开关管 T3 的第一端连接控制信号 EM，第三开关管 T3 的第二端连接第二开关管 T2 的第二端。本实施例中，第三开关管 T3 的第二端连接第二开关管 T2 的第一端，第三开关管 T3 的第一端连接检测电压 V_{ini}，且具体描述如下：

如图 4，该像素补偿电路 30 包括：发光元件 31、驱动开关管 T、第一开关管 T1、第二开关管 T2、第三开关管 T3 以及存储电容 C_{st}。

其中，发光元件 31 为有机发光二极管（OLED），该发光元件 31 的一端连接公共电压 VSS，且该公共电压 VSS 一般为接地电压。

驱动开关管 T，该驱动开关管 T 的第一端连接电源电压 VDD，用于驱动发光元件 31 发光。且一般来说，该电源电压 VDD 的值大于公共电压 VSS 的电压值。

第一开关管 T1，该第一开关管 T1 的控制端连接第一扫描信号 Scan，第一开关管 T1 的第一端连接数据信号 V_{data}，第一开关管 T1 的第二端连接驱动开关管 T 的控制端，且第一开关管 T1 与动开关管 T 相交于节点 G。

第二开关管 T2，该第二开关管 T2 的控制端连接控制信号 EM，第二开关管 T2 的第一端连接驱动开关管 T 的第二端，且第二开关管 T2 的第二端连接发光元件 31 的另一端，且第二开关管 T2 与发光元件 31 相交于节点 S。

第三开关管 T3，第三开关管 T3 的控制端连接第二扫描信号 Scan2，在第二扫描信号 Scan2 的控制下打开时将驱动开关管 T 的第二端下拉至低电位，且第三开关管 T3 的第二端连接第二开关管 T2 的第一端，第三开关管 T3 的第一端连接检测电压 V_{ini}。

存储电容 C_{st}，该存储电容 C_{st} 的第一端连接驱动开关管 T 的控制端，存储电容 C_{st} 的第二端连接第二开关管 T2 的第二端。

其中，上述第一开关管 T1、第二开关管 T2 及第三开关管 T3 可以为薄膜场效应晶体管，也可以为其他可以实现开关功能的电子器件，本发明不做具体限定。

同理，上述像素补偿电路的具体工作原理可以参照图 2 中第一实施方式工作的波形时序图进行分析，且分析原理相似，此处不再赘述。

请参阅图 5，图 5 是本发明本发明显示装置一实施方式的结构示意图。如图 5 所示，该显示装置 40 包括：显示面板 41，该显示面板 41 进一步包括：多个像素单元 411、公共电压源 412、电源 413、扫描驱动电路 414、数据驱动电路 415 以及发射控制驱动电路 416。

其中，每一像素单元 411 均包括上述任一一像素补偿电路。

公共电压源 412，用以为该像素补偿电路提供公共电压 VSS。

电源 413，用以为像素补偿电路提供电压 VDD。

扫描驱动电路 414，用以为像素补偿电路提供扫描信号，且该扫描信号包括第一扫描信号 Scan 以及第二扫描信号 Scan2。

数据驱动电路 415，用以为像素补偿电路提供数据信号，且该数据信号包括数据信号 V_{data} 及 V_{ref}。

发射控制驱动电路 416，用以为像素补偿电路提供控制信号 EM。

其中，本实施例中的像素补偿电路可以为上述任一实施方式中所述的像素补偿电路，其具体结构和工作方式详见上文描述，此处不再赘述。

综上所述，本领域技术人员容易理解，本发明提供一种像素补偿电路及驱动方法、显示装置，通过利用该像素补偿电路，且不需要额外增加电容，能够消除驱动开关管的阈值电压对流经发光元件的驱动电流的影响。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

权 利 要 求

1. 一种显示装置，其中，所述显示装置包括：

显示面板，所述显示面板包括：

多个像素单元，所述每一像素单元包括像素补偿电路；

公共电压源，用以为所述像素补偿电路提供公共电压；

电源，用以为所述像素补偿电路提供电压；

扫描驱动电路，用以为所述像素补偿电路提供扫描信号；

数据驱动电路，用以为所述像素补偿电路提供数据信号；

发射控制驱动电路，用以为所述像素补偿电路提供控制信号；

其中，所述像素补偿电路包括：

发光元件，所述发光元件一端连接公共电压；

驱动开关管，所述驱动开关管的第一端连接电源电压，用于驱动所述发光元件发光；

第一开关管，所述第一开关管的控制端连接第一扫描信号，所述第一开关管的第一端连接数据信号，所述第一开关管的第二端连接所述驱动开关管的控制端；

第二开关管，所述第二开关管的控制端连接控制信号，所述第二开关管的第一端连接所述驱动开关管的第二端，所述第二开关管的第二端连接所述发光元件的另一端；

第三开关管，所述第三开关管的控制端连接第二扫描信号，在所述第二扫描信号的控制下打开时将所述第二开关管的第二端下拉至低电位；

存储电容，所述存储电容的第一端连接所述驱动开关管的控制端，所述存储电容的第二端连接所述第二开关管的第二端；

所述第三开关管的第二端连接所述第二开关管的第二端，所述第三开关管的第一端连接控制信号；

所述第一开关管、第二开关管、第三开关管及驱动开关管为薄膜场效应晶体管。

2. 根据权利要求 1 所述的显示装置，其中，所述发光元件为有机发光二极管。

3. 根据权利要求 1 所述的显示装置，其中，所述电源电压的电压值大于所

述公共电压的电压值。

4. 一种像素补偿电路，其中，所述像素补偿电路包括：

发光元件，所述发光元件一端连接公共电压；

驱动开关管，所述驱动开关管的第一端连接电源电压，用于驱动所述发光元件发光；

第一开关管，所述第一开关管的控制端连接第一扫描信号，所述第一开关管的第一端连接数据信号，所述第一开关管的第二端连接所述驱动开关管的控制端；

第二开关管，所述第二开关管的控制端连接控制信号，所述第二开关管的第一端连接所述驱动开关管的第二端，所述第二开关管的第二端连接所述发光元件的另一端；

第三开关管，所述第三开关管的控制端连接第二扫描信号，在所述第二扫描信号的控制下打开时将所述驱动开关管的第二端或所述第二开关管的第二端下拉至低电位；

存储电容，所述存储电容的第一端连接所述驱动开关管的控制端，所述存储电容的第二端连接所述第二开关管的第二端。

5. 根据权利要求 4 所述的像素补偿电路，其中，所述第三开关管的第二端连接所述第二开关管的第二端，所述第三开关管的第一端连接控制信号。

6. 根据权利要求 4 所述的像素补偿电路，其中，所述第三开关管的第二端连接所述第二开关管的第二端，所述第三开关管的第一端连接检测电压。

7. 根据权利要求 4 所述的像素补偿电路，其中，所述第三开关管的第二端连接所述第二开关管的第一端，所述第三开关管的第一端连接检测电压。

8. 根据权利要求 4 所述的像素补偿电路，其中，所述第一开关管、第二开关管、第三开关管及驱动开关管为薄膜场效应晶体管。

9. 根据权利要求 4 所述的像素补偿电路，其中，所述发光元件为有机发光二极管。

10. 根据权利要求 4 所述的像素补偿电路，其中，所述电源电压的电压值大于所述公共电压的电压值。

11. 一种如权利要求 4 所述像素补偿电路的驱动方法，其中，所述驱动方法包括：

在第一阶段，导通所述第一开关管、所述第三开关管，关断所述第二开关

管、所述驱动开关管，像素做初始化，所述第一开关管的第一端写入参考信号，所述存储电容的第二端写入低电位；

在第二阶段，导通所述第一开关管、所述第二开关管及所述驱动开关管，关断所述第三开关管，所述驱动开关管的控制端保持低参考电位，所述电源通过所述驱动开关管给所述存储电容的第二端充电，所述存储电容第二端充电完成时，关断所述驱动开关管，所述存储电容存储所述驱动开关管控制端和第二端间的电压差；

在第三阶段，导通所述第一开关管，关断所述第二开关管、所述第三开关管，所述驱动开关管保持关闭，所述存储电容的第一端写入数据信号，所述存储电容的第二端的电位发生跳变，所述存储电容存储跳变后所述存储电容两端的电压差；

在第四阶段，导通所述第二开关管，关断所述第一开关管、第三开关管，所述驱动开关管的控制端和第二端管保持导通状态，所述存储电容保持所述电压差，同时驱动所述发光元件发光。

12 根据权利要求 11 所述的像素补偿电路的驱动方法，其中，当第一扫描信号处于高电平时，控制所述第一开关管导通，所述第一扫描信号处于低电平时，控制所述第一开关管关断；

当控制信号处于高电平时，控制所述第二开关管导通，所述控制信号处于低电平时，控制所述第二开关管关断；

当第二扫描信号处于高电平时，控制所述第三开关管导通，所述第二扫描信号处于低电平时，控制所述第三开关管关断。



10
Scan
VDD
V_{data}
G
T
T1
Cst
T2
EM
C_{OLED}
S
T3
OLED
Scan2
11
VSS

图 1



EM
Scan
Scan2
V_{ref}
V_{ref}
V_{data}
初始化
阈值产生
数据写入
发射

图 2



20
Scan
VDD
V_{data}
G
T
T1
T2
Cst
EM
Vini
S
C_{OLED}
T3
OLED
Scan2
21
VSS

图 3



30
Scan
VDD
V_{data}
G
T
Scan2
T1
T3
Vini
Cst
EM
S
T2
C_{OLED}
OLED
31
VSS

图 4



40
415
数据驱动电路
413
电源
414
V_{data}
Scan
EM
扫描驱动电路
发射控制驱动电路
EM
Scan2
411
公共电压源
41
416
412

图 5

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/079553

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/3233 (2016.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: 像素, 象素, 画素, 补偿, 晶体管, 开关, 扫描, 栅极, 栅线, 阈值, 电流, 存储, 电容, 第4, 第四, pixel?, compensat+, transist???, switch, scan+, threshold, capacit+

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2010220091 A1 (CHOI, S.M.), 02 September 2010 (02.09.2010), description, paragraphs [0060]-[0063], and figures 2 and 6	1-12
A	CN 1417767 A (SANYO ELECTRIC CO., LTD.), 14 May 2003 (14.05.2003), entire document	1-12
A	CN 101136180 A (SAMSUNG SDI CO., LTD.), 05 March 2008 (05.03.2008), entire document	1-12
A	CN 103680406 A (BOE TECHNOLOGY GROUP CO., LTD.), 26 March 2014 (26.03.2014), entire document	1-12
A	CN 1427388 A (HITACHI LTD.), 02 July 2003 (02.07.2003), entire document	1-12
A	CN 105096819 A (PEKING UNIVERSITY SHENZHEN GRADUATE SCHOOL), 25 November 2015 (25.11.2015), entire document	1-12

☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
16 October 2017	02 November 2017
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer LI, Wenfei Telephone No. (86-10) 62414006

Form PCT/ISA/210 (second sheet) (July 2009)

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2017/079553

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
US 2010220091 A1	02 September 2010	US 8610700 B2	17 December 2013
		KR 101056228 B1	11 August 2011
		KR 20100098861 A	10 September 2010
CN 1417767 A	14 May 2003	CN 1278297 C	04 October 2006
		KR 20030038522 A	16 May 2003
		US 2003103022 A1	05 June 2003
		JP 2003150105 A	23 May 2003
		JP 2003150106 A	23 May 2003
		JP 2003208124 A	25 July 2003
		JP 2003208127 A	25 July 2003
CN 101136180 A	05 March 2008	JP 2008052241 A	06 March 2008
		EP 1895497 A1	05 March 2008
		KR 100805596 B1	20 February 2008
		US 2008048949 A1	28 February 2008
CN 103680406 A	26 March 2014	US 9514676 B2	06 December 2016
		CN 103680406 B	09 September 2015
		WO 2015085702 A1	18 June 2015
		US 2015339973 A1	26 November 2015
CN 1427388 A	02 July 2003	KR 100890497 B1	26 March 2009
		TW 565814 B	11 December 2003
		US 7205965 B2	17 April 2007
		KR 20030051167 A	25 June 2003
		US 2003111966 A1	19 June 2003
		JP 2003186438 A	04 July 2003
		CN 1213393 C	03 August 2005
		JP 3800404 B2	26 July 2006
		US 2004021620 A1	05 February 2004
		US 6611107 B2	26 August 2003
CN 105096819 A	25 November 2015	WO 2016169369 A1	27 October 2016

国际检索报告

国际申请号
PCT/CN2017/079553

A. 主题的分类

G09G 3/3233(2016.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用））

CNPAT,CNKI,WPI,EPODOC:像素，象素，画素，补偿，晶体管，开关，扫描，栅极，栅线，阈值，电流，存储，电容，第4，第四，pixel?, compensat+, transist???, switch, scan+,threshold, capacit+

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
X	US 2010220091 A1 (CHOI, SANG-MOO) 2010年 9月 2日 (2010-09-02) 说明书第[0060]-[0063]段，附图2、6	1-12
A	CN 1417767 A (三洋电机株式会社) 2003年 5月 14日 (2003-05-14) 全文	1-12
A	CN 101136180 A (三星SDI株式会社) 2008年 3月 5日 (2008-03-05) 全文	1-12
A	CN 103680406 A (京东方科技集团股份有限公司) 2014年 3月 26日 (2014-03-26) 全文	1-12
A	CN 1427388 A (株式会社日立制作所) 2003年 7月 2日 (2003-07-02) 全文	1-12
A	CN 105096819 A (北京大学深圳研究生院) 2015年 11月 25日 (2015-11-25) 全文	1-12

☐ 其余文件在C栏的续页中列出。

☑ 见同族专利附件。

* 引用文件的具体类型：

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
2017年 10月 16日	2017年 11月 2日
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451	受权官员 李文斐 电话号码 (86-10)62414006

表 PCT/ISA/210 (第2页) (2009年7月)

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2017/079553

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
US	2010220091	A1	2010年 9月 2日	US	8610700	B2	2013年 12月 17日
				KR	101056228	B1	2011年 8月 11日
				KR	20100098861	A	2010年 9月 10日
CN	1417767	A	2003年 5月 14日	CN	1278297	C	2006年 10月 4日
				KR	20030038522	A	2003年 5月 16日
				US	2003103022	A1	2003年 6月 5日
				JP	2003150105	A	2003年 5月 23日
				JP	2003150106	A	2003年 5月 23日
				JP	2003208124	A	2003年 7月 25日
				JP	2003208127	A	2003年 7月 25日
CN	101136180	A	2008年 3月 5日	JP	2008052241	A	2008年 3月 6日
				EP	1895497	A1	2008年 3月 5日
				KR	100805596	B1	2008年 2月 20日
				US	2008048949	A1	2008年 2月 28日
CN	103680406	A	2014年 3月 26日	US	9514676	B2	2016年 12月 6日
				CN	103680406	B	2015年 9月 9日
				WO	2015085702	A1	2015年 6月 18日
				US	2015339973	A1	2015年 11月 26日
CN	1427388	A	2003年 7月 2日	KR	100890497	B1	2009年 3月 26日
				TW	565814	B	2003年 12月 11日
				US	7205965	B2	2007年 4月 17日
				KR	20030051167	A	2003年 6月 25日
				US	2003111966	A1	2003年 6月 19日
				JP	2003186438	A	2003年 7月 4日
				CN	1213393	C	2005年 8月 3日
				JP	3800404	B2	2006年 7月 26日
				US	2004021620	A1	2004年 2月 5日
				US	6611107	B2	2003年 8月 26日
CN	105096819	A	2015年 11月 25日	WO	2016169369	A1	2016年 10月 27日