

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6584823号
(P6584823)

(45) 発行日 令和1年10月2日 (2019. 10. 2)

(24) 登録日 令和1年9月13日 (2019. 9. 13)

(51) Int. Cl.

F I

G O 6 F 21/64 (2013. 01)

G O 6 F 21/64

G O 6 F 12/1009 (2016. 01)

G O 6 F 12/1009

G O 6 F 12/1036 (2016. 01)

G O 6 F 12/1036 1 0 0

請求項の数 23 (全 90 頁)

(21) 出願番号 特願2015-98395 (P2015-98395)
 (22) 出願日 平成27年5月13日 (2015. 5. 13)
 (65) 公開番号 特開2016-21224 (P2016-21224A)
 (43) 公開日 平成28年2月4日 (2016. 2. 4)
 審査請求日 平成30年2月2日 (2018. 2. 2)
 (31) 優先権主張番号 特願2014-127601 (P2014-127601)
 (32) 優先日 平成26年6月20日 (2014. 6. 20)
 (33) 優先権主張国・地域又は機関
 日本国 (JP)

(73) 特許権者 000003078
 株式会社東芝
 東京都港区芝浦一丁目1番1号
 (74) 代理人 110001737
 特許業務法人スズエ国際特許事務所
 (72) 発明者 橋本 幹生
 東京都港区芝浦一丁目1番1号 株式会社
 東芝内
 (72) 発明者 山田 菜穂子
 東京都港区芝浦一丁目1番1号 株式会社
 東芝内
 (72) 発明者 金井 遼
 東京都港区芝浦一丁目1番1号 株式会社
 東芝内

最終頁に続く

(54) 【発明の名称】 メモリ管理装置、プログラム、及び方法

(57) 【特許請求の範囲】

【請求項 1】

親テーブル及び子テーブルを含むテーブルツリーと、前記親テーブルに関連付けられる親検証子及び前記子テーブルに関連付けられる子検証子を含む検証子ツリーであって、前記親検証子は前記子テーブル及び前記子検証子に対する検証に用いられる前記検証子ツリーと、を記憶する第1の記憶部に対して読み込み及び書き込みを行う外部入出力部と、

安全な第2の記憶部に記憶されている前記テーブルツリーの一部であるセキュアテーブルツリー及び前記検証子ツリーのうちの一部であるセキュア検証子ツリーに基づいて、仮想アドレスを前記第1の記憶部又は前記第2の記憶部に記憶されているデータを示す第1の物理アドレスに変換するアドレス変換部と、

前記テーブルツリーに含まれており前記仮想アドレスを前記第1の物理アドレスに変換するために必要な第1の子テーブルが、前記セキュアテーブルツリーに含まれていない場合に、前記テーブルツリーにおける前記第1の子テーブルと前記検証子ツリーに含まれており前記第1の子テーブルに関連付けられている第1の子検証子とに基づいて検証情報を計算する検証計算部と、

前記検証情報と、前記セキュア検証子ツリーに含まれており前記第1の子テーブルを参照する第1の親テーブルに関連付けられている第1の親検証子とに基づいて、検証を行う検証部と、

前記検証の結果が正当の場合、前記第1の子テーブル及び前記第1の子検証子を前記セキュアテーブルツリー及び前記セキュア検証子ツリーに組み込む更新部と、

10

20

を具備するメモリ管理装置。

【請求項 2】

前記更新部は、前記セキュアテーブルツリーが前記第 1 の子テーブルを含まない場合に、前記セキュアテーブルツリーの前記第 1 の親テーブルに含まれる前記第 1 の子テーブルを示すエントリを無効状態とし、前記セキュアテーブルツリーが前記第 1 の子テーブルを組み込んだ場合に、前記セキュアテーブルツリーの前記エントリを有効状態とする、請求項 1 のメモリ管理装置。

【請求項 3】

前記検証計算部は、前記セキュアテーブルツリーに含まれている前記第 1 の子テーブルのエントリに記憶されている前記第 1 の物理アドレスが前記第 1 の記憶部に記憶されている前記データを示す場合に、前記第 1 の記憶部に記憶されている前記データに基づいてデータ検証情報を計算し、

10

前記検証部は、前記データ検証情報と、前記セキュア検証子ツリーの前記第 1 の子検証子とに基づいて、データ検証を行い、

前記更新部は、前記データ検証の結果が正当の場合、前記データを前記第 2 の記憶部の第 2 の物理アドレスに記憶し、前記第 1 の子テーブルの前記エントリに記憶されている前記第 1 の物理アドレスを、前記第 2 の物理アドレスに更新する、請求項 1 のメモリ管理装置。

【請求項 4】

前記検証計算部は、前記第 1 の子テーブルの前記エントリに記憶されている前記第 1 の物理アドレスに基づいて前記データを検証するための前記データ検証情報を計算する、請求項 3 のメモリ管理装置。

20

【請求項 5】

前記検証計算部は、前記第 2 の記憶部に記憶されている前記データを、前記第 1 の記憶部に記憶する場合に、前記データに基づいてデータ検証情報を計算し、

前記外部入出力部は、前記データを前記第 1 の記憶部の第 2 の物理アドレスに記憶し、

前記更新部は、前記セキュアテーブルツリーに含まれている前記第 1 の子テーブルのエントリに記憶されている前記第 1 の物理アドレスを、前記第 2 の物理アドレスに更新し、前記セキュア検証子ツリーに記憶されている前記第 1 の子検証子を、前記データ検証情報に更新する、

30

請求項 1 のメモリ管理装置。

【請求項 6】

前記検証計算部は、前記第 1 の子テーブルの前記エントリに記憶されている前記第 2 の物理アドレスに基づいて前記データを検証するための前記データ検証情報を計算する、請求項 5 のメモリ管理装置。

【請求項 7】

前記第 2 の記憶部から前記第 1 の記憶部へ記憶される前記データを暗号化し、前記第 1 の記憶部から前記第 2 の記憶部へ記憶される前記データを復号する暗号復号部、をさらに具備する

請求項 1 のメモリ管理装置。

40

【請求項 8】

仮想マシンモニタ環境で動作し、

前記セキュアテーブルツリーは、前記仮想マシンモニタに制御されるゲスト OS (Operating System) によって参照される中間物理アドレスを前記第 1 の物理アドレスに変換する、

請求項 1 のメモリ管理装置。

【請求項 9】

前記仮想マシンモニタで管理される前記セキュアテーブルツリーの一部を、前記ゲスト OS で使用可能とするアドレス領域制限部、をさらに具備する請求項 8 のメモリ管理装置

50

【請求項 10】

前記仮想マシンモニタで管理される前記セキュアテーブルツリーの第1の部分、第1のゲストOSで使用可能とし、前記セキュアテーブルツリーの第2の部分、第2のゲストOSで使用可能とするアドレス領域制限部、をさらに具備する請求項8のメモリ管理装置。

【請求項 11】

前記仮想マシンモニタは、第1及び第2のゲストOSを含む複数のゲストOS、第1及び第2のセキュアテーブルツリーを含む複数のセキュアテーブルツリー、第1及び第2のセキュア検証子ツリーを含む複数のセキュア検証子ツリーを管理し、

前記第1のゲストOSの実行時に前記第1のゲストOSに対応付けられた前記第1のセキュアテーブルツリーと前記第1のセキュア検証子ツリーとによりアドレス変換を実現し、前記第2のゲストOSの実行時に前記第2のゲストOSに対応付けられた前記第2のセキュアテーブルツリーと前記第2のセキュア検証子ツリーとによりアドレス変換を実現する切替部をさらに具備する、請求項8のメモリ管理装置。

10

【請求項 12】

前記仮想マシンモニタは、複数のゲストOS毎に対応付けられた複数の秘密鍵を管理し、

前記検証計算部は、前記ゲストOSに対応付けられた前記秘密鍵を利用して前記検証情報を計算する、

請求項8のメモリ管理装置。

20

【請求項 13】

前記検証計算部は、前記第2の記憶部に記憶される前記データに対しては前記中間物理アドレスを用いて前記データの検証子を計算し、前記セキュアテーブルツリーに含まれるテーブルに対しては前記テーブルの物理アドレスを用いて前記テーブルの検証子を計算する、

請求項8のメモリ管理装置。

【請求項 14】

前記セキュア検証子ツリーの最上位検証子に基づいて署名情報を生成する署名生成部と、

前記署名情報を、外部装置に送信する送信部と、

をさらに具備する請求項1乃至請求項13のいずれか1項のメモリ管理装置。

30

【請求項 15】

前記検証計算部は、前記セキュアテーブルツリーと前記セキュア検証子ツリーとのうちの少なくとも一方に設定されているデータ保護方式を判断し、

前記データ保護方式が第1の方式を示す場合に、

前記検証計算部は、前記セキュアテーブルツリーに含まれている前記第1の子テーブルのエントリに記憶されている前記第1の物理アドレスが前記第1の記憶部に記憶されている前記データを示す場合に、前記第1の記憶部に記憶されている前記データに基づいてデータ検証情報を計算し、

前記検証部は、前記データ検証情報と、前記セキュア検証子ツリーの前記第1の子検証子とに基づいて、データ検証を行い、

40

前記更新部は、前記データ検証の結果が正当の場合、前記データを前記第2の記憶部の第2の物理アドレスに記憶し、前記第1の子テーブルの前記エントリに記憶されている前記第1の物理アドレスを、前記第2の物理アドレスに更新し、

前記アドレス変換部は、前記仮想アドレスを前記第2の物理アドレスに変換し、

前記データ保護方式が検証なしを示す場合に、

前記検証計算部は、前記データ検証情報を計算せず、

前記検証部は、前記データ検証を実行せず、

前記更新部は、前記第1の子テーブルの前記エントリに記憶されている前記第1の物理アドレスを更新せず、

50

前記アドレス変換部は、前記仮想アドレスを前記第1の物理アドレスに変換する、
請求項 1 のメモリ管理装置。

【請求項 1 6】

前記データ保護方式が第 2 の方式を示す場合に、

前記検証計算部は、前記第 1 の記憶部の前記データに対する複数回のデータ参照のうち
前記複数回より少ない少なくとも 1 回に対して、前記セキュアテーブルツリーに含まれて
いる前記第 1 の子テーブルのエントリに記憶されている前記第1の物理アドレスで示され
る前記第 1 の記憶部の前記データに基づいて前記データ検証情報を計算し、

前記検証部は、前記データ検証情報と、前記セキュア検証子ツリーの前記第 1 の子検証
子とに基づいて、前記データ検証を行い、

10

前記アドレス変換部は、前記データ検証の結果が正当の場合、前記仮想アドレスを前記
第1の物理アドレスに変換する、
請求項 1 5 のメモリ管理装置。

【請求項 1 7】

前記第 1 の記憶部は、不揮発性メモリと揮発性メモリとを含み、

前記検証計算部は、前記セキュアテーブルツリーと前記セキュア検証子ツリーとのうち
の少なくとも一方に設定されているデータ保護方式を判断し、

前記データ保護方式が第 1 の方式を示す場合に、

前記検証計算部は、前記セキュアテーブルツリーに含まれている前記第 1 の子テーブル
のエントリに記憶されている前記第1の物理アドレスが前記不揮発性メモリに記憶されて
いる前記データを示す場合に、前記不揮発性メモリに記憶されている前記データに基づい
てデータ検証情報を計算し、

20

前記検証部は、前記データ検証情報と、前記セキュア検証子ツリーの前記第 1 の子検証
子とに基づいて、データ検証を行い、

前記更新部は、前記データ検証の結果が正当の場合、前記データを前記第 2 の記憶部の
第2の物理アドレスに記憶し、前記第 1 の子テーブルの前記エントリに記憶されている前
記第1の物理アドレスを、前記第2の物理アドレスに更新し、

前記アドレス変換部は、前記仮想アドレスを前記第2の物理アドレスに変換し、

前記データ保護方式が検証なしを示す場合に、

前記検証計算部は、前記データ検証情報を計算せず、

30

前記検証部は、前記データ検証を実行せず、

前記更新部は、前記データを前記揮発性メモリの第3の物理アドレスに記憶し、前記第
1 の子テーブルの前記エントリに記憶されている前記第1の物理アドレスを、前記第3の
物理アドレスに更新し、

前記アドレス変換部は、前記仮想アドレスを前記第3の物理アドレスに変換する、
請求項 1 のメモリ管理装置。

【請求項 1 8】

前記データ保護方式が第 2 の方式を示す場合に、

前記検証計算部は、前記第 1 の記憶部の前記データに対する複数回のデータ参照のうち
前記複数回より少ない少なくとも 1 回に対して、前記セキュアテーブルツリーに含まれて
いる前記第 1 の子テーブルのエントリに記憶されている前記第 2 のアドレスで示される前
記不揮発性メモリの前記データに基づいて前記データ検証情報を計算し、

40

前記検証部は、前記データ検証情報と、前記セキュア検証子ツリーの前記第 1 の子検証
子とに基づいて、前記データ検証を行い、

前記更新部は、前記データ検証の結果が正当の場合、前記データを前記揮発性メモリの
第4の物理アドレスに記憶し、前記第 1 の子テーブルの前記エントリに記憶されている前
記第1の物理アドレスを、前記第4の物理アドレスに更新し、

前記アドレス変換部は、前記仮想アドレスを前記第4の物理アドレスに変換する、
請求項 1 7 のメモリ管理装置。

【請求項 1 9】

50

前記検証計算部は、前記第 1 の子テーブルと前記第 1 の子検証子とを暗号化せず、前記第 1 の子テーブルと前記第 1 の子検証子とに対するハッシュ値を暗号化した前記検証情報を計算する、

請求項 1 のメモリ管理装置。

【請求項 2 0】

前記検証計算部は、前記データを暗号化するとともに、前記データに対するハッシュ値を暗号化した前記データ検証情報を計算する、

請求項 3 のメモリ管理装置。

【請求項 2 1】

第 1 の記憶部及び安全な第 2 の記憶部に対する書き込み及び読み出しを行うコンピュータを、

10

親テーブル及び子テーブルを含むテーブルツリーと、前記親テーブルに関連付けられる親検証子及び前記子テーブルに関連付けられる子検証子を含む検証子ツリーであって、前記親検証子は前記子テーブル及び前記子検証子に対する検証に用いられる前記検証子ツリーと、を記憶する第 1 の記憶部に対して読み込み及び書き込みを行う外部入出力部、

前記第 2 の記憶部に記憶されている前記テーブルツリーの一部であるセキュアテーブルツリー及び前記検証子ツリーのうちの一部であるセキュア検証子ツリーに基づいて、仮想アドレスを前記第 1 の記憶部又は前記第 2 の記憶部に記憶されているデータを示す物理アドレスに変換するアドレス変換部、

前記テーブルツリーに含まれており前記仮想アドレスを前記物理アドレスに変換するために必要な第 1 の子テーブルが、前記セキュアテーブルツリーに含まれていない場合に、前記テーブルツリーにおける前記第 1 の子テーブルと前記検証子ツリーに含まれており前記第 1 の子テーブルに関連付けられている第 1 の子検証子とに基づいて検証情報を計算する検証計算部、

20

前記検証情報と、前記セキュア検証子ツリーに含まれており前記第 1 の子テーブルを参照する第 1 の親テーブルに関連付けられている第 1 の親検証子とに基づいて、検証を行う検証部、

前記検証の結果が正当の場合、前記第 1 の子テーブル及び前記第 1 の子検証子を前記セキュアテーブルツリー及び前記セキュア検証子ツリーに組み込む更新部、
として機能させるためのメモリ管理プログラム。

30

【請求項 2 2】

不正なアクセスから防御される安全な記憶部に記憶されているアドレス変換用のセキュアテーブルツリーに、仮想アドレスを物理アドレスに変換するために必要なテーブルが含まれていないことを検出し、

前記セキュアテーブルツリーに前記テーブルが含まれていない場合に、他の記憶部に記憶されているテーブルツリーの前記テーブルと、前記他の記憶部に記憶されており前記テーブルツリーと同一のグラフ構造を持つ検証子ツリーの第 1 の検証子であって前記テーブルと関連付けられている前記第 1 の検証子と、を読み出し、

前記テーブル及び前記第 1 の検証子に基づいて検証情報を計算し、

前記安全な記憶部に記憶されており前記セキュアテーブルツリーと同一のグラフ構造を持つセキュア検証子ツリーに含まれており前記テーブル及び前記第 1 の検証子に対する検証に用いられる第 2 の検証子と、前記検証情報とに基づいて、検証を行い、

40

前記検証の結果が正当の場合、前記テーブル及び前記第 1 の検証子を前記セキュアテーブルツリー及び前記セキュア検証子ツリーに組み込み、

前記セキュアテーブルツリーに基づいて、前記仮想アドレスを前記安全な記憶部又は前記他の記憶部に記憶されているデータを示す前記物理アドレスに変換する、
メモリ管理方法。

【請求項 2 3】

データと、それぞれが少なくとも 1 つのエントリを含む複数のテーブルによってツリー構造が形成され仮想アドレスから前記エントリ経由で前記データの物理アドレスを求める

50

ためのテーブルツリーと、前記データと前記複数のテーブルとに対する複数の検証子を含む検証子ツリーと、を記憶する不揮発性の第1の記憶部と、

前記第1の記憶部から、前記仮想アドレスを前記物理アドレスに変換するアドレス変換に必要な第1のテーブル及び前記第1のテーブルに関連する第1の検証子、を読み出す読み出し部と、

前記第1の記憶部から読み出された前記第1のテーブル及び前記第1の検証子に対して検証を行う検証部と、

前記検証の結果が正当を示す場合に、前記第1のテーブル及び前記第1の検証子を記憶する揮発性の第2の記憶部と、

前記データの参照要求を受けた場合に、前記第2の記憶部に記憶されている検証済みテーブルツリーに基づいて、前記仮想アドレスを、前記データを示す前記物理アドレスに変換するアドレス変換部と、

を具備し、

前記テーブルツリーの少なくとも一部と前記検証子ツリーとが同一のグラフ構造を有するメモリ管理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリ管理装置、プログラム、及び方法に関する。

【背景技術】

【0002】

不揮発性メモリは、情報処理装置の起動の高速化、及び、いわゆるノーマリーオフによる低消費電力化に寄与する。しかしながら、情報セキュリティの観点において、不揮発性メモリは、揮発性メモリとは異なるメモリ攻撃を受ける可能性がある。

【0003】

例えば、揮発性メモリでは、稼働中の情報処理装置の電源が切られた場合に、揮発性メモリのデータは消える。このため、電源が切られた後に、物理的に情報処理装置内の揮発性メモリがアクセスされても、電源切断前の揮発性メモリのデータを窃視・改ざんすることは不可能である。

【0004】

しかしながら、不揮発性メモリは、停止中であってもデータを記憶している。このため、停止中に情報処理装置から不揮発性メモリを取り出し、外部装置で不揮発性メモリのデータを窃視・改ざんし、その後不揮発性メモリを元の情報処理装置に搭載し、情報処理装置を再稼働することで、情報処理装置の動作を不正に変更することができる。このようなメモリ攻撃は、特に、野外で使用される情報処理装置、又は、不正なユーザがアクセス可能な場所に設置されている情報処理装置にとって大きな脅威となる。

【0005】

データ改ざんの対策として、例えばハッシュ又はメッセージ認証コード(MAC: Message Authentication Code)などのような、様々な検証技術が存在する。一般的に、検証対象データに対するハッシュ値及びMAC値を、検証子と呼ぶ。データ改ざん検証では、検証対象データに基づいて第1のタイミングで計算された第1の検証子と、検証対象データに基づいて第2のタイミングで計算された第2の検証子とが整合するか否かで、検証対象データの改ざんが判断される。検証対象データに対する検証子が計算され、この検証子に基づいて検証が実行される場合、検証対象データ自体は改ざんされる可能性のある場所に記憶されてもよい。しかしながら、検証子及び秘密鍵は、改ざん及び参照不可能な状態で安全な場所に記憶される必要がある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開2012-68959号公報

10

20

30

40

50

【特許文献2】特許第5260081号公報
【特許文献3】特許第4074620号公報
【特許文献4】米国特許第4309569号明細書
【非特許文献】
【0007】

【非特許文献1】“The AEGIS Processor Architecture for Tamper-Evident and Tamper-Resistant Processing”, G. Edward Suh, Blaise Gassend, Dwaine Clarke, Marten van Dijk, and Srinivas Devadas, Proceedings of the 17th International Conference on Supercomputing (ICS'03), pages 160-171, San Francisco, CA, June 2003

【非特許文献2】Overshadow: “A Virtualization-Based Approach to Retrofitting Protection in Commodity Operating Systems”, Xiaoxin Chen, Tal Garfinkel, E. Christopher Lewis, Pratap Subrahmanyam, Carl A. Waldspurger, Dan Boneh, Jeffrey Dworkin, and Dan R.K. Ports, In Architectural Support for Programming Languages and Operating Systems (ASPLOS 2008)

【非特許文献3】“Accelerating Two-Dimensional PageWalks for Virtualized Systems”, Bhargava R. et. al, In Architectural Support for Programming Languages and Operating Systems (ASPLOS 2008)

【発明の概要】

【発明が解決しようとする課題】

【0008】

本実施形態は、データの完全性を検証し、データの改ざんを防止する。

【課題を解決するための手段】

【0009】

実施形態によれば、メモリ管理装置は、外部入出力部、アドレス変換部、検証計算部、検証部、更新部を備える。外部入出力部は、親テーブル及び子テーブルを含むテーブルツリーと、前記親テーブルに関連付けられる親検証子及び前記子テーブルに関連付けられる子検証子を含む検証子ツリーとに対して読み込み及び書き込みを行う。テーブルツリーと検証子ツリーとは、第1の記憶部に記憶されている。親検証子は子テーブル及び子検証子に対する検証に用いられる。アドレス変換部は、安全な第2の記憶部に記憶されているテーブルツリーの一部であるセキュアテーブルツリー及び検証子ツリーの一部であるセキュア検証子ツリーに基づいて、仮想アドレスを第1の記憶部又は第2の記憶部に記憶されているデータを示す物理アドレスに変換する。検証計算部は、テーブルツリーに含まれており仮想アドレスを物理アドレスに変換するために必要な第1の子テーブルが、セキュアテーブルツリーに含まれていない場合に、テーブルツリーにおける第1の子テーブルと検証子ツリーに含まれており第1の子テーブルに関連付けられている第1の子検証子とに基づいて検証情報を計算する。検証部は、検証情報と、セキュア検証子ツリーに含まれており第1の子テーブルを参照する第1の親テーブルに関連付けられた第1の親検証子とに基づいて、検証を行う。更新部は、検証の結果が正当の場合、第1の子テーブル及び第1の子検証子をセキュアテーブルツリー及びセキュア検証子ツリーに組み込む。

【図面の簡単な説明】

【0010】

【図1】第1の実施形態に係るメモリ管理装置の構成を例示するブロック図。

【図2】第2の実施形態に係る情報処理装置のハードウェア構成を例示するブロック図。

【図3】2ステージのアドレス変換を実行する構成を例示するブロック図。

【図4】アドレス変換とデータ参照とを実行するハードウェア構成及びページテーブルツリーのデータ構造を例示するブロック図。

【図5】第2の実施形態に係る実施形態に係るブロックの定義を例示する概念図。

【図6】第2の実施形態に係る情報処理装置によるデータ取得及びアドレス変換の概念を例示するブロック図。

【図7】第2の実施形態に係るメモリマップを例示する図。

【図 8】第 2 の実施形態に係るセキュアページテーブルツリー及びセキュア検証子ツリーの M A C ツリー構造を例示するデータ構造図。

【図 9】第 2 の実施形態に係るセキュアページテーブルツリー及びセキュア検証子ツリーの M A C + カウンタ構造を例示するデータ構造図。

【図 10】セキュアページテーブルツリーとページテーブルツリーとの関係の一例を示すデータ構造図。

【図 11】第 2 の実施形態に係るデータ参照処理を例示するフローチャート。

【図 12】第 2 の実施形態に係るアドレス解決処理を例示するフローチャート。

【図 13】第 2 の実施形態に係る情報処理装置の構成を例示するブロック図。

【図 14】第 2 の実施形態に係る検証処理を例示するフローチャート。

【図 15】第 2 の実施形態に係る置き換え処理を例示するフローチャート。

【図 16】第 2 の実施形態に係る追い出し処理を例示するフローチャート。

【図 17】特定のアーキテクチャのテーブルエントリ構造を例示するデータ構造図。

【図 18】H A P フィールドの仕様を例示するテーブル。

【図 19】特定のアーキテクチャにおいてデータ参照要求が発生した場合のアドレス解決処理を例示するフローチャート。

【図 20】第 3 の実施形態に係るページテーブルツリー及び検証子ツリーに関する仮想アドレス領域の第 1 の制限形態を例示するブロック図。

【図 21】第 3 の実施形態に係るページテーブルツリー及び検証子ツリーに関する仮想アドレス領域の第 2 の制限形態を例示するブロック図。

【図 22】アドレスマップと物理アドレス領域との関係を例示するブロック図。

【図 23】ゲスト O S のステージ 2 ページテーブルツリーを例示するデータ構造図。

【図 24】第 4 の実施形態に係るデータの検証、読み込み、アクセス制御を例示するフローチャート。

【図 25】第 6 の実施形態に係るゲスト O S ごとのページテーブルツリーを例示するデータ構造図。

【図 26】第 6 の実施形態に係る情報処理装置の構成を例示するブロック図。

【図 27】第 6 の実施形態に係る情報処理装置の検証処理を例示するフローチャート。

【図 28】第 6 の実施形態に係る情報処理装置の追い出し処理を例示するフローチャート。

【図 29】第 6 の実施形態に係る O S 切り替え処理を例示するフローチャート。

【図 30】第 7 の実施形態に係る情報処理システムを例示するシステム構成図。

【図 31】第 7 の実施形態に係る情報処理システムの構成を例示するブロック図。

【図 32】第 7 実施形態に係る情報処理システムのフォレンジック処理を例示するフローチャート。

【図 33】第 8 の実施形態に係るページテーブルエントリのフィールド形式を例示するデータ構造図。

【図 34】第 8 の実施形態に係る、データ保護方式ごとのデータのコピー状態及び検証状態を例示する状態遷移図。

【図 35】複数のデータ保護方式におけるページテーブルエントリの制御フィールドの状態、ページテーブルエントリが有効か否かを示す有効 / 無効フラグ、次回参照データの状態、次回参照データの状態を示す符号、の関係を例示する図。

【図 36】第 8 の実施形態に係る複数のデータ保護方式に対応する検証処理を例示するフローチャート。

【図 37】内部メモリのデータに対する検証の処理を例示するフローチャート。

【図 38】外部メモリのデータに対する検証の処理を例示するフローチャート。

【図 39】第 8 の実施形態に係る電源断前処理を例示するフローチャート。

【図 40】第 8 の実施形態に係る 1 回検証が設定されているデータの更新処理を例示するフローチャート。

【図 41】第 8 の実施形態に係る外部メモリに格納されているデータに対する更新処理の

10

20

30

40

50

一例を示すフローチャート。

【図 4 2】第 8 の実施形態に係るメモリ管理装置の構成を例示するブロック図。

【図 4 3】第 9 の実施形態に係る情報処理装置のハードウェア構成を例示するブロック図。

【図 4 4】第 9 の実施形態に係るページテーブルエントリのフィールド形式を例示するデータ構造図。

【図 4 5】第 9 の実施形態に係る、データ保護方式ごとのデータのコピー状態及び検証状態を例示する状態遷移図。

【図 4 6】複数のデータ保護方式におけるページテーブルエントリのデータ保護方式フィールドの状態、D/Fフラグ、有効/無効フラグ、次回参照データの状態、次回参照データの状態を示す符号、の関係を例示する図。

【図 4 7】第 9 の実施形態に係るアドレス解決処理の例示するフローチャート。

【図 4 8】第 9 の実施形態に係る複数のデータ保護方式に対応する検証転送処理の一例を示すフローチャート。

【図 4 9】第 9 の実施形態に係る稼働中の内部メモリから揮発性メモリへの追い出し処理を例示するフローチャート。

【図 5 0】第 9 の実施形態に係る電源断前処理を例示するフローチャート。

【図 5 1】第 9 の実施形態に係る揮発性メモリから不揮発性メモリへの追い出し処理を例示するフローチャート。

【図 5 2】XTS-AESを例示する概念図。

【図 5 3】第 10 の実施形態に係るTweakとSequence Numberの例を示す図。

【図 5 4】ページテーブルに対する暗号化保護なしの場合のMAC値計算及び検証処理を例示する概念図。

【図 5 5】ページデータに対する暗号化保護ありの場合のMAC値計算及び検証処理を例示する概念図。

【発明を実施するための形態】

【0011】

以下、図面を参照しながら本発明の各実施の形態について説明する。なお、以下の説明において、略又は実質的に同一の機能及び構成要素については、同一符号を付し、必要に応じて説明を行う。

【0012】

[第1の実施形態]

本実施形態は、データの完全性を検証し、データの改ざんを防止するメモリ管理装置について説明する。

【0013】

図1は、本実施形態に係るメモリ管理装置の構成を例示するブロック図である。メモリ管理装置1の各種の構成要素は、ハードウェアで実現されてもよく、プログラムによって制御されるプロセッサによって実現されてもよい。

【0014】

メモリ管理装置1は、外部入出力部2、アドレス変換部3、検証計算部4、検証部5、更新部6、置換管理部20を備える。

【0015】

また、メモリ管理装置1は、第1の記憶部である外部メモリ7と、第2の記憶部である内部メモリ8とに対して、読み込み及び書き込みを行う。

【0016】

外部メモリ7は、例えば、不揮発性の記憶装置である。例えば、外部メモリ7は、NAND型フラッシュメモリ、NOR型フラッシュメモリ、MRAM (Magnetoresistive Random access memory: 磁気抵抗メモリ)、PRAM (Phase change Random access memory: 相変化メモリ)、ReRAM (Resistive Random access memory: 抵抗変化型メモリ)、FeRAM (Ferroelectric Random Access Memory) などの不揮発性半導体メモリでも

10

20

30

40

50

よい。外部メモリ 7 は、主記憶装置として用いられてもよく、ハードディスク、SSD (Solid State Drive) などのような補助記憶装置として用いられてもよい。

【0017】

外部メモリ 7 は、階層構造を持つページテーブルツリー 9 と、階層構造を持つ検証子ツリー 10 とを記憶する。本実施形態において、ページテーブルツリー 9 と検証子ツリー 10 とは、2 段の階層を持つ。しかしながら、ページテーブルツリー 9 と検証子ツリー 10 とは当然に 3 段以上でもよい。

【0018】

ページテーブルツリー 9 は、複数のページテーブルの階層構成で形成される。ページテーブルツリー 9 は、仮想アドレスを物理アドレスに変換するための親テーブル 101 及び子テーブル 201 ~ 20m を含む。テーブルエントリ E がアドレス情報 X を備えており、アドレス情報 X が最終のデータ D のアクセス先を決定するための中間のテーブル T 又はデータ D を指している場合、テーブルエントリ E は、テーブル T 又はデータ D を参照しているという。テーブルエントリ E の参照先アドレスは、アドレス情報 X である。テーブル T 又はデータ D の参照元は、テーブルエントリ E である。親テーブル 101 に含まれる親エントリ pe1 ~ pem は、子テーブル 201 ~ 20m を参照するために用いられる。子テーブル 201 ~ 20m に含まれる子エントリ ce1 ~ cex は、データ 301 ~ 30x を参照するために用いられる。

【0019】

本実施形態では、典型的な例として、ページテーブルツリー 9 において、親テーブル 101 の親エントリ pe1、子テーブル 201 の子エントリ ce1 を経由して、データ 301 がアクセスされる場合を説明する。しかしながら、他の親テーブル、他の親エントリ、他の子テーブル、他の子エントリを経由して他のデータがアクセスされる場合も同様である。

【0020】

検証子ツリー 10 は、親検証子 pv1 ~ pvm 及び子検証子 cv1 ~ cvx を含む階層構造を持つ。親検証子 pv1 ~ pvm は、親テーブル 101 に関連付けられる。子検証子 cv1 ~ cvn は、子テーブル 201 に関連付けられる。他の子検証子と他の子テーブルとの関係についても、子検証子 cv1 ~ cvn と子テーブル 201 との関係と同様である。

【0021】

本実施形態において、子テーブル 201 と関連付けられている子検証子 cv1 ~ cvn は、それぞれ、子テーブル 201 に含まれている子エントリ ce1 ~ cen によって参照されるデータ 301 ~ 30n に対する検証に用いられる。

【0022】

親テーブル 101 と関連付けられている親検証子 pv1 は、親テーブル 201 に含まれている親エントリ pe1 によって参照される子テーブル 201 と、子テーブル 201 と関連付けられている子検証子 cv1 ~ cvn とに対する検証に用いられる。他の親検証子と他の子テーブル及び他の子検証子との関係についても、親検証子 pv1 と子テーブル 201 及び子検証子 cv1 ~ cvn との関係と同様である。

【0023】

内部メモリ 8 は、外部から直接参照不可能な記憶装置であり、不正なアクセスから防御される。例えば、内部メモリ 8 は、プロセッサパッケージ内部の記憶装置である。具体的には、内部メモリ 8 は、例えば、下記の第 2 の実施形態で説明される図 2 で、プロセッサ 66 のパッケージと一体化したハードウェアであり、内部バス 54b を経由して外部バス 44 との間でデータ転送が行われるが、データ転送はプロセッサ 66 の命令実行ユニット 45 で実行された命令に基づいて行われる。内部メモリ 8 の内容は、外部バス 44 を経由して直接読み出し及び書き換えることはできないことを前提とする。このような内部メモリ 8 と同様の特徴を持つメモリを、安全なメモリと呼ぶ。これとは逆に、外部メモリ 7 は、外部バス 44 を経由して任意のアドレスに対して読み出し及び書き換えが可能であり、

10

20

30

40

50

安全なメモリとは異なる。

【 0 0 2 4 】

内部メモリ 8 は、外部メモリ 7 と同じ物理アドレス空間に配置される。内部メモリ 8 は、命令実行ユニット 4 5 で実行されるソフトウェアから外部メモリ 7 と同様にアクセス可能である。

【 0 0 2 5 】

内部メモリ 8 は、ページテーブルツリー 9 の一部であるセキュアページテーブルツリー 1 2 1、検証子ツリー 1 0 のうちの一部であるセキュア検証子ツリー 1 2 2 を記憶する。内部メモリ 8 は、親テーブル 1 0 1 と親検証子 p v 1 ~ p v m との検証に用いられるルート検証情報 1 3 を備える。

10

【 0 0 2 6 】

アドレス変換部 3 は、内部メモリ 8 に記憶されている親テーブル 1 0 1 の親エントリ p e 1 ~ p e m 及び子テーブル 2 0 1 ~ 2 0 m の子エントリ c e 1 ~ c e x を経由してデータ 3 0 1 ~ 3 0 x の物理アドレスを求める。

【 0 0 2 7 】

外部メモリ 7 から内部メモリ 8 へ親テーブル 1 0 1 がコピー（移動又は読み込み）される場合には、この親テーブル 1 0 1 に関連付けられている親検証子 p v 1 ~ p v m も、外部メモリ 7 から内部メモリ 8 へコピーされる。

【 0 0 2 8 】

本実施形態において、ページテーブル又はデータは、外部メモリ 7 から、改ざんに対して安全な内部メモリ 8 にコピーされ、検証される。内部メモリ 8 のページテーブル又はデータが変更され、その後内部メモリ 8 から削除される場合には、変更された内部メモリ 8 のページテーブル又はデータは、外部メモリ 7 に書き出される。内部メモリ 8 のページテーブル又はデータが変更されることなく内部メモリ 8 から削除される場合には、内部メモリ 8 のページテーブル又はデータは、書き出されてもよく又はそのまま破棄されもよい。以下において、外部メモリ 7 と内部メモリ 8 との間でのページテーブル又はデータのコピーを、ページテーブル又はデータを移動する、読み込む、又は書き出す、と表現する場合がある。例えば、ページテーブルの参照先が内部メモリ 8 にコピーされたページテーブル又はデータに変更されることを、ページテーブル又はデータの移動又は読み込み、と表現する場合がある。この場合に、外部メモリ 7 のコピー元のページテーブル又はデータは、消去されなくてもよい。

20

30

【 0 0 2 9 】

外部メモリ 7 から内部メモリ 8 へ子テーブル 2 0 1 がコピーされる場合には、この子テーブル 2 0 1 に関連付けられている子検証子 c v 1 ~ c v n も、外部メモリ 7 から内部メモリ 8 へコピーされる。

【 0 0 3 0 】

外部入出力部 2 は、外部メモリ 7 に記憶されているページテーブルツリー 9 と検証子ツリー 1 0 とに対する読み込み及び書き込みを行う。

【 0 0 3 1 】

第 1 に、外部メモリ 7 から内部メモリ 8 へ子テーブル 2 0 1 及び子検証子 c v 1 ~ c v n がコピーされる場合の例を説明する。

40

【 0 0 3 2 】

アドレス変換部 3 は、内部メモリ 8 に記憶されているセキュアページテーブルツリー 1 2 1 に基づいて、仮想アドレスを物理アドレスに変換する。また、アドレス変換部 3 は、仮想アドレスを物理アドレスに変換するために必要な子テーブル 2 0 1 がセキュアページテーブルツリー 1 2 1 に含まれていない場合に、テーブル不足通知（フォールト）1 4 を検証計算部 4 に送り、更新された後のセキュアページテーブルツリー 1 2 1 に基づいて、仮想アドレスを物理アドレスに変換する。

【 0 0 3 3 】

検証計算部 4 は、テーブル不足通知 1 4 をアドレス変換部 3 から受けた場合に、外部入

50

出力部 2 経由で、外部メモリ 7 のページテーブルツリー 9 の子テーブル 201 と検証子ツリー 10 の子検証子 $c v 1 \sim c v n$ とを読み込み、読み込まれた子テーブル 201 と子検証子 $c v 1 \sim c v n$ とに基づいて検証情報 15 を計算し、検証情報 15 を検証部 5 に送る。

【0034】

検証部 5 は、検証計算部 4 によって計算された検証情報 15 と、セキュアページテーブルツリー 121 において参照元エントリ $p e 1$ を含んでいる親テーブル 101 に関連付けられている親検証子 $p v 1$ とに基づいて、検証情報 15 と親検証子 $p v 1$ とが整合するかどうか判断し、検証を行い、検証結果 16 を更新部 6 に送る。

【0035】

更新部 6 は、検証部 5 から検証結果 16 を受け、検証結果 16 が正当の場合、内部メモリ 8 のセキュアページテーブルツリー 121 に子テーブル 201 を組み込み、セキュア検証子ツリー 122 に子検証子 $c v 1 \sim c v n$ を組み込む。より具体的には、更新前に、親テーブル 101 の親エントリ $p e 1$ は、外部メモリ 7 のページテーブルツリー 9 に含まれている子テーブル 201 を参照しているとする。更新部 6 は、セキュアページテーブルツリー 121 における更新前の親テーブル 101 の親エントリ $p e 1$ を、内部メモリ 8 におけるセキュアページテーブルツリー 121 に組み込まれた子テーブル 201 を参照するように、更新する。

【0036】

本実施形態に係るメモリ管理装置 1 では、例えば、検証結果 16 の確認に先立って、外部入出力部 2 が、内部メモリ 8 に子テーブル 201 及び子検証子 $c v 1 \sim c v n$ を読み込み、検証結果 16 が正当な場合に、セキュアページテーブルツリー 121 及びセキュア検証子ツリー 122 に、子テーブル 201 及び子検証子 $c v 1 \sim c v$ を組み込むとしてもよい。

【0037】

このように、本実施形態において、子テーブル 201 が内部メモリ 8 に記憶されておらず、外部メモリ 7 から内部メモリ 8 へ子テーブル 201 及び子検証子 $c v 1 \sim c v n$ がコピーされる場合には、親テーブル 101 の親エントリ $p e 1$ は、外部メモリ 7 の子テーブル 201 を参照する。子テーブル 201 が内部メモリ 8 に記憶された場合には、内部メモリ 8 の親テーブル 101 の親エントリ $p e 1$ は、内部メモリ 8 の子テーブル 201 を参照するように更新される。

【0038】

本実施形態において、親テーブル 101 が内部メモリ 8 に記憶されておらず、外部メモリ 7 から内部メモリ 8 へ親テーブル 101 及び親検証子 $p v 1 \sim p v n$ がコピーされる場合には、検証計算部 4 は、外部メモリ 7 から読み込まれた親テーブル 101、親検証子 $p v 1 \sim p v n$ 、外部メモリ 7 の親テーブル 101 の記憶されている物理アドレスに基づいて検証情報を生成する。外部メモリ 7 における親テーブル 101 の物理アドレスを用いて検証情報を生成することにより、親テーブル 101 の入れ替え攻撃に対して防御することができる。検証部 5 は、ルート検証情報 13 と生成された検証情報に基づいて検証を行う。更新部 6 は、検証結果が正当の場合に、セキュアページテーブルツリー 121 に、外部メモリ 7 から読み込まれた親テーブル 101 を組み込み、セキュア検証子ツリー 122 に、外部メモリ 7 から読み込まれた親検証子 $p v 1 \sim p v n$ を組み込む。

【0039】

第 2 に、外部メモリ 7 から内部メモリ 8 へデータ 301 がコピーされる場合の例を説明する。

【0040】

アドレス変換部 3 は、仮想アドレスを変換した物理アドレスが外部メモリ 7 を参照している場合に、データ読み込み通知 17 を検証計算部 4 及び置換管理部 20 に送る。

【0041】

例えば、アドレス変換部 3 は、データ参照先が外部メモリ 7 かどうかを判断することなく

10

20

30

40

50

、参照データの内部メモリ 8 への読み込み状態を予めページテーブル内の有効 / 無効フラグにより管理し、データ参照先の判断を高速化してもよい。内部メモリ 8 に記憶されているデータを参照するセキュアページテーブルツリー 121 のテーブルエントリには、有効フラグがセットされる。外部メモリ 7 に記憶されているデータを参照するセキュアページテーブルツリー 121 のテーブルエントリには、無効フラグがセットされる。アドレス変換部 3 は、アドレス変換のページフォールトが発生した場合に、外部メモリ 7 のページテーブル又はデータを、内部メモリ 8 にコピーする。アドレス変換部 3 は、参照されるデータが内部メモリ 8 に記憶されている場合、ページフォールトを発生することなく、高速にデータを参照することができる。

【0042】

10

検証計算部 4 は、データ読み込み通知 17 をアドレス変換部 3 から受けた場合に、外部入出力部 2 経由で物理アドレスによって参照される外部メモリ 7 のデータ 301 を読み込み、読み込まれたデータ 301、外部メモリ 7 のデータ 301 の記憶されている物理アドレスに基づいてデータ検証情報 18 を計算し、データ検証情報 18 を検証部 5 に送る。外部メモリ 7 におけるデータの物理アドレスを用いてデータ検証情報 18 を生成することにより、データ 301 の入れ替え攻撃に対して防御することができる。

【0043】

検証部 5 は、検証計算部 4 によって計算されたデータ検証情報 18 と、セキュアページテーブルツリー 121 において参照元の子テーブル 201 に関連付けられている子検証子 c v 1 とに基づいて、データ検証情報 18 と子検証子 c v 1 とが整合するか否か判断するデータ検証を行い、データ検証結果 19 を更新部 6 に送る。

20

【0044】

更新部 6 は、検証部 5 からデータ検証結果 19 を受け、データ検証結果 19 が正当の場合、内部メモリ 8 のセキュアページテーブルツリー 121 に、データ 301 を組み込む。より具体的には、更新前に、子テーブル 201 の子エントリ c e 1 は、外部メモリ 7 のページテーブルツリー 9 に含まれているデータ 301 を参照しているとする。更新部 6 は、セキュアページテーブルツリー 121 における更新前の子テーブル 201 の子エントリ c e 1 を、内部メモリ 8 におけるデータ 301 を参照するように更新する。

【0045】

本実施形態に係るメモリ管理装置 1 では、例えば、データ検証結果 19 の確認に先立って、外部入出力部 2 が、内部メモリ 8 にデータ 301 を読み込んでおき、データ検証結果 19 が正当な場合に、セキュアページテーブルツリー 121 に、データ 301 を組み込むとしてもよい。

30

【0046】

このように、本実施形態において、データ 301 が内部メモリ 8 に記憶されておらず、外部メモリ 7 から内部メモリ 8 へデータ 301 がコピーされる場合には、子テーブル 201 の子エントリ c e 1 は、外部メモリ 7 のデータ 301 を参照する。データ 301 が内部メモリ 8 に記憶された場合には、内部メモリ 8 の子テーブル 201 の子エントリ c e 1 は、内部メモリ 8 のデータ 301 を参照するように更新される。

【0047】

40

仮想アドレスは、親テーブル 101 の親エントリ p e 1、子テーブル 201 の子エントリ c e 1 を経由してデータ 301 の物理アドレスに変換される。参照されるデータ 301 は、物理アドレスの示す安全な内部メモリ 8 に記憶されている。このようなアドレス解決により参照される全てのテーブルとデータは、検証で正当と判断されており、安全な内部メモリ 8 に配置されている。

【0048】

第 3 に、内部メモリ 8 から外部メモリ 7 へデータ 301 がコピー（書き出し）される場合の例を説明する。

【0049】

検証計算部 4 は、内部メモリ 8 に記憶されているデータ 301 を外部メモリ 7 に記憶す

50

る場合に、内部メモリ 8 のデータ 3 0 1 に基づいて子検証子（データ検証情報）c v 1 を計算する。

【 0 0 5 0 】

外部入出力部 2 は、データ 3 0 1 を外部メモリ 7 に記憶する。

【 0 0 5 1 】

更新部 6 は、セキュアページテーブルツリー 1 2 1 における子テーブル 2 0 1 の子エントリ（物理アドレス）c e 1 の参照先を、外部メモリ 7 におけるデータ 3 0 1 の記憶位置に更新する。さらに、更新部 6 は、検証計算部 4 によって計算された子検証子 c v 1 を、セキュアページテーブルツリー 1 2 1 における子テーブル 2 0 1 に関連付けてセキュア検証子ツリー 1 2 2 に組み込む。例えば、更新部 6 は、内部メモリ 8 のデータ 3 0 1 がセキュアページテーブルツリー 1 2 1 から参照されていない場合に、子テーブル 2 0 1 の子エントリ c e 1 を無効状態とする。次に、データ 3 0 1 が参照されたときはページフォールトが発生し、上記の処理にしたがって外部メモリ 7 のデータ 3 0 1 の検証と内部メモリ 8 へのコピーが行われる。

10

【 0 0 5 2 】

本実施形態において、更新部 6 は、セキュアページテーブルツリー 1 2 1 が子テーブル 2 0 1 を含まない場合に、親テーブル 1 0 1 の親エントリ p e 1 を無効状態とし、セキュアページテーブルツリー 1 2 1 が子テーブル 2 0 1 を組み込んだ場合に、親テーブル 1 0 1 の親エントリ p e 1 を有効状態とする。

【 0 0 5 3 】

20

更新部 6 は、内部メモリ 8 がデータ 3 0 1 を記憶していない場合に、子テーブル 2 0 1 の子エントリ c e 1 を無効状態とし、内部メモリ 8 がデータ 3 0 1 を記憶している場合に、子テーブル 2 0 1 の子エントリ c e 1 を有効状態とする。

【 0 0 5 4 】

上記第 1 及び第 2 の例において、置換管理部 2 0 は、例えばアドレス変換部 3 からデータ読み込み通知 1 7 を受けた場合などのように、内部メモリ 8 にテーブル又はデータが記憶される場合に、内部メモリ 8 の空き領域の容量を確認する。置換管理部 2 0 は、内部メモリ 8 の空き領域の容量が不足する場合に、削除するために選択された内部メモリ 8 のテーブル又はデータに対する検証情報要求 2 1 を検証計算部 4 に送る。置換管理部 2 0 は、検証計算部 4 から、検証情報要求 2 1 の応答として、内部メモリ 8 の選択されたテーブル又はデータに対する検証子を受ける。そして、置換管理部 2 0 は、内部メモリ 8 の選択されたテーブル又はデータ及びその検証子を、外部入出力部 2 経由で外部メモリ 7 に書き出し、内部メモリ 8 における選択されたテーブル又はデータの領域を解放し、内部メモリ 8 の空き領域を増やす。

30

【 0 0 5 5 】

以上説明した本実施形態においては、外部メモリ 7 に記憶されたページテーブルツリー 9、検証子ツリー 1 0、データ 3 0 1 ~ 3 0 x のうちの必要な部分を選択的に検証することができ、検証された必要な部分を外部メモリ 7 よりも小容量の内部メモリ 8 に記憶することができる。これにより、外部メモリ 7 に対する物理攻撃を検出することができ、データの完全性を検証し、データの改ざんを防止することができる。本実施形態においては、改ざん検証後にページテーブルツリー 9、検証子ツリー 1 0 及びデータ 3 0 1 ~ 3 0 x が改ざんされたことを検出することができ、情報処理装置の安全性を向上させることができる。

40

【 0 0 5 6 】

本実施形態に係る検証は、仮想化技術に対して適用され、内部メモリ 8 に記憶されたセキュアページテーブルツリー 1 2 1、セキュア検証子ツリー 1 2 2 を参照することにより、ゲスト O S（Operating System）及びアプリケーションを変更することなく容易に適用することができる。

【 0 0 5 7 】

本実施形態においては、ページテーブルと検証子との階層構造が合致しており、さらに

50

、ページテーブルと検証子とが一体で検証される。換言すれば、ページテーブルツリー 9 と検証子ツリー 10 とは同じグラフ構造を持つ。これにより、検証子がページング対象の場合であっても、検証子の配置先アドレスを解決する必要がない。また、ページテーブルと検証子とを階層構造で管理する。したがって、セキュアページテーブルツリー 121、セキュア検証子ツリー 122、ページテーブルツリー 9、検証子ツリー 10 をアドレス空間の不連続なメモリ領域に配置することができ、メモリを効率的に利用することができる。本実施形態においては、検証子を階層構造で管理することにより、効率的に管理することができる。

【0058】

本実施形態においては、未検証のページテーブル及びデータが、既存のアドレス変換機構のページフォルトにより検出される。このため、新たなハードウェアを加える必要がない。さらに、本実施形態においては、外部メモリ 7 と内部メモリ 8 との間で、ページテーブルと検証子とが個別ではなく一体でコピーされる。したがって、ページフォルトが発生した場合であってもオーバーヘッドが増加することを抑制することができる。

【0059】

本実施形態においては、ページテーブル及びデータが内部メモリ 8 に記憶されているか否かを、上位のページテーブルのエントリが有効か無効かで管理する。これにより、汎用のハードウェアであるアドレス変換機構を利用して効率よく、ページテーブル及びデータが内部メモリ 8 に記憶されているか否かを判断することができる。

【0060】

[第2の実施形態]

本実施形態においては、上記第1の実施形態で説明したメモリ管理装置 1 を備える情報処理装置を詳細に説明する。情報処理装置は、コンピュータシステムでもよい。

【0061】

図 2 は、本実施形態に係る情報処理装置を例示するハードウェア構成図である。

【0062】

情報処理装置 65 は、プロセッサ 66、外部メモリ 7、外部デバイス 43、外部バス 44 を備える。プロセッサ 66、外部メモリ 7、外部デバイス 43 は、外部バス 44 を介して、データ、信号、命令を互いに送受信可能とする。

【0063】

情報処理装置 65 の仮想化支援機構は、例えば、2 ステージのアドレス変換を実行する。

【0064】

プロセッサ 66 は、命令実行ユニット（プロセッサコア）45、MMU（Memory Management Unit）46、1 次キャッシュメモリ 47a、47b、2 次キャッシュメモリ 48、1 次アドレス変換キャッシュ（TLB：Translation Lookaside Buffer）49、2 次アドレス変換キャッシュ 50、内部メモリ 8、セキュア DMA（Direct Memory Access）コントローラ 52、入出力デバイス 53、鍵保存ユニット 67、内部バス 54a、54b を備える。プロセッサ 66 の各種の構成要素 8、45～53、67 は、内部バス 54a、54b を介して、データ、信号、命令を互いに送受信可能とする。

【0065】

外部メモリ 7 は、セキュア VMM（Virtual Machine Monitor）68、セキュア OS 56、非セキュア OS 57 を記憶する。

【0066】

本実施形態において、セキュア OS 56、非セキュア OS 57 は、セキュア VMM 68 によって管理されるゲスト OS とする。

【0067】

外部デバイス 43 は、例えばハードディスクなどのような不揮発性記憶装置である。

【0068】

プロセッサ 66 の命令実行ユニット 45 は、階層化された 1 次キャッシュメモリ 47a

10

20

30

40

50

、47b、2次キャッシュメモリ48を用いてデータ参照を行う。以下では、まず、アドレス変換の後に行われるデータ参照について説明し、次に、アドレス変換について説明する。

【0069】

1次キャッシュメモリ47aは、データ用の1次キャッシュメモリである。1次キャッシュメモリ47bは、データ及び命令用の1次キャッシュメモリである。2次キャッシュメモリ48は、データ及び命令用の2次統合キャッシュメモリである。

【0070】

命令実行ユニット45は、2次キャッシュメモリ48に記憶されているデータ又は命令を、内部メモリ8又は外部メモリ7に記憶されているデータ又は命令よりも高速に参照可能である。また、命令実行ユニット45は、1次キャッシュメモリ47a、47bを、2次キャッシュメモリ48よりも高速にアクセス可能である。

10

【0071】

命令実行ユニット45は、1次キャッシュメモリ47a、47b、2次キャッシュメモリ48又は内部メモリ8からデータ又は命令を読み込み、処理を実行する。

【0072】

1次キャッシュメモリ47a、47bが参照対象データを記憶している場合には、2次キャッシュメモリ48、及び、内部メモリ8へのデータ参照は実行されない。

【0073】

キャッシュメモリ47a、47bが参照対象データを記憶しておらず、2次キャッシュメモリ48が参照対象データを記憶している場合には、内部メモリ8へのデータ参照は実行されない。これにより、データ参照が短時間で行われる。

20

【0074】

なお、内部メモリ8から読み込まれるデータは、内部メモリ8から、2次キャッシュメモリ48を経由することなく、1次キャッシュメモリ47a、47bに記憶されてもよい。

【0075】

鍵保存ユニット67は、ルート検証情報13と、情報処理装置65における暗号化又は検証に使用される鍵情報とを記憶する。

【0076】

30

セキュアDMAコントローラ52は、各種の構成要素間のデータ転送を行う。セキュアDMAコントローラ52は、例えば、ハードウェアによって実装され、MAC値計算を実行する。しかしながら、MAC値計算は、ソフトウェアで実行されてもよい。

【0077】

情報処理装置65は、仮想記憶管理とメモリ検証処理とを連携させる。本実施形態では、主記憶装置に不揮発性半導体メモリを使用する。本実施形態では、階層構造を持つページテーブルツリー9と階層構造を持つ検証子ツリー10とを生成する。ページテーブルツリー9と検証子ツリー10とは、互いに階層構造が整合する。ページテーブルツリー9と検証子ツリー10とは、不揮発性の外部メモリ7に保存され、必要に応じて一部が内部メモリ8に記憶される。外部メモリ7は不揮発性の記憶装置であるため、電源がOFFされ、その後電源がONされた場合に、電源OFF前の記憶状態を維持する。

40

【0078】

例えば、CPU (Central Processing Unit)、MPU (Micro-Processing Unit) などのようなプロセッサのパッケージと主記憶装置とを一体化した一体型ハードウェアでは、上述したようなデータの窃視・改ざん、及び、物理的攻撃が困難である。しかしながら、一体型ハードウェアは一般に高価であるため、汎用プロセッサパッケージと汎用メモリとの組み合わせで、安全な処理を可能にする技術が求められる。

【0079】

本実施形態においては、プロセッサ66のパッケージ内部に設けられた内部メモリ8は、ハードウェア的な攻撃から安全であると仮定する。ただし、不正なソフトウェアを実行

50

させることで、内部メモリ 8 からデータを出力させる攻撃は可能であると仮定する。情報処理装置 6 5 への攻撃者は、任意のタイミングで外部メモリ 7 の任意の位置を自由に書き換えることができると仮定する。

【 0 0 8 0 】

本実施形態において、データ改ざんから保護されるメモリ領域、及び、暗号化されるメモリ領域を、保護メモリと呼ぶ。

【 0 0 8 1 】

情報処理装置 6 5 の主記憶装置に対する攻撃を防ぎ、脅威を取り除くために、安全性とシステム構成との観点から、以下の第 1 乃至第 5 の条件を満たすことが要求される。

【 0 0 8 2 】

第 1 の条件は、安全性に関する条件である。第 1 の条件では、リプレイ攻撃を含むデータの改ざんを厳密に検出可能であることが要求される。

【 0 0 8 3 】

第 2 の条件は、ハードウェア構成に関する条件である。第 2 の条件は、専用のハードウェアが不要であることを要求する。より具体的に説明すると、第 2 の条件は、メモリ改ざん検証専用のハードウェアが不要であることを要求する。第 2 の条件は、多数のプロセッサが備えるアドレス変換機構、仮想化支援機構、プロセッサ内の汎用内部メモリ、高速化補助機構、DMA コントローラと連携した高速暗号エンジンに基づいて、攻撃を防ぎ、脅威を取り除くことを要求する。また、第 2 の条件は、ファームウェアなどのソフトウェアに基づく処理が可能であることを要求する。さらに、第 2 の条件は、仮想化技術との親和性が高いことを要求する。第 2 の条件は、安全な内部メモリ 8 のメモリサイズが 1 メガバイト程度のように小さくても動作可能であることを要求する。

【 0 0 8 4 】

第 3 の条件は、メモリに関する条件である。第 3 の条件は、大容量のメモリ、例えば 3 2 ビットのアドレス空間もしくはそれを越えるサイズのメモリに適用可能であることを要求する。第 3 の条件は、メモリの検証対象領域が選択可能なことを要求する。第 3 の条件は、保護対象のメモリ領域をメモリマップ上でいくつもの不連続な領域に配置可能であり、メモリの必要な部分だけを選択的に改ざん検証の対象にできることを要求する。第 3 の条件は、メモリのうち選択的に改ざん検証対象に定められた選択領域を定義するデータそのものも、攻撃から保護可能であることを要求する。第 3 の条件は、保護対象のメモリ領域の配置が不連続の場合であっても、選択領域だけを検証可能なことに加えて、選択領域を除く他の領域に対して検証子用のメモリ領域の確保を不要とし、メモリを効率的に利用可能なことを要求する。

【 0 0 8 5 】

第 4 の条件は、ソフトウェア構成と安全性とに関する条件である。第 4 の条件は、OS 全体を保護対象とすることができることを要求する。第 4 の条件は、改ざん検証が不要な外部との通信用ハードウェアなどは改ざん検証対象とせず非選択領域とすることができることを要求する。第 4 の条件は、透過性を有すること、換言すれば、OS 及びアプリケーションを修正する必要があることを要求する。第 4 の条件は、OS に不具合があって不正な命令が実行された場合に、当該 OS 自身が破壊され誤動作することは許容してもその誤動作によってメモリ改ざん検証機能が検証の迂回又は制御情報の破壊に対して安全であり頑健であることを要求する。

【 0 0 8 6 】

第 5 の条件は、処理の効率性に関する条件である。第 5 の条件は、例えばメモリアクセスごとの改ざん検証の要・不要の判定などのような頻繁に発生する処理はできる限りハードウェアにより実行することで効率化することを要求する。

【 0 0 8 7 】

本実施形態においては、不揮発性の主記憶装置が適用されることを想定し、セキュア検証子ツリー 1 2 2 に基づく検証を行い、セキュアページテーブルツリー 1 2 1 に基づいて多段階のアドレス変換を行い、仮想化技術を想定し、上記の第 1 乃至第 5 の条件を満たす

10

20

30

40

50

情報処理装置 6 5 を実現する。

【 0 0 8 8 】

本実施形態には、主要なポイントが 2 つある。まず、本実施形態の第 1 のポイントを説明する。

【 0 0 8 9 】

第 1 のポイントは、アドレス透過性の担保、未検証データ参照の検出機能の提供に関する。具体的には、ゲスト OS によるデータ参照が発生した場合に、まずセキュア VMM 6 8 がページテーブルエントリを確認し、内部メモリ 8 を経由した検証が必要な場合に、外部メモリ 7 のデータを内部メモリ 8 に動的に確保されているバッファメモリに記憶する。

【 0 0 9 0 】

内部メモリ 8 を経由した検証に成功した場合に、ゲスト OS のデータ参照先の実態である物理メモリのデータが、本来の外部メモリ 7 のデータから、内部メモリ 8 の配置先アドレスのデータに代わるように、セキュア VMM 6 8 が、管理されているセキュアページテーブルツリー 1 2 1 (例えばステージ 2 ページテーブルツリー)を書き換える。

【 0 0 9 1 】

ゲスト OS は、参照先の変更を認識する必要がない。このため、本実施形態に係る検証を導入してもゲスト OS を変更する必要はなく、ゲスト OS の透過性を得ることができる。

【 0 0 9 2 】

なお、内部メモリ 8 の書き込み単位はページだが、書き込み単位を小さくしてキャッシュメモリを含むプロセッサ 6 6 全体のメモリ利用効率を向上させるために、外部メモリ 7 から、1 次キャッシュメモリ 4 7 a , 4 7 b、2 次キャッシュメモリ 4 8 を経由して、命令実行ユニット 4 5 がデータを取得する場合には、ページテーブルエントリの参照先を変更することなく、外部メモリ 7 から 1 次キャッシュメモリ 4 7 a , 4 7 b、2 次キャッシュメモリ 4 8 へデータがコピーされる際に、検証が行われてもよい。この場合、キャッシュメモリからの読み込みと検証処理とを連動させるハードウェア機構が必要となる。

【 0 0 9 3 】

改ざん防止には、外部メモリ 7 への参照の検出と、検証の実行と、そして検証済みデータの安全な内部メモリ 8 へのコピー (読み込み)と、参照先の変更とが必要である。ハードウェアキャッシュが用いられる場合には、2 次キャッシュメモリ 4 8 への読み込みに対応する参照先変更がソフトウェアの介在なしに専用ハードウェア機構によって行われるため、ゲスト OS に対するアドレス透過性が保証される。これに対して、ファームウェアによる検証では、検証済みデータの配置先は元のデータのアドレスと異なるため、ゲスト OS から何らかの方法で参照先の変更を隠ぺいしなければ、ゲスト OS の変更が必要となり、ゲスト OS に対するアドレス透過性が担保されない。

【 0 0 9 4 】

本実施形態は、検証済みデータを改ざんなどの攻撃から守り、かつ、内部メモリ 8 へのコピーをゲスト OS から隠蔽するために、2 段階のアドレス変換を行う仮想化支援機構を利用し、外部メモリ 7 から内部メモリ 8 へのデータ読み込み後にセキュアページテーブルツリー 1 2 1 のデータ参照先を変更することで、ゲスト OS に対するアドレス透過性を実現する。

【 0 0 9 5 】

さらに、本実施形態では、未検証データの参照を検出する。このために、本実施形態では、初期状態においてセキュアページテーブルツリー 1 2 1 のエントリを「無効」としておき、ページテーブル又はデータの検証と読み込みに成功した場合にセキュアページテーブルツリー 1 2 1 のエントリを「有効」とする。これにより、未読み込みのページテーブル又はデータの検出を、汎用のハードウェアであるアドレス変換機構を利用して効率よく行うことができる。

【 0 0 9 6 】

次に、本実施形態の第 2 のポイントを説明する。

【 0 0 9 7 】

第2のポイントは、セキュアページテーブルツリー121とセキュア検証子ツリー122の階層構成とを整合させることに関する。本実施形態では、大規模データの検証を可能にするために、外部メモリ7から内部メモリ8への読み込み状態を管理する。本実施形態では、透過的な改ざん検証をファームウェアの処理で実現するために、アドレス変換機構を活用する。もし、アドレス変換機構の動作が妨害され、例えば内部メモリ8が参照されるべきであるにもかかわらず外部メモリ7が参照された場合などのように、不正操作が行われた場合、上記の検証と読み込みデータの保護は正しく機能しない。したがって、本実施形態では、アドレス変換機構の動作を攻撃から守る。

【 0 0 9 8 】

アドレス変換機構は、ページテーブルを参照し、アドレス変換を行う。ページテーブルは、内部メモリ8に配置されており、仮想アドレスを物理アドレスに変換するための定義情報である。アドレス空間が広くなると、ページテーブルを記憶するために必要なサイズも大きくなる。例えば、1つのページテーブルの全アドレス空間を単純に記憶するには、1テラバイトのメモリを保護することを前提とすると、2ギガバイトのサイズが必要になる。このように単純にページテーブルのアドレス空間を物理メモリに固定的に確保することは、情報処理装置にとって大きな負担となる。このため、ページテーブルのアドレス空間を小さくする2つの方法がある。第1の方法は、ページテーブルを階層化し、内部メモリ8の階層的なページテーブルを参照し、ページテーブル自体をページングの対象とする。第2の方法は、第1の方法における階層化と関連する。この第2の方法は、内部メモリ8のメモリ空間の中で参照が不要な部分のテーブル定義状態を未定義のままとし、不連続なメモリ空間定義を許可することでテーブル量を削減する。

【 0 0 9 9 】

アドレス変換機構は、多くのプロセッサに備えられる汎用的な機構である。しかしながら、ページテーブルのページング又は未定義状態を無制限に許すことは、ページング時に正当なページテーブル又はデータを不当なページテーブル又はデータにすり替える、又は、定義されたページテーブル又はデータを一度未定義に書き換えた後に再度初期化する、などの攻撃を引き起こす可能性がある。特に、不揮発性メモリシステムでは、内部メモリ8ではない他の全てのメモリのデータが改ざんされる可能性がある。よって、MMUによって参照されるページテーブル又はデータは、すべて検証された後に内部メモリ8に配置される必要がある。上述のように、ページテーブルのデータサイズは大きい。プロセッサの内部メモリ8は、例えば、数百キロバイト～数十メガバイト程度である。したがって、ページテーブルに対する検証を伴うページング処理が必要となる。ページテーブルを階層化すると、どのレベルのテーブルまで検証と読み込みが完了しているかに関する状態管理、及び、各テーブルの参照頻度に応じた状態管理が必要となる。

【 0 1 0 0 】

さらに、ページテーブル又はデータに対する検証処理も、限られた容量の内部メモリ8を作業領域として完結する必要がある。単純な検証の方法として、データに対する検証子とは別に、ページテーブル専用の検証子を設ける方法が考えられる。しかしながら、階層的なページテーブルはメモリ上の参照関係によって定義されており、必ずしも連続したアドレス領域にマップされていない。例えば、ページテーブルの第1のエントリがアドレス空間上の最下位番地に配置され、第2のエントリが最上位番地に配置され、第1のエントリと第2のエントリとが参照関係を持つことが、仕様上可能である。このような不連続なページテーブルに対して、連続したアドレス領域に記憶される検証子を適用することは、非効率的である。加えて、検証子も、ページテーブルと同様に階層的な構成を持つ場合、検証子のどの段階まで検証が完了しているか認識し、かつ、検証子の検証済みの部分を再利用するための状態管理を行う必要がある。

【 0 1 0 1 】

そこで、本実施形態では、第2のポイントとして、ページテーブルの階層構成と検証子の階層構成とを整合させている。ページテーブルの階層構成と検証子の階層構成とを整合

10

20

30

40

50

させ、ページテーブルと検証子とが他の検証子によって保護される。本実施形態では、ページテーブルと検証子とで整合した階層構成を持つことで、ページテーブルと検証子との読み込み状態及び検証状態の管理を共通化し、階層構造のデータ管理の処理負荷を軽減する。そして、情報処理装置 65 は、広大かつ不連続に定義されたアドレス領域に対して、効率よく検証子を割り当て、安全に管理する。

【0102】

例えば、1 ページテーブルに 512 個のエントリを格納する 3 階層のセキュアページテーブルツリー 121 は、グラフとしては、3 階層の 512 分木のグラフである。このようなセキュアページテーブルツリー 121 に対するセキュア検証子ツリー 122 は、セキュアページテーブルツリー 121 と同様に、3 階層の 512 分木のグラフとし、両者の構造を整合させる。これにより、セキュアページテーブルツリー 121 とセキュア検証子ツリー 122 の読み込み状態及び検証状態の管理単位が整合する。

10

【0103】

外部メモリ 7 から内部メモリ 8 へ未読み込みのページテーブル又はデータに対する参照と未読み込みの検証子に対する参照との検出がそれぞれ個別に行われた場合、VMM による処理では、ページテーブル又はデータ、及び検証子に対する参照が発生するたびにゲスト OS から VMM への切り替えが発生し、切り替えのオーバーヘッドが大きくなる。本実施形態では、ページテーブルと検証子との階層構成を一致させ、未読み込みのページテーブル及び未読み込みの検証子の 2 種類の制御データに対する参照の検出を同時に行う。これにより、ゲスト OS からセキュア VMM 68 への切り替え回数を低減させ、さらに処理負荷を軽減させることができる。

20

【0104】

(2 ステージのアドレス変換)

図 3 は、2 ステージのアドレス変換を実行する構成を例示するブロック図である。

【0105】

セキュア OS 56 上でアプリケーション 581 ~ 583 が実行され、非セキュア OS 57 上でアプリケーション 591 ~ 593 が実行される。

【0106】

セキュア OS 56 のゲストページテーブル 601 ~ 603 は、アプリケーション 581 ~ 583 の仮想アドレスから中間物理アドレス (Intermediate Physical Address) への変換を定義する。

30

【0107】

セキュア OS 56 は、ゲストページテーブル 601 ~ 603 に基づいて、仮想アドレスを中間物理アドレスに変換する。

【0108】

非セキュア OS 57 のゲストページテーブル 611 ~ 613 は、アプリケーション 591 ~ 593 の仮想アドレスから中間物理アドレスへの変換を定義する。

【0109】

非セキュア OS 57 は、ゲストページテーブル 611 ~ 613 に基づいて、仮想アドレスを中間物理アドレスに変換する。

40

【0110】

セキュア VMM 68 の VMM ページテーブル 621 は、セキュア OS 56 の中間物理アドレスから物理アドレスへの変換を定義する。

【0111】

セキュア VMM 68 の VMM ページテーブル 622 は、非セキュア OS 57 の中間物理アドレスから物理アドレスへの変換を定義する。

【0112】

セキュア VMM 68 は、VMM ページテーブル 621, 622 に基づいて、中間物理アドレスを物理アドレスに変換する。

【0113】

50

ここでは、複数のアプリケーション 581 ~ 583, 591 ~ 593 のうちのアプリケーション 581 に基づくアドレス変換について説明するが、他のアプリケーション 582 ~ 583, 591 ~ 593 に基づくアドレス変換も同様である。

【0114】

2 ステージのアドレス変換では、まずステージ 1 で、セキュア OS 56 によるアドレス変換が実行され、次にステージ 2 で、セキュア VMM 68 によるアドレス変換が実行される。セキュア OS 56 は、セキュア VMM 68 によって管理されるゲスト OS である。セキュア OS 56 によって制御されるアプリケーション 581 は、ゲストページテーブル 601 と対応付けられる。

【0115】

アプリケーション 581 は、命令読み込み要求及びデータアクセス要求を仮想アドレスとして発行する。セキュア OS 56 は、仮想アドレスを、ゲストページテーブル 601 の定義に基づいて中間物理アドレスに変換する。中間物理アドレスのメモリ領域は、予めセキュア VMM 68 によって各ゲスト OS に割り当てられている。各ゲスト OS は、割り当てられたメモリ領域をゲストページテーブルの定義に基づいて、さらに稼働中のアプリケーションに割り当てる。

【0116】

セキュア VMM 68 は、中間物理アドレスを、セキュア VMM 68 によって管理される VMM ページテーブル 621 の定義に基づいて、物理アドレスに変換する。仮想アドレスとして発行された要求は、この物理アドレスを用いて処理される。

【0117】

(セキュアページテーブルツリー 121 のデータ構造)

図 4 は、アドレス変換とデータ参照とを実行するハードウェア構成及びセキュアページテーブルツリー 121 のデータ構造を例示するブロック図である。

【0118】

この図 4 で示されるセキュアページテーブルツリー 121 は、例えば、4 ギガバイトの仮想アドレス空間を持つ。セキュアページテーブルツリー 121 のデータ構造は、様々なアーキテクチャで適用可能である。特定のアーキテクチャでは、物理ページ拡張のため、ステージ 1 とステージ 2 でページテーブルのサイズが異なるが、本実施形態では、ステージ 1 とステージ 2 とで同一形式のページテーブルが使用される場合を例として説明する。

【0119】

プロセッサ 66 は、MMU 46 を備える。MMU 46 は、セキュアページテーブルツリー 121 の最上位を示すレジスタ 64 を備える。

【0120】

レジスタ 64 は、物理アドレスにより最上位のページテーブル T101 の上位 20 ビットを示す。4 キロバイト単位で構成されるページテーブルの下位 12 ビットは省略される。レジスタ 64 によってインデックスされる最上位のページテーブル T101 は、テーブルエントリ E101-0 ~ E101-3 を含む。各テーブルエントリは、8 バイトであり、次のレベルのページテーブルへのインデックスと、次のレベルのページテーブルが有効か無効かを示す有効 / 無効ビットを持つ。

【0121】

各テーブルエントリから次レベルのページテーブルへの参照は、ポインタにより行われる。ゆえに、各ページテーブル T101, T101-1, T101-1-0 は、メモリでどのような順序で配置されてもよい。同じレベルのページテーブル、例えばレベル 2 のテーブル T101-1 ~ テーブル T101-n (n は 2 以上の自然数) についても、メモリにおいてどのような順序で配置されてもよい。

【0122】

ページテーブル T101-1-0 のテーブルエントリ E101-1-0 ~ E101-1-511 は、それぞれ、データ B101-0-0 ~ B101-511-511 を参照する。

【0123】

10

20

30

40

50

図 5 は、本実施形態に係るブロックの定義を例示する概念図である。

【 0 1 2 4 】

本実施形態では、ページテーブルツリー 9、検証子ツリー 10、セキュアページテーブルツリー 121、セキュア検証子ツリー 122 を構成するページ単位のブロックを、ページブロックと呼ぶ。ページブロックは、テーブルブロック又はデータブロックである。

【 0 1 2 5 】

アドレス解決に使用されるページテーブルを、テーブルブロックと呼ぶ。

【 0 1 2 6 】

実際に読み込み又は書き込みされるデータを、データブロックと呼ぶ。

【 0 1 2 7 】

あるテーブルブロックから参照可能な 1 つのページブロックを、参照ブロックと呼ぶ。

【 0 1 2 8 】

あるテーブルブロックから参照可能な全てのページブロックを、関連ブロックと呼ぶ。

【 0 1 2 9 】

あるページブロックの参照元となるテーブルブロックを、参照元ブロックと呼ぶ。

【 0 1 3 0 】

検証に使用される M A C 値とカウンタ値とは、それぞれ対応するテーブルブロックごとに集約され、管理される。

【 0 1 3 1 】

M A C 値を集約して形成されるブロックを、M A C ブロックと呼ぶ。

【 0 1 3 2 】

カウンタ値を集約して形成されるブロックを、カウンタブロックと呼ぶ。

【 0 1 3 3 】

あるページブロックに対応する M A C ブロックとカウンタブロックとの組合せを、検証ブロックと呼ぶ。なお、カウンタブロックが存在しない場合には、ページブロックに対応する M A C ブロックを検証ブロックとする。

【 0 1 3 4 】

あるページブロックの検証ブロックは、このページブロックの参照元ブロックに付けられる形式を持つ。

【 0 1 3 5 】

(アドレス変換の詳細)

上記図 4 を用いて、仮想アドレス MA01=0x40000000 が発行された場合を例として、アドレス変換を詳細に説明する。

【 0 1 3 6 】

仮想アドレス MA01=0x40000000 の上位 2 ビットは 01#b である。ページテーブル T101 から仮想アドレスの上位 2 ビット 01#b によってインデックスされるテーブルエントリ E101-1 が参照される。

【 0 1 3 7 】

次に、テーブルエントリ E101-1 が持つ次のページテーブルポインタによってアドレス変換が進む。仮想アドレス MA01 が 0x40000000 の場合には、レベル 1 で選択されるテーブルエントリは E101-1 であり、テーブルエントリ E101-1 によって参照されるレベル 2 のページテーブルは T101-1 である。

【 0 1 3 8 】

続いて、レベル 2 で選択されたページテーブル T101-1 に対して、仮想アドレス MA01 のビット [29:21] によってインデックスされるテーブルエントリが選択される。なお、仮想アドレスのビット [A:B] という表記は、仮想アドレスの A ビット目から B ビット目までの範囲を表すとする。仮想アドレス MA01 のビット [29:21] は全てゼロなので、ページテーブル T101-1-1 のうちのテーブルエントリ E101-1-0 が選択される。テーブルエントリ E101-1-0 によって参照されるレベル 3 のページテーブルは T101-1-0 である。

【 0 1 3 9 】

10

20

30

40

50

レベル3で選択されたページテーブルT101-1-0に対して、仮想アドレスMA01のビット[20:12]によってインデックスされるテーブルエントリが選択される。レベル3で選択されるテーブルエントリはE101-1-0-0である。

【0140】

このようなアドレス変換により、最終的にデータB101-1-0-0の上位アドレスが決定される。

【0141】

(ページテーブルの仮想化)

以下においては、ページテーブルの仮想化について詳細に説明する。

【0142】

まず、メモリ空間とページテーブルサイズについて説明する。4ギガバイトの仮想アドレス空間をすべて定義するページテーブルのサイズは、8メガバイト以上になり、物理メモリに固定的にページテーブルを割り当てることはメモリサイズを圧迫する。このため、セキュアOS56及びセキュアVMM68は、ページテーブルを仮想化する。

【0143】

ページテーブルの仮想化は、テーブルエントリの有効/無効ビットを用いて行う。テーブルエントリE101-1の場合を例にとって説明する。テーブルエントリE101-1の有効/無効ビットが無効状態を示す場合、当該テーブルエントリE101-1の参照先テーブルT101-1は、物理メモリに存在しない。よって、この参照先ページに対するアクセスが発生した場合、MMU46は、プロセッサ例外(フォールト)を発生させ、参照先ページを物理メモリへ読み込む処理を実行する。フォールトを受けたセキュアOS56及びセキュアVMM68は、例えばハードディスクなどの外部デバイス43から、参照先テーブルに対応するデータを物理メモリの空きページに記憶し、テーブルエントリE101-1の有効/無効ビットを有効状態に更新し、中断した処理を再開する。

【0144】

上記のような制御を行うことで、セキュアOS56及びセキュアVMM68は、巨大な仮想アドレス空間を物理メモリに動的に割り当てることが可能となり、限られたメモリを有効に活用することができる。

【0145】

上記図4に示すセキュアページテーブルツリー121の構造及び機能は、各種の仮想化アドレス変換機構に適用可能である。後述するように、本実施形態においては、メモリ完全性検証に必要なデータ構造を適用し、ゲストOSに対して透過的なメモリ完全性検証機構を実現する。

【0146】

(仮想化による複数回ページテーブル参照と1次及び2次アドレス変換キャッシュ49, 50)

以下で、仮想化による複数回ページテーブル参照と1次及び2次アドレス変換キャッシュ49, 50について説明する。

【0147】

多くのアーキテクチャでは、上記のページテーブル参照は、MMUによりハードウェアによる処理で実行される。2階層で仮想化されている場合、上記のアドレス変換が2回行われ、ゲストOSのページテーブルへのアクセスも、アドレス変換の対象になる。例えば、2ステージのアドレス変換を行うと、最悪の場合には4×3個のページテーブルへの参照が必要になる。

【0148】

データ参照ごとにこのようなページテーブル参照が実行され、オーバーヘッドが増加することを避けるため、アドレス変換の結果をキャッシュする1次及び2次アドレス変換キャッシュ49, 50が用いられる。

【0149】

本実施形態では、1次アドレス変換キャッシュ49と2次アドレス変換キャッシュ50

10

20

30

40

50

とによる２階層の仮想化状態が適用されるとする。

【０１５０】

２ステージのアドレス変換を行う場合、ＭＭＵ４６は、１次アドレス変換キャッシュ４９に、ゲストＯＳの仮想アドレスと、仮想アドレスを２回アドレス変換した後に得られる物理アドレスとを対応付けて記憶する。この場合のタグには仮想アドレスが用いられる。次のデータ参照時に、仮想アドレスと１次アドレス変換キャッシュ４９又は２次アドレス変換キャッシュ５０のタグとが一致すれば、ＭＭＵ４６は、セキュアページテーブルツリー１２１によるアドレス変換を行うことなく、物理アドレスを得ること（アドレス解決）ができる。セキュアページテーブルツリー１２１が複数存在する場合、１次アドレス変換キャッシュ４９及び２次アドレス変換キャッシュ５０は、セキュアページテーブルツリー１２１を識別する識別子とアドレス変換情報とを関連付けて記憶する。識別子としては、例えばセキュアページテーブルツリー１２１の最上位のアドレスを用いてもよい。これにより、同じ仮想アドレスが複数発生しても、正しい物理アドレスを得ることができる。

10

【０１５１】

アドレス変換はページごとに行われるため、仮想アドレスと物理アドレスとはそれぞれページ内（１２ビット）よりも上位のビットを保持しておくだけでよい。

【０１５２】

２次アドレス変換キャッシュ５０は、１次アドレス変換キャッシュ４９と機能的に同じであるが、１次アドレス変換キャッシュ４９より大容量であり低速である。

【０１５３】

20

（階層化の概念）

以下に、階層化の概念について説明する。

【０１５４】

例えば、データ参照を高速化するためにキャッシュメモリは２レベルに階層化される。例えば、アドレス変換のためのページテーブルツリーは３レベルに階層化される。例えば、仮想化の制御は２レベルの階層を持っており、３階層のページテーブルによって制御されるアドレス変換が２回適用される。このようなキャッシュメモリのレベル、ページテーブルツリーの階層、仮想化における複数回のアドレス変換の回数（ステージ数）は直交した概念であり、論理的には任意の組み合わせが可能である。例えばキャッシュメモリは３レベルに階層化され、アドレス変換のためのページテーブルツリーは３レベルに階層化され、仮想化によるアドレス変換は２ステージとしてもよい。

30

【０１５５】

図６は、本実施形態に係る情報処理装置６５によるデータ取得及びアドレス変換の概念を例示するブロック図である。

【０１５６】

命令実行ユニット４５は、１次キャッシュメモリ４７ａ、４７ｂ、２次キャッシュメモリ４８にデータが存在しない場合に、内部メモリ８からデータを取得する。

【０１５７】

命令実行ユニット４５は、アドレス変換が必要な場合に、ＭＭＵ４６に仮想アドレスを送る。

40

【０１５８】

ＭＭＵ４６は、１次アドレス変換キャッシュ４９又は２次アドレス変換キャッシュ５０に記憶されているアドレス変換情報に基づいて、仮想アドレスを物理アドレスに変換することができない場合に、セキュアページテーブルツリー１２１に基づく２ステージのアドレス変換を実行する。

【０１５９】

このアドレス変換において、ページテーブル又はデータにページフォールトが発生すると、ページフォールトの発生したページテーブル又はデータが、ページングに基づいて、外部メモリ７から内部メモリ８にコピーされる。

【０１６０】

50

(情報処理装置 6 5 の初期状態)

上述のアドレス変換及び仮想化機構を前提とし、以下で本実施形態に係る情報処理装置 6 5 の初期状態を概説する。

【0161】

初期状態において、セキュアVMM 6 8、及び、セキュアVMM 6 8によって管理されるセキュアOS 5 6と非セキュアOS 5 7は、休眠状態である。セキュアVMM 6 8、セキュアOS 5 6、非セキュアOS 5 7は、不揮発性の外部メモリ 7 に退避されている。

【0162】

本実施形態において、セキュアVMM 6 8及びセキュアOS 5 6の完全性及び秘匿性の信頼の基盤(Root of Trust)となる鍵情報とMAC値は、プロセッサ 6 6の内部に記憶される。より具体的に説明すると、プロセッサ 6 6は、鍵保存ユニット 6 7を備える。鍵保存ユニット 6 7は、秘密鍵とルート検証情報 1 3とを記憶する。プロセッサ 6 6が書き換え可能な記憶領域を備えていない場合、プロセッサ 6 6は、安全なメモリとして、鍵保存ユニット 6 7に記憶されている固定鍵に基づいてバインドされる外部のTPM(Trusted Platform Module)における不揮発性メモリを用いてもよい。ホストのプロセッサ 6 6とTPMとの間で認証が行われることで、TPMの情報が確実に特定のプロセッサと対応付けられる。

10

【0163】

(メモリマップとエンティティ)

以下で、本実施形態に係るメモリマップとエンティティについて説明する。

20

【0164】

図 7 は、本実施形態に係るメモリマップを例示する図である。

【0165】

情報処理装置 6 5 のメモリは、例えば、内部メモリ 8、マスクROM(Read Only Memory) 6 9、セキュア永続的領域 7 0、非セキュアOS領域 7 5、予備領域 7 1 1、セキュアOS領域 7 6を含む。内部メモリ 8は、割込ベクタ格納領域 8 a、セキュアVMMプログラム領域 7 7、バッファ領域 7 1を含む。バッファ領域 7 1は、バッファ管理情報領域 7 3、検証バッファ領域 7 2、一時バッファ領域 7 4を含む。セキュアVMM永続的領域 7 0、非セキュアOS領域 7 5、予備領域 7 1 1、セキュアOS領域 7 6は、外部メモリ 7 に配置される。

30

【0166】

セキュアVMM永続的(Persistent)領域 7 0は、セキュアVMMプログラム領域 7 0 1、物理アドレス領域 7 0 2、7 0 3、セキュアOSページテーブル領域 7 0 4、セキュアVMM作業領域 7 0 5、セキュアVMM MAC領域 7 0 6、予備領域 7 1 0を含む。物理アドレス領域 7 0 2は、レベル 1、2のページテーブル、カウンタ値、MAC値を記憶する。物理アドレス領域 7 0 3は、レベル 3のページテーブル、ページテーブルのカウンタ値及びMAC値、及び、データ、データのカウンタ値及びMAC値を記憶する。レベル 3の物理アドレス領域 7 0 3は、レベル 3のセキュアVMM 6 8に対するレベル 3エントリ領域 7 0 7、セキュアOS 5 6に対するレベル 3エントリ領域 7 0 8、非セキュアOS 5 7に対するレベル 3エントリ領域 7 0 9を含む。

40

【0167】

セキュアVMM 6 8は、セキュアブートされる。セキュアVMM 6 8のうちの検証を行うカーネル部分は、外部メモリ 7に対する改ざん攻撃から防御するために、安全なメモリに常駐される。本実施形態においては、安全なメモリの一例として、プロセッサ 6 6のチップ内の内部メモリ 8が適用される。本実施形態では、セキュアVMM 6 8によるメモリ検証機能は、内部メモリ 8に常駐されるメモリ検証プログラムによって実現される。セキュアVMM 6 8のうち、メモリ検証プログラムではない他のプログラム、例えば、デバイス仮想化機能のためのプログラムなどは、後述のページング及び検証により、オンデマンドで内部メモリ 8に記憶され、実行されてもよい。

【0168】

50

外部メモリ 7 に記憶されているセキュア VMM 6 8 は、マスク ROM 6 9 に記憶されているプログラムに基づいて例えば起動時に検証され、その後、内部メモリ 8 のセキュア VMM 6 8 のプログラム領域 7 7 に記憶される。

【 0 1 6 9 】

検証子ツリー 1 0 は、外部メモリ 7 のセキュア VMM 永続的領域 7 0 に記憶される。検証子ツリー 1 0 のうちのセキュア VMM 6 8 によって検証された部分が、内部メモリ 8 のバッファ領域 7 1 内の検証バッファ領域 7 2 に記憶される。

【 0 1 7 0 】

バッファ領域 7 1 は、セキュア VMM 6 8 によって用いられるデータ領域である。バッファ管理情報領域 7 3 は、バッファ管理情報、セキュア VMM 6 8 で使用される変換リストを記憶する。検証バッファ領域 7 2 は、検証対象データを記憶する。検証バッファ領域 7 2 のうちの未使用の領域を、検証バッファ空き領域と呼ぶ。一時バッファ領域 7 4 は、セキュア VMM 6 8 の検証時に、一時的に利用されるデータを記憶する。バッファ領域 7 1 のバッファ管理情報とは、バッファ領域 7 1 の使用状況を表す情報であり、例えば、記憶されている又は記憶されていないデータの種別、量、使用頻度などを含む。

【 0 1 7 1 】

メモリマップは、さらに、非セキュア OS 5 7 の記憶領域 7 5、セキュア OS 5 6 の記憶領域 7 6 を含む。

【 0 1 7 2 】

(検証計算の方法)

以下に、本実施形態に係る検証計算の方法について説明する。

【 0 1 7 3 】

1 ページのサイズは 4 0 9 6 バイト、アドレスサイズは 8 バイト (6 4 ビット)、カウンタサイズは 1 6 バイト (1 2 8 ビット) として説明する。しかしながら、各サイズはこれに限定されず、他のサイズを用いてもよい。

【 0 1 7 4 】

検証計算で用いられるパラメータを以下で説明する。

【 0 1 7 5 】

Addr は、検証対象ページテーブルの先頭アドレスである。

【 0 1 7 6 】

D[Addr] は、Addr で始まる i ページ分のデータであり、i は任意の自然数である。

【 0 1 7 7 】

Ctr[Addr] は Addr で始まるページに紐付けられたカウンタ値である。

【 0 1 7 8 】

K はメモリ領域全体で共通に使われる機密値である。K は、常にプロセッサ 6 6 の内部に記憶される。

【 0 1 7 9 】

Ek は秘密鍵 K による j-bit ブロック暗号である。本実施形態において、暗号化アルゴリズムは、j=128 である AES128 であるとする。例えば、ブロック長は 1 6 バイト (1 2 8 ビット) とする。しかしながら、AES128 ではない他の暗号アルゴリズムを用いてもよい。

【 0 1 8 0 】

Padding はパディングである。

【 0 1 8 1 】

暗号演算については、 $Y = \text{MAC}[Ek](X)$ という表記を用いる。MAC 値 Y は、入力 X を共通鍵ブロックサイズに分割した $[X_0, X_1, \dots, X_n]$ に対し、秘密鍵 K に基づく共通鍵ブロックベースの固定長 CMAC アルゴリズムを適用し、計算される。MAC 値 Y、秘密鍵 k のデータサイズは、共通鍵ブロックサイズと一致する。入力 X を共通鍵ブロックサイズに分割できない場合は、パディング Padding が用いられる。

【 0 1 8 2 】

アドレス Addr から始まる i ページ分のデータ D[Addr] の MAC 値 Y は、D[Addr] を共通鍵ブ

10

20

30

40

50

ロックサイズに分割した[D0,D1,D2...D255i]と、Dに紐付けられたカウンタ値Ctr[Addr]、アドレスAddr、パディングPaddingに基づいて、次式で計算される。

【0183】

$Y = \text{MAC}[\text{Ek}]([D0, D1, \dots, D255i] \parallel \text{Ctr}[\text{Addr}] \parallel \text{Addr} \parallel \text{Padding})$

D[Addr]、Ctr[Addr]、Addrは、いずれの順番で入力されてもよい。Paddingは、MAC関数への入力が共通鍵ブロックサイズに分割できる場合は利用しなくてもよい。アドレスAddrから始まるデータD[Addr]のサイズは、検証子ツリーの構成にしたがって同一の検証ツリー内でも異なる場合がある。

【0184】

Ctr[Addr]は、検証対象データのバージョン管理に用いられる。よって、データの読み込み時にはCtr[Addr]はそのまま使用される。データの書き戻し時には、Ctr[Addr]はインクリメントしてから使用される。

10

【0185】

本実施形態において、アドレスAddrは、外部メモリ7のアドレスとして説明する。しかしながら、アドレスAddrは、中間物理アドレスでもよい。

【0186】

(セキュア検証子ツリー122の構造)

以下に、本実施形態に係るセキュア検証子ツリー122のデータ構造について説明する。

【0187】

本実施形態では、セキュアページテーブルツリー121のデータ構造とセキュア検証子ツリー122のデータ構造とを整合させることにより、アドレス解決とデータ検証とを同時に行う。

20

【0188】

セキュアページテーブルツリー121とセキュア検証子ツリー122との第1のデータ構造として、ページテーブルとMAC値とで形成されるツリー構造(MACツリー構造)を説明する。セキュアページテーブルツリー121とセキュア検証子ツリー122との第2のデータ構造として、ページテーブルとMAC値とバージョンを管理するためのカウンタ値とで形成されるツリー構造(MAC+カウンタ構造)を説明する。

【0189】

本実施形態では、1ページが4キロバイト、カウンタ値が8バイト、MAC値が8バイトの場合を例として説明する。本実施形態においては、テーブルブロックとカウンタブロックとが連続したアドレスに存在するとして説明するが、テーブルブロックとカウンタブロックとでアドレス空間を分けてもよい。

30

【0190】

(MACツリー構造)

図8は、本実施形態に係るセキュアページテーブルツリー121及びセキュア検証子ツリー122のMACツリー構造を例示するデータ構造図である。

【0191】

各データブロックのMAC値は、データブロックの内容とその配置アドレスとに基づいて生成され、生成されたデータブロックのMAC値は、そのデータブロックを参照する参照元ブロックに付されるMACブロックで管理される。上述したように、MACブロックは検証ブロックに相当する。

40

【0192】

その一方で、テーブルブロックの検証に用いられるMAC値は、このテーブルブロックの内容、このテーブルブロックに付されるMACブロックの内容、そのテーブルブロックの配置アドレスに基づいて、生成される。生成されたテーブルブロックの検証に用いられるMAC値は、上記のデータブロックのMAC値と同様に、このテーブルブロックの参照元ブロックに付されるMACブロックで管理される。この操作を続けていくと、最終的に1つのMACブロックを頂点とする大規模なツリー構造が形成される。

50

【 0 1 9 3 】

例えば、データブロックB201-1-0-511のM A C 値M201-1-0-511は、データブロックB201-1-0-511とアドレスaddr(B201-1-0-511)とに基づいて生成される。

【 0 1 9 4 】

例えば、テーブルブロックT201-1-0の検証に用いられるM A C 値M201-1-0は、テーブルブロックT201-1-0、このテーブルブロックT201-1-0に付されるM A C ブロックT202-1-0、テーブルブロックT201-1-0のアドレスaddr(T201-1-0)に基づいて生成される。データブロックB201-1-0-511のM A C 値M201-1-0-511は参照元ブロックT201-1-0に付随するM A C ブロックT202-1-0に、テーブルブロックT201-1-0のM A C 値M201-1-0は参照元ブロックT201-1に付随するM A C ブロックT202-1に含まれる。

10

【 0 1 9 5 】

M A C ツリー構造において正当性を保証するために、テーブルブロックとこのテーブルブロックに付されるM A C ブロックとが同時に読み込まれ、検証される。例えば、テーブルブロックT201-1-0が読み込まれる場合には、このテーブルブロックT201-1-0と合わせてM A C ブロックT202-1-0が読み込まれ、テーブルブロックT201-1-0とM A C ブロックT202-1-0とを用いて検証が実行される。M A C ツリー構造においては、下位ブロック（子ブロック）の正当性が上位ブロック（親ブロック）に付されているM A C ブロックによって保証される。したがって、下位ブロックの検証時には上位ブロックに付されているM A C ブロックが検証済みであることが必要である。

20

【 0 1 9 6 】

（M A C + カウンタ構造）

図9は、本実施形態に係るセキュアページテーブルツリー121及びセキュア検証子ツリー122のM A C + カウンタ構造を例示するデータ構造図である。

【 0 1 9 7 】

カウンタ値は、テーブルエントリ単位に設定され、参照ブロックのバージョン管理に使用される。カウンタ値は、値の重複を回避できる条件を満たし、データ又はページテーブルが更新される度に变化する値であればよく、カウントアップ又はカウントダウンされる値でなくてもよい。

【 0 1 9 8 】

各データブロックのM A C 値は、データブロックの内容と配置アドレスとカウンタ値とに基づいて生成され、使用されたカウンタ値と生成されたデータブロックのM A C 値とはその参照元ブロックに付されたカウンタブロックとM A C ブロックとで管理される。一方、テーブルブロックのM A C 値は、テーブルブロック、テーブルブロックに付されているカウンタブロック、テーブルブロックの配置アドレス、テーブルブロックのカウンタ値に基づいて生成される。使用されたカウンタ値と生成されたテーブルブロックのM A C 値は、その参照元ブロックに付されたカウンタブロック、M A C ブロックで管理される。このような操作を続けていくと、一段上位のテーブルブロックに付される検証ブロックに含まれるカウンタブロックでバージョン管理を行い、M A C ブロックで改ざん検証を行う小規模なツリー型データを構成することができる。

30

【 0 1 9 9 】

例えば、データブロックB301-1-0-511のM A C 値M301-1-0-511は、データブロックB301-1-0-511、アドレスaddr(B301-1-0-511)、カウンタ値C301-1-0-511に基づいて生成される。

40

【 0 2 0 0 】

一方、テーブルブロックT301-1-0のM A C 値M301-1-0は、テーブルブロックT301-1-0、カウンタブロックT302-1-0、アドレスaddr(T301-1-0)、テーブルブロックT301-1-0のカウンタ値C301-1-0に基づいて生成される。

【 0 2 0 1 】

データブロックB301-1-0-511のカウンタ値C301-1-0-511、M A C 値M301-1-0-511は、参照元ブロックT301-1-0に付されているカウンタブロックT302-1-0、M A C ブロックT303-1

50

-0に含まれる。

【 0 2 0 2 】

テーブルブロックT301-1-0のカウンタ値C301-1-0、M A C 値M301-1-0は、参照元ブロックT301-1に付されているカウンタブロックT302-1、M A C ブロックT303-1に含まれる。

【 0 2 0 3 】

M A C + カウンタ構造では、テーブルブロックの読み込み時に、テーブルブロックとこのテーブルブロックに付されているカウンタブロックとを共に読み込み、検証する必要がある。しかしながら、テーブルブロックとこのテーブルブロックに付されているM A C ブロックとを共に読み込み、検証する必要はない。この理由は、あるページブロックの正しいM A C 値を生成するためには、その上位ブロックに付されているカウンタ値が必要であり、M A C ブロック自体はM A C 値生成に関係しないためである。

10

【 0 2 0 4 】

(セキュアページテーブルツリー 1 2 1 とページテーブルツリー 9)

図 1 0 は、セキュアページテーブルツリー 1 2 1 とページテーブルツリー 9 との関係の一例を示すデータ構造図である。

【 0 2 0 5 】

内部メモリ 8 は、アドレス変換に用いられるセキュアページテーブルツリー 1 2 1 を記憶する。レジスタ 6 4 は、内部メモリ 8 のセキュアページテーブルツリー 1 2 1 の最上位テーブル T 4 0 1 を参照する。レジスタ 6 4 によって参照されるセキュアページテーブルツリー 1 2 1 の定義に基づいて、物理アドレスへの変換が実行され、命令実行ユニット 4

20

【 0 2 0 6 】

内部メモリ 8 のセキュアページテーブルツリー 1 2 1 を生成するための元データとなるページテーブルツリー 9 の全体は、外部メモリ 7 に記憶されている。本実施形態においては、外部メモリ 7 に記憶されているページテーブルツリー 9 は、アドレス変換テーブルとして直接参照されることはなく、セキュアページテーブルツリー 1 2 1 の元データであることを除いて、特別な機能を持たない。外部メモリ 7 のページテーブルツリー 9 は改ざんの危険があるため、本実施形態においては、外部メモリ 7 のページテーブルツリー 9 が、検証なしに直接アドレス変換に利用されることを避ける。アドレス変換に用いられるのは、内部メモリ 8 に記憶されているセキュアページテーブルツリー 1 2 1 である。セキュア

30

【 0 2 0 7 】

本実施形態に係る情報処理装置 6 5 は、外部メモリ 7 に記憶されているページテーブルツリー 9 及びデータの必要部分に対して、内部メモリ 8 へのコピーとセキュア検証子ツリー 1 2 2 に基づく検証を行い、既に内部メモリ 8 に記憶済みのセキュアページテーブルツリー 1 2 1 及びデータに追加する。情報処理装置 6 5 は、内部メモリ 8 に記憶されていないページテーブル又はデータが参照されると、ページフォールトを発生させ、セキュア V M M 6 8 がページテーブルツリー 9 又はデータの必要部分を検証し、検証結果が正当であれば内部メモリ 8 に記憶する。

【 0 2 0 8 】

(データブロックの記憶先とアドレス、外部メモリ 7 のページテーブルツリー 9 の構成)

以下で、データブロックの記憶先とアドレス、及び、外部メモリ 7 のページテーブルツリー 9 の構成について説明する。

40

【 0 2 0 9 】

本実施形態においては、外部メモリ 7 に記憶されたページブロックを、物理改ざんに対して安全な内部メモリ 8 に一時的にコピーし、処理を実行し、処理後の結果を元の外部メモリ 7 に書き戻す。

【 0 2 1 0 】

したがって、同一のページブロックが外部メモリ 7 のアドレスと内部メモリ 8 のアドレ

50

スとに記憶される場合がある。説明を簡略化するために、データブロックB401-0-0-511が記憶されている外部メモリ7のアドレスをEaddr(B401-0-0-511)と表記する。データブロックB401-0-0-511が記憶されている内部メモリ8のアドレスをladdr(B401-0-0-511)と表記する。厳密に言えば内部メモリ8のアドレスは、検証バッファ領域72に動的に確保される。このため、laddr(B401-0-0-511)の値は、同一のデータブロックB401-0-0-511についても読み込みの度に变化する。しかしながら、以下の読み込みと書き戻しの一連の動作の説明では、この変化を考慮する必要がないため、単純にladdr(B401-0-0-511)と表記する。

【0211】

外部メモリ7に記憶されているページテーブルの各エントリには、Eaddr(B401-0-0-511)のように参照ブロックの外部メモリ7のアドレスが記憶される。ただし、MMU46が認識するページテーブルの実体は、外部メモリ7に記憶されたページテーブルではなく、内部メモリ8に記憶されるとともに検証されたページテーブルである。MMU46は、内部メモリ8に記憶されるとともに検証されたページテーブルを参照する。例えば、上記の図10において、レジスタ64によって参照される実体のアドレスは、laddr(T401)である。ページテーブルT401-0-0の外部メモリ7のアドレスEaddr(T401-0-0)は、ページテーブル構築時に与えられており、最上位のページテーブルT401から順番に検証読み込みを行うことでアドレス解決を実行することができる。一方、ページテーブルT401-0-0の内部メモリ8上のアドレスladdr(T401-0-0)は、内部メモリ8の一時バッファ領域74におけるメモリ確保時に決められる。

【0212】

(階層的な検証処理の概要)

以下、階層的な検証処理の概要を説明する。

【0213】

データ参照要求から検証を行い、データを取得するまでの一連を動作は、データ参照処理、アドレス解決処理、検証処理、置き換え処理、追い出し処理に分割することができる。それぞれの処理は入れ子的な関係であり、データ参照処理以外は必要がなければ発生しない。

【0214】

本実施形態では、アドレス解決時に、解決されたデータの検証処理を行う。このため、階層的に検証処理が発生する。例えば、あるデータに対してデータ参照要求が発生した場合、ページウォークによるアドレス解決処理が発生する。ここでアドレス解決に必要な上位テーブルブロック(親テーブルブロック)が未検証であった場合、まずこの上位テーブルブロックに対する検証処理が実行される。そして、検証されたテーブルブロックが安全な内部メモリ8に読み込まれた後に、下位テーブルブロック(子テーブルブロック)に対する検証処理が実行される。このように、最上位から順に最下位であるデータブロックまで、順次検証が実行される。

【0215】

(検証処理発生までの流れ)

以下で、検証処理発生までの流れについて説明する。

【0216】

図11は、本実施形態に係るデータ参照処理を例示するフローチャートである。

【0217】

この図11は、本実施形態に係る検証処理が発生する前までの流れを表す。以下で発生するアドレス変換は、ステージ2ページテーブルを使用する処理であり、ステージ1ページテーブルを使用するゲストOSによるアドレス変換はすでに終了しているとする。

【0218】

命令実行ユニット45は、ステップS001において、データ参照要求をMMU46に発行する。

【0219】

MMU 46 は、ステップ S 0 0 2 において、1 次アドレス変換キャッシュ 49 又は 2 次アドレス変換キャッシュ 50 に、仮想アドレスと物理アドレスとのアドレス変換情報がキャッシュされているか確認する。

【0220】

アドレス変換情報が 1 次アドレス変換キャッシュ 49 又は 2 次アドレス変換キャッシュ 50 にキャッシュされている場合 (TLB ヒットの場合)、処理はステップ S 0 0 5 に移動する。

【0221】

アドレス変換情報が 1 次アドレス変換キャッシュ 49 又は 2 次アドレス変換キャッシュ 50 にキャッシュされていない場合 (TLB ミスの場合)、MMU 46 は、ステップ S 0 0 3 において、アドレス解決処理を行い、ステップ S 0 0 4 において、解決された仮想アドレスと物理アドレスとのアドレス変換情報を 1 次アドレス変換キャッシュ 49 又は 2 次アドレス変換キャッシュ 50 にキャッシュする。

10

【0222】

ステップ S 0 0 5 において、MMU 46 は、参照要求されたデータを、解決された物理アドレスから読み込む。

【0223】

図 12 は、本実施形態に係るアドレス解決処理を例示するフローチャートである。

【0224】

この図 12 で示すアドレス解決処理は、データ参照処理で発生する。

20

【0225】

ステップ S 1 0 1 において、MMU 46 は、アドレス解決処理を開始すると、ページウォークによるアドレス解決を行う。

【0226】

ステップ S 1 0 2 において、MMU 46 は、ページウォーク中にテーブルエントリが無効か否かチェックする。

【0227】

テーブルエントリが有効の場合、処理はステップ S 1 0 4 に移動する。

【0228】

テーブルエントリが無効の場合、制御は MMU 46 からセキュア VMM 68 に移り、ステップ S 1 0 3 において、セキュア VMM 68 は、無効のテーブルエントリによって参照されるページブロックの検証処理を行う。検証処理終了後、セキュア VMM 516 は、無効であった検証されたテーブルエントリを有効にし、制御をセキュア VMM 68 から MMU 46 に移す。ステップ S 1 0 4 において、MMU 46 は、データブロックまでのアドレスが解決したかチェックする。

30

【0229】

アドレスが解決していない場合には、処理はステップ S 1 0 1 に戻る。これにより、アドレスが解決するまでページウォークが繰り返される。

【0230】

アドレスが解決した場合、ステップ S 1 0 5 において、MMU 46 は、データ参照処理を再開し、アドレス解決処理を終了する。

40

【0231】

このように、検証処理は、ステージ 2 ページテーブルツリーのページフォールトによるアドレス解決処理時にセキュア VMM 68 によって逐次実行される。ページウォークでは、テーブルブロックとデータブロックとのページングが一度に行われてもよい。この場合、セキュア VMM 68 と MMU 46 との間の遷移回数が削減される。

【0232】

(検証処理の発生と検証処理の詳細)

以下で、検証処理の発生と検証処理の詳細とについて説明する。

【0233】

50

ここでは、上記の図 9 に示す M A C + カウンタ構造の検証子ツリーを用いて、データブロック B301-1-0-511 に対するデータ参照要求が発生した場合の動作例を説明する。

【 0 2 3 4 】

まず、説明を簡略化するための前提を記載する。

【 0 2 3 5 】

検証子ツリーのうちレベル 2 までのテーブルブロックとカウンタブロックとは、常に内部メモリ 8 にキャッシュされているとする。例えば、保護される外部メモリ 7 のサイズが 4 ギガバイトであり、内部メモリ 8 にキャッシュされるデータのサイズが 5 2 キロバイトであり、内部メモリ 8 のサイズが 1 メガバイトの場合、内部メモリ 8 は、検証子ツリーのうちレベル 2 までのテーブルブロックとカウンタブロックとをキャッシュすることが十分な容量を持つ。

10

【 0 2 3 6 】

置き換え処理では、置き換え元と同種類のデータが、置き換え対象として、置き換えアルゴリズムにしたがって選択される。すなわち、テーブルブロックの置き換え時には、テーブルブロックが選択される。データブロックの置き換え時は、データブロックが選択される。置き換えアルゴリズムは、L R U (Least Recently Used) を用いて説明を行うが、他の置き換えアルゴリズムを用いて置き換え対象を選択してもよい。

【 0 2 3 7 】

本実施形態においては、内部メモリ 8 のバッファ管理情報領域 7 3 に、外部メモリ 7 のアドレスと内部メモリ 8 のアドレスとの変換リストが記憶されるとする。すなわち、セキュア V M M 6 8 は、データブロック B301-1-0-511 の内部メモリ 8 のアドレス laddr (B301-1-0-511) と外部メモリ 7 のアドレス Eaddr (B301-1-0-511) との対応関係を認識する。内部メモリ 8 のアドレス laddr と外部メモリ 7 のアドレス Eaddr との変換は、変換リストを用いる方法ではなく、逆ページウォークなどの方法を用いてもよい。

20

【 0 2 3 8 】

M A C 値計算は、例えば、セキュア D M A コントローラ 5 2 で実行されるが、ソフトウェアで実行されてもよい。

【 0 2 3 9 】

レベル 3 以降のテーブルブロックに対して、内部メモリ 8 でページングが実行される。このため、データブロック B301-1-0-511 のアドレス解決に必要な全てのテーブルブロックが内部メモリ 8 に存在する場合と、存在しない場合とを説明する。データブロックとテーブルブロックではデータ構造及び検証処理が異なるため、以下ではデータブロックとテーブルブロックとのそれぞれについて説明を行う。

30

【 0 2 4 0 】

(データブロックの検証処理)

まず、データブロック B301-1-0-511 のアドレス解決に必要なページテーブルが全て内部メモリ 8 に記憶されている場合、すなわちデータブロック B301-1-0-511 のみの検証が発生する場合について説明する。テーブルブロック T301, T301-1, T301-1-0 とそれらに付随するカウンタブロック T302, T302-1, T302-1-0 は全て内部メモリ 8 の検証バッファ領域 7 2 に記憶されているとする。

40

【 0 2 4 1 】

<データブロックに関するアドレス解決処理の詳細>

上記の図 1 1 及び図 1 2 を用いて、データ参照処理と、このデータ参照処理で発生するアドレス解決処理とを説明する。

【 0 2 4 2 】

M M U 4 6 は、データブロック B301-1-0-511 のアドレス解決処理を開始し、ステップ S 1 0 1 において、ページウォークによるアドレス解決を行う。

【 0 2 4 3 】

M M U 4 6 は、ステップ S 1 0 2 において、テーブルブロック T301 のテーブルエントリ E301-1 をチェックし、有効であることからテーブルエントリ E301-1 を参照する。

50

【 0 2 4 4 】

MMU 4 6 は、ステップ S 1 0 4 において、データブロック B301-1-0-511 のアドレスが解決されたかチェックし、未解決であるため、ステップ S 1 0 1 において、ページウォークを繰り返す。

【 0 2 4 5 】

MMU 4 6 は、ステップ S 1 0 2 においてテーブルブロック T301-1-0 のテーブルエントリ E301-1-0-511 が無効であることを検出すると、制御を MMU 4 6 からセキュア VMM 6 8 に移す。セキュア VMM 6 8 は、ステップ S 1 0 3 において、テーブルエントリ E301-1-0-511 によって参照されるデータブロック B301-1-0-511 の検証処理を行う。検証処理終了後、無効であったテーブルエントリ E301-1-0-511 は有効になり、セキュア VMM 6 8 は制御を MMU 4 6 に戻す。MMU 4 6 は、ステップ S 1 0 4 において、データブロック B301-1-0-511 までのアドレスが解決したかチェックする。MMU 4 6 は、アドレスが解決したため、ステップ S 1 0 5 において、データ参照処理を再開し、アドレス解決処理を終了する。

10

【 0 2 4 6 】

<情報処理装置 6 5 の構成>

図 1 3 は、本実施形態に係る情報処理装置 6 5 の構成を例示するブロック図である。

【 0 2 4 7 】

情報処理装置 6 5 は、命令実行ユニット 4 5、アドレス変換キャッシュ 7 8、MMU 4 6、検証管理部 7 9、検証情報生成部 8 0、外部読込部 8 1、外部書出部 8 2、記憶領域管理部 8 3、検証記憶部 8 4、鍵保存ユニット 6 7、外部メモリ 7 を備える。

20

【 0 2 4 8 】

MMU 4 6 は、アドレス解決部 4 6 a を備える。

【 0 2 4 9 】

検証管理部 7 9 は、検証情報取得部 7 9 a、改ざん判定部 7 9 b、検証情報計算部 7 9 c を備える。

【 0 2 5 0 】

記憶領域管理部 8 3 は、参照関係更新部（ページテーブル参照関係更新部）8 3 a、バッファ領域管理部 8 3 b、バッファ書出管理部（検証用バッファ書出管理部）8 3 c を備える。

30

【 0 2 5 1 】

ここで、アドレス変換キャッシュ 7 8 と MMU 4 6 とは、アドレス変換部 3 に対応する。アドレス変換キャッシュ 7 8 は、1 次アドレス変換キャッシュ 4 9 及び 2 次アドレス変換キャッシュ 5 0 に対応する。

【 0 2 5 2 】

外部読込部 8 1 及び外部書出部 8 2 は、外部入出力部 2 に対応する。

【 0 2 5 3 】

検証情報計算部 7 9 c 及び検証情報生成部 8 0 は、検証計算部 4 に対応する。

【 0 2 5 4 】

改ざん判定部 7 9 a は、検証部 5 に対応する。

40

【 0 2 5 5 】

参照関係更新部 8 3 a は、上記図 1 の更新部 6 に対応する。

【 0 2 5 6 】

バッファ領域管理部 8 3 b 及びバッファ書出管理部（検証用バッファ書出管理部）8 3 c は、上記図 1 の置換管理部 2 0 に対応する。

【 0 2 5 7 】

検証記憶部 8 4 は、内部メモリ 8 に対応する。

【 0 2 5 8 】

<データ参照処理と情報処理装置 6 5 の構成との関係>

上記の図 1 3 の各構成要素と上記図 1 1 , 1 2 のフローチャートとの関係を説明する。

50

【 0 2 5 9 】

命令実行ユニット 4 5 は、ステップ S 0 0 1 において、データ参照要求を発行し、ステップ S 0 0 2 において、アドレス変換キャッシュ 7 8 に、ゲスト OS の仮想アドレスに対応する物理アドレスがキャッシュされているか否かを問い合わせる。

【 0 2 6 0 】

アドレス変換キャッシュ 7 8 に参照要求された仮想アドレスに対応する物理アドレスがキャッシュされていない場合、MMU 4 6 のアドレス解決部 4 6 a は、ステップ S 0 0 3 において、アドレス解決処理を実行する。

【 0 2 6 1 】

アドレス解決処理において、MMU 4 6 は、ステップ S 1 0 1 でページウォークを実行し、ステップ S 1 0 2 において検証記憶部 8 4 に記憶されている該当のテーブルブロック T301 のテーブルエントリ E301-1 をチェックする。

10

【 0 2 6 2 】

テーブルエントリが有効の場合、処理はステップ S 1 0 4 に移動する。

【 0 2 6 3 】

テーブルエントリが無効の場合、その旨を示す結果を検証管理部 7 9 に通知し、結果を受けた検証管理部 7 9 は、ステップ S 1 0 3 において、このテーブルエントリによって参照されるページブロックに対して検証処理を行う。検証処理終了後、検証管理部 7 9 は、参照関係更新部 8 3 a に通知を行い、参照関係更新部 8 3 a は、無効であったテーブルエントリを有効化する。その後、検証管理部 7 9 は読み込みを完了として制御を MMU 4 6 に戻す。

20

【 0 2 6 4 】

ステップ S 1 0 4 において、MMU 4 6 は、データブロックまでのアドレスが解決したかチェックし、アドレスが未解決の場合にはステップ S 1 0 1 のページウォークに処理が戻る。

【 0 2 6 5 】

アドレスが解決された場合、ステップ S 1 0 5 において、MMU 4 6 は、データ参照処理を再開し、アドレス解決処理を終了する。

【 0 2 6 6 】

アドレス解決が完了した段階で、検証管理部 7 9 及び記憶領域管理部 8 3 は、検証済みの状態で、アドレス解決に必要なページテーブルを、検証記憶部 8 4 に動的に確保されたバッファ領域 7 1 に記憶する。

30

【 0 2 6 7 】

MMU 4 6 は、ステップ S 0 0 4 において、アドレス解決の結果であるアドレス変換情報をアドレス変換キャッシュ 7 8 にキャッシュする。

【 0 2 6 8 】

アドレス変換キャッシュ 7 8 に参照要求された仮想アドレスに対応する物理アドレスがキャッシュされている場合、又は、アドレス解決が実行された場合、MMU 4 6 は、ステップ S 0 0 5 において、対応する物理アドレスを用いてデータを読み込む。

【 0 2 6 9 】

アドレス変換キャッシュにアドレス変換情報が記憶されており、既にデータ参照が行われていた場合には、検証済みデータが検証記憶部 8 4 に記憶されている。アドレス変換キャッシュ 7 8 には、検証記憶部 8 4 のバッファのアドレスが記憶されている。アドレス変換キャッシュ 7 8 から変換済みの物理アドレスが検証記憶部 8 4 に送られ、ステップ S 0 0 5 において、検証記憶部 8 4 のデータが命令実行ユニット 4 5 に返される。

40

【 0 2 7 0 】

<データブロックに関する検証処理の詳細>

図 1 4 は、本実施形態に係る検証処理を例示するフローチャートである。図 1 4 に示す検証処理は、上記図 1 2 のアドレス解決処理で発生する。ここでは、上記図 9 のデータブロック B301-1-0-511 の検証処理について説明する。

50

【 0 2 7 1 】

ステップ S 2 0 1 において、セキュア V M M 6 8 は、データブロック B301-1-0-511 の検証処理を開始し、内部メモリ 8 の検証バッファ領域 7 2 に空き領域が存在するか否かチェックする。検証バッファ領域 7 2 に空き領域がない場合、セキュア V M M 6 8 は、ステップ S 2 0 2 において、置き換え処理により領域の解放を行う。

【 0 2 7 2 】

続いて、セキュア V M M 6 8 は、ステップ S 2 0 3 において、検証されるデータブロック B301-1-0-511 を、外部メモリ 7 のアドレス Eaddr (B301-1-0-511) から、内部メモリ 8 の検証バッファ領域 7 2 の空き領域へコピーする。このとき、セキュア D M A コントローラ 5 2 は、データブロック B301-1-0-511、データブロック B301-1-0-511 の外部メモリ 7 のアドレス Eaddr (B301-1-0-511)、内部メモリ 8 に存在する上位の検証ブロックのカウントブロック T302-1-0 のカウンタ値 C301-1-0-511 に基づいて、M A C 値を生成する。

10

【 0 2 7 3 】

そして、セキュア V M M 6 8 は、ステップ S 2 0 4 において、生成された M A C 値に基づいて検証対象データブロック B301-1-0-511 の改ざん検証を行う。改ざん検証において、外部メモリ 7 から M A C 値を読み込む必要がある場合、セキュア V M M 6 8 は、検証対象データブロック B301-1-0-511 に対応する M A C 値を外部メモリ 7 から読み込み、読み込まれた M A C 値 M301-1-0-511 を内部メモリ 8 の一時バッファ領域 7 4 に記憶する。内部メモリ 8 の M A C 値 M301-1-0-511 が使用される場合、セキュア V M M 6 8 は、検証対象データブロック B301-1-0-511 に対応する M A C 値 M301-1-0-511 を内部メモリ 8 から読み込み、読み込まれた M A C 値を一時バッファ領域 7 4 に記憶する。そして、セキュア V M M 6 8 は、一時バッファ領域 7 4 に記憶された M A C 値 M301-1-0-511 と、セキュア D M A コントローラ 5 2 で生成された M A C 値とを比較する。

20

【 0 2 7 4 】

セキュア V M M 6 8 は、ステップ S 2 0 5 において、M A C 値が整合しない場合、検証失敗と判断し、ステップ S 2 0 6 の検証失敗後処理に制御を移す。ステップ S 2 0 6 において、セキュア V M M 6 8 は、検証失敗後処理でエラー処理などを行い、その後に検証処理を終了させる。

【 0 2 7 5 】

セキュア V M M 6 8 は、ステップ S 2 0 5 において、M A C 値が整合した場合、検証成功と判断する。セキュア V M M 6 8 は、ステップ S 2 0 7 において、無効となっていたテーブルエントリ E301-1-0-511 の参照先アドレスに、検証対象データブロック B301-1-0-511 の内部メモリ 8 のアドレス laddr (B301-1-0-511) を書き込む。このとき、データブロック B301-1-0-511 の外部メモリ 7 のアドレス Eaddr (B301-1-0-511) は、バッファブロック単位にバッファ管理情報領域 7 3 に記憶される。その後、セキュア V M M 6 8 は、検証処理を終了する。

30

【 0 2 7 6 】

上記図 1 4 の検証処理と、上記図 1 3 の情報処理装置 6 5 の構成とを関連付けて説明する。

【 0 2 7 7 】

検証管理部 7 9 は、ステップ S 2 0 1 において、記憶領域管理部 8 3 のバッファ領域管理部 8 3 b に、検証記憶部 8 4 の空き領域の有無を照会する。空き領域がない場合、検証管理部 7 9 は、ステップ S 2 0 2 において、記憶領域管理部 8 3 に読み込み済みバッファ領域解放を要求し、空き領域のアドレスを取得する。

40

【 0 2 7 8 】

ステップ S 2 0 3 において、検証管理部 7 9 の検証情報取得部 7 9 a は、検証記憶部 8 4 に存在する上位の検証ブロックの M A C ブロック T303-1-0 の M A C 値 M303-1-0-511 を取得し、検証記憶部 8 4 に存在する上位の検証ブロックのカウントブロック T302-1-0 のカウンタ値 C301-1-0-511 を取得する。また、検証情報取得部 7 9 a は、外部読込部 8 1 を通じて、検証対象データブロック B301-1-0-511、検証対象データブロック B301-1-0-511 に対応

50

するMAC値M301-1-0-511を、外部メモリ7から取得し、取得した検証対象データブロックB301-1-0-511及びMAC値M301-1-0-511を、検証記憶部84の空き領域に記憶する。

【0279】

ステップS204において、検証情報計算部79cは、検証対象データブロックB301-1-0-511及びカウンタ値C301-1-0-511と秘密鍵とに基づいて、MAC値を計算する。改ざん判定部79bは、計算されたMAC値を取得済みのMAC値M301-1-0-511と照合する。

【0280】

MAC値が整合せず検証に失敗した場合、ステップS206において、検証管理部79は、命令実行ユニット45に検証失敗を通知し、その後の処理を中止する。

【0281】

MAC値が整合して検証に成功した場合、ステップS207において、検証管理部79は、参照関係更新部83aに読み込み成功を通知する。参照関係更新部83aは、無効となっていたテーブルエントリE301-1-0-511の参照先アドレスに、検証対象データブロックB301-1-0-511の内部メモリ8のアドレスladdr(B301-1-0-511)を記憶する。さらに、参照関係更新部83aは、データブロックB301-1-0-511の外部メモリ7のアドレスEaddr(B301-1-0-511)を、バッファブロック単位にバッファ管理情報領域73に記憶し、検証処理を終了する。

【0282】

<データブロックに関する置き換え処理の詳細>

図15は、本実施形態に係る置き換え処理を例示するフローチャートである。図15に示す置き換え処理は、上記図14の検証処理で発生する。置き換え処理を発生させたデータブロックをB301-1-0-511、最も使用されていないデータブロックをB301-1-0-1として説明する。

【0283】

セキュアVMM68は、置き換え処理を開始し、ステップS301において、内部メモリ8の置き換え対象を選択する。セキュアVMM68は、LRUなどのような置き換えアルゴリズムに基づいて、データブロックB301-1-0-511の置き換え対象としてデータブロックB301-1-0-1を選択する。

【0284】

セキュアVMM68は、ステップS302において、データブロックB301-1-0-1を内部メモリ8から追い出す追い出し対象として選択する。

【0285】

セキュアVMM68は、ステップS303において、追い出し処理を実行する。

【0286】

追い出し処理終了後、ステップS304において、セキュアVMM68は、置き換え対象データブロックB301-1-0-1が内部メモリ8に存在するかチェックし、置き換え対象データブロックB301-1-0-1は内部メモリ8に存在しないので、置き換え処理を終了する。なお、置き換え対象が内部メモリ8に存在するか否かをチェックする理由は、バッファ管理の方針に依存して、後述のように置き換え対象がテーブルブロックの場合に参照ブロックの追い出しを必要とし、複数回の追い出しが必要となる場合があるためである。上記の例では、1回の追い出し処理で追い出しは完了する。

【0287】

上述の置き換え処理終了後、内部メモリ8の検証バッファ領域72には、空き領域が確保される。

【0288】

上記図15の置き換え処理と、上記図13の情報処理装置65の構成とを関連付けて説明する。

【0289】

ステップS301において、検証管理部79から要求を受けたバッファ領域管理部83bは、最も使用されていないデータブロックB301-1-0-1を置き換え対象として選択する。

【 0 2 9 0 】

ステップ S 3 0 2 において、バッファ領域管理部 8 3 b は、置き換え対象データブロック B301-1-0-1 を追い出し対象として選択し、ステップ S 3 0 3 において、追い出し処理を実行する。

【 0 2 9 1 】

追い出し処理終了後、セキュア VMM 6 8 は、ステップ S 3 0 4 において、置き換え対象がまだ検証記憶部 8 4 に存在するかチェックする。

【 0 2 9 2 】

置き換え対象が検証記憶部 8 4 に存在する場合、置き換え対象が検証記憶部 8 4 に存在しなくなるまでステップ S 3 0 2 以降の処理が繰り返される。セキュア VMM 6 8 は、置き換え対象が検証記憶部 8 4 に存在しなくなると、置き換え処理を終了する。

10

【 0 2 9 3 】

<データブロックに関する追い出し処理の詳細>

図 1 6 は、本実施形態に係る追い出し処理を例示するフローチャートである。図 1 6 に示す追い出し処理は、上記図 1 5 の置き換え処理で発生する。追い出し対象となるデータブロックをデータブロック B301-1-0-1 とする。このデータブロック B301-1-0-1 のカウンタ値 C301-1-0-1 は、内部メモリ 8 に記憶されている。データブロック B301-1-0-1 の M A C 値 M301-1-0-1 は、外部メモリ 7 に記憶されている。外部メモリ 7 の M A C 値 M301-1-0-1 は、外部メモリ 7 に記憶されているデータブロック B301-1-0-1 の M A C 値である。よって、内部メモリ 8 で更新されたデータブロック B301-1-0-1 が外部メモリ 7 へ書き戻される場合には、M A C 値 M301-1-0-1 の更新処理が必要となる。一方、内部メモリ 8 のデータブロック B301-1-0-1 が更新されなかった場合、外部メモリ 7 と内部メモリ 8 でデータブロック B301-1-0-1 の内容に差がないことから、M A C 値 M301-1-0-1 の更新処理は必要ない。

20

【 0 2 9 4 】

セキュア VMM 6 8 は、データブロック B301-1-0-1 の追い出し処理を開始し、ステップ S 4 0 1 において、追い出し対象となったデータブロック B301-1-0-1 の内容に更新があるか確認する。更新がない場合はステップ S 4 0 5 へ進む。

【 0 2 9 5 】

更新がある場合は、ステップ S 4 0 2 において、セキュア VMM 6 8 は、追い出し対象データブロック B301-1-0-1 の M A C 更新処理を行う。セキュア VMM 6 8 は、追い出し対象データブロック B301-1-0-1 の上位の検証ブロックのカウンタブロック T302-1-0 に含まれるカウンタ値 C301-1-0-1 をインクリメントし、セキュア DMA コントローラ 5 2 は、追い出し対象データブロック B301-1-0-1、変換リストを用いて変換された外部メモリ 7 のアドレス Eaddr (B301-1-0-1)、インクリメントされたカウンタ値 C301-1-0-1 に基づいて、追い出し対象データブロック B301-1-0-1 の新しい M A C 値 M301-1-0-1 を生成する。

30

【 0 2 9 6 】

その後、セキュア VMM 6 8 は、ステップ S 4 0 3 において、内部メモリ 8 の変換リストを用いてデータブロック B301-1-0-1 の書き出し先となる外部メモリ 7 のアドレス Eaddr (B301-1-0-1) を決定する。

【 0 2 9 7 】

セキュア DMA コントローラ 5 2 は、ステップ S 4 0 4 において、追い出し対象データブロック B301-1-0-1 を外部メモリ 7 のアドレス Eaddr (B301-1-0-1) に、生成された M A C 値 M301-1-0-1 を外部メモリ 7 の M A C ブロック T303-1-0 の所定の場所に、書き出す。

40

【 0 2 9 8 】

内部メモリ 8 で追い出し対象データブロック B301-1-0-1 が更新されていない場合、又は、M A C 更新と追い出し対象の書き出しが実行された場合、ステップ S 4 0 5 において、セキュア VMM 6 8 は、追い出し対象データブロック B301-1-0-1 を指すテーブルエントリ E301-1-0-1 の参照先アドレスを外部メモリ 7 のアドレス Eaddr (B301-1-0-1) に書き換え、追い出し対象テーブルエントリ E301-1-0-1 を無効にする。そして、セキュア VMM 6 8 は、内部メモリ 8 のバッファ管理情報領域 7 3 に記憶された追い出し対象データブロック B3

50

01-1-0-1に関する制御情報を削除し、検証バッファ領域 7 2 のデータブロックB301-1-0-1が記憶されていた領域を解放する。この処理によって、検証バッファ領域 7 2 にデータブロックサイズの空き領域が生まれる。そして、セキュアVMM 6 8 は、追い出し処理を終了する。

【 0 2 9 9 】

上記図 1 6 の追い出し処理と、上記図 1 3 の情報処理装置 6 5 の構成とを関連付けて説明する。

【 0 3 0 0 】

バッファ書出管理部 8 3 c は、追い出し対象データブロックB301-1-0-1の追い出し処理を開始する。バッファ書出管理部 8 3 c は、ステップ S 4 0 1 において、追い出し対象となったデータブロックB301-1-0-1の内容に更新があるか否かを確認する。

【 0 3 0 1 】

更新がない場合、バッファ書出管理部 8 3 c は、ステップ S 4 0 5 において、データを破棄して内部メモリ 8 のバッファ領域を解放し、参照関係更新部 8 3 a は、テーブルエントリの書き換え処理を行う。

【 0 3 0 2 】

更新がある場合、バッファ書出管理部 8 3 c は、ステップ S 4 0 2 において、検証情報生成部 8 0 に追い出し対象データブロックB301-1-0-1のM A C 更新処理を依頼する。検証情報生成部 8 0 は、追い出し対象データブロックB301-1-0-1の上位検証ブロックのカウンタブロックT302-1-0に含まれるカウンタ値C301-1-0-1をインクリメントし、追い出し対象データブロックB301-1-0-1、変換リストを用いて変換された外部メモリ 7 のアドレスEaddr(B301-1-0-1)、インクリメントされたカウンタ値C301-1-0-1に基づいて、追い出し対象データブロックB301-1-0-1の新しいM A C 値M201-1-0-1を生成する。

【 0 3 0 3 】

その後、バッファ書出管理部 8 3 c は、ステップ S 4 0 3 において、内部メモリ 8 の変換リストを用いて、追い出し対象データブロックB301-1-0-1の書き出し先となる外部メモリ 7 のアドレスEaddr(B301-1-0-1)を決定し、ステップ S 4 0 4 において、外部書出部 8 2 に、追い出し対象データブロックB301-1-0-1を外部メモリ 7 のアドレスEaddr(B301-1-0-1)に書き込む依頼をし、生成されたM A C 値M301-1-0-1を外部メモリ 7 のM A C ブロックT303-1-0の所定のアドレスへ書き込む依頼をする。

【 0 3 0 4 】

M A C 更新とデータの書き出しが実行された場合、ステップ S 4 0 5 において、参照関係更新部 8 3 a は、追い出し対象データブロックB301-1-0-1を指すテーブルエントリE301-1-0-001の参照先アドレスを外部メモリ 7 のアドレスEaddr(B301-1-0-1)に書き換え、エントリを無効にする。そして、バッファ領域管理部 8 3 b は、内部メモリ 8 のバッファ管理情報領域 7 3 に記憶された追い出し対象データブロックB301-1-0-1に関する制御情報を削除し、検証バッファ領域 7 2 の追い出し対象データブロックB301-1-0-1が記憶されていた領域を解放する。この処理によって、検証バッファ領域 7 2 にデータブロックサイズの空き領域が確保される。そして、バッファ書出管理部 8 3 c は、追い出し処理を終了する。

【 0 3 0 5 】

以上が、アドレス解決、検証、置き換え、追い出しの各処理に必要な上位のテーブルブロックが全て内部メモリ 8 に記憶済みの場合のデータブロックに対する各処理である。

【 0 3 0 6 】

(テーブルブロックの検証処理)

以下では、データブロックB301-1-0-511のアドレス解決に必要なテーブルブロックの一部が内部メモリ 8 に存在しない場合、換言すれば、テーブルブロックが検証される場合の処理について説明する。

【 0 3 0 7 】

テーブルブロックT301, T301-1とそれらに付されるカウンタブロックT302, T302-1は内

10

20

30

40

50

部メモリ 8 の検証バッファ領域 7 2 に記憶されとする。検証バッファ領域 7 2 は検証記憶部 8 4 に含まれる。テーブルブロック T301-1-0 とそれに付随するカウンタブロック T302-1-0 は内部メモリ 8 に記憶されていないとする。

【 0 3 0 8 】

<テーブルブロックに関するアドレス解決処理>

テーブルブロックに関するアドレス解決処理は、先で説明した図 1 2 のフローチャートを流用して説明する。

【 0 3 0 9 】

MMU 4 6 は、データブロック B301-1-0-511 のアドレス解決処理を開始し、ステップ S 1 0 1 において、ページウォークによるアドレス解決を行う。

10

【 0 3 1 0 】

MMU 4 6 は、ステップ S 1 0 2 において、テーブルブロック T301 のテーブルエントリ E301-1 をチェックする。

【 0 3 1 1 】

MMU 4 6 は、テーブルエントリ E301-1 が有効の場合に、テーブルエントリ E301-1 を参照する。

【 0 3 1 2 】

MMU 4 6 は、ステップ S 1 0 4 において、データブロック B301-1-0-511 のアドレスが解決したかチェックし、未解決の場合には、ステップ S 1 0 1 のページウォークを繰り返す。

20

【 0 3 1 3 】

MMU 4 6 は、テーブルブロック T301-1 のテーブルエントリ E301-1-0 が無効であることを検出すると制御をセキュア VMM 6 8 に移す。セキュア VMM 6 8 は、ステップ S 1 0 3 において、テーブルエントリ E301-1-0 によって参照されるテーブルブロック T301-1-0 の検証処理を行う。検証処理終了後、セキュア VMM 6 8 は、無効であったテーブルエントリ E301-1-0 を有効とし、制御はセキュア VMM 6 8 から MMU 4 6 に戻る。

【 0 3 1 4 】

MMU 4 6 は、ステップ S 1 0 4 において、データブロック B301-1-0-511 までのアドレスが解決したかチェックし、未解決の場合には、再度、ステップ S 1 0 1 のページウォークを行い、同様の処理が繰り返される。

30

【 0 3 1 5 】

データブロック B301-1-0-511 までのアドレスが解決された場合、ステップ S 1 0 5 において、MMU 4 6 は、データ参照処理を再開し、アドレス解決処理を終了する。

【 0 3 1 6 】

上記のようなページテーブルのアドレス解決処理と、上記図 1 3 に示す情報処理装置 6 5 の構成とを関連付けて説明する。

【 0 3 1 7 】

命令実行ユニット 4 5 は、データ参照要求を発行する。MMU 4 6 は、テーブルブロック T301-1-0 が未読み込みであるため、アドレス変換キャッシュ 7 8 のキャッシュミスと判断し、MMU 4 6 のアドレス解決部 4 6 a は、アドレス解決を実行する。MMU 4 6 のアドレス解決部 4 6 a は、ステップ S 1 0 1 において、ページウォークを実行する。

40

【 0 3 1 8 】

MMU 4 6 は、ステップ S 1 0 2 において、検証記憶部 8 4 に記憶されたテーブルブロック T301 のテーブルエントリ E301-1 をチェックし、有効であることからテーブルエントリ E301-1 を参照する。

【 0 3 1 9 】

MMU 4 6 は、ステップ S 1 0 4 において、データブロック B301-1-0-511 のアドレスが解決されたかチェックし、未解決であるためステップ S 1 0 1 のページウォークを繰り返す。

【 0 3 2 0 】

50

MMU 46 は、ステップ S 102 において、テーブルブロック T301-1 のテーブルエントリ E301-1-0 が無効であることを検出すると、その旨を検証管理部 79 に通知する。

【0321】

検証管理部 79 は、ステップ S 103 において、テーブルエントリ E301-1-0-511 によって参照されるデータブロック B301-1-0-511 の検証処理を実行する。検証処理終了後、検証管理部 79 は、参照関係更新部 83a に通知を行い、参照関係更新部 83a は、無効であったテーブルエントリ E301-1-0 を有効化する。検証管理部 79 は、MMU 46 に読み込み完了を通知する。

【0322】

MMU 46 は、ステップ S 104 において、データブロック B301-1-0-511 までのアドレスが解決したかチェックし、未解決の場合には、再度、ステップ S 101 のページウォークを行い、同様の処理が繰り返される。

【0323】

アドレスが解決すると、MMU 46 は、ステップ S 105 において、データ参照処理を再開し、アドレス解決処理を終了する。

【0324】

アドレス解決が完了した段階では、アドレス解決に必要なページテーブルは、検証管理部 79 によって検証され、記憶領域管理部 83 により検証記憶部 84 に動的に確保されたバッファに、検証済みの状態で記憶される。そして、MMU 46 は、アドレス解決結果をアドレス変換キャッシュ 78 にキャッシュする。

【0325】

<テーブルブロックに関する検証処理の詳細>

ページテーブルに関する検証処理は、先で説明した図 14 の検証処理を流用して説明する。ここでは、テーブルブロック T301-1-0 の検証処理を説明する。

【0326】

セキュア VMM 68 は、テーブルブロック T301-1-0 の検証処理を開始し、ステップ S 201 において、内部メモリ 8 の検証バッファ領域 72 に空き領域が存在するか否かチェックする。

【0327】

空き領域がない場合、セキュア VMM 68 は、ステップ S 202 において、置き換え処理により領域の解放を行う。

【0328】

続いて、セキュア VMM 68 は、ステップ S 203 において、検証されるテーブルブロック T301-1-0 を、外部メモリ 7 のアドレス Eaddr (T301-1-0) から内部メモリ 8 の検証バッファ領域 72 の空き領域へコピーする。このとき、セキュア DMA コントローラ 52 は、MAC ツリー構造又は MAC + カウンタ構造で定義される MAC 生成方法に基づいて、読み込まれたデータの MAC 値を生成する。

【0329】

そして、セキュア VMM 68 は、ステップ S 204 において、生成された MAC 値を使って検証対象テーブルブロック T301-1-0 の改ざん検証を行う。セキュア VMM 68 は、検証対象テーブルブロック T301-1-0 に対応する MAC 値 M301-1-0 を外部メモリ 7 から読み込み、内部メモリ 8 の一時バッファ領域 74 に記憶し、この MAC 値 M301-1-0 とセキュア DMA コントローラ 52 で生成された MAC 値とを比較する。MAC 値 M301-1-0 は、外部メモリ 7 の MAC ブロック T303-1 に含まれている。正しい上位カウンタ値に対応する MAC 値は、秘密鍵がなければ計算できない。上位カウンタ値は、上位テーブルとともに検証されている。このため、読み込まれた MAC 値 M301-1-0 に対する検証は実行される必要がない。

【0330】

セキュア VMM 68 は、ステップ S 205 において、MAC 値が不整合の場合、検証失敗と判断し、ステップ S 206 の検証失敗後処理に制御を移す。ステップ S 206 におい

10

20

30

40

50

て、セキュアVMM68は、検証失敗後処理でエラー処理などを行い、その後に検証処理を異常終了させる。

【0331】

セキュアVMM68は、ステップS205において、MAC値が整合した場合、検証成功と判断する。セキュアVMM68は、ステップS207において、無効となっていたテーブルエントリE201-1-0の参照先アドレスに、検証対象テーブルブロックT301-1-0の内部メモリ8のアドレスladdr(T301-1-0)を書き込む。このとき、テーブルブロックT301-1-0の外部メモリ7のアドレスEaddr(T301-1-0)は、バッファブロック単位にバッファ管理情報領域73に記憶される。その後、セキュアVMM68は、検証処理を終了する。

【0332】

上記のようなテーブルブロックの検証処理を、上記図12のアドレス解決処理のフローチャートと上記図13に示す情報処理装置65の構成とを関連付けて説明する。

【0333】

MMU46のアドレス解決部46aは、データブロックB301-1-0-511のアドレス解決処理を開始し、ステップS101において、ページウォークによるアドレス解決を行う。

【0334】

アドレス解決部46aは、ステップS102において、検証記憶部84を参照し、テーブルブロックT301のテーブルエントリE301-1をチェックし、テーブルエントリE301-1が有効であるため、テーブルエントリE301-1を参照する。

【0335】

MMU46は、ステップS104において、データブロックB301-1-0-511のアドレスが解決したか否かチェックし、未解決であるため、ステップS101のページウォークを繰り返す。

【0336】

MMU46は、ステップS102において、テーブルブロックT301-1のテーブルエントリE301-1-0が無効であることを検出すると、その旨を検証管理部79に通知する。

【0337】

検証情報取得部79aは、記憶領域管理部83へ空き領域の確保を依頼する。記憶領域管理部83のバッファ領域管理部83bは、ステップS201において検証記憶部84に空き領域が存在するか否か判断し、空き領域がない場合に、ステップS202の置き換え処理を実行する。

【0338】

検証情報取得部79aは、ステップS203において、検証記憶部84に存在する上位検証ブロックのカウントブロックT302-1のカウント値C301-1-0を取得する。検証情報取得部79aは、外部読込部81を経由して検証対象ページブロックT301-1-0及び検証対象ページブロックT301-1-0に対応するMAC値M301-1-0を外部メモリ7から検証記憶部84の空き領域に読み込む。

【0339】

ステップS204において、検証情報計算部79cは、検証対象ページブロックT301-1-0、カウント値C301-1-0、秘密鍵に基づいて、MAC値を計算する。

【0340】

改ざん判定部79bは、ステップS205において、計算されたMAC値を取得済みのMAC値M301-1-0と照合する。

【0341】

MAC値が整合せず検証に失敗した場合、ステップS206において、検証管理部79は、命令実行ユニット45に検証失敗を通知し、その後の処理を中止する。

【0342】

MAC値が整合して検証に成功した場合、ステップS207において、検証管理部79は、参照関係更新部83aに読み込み成功を通知する。参照関係更新部83aは、無効となっていたテーブルエントリE301-1-0の参照先アドレスに検証対象ページブロックT301-1

10

20

30

40

50

-0の検証記憶部 8 4 のアドレス laddr(T301-1-0)を書き込む。さらに、参照関係更新部 8 3 a は、テーブルエントリE301-1-0に記憶されている検証対象ページブロックT301-1-0の外部メモリ 7 のアドレスEaddr(T301-1-0)を、バッファブロック単位にバッファ領域管理部 8 3 b に記憶し、検証処理を終了する。

【 0 3 4 3 】

<テーブルブロックに関する置き換え処理の詳細>

テーブルブロックに関する置き換え処理は、先で説明した図 1 5 の置き換え処理を流用して説明する。ここでは、置き換え処理を発生させたテーブルブロックをT301-1-0とし、最も使用されていないテーブルブロックをT301-1-511として説明する。テーブルブロックの置き換えを行う場合には、そのテーブルブロックの関連ブロックも共に内部メモリ 8 から外部メモリ 7 へ追い出される。すなわち、テーブルブロックT301-1-511が置き換え対象となる場合、テーブルブロックT301-1-511から参照可能であり内部メモリ 8 に存在するデータブロックB301-1-511-0 ~ B301-1-511-511も、テーブルブロックT301-1-511と共に、置き換え対象として選択される。この場合には、セキュア V M M 6 8 は、テーブルブロックT301-1-511の上位のテーブルブロックT301-1に含まれるテーブルエントリE301-1-511を無効にする。ただし、本実施形態において必ずしも全ての関連ブロックを置き換え対象とする必要はない。例えば、適切なバッファ管理が実行された場合には、データブロックB301-1-511-0 ~ B301-1-511-511は、テーブルブロックT301-1-511の追い出し処理後であっても内部メモリ 8 に存在し続けていてもよい。関連ブロックの一部がキャッシュされているようなデータ管理方法としては、ファイルシステムのディレクトリキャッシュなどで用いられる手法を適用することができる。

【 0 3 4 4 】

セキュア V M M 6 8 は、置き換え処理を開始し、ステップ S 3 0 1 において、内部メモリ 8 の置き換え対象テーブルブロックを選択する。セキュア V M M 6 8 は、置き換えアルゴリズムに基づいて、テーブルブロックT301-1-0の置き換え対象としてテーブルブロックT301-1-511を選択する。

【 0 3 4 5 】

セキュア V M M 6 8 は、ステップ S 3 0 2 において、置き換え対象テーブルブロックT301-1-511、関連ブロックであるデータブロックB301-1-511-0 ~ B301-1-511-511のうち内部メモリ 8 に存在するデータブロックを内部メモリ 8 から追い出す追い出し対象として選択し、ステップ S 3 0 3 において追い出し処理を実行する。このように、置き換え対象がテーブルブロックの場合、置き換え対象テーブルブロックとその配下にある関連ブロックとが置き換え対象として選択される。

【 0 3 4 6 】

追い出し処理終了後、セキュア V M M 6 8 は、ステップ S 3 0 4 において、置き換え対象が内部メモリ 8 に存在するか否かチェックする。置き換え対象の置き換え処理が全て終了し、置き換え対象の全てが内部メモリ 8 に存在しなくなるまで、ステップ S 3 0 2 以降の処理が繰り返される。セキュア V M M 6 8 は、置き換え対象が内部メモリ 8 に存在しなくなると、置き換え処理を終了する。

【 0 3 4 7 】

上述の置き換え処理終了後、内部メモリ 8 の検証バッファ領域 7 2 には、テーブルブロックT301-1-511とカウンタブロック、及び、内部メモリ 8 に存在した関連ブロックに応じた空き領域が確保される。

【 0 3 4 8 】

上記のようなテーブルブロックに関する置き換え処理と、上記図 1 3 に示す情報処理装置 6 5 の構成とを関連付けて説明する。

【 0 3 4 9 】

バッファ領域管理部 8 3 b は、検証管理部 7 9 から要求を受け、ステップ S 3 0 1 において、最も使用されていないテーブルブロックT301-1-511と、このテーブルブロックT301-1-511の配下にある関連ブロックとを置き換え対象として選択する。

【 0 3 5 0 】

バッファ領域管理部 8 3 b は、ステップ S 3 0 2 において、置き換え対象のテーブルブロック T301-1-511 及び関連ブロックのいずれかを、追い出し対象として選択し、ステップ S 3 0 3 において、追い出し処理を実行する。

【 0 3 5 1 】

バッファ領域管理部 8 3 b は、ステップ S 3 0 4 において、置き換え対象の全てが内部メモリ 8 から追い出されるまで追い出し処理を繰り返す。

【 0 3 5 2 】

<テーブルブロックに関する追い出し処理の詳細>

テーブルブロックに関する追い出し処理は、先で説明した図 1 6 のフローチャートを流用して説明する。ここでは、追い出し対象がテーブルブロック T301-1-511 の場合を例として説明する。このテーブルブロック T301-1-511 のカウンタ値 C301-1-511 は、内部メモリ 8 に記憶されている。テーブルブロック T301-1-511 の M A C 値 M301-1-511 は、外部メモリ 7 に記憶されている。外部メモリ 7 の M A C 値 M301-1-511 は、外部メモリ 7 に記憶されているテーブルブロック T301-1-511 の M A C 値である。よって、内部メモリ 8 で更新されたテーブルブロック T301-1-511 が外部メモリ 7 へ書き戻される場合には、M A C 値 M301-1-511 の更新処理が必要となる。一方、内部メモリ 8 のテーブルブロック T301-1-511 が更新されなかった場合、外部メモリ 7 と内部メモリ 8 でテーブルブロック T301-1-511 の内容に差がないことから、M A C 値 M301-1-511 の更新処理は必要ない。

【 0 3 5 3 】

セキュア V M M 6 8 は、テーブルブロック T301-1-511 の追い出し処理を開始し、ステップ S 4 0 1 において、追い出し対象のテーブルブロック T301-1-511 の内容に更新があるか確認する。

【 0 3 5 4 】

更新がない場合、セキュア V M M 6 8 は、ステップ S 4 0 5 の内部メモリ 8 の領域の解放へ進む。

【 0 3 5 5 】

更新がある場合は、セキュア V M M 6 8 は、ステップ S 4 0 2 において、テーブルブロック T301-1-511 の M A C 更新処理を行う。セキュア V M M 6 8 は、テーブルブロック T301-1-511 の上位の検証ブロックのカウンタブロック T302-1 に含まれるカウンタ値 C301-1-511 をインクリメントし、セキュア D M A コントローラ 5 2 は、テーブルブロック T301-1-511 、変換リストを用いて変換された外部メモリ 7 のアドレス Eaddr (T301-1-511)、インクリメントされたカウンタ値 C301-1-511 に基づいて、テーブルブロック T301-1-511 の新しい M A C 値 M301-1-511 を生成する。

【 0 3 5 6 】

その後、セキュア V M M 6 8 は、ステップ S 4 0 3 において、内部メモリ 8 の変換リストを用いてテーブルブロック T301-1-511 の書き出し先となる外部メモリ 7 のアドレス Eaddr (T301-1-511) を決定する。

【 0 3 5 7 】

セキュア D M A コントローラ 5 2 は、ステップ S 4 0 4 において、テーブルブロック T301-1-511 を外部メモリ 7 のアドレス Eaddr (T301-1-511) に書き出し、生成された M A C 値 M301-1-511 を外部メモリ 7 の M A C ブロック T303-1 の所定の場所へ書き出す。

【 0 3 5 8 】

テーブルブロック T301-1-511 に内容の更新がない場合、又は、M A C 更新とデータの書き出しが実行された場合、セキュア V M M 6 8 は、ステップ S 4 0 5 において、テーブルブロック T301-1-511 を指すテーブルエントリ E301-1-511 の参照先アドレスを外部メモリ 7 のアドレス Eaddr (T301-1-511) に書き換え、テーブルエントリ E301-1-511 を無効にする。そして、セキュア V M M 6 8 は、バッファ管理情報領域 7 3 に記憶されているテーブルブロック T301-1-511 に関する制御情報を削除し、検証バッファ領域 7 2 においてテーブルブロック T301-1-511 の記憶領域を解放する。

10

20

30

40

50

【 0 3 5 9 】

この処理によって、検証バッファ領域 7 2 にテーブルブロックとカウンタブロックサイズの空き領域が生まれる。最後に、セキュア V M M 6 8 は、追い出し処理を終了する。

【 0 3 6 0 】

上記のようなテーブルブロックに関する追い出し処理と、上記図 1 3 に示す情報処理装置 6 5 の構成とを関連付けて説明する。

【 0 3 6 1 】

バッファ領域管理部 8 3 b は、テーブルブロック T301-1-511 の追い出し処理を開始し、ステップ S 4 0 1 において、追い出し対象のテーブルブロック T301-1-511 の内容に更新があるか判断する。更新がない場合、処理はステップ S 4 0 5 の検証記憶部 8 4 の領域の解放へ進む。

10

【 0 3 6 2 】

更新がある場合、検証情報生成部 8 0 は、ステップ S 4 0 2 において、テーブルブロック T301-1-511 の M A C 更新処理を行う。検証情報生成部 8 0 は、テーブルブロック T301-1-511 の上位検証ブロックのカウンタブロック T302-1 に含まれるカウンタ値 C301-1-511 をインクリメントする。検証情報生成部 8 0 は、テーブルブロック T301-1-511、変換リストを用いて変換された外部メモリ 7 のアドレス Eaddr(T301-1-511)、インクリメントされたカウンタ値 C301-1-511 に基づいて、テーブルブロック T301-1-511 の新しい M A C 値 M201-1-511 を生成する。

【 0 3 6 3 】

20

その後、参照関係更新部 8 3 a は、ステップ S 4 0 3 において、検証記憶部 8 4 の変換リストを用いてテーブルブロック T301-1-511 の書き出し先となる外部メモリ 7 のアドレス Eaddr(T301-1-511) を決定する。外部書出部 8 2 は、ステップ S 4 0 4 において、テーブルブロック T301-1-511 を外部メモリ 7 のアドレス Eaddr(T301-1-511) に書き出し、生成された M A C 値 M301-1-511 を外部メモリ 7 の M A C ブロック T303-1 の所定の場所へ書き出す。

【 0 3 6 4 】

テーブルブロック T301-1-511 が更新されていない場合、又は、M A C 更新と書き出しが完了済みの場合、ステップ S 4 0 5 において、参照関係更新部 8 3 a は、テーブルブロック T301-1-511 を指すテーブルエントリ E301-1-511 の参照先アドレスを外部メモリ 7 のアドレス Eaddr(T301-1-511) に書き換え、テーブルエントリ E301-1-511 を無効にする。そして、バッファ領域管理部 8 3 b は、バッファ管理情報領域 7 2 に記憶されたテーブルブロック T301-1-511 に関する制御情報を削除し、検証バッファ領域 7 2 においてテーブルブロック T301-1-511 が記憶されていた領域を解放する。この処理によって、検証バッファ領域 7 2 にテーブルブロックサイズの空き領域が確保される。最後に、バッファ領域管理部 8 3 b は、追い出し処理を終了する。

30

【 0 3 6 5 】

上記のようなテーブルブロックに対する各種処理は、例えば、データブロックのアドレス解決、検証、置き換え、追い出しの各処理において、必要なテーブルブロックが内部メモリ 8 に記憶されていない場合に実行される。

40

【 0 3 6 6 】

以下で、本実施形態に係る情報処理装置 6 5 が特定のアーキテクチャを持つ場合について説明する。

【 0 3 6 7 】

X[A:B] は、値 X の A ビット目から B ビット目までの範囲を表すとする。例えば、X[63:6] は、値 X の 6 3 ビットから 6 ビット目までの範囲を表す。

【 0 3 6 8 】

図 1 7 は、特定のアーキテクチャのテーブルエントリ構造を例示するデータ構造図である。

【 0 3 6 9 】

50

テーブルエン트리 T E 1 は、データブロックを参照するレベル 3 のテーブルエン트리とする。

【 0 3 7 0 】

テーブルエン트리 T E 2 は、データブロックを参照するレベル 1 又はレベル 2 のテーブルエン트리とする。

【 0 3 7 1 】

テーブルエン트리 T E 3 は、テーブルブロックを参照するテーブルエン트리とする。

【 0 3 7 2 】

ソフトウェア使用予備フィールド 8 5 は、T E 1 [58:55] 又は T E 2 [58:55] とする。ソフトウェア使用予備フィールド 8 5 は、テーブルエン트리 T E 1 又は T E 2 の上位ブロック属性フィールド 8 6 内に配置されている。ソフトウェア使用予備フィールド 8 5 は、特に使用用途が定義されていないデータフィールドである。ソフトウェア使用予備フィールド 8 5 は、ハードウェアレベルで未定義とする。

10

【 0 3 7 3 】

H A P フィールド 8 7 は、T E 1 [7:6] 又は T E 2 [7:6] とする。H A P フィールド 8 7 は、テーブルエン트리 T E 1 又は T E 2 の下位ブロック属性フィールド 8 8 内に配置されている。H A P フィールド 8 7 は、アクセス制御を行うための情報を格納する。

【 0 3 7 4 】

図 1 8 は、H A P フィールド 8 7 の仕様を例示するテーブルである。

【 0 3 7 5 】

20

H A P フィールド 8 7 は、アクセス制御を行うための情報を格納する。

【 0 3 7 6 】

H A P [1:0] が 00 の場合、アクセス権限は無効を示す「No Access」とする。

【 0 3 7 7 】

H A P [1:0] が 01 の場合、アクセス権限は読み込みを示す「Read-only」とする。

【 0 3 7 8 】

H A P [1:0] が 10 の場合、アクセス権限は書き込みを示す「Write-only」とする。

【 0 3 7 9 】

H A P [1:0] が 11 の場合、アクセス権限は読み出し及び書き込みを示す「Read/Write」とする。

30

【 0 3 8 0 】

テーブルエン트리 T E 1 及びテーブルエン트리 T E 2 は、上位ブロック属性フィールド 8 6 内のソフトウェア使用予備フィールド 8 5、下位ブロック属性フィールド 8 8 を備える。これに対して、テーブルエン트리 T E 3 は、テーブルエン트리 T E 1 及びテーブルエン트리 T E 2 とは異なるデータフィールドを定義している。しかしながら、T E 3 [58:52] と T E 3 [11:2] は未定義である。テーブルエン트리 T E 2 の未定義フィールドは、テーブルエン트리 T E 1 及び T E 2 の対応するデータフィールドと同様の定義により利用可能である。以下では、T E 1 [58:55]、T E 2 [58:55]、T E 3 [58:55] のデータフィールドを、E n t r y [58:55] と表す。T E 1 [7:6]、T E 2 [7:6]、T E 3 [7:6] のデータフィールドを、E n t r y [7:6] と表す。

40

【 0 3 8 1 】

M M U 4 6 は、ステージ 2 のアドレス変換時に、H A P [1:0] = No Accessであることを検出した場合、フォールトを発生し、セキュア V M M モードとなる。本実施形態においては、M M U 4 6 が H A P に基づいてフォールトを発生する仕組みを利用して検証を行う。

【 0 3 8 2 】

ソフトウェア使用予備フィールド 8 5 の E n t r y [58:55] は 4 ビットである。ソフトウェア使用予備フィールド 8 5 の E n t r y [58:55] は、2 ビットの予備フラグ A、1 ビットの予備フラグ V、1 ビットの予備フラグ I を含む。

【 0 3 8 3 】

50

予備フラグAは、本来のHAPデータの保存に用いられる。

【0384】

予備フラグVは、検証の有無を示すために用いられる。

【0385】

予備フラグIは、未定義とする。

【0386】

HAPが格納されるEntry[7:6]は、検証の実施/未実施を管理する。無効であるテーブルエン트리(未検証ブロックを指すテーブルエン트리)では、HAP = No Accessとする。本来のHAPは、予備フラグAに保存する。有効であるテーブルエン트리では、HAPに、No Accessではない他の値が格納される。

10

【0387】

特定のアーキテクチャ環境では、アドレス解決を行う際に、HAPを利用して意図的にMMU46にフォールトを発生させる。これにより、セキュアVMM68に制御を移すことが可能となり、検証処理を実行することができる。検証処理終了後は、予備フラグAに保存していた本来のHAPデータをHAPフィールド87に書き込む。

【0388】

図19は、特定のアーキテクチャにおいてデータ参照要求が発生した場合のアドレス解決処理を例示するフローチャートである。ソフトウェアであるセキュアVMM68によって実現される処理は、先で述べた処理と同様である。この図19の説明では、セキュア検証子ツリー122はMAC+カウンタ構造を持つとする。データブロックB301-1-0-511に対して、データ参照要求が発生した場合を例として説明する。

20

【0389】

HAPに基づくアクセス制御は、検証実行時に、所定機能を実現する。具体的には、例えば、HAP = Read-onlyであるテーブルエントリに対して、Read/Writeアクセスを行った場合には、ページ保護エラーが発生する。

【0390】

MMU46は、データブロックB301-1-0-511のアドレス解決処理を開始し、ステップS501において、ページウォークによるアドレス解決を行う。

【0391】

MMU46は、ステップS502において、テーブルブロックT301のテーブルエントリE301-1をチェックする。MMU46は、テーブルエントリE301-1が有効(HAP = Other)であることから、テーブルエントリE301-1を参照する。

30

【0392】

MMU46は、ステップS503において、データブロックB301-1-0-511までのアドレスが解決したかチェックする。

【0393】

アドレスは未解決であるため、MMU46は、ステップS501のページウォークを繰り返す。

【0394】

MMU46は、ステップS502において、テーブルブロックT301-1-0のテーブルエントリE301-1-0-511をチェックする。

40

【0395】

テーブルエントリE301-1-0-511が無効(HAP = No Access)の場合、MMU46は、フォールトを発生させ、制御をセキュアVMM68に移す。

【0396】

セキュアVMM68は、ステップS504において、テーブルエントリE301-1-0-511の予備フラグAをチェックする。

【0397】

セキュアVMM68は、テーブルエントリE301-1-0-511が無効である場合(予備フラグA = No Access)、ステップS505において、ページ保護エラーハンドラに制御を移し、

50

処理を終了する。

【0398】

予備フラグAがNo Accessではない場合(予備フラグA = Other)、セキュアVMM68は、ステップS506において、テーブルエントリE301-1-0-511の予備フラグVをチェックする。

【0399】

セキュアVMM68は、参照ブロックが検証対象外の場合(予備フラグV = NV)、ステップS507において、内部エラーハンドラに制御を移し、処理を終了する。

【0400】

セキュアVMM68は、参照ブロックが検証対象の場合(予備フラグV = V)、ステップS508において、データブロックB301-1-0-511の検証処理を行う。セキュアVMM68は、検証処理終了後、無効であったテーブルエントリE301-1-0-511を有効にする。

10

【0401】

これにより、データブロックB301-1-0-511の参照が可能となる。セキュアVMM68は、予備フラグAの値をHAPに書き込み、制御をMMU46に戻す。

【0402】

MMU46は、ステップS503において、データブロックB301-1-0-511までのアドレスが解決したかチェックする。

【0403】

データブロックB301-1-0-511までアドレスが解決した場合には、MMU46は、ステップS509において、データ参照処理を再開し、アドレス解決処理を終了する。

20

【0404】

以上説明したように、本実施形態においては、セキュアページテーブルツリー121と改ざん検証用のセキュア検証子ツリー122のグラフ構造を整合させ、内部メモリ8の記憶状態を安全に管理し、効率よく検証処理を実行することができ、外部メモリ7への改ざん攻撃から厳密に情報処理装置65を保護することができる。

【0405】

本実施形態においては、外部メモリ7から内部メモリ8へテーブルブロックと検証ブロックとが同時に読み込まれ、同時に検証される。これにより、情報処理装置65は、改ざん可能な外部メモリ7のページテーブルツリー9、検証子ツリー10及びデータを、完全性を保証した状態で、効率よく、安全に、内部メモリ8に記憶し、使用することができる。

30

【0406】

本実施形態においては、更新された内部メモリ8のセキュアページテーブルツリー121又はデータが外部メモリ7へ書き戻される場合に、この書き戻されるページテーブル又はデータから検証子が計算され、検証子に基づいて内部メモリ8に記憶されているセキュア検証子ツリー122が更新される。これにより、更新後に、ページテーブル又はデータが内部メモリ8に読み込まれる場合に、読み込まれるページテーブル又はデータの改ざんを検知することができる。

【0407】

40

本実施形態においては、ページテーブルが内部メモリ8から外部メモリ7へ書き出され、その後、当該ページテーブルが外部メモリ7から内部メモリ8へ読み込まれ、当該ページテーブルのテーブルエントリによって参照されるページテーブル又はデータが未だ内部メモリ8に記憶されていない場合に、当該テーブルエントリが無効を示すように管理される。これにより、下層のページテーブル又はデータに対する参照処理及び検証処理を正しく実行することができる。

【0408】

[第3の実施形態]

本実施形態は、上記第2の実施形態の変形例である。本実施形態においては、ゲストOSの不具合、誤動作によってセキュアVMM68の情報が破壊されることを防止するため

50

に、セキュアVMM 68の情報がゲストOSのアクセス領域から分離される。

【0409】

(中間物理アドレスレベルの制限)

まず、ゲストOSのアクセス可能なアドレス領域の制限について説明する。ゲストOSに対するアドレス領域の制限には2種類の制限形態がある。

【0410】

第1の制限形態は、ゲストOSのアクセス可能な中間物理アドレス領域を制限する。

【0411】

図20は、本実施形態に係るセキュアページテーブルツリー121及びセキュア検証子ツリー122に関する仮想アドレス領域の第1の制限形態を例示するブロック図である。

10

【0412】

この図20では、ステージ2ページテーブルツリーの基本構造を例示している。ステージ2ページテーブルツリーは、中間物理アドレスから物理アドレスへの変換を定義する。

【0413】

ステージ2ページテーブルツリー全体をT400と表記し、データ全体をB400と表記する。

【0414】

セキュアVMM 68は、MMU 46のアドレス変換機能を用いてメモリにアクセスする仮想アドレスモードと、MMU 46を利用しない実アドレスモードとの双方で、メモリにアクセス可能である。

【0415】

20

セキュアVMM 68は、実アドレスモードにおいて無条件で全てのメモリ空間にアクセス可能である。セキュアVMM 68は、実アドレスモードを、割込ベクタを設定する際及び最初にページテーブルを設定する際に用いる。

【0416】

セキュアVMM 68は、仮想アドレスモードにおいて、ステージ2ページテーブルツリーT400による変換対象となっている全ての領域にアクセス可能である。

【0417】

上記の図7に示す物理アドレス領域702, 703に配置されたページテーブルは、階層構造に一致した検証子を持つ。内部メモリ8を除く全てのメモリ領域が検証子のツリーにより検証可能である。

30

【0418】

誤動作による破壊防止のために、一般的に、ゲストOSに対しては、ゲストOS自身に割り当てられたステージ2ページテーブルへの参照ができないように、アクセス制御がなされる。本実施形態では、このようなゲストOSに対するアドレス領域の制限を例として説明する。

【0419】

中間物理アドレス空間89は、中間物理アドレス空間全体を表す。

【0420】

中間物理アドレス空間89のうちのアドレス領域89aは、セキュアVMM 68がアクセス可能であり、ゲストOSがアクセス不可である。

40

【0421】

中間物理アドレス空間89のうちのアドレス領域89bは、ゲストOSとセキュアVMM 68とが共通にアクセス可能な領域である。

【0422】

セキュアVMM 68は、アドレス領域制限レジスタ90に、アドレス領域89bをセットする。換言すれば、アドレス領域制限レジスタ90には、ゲストOSがアクセス可能なアドレス領域が設定される。アドレス領域制限レジスタ90によるアドレス領域の制限は、ゲストOSの実行中に適用される。

【0423】

ゲストOSは、トップレベルのページテーブルT401からアドレス解決を開始する場合に

50

は、潜在的にはページテーブルT401にマッピングされた全ての物理アドレス領域にアクセス可能である。

【0424】

しかし、上記の中間物理アドレスレベルのアドレス領域の制限を行うことにより、変換された物理アドレスレベルでアクセス可能なアドレス領域が、物理アドレス空間91のうちのアドレス領域91aに制限される。したがって、ゲストOSから、外部メモリ7に記憶されているセキュアVMM68のイメージがアクセスされることを禁止することができる。また、内部メモリ8のセキュアVMMプログラム領域77がゲストOSからアクセスされることを禁止することができる。

【0425】

このような中間物理アドレスレベルでのアクセス領域の制限は、MMU46によるアドレス変換時に、中間物理アドレス空間89をチェックすることで実現可能である。

【0426】

第2の制限形態では、最上位のページテーブルを指定するレジスタ64により、ゲストOSのアドレス領域が制限される。

【0427】

特定のアーキテクチャでは、制御レジスタ設定により、セキュアページテーブルツリー121のアドレスを示すレジスタ64のポイント先を、レベル2以降のページテーブルに設定可能である。

【0428】

図21は、本実施形態に係るセキュアページテーブルツリー121及びセキュア検証子ツリー122に関する仮想アドレス領域の第2の制限形態を例示するブロック図である。

【0429】

例えば、レジスタ64は、レベル2のページテーブルT401-3を指すポインタを設定する。このように、最上位のページテーブルを適宜設定可能とすることにより、アクセス可能なアドレス領域を、上記図20の場合と同じ物理アドレス領域91aに制限することができる。この図21の例では、中間物理アドレス領域89cが物理アドレス領域91aにマップされる。

【0430】

(セキュア検証子ツリー122とアクセス制御との関係)

レジスタ64による制限を用いる場合、ゲストOS実行時に使用されるレジスタ64は、セキュアページテーブルツリー121の一部であるレベル2のページテーブルT401-3を指す。当然、このページテーブルT401-3を最上位とするセキュア検証子ツリーは、レベル1のページテーブルを最上位とする全セキュア検証子ツリー122の一部であり、この一部のみではツリー検証を行うことができない。しかし、検証の実行はレベル1のページテーブルにアクセス可能なセキュアVMM68が行うため、ゲストOSデータの検証発生時でも、上位の検証子へのアクセスが可能であり、ツリー検証を行うことができる。

【0431】

具体的には、ゲストOSの実行中にページテーブルT401-3が不在だった場合、ページフォールトが発生する。フォールトが発生するとセキュアVMM68に制御が移り、レジスタ64はレベル1のテーブルブロックT401を参照するよう設定される。この後に、セキュアVMM68は、フォールトが発生したレベル2のページテーブルT401-3を、上位のレベル1のMACブロックT402を用いて、上記第2の実施形態で説明した検証処理に基づいて検証を行う。

【0432】

図22は、アドレスマップと物理アドレス領域との関係を例示するブロック図である。この図22では、上記図7で示される内部メモリ8、マスクROM69、セキュアVMMプログラム領域701、物理アドレス領域702からセキュアOSページテーブル領域704、セキュアVMM作業領域705及びセキュアVMM MAC領域706、予備領域710、非セキュアOS領域75、予備領域711、セキュアOS領域76ごとに、上記

10

20

30

40

50

図 7 の符号、物理アドレス領域、ブート時検証の有無、検証の有無、未検証状態ブロックの符号、サイズを示している。

【 0 4 3 3 】

以上説明した本実施形態においては、ゲスト OS とセキュア VMM 6 8 とでアクセス可能なアドレス領域を変えることができる。これにより、例えば、ゲスト OS とセキュア VMM 6 8 とがセキュアページテーブルツリー 1 2 1 を共有しつつ、セキュア検証子ツリー 1 2 2 を用いた検証に関連するデータを誤動作から保護することができる。

【 0 4 3 4 】

より具体的に説明すると、多機能のゲスト OS は、潜在的な脆弱性を持つ場合がある。本実施形態では、ゲスト OS のアクセス領域を限定し、これによりゲスト OS の脆弱性に基づく誤動作からセキュア VMM 6 8 を保護することができる。本実施形態において、セキュア VMM 6 8 は、自身の作業領域をゲスト OS から保護することができ、セキュア検証子ツリー 1 2 2 に基づく改ざん検証によってセキュアページテーブルツリー 1 2 1 を保護することができる。

【 0 4 3 5 】

本実施形態においては、ゲスト OS が誤動作した場合であっても、セキュア VMM 6 8 の作業領域を保護し、セキュア VMM 6 8 の健全性を保証することができる。本実施形態においては、ゲスト OS とセキュア VMM 6 8 とがセキュアページテーブルツリー 1 2 1 を共有することで、効率的な保証を実現することができる。

【 0 4 3 6 】

本実施形態においては、セキュア VMM 6 8 がゲスト OS のアクセス可能なアドレス領域をレジスタ 9 0 にセットすること、又は、レジスタ 6 4 で示されるトップのページテーブルを任意に設定することにより、ゲスト OS によってアクセス可能なアドレス領域を制限することができる。これにより、ゲスト OS の不具合、誤動作によるセキュア VMM 6 8 の情報の破壊を防止することができる。

【 0 4 3 7 】

[第 4 の実施形態]

本実施形態においては、上記第 2 及び第 3 の実施形態の変形例について説明する。上記第 3 の実施形態では、ゲスト OS とセキュア VMM 6 8 とがセキュアページテーブルツリー 1 2 1 を共有した構成で、ゲスト OS がアクセス可能なアドレス領域を制限する例について説明した。

【 0 4 3 8 】

これに対して、本実施形態では、ゲスト OS とセキュア VMM 6 8 が別々のセキュアページテーブルツリーを持つ場合について説明する。本実施形態では、例えば、ゲスト OS とセキュア VMM 6 8 とが、個別のステージ 2 ページテーブルを持つことにより、ゲスト OS がアクセス可能なアドレス領域を制限する例を説明する。

【 0 4 3 9 】

上記第 3 の実施形態において説明した上記図 2 0 及び図 2 1 は、セキュア検証子ツリーと一体化した状態でセキュア VMM 6 8 によって管理されるセキュアページテーブルツリー T400 を例示している。

【 0 4 4 0 】

図 2 3 は、ゲスト OS のステージ 2 ページテーブルツリーを例示するデータ構造図である。

【 0 4 4 1 】

ステージ 2 ページテーブルツリー全体を T500 と表記する。

【 0 4 4 2 】

この図 2 3 のステージ 2 ページテーブルツリー T500 は、ページテーブル T501 ~ T501-0-511 を含む。ページテーブル T501-0-0 ~ T501-0-511 は、データ B401-3-0-0 ~ B401-3-0-511 を参照する。データ B401-3-0-0 ~ B401-3-0-511 は、上記第 3 の実施形態においてゲスト OS が参照可能なデータ領域 9 1 a に配置される。

10

20

30

40

50

【 0 4 4 3 】

例えば、初期状態では、上記図 2 0 及び図 2 1 に示すセキュア V M M 6 8 のレベル 1 のテーブルブロック T401 及び検証ブロック T402 だけが内部メモリ 8 に記憶されている。セキュア V M M 6 8 のレジスタ 6 4 は、テーブルブロック T401 の内部メモリ 8 の記憶先である laddr(T401) に設定される。

【 0 4 4 4 】

ゲスト O S の実行に先立って、セキュア V M M 6 8 は、ゲスト O S のステージ 2 ページテーブル T501 を検証し、その後内部メモリ 8 に記憶する。ここでページテーブル T501 はゲスト O S 自身が管理して変更することが許されたステージ 1 ページテーブル (物理アドレス領域 9 1 a 内に配置) ではなく、ゲスト O S 自身は操作できないことを前提としたステージ 2 ページテーブル (セキュア O S ページテーブル領域 7 0 4 に配置) である。

10

【 0 4 4 5 】

ゲスト O S のステージ 2 ページテーブル ツリー T500 には、検証子 ツリー が付随していない。ステージ 2 ページテーブル ツリー T500 の検証と読み込みでは、セキュア V M M 6 8 がステージ 2 ページテーブル ツリー T500 を構成するテーブルブロックを、セキュア V M M 6 8 のステージ 2 ページテーブル ツリー T400 に付随するセキュア検証子 ツリー に基づいて検証し、内部メモリ 8 に記憶する。

【 0 4 4 6 】

図 2 4 は、本実施形態に係るデータの検証、読み込み、アクセス制御を例示するフローチャートである。

20

【 0 4 4 7 】

ゲスト O S の実行中は、レジスタ 6 4 に laddr(T501) が設定されており、M M U 4 6 は、ステージ 2 ページテーブル ツリー T500 によるステージ 2 アドレス変換を実行する。M M U 4 6 は、ステップ S 6 0 1 において、データ参照のフォールトが発生すると、ステップ S 6 0 2 において、制御を M M U 4 6 からセキュア V M M 6 8 へ移行する。

【 0 4 4 8 】

セキュア V M M 6 8 は、ステップ S 6 0 3 において、レジスタ 6 4 の値を、laddr(T401) に変更する。このとき、セキュア V M M 6 8 は、中間物理アドレスが 0 番地だったとすると、データブロック B401-3-0-0 のデータを内部メモリ 8 に記憶する。

【 0 4 4 9 】

データブロック B401-3-0-0 の検証を行うための検証子は、セキュア V M M 6 8 で管理されているステージ 2 ページテーブル ツリー T400 においてデータブロック B401-3-0-0 を参照するテーブルブロック T401-3-0 に付されている。そこで、ステップ S 6 0 4 において、セキュア V M M 6 8 は、ステージ 2 ページテーブル ツリー T400 により、データブロック B401-3-0-0 を参照するテーブル エントリ E401-3-0-0 を含むテーブルブロック T401-3-0 のアドレスを逆解決する。このようなアドレス逆解決の方法は当業者にはよく知られている。本実施形態においては、管理用のステージ 2 ページテーブル ツリー T400 は、アドレス変換を行わない。管理用のステージ 2 ページテーブル ツリー T400 を用いることで、データブロック B401-3-0-0 を参照するテーブル エントリ E401-3-0-0 を特定することができる。

30

【 0 4 5 0 】

セキュア V M M 6 8 は、ステップ S 6 0 5 において、上記第 2 の実施形態の同様の処理で、ステージ 2 ページテーブル ツリー T400 に付されるセキュア検証子 ツリー による検証処理を実行する。

40

【 0 4 5 1 】

その後、セキュア V M M 6 8 は、ステップ S 6 0 6 において、2 つのステージ 2 ページテーブル T400, T500 について、それぞれデータブロック B401-3-0-0 を参照するテーブル エントリ E401-3-0-0 及び E501-1-0-0 の参照先を、データブロック B401-3-0-0 の内部メモリ 8 の記憶先である laddr(B401-3-0-0) に変更する。

【 0 4 5 2 】

次に、セキュア V M M 6 8 は、ステップ S 6 0 7 において、ゲスト O S 用のレジスタ 6

50

4 に laddr(T501)を設定し、ゲストOS への実行切り替えを行い、ステップ S 6 0 8 において、ゲストOS の実行を再開する。

【 0 4 5 3 】

以上説明した本実施形態においては、データブロックの読み込みについて説明したが、ゲストOS のステージ 2 ページテーブルツリー T500 のテーブルブロックが未読み込みの場合も同様の処理により内部メモリ 8 への読み込みが実行される。

【 0 4 5 4 】

本実施形態においては、ゲストOS のステージ 2 ページテーブルツリー T500 とセキュア VMM 6 8 のステージ 2 ページテーブルツリー T400 とが完全に独立している。これにより、ゲストOS から参照可能な中間物理アドレスのメモリ配置とアクセス制御の自由度を高くすることが可能である。さらに、セキュア VMM 6 8 のステージ 2 ページテーブルツリー T400 に付随するセキュア検証子ツリーによりメモリ検証を行うことができる。

10

【 0 4 5 5 】

本実施形態においては、ゲストOS のメモリ配置の自由度を高くすることによって、データの内部読み込み時に 2 つのセキュアページテーブルツリー T400, T500 に対してデータブロック参照先を変更する書き換え処理が必要となる。この負荷を軽減する方法として、ゲストOS とセキュア VMM 6 8 は、ステージ 2 ページテーブルツリー T400, T500 におけるレベル 1 及びレベル 2 を個別に持ち、レベル 3 のページテーブルをゲストOS とセキュア VMM 6 8 で共有してもよい。この場合、ゲストOS のメモリマップの自由度は、レベル 3 のページテーブル 1 個単位、この場合には 2 メガバイト単位と粒度が大きくなるが、頻度の高いデータブロックの読み込み処理によってステージ 2 ページテーブルツリー T400, T500 の書き換え負荷が大きくなることを防止することができる。

20

【 0 4 5 6 】

システムアーキテクチャによっては通信入出力などの特殊バッファメモリに、特定の物理アドレス領域（仮想化されている場合は中間物理アドレス領域）を割り当てることがある。複数の OS でページテーブルが共有され、1 つの物理アドレス領域に 1 つの物理アドレスイメージしか割り当てられない場合には、複数のゲストOS を並列動作させることが困難である。ゲストOS 間だけでなく、ゲストOS とセキュア VMM 6 8 との間でも、同様の衝突が発生する場合がある。しかしながら、本実施形態においては、ゲストOS ごとに、個別の 2 ページテーブルツリー T400, T500 を持つことができ、これにより、ゲストOS ごとに、個別の中間物理アドレス領域を割り当てることができる。

30

【 0 4 5 7 】

[第 5 の実施形態]

本実施形態においては、上記第 2 乃至第 4 の実施形態の変形例について説明する。本実施形態においては、読み込みに伴う検証とともに復号を行う。また、本実施形態においては、書き出し時に暗号化を行う。例えば、単純な MAC の代わりに、認証付き暗号利用モードである CCM (Counter with CBC-MAC) モードを利用する。これにより、検証子の計算と同時に効率的に暗号化を行うことができる。暗号化及び復号は、MAC の計算及び検証に併せて実行されてもよいが、他の様々な実装により暗号化及び復号が実行されてもよい。

40

【 0 4 5 8 】

本実施形態のように、内部メモリ 8 から外部メモリ 7 へ移動されるページテーブル又はデータを暗号化し、外部メモリ 7 から内部メモリ 8 へ移動されるページテーブル又はデータを復号することにより、完全性に加えて、機密性を保証することができる。

【 0 4 5 9 】

[第 6 の実施形態]

本実施形態においては、上記第 2 乃至第 5 の実施形態の変形例について説明する。

【 0 4 6 0 】

本実施形態では、データブロックの改ざん検証の計算に中間物理アドレスを用い、ゲストOS ごとのセキュアページテーブルツリー及びセキュア検証子ツリーを備える場合を説

50

明する。

【 0 4 6 1 】

本実施形態においては、ゲストOSごとのセキュアページテーブルツリーが、それぞれ独立にセキュア検証子ツリーと対応付けられる。本実施形態においては、上記第4の実施形態のように、ページテーブル又はデータの読み込みに基づいて、影響を受けるゲストOSに対するセキュアページテーブルツリーとセキュアVMM68に対する共通のセキュアページテーブルとを更新する必要はなく、影響を受けるゲストOSに対するセキュアページテーブルツリーだけを更新すればよい。

【 0 4 6 2 】

図25は、本実施形態に係るゲストOSごとのセキュアページテーブルツリーを例示するデータ構造図である。

10

【 0 4 6 3 】

第1のゲストOSのセキュアページテーブルツリーT600は、データB600を参照する。セキュアページテーブルツリーT600には、第1のゲストOSのセキュア検証子ツリー921が付されている。図25において、第1のゲストOSは、実行中であり、レジスタ64には、セキュアページテーブルツリーT600の最上位テーブルT601のアドレスが格納される。

【 0 4 6 4 】

第2のゲストOSのセキュアページテーブルツリーT700は、データB700を参照する。ページテーブルツリーT700には、第2のゲストOSのセキュア検証子ツリー922が付されている。図25において、第2のゲストOSは、待機状態とする。

20

【 0 4 6 5 】

レジスタ64には、第1のゲストOSの実行中に、第1のゲストOSに対応するセキュアページテーブルツリーT600のアドレスが設定される。レジスタ64には、第2のゲストOSの実行中に、第2のゲストOSに対応するページテーブルツリーT700のアドレスが設定される。図25では、第1のゲストOSが実行中であるため、レジスタ64に、第1のゲストOSに対応するセキュアページテーブルツリーT600のアドレスが設定されている。本実施形態では、内部メモリ8に読み込まれた状態のページテーブルによって形成されるツリー及び検証子によって形成されるツリーは、その時点で、レジスタ64から参照されアドレス変換に使われているか否かに関わらず、セキュアページテーブルツリー及びセキュア検証子ツリーと呼ぶ。

30

【 0 4 6 6 】

上記第3及び第4の実施形態と比較して、本実施形態は、以下の第1乃至第3の特徴を持つ。

【 0 4 6 7 】

本実施形態の第1の特徴は、ゲストOSのセキュアページテーブルツリーT600, T700ごとにセキュア検証子ツリー921, 922を備えることである。

【 0 4 6 8 】

第2の特徴は、データとページテーブルとで検証子の計算に用いられるアドレスが異なることである。データブロックB601-0-0-0~B601-0-0-511の検証子の計算に使うアドレス値としては、図3のような物理アドレスではなく中間物理アドレスを使うとする。

40

【 0 4 6 9 】

第3の特徴は、セキュア検証子ツリー921, 922のルート検証情報131, 132をゲストOSごとに個別に保持することである。ルート検証情報131, 132は、秘密鍵と最上位の検証子との組み合わせとする。

【 0 4 7 0 】

図26は、本実施形態に係る情報処理装置の構成を例示するブロック図である。

【 0 4 7 1 】

情報処理装置93のMMU46は、レジスタ64を備える。検証管理部79は、ルート検証切替部(ルート検証情報切替部)79dを備える。記憶領域管理部83は、ルート検証特定部(ルート検証情報特定部)83dを備える。

50

【 0 4 7 2 】

本実施形態に係る情報処理装置 9 3 の動作において、上記第 3 及び第 4 の実施形態と異なるのは、検証の実行及び置き換えであり、他の動作は共通である。

【 0 4 7 3 】

本実施形態では、2つのゲストOSのそれぞれに個別のセキュア検証子ツリー 9 2 1 , 9 2 2 が用いられる場合を例として説明するが、さらに、セキュアVMM 6 8 のプログラムイメージおよびデータについて、独自のセキュア検証子ツリーが用いられてもよい。

【 0 4 7 4 】

ゲストOSのステージ2ページテーブルツリー及び検証子ツリーは、かなり大きなサイズとなる場合がある。ゲストOSのステージ2ページテーブルツリーはセキュアVMM 6 8 が管理するデータであり、当然改ざん防止が必要となる。セキュアVMM 6 8 で管理されるデータを独立のセキュア検証子ツリーで検証する場合の動作の説明は、ゲストOSのデータ検証とセキュアVMM 6 8 のデータ検証とが並行して行われるため煩雑となる。本実施形態では、説明を単純にするため、2つのゲストOSが独立のセキュア検証子ツリー 9 2 1 , 9 2 2 を持つ例を説明する。しかしながら、セキュアVMM 6 8 で管理されるデータを独立のセキュア検証子ツリーにより検証することも可能である。

【 0 4 7 5 】

(検証処理の詳細)

図 2 7 は、本実施形態に係る情報処理装置 9 3 の検証処理を例示するフローチャートである。この検証処理は、テーブルブロックT601-0-0の検証処理を例として説明する。

【 0 4 7 6 】

セキュアVMM 6 8 は、テーブルブロックT601-0-0の検証処理を開始し、ステップ S 7 0 1 において、内部メモリ 8 の検証バッファ領域 7 2 に空き領域が存在しているかチェックする。

【 0 4 7 7 】

セキュアVMM 6 8 は、空き領域がない場合に、ステップ S 7 0 2 の置き換え処理により領域の解放を行う。

【 0 4 7 8 】

続いて、セキュアVMM 6 8 はステップ S 7 0 3 において、以下で行う検証処理のルート検証情報として、フォールト発生時に実行していた第 1 のゲストOSのルート検証情報 1 3 1 を選択する。

【 0 4 7 9 】

セキュアVMM 6 8 は、ステップ S 7 0 4 において、検証対象テーブルブロックT601-0-0、この検証対象テーブルブロックT601-0-0に関連付けられている検証ブロックT602-0-0 , T603-0-0を外部メモリ 7 のアドレスEaddr(T601-0-0)から内部メモリ 8 の検証バッファ領域 7 2 の空き領域へコピーする。

【 0 4 8 0 】

ステップ S 7 0 5 において、セキュアDMAコントローラ 5 2 は、検証対象テーブルブロックT601-0-0及び検証ブロックT602-0-0 , T603-0-0の検証処理を実行する。セキュアVMM 6 8 は、読み込まれた検証対象テーブルブロックT601-0-0及び検証ブロックT602-0-0 , T603-0-0を記憶するバッファ領域ごとに、対応するゲストOSIDを記憶する。

【 0 4 8 1 】

その後の検証処理のステップ S 7 0 6 ~ S 7 0 8 は、上記第 2 の実施形態の図 1 4 のステップ S 2 0 5 ~ S 2 0 7 と同様である。

【 0 4 8 2 】

本実施形態に係るデータの検証処理と上記図 2 6 に示す情報処理装置 9 3 の構成との関係を、上記図 2 7 を流用して説明する。この説明では、上記図 2 5 のデータブロックB601-0-0-0に対して検証処理が実行される場合を例として説明する。

【 0 4 8 3 】

検証管理部 7 9 は、ステップ S 7 0 1 において、記憶領域管理部 8 3 のバッファ管理部

10

20

30

40

50

8 3 b に、検証記憶部 8 4 の空きバッファ領域の有無を照会する。

【 0 4 8 4 】

空き領域がない場合、検証管理部 7 9 は、ステップ S 7 0 2 において、記憶領域管理部 8 3 に読み込み済みバッファ領域の解放を要求し、空き領域のアドレスを取得する。

【 0 4 8 5 】

検証管理部 7 9 の検証情報取得部 7 9 a は、検証記憶部 8 4 に存在する上位検証ブロックの M A C ブロック T602-0-0 及びカウンタブロック T603-0-0 に含まれる M A C 値 M601-0-0-0 及びカウンタ値 C601-0-0-0 を取得する。

【 0 4 8 6 】

本実施形態は、ルート検証切替部 7 9 d が、ステップ S 7 0 3 において、鍵保存ユニット 6 7 に記憶されている現在実行中のゲスト O S の秘密鍵、及び、必要であればルート検証情報 1 3 1 を取得し、検証情報取得部 7 9 a に引き渡す特徴を持つ。

【 0 4 8 7 】

検証情報取得部 7 9 a は、ステップ S 7 0 4 において、外部読込部 8 1 を通じて、検証対象データブロック B601-0-0-0 を外部メモリ 7 から検証記憶部 8 4 の空き領域に移動する。

【 0 4 8 8 】

検証情報計算部 7 9 c は、S 7 0 5 において、検証対象データブロック B601-0-0-0、上位のカウンタブロック T603-0-0 に含まれているカウンタ値 C601-0-0-0、秘密鍵に基づいて、M A C 値を計算する。本実施形態は、記憶領域管理部 8 3 が、ルート検証特定部 8 3 d にゲスト O S I D を通知し、ルート検証特定部 8 3 d がバッファ領域ごとにゲスト O S I D を記憶する特徴を持つ。改ざん判定部 7 9 b は、計算された M A C 値を取得済みの M A C 値 M601-0-0-0 と照合する。

【 0 4 8 9 】

ステップ S 7 0 6 において M A C 値が整合せず検証に失敗した場合、検証管理部 7 9 は、ステップ S 7 0 7 において、命令実行ユニット 4 5 に検証失敗を通知し、その後の処理を中止する。

【 0 4 9 0 】

ステップ S 7 0 6 において M A C 値が整合して検証に成功した場合、検証管理部 7 9 は、参照関係更新部 8 3 a に読み込み成功を通知する。ステップ S 7 0 8 において、参照関係更新部 8 3 a は、無効となっていたテーブルエントリの参照先アドレスとして、検証対象データブロック B601-0-0-0 の検証記憶部 8 4 のアドレス laddr (B601-0-0-0) を書き込む。

【 0 4 9 1 】

さらに、参照関係更新部 8 3 a は、データブロック B601-0-0-0 の外部メモリ 7 のアドレス Eaddr (B601-0-0-0) を、バッファブロック単位にバッファ管理情報領域 7 3 に記憶し、検証処理を終了する。

【 0 4 9 2 】

(検証子計算に用いるブロックアドレス)

本実施形態では、データブロックとテーブルブロックで検証子の計算に用いられるアドレスが異なる。

【 0 4 9 3 】

データブロック B601-0-0 ~ B601-0-511 及びデータブロック B701-0-0 ~ B701-0-511 の検証子の計算に使用されるアドレスは、物理アドレスではなく中間物理アドレスでもよい。本実施形態では、それぞれのセキュア検証子ツリー 9 2 1 , 9 2 2 に個別のルート検証情報 1 3 1 , 1 3 2 が割り当てられるため、複数のゲスト O S がデータブロックの検証子の計算に中間物理アドレスを使ったとしても検証子の衝突は起きない。他方、検証子の計算に中間物理アドレスを使うことにより、ある中間物理アドレスに対応するデータが配置される物理アドレスは、自由に変更されてもよく、実装の自由度を上げることができる。

【 0 4 9 4 】

10

20

30

40

50

しかしながら、ステージ２セキュアページテーブルツリーT600，T700に含まれるテーブルブロックの検証子は、物理アドレスに基づいて計算される。テーブルブロックは、ゲストOSのコンテキストであり、テーブルブロックには中間物理アドレスが割り当てられていないためである。テーブルブロックの再配置ができなくても、テーブルブロックの参照関係を明示的に変更することで、同様の効果を得ることができる。

【 0 4 9 5 】

（ 追い出し処理の詳細 ）

図 2 8 は、本実施形態に係る情報処理装置 9 3 の追い出し処理を例示するフローチャートである。この図 2 8 に示す追い出し処理は、例えば、上記図 1 5 に示す置き換え処理で発生する。

10

【 0 4 9 6 】

追い出し対象となるテーブルブロックは、例えば上記図 2 5 で示す第 2 のゲストOSのテーブルブロックT701-0-0とする。

【 0 4 9 7 】

追い出し対象のテーブルブロックT701-0-0に代わって、内部メモリ 8 に記憶される読み込み対象のテーブルブロックは、第 1 のゲストOSのテーブルブロックT601-0-0とする。

【 0 4 9 8 】

追い出し対象のテーブルブロックT701-0-0のカウント値C701-0-0は、内部メモリ 8 に記憶されている。テーブルブロックT701-0-0のMAC値M701-0-0は、外部メモリ 7 に記憶されている。外部メモリ 7 のMAC値M701-0-0は、外部メモリ 7 のテーブルブロックT701-0-0のMAC値である。よって、内部メモリ 8 で更新されたテーブルブロックT701-0-0を外部メモリ 7 へ書き戻す場合には、MAC値M701-0-0の更新処理が必要となる。内部メモリ 8 のテーブルブロックT701-0-0が更新されていない場合は、外部メモリ 7 と内部メモリ 8 でテーブルブロックT701-0-0の内容に差分がないことから、MAC値M701-0-0の更新処理は必要ない。

20

【 0 4 9 9 】

上記第 2 の実施形態では、追い出し対象のテーブルブロックと、この追い出しの契機となる読み込み対象のテーブルブロックとは、同じゲストOSのページテーブル要素である。

【 0 5 0 0 】

しかしながら、本実施形態においては、追い出しの契機となる読み込み対象のページテーブルT601-0-0は、第 1 のゲストOSの実行によって発生しているのに対し、追い出し対象のページテーブルT701-0-0は第 2 のゲストOSの実行によって発生している。すなわち、本実施形態では、異なるゲストOSで、読み込みと追い出しとが発生している。さらに、この 2 つのゲストOSは、セキュアページテーブルツリーT600，T700、セキュア検証子ツリー 9 2 1，9 2 2 ばかりでなくルート検証情報 1 3 1，1 3 2 もそれぞれ個別に持つ。

30

【 0 5 0 1 】

このような特徴に基づいて、本実施形態では、セキュアVMM 6 8 は、ステップ S 8 0 1 において、追い出し対象テーブルブロックT701-0-0の更新をチェックする。

40

【 0 5 0 2 】

追い出し対象テーブルブロックT701-0-0が更新されている場合、ステップ S 8 0 2 において、セキュアVMM 6 8 は、追い出しを行うセキュアページテーブルツリーT700のルート検証情報 1 3 2 を取得し、追い出しを行うセキュアページテーブルツリーT700を認識する。すなわち、セキュアVMM 6 8 は、これまで実行中であった第 1 のゲストOSのルート検証情報 1 3 1 ではなく、第 2 のゲストOSのルート検証情報 1 3 2 を取得する。

【 0 5 0 3 】

セキュアVMM 6 8 は、ステップ S 8 0 3 において、第 2 のゲストOSのルート検証情報 1 3 2 を使って、追い出し対象テーブルブロックT701-0-0のMAC更新処理を実行する。

50

【0504】

セキュアVMM68は、ステップS804において、書き出し先物理アドレスの決定を、第2のゲストOSのセキュアページテーブルツリーT700の逆変換又は読み込み時の物理アドレスを保持しておくなどの方法により解決する。

【0505】

ステップS805, S806は、上記第2の実施形態で説明した図16のステップS404, S405と同様である。

【0506】

上記のようなページテーブルに関する追い出し処理及びその周辺処理と、上記図26に示す情報処理装置93の構成とを関連付けて説明する。

10

【0507】

ステップS201、ステップS202において、検証管理部79は、記憶領域管理部83に空きバッファを要求する。記憶領域管理部83は、バッファ領域管理部83bを参照し、空きバッファを探す。

【0508】

記憶領域管理部83は、空きバッファがない場合に、ステップS302において、追い出し対象ページテーブルとなるバッファ領域を所定のアルゴリズムにより選択する。バッファ書出管理部83cは、ステップS801において、バッファ領域管理部83bによって選択された追い出し対象ページテーブルに対して、当該バッファ領域の更新有無を判断する。

20

【0509】

更新ありの場合、ステップS802において、ルート検証特定部83dは、追い出しを行う場合に、追い出しバッファに対応するゲストOSIDを取得し、対応するルート検証情報131又は132を取得し、セキュアページテーブルツリーT600, T700を認証する。

【0510】

ルート検証特定部83dは、検証情報生成部80にルート検証情報131又は132を通知する。

【0511】

ステップS803において、検証情報生成部80は、追い出し対象ページテーブルのMAC更新処理を行う。

30

【0512】

ステップS804において、バッファ領域管理部83bは、書き出し先となる外部メモリ7のアドレスを決定する。

【0513】

ステップS805において、外部書出部82は、追い出し対象ページテーブル及び生成された検証子を外部メモリ7に書き出す。

【0514】

バッファ領域からの書き出しが完了すると、ステップS806において、参照関係更新部83aは、ページテーブルの参照関係を更新する。

【0515】

40

(OS切替処理)

図29は、本実施形態に係るOS切り替え処理を例示するフローチャートである。

【0516】

セキュアVMM68は、ステップS901において切替先のゲストOSを決定し、ステップS902においてルート検証情報121, 122を切り替え、ステップS903においてレジスタ64を書き換え、ステップS904において切替先のゲストOSの実行を開始する。

【0517】

以上説明した本実施形態においては、ゲストOSごとにセキュアページテーブルツリーT600, T700及びセキュア検証子ツリー921, 922を生成し、ゲストOSの切り替えに

50

応じてセキュアページテーブルツリーT600, T700及びセキュア検証子ツリー921, 922を切り替える。これにより、ゲストOSごとのセキュアページテーブルツリーT600, T700の更新を効率的に行うことができる。

【0518】

本実施形態においては、中間物理アドレスを用いてデータの検証子を計算することにより、データの改ざん検証に中間物理アドレスを用いることができる。

【0519】

[第7の実施形態]

上記の各実施形態においては、情報処理装置65, 93の全体のメモリモージ、又は、それぞれのゲストOS全体のメモリモージが、1つのルート検証情報13, 131, 132に集約される。換言すれば、上記各実施形態は、情報処理装置65, 93全体のメモリ内容、又は、それぞれのゲストOSのメモリ内容が1ビットでも変化した場合、その変化はルート検証情報13, 131, 132の変化となって現れる性質を持つ。

【0520】

本実施形態は、この性質を利用して、情報処理装置65, 93のメモリ内容が、正常な動作を含めて、ある時点から変化していないことを確認する機能を実現する。この機能は、事故あるいは犯罪行為などが発生した時点の情報処理装置65, 93の状態を保全(Perpetuation of evidence)する、いわゆるデジタルフォレンジックに関する。

【0521】

図30は、本実施形態に係る情報処理システムを例示するシステム構成図である。

【0522】

図31は、本実施形態に係る情報処理システムの構成を例示するブロック図である。

【0523】

図32は、本実施形態に係る情報処理システムのフォレンジック処理を例示するフローチャートである。

【0524】

情報処理システム94は、情報処理装置(データ参照装置)95と、管理サーバ96とが、ネットワーク97経由で通信可能に接続された構成を持つ。

【0525】

情報処理装置95は、上記の情報処理装置65, 93と同様の構成を持ち、さらに署名生成部951、メッセージ送信952を備える。

【0526】

ステップS1001において、情報処理装置95に備えられるセキュアVMM68は、管理サーバ96からの通知又は自律的な異常検出機能などに基づいて、情報の保全処理を開始する。

【0527】

ステップS1002において、セキュアVMM68は、保全処理対象がゲストOSの場合、ゲストOSの実行を停止し、停止状態において検証記憶部84に記憶されたデータ、セキュアページテーブルツリー121、セキュア検証子ツリー122を外部メモリ7に順次書き出す。

【0528】

ステップS1003において、署名生成部951は、外部メモリ7への書き出しが完了すると、鍵保存ユニット67に記憶されているルート検証情報のMAC値とシステム時刻とに対して、鍵保存ユニット67に記憶されているフォレンジック署名用の秘密鍵を用いて、フォレンジック情報(署名情報)を生成する。

【0529】

ステップS1004において、メッセージ送信部952は、生成されたフォレンジック情報を、ネットワーク97経由で所定の管理サーバ96に送信する。ルート検証情報のうちMAC生成用の秘密鍵は、外部に開示することが不適切であるため送信しない。

【0530】

10

20

30

40

50

以上説明した本実施形態においては、情報処理装置 9 5 を回収した機関は、正当な法的権限に基づいて管理サーバ 9 6 で管理されているフォレンジック情報と、情報処理装置 9 5 内部のゲスト O S のルート検証情報とを比較する。

【 0 5 3 1 】

もしフォレンジック情報が生成された時点より後に、何者かが情報処理装置 9 5 のデータを改ざんした場合、当然に、ルート検証情報が変化するため、不正を検出することができる。

【 0 5 3 2 】

フォレンジックの観点からは、メモリに対する物理攻撃だけでなく、正常な稼働による記録の上書きなども不正行為となる。本実施形態のようにフォレンジック情報を送信し、保存しておくことにより、このような不正行為を検出することができる。

【 0 5 3 3 】

[第 8 の実施形態]

本実施形態においては、上記第 1 乃至第 7 の実施形態の変形例について説明する。

【 0 5 3 4 】

本実施形態においては、外部メモリ 7 から内部メモリ 8 へコピーされるデータに対して、毎回検証を行うか、1 回だけ検証を行うか、検証を行わないか、判断する。なお、本実施形態において、外部メモリ 7 から内部メモリ 8 へコピーされるテーブルに対しては、例えばデータ保護方式などのテーブルに含まれている各種の設定情報が外部の攻撃者によって変更されることを防止するために、毎回検証が行われるとする。これにより、データの検証のレベルを適切化することができ、プロセッサ 6 6 の処理速度が低下することを防止することができる。本実施形態において、電源投入から電源断までの間でプロセッサ 6 6 に読み込まれるデータの検証は毎回実行か、1 回実行か、検証なしか判断されるが、例えば、検証の回数は、毎回又は 1 回に限定されるものではなく、2 回以上など他の回数としてもよい。

【 0 5 3 5 】

外部メモリ 7 から内部メモリ 8 へコピーされるデータが毎回検証される場合には、プロセッサ 6 6 の稼働中にデータ保護が可能である。データ保護には、例えば、改ざんの検証、暗号化による安全性の確保などが含まれる。しかしながら、内部メモリ 8 のサイズより大きなデータがプロセッサ 6 6 で実行される場合（例えば、内部メモリ 8 のサイズより大きなプログラムがプロセッサ 6 6 で実行される場合）には、内部メモリ 8 に格納されていないデータ（例えば、プログラム）の参照が発生しやすく、キャッシュミスの発生が増え、ページングを実行するためにオーバーヘッドが大きくなる。

【 0 5 3 6 】

一方で、プロセッサ 6 6 が稼働中の不揮発メモリに対するデータ改ざん及び窃視攻撃は、プロセッサ 6 6 が停止中の不揮発メモリに対するデータ改ざん及び窃視攻撃と比較して困難性が高いため、プロセッサ 6 6 の用途によっては、あえてデータ改ざん及び窃視攻撃への対策をプロセッサ 6 6 の停止中に限定し、プロセッサ 6 6 が稼働中のデータ改ざん及び窃視攻撃による攻撃リスクを許容し、プロセッサ 6 6 が稼働中のオーバーヘッドの削減をデータ保護より優先してもよい。

【 0 5 3 7 】

以下では 3 種類のデータ保護方式が混在するプロセッサ 6 6 について説明する。3 種類のデータ保護方式の動作概要を以下に示す。

【 0 5 3 8 】

第 1 のデータ保護方式は、毎回検証 (ETV: Each Time Verification) である。毎回検証は、外部メモリ 7 から内部メモリ 8 へデータがコピーされる場合に、毎回、検証されたデータを内部メモリ 8 に格納する。例えば、内部メモリ 8 は、S R A M (Static Random Access Memory) のバッファメモリである。内部メモリ 8 からあふれるデータは外部メモリ 7 に書き出される。毎回検証では、内部メモリ 8 から外部メモリ 7 への書き出し時に、毎回、例えば、M A C 値などの検証子が更新される。内部メモリ 8 から外部メモリ 7 への書

10

20

30

40

50

き出し時に暗号化を行い、外部メモリ7から内部メモリ8への読み出し時に復号を行うとしてもよい。

【0539】

第2のデータ保護方式は、1回検証(OTV: One Time Verification)である。1回検証は、電源投入後の初回のデータ参照時のみ、外部メモリ7のデータに対して直接検証を行う。外部メモリ7のデータが暗号化されている場合には、外部メモリ7のデータが復号される。その後、外部メモリ7のデータに対する2回目以降の参照では、外部メモリ7のデータが検証及び復号されることなく、直接参照される。プロセッサ66の電源断の前に、復号された状態のデータは、再度暗号化され、データに対する検証子が更新される。

【0540】

第3のデータ保護方式は、検証なし(NOV: No Verification)である。検証なしでは、プロセッサ66は、外部メモリ7のゲストOSのデータを、検証処理を実行することなく直接参照する。

【0541】

本実施形態において、電源投入及び電源断は、ゲストOSの再起動なしにソフトウェアの実行状態をメモリに維持したまま電源を断するいわゆるノーマリーオフ動作を含む。

【0542】

複数のデータ保護方式が混在する場合には、悪影響を与える相互作用を排除する必要がある。本実施形態において、あるデータ(ページデータ)に対するデータ保護方式は、仮想マシンモニタ(セキュアVMM68)が管理する内部情報と、ページテーブルにおけるデータ保護方式の設定情報によって決められる。複数のデータ保護方式のいずれであっても、ページテーブルの改ざんが防止されることにより、外部の攻撃者がデータ保護方式を変更することはできない。

【0543】

本実施形態では、複数のデータ保護方式ごとに、データが保護されるレベル、換言すればデータの安全性の高低、が異なる。しかしながら、複数のデータ保護方式のいずれであっても、データ保護方式を設定するページテーブル自体に対しては毎回検証が実行され、ページテーブルは保護され、稼働中のデータ改ざんを含む攻撃から保護される。、本実施形態の冒頭でも説明されているが、このように、ページテーブルに対して毎回検証を適用することで、ページテーブルに含まれる各種の設定情報の保護レベルを高くすることができる。したがって、本実施形態では、低い保護レベルのデータが改ざんされたとしても、その被害はより高い保護レベルのデータには及ばないことが担保できる。停止中のデータ改ざんにより、検証なしのデータ保護方式のデータが改ざんされたとしても、1回検証及び毎回検証のデータ保護方式のデータは、影響を受けない。また、ゲストOSがセキュアVMM68で管理されるページテーブルを直接操作することはできない。例えば、第1のゲストOSが、当該第1のゲストOSと第2のゲストOSとの間に共有メモリ領域を設定する場合、第1のゲストは、VMMにサービス要求を発行し、間接的にページテーブルの設定が変更される可能性はある。しかしながら、このようなページテーブルの設定の変更を許可する条件が十分に検討されていれば、第1のゲストOSから第2のゲストOSのデータを無差別に破壊するような攻撃は排除できる。したがって、複数のデータ保護方式が混在していても、本実施形態では、悪影響を与える相互作用を排除することができる。

【0544】

(1回検証の動作)

外部メモリ7が不揮発性の主記憶装置の場合の1回検証の動作について説明する。

【0545】

1回検証は、上記第2の実施形態で説明した図2と同様の構成によって実現可能である。

【0546】

図33は、本実施形態に係るページテーブルエントリのフィールド形式を例示するデータ構造図である。この図33のページテーブルエントリは、上記図17のページテーブル

10

20

30

40

50

エントリの変形例である。

【0547】

データブロックを参照するテーブルエントリTE1, TE2は、ソフトウェア使用予備フィールド85を含む。

【0548】

ソフトウェア使用予備フィールド85及び有効/無効フラグ854は、データ保護形式と保護対象データの状態とを制御するための制御フィールドとして用いられる。例えば、ソフトウェア使用予備フィールド85は、データ保護方式フィールド851、暗号化フィールド852、使用状態フィールド853を含む。

【0549】

データ保護方式フィールド(PTF:Protection Type Field)851に設定される情報は、毎回検証、1回検証、検証なし、予備、のいずれかを示す。

【0550】

暗号化フィールド852に設定されている情報は、暗号化による保護あり、又は、暗号化による保護なし、を示す。

【0551】

使用状態フィールド853は、1回検証のために設けられているフィールドである。使用状態フィールド853に設定されている情報が使用中を示す場合、データは検証済み(暗号化ありの場合復号済み)であることを示す。使用状態フィールド853に設定されている情報が未使用(未検証)を示す場合、データは電源投入後、データが未参照の状態であり、データは未検証であることを示す。

【0552】

さらに、ページテーブルエントリは、当該ページテーブルエントリが有効か無効かを示す有効/無効フラグ854を含む。

【0553】

(複数のデータ保護方式の動作)

図34は、本実施形態に係る、データ保護方式ごとのデータのコピー状態及び検証状態を例示する状態遷移図である。この図34では、外部メモリ7がMRAMであり、内部メモリ8がSRAMであるとする。

【0554】

図35は、複数のデータ保護方式におけるページテーブルエントリの制御フィールドの状態、ページテーブルエントリが有効か否かを示す有効/無効フラグ854、次回参照データの状態、次回参照データの状態を示す符号、の関係を例示する図である。有効/無効フラグ854は、換言すれば、アドレス変換の可能/不可能を表す。

【0555】

例えば、使用状態フィールド853に1が設定されている場合には使用中を示し、0が設定されている場合には未使用を示す。

【0556】

例えば、有効/無効フラグ854が1の場合は有効を示し、0の場合は無効を示す。有効/無効フラグ854が有効の場合、ページテーブルエントリで参照されるデータは命令実行ユニット45で利用可能である。有効/無効フラグ854が無効の場合、ページテーブルエントリで参照されるデータは命令実行ユニット45で利用可能ではない。

【0557】

以下の説明で、次回参照データとは、ゲストOSのあるデータがコピーされた結果、同時に複数の場所(例えば、外部メモリ7と内部メモリ8の双方)に格納されている場合に、次にセキュアVMM68又はゲストOSによって実際に利用されるデータを意味する。例えば、毎回検証において、内部メモリ8にデータが読み込まれていない状態では、内部メモリ8に読み込まれる前の、外部メモリ7に格納されており未検証の状態ND1のデータが次回参照データである。そして、外部メモリ7の状態ND1のデータが検証され、内部メモリ8に読み込まれた場合、内部メモリ8に格納されている検証済みの状態ND2の

10

20

30

40

50

データが次回参照データである。内部メモリ 8 における次回参照データに対しては、ゲスト OS による参照又は追い出しが行われる。内部メモリ 8 の状態 ND 2 のデータに対して検証子（たとえば、MAC 値）が再計算され、状態 ND 2 のデータが外部メモリ 7 に格納され、内部メモリ 8 の状態 ND 2 のデータが消去された場合には、次は、外部メモリ 7 に格納されており未検証の状態 ND 1 のデータが次回参照データになる。

【0558】

毎回検証において、データは状態 ND 1 と状態 ND 2 との間を遷移する。状態 ND 1 と状態 ND 2 とでは、データイメージの格納される位置、検証実行及び MAC 値計算などの状態が異なる。毎回検証では、次回参照データが状態 ND 1（外部メモリ 7 の未検証）の場合に、次回参照データに必ず検証を行い、暗号化保護ありの場合には次回参照データを復号し、次回参照データを内部メモリ 8 に格納する。命令実行ユニット 45 によるデータ参照は、状態 ND 2（内部メモリ 8 の検証済み）の次回参照データに対して行われる。状態 ND 2 の次回参照データが外部メモリ 7 に書き出される場合には、次回参照データの MAC 値が計算され、暗号化保護ありの場合には次回参照データが暗号化され、次回参照データが外部メモリ 7 に格納され、外部メモリ 7 に格納された次回参照データは状態 ND 1（外部メモリ 7 の未検証）となる。このように暗号化保護ありの場合、外部メモリ 7 から内部メモリ 8 への次回参照データのコピーにおいて復号が実行され、内部メモリ 8 から外部メモリ 7 への次回参照データの書き出しにおいて暗号化が実行される。再度、外部メモリ 7 から内部メモリ 8 へ次回参照データがコピーされる場合には、外部メモリ 7 の状態 ND 1 の次回参照データが読み込まれ、検証され、復号され、内部メモリ 8 に格納され、次回参照データは状態 ND 2 となる。データ参照は、状態 ND 2 の次回参照データに対して行われる。

【0559】

1 回検証において、データは状態 ND 3 と状態 ND 4 との間を遷移する。本実施形態に係る 1 回検証では、状態 ND 3 と状態 ND 4 のいずれの場合であっても、データイメージの格納されるアドレスは同一としてもよい。1 回検証では、次回参照データが状態 ND 3（外部メモリ 7 の未検証）の場合に、内部メモリ 8 へのコピーを行わずに外部メモリ 7 上で次回参照データの検証を行う。暗号化保護ありの場合には、外部メモリ 7 の次回参照データが検証とともに復号される。外部メモリ 7 で使用中の状態 ND 4（外部メモリ 7 の検証済み）の次回参照データに対する MAC 値の更新は次回電源断までに行われる。電源断時には、状態 ND 4 の次回参照データは、状態 ND 3（外部メモリ 7 の未使用）に戻される。暗号化保護ありの場合には、外部メモリ 7 における状態 ND 4 の次回参照データに対して、再暗号化が実行され、その後、再暗号化された次回参照データは、状態 ND 3 となる。

【0560】

検証なしでは、外部メモリ 7 における状態 ND 5 の次回参照データに対して検証が行われない。命令実行ユニット 45 は、外部メモリ 7 に格納されており未検証の状態 ND 5 の次回参照データを参照可能である。この検証なしでは、電源断における終了処理も行われない。

【0561】

なお、上記のデータ書き出し、MAC 値の計算、データの再暗号化は、上記第 2 の実施形態で説明したように、データが更新された場合のみ行うとしてもよい。したがって、上記第 2 の実施形態のように、データ書き出し、MAC 値の計算、データの再暗号化の前に、データ更新有無の判定が実行されてもよいが、以下では説明を簡素化するために、データが更新された場合の動作のみを説明する。

【0562】

ページテーブルについては毎回検証を行うため、上記第 1 及び第 2 の実施形態と同様である。説明を簡素化するために、本実施形態では、データに対する検証のみを説明し、ページテーブルの検証については説明を省略する。

【0563】

(検証処理)

以下においては、検証処理のうち上記第 2 の実施形態と異なる部分を説明する。

【 0 5 6 4 】

読み込み対象のデータのページテーブルエントリは、電源投入後の初期状態において、以下の状態のいずれかを含む。

【 0 5 6 5 】

毎回検証(ETV) : D / F フラグ = F : 有効 / 無効フラグ = 0 (状態 N D 1)

1 回検証(OTV) : D / F フラグ = F : 有効 / 無効フラグ = 0 (状態 N D 3)

検証なし(NOV) : D / F フラグ = F : 有効 / 無効フラグ = 0 (状態 N D 5)

初期状態において制御フィールドにこの情報が設定されるための電源断処理については 10
後述する。

【 0 5 6 6 】

上述のように 1 回検証の場合であっても、ページテーブルはすべて毎回検証される。したがって、データ検証までの処理は上記第 1 及び第 2 の実施形態と同様である。以下では、上記第 1 及び第 2 の実施形態と異なる処理についてのみ説明する。

【 0 5 6 7 】

図 3 6 は、本実施形態に係る複数のデータ保護方式に対応する検証処理を例示するフローチャートである。

【 0 5 6 8 】

この図 3 6 は、上記図 1 2 のアドレス解決処理のステップ S 1 0 3 における検証処理と 20
して実行可能である。

【 0 5 6 9 】

まず、ステップ S 2 0 A において、セキュア VMM 6 8 は、データを参照するページテーブルエントリで設定されているデータ保護方式を判断する。

【 0 5 7 0 】

データ保護方式が毎回検証の場合には、処理はステップ S 2 0 1 に移動する。

【 0 5 7 1 】

データ保護方式が 1 回検証の場合には、処理はステップ S 2 0 D に移動する。

【 0 5 7 2 】

ステップ S 2 0 3 の後、セキュア VMM 6 8 は、ステップ S 2 0 B において、内部メモリ 8 のデータに対する検証を実行する。このステップ S 2 0 B の処理は、後述の図 3 7 で説明する。ステップ S 2 0 B の後、処理はステップ S 2 0 5 に移動する。 30

【 0 5 7 3 】

ステップ S 2 0 7 の後、セキュア VMM 6 8 は、ステップ S 2 0 C において、データを参照するページテーブルエントリの使用状態フィールド 8 5 3 に対して、使用中を示す情報を設定する(未使用を使用中に変更する)。その後処理は、正常終了する。

【 0 5 7 4 】

ステップ S 2 0 D において、セキュア VMM 6 8 は、外部メモリ 7 のデータに対する検証を実行する。このステップ S 2 0 D の処理は、後述の図 3 8 で説明する。ステップ S 2 0 D では、外部メモリ 7 に格納されている検証対象データを読み出し、検証のための M A 40
C 値を計算し、検証を行うが、その際読み出したデータは内部メモリ 8 に転送しない。

【 0 5 7 5 】

ステップ S 2 0 E において、セキュア VMM 6 8 は、検証が成功か否か判断する。

【 0 5 7 6 】

検証が失敗の場合には、処理はステップ S 2 0 6 へ移動する。

【 0 5 7 7 】

検証が成功の場合には、ステップ S 2 0 F において、セキュア VMM 6 8 は、データを参照するページテーブルエントリの使用状態フィールド 8 5 3 に対して使用中を示す情報を設定する。その後処理は、正常終了する。

【 0 5 7 8 】

1 回検証で検証が成功した場合には、毎回検証で検証が成功した場合と同様、当該データを参照するページテーブルエントリが有効化され、データ参照処理が再開される。

【0579】

図37は、内部メモリ8のデータに対する検証の処理の一例を示すフローチャートである。この図37は、上記図36のステップS20Bに相当する。

【0580】

ステップS1101において、セキュアVMM68は、データを参照するページテーブルエントリの暗号化フィールド852で暗号化保護が設定されているか否かを判断する。

【0581】

暗号化保護が設定されていない場合、処理はステップS1103に移動する。

10

【0582】

暗号化保護が設定されている場合、ステップS1102において、セキュアVMM68は、外部メモリ7のデータを復号し、内部メモリ8へ読み込む。

【0583】

ステップS1103において、セキュアVMM68は、内部メモリ8のデータを検証する。

【0584】

図38は、外部メモリ7のデータに対する検証の処理を例示するフローチャートである。この図38は、上記図36のステップS20Dに相当する。

【0585】

20

ステップS1201において、セキュアVMM68は、データを参照するページテーブルエントリの暗号化フィールド852で暗号化保護が設定されているか否かを判断する。

【0586】

暗号化保護が設定されていない場合、処理はステップS1203に移動する。

【0587】

暗号化保護が設定されている場合、ステップS1202において、セキュアVMM68は、外部メモリ7のデータを復号する。

【0588】

ステップS1203において、セキュアVMM68は、外部メモリ7のデータを検証する。

30

【0589】

(追い出し処理)

1 回検証のデータは、単に 1 回しか検証が実行されないだけでなく、内部メモリ8に読み込まれない。したがって、1 回検証のデータは、内部メモリ8から外部メモリ7への追い出し処理の対象にはならない。1 回検証において、検証が 1 回実行され、使用中になったデータは、その後電源断まで、使用中の状態が維持され、ゲストOS によるデータ参照要求に対して、外部メモリ7のデータが直接参照される。

【0590】

1 回検証で、データを参照する上位ページテーブルが内部メモリ8から外部メモリ7へ追い出される場合に、参照先のデータに対するMAC値の計算などの処理は行われない。また、上位ページテーブルが内部メモリ8から外部メモリ7へ追い出される場合に、当該上位ページテーブル自体のMAC値は計算され、上位ページテーブルは内部メモリ8から外部メモリ7へ書き出されるが、上位ページテーブルのページテーブルエントリの無効化は行われない。したがって、もう一度、データが参照される場合には、対応する上位ページテーブルが検証され、上位ページテーブルが外部メモリ7から内部メモリ8に再度読み込まれるだけでよい。内部メモリ8に再度読み込まれた上位ページテーブルはすでに有効状態である。すなわち、上位ページテーブルのページテーブルエントリで " 使用中 " が設定されているデータの参照では、上位ページテーブルのページテーブルエントリの有効化は不要である。

40

【0591】

50

(電源断前処理)

上記のように、上位ページテーブルのページテーブルエントリで " 使用中 " が設定されているデータは、その後電源断まで外部メモリ7で直接参照される。

【 0 5 9 2 】

電源断前には、使用中が設定されているデータに対して、M A C 値の計算、暗号化、データを参照する上位ページテーブルのページテーブルエントリの更新、が実行される。これにより、次の電源投入時に、上記の検証処理が適切に動作する。

【 0 5 9 3 】

図 3 9 は、本実施形態に係る電源断前処理を例示するフローチャートである。

【 0 5 9 4 】

ステップ S 1 3 0 1 において、セキュア V M M 6 8 は、毎回検証が設定されている内部メモリ 8 のデータに対する追い出し処理を実行する。

【 0 5 9 5 】

ステップ S 1 3 0 2 において、セキュア V M M 6 8 は、1 回検証が設定されている外部メモリ 7 のデータに対する更新処理を実行する。

【 0 5 9 6 】

ステップ S 1 3 0 3 において、セキュア V M M 6 8 は、上記図 6 で説明したように、内部メモリ 8 のページテーブルの追い出し処理を実行する。

【 0 5 9 7 】

図 4 0 は、本実施形態に係る 1 回検証が設定されているデータの更新処理を例示するフローチャートである。この図 4 0 は、上記図 3 9 のステップ S 1 3 0 2 に相当する。

【 0 5 9 8 】

この図 4 0 の処理は、使用中が設定されているデータの上位ページテーブルのページテーブルエントリに対して繰り返し実行される。

【 0 5 9 9 】

ステップ S 1 4 0 1 において、セキュア V M M 6 8 は、外部メモリ 7 に格納されているデータに対して、M A C 値を更新し、暗号化保護が設定されている場合には暗号化を行う。

【 0 6 0 0 】

ステップ S 1 4 0 2 において、セキュア V M M 6 8 は、データを参照する上位ページテーブルのページテーブルエントリに対して、未使用及び無効を設定する。

【 0 6 0 1 】

図 4 1 は、本実施形態に係る外部メモリ 7 に格納されているデータに対する更新処理の一例を示すフローチャートである。この図 4 1 は、上記図 4 0 のステップ S 1 4 0 1 に相当する。

【 0 6 0 2 】

ステップ S 1 5 0 1 において、セキュア V M M 6 8 は、外部メモリ 7 に格納されているデータに対して、M A C 値を計算する。

【 0 6 0 3 】

ステップ S 1 5 0 2 において、セキュア V M M 6 8 は、データを参照するページテーブルエントリの暗号化フィールド 8 5 2 で暗号化保護が設定されているか否か判断する。

【 0 6 0 4 】

暗号化保護が設定されていない場合、処理は終了する。

【 0 6 0 5 】

暗号化保護が設定されている場合、ステップ S 1 5 0 3 において、セキュア V M M 6 8 は、外部メモリ 7 のデータを暗号化する。

【 0 6 0 6 】

上記の電源断前処理により、1 回検証のデータを参照するページテーブルエントリには、未使用かつ無効が設定される。このため、次回電源投入後のデータ参照時には、外部メモリ 7 のデータに対する複数回のデータ参照のうち前記複数回より少ない少なくとも 1 回

10

20

30

40

50

に対して、検証が行われる。すなわち、あるデータに対する参照の初回には必ずアドレス変換の失敗が発生し、この失敗に基づいて、当該データに対して少なくとも1回の検証が実行される。

【0607】

上記のように、電源断前処理では、上位ページテーブルのページテーブルエントリに使用中が設定されているすべてのデータに対して、MAC値計算と暗号化が実行され、ページテーブルエントリの設定が使用中から未使用に変更される。MAC値計算と暗号化とページテーブルエントリの設定変更とを併せて検証更新処理と呼ぶ。なお、上記第2の実施形態で説明されたカウンタ方式では、カウンタの更新も検証更新処理に含まれる。並行して、MAC値計算の影響を受ける上位ページテーブルについてもMAC値計算が行われ、
10
全ての下位ページテーブルの検証更新処理が完了したページテーブルに対して逐次検証更新処理が実行される。1回検証のページテーブルに対する検証更新処理は毎回検証の場合と同様である。

【0608】

上記図39のフローチャートでは、電源断前処理として、内部メモリ8に格納されており毎回検証が設定されているデータの外部メモリ7への追い出し処理、1回検証が設定されているデータの外部メモリ7での検証更新処理、内部メモリ8に格納されているページテーブルの追い出し処理を、逐次的に実行している。これらの処理は必ずしもこの順序で行う必要はなく順序を入れ替えてもよい。ただし、内部メモリ8からのページテーブルの追い出し処理は、データの追い出し処理と検証更新処理に依存するため、最後に行う必要
20
がある。また、複数の種類のデータ保護方式が混在するページテーブルに対して、データ保護方式ごとに検証更新処理を実行する処理では、検証更新処理を実行する際に一度追い出された参照元ページテーブルの再読み込みが必要になる場合がある。このため、1つのデータ参照元ページテーブルに対して、複数の種別のデータ保護方式が混在する場合には、当該ページテーブルに含まれる全ての種別のデータ保護方式に対してまとめて検証更新処理を実行する。これにより、データ参照元ページテーブルの再読み込み回数を少なくすることができる。

【0609】

カウンタ方式では、上位ページテーブルのMAC値計算のために、下位データに対応するカウンタ値が必要とされる。しかしながら、上位ページテーブルのMAC値計算のため
30
に、下位データのMAC値は必要とされない。

【0610】

したがって、1回検証では、あるページテーブルの1回検証のページテーブルエントリが使用中になると、カウンタ値を予め1つ増分し、下位ページのページ更新を待つことなく、当該ページテーブルの検証更新処理を実行可能となる。よってカウンタ方式が用いられる場合、1回検証のデータに対する電源断時の検証更新処理と、ページテーブルの検証更新処理を独立に行うことができる。ただし、データの状態又はアドレス情報がページテーブルに格納されている場合、ページテーブルを内部メモリ8へ読み込む必要がある。この場合、使用中のデータの状態情報、制御情報、又は、アドレス情報をページテーブルとは別の一時リストなどで管理することで、電源断時のデータ更新に、再度ページテーブル
40
を読み込むことを不要とすることができる。1回検証のデータと、毎回検証及び検証なしのデータが混在しており、使用中のデータの総数が少ない場合、上記一時リストは、ページテーブルと比較してサイズが小さくなる。このため、内部メモリ8を節約しつつ、電源断時の処理時間を短縮することができる。

【0611】

(構成)

図42は、本実施形態に係るメモリ管理装置1の構成を例示するブロック図である。

【0612】

メモリ管理装置1の検証計算部4は、方式判断部99を含む。

【0613】

10

20

30

40

50

メモリ管理装置 1 は、電源遮断前処理部 9 8 をさらに備える。

【 0 6 1 4 】

方式判断部 9 9 は、複数のデータ保護方式のうち設定されているデータ保護方式を判断し、判断結果に応じて処理を切り替える。

【 0 6 1 5 】

電源断前処理部 9 8 は、上記図 3 9 で説明した電源断前処理を実行する。

【 0 6 1 6 】

以上説明した本実施形態においては、上記第 1 乃至第 7 の実施形態と同様の階層的検証を適用可能であり、攻撃耐性とオーバーヘッドとが異なる複数のデータ保護方式を共存させることができる。データ保護方式の割り当ては、ゲスト OS 毎にそれぞれ異なるデータ保護方式を割り当ててもよく、1つのゲスト OS 内のデータ毎に複数のデータ保護方式が共存してもよい。検証処理の内容自体は、それぞれのデータ毎に割り当てられたデータ保護方式に応じて正しく機能する。

10

【 0 6 1 7 】

1 回検証では、データのサイズが内部メモリ 8 に格納可能なサイズに制約されないため、例えば 2 メガバイトのデータのような大きなサイズのデータであっても対応可能である。

【 0 6 1 8 】

[第 9 の実施形態]

上記第 8 の実施形態では、外部メモリ 7 が MRAM などのようなワードアクセス可能な不揮発性メモリの場合を例として説明している。しかしながら、現時点ではワードアクセス可能な不揮発性メモリより、アクセスがページ単位に限られ、書き込み回数に制限のあるフラッシュメモリの方がビット単価が安くコスト優位である。そこで、本実施形態においては、上記のデータ保護方式を、例えばフラッシュメモリなどのような不揮発性メモリ（不揮発性ページメモリ）と、例えば DRAM（Dynamic Random Access Memory）などのような揮発性メモリ（揮発性ワードアクセスメモリ）とを組み合わせた外部の主記憶装置、に適用する場合を説明する。

20

【 0 6 1 9 】

図 4 3 は、本実施形態に係る情報処理装置 6 5 のハードウェア構成を例示するブロック図である。

30

【 0 6 2 0 】

プロセッサ 6 6 と、不揮発性メモリ 4 0 0 と、揮発性メモリ 4 0 1 とは、外部バス 4 4 を介して、データ、信号、命令を互いに送受信可能とする。

【 0 6 2 1 】

上記のように、不揮発性メモリ 4 0 0 としては、例えばフラッシュメモリが用いられる。揮発性メモリとしては、例えば DRAM が用いられる。しかしながら、それぞれ同様のメモリの性質を備える場合には、他の様々なメモリを適用可能である。

【 0 6 2 2 】

DRAM は揮発性ではあるが、ワードアクセスが可能であり、書き換え可能回数は事実上無制限である。DRAM をビット単価の安いフラッシュメモリの一時バッファメモリとして使うことで低コストに主記憶装置を構成することができる。

40

【 0 6 2 3 】

揮発性の DRAM が用いられる場合には、秘匿対象のデータが、電源断の後ある程度の時間が経過すれば DRAM から消失するという利点がある。これは特に上述の 1 回検証における暗号化されたデータの処理との組み合わせにおいて利点となる。

【 0 6 2 4 】

以下、外部メモリ 7 が、不揮発性メモリ 4 0 0 と揮発性メモリ 4 0 1 との組み合わせを含む場合において、上記の 3 種類のデータ保護方式が適用される例を説明する。

【 0 6 2 5 】

不揮発性メモリ 4 0 0 は、停止状態においてセキュア VMM 6 8、セキュア OS 5 6、

50

非セキュアOS57を格納する。

【0626】

(不揮発性メモリ400に対するアクセス)

例えば、ページ単位でのアクセスに限定された不揮発性メモリ400は、直接物理メモリアドレスにマッピングされず、コントローラ経由でアクセスされる。この場合、不揮発性メモリ400では、ページ毎に物理アドレスが与えられるとは限らない。本実施形態では、不揮発性メモリ400と揮発性メモリ401又は内部メモリ8との間の間のデータ転送は、ページ単位で行われる場合を説明する。ページが転送される場合に、不揮発性メモリ400のアクセス先が適切に識別できれば、不揮発性メモリ400が直接メモリアドレスにマッピングされていなくても動作可能である。具体的には、不揮発性メモリ400に
10 対するアクセスにおいて、ページテーブルが保持する変換先物理アドレスが、後述のD/F(DRAM/フラッシュ)フラグに基づいて、フラッシュメモリのデータブロック識別子に変更される。この変更の結果得られたデータブロック識別子に基づいて、不揮発性メモリ400がアクセスされる。

【0627】

以下では、説明を簡略化にするため、不揮発性メモリ400がメモリアドレスにマッピングされている場合を例として説明する。

【0628】

(複数のデータ保護方式の動作)

図44は、本実施形態に係るページテーブルエントリのフィールド形式を例示するデータ構造図である。この図44は、上記図33のページテーブルエントリの変形例である。
20

【0629】

例えば、ソフトウェア使用予備フィールド85は、データ保護方式フィールド851、暗号化フィールド852、使用状態フィールド853、D/Fフラグ855を含む。

【0630】

D/Fフラグ855は、次回参照データが揮発性メモリ401及び内部メモリ8のいずれかに格納されているか、又は、不揮発性メモリ400に格納されているか、を示す。

【0631】

例えば、D/Fフラグ855にDが設定されている場合には、次回参照データが、揮発性メモリ401及び内部メモリ8のいずれかに格納されていることを示す。D/Fフラグ855にFが設定されている場合には、次回参照データが、不揮発性メモリ400に格納されていることを示す。
30

【0632】

図45は、本実施形態に係る、データ保護方式ごとのデータのコピー状態及び検証状態を例示する状態遷移図である。この図45では、次回参照データは、不揮発性メモリ400、揮発性メモリ401、内部メモリ8のいずれかに格納されている。

【0633】

図46は、複数のデータ保護方式におけるページテーブルエントリのデータ保護方式フィールド851の状態、D/Fフラグ855、有効/無効フラグ854、次回参照データの状態、次回参照データの状態を示す符号、の関係を例示する図である。
40

【0634】

以下では、上記第2及び第8の実施形態と相違する部分について、説明する。

【0635】

毎回検証において、データは、状態ND6乃至状態ND8の間を遷移する。状態ND6乃至状態ND8では、データの格納位置、検証実行及びMAC値計算などの状態が異なる。毎回検証では、状態ND6の次回参照データが不揮発性メモリ400に格納されている場合に、次回参照データに必ず検証を行い、次回参照データを内部メモリ8に格納する。暗号化保護ありの場合には、次回参照データが検証とともに復号される。命令実行ユニット45によるデータ参照は、状態ND7(内部メモリ8の検証済み)の次回参照データに対して行われる。稼働中に、状態ND7の次回参照データが内部メモリ8から外部メモリ
50

7へ書き出される場合には、次回参照データのMAC値が計算され、暗号化保護ありの場合には、次回参照データが暗号化され、次回参照データが揮発性メモリ401に格納され、揮発性メモリ401に格納された次回参照データは状態ND8（揮発性メモリ401の未検証）となる。再度、次回参照データが参照される場合には、揮発性メモリ401の状態ND8の次回参照データが読み込まれ、検証され、暗号化保護ありの場合には次回参照データが復号され、内部メモリ8に格納され、内部メモリ8に格納された次回参照データは状態ND7となる。この状態ND7の次回参照データが命令実行ユニット45によって参照される。

【0636】

電源断において、次回参照データが内部メモリ8に格納されている場合には、内部メモリ8の次回参照データのMAC値が計算され、暗号化保護ありの場合には次回参照データが復号され、次回参照データが不揮発性メモリ400に格納され、不揮発性メモリ400に格納された次回参照データは状態ND6（不揮発性メモリ400の未検証）となる。

【0637】

電源断において、次回参照データが揮発性メモリ401に格納されている場合には、揮発性メモリ401の次回参照データが不揮発性メモリ400へ転送され、次回参照データが不揮発性メモリ400に格納され、不揮発性メモリ400に格納された次回参照データは状態ND6（不揮発性メモリ400の未検証）となる。内部メモリ8から揮発性メモリ401へのデータ書き出しにおいて、MAC値の計算及び次回参照データの暗号化は実行済みであるため、揮発性メモリ401から不揮発性メモリ400へ次回参照データが転送される場合には、MAC値の計算及び次回参照データの暗号化は必要ない。

【0638】

1回検証において、データは、状態ND9と状態ND10との間を遷移する。状態ND9と状態ND10とでは、データの格納される位置、検証実行及びMAC値計算などの状態が異なる。1回検証では、次回参照データが状態ND9（不揮発性メモリ400の未検証）の場合に、次回参照データに検証を行い、暗号化保護ありの場合には次回参照データを復号し、次回参照データを揮発性メモリ401に格納する。揮発性メモリ401の次回参照データは状態ND10（揮発性メモリ401の検証済み）となる。命令実行ユニット45によるデータ参照は、揮発性メモリ401から内部メモリ8へのコピーは行われず、状態ND10の次回参照データに対して行われる。状態ND10の次回参照データが揮発性メモリ401から不揮発性メモリ400へ書き出される場合には、次回参照データのMAC値が計算され、暗号化保護ありの場合には次回参照データが暗号化され、次回参照データが不揮発性メモリ400に格納され、不揮発性メモリ400に格納された次回参照データが状態ND9（不揮発性メモリ400の未検証）となる。揮発性メモリ401に格納されている次回参照データに対するMAC値計算と、揮発性メモリ401から不揮発性メモリ400への書き出しは、次の電源断までに行う。

【0639】

検証なしにおいて、データは、状態ND11と状態ND12との間を遷移する。状態ND11と状態ND12とでは、データの格納される位置が異なる。検証なしでは、次回参照データが状態ND11（不揮発性メモリ400）の場合に、次回参照データを揮発性メモリ401に転送する。揮発性メモリ401の次回参照データは状態ND12（揮発性メモリ401）となる。命令実行ユニット45によるデータ参照において揮発性メモリ401から内部メモリ8へのコピーは行われず、命令実行ユニット45によるデータ参照は状態ND12の次回参照データに対して行われる。状態ND12の次回参照データが揮発性メモリ401から不揮発性メモリ400へ転送されると、次回参照データが不揮発性メモリ400に格納され、不揮発性メモリ400に格納された次回参照データは状態ND11となる。揮発性メモリ401に格納されている次回参照データに対する揮発性メモリ401から不揮発性メモリ400への転送は、次の電源断までに行う。

【0640】

本実施形態においても、上記第8の実施形態と同様に、データ書き出し、MAC値の計

10

20

30

40

50

算、データの再暗号化は、データが更新された場合にのみ実行されるとしてもよい。

【0641】

本実施形態においても、上記第8の実施形態と同様に、ページテーブルについては毎回検証を行う。説明を簡素化するために、本実施形態では、データに対する検証のみを説明し、ページテーブルの検証については説明を省略する。その他にも、上記各実施形態と同様の説明については省略する。

【0642】

(検証転送処理)

読み込み対象のデータのページテーブルエントリは、電源投入されると、以下の状態のいずれかを持つ。

【0643】

毎回検証(ETV)：D/Fフラグ=F：有効/無効フラグ=0(状態ND6)

1回検証(OTV)：D/Fフラグ=F：有効/無効フラグ=0(状態ND9)

検証なし(NOV)：D/Fフラグ=F：有効/無効フラグ=0(状態ND11)

図47は、本実施形態に係るアドレス解決処理の例示するフローチャートである。

【0644】

ステップS102の判断の結果、テーブルエントリが無効の場合、制御はMMU46からセキュアVMM68に移り、ステップS10Aにおいて、セキュアVMM68は、後述の図48で説明される検証転送処理を実行し、その後処理はステップS104に移動する。

【0645】

図48は、本実施形態に係る複数のデータ保護方式に対応する検証転送処理を例示するフローチャートである。この図48は、上記図47のアドレス解決処理のステップS10Aの検証転送処理として呼び出される処理である。この図48では、不揮発性メモリ400をフラッシュ、揮発性メモリ401をDRAMと表記しているが、これに限定されないことは先で述べた通りである。以下で説明される他の図面についても同様である。

【0646】

ステップS1601において、セキュアVMM68は、データを参照するページテーブルエントリに設定されている情報に基づいて、データ保護方式を判断する。データ保護方式が毎回検証の場合、処理はステップS1611に移動する。データ保護方式が1回検証の場合、処理はステップS1621に移動する。データ保護方式が検証なしの場合、処理は、ステップS1631に移動する。

【0647】

データ保護方式が毎回検証の場合、ステップS1611において、セキュアVMM68は、D/Fフラグ255がDRAMを示すか、又は、フラッシュを示すか、判断する。

【0648】

D/Fフラグ255がDRAMを示す場合、ステップS1612において、セキュアVMM68は、DRAMのデータを内部メモリ8の空き領域にコピーする。

【0649】

D/Fフラグ255がフラッシュを示す場合、ステップS1612において、セキュアVMM68は、フラッシュのデータを内部メモリ8の空き領域にコピーする。

【0650】

ステップS1614において、セキュアVMM68は、検証対象データの内部メモリ8での検証及び復号処理を実行する。

【0651】

ステップS1615において、セキュアVMM68は、検証が成功したか否か判断する。

【0652】

検証成功の場合には、ステップS1616において、セキュアVMM68は、データのコピー先の内部メモリ8のアドレスをページテーブルエントリに設定する。

【 0 6 5 3 】

ステップ S 1 6 1 7 において、セキュア VMM 6 8 は、ページテーブルエントリの D / F フラグ 8 5 5 に D を設定し、有効 / 無効フラグ 8 5 4 に 1 を設定する。そして、処理は終了する。

【 0 6 5 4 】

検証失敗の場合には、処理はステップ S 1 6 4 1 に移動する。

【 0 6 5 5 】

ステップ S 1 6 4 1 において、セキュア VMM 6 8 は、検証失敗後処理を実行し、処理は終了する。

【 0 6 5 6 】

データ保護方式が 1 回検証の場合、ステップ S 1 6 2 1 において、セキュア VMM 6 8 は、フラッシュのデータを D R A M の空き領域にコピーする。

【 0 6 5 7 】

ステップ S 1 6 2 2 において、セキュア VMM 6 8 は、検証対象データの D R A M での検証及び復号処理を実行する。

【 0 6 5 8 】

ステップ S 1 6 2 3 において、セキュア VMM 6 8 は、検証が成功したか否か判断する。

【 0 6 5 9 】

検証失敗の場合には、処理は上記のステップ S 1 6 4 1 に移動する。

【 0 6 6 0 】

検証成功の場合には、ステップ S 1 6 2 4 において、セキュア VMM 6 8 は、データのコピー先の D R A M のアドレスをページテーブルエントリに設定する。

【 0 6 6 1 】

ステップ S 1 6 2 5 において、セキュア VMM 6 8 は、ページテーブルエントリの D / F フラグ 8 5 5 に D を設定し、有効 / 無効フラグ 8 5 4 に 1 を設定する。そして、処理は終了する。

【 0 6 6 2 】

データ保護方式が検証なしの場合、ステップ S 1 6 3 1 において、セキュア VMM 6 8 は、フラッシュのデータを D R A M の空き領域にコピーする。

【 0 6 6 3 】

ステップ S 1 6 3 2 において、セキュア VMM 6 8 は、データのコピー先の D R A M のアドレスをページテーブルエントリに設定する。

【 0 6 6 4 】

ステップ S 1 6 3 3 において、セキュア VMM 6 8 は、ページテーブルエントリの D / F フラグ 8 5 5 に D を設定し、有効 / 無効フラグ 8 5 4 に 1 を設定する。そして、処理は終了する。

【 0 6 6 5 】

(追い出し処理)

本実施形態における追い出し処理は、内部メモリ 8 から揮発性メモリ 4 0 1 又は不揮発性メモリ 4 0 0 への追い出し処理と、揮発性メモリ 4 0 1 から不揮発性メモリ 4 0 0 への追い出しの 2 種類がある。このうち、揮発性メモリ 4 0 1 から不揮発性メモリ 4 0 0 への追い出し処理は、後で説明する図 5 1 の電源断前の追い出し処理と基本的に同一であるためここでは説明を省略する。ここでは、稼働中の内部メモリ 8 から揮発性メモリ 4 0 1 への追い出し処理について説明する。内部メモリ 8 から揮発性メモリ 4 0 1 への追い出し処理は、毎回検証のデータに対して実行される。

【 0 6 6 6 】

図 4 9 は、本実施形態に係る稼働中の内部メモリ 8 から揮発性メモリ 4 0 1 への追い出し処理を例示するフローチャートである。

【 0 6 6 7 】

10

20

30

40

50

ステップ S 1 7 0 1 において、セキュア VMM 6 8 は、追い出し対象データの M A C 値を計算する。

【 0 6 6 8 】

ステップ S 1 7 0 2 において、セキュア VMM 6 8 は、追い出し対象データを、D R A M の空き領域にコピーする。

【 0 6 6 9 】

ステップ S 1 7 0 3 において、セキュア VMM 6 8 は、追い出し対象データのコピー先の D R A M のアドレスをページテーブルエントリに設定する。

【 0 6 7 0 】

ステップ S 1 7 0 4 において、セキュア VMM 6 8 は、ページテーブルエントリの D / F フラグ 8 5 5 に D、有効 / 無効フラグ 8 5 4 に 0 を設定する。そして、処理は終了する。

【 0 6 7 1 】

(電源断前処理)

図 5 0 は、本実施形態に係る電源断前処理を例示するフローチャートである。

【 0 6 7 2 】

ステップ S 1 8 0 1 において、セキュア VMM 6 8 は、内部メモリ 8 に格納されており毎回検証が設定されているデータのフラッシュへの追い出し処理を実行する。

【 0 6 7 3 】

次に、使用中が設定されているデータを参照する上位ページテーブルのページテーブルエントリに対して、ステップ S 1 8 0 2 が繰り返される。

【 0 6 7 4 】

ステップ S 1 8 0 2 では、セキュア VMM 6 8 は、D R A M のデータのフラッシュへの追い出し処理を実行する。

【 0 6 7 5 】

このように、ステップ S 1 8 0 1 を実行し、さらに、使用中が設定されているデータを参照する上位ページテーブルの全てに対してステップ S 1 8 0 2 の処理が繰り返されることで、内部メモリ 8 及び D R A M におけるゲスト O S のデータの書き出し処理は完了する。

【 0 6 7 6 】

次に、ステップ S 1 8 0 3 において、セキュア VMM 6 8 は、内部メモリ 8 のページテーブルをフラッシュへコピーする追い出し処理を実行する。そして、処理は終了される。

【 0 6 7 7 】

図 5 1 は、本実施形態に係る揮発性メモリ 4 0 1 から不揮発性メモリ 4 0 0 への追い出し処理の一例を示すフローチャートである。

【 0 6 7 8 】

ステップ S 1 9 0 1 において、セキュア VMM 6 8 は、データを参照するページテーブルエントリに設定されている情報に基づいて、データ保護方式を判断する。

【 0 6 7 9 】

データ保護方式が 1 回検証の場合、ステップ S 1 9 0 2 において、セキュア VMM 6 8 は、データの M A C 値計算及び暗号化処理を実行する。1 回検証の場合のステップ S 1 9 0 2 の M A C 値計算及び暗号化処理は、セキュア D M A コントローラ 5 2 によって、データ転送と並行して処理されてもよい。

【 0 6 8 0 】

データ保護方式が毎回検証又は検証なしの場合、処理はステップ S 1 9 0 3 に移動する。毎回検証の場合には、内部メモリ 8 からの追い出し時に M A C 値計算及び暗号化処理が実行されている。また、検証なしの場合には、データに対する M A C 値計算及び暗号化処理は不要である。

【 0 6 8 1 】

データ保護方式が毎回検証、1 回検証、検証なしのいずれの場合であっても、ステップ

10

20

30

40

50

S 1 9 0 3において、セキュアVMM 6 8は、データをD R A Mからフラッシュへ転送（コピー）する処理を実行する。

【 0 6 8 2 】

ステップS 1 9 0 4において、セキュアVMM 6 8は、データのコピー先のフラッシュのアドレスをページテーブルエントリに設定する。

【 0 6 8 3 】

ステップS 1 7 0 5において、セキュアVMM 6 8は、ページテーブルエントリのD / Fフラグ 8 5 5にF、有効 / 無効フラグ 8 5 4に0を設定する。そして、処理は終了する。

【 0 6 8 4 】

以上説明した本実施形態においては、例えばM R A Mなどのような高価な不揮発性のランダムアクセスメモリではなく、比較的安価な例えばフラッシュメモリなどのような不揮発性メモリ 4 0 0と、D R A Mなどのような揮発性メモリ 4 0 1とが併用され、データに対して3種類のデータ保護方式のいずれかが実行される。これにより、プロセッサ 6 6のオーバーヘッドを低減させるとともに、製造コストを低減させることができる。

【 0 6 8 5 】

上記の第8及び第9の実施形態において、あるOSでは毎回検証を適用し、他のOSでは1回検証又は検証なしを適用してもよい。例えば、セキュアOS 5 6のデータに対して検証を行い、非セキュアOS 5 7のデータに対して検証を行わないとしてもよい。

【 0 6 8 6 】

上記の第8及び第9の実施形態において、あるOSに対するデータであっても、一部のデータに対して毎回検証を適用し、他のデータに対して1回検証又は検証なしを適用してもよい。例えば、セキュアOS 5 6と非セキュアOS 5 7とが相互に読み書き可能な共有データ領域を持ち、セキュアOS 5 6が読み込み時にデータを検証し、非セキュアOS 5 7が書き込み時に検証子を書き込まない場合を考える。この場合において、非セキュアOS 5 7が共有データ領域に書き込んだデータをセキュアOS 5 6が読み出すと、セキュアOS 5 6が読み出したデータに対して検証子が計算されておらず、検証失敗となる。しかしながら、上記の第8及び第9の実施形態において、例えば、セキュアOS 5 6の検証対象データに対して毎回検証が適用され、セキュアOS 5 6のデータのうち非セキュアOS 5 7と共有される検証不要なデータに対して検証なしが適用される。これにより、非セキュアOS 5 7が共有データ領域に書き込んだデータを、セキュアOS 5 6が読み出す場合に検証失敗となることを防止することができる。

【 0 6 8 7 】

[第 1 0 の実施形態]

本実施形態においては、上記第1乃至第9の実施形態で用いられる暗号化及び改ざん検証の具体例について説明する。本実施形態では、暗号化方式XTS-AESの詳細について説明する。また、本実施形態においては、ページテーブル又はデータに対するアドレス及びバージョン毎のリプレイ攻撃防止に用いられるTweakと呼ばれる暗号パラメータについて説明する。例えば、XTS-AESによる暗号化とハッシュ値を利用した改ざん検証とを組み合わせることにより、リプレイ攻撃が排除される。本実施形態においては、XTS-AESによる暗号化を利用した改ざん検証用M A C値計算についても説明する。

【 0 6 8 8 】

AESはIEEE P1619として標準化されており、例えばディスク装置等のランダムアクセスデータに適用される暗号化方式である。AESはTweak及びSequence Numberと呼ばれるパラメータを持つ。同じ秘密鍵による同じ平文に対する暗号化であっても、パラメータが異なっていれば、暗号文は全く異なったものとなる。パラメータの秘匿性は不要である。したがって、あるパラメータにおいて平文 - 暗号文のペアが攻撃者にとって既知であっても、別のパラメータに基づく暗号文のデータ機密性は守られる。

【 0 6 8 9 】

図 5 2 は、XTS-AESを例示する概念図である。

10

20

30

40

50

【0690】

XTS-AESは、128ビット又は256ビットの連鎖からなるブロック平文データ{P0,P1,...Pm}を暗号化して、同一サイズの暗号文{C0,C1,...,Cm}を得る暗号化方式である。

【0691】

XTS-AESは、 $C = \text{XTS-AES}(\text{Key}, P, i, j)$ で表記される。

【0692】

Keyは秘密鍵であり、秘匿が必要である。例えば、Keyは256ビットとする。

【0693】

Pは平文であり、ビット数は任意とする。

【0694】

iはTweakであり、秘匿は不要である。例えば、iは128ビットとする。

【0695】

jはSequence Numberであり、秘匿は不要である。例えば、jは128ビットとする。

【0696】

Cは暗号文であり、ビット数はPと同じである。

【0697】

本実施形態では、ゲストOS毎に異なる秘密鍵を使用される。したがって、リプレイ攻撃の対策は、同一OS内のページ要素（ページテーブル及びデータページ）について、時間（安全でないストレージへの格納回数）と空間（メモリアドレス）とについて行われれば十分である。

【0698】

本実施形態では、ゲストOSの構成要素は、データページだけでなく、ページテーブルと、当該ページテーブルと連携する検証ツリーも含まれる。これらページテーブル及び検証ツリーに対する改ざん検証及び暗号化も、データと同一の秘密鍵に基づいて実行されることが、鍵管理のオーバーヘッドを減らす観点で望ましい。

【0699】

図53は、本実施形態に係るTweakとSequence Numberの例を示す図である。

【0700】

iはTweakに対応する。共通ページインデックスには、データページとページテーブルとで重複しない個別のTweakが割り当てられる。共通ページインデックスは2つの要素を含む。第1の要素は、ページアドレスインデックスである。ページアドレスインデックスは、データページについてはアドレス変換前の中間物理アドレス、ページテーブルについては当該ページテーブルが関わるデータページの1つのアドレス変換前の中間物理アドレスとする。アドレスが64ビットの場合、ページ(4096バイト分)の下位アドレス12ビットは不要のため、ページアドレスインデックスとして52ビットが使われる。

【0701】

第2の要素は、レベルである。ページアドレスインデックスだけを用いた場合にはデータページとページテーブルでTweakが衝突する。レベルは、この衝突を防止するためのインデックスである。例えば、レベルは、データページ及びページテーブルの階層を表す3ビットのインデックスである。

【0702】

ページアドレスインデックスとレベルを結合した情報が、共通ページインデックスである。共通ページインデックスを用いることで、データページとページテーブルとの改ざん検証及び暗号化を同一の暗号方式で処理することができる。

【0703】

Tweakのうち、残りのビットはデータ格納回数を表すカウンタとして用いられる。本実施形態で、カウンタは73ビット確保される。

【0704】

jはSequence Numberに対応する。Sequence Numberは、一般に、データページ又はページテーブル内の暗号ブロック(16バイト)のシーケンス番号用カウンタとして用いられ

10

20

30

40

50

る。4キロバイトのデータページ又はページテーブルの場合、シーケンス番号用カウンタとして8ビットが割り当てられる。2メガバイトのデータページ又はページテーブルの場合、シーケンス番号用カウンタとして20ビットが割り当てられる。Sequence Numberの残りのフィールドは、データページ又はページテーブルの書き換え回数のカウンタとして補助的に用いられてもよい。

【0705】

図54は、ページテーブルに対する暗号化保護なしの場合のMAC値計算及び検証処理を例示する概念図である。

【0706】

この図54において、改ざんの検証対象PT|CTRは、ページテーブルPTとカウンタCTRとの組み合わせとする。この組み合わせの検証対象PT|CTRに対して、SHA-256に基づくハッシュ値H(P|CTR)が計算され、ハッシュ値H(P|CTR)に対して上記パラメータKey, i, jを用いて暗号化が行われ、MAC値が計算される。この検証対象PT|CTRとMAC値とが検証のペアとなる。ただし、上述のように、MAC値は1階層上のページテーブルのカウンタと関連付けられるため、検証対象PT|CTRとMAC値とは、離れたアドレスに格納される。

【0707】

検証はMAC値計算の逆を行う。検証対象PT|CTRに対してSHA-256に基づいてハッシュ値H(P|CTR)が計算される。別途MAC値がXTS-AESに基づいて復号される。SHA-256に基づいて計算されたハッシュ値H(P|CTR)と、XTS-AESに基づいて復号されたハッシュ値H(P|CTR)とが照合され、一致すれば改ざんの検証は成功と判断される。

【0708】

図55は、ページデータに対する暗号化保護ありの場合のMAC値計算及び検証処理を例示する概念図である。

【0709】

この図55において、改ざんの検証対象PDは、ページデータのみとする。この検証対象PDに対して、SHA-256に基づくハッシュ値H(PD)が計算され、検証対象PDとハッシュ値H(PD)との組み合わせPD|H(PD)に対して上記パラメータKey, i, jを用いて暗号化が行われ、暗号文CとMAC値が計算される。暗号文CとMAC値とが検証のペアとなる。暗号文CとMAC値とは、上記と同様に、離れたアドレスに格納される。

【0710】

検証は暗号化及びMAC値計算の逆を行う。暗号文CとMAC値とがXTS-AESに基づいて復号され、平文ページデータである検証対象PDと、ハッシュ値H(PD)の期待値とが得られる。検証対象PDに対して、SHA-256に基づいてハッシュ値H(PD)が計算される。SHA-256に基づいて計算されたハッシュ値H(PD)とハッシュ値H(PD)の期待値とが照合され、一致すれば改ざんの検証は成功と判断される。

【0711】

以上説明した本実施形態においては、データの保護とページテーブルの保護に用いる秘密鍵及び暗号化におけるパラメータの大部分を共通化することができる。

【0712】

また、多くの暗号アクセラレータに搭載されている標準の暗号化方式XTS-AESを用いて、効率的な改ざん検証及び暗号化を行うことができる。

【0713】

上記各実施形態において、暗号化、復号、及び検証の各種処理は、ソフトウェアで実現されてもよく、ハードウェアで実現されてもよい。暗号化、復号、及び検証の各種処理がハードウェアで実現された場合には、暗号化、復号、及び検証の各種処理を高速化することができる。

【0714】

上記各実施形態において、カウンタ値及びアドレスが暗号化されることにより、カウンタ値及びアドレスの不正取得を防止することができる。

【0715】

上記各実施形態において、データとページテーブルとで、検証を実行するか否か、暗号化を実行するか否かを、区別してもよい。

【0716】

例えば、ページテーブルに対しては検証を行い、暗号化を行わず、データに対しては、暗号化のみを行うとしてもよい。

【0717】

例えば、ページテーブルに対しては検証を行い、暗号化を行わず、データに対しては、検証と暗号化との双方を行うとしてもよい。

【0718】

例えば、ページテーブルに対しては検証と暗号化の双方を行い、データに対しては、検証と暗号化とのうちの少なくとも一方を行うとしてもよい。

10

【0719】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。


【符号の説明】

【0720】


20

1...メモリ管理装置、2...外部入出力部、3...アドレス変換部、4...検証計算部、5...検証部、6...更新部、20...置換管理部、7...外部メモリ、8...内部メモリ、9...ページテーブルツリー、10...検証子ツリー、101...親テーブル、201~20m...子テーブル、301~30x...データ、pe1~pem...親エントリ、pv1~pvm...親検証子、ce1~ce x...子エントリ、cv1~cv x...子検証子、121...セキュアページテーブルツリー、122...セキュア検証子ツリー、45...命令実行ユニット、46...MMU、46a...アドレス解決部、52...セキュアDMAコントローラ、56...セキュアOS、57...非セキュアOS、67...鍵保存ユニット、68...セキュアVMM。


【図 1】




【図 2】



【図 3】




【図 4】




【図 5】

図 5




【図 6】

図 6




【図 7】

図 7




【図 8】

図 8




【図 9】

図 9




【図 10】

図 10




【図 11】

図 11




【図 12】

図 12




【図 13】

図 13




【図 14】

図 14




【図 15】

図 15




【図 16】

図 16



【図 17】

図 17




【図 18】

図 18

HAP [1:0]	アクセス権限
00	NoAccess
01	Read-only
10	Write-only
11	Read / Write


【図 19】

図 19




【図 20】

図 20



【図 2 1】

図 21




【図 2 2】

図 22

メモリマップ符号	物理アドレス領域	ブート時検証	ページ検証	未検証状態のブロック符号	サイズ
内部メモリ	0x00000000 ~ 0x000fffff	-	-	-	1MB
マスクROM	0x00100000 ~ 0x001fffff	-	-	-	1MB
セキュアVMM プログラム領域	0x00100000 ~ 0x001fffff	✓	-	-	1MB
物理アドレス領域 セキュアOS	0x02000000 ~ 0x020fffff	-	✓	B401-0-1-0 ~ B401-0-128-511	254MB
セキュアVMM作業領域 セキュアVMM/MAC領域	0x10000000 ~ 0x100fffff	-	✓	B401-0-256-511 ~ B401-0-257-0 ~ B401-0-511-511	256MB
予備領域	0x20000000 ~ 0x200fffff	-	-	B401-1-0 ~ B401-1-511-511	512MB
非セキュアOS領域	0x40000000 ~ 0x400fffff	-	-	B401-2-0 ~ B401-2-511-511	1GB
予備領域	0x80000000 ~ 0x800fffff	-	-	B401-3-0 ~ B401-3-511-511	1GB
セキュアOS領域	0xc0000000 ~ 0xc00fffff	-	✓	-	1GB


【図 2 3】

図 23




【図 2 4】

図 24




【 ㄨ 2 6 】

图 26




【 図 2 8 】

图 28




【 図 2 9 】

☒ 29




【 図 3 0 】

☒ 30




【 図 3 1 】

図 31




【 図 3 2 】

图 32




【 図 3 3 】

图 33



【図 34】

図 34




【図 35】

図 35

PTF	使用状態 (使用中)	有効 / 無効	次回参照データの状態	状態の符号
毎回検証 (ETV)	0	0	外部メモリ(未検証)	ND1
	1	1	内部メモリ(検証済み)	ND2
1回検証 (OTV)	0	0	外部メモリ(未検証)	ND3
	1	1	外部メモリ(検証済み)	ND4
検証なし (NOV)	1	1	外部メモリ(検証なし)	ND5


【図 36】

図 36




【図 37】

図 37




【図 39】

図 39




【図 38】

図 38




【図 40】

図 40




【 図 4 9 】

図 49




【 図 5 0 】

図 50




【 図 5 1 】

図 51



【 図 5 2 】

図 52




【 図 5 3 】

図 53

	ビット数	フィールド	細目	ビット数
i	128	共通ページインデックス	ページアドレスインデックス	52
			レベル	3
		Count		73
j	128	(Count)		120(108)
		暗号ブロックのシーケンス番号		8(20)


【図 54】

図 54



【図 55】

図 55



フロントページの続き

(72)発明者 林 良太郎
東京都港区芝浦一丁目1番1号 株式会社東芝内

審査官 金沢 史明

(56)参考文献 特開2012-068959(JP, A)
特表2013-522702(JP, A)
米国特許出願公開第2010/0153732(US, A1)
米国特許出願公開第2008/0141266(US, A1)
Siddhartha Chhabra et al., SecureME: A Hardware-Software Approach to Full System Security, Proceedings of the international conference on Supercomputing (ICS '11), 米国, ACM, 2011年 5月31日, pp. 108-119

(58)調査した分野(Int.Cl., DB名)
G06F 21/64
G06F 12/1009
G06F 12/1036