

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-157828

(P2016-157828A)

(43) 公開日 平成28年9月1日(2016.9.1)

(51) Int.Cl.	F I	テーマコード (参考)
H O 1 L 29/786 (2006.01)	H O 1 L 29/78 6 1 8 B	4 M 1 0 6
H O 1 L 21/336 (2006.01)	H O 1 L 29/78 6 2 4	5 F 0 8 3
H O 1 L 21/8242 (2006.01)	H O 1 L 27/10 3 2 1	5 F 1 1 0
H O 1 L 27/108 (2006.01)	H O 1 L 27/10 6 2 1 C	
H O 1 L 21/66 (2006.01)	H O 1 L 27/10 6 7 1 Z	
審査請求 未請求 請求項の数 9 O L (全 62 頁) 最終頁に続く		

(21) 出願番号	特願2015-34746 (P2015-34746)	(71) 出願人	000153878
(22) 出願日	平成27年2月25日 (2015.2.25)		株式会社半導体エネルギー研究所
			神奈川県厚木市長谷398番地
		(72) 発明者	石原 典隆
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	高須 貴子
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		Fターム(参考)	4M106 AA10 CA01 CA70 CB01 CB07 CB12
			5F083 AD02 AD24 AD49 AD69 GA06 GA10 GA25 JA02 JA05 JA06 JA19 JA36 JA37 JA39 JA42 JA56 JA60
			最終頁に続く

(54) 【発明の名称】 酸化物半導体、および該酸化物半導体を用いた半導体装置


(57) 【要約】

【課題】室温近傍の酸化物半導体のキャリア濃度を算出する評価方法により評価した酸化物半導体を用いた半導体装置を提供する。

【解決手段】酸化物半導体を有し、かつ、しきい値電圧が0 Vより大きいトランジスタにおいて、式(1)を用いて、測定温度が493 K以上でかつ、それぞれ異なる測定温度における酸化物半導体のキャリア濃度を3点以上測定し、測定したキャリア濃度と測定温度の逆数との相関を測定したキャリア濃度を片対数としてプロットし、プロットした各点を結ぶと直線になり、プロットした各点から最小二乗法により外挿して測定温度が493 K未満における酸化物半導体キャリア濃度を算出する。

$$N(T) \propto \exp\left(\frac{-E_D}{kT}\right) \quad (1)$$

ただし、数式中、N(T)は絶対温度におけるキャリア濃度[個/cm³]、E_Dは酸化物半導体の伝導帯下端とドナー準位のエネルギー差[eV]、kはボルツマン定数、Tは絶対温度[K]をそれぞれ表す。



【特許請求の範囲】

【請求項 1】

エネルギーが 1.5 eV 以上 2.3 eV 以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{12} \text{ 個} / \text{cm}^3$ 未満であることを特徴とする酸化物半導体。

【請求項 2】

エネルギーが 1.5 eV 以上 2.3 eV 以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{10} \text{ 個} / \text{cm}^3$ 未満であることを特徴とする酸化物半導体。

【請求項 3】

エネルギーが 1.5 eV 以上 2.3 eV 以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^7 \text{ 個} / \text{cm}^3$ 未満であることを特徴とする酸化物半導体。

【請求項 4】

請求項 1 乃至請求項 3 のいずれかーにおいて、

前記酸化物半導体は、インジウム、ガリウム及び亜鉛を含むことを特徴とする酸化物半導体。

【請求項 5】

酸化物半導体を有し、

前記酸化物半導体は、トランジスタのチャネル形成領域を有し、

前記チャネル形成領域は、エネルギーが 1.5 eV 以上 2.3 eV 以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{12} \text{ 個} / \text{cm}^3$ 未満であることを特徴とする半導体装置。

【請求項 6】

酸化物半導体を有し、

前記酸化物半導体は、トランジスタのチャネル形成領域を有し、

前記チャネル形成領域は、エネルギーが 1.5 eV 以上 2.3 eV 以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{10} \text{ 個} / \text{cm}^3$ 未満であることを特徴とする半導体装置。

【請求項 7】

酸化物半導体を有し、

前記酸化物半導体は、トランジスタのチャネル形成領域を有し、

前記チャネル形成領域は、エネルギーが 1.5 eV 以上 2.3 eV 以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^7 \text{ 個} / \text{cm}^3$ 未満であることを特徴とする半導体装置。

【請求項 8】

請求項 5 乃至請求項 7 のいずれかーにおいて、

前記酸化物半導体は、インジウム、ガリウム及び亜鉛を含むことを特徴とする半導体装置。

【請求項 9】

請求項 5 乃至請求項 8 のいずれかーにおいて、

前記酸化物半導体膜に接する絶縁体を有し、

前記絶縁体は、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、酸化物半導体および該酸化物半導体を用いた半導体装置に関する。

【0002】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明

10

20

30

40

50

の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

【0003】

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、電子機器は、半導体装置を有する場合がある。

10

【背景技術】

【0004】

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（IC）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

【0005】

例えば、酸化物半導体として酸化亜鉛、またはIn-Ga-Zn系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献1および特許文献2参照）。

20

【0006】

また、非特許文献1においては、非晶質のIn-Ga-Zn-O膜において、 $1 \times 10^{20} / \text{cm}^3$ 以上の非常に高密度の欠陥準位が観察され、熱処理によりほぼ半減すると報告がなされている。

【先行技術文献】

【非特許文献】

【0007】

【非特許文献1】神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、2009年9月号、Vol. 44、pp. 621 - 633

30

【特許文献】

【0008】

【特許文献1】特開2007-123861号公報

【特許文献2】特開2007-96055号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

酸化物半導体を用いたトランジスタでは、例えば、酸化物半導体の欠陥準位の密度が上述の値であると、しきい値電圧の変動などの電気特性の変動を招く恐れがある。このようなトランジスタの電気特性の変動は、これを用いた半導体装置の信頼性を低下させる要因となる。

40

【0010】

酸化物半導体の欠陥準位の密度を低減するため、酸化物半導体中の不純物や欠陥（酸素欠陥など）を低減させ、酸化物半導体を高純度真性にするすることで半導体装置に安定な電気特性を付与することができる。

【0011】

しかし、高純度真性な酸化物半導体を用いたトランジスタでは、しきい値電圧が0Vより大きいノーマリーオフ特性を有するため、ゲート電極に印加を行わない場合、酸化物半導体は絶縁性が高く、電流をほとんど流さない状態となる。このため、室温での酸化物半導体の電気特性を測定することは困難であった。

【0012】

50

上記問題を鑑み、本発明の一態様は、高純度真性な酸化物半導体を用いたトランジスタの酸化物半導体の電気特性を算出する評価方法を提供することを目的の一とする。また、当該評価方法により、室温近傍の酸化物半導体のキャリア濃度を算出することを目的の一とする。また、新規な酸化物半導体の評価方法を提供することを目的の一とする。また、当該評価方法により評価した酸化物半導体を用いた半導体装置を提供することを目的の一とする。

【課題を解決するための手段】

【0013】

本発明の一態様は、エネルギーが1.5 eV以上2.3 eV以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{12} \text{個} / \text{cm}^3$ 未満であることを特徴とする酸化物半導体である。

10

【0014】

また、本発明の他の一態様は、エネルギーが1.5 eV以上2.3 eV以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{10} \text{個} / \text{cm}^3$ 未満であることを特徴とする酸化物半導体である。

【0015】

また、本発明の他の一態様は、エネルギーが1.5 eV以上2.3 eV以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^7 \text{個} / \text{cm}^3$ 未満であることを特徴とする酸化物半導体である。

20

【0016】

また、上記構成において、酸化物半導体は、インジウム、ガリウム及び亜鉛を含むことが好ましい。

【0017】

また、本発明の他の一態様は、酸化物半導体を有し、酸化物半導体は、トランジスタのチャネル形成領域を有し、チャネル形成領域は、エネルギーが1.5 eV以上2.3 eV以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{12} \text{個} / \text{cm}^3$ 未満であることを特徴とする半導体装置である。

30

【0018】

また、本発明の他の一態様は、酸化物半導体を有し、酸化物半導体は、トランジスタのチャネル形成領域を有し、チャネル形成領域は、エネルギーが1.5 eV以上2.3 eV以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^{10} \text{個} / \text{cm}^3$ 未満であることを特徴とする半導体装置である。

【0019】

また、本発明の他の一態様は、酸化物半導体は、トランジスタのチャネル形成領域を有し、チャネル形成領域は、エネルギーが1.5 eV以上2.3 eV以下の範囲において、CPMにより測定された局在準位の吸収係数が $3 \times 10^{-3} / \text{cm}$ 以下、かつ、キャリア濃度が $1.0 \times 10^7 \text{個} / \text{cm}^3$ 未満であることを特徴とする半導体装置である。

40

【0020】

また、上記構成において、酸化物半導体は、インジウム、ガリウム及び亜鉛を含むことが好ましい。

【0021】

また、上記構成において、酸化物半導体膜に接する絶縁体を有し、絶縁体は、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有することが好ましい。

【発明の効果】

【0022】

高純度真性な酸化物半導体を用いたトランジスタの酸化物半導体の電気特性を算出する

50

評価方法を提供することができる。また、当該評価方法により、室温近傍の酸化物半導体のキャリア濃度を算出することができる。また、新規な酸化物半導体の評価方法を提供することができる。また、当該評価方法により評価した酸化物半導体を用いた半導体装置を提供することができる。

【 0 0 2 3 】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

10

【 0 0 2 4 】

【図 1】酸化物半導体の評価方法のフローを説明する図。

【図 2】酸化物半導体のキャリア濃度の温度依存性について説明する図。

【図 3】低温領域の酸化物半導体のキャリア濃度の評価方法を説明する図。

【図 4】低温領域の酸化物半導体のキャリア濃度の評価方法を説明する図。

【図 5】Si トランジスタの移動度のチャンネル長依存性の実測値とフォノン散乱による移動度のチャンネル長依存性の計算値との比較を示す図。

【図 6】OS トランジスタの移動度のチャンネル長依存性の実測値とフォノン散乱による移動度のチャンネル長依存性の計算値との比較を示す図。

【図 7】トランジスタの構成例を示す上面図および断面図。

20

【図 8】トランジスタの構成例を示す断面図およびエネルギーバンド図。

【図 9】トランジスタの作製方法を示す断面図。

【図 10】トランジスタの作製方法を示す断面図。

【図 11】トランジスタの構成例を示す断面図。

【図 12】トランジスタの構成例を示す断面図。

【図 13】トランジスタの構成例を示す断面図。

【図 14】トランジスタの構成例を示す上面図および断面図。

【図 15】トランジスタの構成例を示す上面図および断面図。

【図 16】トランジスタの一部を示す断面図。

【図 17】記憶装置の一例を示す回路図。

30

【図 18】本発明の一態様に係る半導体装置を示す断面図。

【図 19】CPU の一例を示すブロック図。

【図 20】本発明の一態様に係る表示装置の上面図および回路図。

【図 21】本発明の一態様に係る表示装置の上面図および回路図。

【図 22】電子機器の一例を示す図。

【図 23】RF デバイスの一例を示す図。

【図 24】CAAC - OS の断面におけるCs 補正高分解能TEM 像、およびCAAC - OS の断面模式図。

【図 25】CAAC - OS の平面におけるCs 補正高分解能TEM 像。

【図 26】CAAC - OS および単結晶酸化物半導体のXRD による構造解析を説明する図。

40

【図 27】CAAC - OS の電子回折パターンを示す図。

【図 28】In - Ga - Zn 酸化物の電子照射による結晶部の変化を示す図。

【発明を実施するための形態】

【 0 0 2 5 】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共

50

通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。

【 0 0 2 6 】

また、本明細書にて用いる第 1、第 2、第 3 などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第 1 の」を「第 2 の」または「第 3 の」などと適宜置き換えて説明することができる。

【 0 0 2 7 】

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

10

【 0 0 2 8 】

また、電圧とは 2 点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電氣的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

【 0 0 2 9 】

なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。また、「絶縁体」という表記と、「絶縁膜（または絶縁層）」という表記と、を互いに入れ替えることが可能である。また、「導電体」という表記と、「導電膜（または導電層）」という表記と、を互いに入れ替えることが可能である。また、「半導体」という表記は、「半導体膜（または半導体層）」という表記と、を互いに入れ替えることが可能である。

20

【 0 0 3 0 】

（実施の形態 1）

本実施の形態では、本発明の一態様に係る酸化物半導体の評価方法の一例について図 1 乃至図 6 を参照して説明する。

【 0 0 3 1 】

まず、酸化物半導体を有するトランジスタを用意する（図 1 のステップ S 1）。なお、酸化物半導体は、高純度真性であり、不純物や欠陥を極限まで低減した状態であることが好ましい。該トランジスタの詳細は実施の形態 2 で述べる。

30

【 0 0 3 2 】

次に、トランジスタがノーマリーオフか否かを調べるためにトランジスタの $I_d - V_g$ 特性の評価を行う（図 1 のステップ S 2）。なお、トランジスタがノーマリーオフである場合、 $I_d - V_g$ 特性の評価より導かれるトランジスタのしきい値電圧は 0 V より大きくなる。トランジスタが非導通状態であるときには、トランジスタをノーマリーオフとすることができるため、リーク電流を低減することができる。

【 0 0 3 3 】

次に、測定温度を 493 K 以上にしたときの酸化物半導体のキャリア濃度を測定する（図 1 のステップ S 3）。このとき、少なくともそれぞれ測定温度が異なる 3 点以上を測定する。また、キャリア濃度の測定には下記の式（1）を用いる。

40

【 0 0 3 4 】

【数 1】

$$N(T) \propto \exp\left(\frac{-E_D}{kT}\right) \quad (1)$$

【 0 0 3 5 】

数式中、 $N(T)$ は絶対温度におけるキャリア濃度 [個 / cm^3]、 E_D は酸化物半導体の伝導帯下端とドナー準位のエネルギー差 [eV]、 k はボルツマン定数、 T は絶対温

50

度 [K] をそれぞれ表す。

【 0 0 3 6 】

測定後、測定した点を後に説明するキャリア濃度と測定温度の逆数との相関をグラフにしてプロットする（図 3 参照）。なお、このとき、キャリア濃度を対数とする。また、プロットした各点を結ぶと直線になるものとする。

【 0 0 3 7 】

ここで、測定温度を高温（ここでは、493 K）としている理由を説明する。

【 0 0 3 8 】

酸化物半導体は、高純度化することによりドナー準位（たとえば、酸素欠損（ V_O ともいう）に水素が入っている（ V_OH ともいう）準位）の密度が低減され、キャリア濃度が大幅に低減される。また、キャリア濃度が大幅に低減したことによる移動度の低減に加え、低温（たとえば300 K）によって電子が伝導帯に励起しにくいため移動度が低減してしまう。さらにドナー準位が0.1 eVと深いため、低温では不活性状態になっている（図 2（A）参照）。

【 0 0 3 9 】

一般に、シリコンなどの半導体は低温から高温に変化させるとキャリア濃度は上昇するが、フォノン散乱（格子振動（フォノン）による散乱、具体的には原子配列の周期性のために隣接原子が互いに影響しあって特定の振動モードで振動する際の電子の散乱）の影響により移動度が低下してしまう。そのため、高温状態においても、電子の移動が起こりにくく、高温状態での半導体の評価は困難である。

【 0 0 4 0 】

一方、酸化物半導体は、高温では、熱エネルギーが大きくなり、電子は伝導帯に励起しやすくなり、伝導に寄与しやすくなる活性状態になっている（図 2（B）参照）。また、低温から高温に変化させていくとキャリア濃度は上昇し、移動度においても上昇する。このため、電子が流れやすくなり、電流を測定することが可能となる。よって、高温状態での酸化物半導体のキャリア濃度を測定するが可能となる。なお、ここでは、酸化物半導体にIn、Ga、Znを含む酸化物（In-Ga-Zn酸化物ともいう）を用いる。

【 0 0 4 1 】

なお、酸化物半導体の移動度においても上昇する理由としては、フォノン散乱の影響がない、または小さいことが関係している示唆される。したがって、高温状態にすることで電気測定を困難とする主な要因である、高純度化によるキャリア濃度の低減と低温による移動度自体の低減および深いドナー準位の影響を効率的に改善することができる。

【 0 0 4 2 】

ここで、キャリアの伝導機構はマティーン則では式（2）のように表すことができる。

【 0 0 4 3 】

【数 2】

$$\frac{1}{\mu_{eff}} = \frac{1}{\mu_{CD}} + \frac{1}{\mu_{phonon}} + \frac{1}{\mu_{impurity}} + \frac{1}{\mu_{roughness}} \quad (2)$$

【 0 0 4 4 】

式（2）において μ_{eff} は実行移動度である。 μ_{CD} はCation Disorderによる散乱を示しており、例えば酸化物半導体の一つであるIn-Ga-Zn酸化物の場合ではGaとZnのランダム配置による散乱等に対応する。式（2）において、 μ_{phonon} はフォノン散乱を示しており、音響フォノン散乱および光学フォノン散乱の2種類が存在する。また、 $\mu_{impurity}$ はドナーイオンなどの荷電不純物による散乱（以下、不純物散乱ともいう）を示している。また、 $\mu_{roughness}$ は絶縁膜と半導体膜の界面ラフネスによる散乱（以下、界面散乱ともいう）を示している。

【 0 0 4 5 】

式（2）の中にある界面散乱に関しては実施の形態2で説明する埋め込みチャネルを用

10

20

30

40

50

いて低減することが可能である。また、不純物散乱に関しては高純度真性な半導体を形成することで低減可能である。したがって、酸化物半導体における電子の実効移動度は、半導体組成による C a t i o n D i s o r d e r による散乱やフォノン散乱が主要な散乱要因となる。

【 0 0 4 6 】

ここで、電界強度はフォノン散乱との関連性が高いため、以下の計算を行った。

【 0 0 4 7 】

フォノン散乱が無視でき、ドリフト電界（ドレイン電界）の強度が小さい場合、電子のドリフト速度は、式（ 3 ）に示すように、電界強度に比例する。

【 0 0 4 8 】

【数 3】

$$v_d = \mu_0 E \quad (3)$$

【 0 0 4 9 】

式（ 3 ）において、 v_d は電子のドリフト速度、 μ_0 は低電界での電子の移動度で、電子のドリフト速度とドリフト電界の間の比例係数 E は電界強度である。

【 0 0 5 0 】

トランジスタのチャネル長が短くなり、ドレイン電界強度が大きくなると、電子のドリフト速度が高速化し、電子温度が格子温度よりも高い状態（ホットエレクトロン）になる。ホットエレクトロンは音響フォノンを励起することでエネルギーを散逸し易くなり、式（ 3 ）で示した比例関係が成立しなくなる。音響フォノンによるエネルギー散逸を考慮すると、電子のドリフト速度とドリフト電界の関係は、式（ 4 ）に示すように修正される。

【 0 0 5 1 】

【数 4】

$$v_d = \mu_0 E \sqrt{\frac{T}{T_e}} \quad (4)$$

【 0 0 5 2 】

式（ 4 ）において、 T_e は電子温度、 T は格子温度である。また T_e / T は、式（ 5 ）で表すことができる。

【 0 0 5 3 】

【数 5】

$$\frac{T_e}{T} = \frac{1}{2} \left\{ 1 + \left[1 + \frac{3\pi}{8} \left(\frac{\mu_0 E}{C_s} \right)^2 \right]^{1/2} \right\} \quad (5)$$

【 0 0 5 4 】

式（ 5 ）において、 C_s は固体中の音速である。フォノン散乱以外の散乱過程は、 μ_0 に繰り込まれている。式（ 4 ）、式（ 5 ）は、電子のドリフト速度が結晶の音速を上回る程速くなると、電子温度が格子温度よりも高くなり、電子がエネルギーを散逸し易くなる、ということを示している。

【 0 0 5 5 】

さらに電子が加速され、電子の運動エネルギーが光学フォノンのエネルギー E_p と同程度となると、電子が電界から得たエネルギーは全て光学フォノンの励起で散逸されるようになる。そのため、電界を強くしてもそれ以上には電子のドリフト速度が増加しなくなる。これは速度飽和と言われる現象であり、速度飽和を起こした電子の速度（飽和速度） v_{SAT} は、式（ 6 ）で表すことができる。式（ 6 ）において、 m_0 は自由電子質量である

10

20

30

40

50

。

【 0 0 5 6 】

【 数 6 】

$$v_{sat} = \sqrt{\frac{8E_P}{3\pi m_0}} \quad (6)$$

【 0 0 5 7 】

シリコンを半導体を用いたトランジスタ（Siトランジスタともいう）および酸化物半導体を用いたトランジスタ（OSトランジスタともいう）に関して計算を行う場合、表 1 に示すようなパラメータを用いた。なお、 m_0 は静止時の電子の質量である。本実施の形態では、OSトランジスタに用いる酸化物半導体を In - Ga - Zn 酸化物（In : Ga : Zn = 1 : 1 : 1（原子数比））として計算している。

【 0 0 5 8 】

【 表 1 】

	Si	OS: IGZO(111)	単位
μ_0 (低電界のドリフト移動度)	1000	10	cm^2/Vsec
C_s (結晶中の音速)	7E+05	6E+05	cm/sec
E_p (光学フォノンのエネルギー)	63	10	meV

【 0 0 5 9 】

図 5 にドレイン電圧を 1 V に固定した時の、SOI（Silicon on insulator）を用いた Si トランジスタ（チャネル幅 $8 \mu\text{m}$ ）の線形領域での電子の電界効果移動度のチャネル長依存性の実測値とフォノン散乱による電子移動度のチャネル長依存性の計算値との比較を示す。図 5 では、低電界での電子移動度を $\mu_0 = 650 [\text{cm}^2/\text{V} \cdot \text{s}]$ として、電子移動度のチャネル長依存性を算出した。図 5 の実測値と計算値のチャネル長依存性の傾向は概略良く一致しており、電子移動度のチャネル長依存性は、ホットキャリアによるフォノン散乱が支配的な要因であることを裏付けていることがわかる。

【 0 0 6 0 】

次に、図 6 に、ドレイン電圧を 1 V に固定した時の、OSトランジスタ（チャネル幅 $10 \mu\text{m}$ ）の線形領域での電子の電界効果移動度のチャネル長依存性の実測値とフォノン散乱による電子移動度のチャネル長依存性の計算値との比較を示す。図 6 の実測値と計算値のチャネル長依存性の傾向は、概略一致している。図 6 からチャネル長 $0.45 \mu\text{m}$ までチャネル長を短くしても、電子の線形領域での電界効果移動度はほぼ一定で、音響フォノンによる明確な移動度の劣化は見られていない。

【 0 0 6 1 】

これらの結果から、OSトランジスタの移動度はフォノン散乱の影響がない、または小さいことが確認できた。

【 0 0 6 2 】

次に、プロットした各点から最小二乗法により測定温度が 493 K 未満の領域に外挿する（図 1 のステップ S 4 および図 4 参照）。

【 0 0 6 3 】

次に、外挿した直線から予測される測定が不可能な温度領域（たとえば 300 K ）の酸化物半導体のキャリア濃度を算出する（図 1 のステップ S 5）。なお、本実施の形態では、たとえば、 300 K での酸化物半導体のキャリア濃度は上記評価方法により近似曲線だ

10

20

30

40

50

とすると 1.0×10^{10} 個 / cm^3 未満であることが算出され、近似により外挿した直線だとすると 1.0×10^7 個 / cm^3 未満であることが算出された。

【0064】

上記ステップより測定が不可能な温度領域の酸化物半導体のキャリア濃度を算出することができ、該酸化物半導体のトランジスタの電気特性を評価することができる。また、該トランジスタを用いた半導体装置を提供することができる。

【0065】

(実施の形態2)

本実施の形態では、実施の形態1で用いたトランジスタの一例について説明する。

【0066】

10

<トランジスタの構成例1>

図7(A)乃至図7(D)は、トランジスタ600の上面図および断面図である。図7(A)は上面図であり、図7(A)に示す一点鎖線Y1-Y2方向の断面が図7(B)に相当し、図7(A)に示す一点鎖線X1-X2方向の断面が図7(C)に相当し、図7(A)に示す一点鎖線X3-X4方向の断面が図7(D)に相当する。なお、図7(A)乃至図7(D)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Y1-Y2方向をチャネル長方向、一点鎖線X1-X2方向をチャネル幅方向と呼称する場合がある。

【0067】

20

なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

【0068】

30

チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースまたはドレインの幅をいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

【0069】

40

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示されるチャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

【0070】

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

50

【0071】

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャンネル幅を、「囲い込みチャンネル幅 (SCW: Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャンネル幅と記載した場合には、囲い込みチャンネル幅または見かけ上のチャンネル幅を指す場合がある。または、本明細書では、単にチャンネル幅と記載した場合には、実効的なチャンネル幅を指す場合がある。なお、チャンネル長、チャンネル幅、実効的なチャンネル幅、見かけ上のチャンネル幅、囲い込みチャンネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、値を決定することができる。

10

【0072】

なお、トランジスタの電界効果移動度や、チャンネル幅当たりの電流値などを計算して求める場合、囲い込みチャンネル幅を用いて計算する場合がある。その場合には、実効的なチャンネル幅を用いて計算する場合とは異なる値をとる場合がある。

【0073】

トランジスタ600は、基板640と、基板640上の絶縁膜651と、絶縁膜651上に形成された導電膜674と、絶縁膜651および導電膜674上に形成された絶縁膜656と、絶縁膜656上に形成された絶縁膜652と、絶縁膜652上に、酸化物膜661、半導体膜662の順で形成された積層と、半導体膜662の上面と接する導電膜671および導電膜672と、酸化物膜661、半導体膜662、導電膜671および導電膜672と接する酸化物膜663と、酸化物膜663上の絶縁膜653および導電膜673と、導電膜673および絶縁膜653上の絶縁膜654と、絶縁膜654上の絶縁膜655を有する。なお、酸化物膜661、半導体膜662および酸化物膜663をまとめて、多層膜660と呼称する。

20

【0074】

導電膜671は、トランジスタ600のソース電極としての機能を有する。導電膜672は、トランジスタ600のドレイン電極としての機能を有する。

【0075】

導電膜673は、トランジスタ600の第1のゲート電極としての機能を有する。

【0076】

絶縁膜653は、トランジスタ600の第1のゲート絶縁膜としての機能を有する。

30

【0077】

導電膜674は、トランジスタ600の第2のゲート電極としての機能を有する。

【0078】

絶縁膜656および絶縁膜652は、トランジスタ600の第2のゲート絶縁膜としての機能を有する。

【0079】

導電膜673と導電膜674は同じ電位が与えられてもよいし、異なる電位が与えられてもよい。また、導電膜674は、場合によっては省略することもできる。

【0080】

図7(C)に示すように、半導体膜662の側面は、導電膜673に囲まれている。上記構成をとることで、導電膜673の電界によって、半導体膜662を電氣的に取り囲むことができる(導電膜(ゲート電極)の電界によって、半導体膜を電氣的に取り囲むトランジスタの構造を、surrounded channel (s-channel) 構造とよぶ)。そのため、半導体膜662の全体(バルク)にチャンネルが形成される場合がある。s-channel 構造は、トランジスタのソース・ドレイン間に大電流を流すことができ、導通時の電流(オン電流)を高くすることができる。また、s-channel 構造は、高周波でも動作可能なトランジスタを提供することができる。

40

【0081】

s-channel 構造は、高いオン電流が得られるため、LSI (Large Sc

50

ale Integration) など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャンネル長が好ましくは10nm以上、1μm未満、さらに好ましくは10nm以上、100nm未満、さらに好ましくは10nm以上、70nm未満、さらに好ましくは10nm以上、60nm未満、さらに好ましくは10nm以上、30nm未満の領域を有する。例えば、トランジスタは、チャンネル幅が好ましくは10nm以上、1μm未満、さらに好ましくは10nm以上、100nm未満、さらに好ましくは10nm以上、70nm未満、さらに好ましくは10nm以上、60nm未満、さらに好ましくは10nm以上、30nm未満の領域を有する。

10

【0082】

s-channel構造は、高いオン電流が得られるため、高周波での動作が要求されるトランジスタに適した構造といえる。該トランジスタを有する半導体装置は、高周波で動作可能な半導体装置とすることが可能となる。

【0083】

また、s-channel構造は、高いオン電流が得られるため、電力制御用のトランジスタに適した構造といえる。s-channel構造を電力制御用のトランジスタに用いる場合は、高耐圧、高電流が要求されるため、チャンネル長およびチャンネル幅が長い方が好ましい。例えば、トランジスタは、チャンネル長が好ましくは1μm以上、さらに好ましくは10μm以上、さらに好ましくは100μm以上の領域を有することが好ましい。また、トランジスタは、チャンネル幅が好ましくは1μm以上、さらに好ましくは10μm以上、さらに好ましくは100μm以上の領域を有することが好ましい。この場合、トランジスタは、チャンネル長が1cm未満の領域、およびチャンネル幅が1cm未満の領域を有していればよい。

20

【0084】

絶縁膜651は、基板640と導電膜674を電氣的に分離させる機能を有する。

【0085】

絶縁膜652は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜652から脱離した酸素は酸化物半導体を含む多層膜660に供給され、酸化物半導体中の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。

30

【0086】

化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、TDS (Thermal Desorption Spectroscopy) 分析にて、膜の表面温度が100 以上700 以下、酸素原子に換算しての酸素の脱離量が 1.0×10^{18} atoms/cm³ 以上、好ましくは 3.0×10^{20} atoms/cm³ 以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100 以上700 以下、または100 以上500 以下の範囲が好ましい。

40

【0087】

絶縁膜656は、絶縁膜652に含まれる酸素が、導電膜674に含まれる金属と結びつき、絶縁膜652に含まれる酸素が減少することを防ぐ機能を有する。

【0088】

絶縁膜654は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜654を設けることで、多層膜660からの酸素の外部への拡散と、外部から多層膜660への水素、水等の入り込みを防ぐことができる。

【0089】

< 多層膜の説明 >

50

次に、酸化物膜 6 6 1、半導体膜 6 6 2、酸化物膜 6 6 3 などに適用可能な酸化物および半導体について説明する。

【0090】

トランジスタ 6 0 0 は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いことが好適である。ここでは、オフ電流が低いとは、室温において、ソースとドレインとの間の電圧を 10 V とし、チャネル幅 1 μm あたりの規格化されたオフ電流が 1.0×10^{-21} A 以下であることをいう。このようにオフ電流が低いトランジスタとしては、半導体に酸化物半導体を有するトランジスタが挙げられる。

【0091】

半導体膜 6 6 2 は、例えば、インジウム（In）を含む酸化物半導体膜である。半導体膜 6 6 2 は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体膜 6 6 2 は、元素 M を含むと好ましい。元素 M は、好ましくは、アルミニウム（Al）、ガリウム（Ga）、イットリウム（Y）またはスズ（Sn）などとする。そのほかの元素 M に適用可能な元素としては、ホウ素（B）、シリコン（Si）、チタン（Ti）、鉄（Fe）、ニッケル（Ni）、ゲルマニウム（Ge）、イットリウム（Y）、ジルコニウム（Zr）、モリブデン（Mo）、ランタン（La）、セリウム（Ce）、ネオジム（Nd）、ハフニウム（Hf）、タンタル（Ta）、タングステン（W）などがある。ただし、元素 M として、前述の元素を複数組み合わせても構わない場合がある。元素 M は、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素 M は、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体膜 6 6 2 は、亜鉛（Zn）を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。

【0092】

ただし、半導体膜 6 6 2 は、インジウムを含む酸化物半導体に限定されない。半導体膜 6 6 2 は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。

【0093】

半導体膜 6 6 2 は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体膜 6 6 2 のエネルギーギャップは、例えば、2.5 eV 以上 4.2 eV 以下、好ましくは 2.8 eV 以上 3.8 eV 以下、さらに好ましくは 3 eV 以上 3.5 eV 以下とする。

【0094】

半導体膜 6 6 2 は、後述する C A A C - O S 膜であることが好ましい。

【0095】

また、半導体膜 6 6 2 は、キャリア濃度の低い酸化物半導体膜であることが好ましい。具体的には、 1.0×10^{12} 個 / cm^3 未満、好ましくは 1.0×10^{10} 個 / cm^3 未満、さらに好ましくは 1.0×10^7 個 / cm^3 未満である。また、キャリア濃度の下限は 1×10^{-9} 個 / cm^3 以上である。なお、上記の範囲のキャリア濃度は、実施の形態 1 で説明した方法によって評価することができる。また、このような酸化物半導体を、高純度真性または実質的に高純度真性の酸化物半導体ともいう。

【0096】

また、酸化物膜 6 6 1 および酸化物膜 6 6 3 は、半導体膜 6 6 2 を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物膜である。半導体膜 6 6 2 を構成する酸素以外の元素一種以上、または二種以上から酸化物膜 6 6 1 および酸化物膜 6 6 3 が構成されるため、酸化物膜 6 6 1 と半導体膜 6 6 2 との界面、および半導体膜 6 6 2 と酸化物膜 6 6 3 との界面において、界面準位が形成されにくい。

【0097】

なお、酸化物膜 6 6 1 が In - M - Zn 酸化物のとき、In および M の和を 100 atomic % としたとき、好ましくは In が 50 atomic % 未満、M が 50 atomic % 未満、

10

20

30

40

50

c %より高く、さらに好ましくはInが25 atomic %未満、Mが75 atomic %より高いとする。酸化物膜661をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=1:3:2が好ましい。

【0098】

また、半導体膜662がIn-M-Zn酸化物のとき、InおよびMの和を100 atomic %としたとき、好ましくはInが25 atomic %より高く、Mが75 atomic %未満、さらに好ましくはInが34 atomic %より高く、Mが66 atomic %未満とする。半導体膜662をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。特に、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される半導体膜662の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。

【0099】

また、酸化物膜663がIn-M-Zn酸化物のとき、InおよびMの和を100 atomic %としたとき、好ましくはInが50 atomic %未満、Mが50 atomic %より高く、さらに好ましくはInが25 atomic %未満、Mが75 atomic %より高くする。なお、酸化物膜663は、酸化物膜661と同種の酸化物を用いても構わない。ただし、酸化物膜661または/および酸化物膜663がインジウムを含まなくても構わない場合がある。例えば、酸化物膜661または/および酸化物膜663が酸化ガリウムであっても構わない。

【0100】

次に、酸化物膜661、半導体膜662、および酸化物膜663の積層により構成される多層膜660の機能およびその効果について、図8(B)に示すエネルギーバンド構造図を用いて説明する。図8(A)は、図7(B)に示すトランジスタ600のチャネル部分を拡大した図で、図8(B)は、図8(A)にA1-A2の鎖線で示した部位のエネルギーバンド構造を示している。また、図8(B)は、トランジスタ600のチャネル形成領域のエネルギーバンド構造を示している。

【0101】

図8(B)中、Ec652、Ec661、Ec662、Ec663、Ec653は、それぞれ、絶縁膜652、酸化物膜661、半導体膜662、酸化物膜663、絶縁膜653の伝導帯下端のエネルギーを示している。

【0102】

ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう)は、真空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう)からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリブソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS: Ultraviolet Photoelectron Spectroscopy)装置を用いて測定できる。

【0103】

絶縁膜652と絶縁膜653は絶縁体であるため、Ec653とEc652は、Ec661、Ec662、およびEc663よりも真空準位に近い(電子親和力が小さい)。

【0104】

半導体膜662は、酸化物膜661および酸化物膜663よりも電子親和力の大きい酸化物を用いる。例えば、半導体膜662として、酸化物膜661および酸化物膜663よりも電子親和力の0.07 eV以上1.3 eV以下、好ましくは0.1 eV以上0.7 eV以下、さらに好ましくは0.15 eV以上0.4 eV以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。

【0105】

なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、酸化物膜 663 がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合 $[Ga / (In + Ga)]$ は、例えば、70%以上、好ましくは80%以上、さらに好ましくは90%以上とする。

【0106】

このとき、ゲート電圧を印加すると、酸化物膜 661、半導体膜 662、酸化物膜 663 のうち、電子親和力の大きい半導体膜 662 にチャネルが形成される。

【0107】

ここで、酸化物膜 661 と半導体膜 662 との間には、酸化物膜 661 と半導体膜 662 との混合領域を有する場合がある。また、半導体膜 662 と酸化物膜 663 との間には、半導体膜 662 と酸化物膜 663 との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物膜 661、半導体膜 662 および酸化物膜 663 の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。なお、このように酸化物膜 661、半導体膜 662 および酸化物膜 663 の積層体のエネルギーが連続的に変化する構造を U 字型井戸構造ともいう。このような構成で形成されたチャネルを埋め込みチャネルということもできる。

【0108】

このとき、電子は、酸化物膜 661 中および酸化物膜 663 中ではなく、半導体膜 662 中を主として移動する。上述したように、酸化物膜 661 および半導体膜 662 の界面における界面準位密度、半導体膜 662 と酸化物膜 663 との界面における界面準位密度を低くすることによって、半導体膜 662 中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。

【0109】

トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。

【0110】

トランジスタのオン電流を高くするためには、例えば、半導体膜 662 の上面または下面（被形成面、ここでは酸化物膜 661）の、 $1\mu m \times 1\mu m$ の範囲における二乗平均平方根（RMS: Root Mean Square）粗さが 1nm 未満、好ましくは 0.6nm 未満、さらに好ましくは 0.5nm 未満、より好ましくは 0.4nm 未満とすればよい。また、 $1\mu m \times 1\mu m$ の範囲における平均面粗さ（Ra ともいう。）が 1nm 未満、好ましくは 0.6nm 未満、さらに好ましくは 0.5nm 未満、より好ましくは 0.4nm 未満とすればよい。また、 $1\mu m \times 1\mu m$ の範囲における最大高低差（P-V ともいう。）が 10nm 未満、好ましくは 9nm 未満、さらに好ましくは 8nm 未満、より好ましくは 7nm 未満とすればよい。RMS 粗さ、Ra および P-V は、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システム SPA-500 などを用いて測定することができる。

【0111】

または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。

【0112】

例えば、半導体膜 662 が酸素欠損（ V_O ）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態を V_OH と表記する場合がある。 V_OH は電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、半導体膜 662 中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。

【0113】

例えば、半導体膜 662 のある深さにおいて、または、半導体膜 662 のある領域において、二次イオン質量分析法 (SIMS: Secondary Ion Mass Spectrometry) で測定される水素濃度は、 $1 \times 10^{16} \text{ atoms/cm}^3$ 以上 $2 \times 10^{20} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以上 $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、より好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以上 $1 \times 10^{19} \text{ atoms/cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以上 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下とする。

【0114】

なお、酸素欠損は、例えば、一定電流測定法 (CPM: Constant Photocurrent Method) により、評価することができる。CPM測定は、試料に設けられた 2 電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射する光量から吸収係数を導出することを各波長にて行うものである。CPM測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー (波長より換算) における吸収係数が増加する。この吸収係数の増加分に定数をかけることにより、試料の状態密度 (DOS ともいう) を導出することができる。

10

【0115】

CPM測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を取り除くことにより、局在準位による吸収係数を以下の式から算出することができる。

【0116】

20

【数 7】

$$\int \frac{\alpha(E) - \alpha_u}{E} dE$$

【0117】

ここで、 $\alpha(E)$ は、各エネルギーにおける吸収係数、 α_u は、アーバックテールによる吸収係数をそれぞれ表す。

【0118】

30

半導体膜 662 は、エネルギーが 1.5 eV 以上 2.3 eV 以下の範囲において、CPMにより測定された局在準位による吸収係数を $3 \times 10^{-3} / \text{cm}$ 以下、より好ましくは $3 \times 10^{-4} / \text{cm}$ 以下とする。

【0119】

半導体膜 662 の酸素欠損を低減するために、例えば、絶縁膜 652 に含まれる過剰酸素を、酸化物膜 661 を介して半導体膜 662 まで移動させる方法などがある。この場合、酸化物膜 661 は、酸素透過性を有する層 (酸素を通過または透過させる層) であることが好ましい。

【0120】

なお、トランジスタが s-channel 構造を有する場合、半導体膜 662 の全体にチャネルが形成される。したがって、半導体膜 662 が厚いほどチャネル領域は大きくなる。即ち、半導体膜 662 が厚いほど、トランジスタのオン電流を高くすることができる。

40

【0121】

また、トランジスタのオン電流を高くするためには、酸化物膜 663 の厚さは小さいほど好ましい。酸化物膜 663 は、例えば、10 nm 未満、好ましくは 5 nm 以下、さらに好ましくは 3 nm 以下の領域を有していればよい。一方、酸化物膜 663 は、チャネルの形成される半導体膜 662 へ、隣接する絶縁体を構成する酸素以外の元素 (水素、シリコンなど) が入り込まないようにブロックする機能を有する。そのため、酸化物膜 663 は、ある程度の厚さを有することが好ましい。酸化物膜 663 は、例えば、0.3 nm 以上、

50

好ましくは1 nm以上、さらに好ましくは2 nm以上の厚さの領域を有していればよい。また、酸化物膜663は、絶縁膜652などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。

【0122】

また、信頼性を高くするためには、酸化物膜661は厚く、酸化物膜663は薄いことが好ましい。酸化物膜661は、例えば、10 nm以上、好ましくは20 nm以上、さらに好ましくは40 nm以上、より好ましくは60 nm以上の厚さの領域を有していればよい。酸化物膜661の厚さを、厚くすることで、隣接する絶縁体と酸化物膜661との界面からチャンネルの形成される半導体膜662までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物膜661は、例えば、200 nm以下、好ましくは120 nm以下、さらに好ましくは80 nm以下の厚さの領域を有していればよい。

10

【0123】

例えば、半導体膜662と酸化物膜661との間に、例えば、SIMS分析において、 1×10^{16} atoms/cm³以上 1×10^{19} atoms/cm³未満、好ましくは 1×10^{16} atoms/cm³以上 5×10^{18} atoms/cm³未満、さらに好ましくは 1×10^{16} atoms/cm³以上 2×10^{18} atoms/cm³未満のシリコン濃度となる領域を有する。また、半導体膜662と酸化物膜663との間に、SIMSにおいて、 1×10^{16} atoms/cm³以上 1×10^{19} atoms/cm³未満、好ましくは 1×10^{16} atoms/cm³以上 5×10^{18} atoms/cm³未満、さらに好ましくは 1×10^{16} atoms/cm³以上 2×10^{18} atoms/cm³未満のシリコン濃度となる領域を有する。

20

【0124】

また、半導体膜662の水素濃度を低減するために、酸化物膜661および酸化物膜663の水素濃度を低減すると好ましい。酸化物膜661および酸化物膜663は、SIMSにおいて、 1×10^{16} atoms/cm³以上 2×10^{20} atoms/cm³以下、好ましくは 1×10^{16} atoms/cm³以上 5×10^{19} atoms/cm³以下、より好ましくは 1×10^{16} atoms/cm³以上 1×10^{19} atoms/cm³以下、さらに好ましくは 1×10^{16} atoms/cm³以上 5×10^{18} atoms/cm³以下の水素濃度となる領域を有する。また、半導体膜662の窒素濃度を低減するために、酸化物膜661および酸化物膜663の窒素濃度を低減すると好ましい。酸化物膜661および酸化物膜663は、SIMSにおいて、 1×10^{16} atoms/cm³以上 5×10^{19} atoms/cm³未満、好ましくは 1×10^{16} atoms/cm³以上 5×10^{18} atoms/cm³以下、より好ましくは 1×10^{16} atoms/cm³以上 1×10^{18} atoms/cm³以下、さらに好ましくは 1×10^{16} atoms/cm³以上 5×10^{17} atoms/cm³以下の窒素濃度となる領域を有する。

30

【0125】

上述の3層構造は一例である。例えば、酸化物膜661または酸化物膜663のない2層構造としても構わない。または、酸化物膜661の上もしくは下、または酸化物膜663上もしくは下に、酸化物膜661、半導体膜662および酸化物膜663として例示した半導体膜のいずれか一を有する4層構造としても構わない。または、酸化物膜661の上、酸化物膜661の下、酸化物膜663の上、酸化物膜663の下のいずれか二箇所に、酸化物膜661、半導体膜662および酸化物膜663として例示した半導体膜のいずれか一を有するn層構造（nは5以上の整数）としても構わない。

40

【0126】

<トランジスタの作製方法>

以下では、図7で示したトランジスタ600の作製方法について、図9および図10で説明を行う。なお、図9および図10の左側には、トランジスタのチャンネル長方向の断面図（図7（A）における、一点鎖線Y1-Y2方向の断面図）を示し、図9および図10の右側には、トランジスタのチャンネル幅方向の断面図（図7（A）における、一点鎖線X

50

1 - X 2 方向の断面図)を示している。

【0127】

まず、基板640上に、絶縁膜651aを成膜し、導電膜674を形成した後、絶縁膜651bを成膜する(図9(A)参照)。

【0128】

基板640としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

【0129】

また、基板640として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板640に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板640として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板640が伸縮性を有してもよい。また、基板640は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板640の厚さは、例えば、5 μ m以上700 μ m以下、好ましくは10 μ m以上500 μ m以下、さらに好ましくは15 μ m以上300 μ m以下とする。基板640を薄くすると、半導体装置を軽量化することができる。また、基板640を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板640上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。

【0130】

可とう性基板である基板640としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板640は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板640としては、例えば、線膨張率が $1 \times 10^{-3} / K$ 以下、 $5 \times 10^{-5} / K$ 以下、または $1 \times 10^{-5} / K$ 以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン(PTFE)などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板640として好適である。

【0131】

絶縁膜651aおよび絶縁膜651bに用いる材料として、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いる事ができる。なお、本明細書中において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い材料を示す。

10

20

30

40

50

【0132】

また、絶縁膜651aおよび絶縁膜651bとして、TEOS (Tetra - Ethyl - Ortho - Silicate) 若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。

【0133】

絶縁膜651aおよび絶縁膜651bは、スパッタリング法、CVD (Chemical Vapor Deposition) 法 (熱CVD法、MOCVD (Metal Organic CVD) 法、PECVD (Plasma Enhanced CVD) 法等を含む)、MBE (Molecular Beam Epitaxy) 法、ALD (Atomic Layer Deposition) 法、またはPLD (Pulsed Laser Deposition) 法等で成膜してもよい。特に、当該絶縁膜をCVD法、好ましくはプラズマCVD法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱CVD法、MOCVD法あるいはALD法が好ましい。

10

【0134】

また、基板640に半導体基板を用いた場合、熱酸化膜で絶縁膜651aを形成してもよい。

【0135】

導電膜674は、銅 (Cu)、タングステン (W)、モリブデン (Mo)、金 (Au)、アルミニウム (Al)、マンガン (Mn)、チタン (Ti)、タンタル (Ta)、ニッケル (Ni)、クロム (Cr)、鉛 (Pb)、錫 (Sn)、鉄 (Fe)、コバルト (Co)、ルテニウム (Ru)、白金 (Pt)、イリジウム (Ir)、ストロンチウム (Sr) の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu - Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンのCuの拡散を抑制する機能を持つので好ましい。

20

【0136】

導電膜674の形成は、例えばスパッタリング法、CVD法 (熱CVD法、MOCVD法、PECVD法等を含む)、MBE法、ALD法またはPLD法などを用いて形成することができる。

30

【0137】

次に、絶縁膜651bの表面をCMP (Chemical Mechanical Polishing) 法で平坦化する (図9 (B) 参照)。

【0138】

また、絶縁膜651bとして平坦化膜を用いてもよい。その場合は、必ずしもCMP法等で平坦化しなくともよい。平坦化膜の形成には、例えば常圧CVD法や、塗布法などを用いることができる。常圧CVD法を用いて形成できる膜としては例えば、BPSG (Boron Phosphorus Silicate Glass) 等が挙げられる。また、塗布法を用いて形成できる膜としては例えば、HSQ (水素シルセスキオキサン) 等が挙げられる。

40

【0139】

なお、以降では、絶縁膜651aおよび絶縁膜651bをまとめて絶縁膜651と記載することにする。

【0140】

次に、絶縁膜656、絶縁膜652、酸化物膜661および半導体膜662を成膜する (図9 (C) 参照)。

【0141】

絶縁膜656および絶縁膜652は、スパッタリング法、CVD法 (熱CVD法、MO

50

CVD法、PECVD法等を含む)、MBE法、ALD法、またはPLD法等で成膜してもよい。

【0142】

絶縁膜656は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有することが好ましい。絶縁膜656としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

10

【0143】

絶縁膜652は、多層膜660に酸素を供給することができる酸化物を含むことが好ましい。例えば、絶縁膜652として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。

【0144】

絶縁膜652に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜652の成膜を行えばよい。または、成膜後の絶縁膜652に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。

20

【0145】

例えば、成膜後の絶縁膜652に酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイメージョンイオン注入法、プラズマ処理などを用いることができる。

【0146】

酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素およびアルゴンの混合ガスを用いるとよい。

30

【0147】

また、絶縁膜652を成膜した後、その上面の平坦性を高めるためにCMP法等を用いた平坦化処理を行ってもよい。

【0148】

酸化物膜661と半導体膜662とは、大気に触れさせることなく連続して成膜することが好ましい。酸化物膜661および半導体膜662は、スパッタリング法、CVD法(熱CVD法、MOCVD法、PECVD法等を含む)、MBE法またはPLD法、ALD法などを用いて成膜すればよい。

【0149】

酸化物膜661および半導体膜662に用いることができる材料は、図7の酸化物膜661および半導体膜662の記載を参照すればよい。

40

【0150】

なお、酸化物膜661および半導体膜662として、In-Ga-Zn酸化物層をMOCVD法によって成膜する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。

【0151】

50

ここで、酸化物膜 6 6 1 を形成した後に、酸化物膜 6 6 1 に酸素を導入してもよい。例えば、成膜後の酸化物膜 6 6 1 に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイメージョンイオン注入法、プラズマ処理などを用いることができる。

【 0 1 5 2 】

酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素およびアルゴンの混合ガスを用いるとよい。

10

【 0 1 5 3 】

酸化物膜 6 6 1 および半導体膜 6 6 2 を成膜後、加熱処理を行うことが好ましい。加熱処理は、250 以上 650 以下、好ましくは 300 以上 500 以下の温度で、不活性ガス雰囲気、酸化性ガスを 10 p p m 以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で行った後に、脱離した酸素を補うために酸化性ガスを 10 p p m 以上含む雰囲気で行ってもよい。加熱処理は、酸化物膜を成膜した直後に行ってもよいし、酸化物膜を加工して島状の酸化物膜 6 6 1 および半導体膜 6 6 2 を形成した後に行ってもよい。加熱処理により、絶縁膜 6 5 2 や酸化物膜から半導体膜に酸素が供給され、半導体膜中の酸素欠損を低減することができる。

20

【 0 1 5 4 】

その後、レジストマスクを形成し、不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、島状の酸化物膜 6 6 1 および島状の半導体膜 6 6 2 の積層構造を形成することができる（図 9（D）参照）。なお、半導体膜のエッチングの際に、絶縁膜 6 5 2 の一部がエッチングされ、酸化物膜 6 6 1 および半導体膜 6 6 2 に覆われていない領域における絶縁膜 6 5 2 が薄膜化することがある。したがって、当該エッチングにより絶縁膜 6 5 2 が消失しないよう、予め厚く形成しておくことが好ましい。

【 0 1 5 5 】

なお、半導体膜および酸化物膜のエッチング条件によっては、レジストがエッチング時に消失してしまう場合があるため、エッチングの耐性が高い材料、例えば無機膜または金属膜からなるいわゆるハードマスクを用いてもよい。ここでハードマスク 6 7 8 として、導電膜を用いる例を示す。ハードマスク 6 7 8 を用いて半導体膜および酸化物膜を加工し、酸化物膜 6 6 1 および半導体膜 6 6 2 を形成する例を示す。（図 9（E）参照）。

30

【 0 1 5 6 】

ハードマスク 6 7 8 として、銅（C u）、タングステン（W）、モリブデン（M o）、金（A u）、アルミニウム（A l）、マンガン（M n）、チタン（T i）、タンタル（T a）、ニッケル（N i）、クロム（C r）、鉛（P b）、錫（S n）、鉄（F e）、コバルト（C o）、ルテニウム（R u）、白金（P t）、イリジウム（I r）、ストロンチウム（S r）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、C u - M n 合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンの拡散を抑制する機能を持つので好ましい。

40

【 0 1 5 7 】

また、ハードマスク 6 7 8 には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。

【 0 1 5 8 】

50

ハードマスク 678 の形成は、例えばスパッタリング法、CVD 法（熱 CVD 法、MOCVD 法、PECVD 法等を含む）、MBE 法、ALD 法または PLD 法などを用いて形成することができる。

【0159】

次に、レジストマスクを形成し、エッチングにより、ハードマスク 678 を、導電膜 671 および導電膜 672 に加工する（図 10（A）参照）。ここで、ハードマスク 678 のエッチングの際に、半導体膜 662 や絶縁膜 652 の上部の一部がエッチングされ、導電膜 671 および導電膜 672 と重ならない部分が薄膜化することがある。したがって、半導体膜 662 の厚さを、エッチングされる深さを考慮して予め厚く形成しておくことが好ましい。

10

【0160】

次に、酸化物膜 663 および絶縁膜 653 を成膜する。その後、レジストマスクを形成し、エッチングにより加工し、その後レジストマスクを除去する（図 10（B）参照）。

【0161】

次に、導電膜 673 を成膜し、レジストマスクを形成し、エッチングにより該導電膜 673 を加工し、その後、レジストマスクを除去してゲート電極を形成する（図 10（C）参照）。

【0162】

酸化物膜 663、絶縁膜 653 および導電膜 673 は、スパッタリング法、CVD 法（熱 CVD 法、MOCVD 法、PECVD 法等を含む）、MBE 法または PLD 法、ALD 法などを用いて成膜すればよい。特に、CVD 法、好ましくはプラズマ CVD 法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱 CVD 法、MOCVD 法あるいは ALD 法が好ましい。

20

【0163】

酸化物膜 663 および絶縁膜 653 は、導電膜 673 形成後にエッチングしてもよい。エッチングは、例えばレジストマスクを用いて行えばよい。または、形成した導電膜 673 をマスクとして絶縁膜 653 および酸化物膜 663 をエッチングしてもよい。

【0164】

また、酸化物膜 663 を形成した後に、酸化物膜 663 に酸素を導入してもよい。例えば、成膜後の酸化物膜 663 に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイメージョンイオン注入法、プラズマ処理などを用いることができる。

30

【0165】

酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素およびアルゴンの混合ガスを用いるとよい。

【0166】

酸化物膜 663 に用いることができる材料は、図 7 の酸化物膜 663 の記載を参照すればよい。

40

【0167】

絶縁膜 653 には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜 653 は上記材料の積層であってもよい。なお、絶縁膜 653 に、ランタン（La）、窒素、ジルコニウム（Zr）などを、不純物として含んでいてもよい。

【0168】

50

また、絶縁膜 6 5 3 の積層構造の一例について説明する。絶縁膜 6 5 3 は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。

【0169】

酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を 10 nm 以下または 5 nm 以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。

【0170】

次に、絶縁膜 6 5 4 を形成する。絶縁膜 6 5 4 は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜 6 5 4 は、例えばスパッタリング法、CVD 法（熱 CVD 法、MOCVD 法、PECVD 法等を含む）、MBE 法、ALD 法または PLD 法などを用いて形成することができる。特に、当該絶縁膜を CVD 法、好ましくはプラズマ CVD 法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱 CVD 法、MOCVD 法あるいは ALD 法が好ましい。

【0171】

絶縁膜 6 5 4 は酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有することが好ましい。絶縁膜 6 5 4 としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

【0172】

酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜 6 5 4 に適用するのに好ましい。また、酸化アルミニウム膜に含まれる酸素を多層膜 6 6 0 に拡散させることもできる。

【0173】

絶縁膜 6 5 4 の成膜後、加熱処理を行うことが好ましい。この加熱処理により、絶縁膜 6 5 2 等から多層膜 6 6 0 に対して酸素を供給し、多層膜 6 6 0 中の酸素欠損を低減することができる。また、このとき、絶縁膜 6 5 2 から脱離した酸素は、絶縁膜 6 5 6 および絶縁膜 6 5 4 によってブロックされるため、当該酸素を効果的に閉じ込めることができる。そのため多層膜 6 6 0 に供給しうる酸素の量を増大させることができ、多層膜 6 6 0 中の酸素欠損を効果的に低減することができる。

【0174】

続いて、絶縁膜 6 5 5 を形成する。絶縁膜 6 5 5 は、例えばスパッタリング法、CVD 法（熱 CVD 法、MOCVD 法、PECVD 法等を含む）、MBE 法、ALD 法または PLD 法などを用いて形成することができる。特に、CVD 法、好ましくはプラズマ CVD 法によって成膜すると、被覆性を良好なものとするため好ましい。またプラズマによるダメージを減らすには、熱 CVD 法、MOCVD 法あるいは ALD 法が好ましい。また絶縁膜 6 5 5 として有機樹脂などの有機絶縁材料を用いる場合には、スピンコート法などの塗布法を用いて形成してもよい。また、絶縁膜 6 5 5 を形成した後にその上面に対して平坦化処理を行うことが好ましい。

【0175】

絶縁膜 6 5 5 には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁膜を用いることができる。また、絶縁膜 6 5 5 には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサ

ン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。また、絶縁膜 655 は上記材料の積層であってもよい。

【0176】

<トランジスタの構成例 2>

図 7 で示したトランジスタ 600 は、導電膜 673 をエッチングで形成する際に、酸化物膜 663 および絶縁膜 653 を、同時にエッチングしてもよい。一例を図 11 に示す。

【0177】

図 11 は、図 7 (B) において、導電膜 673 の下のみに、酸化物膜 663 および絶縁膜 653 が存在する場合である。

【0178】

<トランジスタの構成例 3>

図 7 で示したトランジスタ 600 は、導電膜 671 および導電膜 672 が、酸化物膜 661 の側面および半導体膜 662 の側面と接していてもよい。一例を図 12 に示す。

【0179】

図 12 は、図 7 (B) において、導電膜 671 および導電膜 672 が、酸化物膜 661 の側面および半導体膜 662 の側面と接している場合である。

【0180】

<トランジスタの構成例 4>

図 7 で示したトランジスタ 600 は、導電膜 671 が、導電膜 671 a および導電膜 671 b の積層構造としてもよい。また、導電膜 672 が、導電膜 672 a および導電膜 672 b の積層構造としてもよい。一例として、図 13 に示す。

【0181】

図 13 は、図 7 (B) において、導電膜 671 が、導電膜 671 a および導電膜 671 b の積層構造とし、導電膜 672 が、導電膜 672 a および導電膜 672 b の積層構造とした場合である。

【0182】

導電膜 671 b および導電膜 672 b としては、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化物半導体を用いればよい。導電膜 671 b および導電膜 672 b としては、例えば、インジウム、スズおよび酸素を含む膜、インジウムおよび亜鉛を含む膜、インジウム、タンゲステンおよび亜鉛を含む膜、スズおよび亜鉛を含む膜、亜鉛およびガリウムを含む膜、亜鉛およびアルミニウムを含む膜、亜鉛およびフッ素を含む膜、亜鉛およびホウ素を含む膜、スズおよびアンチモンを含む膜、スズおよびフッ素を含む膜またはチタンおよびニオブを含む膜などを用いればよい。または、これらの膜が水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンを含んでも構わない。

【0183】

導電膜 671 b および導電膜 672 b は、可視光線を透過する性質を有しても構わない。または、導電膜 671 b および導電膜 672 b は、可視光線、紫外線、赤外線もしくは X 線を、反射もしくは吸収することで透過させない性質を有しても構わない。このような性質を有することで、迷光によるトランジスタの電気特性の変動を抑制できる場合がある。

【0184】

また、導電膜 671 b および導電膜 672 b は、半導体膜 662 などとの間にショットキー障壁を形成しない層を用いると好ましい場合がある。こうすることで、トランジスタのオン特性を向上させることができる。

【0185】

導電膜 671 a および導電膜 672 a としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタンゲステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体

10

20

30

40

50

、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。

【0186】

なお、導電膜671bおよび導電膜672bは、導電膜671aおよび導電膜672aよりも高抵抗の膜を用いると好ましい場合がある。また、導電膜671bおよび導電膜672bは、トランジスタのチャネルよりも低抵抗の膜を用いると好ましい場合がある。例えば、導電膜671bおよび導電膜672bの抵抗率を、 $0.1\Omega\text{cm}$ 以上 $100\Omega\text{cm}$ 以下、 $0.5\Omega\text{cm}$ 以上 $50\Omega\text{cm}$ 以下、または $1\Omega\text{cm}$ 以上 $10\Omega\text{cm}$ 以下とすればよい。導電膜671bおよび導電膜672bの抵抗率を上述の範囲とすることにより、チャネルとドレインとの境界部における電界集中を緩和することができる。そのため、トランジスタの電気特性の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても、飽和特性を良好にすることができる。なお、ソースとドレインとが入れ替わらない回路構成であれば、導電膜671bおよび導電膜672bのいずれか一方のみ（例えば、ドレイン側）を配置するほうが好ましい場合がある。

10

【0187】

<トランジスタの構成例5>

図14(A)および図14(B)は、トランジスタ300の上面図および断面図である。図14(A)は上面図であり、図14(A)に示す一点鎖線A-B方向の断面が図14(B)に相当する。なお、図14(A)および図14(B)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線A-B方向をチャネル長方向と呼称する場合がある。

20

【0188】

図14(B)に示すトランジスタ300は、第1のゲートとして機能する導電膜380と、第2のゲートとして機能する導電膜388と、半導体膜382と、ソースおよびドレインとして機能する導電膜383および導電膜384と、絶縁膜381と、絶縁膜385と、絶縁膜386と、絶縁膜387と、を有する。

【0189】

導電膜380は、絶縁表面上に設けられる。導電膜380と、半導体膜382とは、絶縁膜381を間に挟んで、互いに重なる。また、導電膜388と、半導体膜382とは、絶縁膜385、絶縁膜386および絶縁膜387を間に挟んで、互いに重なる。また、導電膜383および導電膜384は、半導体膜382に、接続されている。

30

【0190】

導電膜380および導電膜388の詳細は、図7に示す導電膜673および導電膜674の記載を参照すればよい。

【0191】

導電膜380と導電膜388は、異なる電位が与えられてもよいし、同時に同じ電位が与えられてもよい。トランジスタ300は、第2のゲート電極として機能する導電膜388を設けることでしきい値を安定化させることが可能になる。なお、導電膜388は、場合によっては省略してもよい。

40

【0192】

半導体膜382の詳細は、図7に示す半導体膜662の記載を参照すればよい。また、半導体膜382は、一層でもよいし、複数の半導体膜の積層でもよい。

【0193】

導電膜383および導電膜384の詳細は、図7に示す導電膜671および導電膜672の記載を参照すればよい。

【0194】

絶縁膜381の詳細は、図7に示す絶縁膜653の記載を参照すればよい。

【0195】

なお、図14(B)では、半導体膜382、導電膜383および導電膜384上に、順

50

に積層された絶縁膜 385 乃至絶縁膜 387 が設けられている場合を例示しているが、半導体膜 382、導電膜 383 および導電膜 384 上に設けられる絶縁膜は、一層でも良いし、複数の絶縁膜の積層でも良い。

【0196】

半導体膜 382 に酸化物半導体を用いた場合、絶縁膜 386 は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を半導体膜 382 に供給する機能を有する絶縁膜であることが望ましい。ただし、絶縁膜 386 を半導体膜 382 上に直接設けると、絶縁膜 386 の形成時に半導体膜 382 にダメージが与えられる場合、図 14 (B) に示すように、絶縁膜 385 を半導体膜 382 と絶縁膜 386 の間に設けると良い。絶縁膜 385 は、その形成時に半導体膜 382 に与えるダメージが絶縁膜 386 の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、半導体膜 382 に与えられるダメージを小さく抑えつつ、半導体膜 382 上に絶縁膜 386 を直接形成することができるのであれば、絶縁膜 385 は必ずしも設けなくとも良い。

10

【0197】

例えば、絶縁膜 386 および絶縁膜 385 として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。

【0198】

絶縁膜 387 は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが望ましい。或いは、絶縁膜 387 は、水素、水の拡散を防ぐブロッキング効果を有することが望ましい。

20

【0199】

絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定であるほどより高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。

【0200】

30

絶縁膜 387 が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体膜 382 に侵入するのを防ぐことができる。半導体膜 382 に酸化物半導体を用いる場合、酸化物半導体に侵入した水または水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果を有する絶縁膜 387 を用いることで、トランジスタ 300 の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。

【0201】

また、半導体膜 382 に酸化物半導体を用いる場合、絶縁膜 387 が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ 300 の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。

40

【0202】

< トランジスタの構成例 6 >

図 15 (A)、図 15 (B) および図 15 (C) は、トランジスタ 500 の上面図および断面図である。図 15 (A) は上面図であり、図 15 (A) に示す一点鎖線 C - D 方向の断面が図 15 (B) に相当し、図 15 (A) に示す一点鎖線 E - F 方向の断面が図 15 (C) に相当する。なお、図 15 (A) 乃至図 15 (C) では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線 C - D 方向をチャネル長方向、一点鎖線 E - F 方向をチャネル幅方向と呼称する場合がある。また、図 15 (

50

B) および図 15 (C) 中には過剰酸素の経路を矢印で記した。

【0203】

図 15 (B) および図 15 (C) において、トランジスタ 500 は、基板 400 上の絶縁膜 401 と、絶縁膜 401 上の導電膜 310 と、絶縁膜 401 上、導電膜 310 の上面および導電膜 310 の側面と接する絶縁膜 301 と、絶縁膜 301 上の絶縁膜 303 と、絶縁膜 303 上の絶縁膜 402 と、絶縁膜 402 上の酸化物膜 406 a と、酸化物膜 406 a 上の半導体膜 406 b と、半導体膜 406 b の上面、半導体膜 406 b の側面および酸化物膜 406 a 側面と接する領域を有する導電膜 416 a 1 および導電膜 416 a 2 と、導電膜 416 a 1 上の導電膜 416 b 1 と、導電膜 416 a 2 上の導電膜 416 b 2 と、導電膜 416 b 1 および導電膜 416 b 2 の上面と接する絶縁膜 410 と、半導体膜 406 b の上面と接する酸化物膜 406 c と、酸化物膜 406 c 上の絶縁膜 412 と、絶縁膜 412 および酸化物膜 406 c を介して半導体膜 406 b 上に配置する導電膜 404 a と、導電膜 404 a 上の導電膜 404 b と、導電膜 404 b 上の導電膜 404 c と、絶縁膜 410 上、導電膜 404 c の上、導電膜 404 c の側面、導電膜 404 b の側面、導電膜 404 a の側面、絶縁膜 412 の側面および酸化物膜 406 c の側面を接する領域を有する絶縁膜 408 と、絶縁膜 408 上の絶縁膜 428 と、絶縁膜 428 および絶縁膜 408 を通って導電膜 404 c に達する開口部と、開口部に埋め込まれている導電膜 438 と、を有する。

10

【0204】

なお、酸化物膜 406 a および半導体膜 406 b は、酸化物膜 406 a の側面、半導体膜 406 b の上面および半導体膜 406 b の側面と導電膜 416 a 1 および導電膜 416 a 2 と接する領域 407 を有する。

20

【0205】

本トランジスタにおいて、導電膜 404 a、導電膜 404 b および導電膜 404 c は第 1 のゲート電極としての機能を有する。また、導電膜 404 a および導電膜 404 c は導電膜 404 b よりも酸素を透過しにくい機能を有することで、導電膜 404 b の酸化による導電率の低下を防ぐことができる。なお、導電膜 404 a で形成される凹部を導電膜 404 b によって埋まるため、導電膜 404 b の上面は、完全な平坦ではなく、多少凹凸がある場合がある。絶縁膜 412 は第 1 のゲート絶縁膜としての機能を有する。また、導電膜 416 a 1、導電膜 416 b 1、導電膜 416 a 2 および導電膜 416 b 2 は、ソース電極およびドレイン電極としての機能を有する。また、導電膜 416 b 1 および導電膜 416 b 2 は、導電膜 416 a 1 および導電膜 416 a 2 よりも酸素を透過しにくい機能を有することで、導電膜 416 a 1 および導電膜 416 a 2 の酸化による導電率の低下を防ぐことができる。導電膜 404 a、導電膜 404 b および導電膜 404 c に印加する電位によって、半導体膜 406 b の抵抗を制御することができる。即ち、導電膜 404 a、導電膜 404 b および導電膜 404 c に印加する電位によって、導電膜 416 a 1 および導電膜 416 b 1 と導電膜 416 a 2 および導電膜 416 b 2 との間の導通・非導通を制御することができる。

30

【0206】

また、導電膜 310 は、第 2 のゲート電極としての機能を有する。また、導電膜 310 は酸素を透過しにくい機能を有する導電膜を含む多層膜とすることもできる。酸素を透過しにくい機能を有する導電膜を含む多層膜とすることで導電膜 310 の酸化による導電率の低下を防ぐことができる。絶縁膜 301、絶縁膜 303 および絶縁膜 402 は第 2 のゲート絶縁膜としての機能を有する。導電膜 310 へ印加する電位によって、本トランジスタのしきい値電圧を制御することができる。また、導電膜 310 に印加する電位により、絶縁膜 303 へ電子を注入させ本トランジスタのしきい値電圧を制御することができる。さらに第 1 のゲート電極と第 2 のゲート電極を電気的に接続することで、導通時の電流 (オン電流) を大きくすることができる。なお、第 1 のゲート電極の機能と、第 2 のゲート電極の機能と、が入れ替わっても構わない。

40

【0207】

50

また、本トランジスタの導電膜 404 a は、絶縁膜 412、酸化物膜 406 c および絶縁膜 410 を介して導電膜 404 a と導電膜 416 b 1 とが互いに重なる領域と、絶縁膜 412、酸化物膜 406 c および絶縁膜 410 を介して導電膜 404 a と導電膜 416 b 2 とが互いに重なる領域と、を有する。本トランジスタは、導電膜 404 a と導電膜 416 b 1 との間、導電膜 404 a と導電膜 416 b 2 との間に、それぞれ絶縁膜 412、酸化物膜 406 c および絶縁膜 410 を有することで、寄生容量を小さくすることができる。よって、本トランジスタは周波数特性の高いトランジスタとなる。

【0208】

図 15 (B) および図 15 (C) に示すように、酸化物膜 406 a および半導体膜 406 b の側面は、導電膜 416 a 1 および導電膜 416 a 2 と接する。また、ゲート電極としての機能を有する導電膜 404 a、導電膜 404 b および導電膜 404 c の電界によって、酸化物膜 406 a および半導体膜 406 b を電氣的に取り囲むことができる。そのため、半導体膜 406 b の全体にチャネルが形成される場合がある。先述した s - channel 構造では、トランジスタのソース - ドレイン間に大電流を流すことができ、導通時の電流 (オン電流) を大きくすることができる。また、酸化物膜 406 a および半導体膜 406 b が、導電膜 404 a、導電膜 404 b および導電膜 404 c の電界によって取り囲まれていることから、非導通時の電流 (オフ電流) を小さくすることができる。

【0209】

本トランジスタは、ゲート電極として機能する領域が、絶縁膜 410 などによって形成される開口部を埋めるように自己整合 (self align) 的に形成されるので、TGSAs - channel FET (Trench Gate Self Align s - channel FET) と呼ぶこともできる。

【0210】

なお、トランジスタを、水素などの不純物および酸素をブロックする機能を有する絶縁膜で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁膜 401 として、水素などの不純物および酸素をブロックする機能を有する絶縁膜を用いればよい。また、絶縁膜 408 として、水素などの不純物および酸素をブロックする機能を有する絶縁膜を用いればよい。

【0211】

水素などの不純物および酸素をブロックする機能を有する絶縁膜としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。

【0212】

例えば、絶縁膜 401 としては、酸化アルミニウム、酸化マグネシウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお、絶縁膜 401 は、酸化アルミニウムまたは窒化シリコンを有することが好ましい。例えば、絶縁膜 401 が酸化アルミニウムまたは窒化シリコンを有することで、半導体膜 406 b に水素などの不純物が混入することを抑制することができる。また、例えば、絶縁膜 401 が酸化アルミニウムまたは窒化シリコンを有することで、酸素の外方拡散を低減することができる。

【0213】

また、例えば、絶縁膜 408 としては、酸化アルミニウム、酸化マグネシウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお、絶縁膜 408 は、酸化アルミニウムを有することが好ましい。例えば、絶縁膜 408 は酸素を有するプラズマを用いて成膜すると絶縁膜 408 の下地層となる絶縁膜 410 へ酸素を添加することができる。または、絶縁膜 412 の側面に酸素を添加することもできる。添加された酸素は、絶縁膜 410 中または絶縁膜 412 中で過剰酸素と

なる。絶縁膜 408 が酸化アルミニウムを有することで、半導体膜 406b に水素などの不純物が混入することを抑制することができる。また、例えば、絶縁膜 408 が酸化アルミニウムを有することで、上述の絶縁膜 410 および絶縁膜 412 へ添加した過剰酸素の外方拡散を低減することができる。

【0214】

絶縁膜 301 としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。例えば、絶縁膜 301 としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。

10

【0215】

絶縁膜 303 としては、例えば、電子注入層としての機能を有してもよい。絶縁膜 303 としては例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。例えば、絶縁膜 303 としては、窒化シリコン、酸化ハフニウムまたは酸化アルミニウムシリコンを有することが好ましい。

【0216】

絶縁膜 402 としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。例えば、絶縁膜 402 としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。

20

【0217】

なお、絶縁膜 410 は、比誘電率の低い絶縁膜を有することが好ましい。例えば、絶縁膜 410 は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁膜 410 は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。

30

【0218】

絶縁膜 412 としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。例えば、絶縁膜 412 としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。

40

【0219】

なお、絶縁膜 412 は、比誘電率の高い絶縁膜を有することが好ましい。例えば、絶縁膜 412 は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁膜 412 は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁膜と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁膜と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガ

50

リウムまたは酸化ハフニウムを酸化物膜 406c 側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、半導体膜 406b に混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを酸化物膜 406c 側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。

【0220】

絶縁膜 428 としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。例えば、絶縁膜 428 としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。

【0221】

なお、絶縁膜 428 は、比誘電率の低い絶縁膜を有することが好ましい。例えば、絶縁膜 428 は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁膜 410 は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。

【0222】

導電膜 416a1、導電膜 416b1、導電膜 416a2、および導電膜 416b2 は、導電膜 671a、導電膜 671b、導電膜 672a、および導電膜 672b の説明を援用することができる。また、導電膜 310、導電膜 404a、導電膜 404b および導電膜 404c は、導電膜 673 および導電膜 674 の説明を援用することができる。また、導電膜 438 としては、導電膜 416a1、導電膜 416b1、導電膜 416a2、および導電膜 416b2 と同様の材料を用いることができる。また、半導体膜 406b としては、酸化物半導体を用いることが好ましい。

【0223】

図 16(A) および図 16(B) は、本トランジスタの中央部を拡大したものである。図 16(A) において、ゲート電極としての機能を有する導電膜 404a、導電膜 404b および導電膜 404c のうち、導電膜 404a の底面が、絶縁膜 412 および酸化物膜 406c を介して、半導体膜 406b の上面と平行に面する領域の長さをゲート線幅 404w として示す。本トランジスタは、図 16(A) に示すように、半導体膜 406b に達する開口部よりもゲート線幅 404w を小さくすることができる。即ち、ゲート線幅 404w を最小加工寸法よりも小さくすることができる。具体的には、ゲート線幅 404w を、5nm 以上 60nm 以下、好ましくは 5nm 以上 30nm 以下とすることができる。

【0224】

なお、ゲート電極からの電界が他の導電膜によって遮られると、トランジスタのスイッチング特性が悪化する場合がある。本トランジスタは、酸化物膜 406c および絶縁膜 412 の膜厚によって導電膜 404a、導電膜 404b および導電膜 404c と、導電膜 416a1、導電膜 416b1、導電膜 416a2 および導電膜 416b2 と、の位置関係が変化する。即ち、ソース電極およびドレイン電極としての機能を有する導電膜 416a

1、導電膜416b1、導電膜416a2、および導電膜416b2の膜厚とゲート絶縁膜としての機能を有する絶縁膜412の膜厚の関係は、本トランジスタの電気特性に影響をおよぼすことがわかる。

【0225】

図16(B)において導電膜416a1および導電膜416b1と、導電膜416a2および導電膜416b2との間の領域における絶縁膜412の厚さを412hと表す。

【0226】

また、導電膜416a1の厚さと導電膜416b1の厚さの合計の最小の厚さまたは導電膜416a2の厚さと導電膜416b2の厚さの合計の最小の厚さを416hと表す。

【0227】

412hの厚さが416hの厚さ以下とすることで、ゲート電極からの電界がチャネル形成領域全体にかかるのでトランジスタの動作が良好となり好ましい。412hの厚さは、30nm以下、好ましくは10nm以下とする。

【0228】

また、導電膜404aと導電膜416b1の間および導電膜404aと導電膜416b2間に形成される寄生容量の値は、絶縁膜410の厚さに反比例する。例えば、絶縁膜410の厚さを、絶縁膜412の厚さの3倍以上、好ましくは5倍以上とすることで、寄生容量は無視できるほど小さくなる。

【0229】

ここで、本トランジスタの特徴の一を説明する。導電膜416a1は領域416cと領域416dを有し、領域416dは領域416cより薄い。導電膜416a2は領域416eおよび領域416fを有し、領域416eは領域416fより薄い。領域416dの端部および領域416eの端部は酸化物膜406cおよび絶縁膜412を介して、導電膜404aと互いに重なる領域を有するが、導電膜416a1および導電膜416a2に薄い領域416dおよび領域416eが儲けられているため、寄生容量が生じる領域の面積をより小さくすることができる。言い換えると、図16(B)中の点線の丸で囲った部分、より詳しくは領域416dおよび領域416eにおける導電膜416a1の厚さと導電膜416b1の厚さの合計の厚さ、または導電膜416a2の厚さと導電膜416b2の厚さの合計の厚さである416hを小さくすることができる。したがって本トランジスタの寄生容量値は小さく抑えられるのでトランジスタの周波数特性をより高めることができるトランジスタの構成となっている(図16(B)参照)。

【0230】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせ用いることができる。

【0231】

(実施の形態3)

本実施の形態では、実施の形態2で示した、トランジスタが適用可能な記憶装置の一例について説明する。

【0232】

図17(A)に示す半導体装置は、トランジスタM1と、トランジスタM0と、容量素子3400と、を有している。

【0233】

トランジスタM0は、チャネル領域に酸化物半導体を有するトランジスタであることが好ましい。トランジスタM0は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

【0234】

図17(A)において、第1の配線3001はトランジスタM1のソース電極と電氣的に接続され、第2の配線3002はトランジスタM1のドレイン電極と電氣的に接続され

10

20

30

40

50

ている。また、第3の配線3003はトランジスタM0のソース電極およびドレイン電極の一方と電氣的に接続され、第4の配線3004はトランジスタM0のゲート電極と電氣的に接続されている。そして、トランジスタM1のゲート電極、およびトランジスタM0のソース電極およびドレイン電極の他方は、容量素子3400の第1の端子に電氣的に接続され、第5の配線3005は容量素子3400の第2の端子に電氣的に接続されている。

【0235】

図17(A)に示す半導体装置では、トランジスタM1のゲート電極の電位が保持可能という特徴を活かすことで、次のように、データの書き込み、保持、読み出しが可能である。

【0236】

データの書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタM0がオン状態となる電位にして、トランジスタM0をオン状態とする。これにより、第3の配線3003の電位が、トランジスタM1のゲート電極、および容量素子3400に与えられる。すなわち、トランジスタM1のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタM0がオフ状態となる電位にして、トランジスタM0をオフ状態とすることにより、トランジスタM1のゲートに与えられた電荷が保持される(保持)。

【0237】

トランジスタM0のオフ電流は極めて小さいため、トランジスタM1のゲートの電荷は長時間にわたって保持される。

【0238】

次に、データの読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジスタM1のゲートに保持された電荷量に応じて、第2の配線3002は異なる電位をとる。一般に、トランジスタM1をnチャネル型とすると、トランジスタM1のゲート電極にHighレベル電荷が与えられている場合の見かけのしきい値 V_{th_H} は、トランジスタM1のゲート電極にLowレベル電荷が与えられている場合の見かけのしきい値 V_{th_L} より低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタM1を「オン状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位を V_{th_H} と V_{th_L} の間の電位 V_0 とすることにより、トランジスタM1のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線3005の電位が $V_0(>V_{th_H})$ となれば、トランジスタM1は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の電位が $V_0(<V_{th_L})$ となっても、トランジスタM1は「オフ状態」のままである。このため、第2の配線3002の電位を判別することで、保持されているデータを読み出すことができる。

【0239】

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルのデータのみを読み出せることが必要になる。このようにデータを読み出さない場合には、ゲートの状態にかかわらずトランジスタM1が「オフ状態」となるような電位、つまり、 V_{th_H} より小さい電位を第5の配線3005に与えればよい。または、ゲートの状態にかかわらずトランジスタM1が「オン状態」となるような電位、つまり、 V_{th_L} より大きい電位を第5の配線3005に与えればよい。

【0240】

図17(B)に示す半導体装置は、トランジスタM1を設けていない点で図17(A)と相違している。この場合も上記と同様の動作によりデータの書き込みおよび保持動作が可能である。

10

20

30

40

50

【0241】

次に、図17(B)に示す半導体装置のデータの読み出しについて説明する。トランジスタM0がオン状態となると、浮遊状態である第3の配線3003と容量素子3400とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素子3400の第1の端子の電位（または容量素子3400に蓄積された電荷）によって、異なる値をとる。

【0242】

例えば、容量素子3400の第1の端子の電位をV、容量素子3400の容量をC、第3の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、 $(CB \times VB0 + C \times V) / (CB + C)$ となる。したがって、メモリセルの状態として、容量素子3400の第1の端子の電位がV1とV0 ($V1 > V0$)の2状態をとるとすると、電位V1を保持している場合の第3の配線3003の電位 ($= (CB \times VB0 + C \times V1) / (CB + C)$) は、電位V0を保持している場合の第3の配線3003の電位 ($= (CB \times VB0 + C \times V0) / (CB + C)$) よりも高くなることがわかる。

【0243】

そして、第3の配線3003の電位を所定の電位と比較することで、データを読み出すことができる。

【0244】

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

【0245】

また、本実施の形態に示す半導体装置では、データの書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、データの書き込みが行われるため、高速な動作も容易に実現しうる。

【0246】

本実施の形態に示す記憶装置は、例えば、CPU (Central Processing Unit)、DSP (Digital Signal Processor)、カスタムLSI、PLD (Programmable Logic Device) 等のLSI、RF (Radio Frequency) デバイスにも応用可能である。

【0247】

ここで、図18に、図17(A)に対応する半導体装置の断面図を示す。図18に示す半導体装置は、トランジスタM1と、トランジスタM0と、容量素子3400と、を有する。また、トランジスタM0および容量素子3400は、トランジスタM1の上方に配置する。また、図面の左側はチャネル長方向の断面図、右側はチャネル幅方向の断面図を示す。なお、トランジスタM0としては、図15に示したトランジスタを用いた例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではない。よって適宜上述したトランジスタについての記載を参酌する。

【0248】

また、図18に示すトランジスタM1は、半導体基板450を用いたトランジスタである。トランジスタM1は、半導体基板450中の領域474aと、半導体基板450中の

領域 474b と、絶縁膜 462 と、導電膜 454 と、を有する。

【0249】

トランジスタ M1 において、領域 474a および領域 474b は、ソース領域およびドレイン領域としての機能を有する。また、絶縁膜 462 は、ゲート絶縁膜としての機能を有する。また、導電膜 454 は、ゲート電極としての機能を有する。したがって、導電膜 454 に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電膜 454 に印加する電位によって、領域 474a と領域 474b との間の導通・非導通を制御することができる。

【0250】

半導体基板 450 としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基板 450 として単結晶シリコン基板を用いる。

10

【0251】

半導体基板 450 は、n 型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板 450 として、p 型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ M1 となる領域には、n 型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板 450 が i 型であっても構わない。

【0252】

半導体基板 450 の上面は、(110) 面を有することが好ましい。こうすることで、トランジスタ M1 のオン特性を向上させることができる。

20

【0253】

領域 474a および領域 474b は、p 型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ M1 は p チャネル型トランジスタを構成する。

【0254】

トランジスタ M1 が p チャネル型トランジスタである場合について説明したが、トランジスタ M1 が n チャネル型トランジスタであっても構わない。

【0255】

なお、トランジスタ M1 は、領域 460 などによって隣接するトランジスタと分離される。領域 460 は、絶縁性を有する領域である。

30

【0256】

図 18 に示す半導体装置は、絶縁膜 464 と、絶縁膜 466 と、絶縁膜 468 と、絶縁膜 470 と、絶縁膜 472 と、絶縁膜 475 と、絶縁膜 302 と、絶縁膜 303 と、絶縁膜 402 と、絶縁膜 410 と、絶縁膜 408 と、絶縁膜 428 と、絶縁膜 465 と、絶縁膜 467 と、絶縁膜 469 と、絶縁膜 498 と、導電膜 480a と、導電膜 480b と、導電膜 480c と、導電膜 478a と、導電膜 478b と、導電膜 478c と、導電膜 476a と、導電膜 476b と、導電膜 476c と、導電膜 479a と、導電膜 479b と、導電膜 479c と、導電膜 477a と、導電膜 477b と、導電膜 477c と、導電膜 484a と、導電膜 484b と、導電膜 484c と、導電膜 484d と、導電膜 482a と、導電膜 482c と、導電膜 483a と、導電膜 483b と、導電膜 483c と、導電膜 483d と、導電膜 485a と、導電膜 485b と、導電膜 485c と、導電膜 485d と、導電膜 487a と、導電膜 487b と、導電膜 487c と、導電膜 488a と、導電膜 488b と、導電膜 488c と、導電膜 490a と、導電膜 490b と、導電膜 489a と、導電膜 489b と、導電膜 491a と、導電膜 491b と、導電膜 491c と、導電膜 492a と、導電膜 492b と、導電膜 492c と、導電膜 494 と、導電膜 496 と、酸化物膜 406a、半導体膜 406b、酸化物膜 406c と、を有する。

40

【0257】

絶縁膜 464 は、トランジスタ M1 上に配置する。また、絶縁膜 466 は、絶縁膜 464 上に配置する。また、絶縁膜 468 は、絶縁膜 466 上に配置する。また、絶縁膜 47

50

0 は、絶縁膜 4 6 8 上に配置する。また、絶縁膜 4 7 2 は、絶縁膜 4 7 0 上に配置する。また、絶縁膜 4 7 5 は、絶縁膜 4 7 2 上に配置する。また、トランジスタ M 0 は、絶縁膜 4 7 5 上に配置する。また、絶縁膜 4 0 8 は、トランジスタ M 0 上に配置する。また、絶縁膜 4 2 8 は、絶縁膜 4 0 8 上に配置する。また、絶縁膜 4 6 5 は、絶縁膜 4 2 8 上に配置される。また、容量素子 3 4 0 0 は、絶縁膜 4 6 5 上に配置される。また、絶縁膜 4 6 9 は、容量素子 3 4 0 0 上に配置される。

【0258】

絶縁膜 4 6 4 は、領域 4 7 4 a に達する開口部と、領域 4 7 4 b に達する開口部と、導電膜 4 5 4 に達する開口部と、を有する。また、開口部には、それぞれ導電膜 4 8 0 a、導電膜 4 8 0 b または導電膜 4 8 0 c が埋め込まれている。

10

【0259】

また、絶縁膜 4 6 6 は、導電膜 4 8 0 a に達する開口部と、導電膜 4 8 0 b に達する開口部と、導電膜 4 8 0 c に達する開口部と、を有する。また、開口部には、それぞれ導電膜 4 7 8 a、導電膜 4 7 8 b または導電膜 4 7 8 c が埋め込まれている。

【0260】

また、絶縁膜 4 6 8 は、導電膜 4 7 8 a に達する開口部と、導電膜 4 7 8 b に達する開口部と、導電膜 4 7 8 c に達する開口部と、を有する。また、開口部には、それぞれ導電膜 4 7 6 a、導電膜 4 7 6 b または導電膜 4 7 6 c が埋め込まれている。

【0261】

また、絶縁膜 4 6 8 上に、導電膜 4 7 6 a と接する導電膜 4 7 9 a と、導電膜 4 7 6 b と接する導電膜 4 7 9 b と、導電膜 4 7 6 c と接する導電膜 4 7 9 c と、を有する。また、絶縁膜 4 7 2 は、絶縁膜 4 7 0 を通って導電膜 4 7 9 a に達する開口部と、絶縁膜 4 7 0 を通って導電膜 4 7 9 b に達する開口部と、絶縁膜 4 7 0 を通って導電膜 4 7 9 c に達する開口部と、を有する。また、開口部には、それぞれ導電膜 4 7 7 a、導電膜 4 7 7 b または導電膜 4 7 7 c が埋め込まれている。

20

【0262】

また、絶縁膜 4 7 5 は、トランジスタ M 0 のチャネル形成領域と重なる開口部と、導電膜 4 7 7 a に達する開口部と、導電膜 4 7 7 b に達する開口部と、導電膜 4 7 7 c に達する開口部と、を有する。また、開口部には、それぞれ導電膜 4 8 4 a、導電膜 4 8 4 b、導電膜 4 8 4 c または導電膜 4 8 4 d が埋め込まれている。

30

【0263】

また、導電膜 4 8 4 d は、トランジスタ M 0 のボトムゲート電極としての機能を有しても構わない。または、例えば、導電膜 4 8 4 d に一定の電位を印加することで、トランジスタ M 0 のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電膜 4 8 4 d とトランジスタ M 0 のトップゲート電極とを電氣的に接続しても構わない。こうすることで、トランジスタ M 0 のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ M 0 の飽和領域における電気特性を安定にすることができる。

【0264】

また、絶縁膜 4 0 2 は、絶縁膜 3 0 3 および絶縁膜 3 0 2 を通って導電膜 4 8 4 a に達する開口部と、導電膜 4 8 4 c に達する開口部と、を有する。また、開口部には、それぞれ、導電膜 4 8 2 a または導電膜 4 8 2 c が埋め込まれている。

40

【0265】

また、絶縁膜 4 2 8 は、絶縁膜 4 0 8 および絶縁膜 4 1 0 を通ってトランジスタ M 0 のソース電極またはドレイン電極の一方の導電体に達する開口部と、絶縁膜 4 0 8 および絶縁膜 4 1 0 を通ってトランジスタ M 0 のソース電極またはドレイン電極の他方の導電膜に達する開口部と、絶縁膜 4 0 8、絶縁膜 4 1 0、絶縁膜 4 0 2、絶縁膜 3 0 3 および絶縁膜 3 0 2 を通って導電膜 4 8 4 b に達する開口部と、絶縁膜 4 0 8 を通ってトランジスタ M 0 のゲート電極としての導電膜に達する開口部と、を有する。また、開口部には、それぞれ導電膜 4 8 3 a、導電膜 4 8 3 b、導電膜 4 8 3 c または導電膜 4 8 3 d が埋め込ま

50

れている。

【0266】

また、絶縁膜428上に、導電膜483aと接する導電膜485aと、導電膜483bと接する導電膜485bと、導電膜483cと接する導電膜485cと、導電膜483dと接する導電膜485dと、を有する。また、絶縁膜465は、導電膜485aに達する開口部と、導電膜485bに達する開口部と、導電膜485cに達する開口部と、を有する。また、開口部には、それぞれ導電膜487a、導電膜487bまたは導電膜487cが埋め込まれている。

【0267】

また、絶縁膜465上に、導電膜487aと接する導電膜488aと、導電膜487bと接する導電膜488bと、導電膜487cと接する導電膜488cと、を有する。また、絶縁膜467は、導電膜488aに達する開口部と、導電膜488bに達する開口部と、を有する。また、開口部には、それぞれ導電膜490aまたは導電膜490bが埋め込まれている。また、導電膜488cは容量素子3400の一方の電極の導電膜494と接している。

10

【0268】

また、絶縁膜467上に、導電膜490aと接する導電膜489aと、導電膜490bと接する導電膜489bと、を有する。また、絶縁膜469は、導電膜489aに達する開口部と、導電膜489bに達する開口部と、容量素子3400の他方の電極である導電膜496に達する開口部と、を有する。また、開口部には、それぞれ導電膜491a、導電膜492bまたは導電膜492cが埋め込まれている。

20

【0269】

また、絶縁膜469上には、導電膜491aと接する導電膜492aと、導電膜491bと接する導電膜492bと、導電膜491cと接する導電膜492cと、を有する。

【0270】

絶縁膜464、絶縁膜466、絶縁膜468、絶縁膜470、絶縁膜472、絶縁膜475、絶縁膜302、絶縁膜303、絶縁膜402、絶縁膜410、絶縁膜408、絶縁膜428、絶縁膜465、絶縁膜467、絶縁膜469および絶縁膜498としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁膜401としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。

30

【0271】

絶縁膜464、絶縁膜466、絶縁膜468、絶縁膜470、絶縁膜472、絶縁膜475、絶縁膜302、絶縁膜303、絶縁膜402、絶縁膜410、絶縁膜408、絶縁膜428、絶縁膜465、絶縁膜467、絶縁膜469または絶縁膜498の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタM0の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁膜を配置することによって、トランジスタM0の電気特性を安定にすることができる。

40

【0272】

水素などの不純物および酸素をブロックする機能を有する絶縁膜としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。

【0273】

導電膜480a、導電膜480bと、導電膜480c、導電膜478a、導電膜478

50

b、導電膜 478c、導電膜 476a、導電膜 476b、導電膜 476c、導電膜 479a、導電膜 479b、導電膜 479c、導電膜 477a、導電膜 477b、導電膜 477c、導電膜 484a、導電膜 484b、導電膜 484c、導電膜 484d、導電膜 482a、導電膜 482c、導電膜 483a、導電膜 483bと、導電膜 483c、導電膜 483d、導電膜 485a、導電膜 485b、導電膜 485c、導電膜 485d、導電膜 487a、導電膜 487b、導電膜 487c、導電膜 488a、導電膜 488b、導電膜 488c、導電膜 490a、導電膜 490bと、導電膜 489a、導電膜 489bと、導電膜 491a、導電膜 491b、導電膜 491c、導電膜 492a、導電膜 492b、導電膜 492c、導電膜 494 および導電膜 496 としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電膜、銅およびチタンを含む導電膜、銅およびマンガンを含む導電膜、インジウム、スズおよび酸素を含む導電膜、チタンおよび窒素を含む導電膜などを用いてもよい。

【0274】

半導体膜 406b としては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。

【0275】

トランジスタ M1 のソースまたはドレインは、導電膜 480a と、導電膜 478a と、導電膜 476a と、導電膜 479a と、導電膜 477a と、導電膜 484a と、導電膜 482a、導電膜 483a とを介してトランジスタ M0 のソース電極またはドレイン電極の一方である導電膜と電気的に接続する。また、トランジスタ M1 のゲート電極である導電膜 454 は、導電膜 480c と、導電膜 478c と、導電膜 476c と、導電膜 479c と、導電膜 477c と、導電膜 484c と、導電膜 482c と、導電膜 483c と、を介してトランジスタ M0 のソース電極またはドレイン電極の他方である導電膜と電気的に接続する。

【0276】

容量素子 3400 は、トランジスタ M0 のソース電極またはドレイン電極の一方の電極と、導電膜 483c と、導電膜 485c と、導電膜 487c と、導電膜 488c と、を介して容量素子 3400 の一方の電極と電気的に接続する導電膜 494 と、絶縁膜 498 と、容量素子 3400 の他方の電極である導電膜 496 と、を有する。なお、容量素子 3400 は、トランジスタ M0 の上方または下方に形成することで、半導体装置の大きさを縮小することができて好適である。

【0277】

そのほかの構造については、適宜図 1 などについての記載を参酌することができる。

【0278】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

【0279】

（実施の形態 4）

本実施の形態では、実施の形態 3 で説明した記憶装置を含む CPU（中央演算処理装置）について説明する。

【0280】

図 19 は、先の実施の形態で説明したトランジスタを少なくとも一部に用いた CPU の一例の構成を示すブロック図である。

【0281】

図 19 に示す CPU は、基板 1190 上に、ALU1191（ALU：Arithmetic

10

20

30

40

50

tic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198(Bus I/F)、書き換え可能なROM1199、およびROMインターフェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図19に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図19に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。

10

【0282】

バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。

【0283】

ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行う。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行う。

20

【0284】

また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。

30

【0285】

図19に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、実施の形態1に示したトランジスタ、または、実施の形態2に示した記憶装置を用いることができる。

【0286】

図19に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うか、を選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。

40

【0287】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

【0288】

(実施の形態5)

本実施の形態では、本発明の一態様に係る表示装置について、図20および図21を用

50

いて説明する。

【0289】

表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL（Electroluminescence）、有機ELなどを含む。以下では、表示装置の一例としてEL素子を用いた表示装置（EL表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。

【0290】

なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むICなどを実装した状態にあるモジュールとを含む。

10

【0291】

また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクタ、例えばFPC、TCPが取り付けられたモジュール、TCPの先にプリント配線板を有するモジュールまたは表示素子にCOG方式によりIC（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

【0292】

図20は、本発明の一態様に係るEL表示装置の一例である。図20（A）に、EL表示装置の画素の回路図を示す。図20（B）は、EL表示装置全体を示す上面図である。また、図20（C）は、図20（B）の一点鎖線M-Nの一部に対応するM-N断面である。

20

【0293】

図20（A）は、EL表示装置に用いられる画素の回路図の一例である。

【0294】

図20（A）に示すEL表示装置は、スイッチ素子743と、トランジスタ741と、容量素子742と、発光素子719と、を有する。

【0295】

なお、図20（A）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図20（A）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。

30

【0296】

トランジスタ741のゲートはスイッチ素子743の一端および容量素子742の一方の電極と電氣的に接続される。トランジスタ741のソースは容量素子742の他方の電極と電氣的に接続され、発光素子719の一方の電極と電氣的に接続される。トランジスタ741のソースは電源電位VDDが与えられる。スイッチ素子743の他端は信号線744と電氣的に接続される。発光素子719の他方の電極は定電位が与えられる。なお、定電位は接地電位GNDまたはそれより小さい電位とする。

【0297】

スイッチ素子743としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いEL表示装置とすることができる。また、スイッチ素子743として、トランジスタ741と同一工程を経て作製されたトランジスタを用いると、EL表示装置の生産性を高めることができる。なお、トランジスタ741または/およびスイッチ素子743としては、例えば、実施の形態2で述べたトランジスタを適用することができる。

40

【0298】

図20（B）は、EL表示装置の上面図である。EL表示装置は、基板700と、基板750と、シール材734と、駆動回路735と、駆動回路736と、画素737と、FPC732と、を有する。シール材734は、画素737、駆動回路735および駆動回路736を囲むように基板700と基板750との間に配置される。なお、駆動回路735または/および駆動回路736をシール材734の外側に配置しても構わない。

50

【 0 2 9 9 】

図 2 0 (C) は、図 2 0 (B) の一点鎖線 M - N の一部に対応する E L 表示装置の断面図である。

【 0 3 0 0 】

図 2 0 (C) には、トランジスタ 7 4 1 として、基板 7 0 0 上の導電膜 7 0 4 と、導電膜 7 0 4 が埋め込まれた絶縁膜 7 1 2 a と、絶縁膜 7 1 2 a 上の絶縁膜 7 1 2 b と、絶縁膜 7 1 2 b 上にあり、かつ導電膜 7 0 4 と重なる酸化物膜 7 0 6 a、半導体膜 7 0 6 b および酸化物膜 7 0 6 c と、半導体膜 7 0 6 b および酸化物膜 7 0 6 c と接する導電膜 7 1 6 a および導電膜 7 1 6 b と、酸化物膜 7 0 6 c 上、導電膜 7 1 6 a 上および導電膜 7 1 6 b 上の絶縁膜 7 1 8 a と、絶縁膜 7 1 8 a 上、絶縁膜 7 1 2 b 上の絶縁膜 7 1 8 b と、絶縁膜 7 1 8 a 上にあり、かつ酸化物膜 7 0 6 c と重なる導電膜 7 1 4 a と、を有する構造を示す。なお、トランジスタ 7 4 1 の構造は一例であり、図 2 0 (C) に示す構造と異なる構造であっても構わない。

10

【 0 3 0 1 】

したがって、図 2 0 (C) に示すトランジスタ 7 4 1 において、導電膜 7 1 4 a はゲート電極としての機能を有し、絶縁膜 7 1 2 b はゲート絶縁膜としての機能を有し、導電膜 7 1 6 a はソース電極としての機能を有し、導電膜 7 1 6 b はドレイン電極としての機能を有し、絶縁膜 7 1 8 a はゲート絶縁膜としての機能を有し、導電膜 7 1 4 a はゲート電極としての機能を有する。なお、半導体膜 7 0 6 b は、光が当たることによって電気特性が変動する場合がある。したがって、導電膜 7 1 4 a、導電膜 7 1 6 a、導電膜 7 1 6 b、導電膜 7 1 4 a のいずれか一以上が遮光性を有すると好ましい。

20

【 0 3 0 2 】

なお、絶縁膜 7 1 8 a および絶縁膜 7 1 8 b として、同種の絶縁膜を用いた場合、観察手法によっては両者の区別が付かない場合がある。

【 0 3 0 3 】

図 2 0 (C) には、容量素子 7 4 2 として、絶縁膜 7 1 8 b 上の導電膜 7 1 4 b と、導電膜 7 1 4 b 上の絶縁膜 7 1 8 c と、絶縁膜 7 1 8 c 上にあり、かつ導電膜 7 1 4 b と重なる導電膜 7 1 4 c とを有する。

【 0 3 0 4 】

容量素子 7 4 2 において、導電膜 7 1 4 b は一方の電極として機能し、導電膜 7 1 4 c は他方の電極として機能する。したがって、容量素子 7 4 2 は、トランジスタ 7 4 1 の配線と共通する膜を用いて作製することができる。

30

【 0 3 0 5 】

なお、本発明の一態様に係る容量素子はこれに限定されるものではない。例えば、導電膜 7 1 4 a および導電膜 7 1 4 b の重なる領域を薄くするため、絶縁膜 7 1 8 c の一部が除去された構造を有しても構わない。

【 0 3 0 6 】

トランジスタ 7 4 1 および容量素子 7 4 2 上には、絶縁膜 7 2 0 が配置される。ここで、絶縁膜 7 2 0 は、トランジスタ 7 4 1 のソース電極として機能する導電膜 7 1 6 a に達する開口部を有してもよい。絶縁膜 7 2 0 上には、導電膜 7 8 1 が配置される。導電膜 7 8 1 は、絶縁膜 7 2 0 の開口部を介してトランジスタ 7 4 1 と電氣的に接続してもよい。

40

【 0 3 0 7 】

導電膜 7 8 1 上には、導電膜 7 8 1 に達する開口部を有する隔壁 7 8 4 が配置される。隔壁 7 8 4 上には、隔壁 7 8 4 の開口部で導電膜 7 8 1 と接する発光層 7 8 2 が配置される。発光層 7 8 2 上には、導電膜 7 8 3 が配置される。導電膜 7 8 1、発光層 7 8 2 および導電膜 7 8 3 の重なる領域が、発光素子 7 1 9 となる。

【 0 3 0 8 】

ここまでは、E L 表示装置の例について説明した。次に、液晶表示装置の例について説明する。

【 0 3 0 9 】

50

図 2 1 (A) は、液晶表示装置の画素の構成例を示す回路図である。図 2 1 に示す画素は、トランジスタ 7 5 1 と、容量素子 7 5 2 と、一对の電極間に液晶の充填された素子 (液晶素子) 7 5 3 とを有する。

【 0 3 1 0 】

トランジスタ 7 5 1 では、ソース、ドレインの一方が信号線 7 5 5 に電氣的に接続され、ゲートが走査線 7 5 4 に電氣的に接続されている。

【 0 3 1 1 】

容量素子 7 5 2 では、一方の電極がトランジスタ 7 5 1 のソース、ドレインの他方に電氣的に接続され、他方の電極が共通電位を供給する配線に電氣的に接続されている。

【 0 3 1 2 】

液晶素子 7 5 3 では、一方の電極がトランジスタ 7 5 1 のソース、ドレインの他方に電氣的に接続され、他方の電極が共通電位を供給する配線に電氣的に接続されている。なお、上述した容量素子 7 5 2 の他方の電極が電氣的に接続する配線に与えられる共通電位と、液晶素子 7 5 3 の他方の電極に与えられる共通電位とが異なる電位であってもよい。

【 0 3 1 3 】

なお、液晶表示装置も、上面図は E L 表示装置と同様として説明する。図 2 0 (B) の一点鎖線 M - N に対応する液晶表示装置の断面図を図 2 1 (B) に示す。図 2 1 (B) において、F P C 7 3 2 は、端子 7 3 1 を介して配線 7 3 3 と接続される。なお、配線 7 3 3 は、トランジスタ 7 5 1 を構成する導電膜または半導体膜のいずれかと同種の導電膜または半導体膜を用いてもよい。

【 0 3 1 4 】

トランジスタ 7 5 1 は、トランジスタ 7 4 1 についての記載を参照する。また、容量素子 7 5 2 は、容量素子 7 4 2 についての記載を参照する。なお、図 2 1 (B) には、図 2 0 (C) の容量素子 7 4 2 に対応した容量素子 7 5 2 の構造を示したが、これに限定されない。

【 0 3 1 5 】

なお、トランジスタ 7 5 1 の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子 7 5 2 に保持された電荷がリークしにくく、長期間に渡って液晶素子 7 5 3 に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ 7 5 1 をオフ状態とすることで、トランジスタ 7 5 1 の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子 7 5 2 の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。

【 0 3 1 6 】

トランジスタ 7 5 1 および容量素子 7 5 2 上には、絶縁膜 7 2 1 が配置される。ここで、絶縁膜 7 2 1 は、トランジスタ 7 5 1 に達する開口部を有する。絶縁膜 7 2 1 上には、導電膜 7 9 1 が配置される。導電膜 7 9 1 は、絶縁膜 7 2 1 の開口部を介してトランジスタ 7 5 1 と電氣的に接続する。

【 0 3 1 7 】

導電膜 7 9 1 上には、配向膜として機能する絶縁膜 7 9 2 が配置される。絶縁膜 7 9 2 上には、液晶層 7 9 3 が配置される。液晶層 7 9 3 上には、配向膜として機能する絶縁膜 7 9 4 が配置される。絶縁膜 7 9 4 上には、スペーサ 7 9 5 が配置される。スペーサ 7 9 5 および絶縁膜 7 9 4 上には、導電膜 7 9 6 が配置される。導電膜 7 9 6 上には、基板 7 9 7 が配置される。

【 0 3 1 8 】

上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。

【 0 3 1 9 】

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード（LED：Light Emitting Diode）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（GLV）、プラズマディスプレイ（PDP）、MEMS（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（DMD）、DMS（デジタル・マイクロ・シャッター）、IMOD（インターフェアレンス・モジュレーション）素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレクトロウェットティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電氣的または磁氣的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。

10

20

30

40

50

【0320】

EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（FED）またはSED方式平面型ディスプレイ（SED：Surface-conduction Electron-emitter Display）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。

【0321】

なお、LEDを用いる場合、LEDの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するn型GaN半導体などを容易に成膜することができる。さらに、その上に、結晶を有するp型GaN半導体などを設けて、LEDを構成することができる。なお、グラフェンやグラファイトと、結晶を有するn型GaN半導体との間に、AlN層を設けてもよい。なお、LEDが有するGaN半導体は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LEDが有するGaN半導体は、スパッタリング法で成膜することも可能である。

【0322】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせることもできる。

【0323】

（実施の形態6）

本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはDVD：Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入

れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２２に示す。

【０３２４】

図２２（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図２２（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

【０３２５】

図２２（Ｂ）は、携帯電話機であり、筐体９１１、表示部９１６、操作ボタン９１４、外部接続ポート９１３、スピーカー９１７、マイク９１２などを備えている。図２２（Ｂ）に示す携帯電話機は、指などで表示部９１６に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部９１６に触れることにより行うことができる。また、操作ボタン９１４の操作により、電源のＯＮ、ＯＦＦ動作や、表示部９１６に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。

10

【０３２６】

図２２（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。

【０３２７】

図２２（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。

20

【０３２８】

図２２（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。

30

【０３２９】

図２２（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。

【０３３０】

なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。

【０３３１】

（実施の形態７）

本実施の形態では、本発明の一態様の半導体装置を備えることができるＲＦデバイスの使用例について図２３を用いながら説明する。ＲＦデバイスの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証券類（運転免許証や住民票等、図２３（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等、図２３（Ｂ）参照）、包装用容器類（包装紙やボトル等、図２３（Ｃ）参照）、乗り物類（自転車等、図２３（Ｄ）参照）、身の回り品（鞆や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図２３（Ｅ）、図２３（Ｆ）参照）等に設けて使用することができる。

40

【０３３２】

本発明の一態様に係るＲＦデバイス４０００は、プリント基板に表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂から

50

なるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦデバイス４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証券類等に本発明の一態様に係るＲＦデバイス４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦデバイスを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦデバイスを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。

10

【０３３３】

以上のように、本発明の一態様に係わるＲＦデバイスを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。

【０３３４】

次に、本発明の一態様の半導体装置を備えることができる表示装置の使用例について説明する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示素子を有する。または、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例えば、トランジスタを有する。例えば、これらのトランジスタとして、他の実施の形態で述べたトランジスタを採用することができる。

20

【０３３５】

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェットティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電氣的または磁氣的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Surface-conduction Electron-emitter Display）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。

30

40

50

【0336】

なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。

【0337】

(実施の形態8)

本実施の形態では、上記実施の形態で示した酸化物半導体を用いたトランジスタに適用可能な、酸化物半導体の結晶構造について説明を行う。

【0338】

本明細書において、「平行」とは、二つの直線が -10° 以上 10° 以下の角度で配置されている状態をいう。したがって、 -5° 以上 5° 以下の場合も含まれる。また、「略平行」とは、二つの直線が -30° 以上 30° 以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が 80° 以上 100° 以下の角度で配置されている状態をいう。したがって、 85° 以上 95° 以下の場合も含まれる。また、「略垂直」とは、二つの直線が 60° 以上 120° 以下の角度で配置されている状態をいう。

10

【0339】

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

【0340】

<酸化物半導体の構造>

以下では、酸化物半導体の構造について説明する。

20

【0341】

酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、nc-OS(nanocrystalline Oxide Semiconductor)、擬似非晶質酸化物半導体(a-like OS: amorphous like Oxide Semiconductor)、非晶質酸化物半導体などがある。

【0342】

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC-OS、多結晶酸化物半導体、nc-OSなどがある。

30

【0343】

非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。

【0344】

逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質(completely amorphous)酸化物半導体と呼ぶことはできない。また、等方的でない(例えば、微小な領域において周期構造を有する)酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、a-like OSは、微小な領域において周期構造を有するものの、鬆(ポイドともいう。)を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。

40

【0345】

<CAAC-OS>

まずは、CAAC-OSについて説明する。

【0346】

CAAC-OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一つである。

【0347】

透過型電子顕微鏡(TEM: Transmission Electron Micr

50

oscope)によって、CAAC-OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない。そのため、CAAC-OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

【0348】

以下では、TEMによって観察したCAAC-OSについて説明する。図24(A)に、試料面と略平行な方向から観察したCAAC-OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM-ARM200Fなどによって行うことができる。

10

【0349】

図24(A)の領域(1)を拡大したCs補正高分解能TEM像を図24(B)に示す。図24(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、CAAC-OSの膜を形成する面(被形成面ともいう。)または上面の凹凸を反映しており、CAAC-OSの被形成面または上面と平行となる。

【0350】

図24(B)に示すように、CAAC-OSは特徴的な原子配列を有する。図24(C)は、特徴的な原子配列を、補助線で示したものである。図24(B)および図24(C)より、ペレット一つの大きさは1nm以上のものや、3nm以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。また、CAAC-OSを、CAN(C-Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。

20

【0351】

ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC-OSのペレット5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる(図24(D)参照。)。図24(C)で観察されたペレットとペレットとの間で傾きが生じている箇所は、図24(D)に示す領域5161に相当する。

30

【0352】

また、図25(A)に、試料面と略垂直な方向から観察したCAAC-OSの平面のCs補正高分解能TEM像を示す。図25(A)の領域(1)、領域(2)および領域(3)を拡大したCs補正高分解能TEM像を、それぞれ図25(B)、図25(C)および図25(D)に示す。図25(B)、図25(C)および図25(D)より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。

【0353】

次に、X線回折(XRD:X-Ray Diffraction)によって解析したCAAC-OSについて説明する。例えば、InGaZnO₄の結晶を有するCAAC-OSに対し、out-of-plane法による構造解析を行うと、図26(A)に示すように回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO₄の結晶の(009)面に帰属されることから、CAAC-OSの結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。

40

【0354】

なお、CAAC-OSのout-of-plane法による構造解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC-OS中の一部に、c軸配向性を有さない結晶が含まれることを示している。より好ましいCAAC-OSは、out-of-plane法による構造

50

解析では、 2θ が 31° 近傍にピークを示し、 2θ が 36° 近傍にピークを示さない。

【0355】

一方、CAAC-OSに対し、 c 軸に略垂直な方向からX線を入射させるin-plane法による構造解析を行うと、 2θ が 56° 近傍にピークが現れる。このピークは、InGaZnO₄の結晶の(110)面に帰属される。CAAC-OSの場合は、 2θ を 56° 近傍に固定し、試料面の法線ベクトルを軸(ϕ 軸)として試料を回転させながら分析(ϕ スキャン)を行っても、図26(B)に示すように明瞭なピークは現れない。これに対し、InGaZnO₄の単結晶酸化物半導体であれば、 2θ を 56° 近傍に固定して ϕ スキャンした場合、図26(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC-OSは、 a 軸および b 軸の配向が不規則であることが確認できる。

10

【0356】

次に、電子回折によって解析したCAAC-OSについて説明する。例えば、InGaZnO₄の結晶を有するCAAC-OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、図27(A)に示すような回折パターン(制限視野透過電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnO₄の結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC-OSに含まれるペレットが c 軸配向性を有し、 c 軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図27(B)に示す。図27(B)より、リング状の回折パターンが確認される。したがって、電子回折によっても、CAAC-OSに含まれるペレットの a 軸および b 軸は配向性を有さないことがわかる。なお、図27(B)における第1リングは、InGaZnO₄の結晶の(010)面および(100)面などに起因すると考えられる。また、図27(B)における第2リングは(110)面などに起因すると考えられる。

20

【0357】

上述したように、CAAC-OSは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとCAAC-OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。

【0358】

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

30

【0359】

酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

40

【0360】

不純物および酸素欠損の少ないCAAC-OSは、キャリア密度の低い酸化物半導体である。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC-OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

【0361】

<nc-OS>

次に、nc-OSについて説明する。

【0362】

50

nc - OS は、高分解能 TEM 像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。nc - OS に含まれる結晶部は、1 nm 以上 10 nm 以下、または 1 nm 以上 3 nm 以下の大きさであることが多い。なお、結晶部の大きさが 10 nm より大きく 100 nm 以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。nc - OS は、例えば、高分解能 TEM 像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC - OS におけるペレットと起源を同じくする可能性がある。そのため、以下では nc - OS の結晶部をペレットと呼ぶ場合がある。

【0363】

nc - OS は、微小な領域（例えば、1 nm 以上 10 nm 以下の領域、特に 1 nm 以上 3 nm 以下の領域）において原子配列に周期性を有する。また、nc - OS は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc - OS は、分析方法によっては、a - like OS や非晶質酸化物半導体と区別が付かない場合がある。例えば、nc - OS に対し、ペレットよりも大きい径の X 線を用いた場合、out - of - plane 法による解析では、結晶面を示すピークは検出されない。また、nc - OS に対し、ペレットよりも大きいプローブ径（例えば 50 nm 以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、nc - OS に対し、ペレットの大きさと近いペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc - OS に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。

10

20

【0364】

このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、nc - OS を、RANC (Random Aligned nanocrystals) を有する酸化物半導体、または NANC (Non - Aligned nanocrystals) を有する酸化物半導体と呼ぶこともできる。

【0365】

nc - OS は、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc - OS は、a - like OS や非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc - OS は、異なるペレット間で結晶方位に規則性が見られない。そのため、nc - OS は、CAAC - OS と比べて欠陥準位密度が高くなる。

30

【0366】

< a - like OS >

a - like OS は、nc - OS と非晶質酸化物半導体との間の構造を有する酸化物半導体である。

【0367】

a - like OS は、高分解能 TEM 像において鬆が観察される場合がある。また、高分解能 TEM 像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。

40

【0368】

鬆を有するため、a - like OS は、不安定な構造である。以下では、a - like OS が、CAAC - OS および nc - OS と比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

【0369】

電子照射を行う試料として、a - like OS (Sample A と表記する。)、nc - OS (Sample B と表記する。) および CAAC - OS (Sample C と表記する。) を準備する。いずれの試料も In - Ga - Zn 酸化物である。

【0370】

まず、各試料の高分解能断面 TEM 像を取得する。高分解能断面 TEM 像により、各試

50

料は、いずれも結晶部を有することがわかる。

【0371】

なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、 InGaZnO_4 の結晶の単位格子は、 $\text{In}-\text{O}$ 層を3層有し、また $\text{Ga}-\text{Zn}-\text{O}$ 層を6層有する、計9層が c 軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、 (009) 面の格子面間隔 (d 値ともいう。) と同程度であり、結晶構造解析からその値は 0.29 nm と求められている。したがって、格子縞の間隔が 0.28 nm 以上 0.30 nm 以下である箇所を、 InGaZnO_4 の結晶部と見なすことができる。なお、格子縞は、 InGaZnO_4 の結晶の $a-b$ 面に対応する。

【0372】

図28は、各試料の結晶部 (22箇所から45箇所) の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図28より、 $a\text{-like OS}$ は、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図28中に(1)で示すように、TEMによる観察初期においては 1.2 nm 程度の大きさだった結晶部 (初期核ともいう。) が、累積照射量が $4.2 \times 10^8\text{ e}^-/\text{nm}^2$ においては 2.6 nm 程度の大きさまで成長していることがわかる。一方、 $nc\text{-OS}$ および $CAC\text{-OS}$ は、電子照射開始時から電子の累積照射量が $4.2 \times 10^8\text{ e}^-/\text{nm}^2$ までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図28中の(2)および(3)で示すように、電子の累積照射量によらず、 $nc\text{-OS}$ および $CAC\text{-OS}$ の結晶部の大きさは、それぞれ 1.4 nm 程度および 2.1 nm 程度であることがわかる。

【0373】

このように、 $a\text{-like OS}$ は、電子照射によって結晶部の成長が見られる場合がある。一方、 $nc\text{-OS}$ および $CAC\text{-OS}$ は、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、 $a\text{-like OS}$ は、 $nc\text{-OS}$ および $CAC\text{-OS}$ と比べて、不安定な構造であることがわかる。

【0374】

また、鬆を有するため、 $a\text{-like OS}$ は、 $nc\text{-OS}$ および $CAC\text{-OS}$ と比べて密度の低い構造である。具体的には、 $a\text{-like OS}$ の密度は、同じ組成の単結晶の密度の 78.6% 以上 92.3% 未満となる。また、 $nc\text{-OS}$ の密度および $CAC\text{-OS}$ の密度は、同じ組成の単結晶の密度の 92.3% 以上 100% 未満となる。単結晶の密度の 78% 未満となる酸化物半導体は、成膜すること自体が困難である。

【0375】

例えば、 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ [原子数比] を満たす酸化物半導体において、菱面体晶構造を有する単結晶 InGaZnO_4 の密度は 6.357 g/cm^3 となる。よって、例えば、 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ [原子数比] を満たす酸化物半導体において、 $a\text{-like OS}$ の密度は 5.0 g/cm^3 以上 5.9 g/cm^3 未満となる。また、例えば、 $\text{In}:\text{Ga}:\text{Zn}=1:1:1$ [原子数比] を満たす酸化物半導体において、 $nc\text{-OS}$ の密度および $CAC\text{-OS}$ の密度は 5.9 g/cm^3 以上 6.3 g/cm^3 未満となる。

【0376】

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせで見積もることが好ましい。

【0377】

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、 $a\text{-like OS}$ 、 $nc\text{-OS}$ 、 $CAC\text{-OS}$ のうち、二種以上を有する積層膜であってもよい。

10

20

30

40

50

【 0 3 7 8 】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

【 符号の説明 】

【 0 3 7 9 】

3 0 0	トランジスタ	
3 0 1	絶縁膜	
3 0 2	絶縁膜	
3 0 3	絶縁膜	
3 1 0	導電膜	10
3 8 0	導電膜	
3 8 1	絶縁膜	
3 8 2	半導体膜	
3 8 3	導電膜	
3 8 4	導電膜	
3 8 5	絶縁膜	
3 8 6	絶縁膜	
3 8 7	絶縁膜	
3 8 8	導電膜	
4 0 0	基板	20
4 0 1	絶縁膜	
4 0 2	絶縁膜	
4 0 4 a	導電膜	
4 0 4 b	導電膜	
4 0 4 c	導電膜	
4 0 4 w	ゲート線幅	
4 0 6 a	酸化物膜	
4 0 6 b	半導体膜	
4 0 6 c	酸化物膜	
4 0 7	領域	30
4 0 8	絶縁膜	
4 1 0	絶縁膜	
4 1 2	絶縁膜	
4 1 6 a 1	導電膜	
4 1 6 a 2	導電膜	
4 1 6 b 1	導電膜	
4 1 6 b 2	導電膜	
4 1 6 c	領域	
4 1 6 d	領域	
4 1 6 e	領域	40
4 1 6 f	領域	
4 2 8	絶縁膜	
4 3 8	導電膜	
4 5 0	半導体基板	
4 5 4	導電膜	
4 6 0	領域	
4 6 2	絶縁膜	
4 6 4	絶縁膜	
4 6 5	絶縁膜	
4 6 6	絶縁膜	50


4 6 7	絶縁膜	
4 6 8	絶縁膜	
4 6 9	絶縁膜	
4 7 0	絶縁膜	
4 7 2	絶縁膜	
4 7 4 a	領域	
4 7 4 b	領域	
4 7 5	絶縁膜	
4 7 6 a	導電膜	
4 7 6 b	導電膜	10
4 7 6 c	導電膜	
4 7 7 a	導電膜	
4 7 7 b	導電膜	
4 7 7 c	導電膜	
4 7 8 a	導電膜	
4 7 8 b	導電膜	
4 7 8 c	導電膜	
4 7 9 a	導電膜	
4 7 9 b	導電膜	
4 7 9 c	導電膜	20
4 8 0 a	導電膜	
4 8 0 b	導電膜	
4 8 0 c	導電膜	
4 8 2 a	導電膜	
4 8 2 c	導電膜	
4 8 3 a	導電膜	
4 8 3 b	導電膜	
4 8 3 c	導電膜	
4 8 3 d	導電膜	
4 8 4 a	導電膜	30
4 8 4 b	導電膜	
4 8 4 c	導電膜	
4 8 4 d	導電膜	
4 8 5 a	導電膜	
4 8 5 b	導電膜	
4 8 5 c	導電膜	
4 8 5 d	導電膜	
4 8 7 a	導電膜	
4 8 7 b	導電膜	
4 8 7 c	導電膜	40
4 8 8 a	導電膜	
4 8 8 b	導電膜	
4 8 8 c	導電膜	
4 8 9 a	導電膜	
4 8 9 b	導電膜	
4 9 0 a	導電膜	
4 9 0 b	導電膜	
4 9 1 a	導電膜	
4 9 1 b	導電膜	
4 9 1 c	導電膜	50

4 9 2 a	導電膜	
4 9 2 b	導電膜	
4 9 2 c	導電膜	
4 9 4	導電膜	
4 9 6	導電膜	
4 9 8	絶縁膜	
5 0 0	トランジスタ	
6 0 0	トランジスタ	
6 4 0	基板	
6 5 1	絶縁膜	10
6 5 1 a	絶縁膜	
6 5 1 b	絶縁膜	
6 5 2	絶縁膜	
6 5 3	絶縁膜	
6 5 4	絶縁膜	
6 5 5	絶縁膜	
6 5 6	絶縁膜	
6 6 0	多層膜	
6 6 1	酸化物膜	
6 6 2	半導体膜	20
6 6 3	酸化物膜	
6 7 1	導電膜	
6 7 1 a	導電膜	
6 7 1 b	導電膜	
6 7 2	導電膜	
6 7 2 a	導電膜	
6 7 2 b	導電膜	
6 7 3	導電膜	
6 7 4	導電膜	
6 7 8	ハードマスク	30
7 0 0	基板	
7 0 4	導電膜	
7 0 6 a	酸化物膜	
7 0 6 b	半導体膜	
7 0 6 c	酸化物膜	
7 1 2 a	絶縁膜	
7 1 2 b	絶縁膜	
7 1 4 a	導電膜	
7 1 4 b	導電膜	
7 1 4 c	導電膜	40
7 1 6 a	導電膜	
7 1 6 b	導電膜	
7 1 8 a	絶縁膜	
7 1 8 b	絶縁膜	
7 1 8 c	絶縁膜	
7 1 9	発光素子	
7 2 0	絶縁膜	
7 2 1	絶縁膜	
7 3 1	端子	
7 3 2	F P C	50

7 3 3	配線	
7 3 4	シール材	
7 3 5	駆動回路	
7 3 6	駆動回路	
7 3 7	画素	
7 4 1	トランジスタ	
7 4 2	容量素子	
7 4 3	スイッチ素子	
7 4 4	信号線	
7 5 0	基板	10
7 5 1	トランジスタ	
7 5 2	容量素子	
7 5 3	液晶素子	
7 5 4	走査線	
7 5 5	信号線	
7 8 1	導電膜	
7 8 2	発光層	
7 8 3	導電膜	
7 8 4	隔壁	
7 9 1	導電膜	20
7 9 2	絶縁膜	
7 9 3	液晶層	
7 9 4	絶縁膜	
7 9 5	スペーサ	
7 9 6	導電膜	
7 9 7	基板	
9 0 1	筐体	
9 0 2	筐体	
9 0 3	表示部	
9 0 4	表示部	30
9 0 5	マイクロフォン	
9 0 6	スピーカー	
9 0 7	操作キー	
9 0 8	スタイラス	
9 1 1	筐体	
9 1 2	マイク	
9 1 3	外部接続ポート	
9 1 4	操作ボタン	
9 1 6	表示部	
9 1 7	スピーカー	40
9 2 1	筐体	
9 2 2	表示部	
9 2 3	キーボード	
9 2 4	ポインティングデバイス	
9 3 1	筐体	
9 3 2	冷蔵室用扉	
9 3 3	冷凍室用扉	
9 4 1	筐体	
9 4 2	筐体	
9 4 3	表示部	50


9 4 4	操 作 キ ー	
9 4 5	レ ン ズ	
9 4 6	接 続 部	
9 5 1	車 体	
9 5 2	車 輪	
9 5 3	ダ ッ シ ュ ボ ー ド	
9 5 4	ラ イ ト	
1 1 8 9	R O M イ ン タ ー フ ェ ー ス	
1 1 9 0	基 板	
1 1 9 1	A L U	10
1 1 9 2	A L U コ ン ト ロ ー ラ	
1 1 9 3	イ ン ス ト ラ ク シ ョ ン デ コ ー ダ	
1 1 9 4	イ ン タ ラ プ ト コ ン ト ロ ー ラ	
1 1 9 5	タ イ ミ ン グ コ ン ト ロ ー ラ	
1 1 9 6	レ ジ ス タ	
1 1 9 7	レ ジ ス タ コ ン ト ロ ー ラ	
1 1 9 8	バ ス イ ン タ ー フ ェ ー ス	
1 1 9 9	R O M	
3 0 0 1	配 線	
3 0 0 2	配 線	20
3 0 0 3	配 線	
3 0 0 4	配 線	
3 0 0 5	配 線	
3 4 0 0	容 量 素 子	
4 0 0 0	R F デ バ イ ス	
5 1 0 0	ペ レ ッ ト	
5 1 2 0	基 板	
5 1 6 1	領 域	

【 図 1 】




【 図 2 】


(A)




(B)




【 図 3 】





【 図 4 】




【 図 5 】




【図 6】




【図 8】




【図 7】




【図 9】




【図 10】




【図 13】



【図 11】




【図 12】




【図 14】

(A) 300




(B) 300




【図 15】

(A) 500




(B) 500




(C) 500

【図 16】

(A)




(B)




【図 17】


(A)




(B)




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【図 2 3】




【図 2 5】




【図 2 4】




【図 2 6】



【図 2 7】



【図 2 8】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
H 0 1 L 21/66 N

F ターム(参考) 5F110 AA24 BB01 BB05 CC02 CC10 DD01 DD02 DD03 DD04 DD05
DD08 DD12 DD13 DD14 DD15 DD17 DD25 EE01 EE02 EE03
EE04 EE06 EE14 EE15 EE22 EE30 EE42 EE44 EE45 FF01
FF02 FF03 FF04 FF09 FF12 FF23 FF27 FF28 FF29 FF30
FF36 GG01 GG02 GG03 GG04 GG06 GG12 GG13 GG14 GG15
GG16 GG17 GG19 GG22 GG24 GG28 GG29 GG33 GG34 GG36
GG42 GG43 GG44 GG45 GG58 HK01 HK02 HK03 HK04 HK06
HK07 HK08 HK21 HK32 HK33 HK34 HL01 HL02 HL03 HL04
HL06 HL07 HL11 NN03 NN22 NN23 NN24 NN27 NN28 NN33
NN34 NN35 NN36 NN72 NN73 QQ09

【要約の続き】

【選択図】図 1