(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2022 年 3 月 3 日 (03.03.2022)

WIPO | PCT

(10) 国际公布号
WO 2022/041920 A1

(51) 国际专利分类号:
G11C 11/406 (2006.01)

(21) 国际申请号: PCT/CN2021/098955

(22) 国际申请日: 2021 年 6 月 8 日 (08.06.2021)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
202010892574.X 2020年8月31日 (31.08.2020) CN

(71) 申请人: 长鑫存储技术有限公司 (**CHANGXIN MEMORY TECHNOLOGIES, INC.**) [CN/CN]; 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230601 (CN)。

(72) 发明人: 陆天辰 (**LU, Tianchen**); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230601 (CN)。

(74) 代理人: 北京律智知识产权代理有限公司 (**BEIJING INTELLEGAL INTELLECTUAL PROPERTY AGENT LTD.**); 中国北京市朝阳区慧忠路5号B1605、B1606、B1607, Beijing 100101 (CN)。

(81) 指定国(除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW。

(54) **Title:** MEMORY ARRAY SELF-REFRESH FREQUENCY TEST METHOD AND MEMORY ARRAY TEST DEVICE

(54) 发明名称: 存储阵列自刷新频率测试方法与存储阵列测试设备




图 1

S102 Provide a memory array
S104 Determine the shortest duration of electric leakage of each memory unit in the memory array, and mark the shortest duration as a first duration
S106 Set an auto refresh period of the memory array according to the first duration, wherein the auto refresh period is greater than the first duration
S108 Perform m tests, wherein an nth test comprises sequentially clearing the counting at a refresh position, writing pre-set data into the memory array , performing self-refreshing with a duration of T_n, performing auto refreshing with a duration of one auto refresh period, reading the memory array, and recording a reading state, wherein $T_{n-1} < T_n$, and $2 \leq n \leq m$
S110 Determine a self-refresh frequency of the memory array according to m reading states corresponding to the m tests

(57) **Abstract:** A memory array self-refresh frequency test method and a memory array test device. The test method comprises: providing a memory array; determining the shortest duration of electric leakage of each memory unit in the memory array, and marking the shortest duration as a first duration; setting an auto refresh period of the memory array according to the first duration, wherein the auto refresh period is greater than the first duration; performing m tests, wherein an nth test comprises sequentially clearing the counting at a refresh position, writing pre-set data into the memory array, performing self-refreshing with a duration of T_n, performing auto refreshing with a duration of one auto refresh period, reading the memory array, and recording a reading state, wherein $T_{n-1} < T_n$, and $2 \leq n \leq m$; and determining a self-refresh frequency of the memory array according to m reading states corresponding to the m tests. By means of the embodiments of the present disclosure, a self-refresh frequency of a storage array can be accurately measured.

WO 2022/041920 A1

[见续页]

(84) 指定国(除另有指明，要求每一种可提供的地区保护)：ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布：

— 包括国际检索报告(条约第21条(3))。

(57) 摘要：一种存储阵列自刷新频率测试方法与存储阵列测试设备。所述测试方法包括：提供存储阵列；确定所述存储阵列中各存储单元漏电的最短时长，并标记为第一时长；根据所述第一时长设定所述存储阵列的主动刷新周期，所述主动刷新周期大于所述第一时长；进行m次测试，其中第n次测试包括顺次进行刷新位置计数清零、对所述存储阵列写入预设数据、时长为T_n的自刷新、时长为一个所述主动刷新周期的主动刷新以及读取所述存储阵列并记录读取状态，其中$T_{n-1}<T_n$，$2\leq n\leq m$；根据所述m次测试对应的m个读取状态确定所述存储阵列的自刷新频率。本公开实施例可以准确测量存储阵列的自刷新频率。

存储阵列自刷新频率测试方法与存储阵列测试设备

交叉引用

本公开要求于2020年08月31日提交的申请号为202010892574.X、名称为“存储阵列自刷新频率测试方法与存储阵列测试设备”的中国专利申请的优先权，该中国专利申请的全部内容通过引用全部并入本文。

技术领域

本公开涉及集成电路制造技术领域，示例性而言，涉及一种存储阵列自刷新频率测试方法与应用该测试方法的存储阵列测试设备。

背景技术

DRAM（Dynamic Random Access Memory，动态随机存取存储器）是一种半导体存储器，主要的作用原理是利用存储电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。由于在现实中存储单元中的晶体管存在漏电电流，晶体管连接的存储电容上所存储的电荷数量会受漏电电流变动而导致数据丢失。因此对于DRAM来说，周期性地充电即刷新是一个无可避免的要件。在不刷新的情况下，DRAM 内部存储的数据在常温下会在几秒时间内丢失，所以DRAM芯片通常设置主动刷新（Auto Refresh） 和自刷新（Self Refresh）来保证数据完整性。

主动刷新是由处理器提供刷新命令以控制DRAM芯片执行一次刷新动作，刷新频率由处理器控制。JEDEC（Joint Electron Device Engineering Council，联合电子设备工程委员会）定义DRAM芯片要在64ms内完成8192次主动刷新以实现整个芯片的刷新，两次刷新的间隔tREFI被定义为7.8us。但是JEDEC只定义了DRAM自刷新模式的存在，没有明确的定义自刷新的频率。

因为在DRAM设计上自刷新频率往往和温度以及芯片的数据维持（Retention）能力有关系，所以检测自刷新频率是设计验证工作中的重要一环。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种存储阵列自刷新频率测试方法与存储阵列测试设备，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的无法准确测量存储阵列自刷新频率的问题。

根据本公开实施例的第一方面，提供一种存储阵列自刷新频率测试方法，包括：提供存储阵列；确定所述存储阵列中各存储单元漏电的最短时长，并标记为第一时长；根据所

述第一时长设定所述存储阵列的主动刷新周期，所述主动刷新周期大于所述第一时长；进行 m 次测试，其中第 n 次测试包括顺次进行刷新位置计数清零、对所述存储阵列写入预设数据、时长为 T_n 的自刷新、时长为一个所述主动刷新周期的主动刷新以及读取所述存储阵列并记录读取状态，其中 $T_{n-1}<T_n$，$2\leq n\leq m$；根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率。

在本公开的一种示例性实施例中，所述确定所述存储阵列中各存储单元漏电的最短时长包括：停止所述存储阵列的自刷新功能和主动刷新功能，对所述存储阵列写入所述预设数据；多次读取所述存储阵列，在读取结果首次不为所述预设数据时确定本次读取所述存储阵列的时间点与上次读取所述存储阵列的时间点之间的时间差；将所述时间差设置为所述最短时长。

在本公开的一种示例性实施例中，所述多次读取所述存储阵列包括：在第 k 次读取所述存储阵列的时间点为 t_k 时，$t_{k+1}-t_k$ 与 t_k-t_{k-1} 的差值不大于 0.01 秒，k 为正整数，$k\geq 2$。

在本公开的一种示例性实施例中，所述根据所述第一时长设定所述存储阵列的主动刷新周期包括：确定所述第一时长与所述存储阵列对应的一个主动刷新周期内的刷新次数的比值，并标记为第二时长；将所述主动刷新周期设置为所述第一时长和所述第二时长之和。

在本公开的一种示例性实施例中，所述根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率包括：确定读取状态为未读取到预设数据的测试，并标记为备选测试；根据多个所述备选测试对应的自刷新时长确定所述存储阵列的自刷新周期。

在本公开的一种示例性实施例中，所述根据多个所述备选测试对应的自刷新时长确定所述存储阵列的自刷新周期包括：获取多个所述备选测试对应的自刷新时长；将多个所述备选测试对应的自刷新时长进行两两相减以获取多个目标差值；根据所述多个目标差值确定所述存储阵列的自刷新周期。

在本公开的一种示例性实施例中，第 n 次测试的自刷新时长 T_n 与第 n-1 次测试的自刷新时长 T_{n-1} 的差值为固定值，且所述差值小于 1 μs。

在本公开的一种示例性实施例中，所述根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率包括：根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新周期；确定所述存储阵列的一个刷新周期内的刷新次数；根据所述存储阵列的一个刷新周期内的刷新次数和所述存储阵列的所述自刷新周期的比值确定所述存储阵列的自刷新频率。

在本公开的一种示例性实施例中，所述存储阵列的一个刷新周期内的刷新次数为 8192 次。

根据本公开的第二方面，提供一种存储阵列测试设备，包括：存储器；处理器，用于执行所述存储器中存储的代码，以执行如上任一项所述的存储阵列自刷新频率测试方法。

本公开实施例通过使用必定导致部分存储单元失效的主动刷新频率配合存储阵列的自刷新进行多次刷新测试，可以根据每次测试的读取状态确定每次测试对应的设定时间

Tn 内被自刷新的存储单元的范围，根据多次测试对应的读取状态确定存储阵列的自刷新周期，进而可以准确计算出存储阵列的自刷新频率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图 1 是本公开示例性实施例中存储阵列自刷新频率测试方法的流程图。

图 2 是本公开实施例中提供的存储阵列的示意图。

图 3 是本公开一个实施例中步骤 S104 的子流程图。

图 4 是本公开实施例中一次测试的流程示意图。

图 5A~图 5C 是本公开实施例中自刷新覆盖范围与读取状态的关系示意图。

图 6 是本公开一个实施例中步骤 S110 的子流程图。

图 7 是本公开一个实施例中步骤 S1102 的子流程图。

图 8 是本公开一个实施例中一种存储阵列测试设备的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图 1 示意性示出本公开示例性实施例中存储阵列自刷新频率测试方法的流程图。参考图 1，存储阵列自刷新频率测试方法 100 可以包括：

步骤 S102，提供存储阵列；

步骤 S104，确定所述存储阵列中各存储单元漏电的最短时长，并标记为第一时长；

步骤 S106，根据所述第一时长设定所述存储阵列的主动刷新周期，所述主动刷新周期大于所述第一时长；

步骤 S108，进行 m 次测试，其中第 n 次测试包括顺次进行刷新位置计数清零、对所述存储阵列写入预设数据、时长为 T_n 的自刷新、时长为一个所述主动刷新周期的主动刷新以及读取所述存储阵列并记录读取状态，其中 $T_{n-1}<T_n$，$2\leq n\leq m$；

步骤 S110，根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率。

本公开实施例通过使用必定导致部分存储单元失效的主动刷新频率配合存储阵列的自刷新进行多次刷新测试，可以根据每次测试的读取状态确定每次测试对应的设定时间 T_n 内被自刷新的存储单元的范围，根据多次测试对应的读取状态确定存储阵列的自刷新周期，进而可以准确计算出存储阵列的自刷新频率。

下面，对存储阵列自刷新频率测试方法 100 的各步骤进行详细说明。

在步骤 S102，提供存储阵列。

图 2 是本公开实施例中提供的存储阵列的示意图。

参考图 2，在本公开实施例中，存储阵列 200 包括 X 行 Y 列（X 和 Y 均为正整数）个存储单元 CELL，每个存储单元 CELL 包括一个晶体管和一个存储电容。存储电容的一端接地，另一端连接晶体管的第一端；晶体管的第二端连接位线（Bit Line，BL），控制端连接字线（Word Line，WL）。

在步骤 S104，确定所述存储阵列中各存储单元漏电的最短时长，并标记为第一时长。

本公开实施例主要手段是使用主动刷新配合自刷新进行刷新测试，通过区分主动刷新和自刷新的作用域来确定对应时间内自刷新作用的存储单元的范围。自刷新必定不会导致存储单元的存储状态异常，因此需要设置主动刷新为必定导致存储单元的存储状态异常。

为了确定必定导致至少一个存储单元漏电的主动刷新频率，首先要在步骤 S104 确定存储阵列中存储单元漏电的最短时长，即计算存储阵列的数据维持（Retention）能力。

图 3 是本公开一个实施例中步骤 S104 的子流程图。

参考图 3，步骤 S104 可以包括：

步骤 S1041，停止所述存储阵列的自刷新功能和主动刷新功能，对所述存储阵列写入所述预设数据；

步骤 S1042，多次读取所述存储阵列，在读取结果首次不为所述预设数据时确定本次读取所述存储阵列的时间点与上次读取所述存储阵列的时间点之间的时间差；

步骤 S1043，将所述时间差设置为所述最短时长。

首先可以控制存储阵列 200 停止自刷新和主动刷新，然后通过连接各存储单元的字线和位线对存储阵列 200 中的全部存储单元写入预设数据，例如，对全部存储单元写 1。接下来，多次读取全部存储单元的存储数据，在第一次发现存储数据不是该预设数据（即至少一个存储单元的存储状态由于漏电发生了变更）时，确定本次读取与上次读取的时间差。

由于每次读取相当于刷新一次，为了准确判断所述存储单元失效时长，设第 k 次读取存储阵列的时间点（既可以为开始时间点也可以为结束时间点）为 t_k（k 为正整数），可以设置 $t_{k+1}-t_k$ 与 t_k-t_{k-1} 具有固定的正数差值，该差值不大于 0.01 秒，例如可以为 0.01 秒、0.005 秒等。举例来说，如果第 3 次读取的时间点与第 2 次读取的时间点之间的差值为 1s，并且读取状态为读取到预设数据，则可以隔 1.01s 进行第 4 次读取，以判断存储阵列经过 1.01s 不刷新是否会出现漏电失效，如果仍旧为读取到预设数据，则在结束第 4 次读取后隔 1.02s 进行第 5 次读取，以判断存储阵列经过 1.02s 不刷新是否会出现漏电失效。以此类推，直至在读取状态为未读取到预设数据时，确定存储阵列经过多长时间不刷新会出现漏电失效。由此可以确定当前存储阵列在不刷新时存储单元漏电的最短时长，并将该最短时长确定为第一时长。该第一时长可以代表该存储阵列的数据维持（Retention）能力。可以理解的是，从上次刷新结束后持续不刷新到该最短时长时，至少一个存储单元的存储状态产生了异常（漏电），因此在本公开实施例中，将第一个产生存储状态异常的存储单元称为该存储阵列的最坏存储单元。

在步骤 S106，根据所述第一时长设定所述存储阵列的主动刷新周期，所述主动刷新周期大于所述第一时长。

主动刷新周期是指主动刷新一次存储阵列的全部存储单元所需要的时长。

在一个实施例中，可以将任意预设值与该第一时长相加以确定存储阵列的主动刷新周期。由于第一时长为存储阵列中存储单元状态发生异常的时间，因此主动刷新周期执行完后必会导致存储单元状态发生异常。

在另一些实施例中，为了更精确地确定主动刷新及自刷新的作用范围，可以将所主动刷新周期设置为第一时长和第二时长之和，该第二时长为第一时长与存储阵列对应的一个刷新周期内的刷新次数的比值。

例如，当存储阵列一个刷新周期内刷新 8192 次时，第一时长 T1 与 8192 的比值为 T2=T1/8192。第二时长 T2 等于主动刷新周期为第一时长 T1 时主动刷新一次的时长。将第一时长与第二时长相加，即可以设置主动刷新周期 Tz 的值大于以第一时长 T1 为周期刷新 8192 次的时长，不大于以第一时长 T1 为周期刷新 8193 次的时长。

需要说明的是，一次刷新可以刷新存储阵列中的多行存储单元，因此刷新 8192 次不代表存储阵列只有 8192 行存储单元。

在步骤 S108，进行 m 次测试，其中第 n 次测试包括顺次进行刷新位置计数清零、对所述存储阵列写入预设数据、时长为 T_n 的自刷新、时长为一个所述主动刷新周期的

主动刷新以及读取所述存储阵列并记录读取状态，其中 $T_{n-1}<T_n$，$2\leqslant n\leqslant m$。

图 4 是本公开实施例中一次测试的流程示意图。

参考图 4，一次测试流程主要包括：

步骤 S41，刷新位置计数清零；

步骤 S42，对存储阵列写入预设数据；

步骤 S43，执行时长为 T_n 的自刷新；

步骤 S44，执行时长为 Tz 的主动刷新，其中 Tz 是步骤 S104 确定的主动刷新周期；

步骤 S45，读取存储阵列；

步骤 S46，记录读取状态。

主动刷新模式和自刷新模式共用刷新位置计数器（counter）。刷新位置计数器用于记录刷新截止位置（即刷新位置计数），例如存储阵列中的第 i 行，$1\leqslant i\leqslant X$，X 是存储阵列中存储单元的行数量。

无论是主动刷新还是自刷新，执行流程是从第 1 行开始刷新到第 X 行，刷新完整个存储阵列后，重新从第 1 行开始循环刷新，因此 counter 的数值从 1 递增到 X 后重新等于 1 再递增。这样循环直到主动刷新或自刷新停止。

在本公开实施例中，每次测试开始都将 counter 清零，执行自刷新结束后，设最后一个被自刷新的行的序号为 i，则 counter=i。接下来，从第 i+1 行开始执行主动刷新，直至一个周期的主动刷新结束后，counter=i。由于 counter 的读数是由自刷新的结束位置决定的，每次测试中自刷新的时长 T_n 也是确定的，因此可以通过每次测试中自刷新的时长 T_n、自刷新周期、counter 的读数 i 来初步确定自刷新在 T_n 时间内的覆盖范围。

设自刷新周期为 Ts，则有：

$$T_n=（N_n+i_n/X）*Ts \qquad （1）$$

其中 N_n 是第 n 次测试中自刷新执行的周期数，是未知的正整数。i_n/X 是折合的自刷新执行的周期值，i /X 小于等于 1。公式（1）的含义是：

T_n 等于执行（N_n + i /X）个自刷新周期 Ts 的时长。

为了测量自刷新周期 Ts 的值，本公开引入主动刷新，以制造失效存储单元，从而根据失效存储单元的出现（即存储阵列中至少一个存储单元的存储状态异常导致读取状态为失败）进一步准确判断设定时长内自刷新的覆盖范围。

图 5A~图 5C 是本公开实施例中自刷新覆盖范围与读取状态的关系示意图。

设存储阵列 200 包括 X 行存储单元，存储阵列 200 中漏电最快的最坏存储单元 51 位于第 j 行，该存储单元 51 在两次刷新时间间隔大于等于 Tz 时必定会漏电出现存储状态异常，在距离上次刷新等于或超过 Tz 时必定会漏电。

在第 n 次测试中，设执行 T_n 时长的自刷新后，counter=i，由于自刷新频率高，执行快，在 T_n 时刻，将全部存储单元视为均为满电状态。

参考图 5A，当 $i<j<X$ 时，设最坏存储单元 51 被主动刷新到的时间点为 TA，最

坏存储单元 51 经历两次刷新的时间差 $\Delta T_{refresh1}$ 为：

$$\Delta T_{refresh1}=TA-T_n=((j-i)/X)*Tz \quad (2)$$

可知 $\Delta T_{refresh1}$ 必小于 Tz，如果合理设置主动刷新周期 Tz，保障最坏存储单元 51 在未充电时长小于 Tz 时必定不会漏电，则此时最坏存储单元 51 并未漏电，也代表整个存储阵列的存储单元均不漏电。

由于读取存储阵列的时间点为 T_n+Tz，则在读取存储阵列时，带入公式（2）可得最坏存储单元 51 的未充电时长 $\Delta T_{retention1}$ 为：

$$\Delta T_{retention1}=（T_n+Tz）-TA=（（X+i-j）/X）*Tz \quad (3)$$

由公式（3）可知 $\Delta T_{retention1}<Tz$，如果合理设置主动刷新周期 Tz，保障最坏存储单元 51 在未充电时长小于 Tz 时不会漏电，则图 5A 所示状态下存储单元 51 不漏电，即整个存储阵列的存储单元均不会漏电。

从而，当 $i<j<X$ 时，读取状态均为读取到预设数据，即读取成功。

参考图 5B，当 $0<j<i$ 时，设最坏存储单元 51 被主动刷新到的时间点为 TB，最坏存储单元 51 经历两次刷新的时间差 $\Delta T_{refresh2}$ 为：

$$\Delta T_{refresh2}=TB-T_n=((X-i+j) /X) *Tz \quad (4)$$

可知 TB 必小于 Tz，如果合理设置主动刷新周期 Tz，保障最坏存储单元 51 在未充电时长小于 Tz 时不会漏电，则此时最坏存储单元 51 并未漏电，即整个存储阵列的存储单元均不漏电。

由于读取存储阵列的时间点为 T_n+Tz，则在读取存储阵列时，带入公式（4）可得最坏存储单元 51 的未充电时长 $\Delta T_{retention2}$ 为：

$$\Delta T_{retention2}=（T_n+Tz）-TB=（（i-j）/X）*Tz \quad (5)$$

由公式（5）可知 $\Delta T_{retention2}<Tz$，如果合理设置主动刷新周期 Tz，保障最坏存储单元 51 在未充电时长小于 Tz 时不会漏电，则图 5B 所示状态下存储单元 51 不漏电，即整个存储阵列的存储单元均不会漏电。

从而，当 $0<j<i$ 时，读取状态均为读取到预设数据，即读取成功。

参考图 5C，当 i=j 时，位于第 j 行的最坏存储单元 51 两次被刷新的时长间隔为 Tz，必定漏电，此时读取状态为未读取到预设数据，即读取失败。

由以上分析可知，更改 T_n 可以更改 i 的值，由于最坏存储单元 51 的位置不变，即 j 不变，可以改变 T_n 的值并测得不同 T_n 值对应的读取状态来判断 counter=j 时对应的测试。

在步骤 S110，根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率。

图 6 是本公开一个实施例中步骤 S110 的子流程图。

参考图 6，步骤 S110 可以包括：

步骤 S1101，确定读取状态为未读取到预设数据的测试，并标记为备选测试；

步骤 S1102，根据多个所述备选测试对应的自刷新时长确定所述存储阵列的自刷新周期。

如果已知第 x、y、z 次测试对应的读取状态均为读取失败，则可知，第 x、y、z 次测试对应的 counter 值均为 j，此时，将第 x、y、z 次测试均标记为备选测试。根据公式（1）可知：

$$T_x=（N_x+i_x/X）*Ts \quad （6）$$

$$T_y=（N_y+i_y/X）*Ts \quad （7）$$

$$T_z=（N_z+i_z/X）*Ts \quad （8）$$

且：

$$i_x=i_y=i_z=j \quad （9）$$

则有：

$$T_y-T_x=（N_y-N_x）*Ts \quad （10）$$

$$T_z-T_y=（N_z-N_y）*Ts \quad （11）$$

其中 N_x、N_y、N_z 均为未知整数。由于 T_x、T_y、T_z 均为已知，可以根据 T_x、T_y、T_z 的值求解公式（6）~（11），得到 Ts 的值。

图 7 是本公开一个实施例中步骤 S1102 的子流程图。

参考图 7，步骤 S1102 可以包括：

步骤 S11021，获取多个所述备选测试对应的自刷新时长；

步骤 S11022，将多个所述备选测试对应的自刷新时长进行两两相减以获取多个目标差值；

步骤 S11023，根据所述多个目标差值确定所述存储阵列的自刷新周期。

多个所述备选测试对应的自刷新时长即公式（6）~（9）的 T_x、T_y、T_z，目标差值即公式（10）和（11）所示的 T_y-T_x 和 T_z-T_y。

由公式（10）和（11）可知，每个目标差值均为存储阵列的自刷新周期的整数倍，倍数未知。一般而言，自刷新周期 Ts 在 64ms 左右，因此，可以根据 T_y-T_x 与 64ms 的商、T_z-T_y 与 64ms 的商确定 Ts 的具体值。例如，如果（T_y-T_x）/64ms 等于 P，P 包括整数部和小数部，则可以对 P 取整得到[P]或者[P]+1，使用（T_y-T_x）/[P]或者（T_y-T_x）/（[P]+1）即可得到 Ts 的值。当（T_y-T_x）/[P]比（T_y-T_x）/（[P]+1）更接近 64ms 时，确定 Ts=（T_y-T_x）/[P]，否则，确定 Ts=（T_y-T_x）/（[P]+1）。

为了验证，可以计算（T_z-T_y）/Ts 是否等于整数，以确定计算的正确性。或者，也可以按上述逻辑通过（T_z-T_y）/64ms=Q 来计算 Ts，进行 Ts 的数值确认。

在一些情况下，为了便于计算 Ts 的值，还可以设置第 n 次测试的自刷新时长 T_n 与第 n-1 次测试的自刷新时长 T_{n-1} 的差值为固定值，该固定值例如可以为小于 1μs。此时，自刷新时长最近的两次读取状态为失败的测试之间，自刷新时长间隔一个自刷新周期，只需要对这两次测试对应的自刷新时长进行相减即可确定自刷新周期 Ts。

为了准确确定 Tz 以保证 i=j+1 和 i=j-1 时最坏存储单元 51 均不会掉电，在本公开实施例中，可以将所主动刷新周期 Tz 设置为第一时长和第二时长之和，该第二时长为第一时长与存储阵列对应的一个刷新周期内的刷新次数的比值。

例如，当存储阵列一个刷新周期内刷新 8192 次（即 X=8192）时，当 Tz=T1 时，主动刷新一次的时长 T2=T1/8192。将第一时长 T1 与第二时长 T2 相加，即可以保证 i=j+1 和 i=j-1 时最坏存储单元 51 均不会掉电。

测得自刷新周期 Ts 后，即可以根据一个刷新周期内刷新次数与自刷新周期的比值确定自刷新频率，从而准确测量自刷新频率。在一个实施例中，存储阵列的一个刷新周期内刷新次数为 8192 次。

图 8 是本公开一个实施例中一种存储阵列测试设备的示意图。

参考图 8，存储阵列测试设备 800 可以包括：

存储器 81；

处理器 82，用于执行所述存储器中存储的代码，以执行如上任一项所述的存储阵列自刷新频率测试方法。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质（可以是 CD-ROM，U 盘，移动硬盘等）中或网络上，包括若干指令以使得一台计算设备（可以是个人计算机、服务器、终端装置、或者网络设备等）执行根据本公开实施方式的方法。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

工业实用性

本公开实施例通过使用必定导致部分存储单元失效的主动刷新频率配合存储阵列的自刷新进行多次刷新测试，可以根据每次测试的读取状态确定每次测试对应的设定时间 Tn 内被自刷新的存储单元的范围，根据多次测试对应的读取状态确定存储阵列的自刷新周期，进而可以准确计算出存储阵列的自刷新频率。

权利要求

1. 一种存储阵列自刷新频率测试方法，其中，包括：

提供存储阵列；

确定所述存储阵列中各存储单元漏电的最短时长，并标记为第一时长；

根据所述第一时长设定所述存储阵列的主动刷新周期，所述主动刷新周期大于所述第一时长；

进行 m 次测试，其中第 n 次测试包括顺次进行刷新位置计数清零、对所述存储阵列写入预设数据、时长为 T_n 的自刷新、时长为一个所述主动刷新周期的主动刷新以及读取所述存储阵列并记录读取状态，其中 $T_{n-1}<T_n$，$2\leqslant n\leqslant m$；

根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率。

2. 如权利要求 1 所述的存储阵列自刷新频率测试方法，其中，所述确定所述存储阵列中各存储单元漏电的最短时长包括：

停止所述存储阵列的自刷新功能和主动刷新功能，对所述存储阵列写入所述预设数据；

多次读取所述存储阵列，在读取结果首次不为所述预设数据时确定本次读取所述存储阵列的时间点与上次读取所述存储阵列的时间点之间的时间差；

将所述时间差设置为所述最短时长。

3. 如权利要求 2 所述的存储阵列自刷新频率测试方法，其中，所述多次读取所述存储阵列包括：在第 k 次读取所述存储阵列的时间点为 t_k 时，$t_{k+1}-t_k$ 与 t_k-t_{k-1} 的差值不大于 0.01 秒，k 为正整数，$k\geqslant 2$。

4. 如权利要求 1 所述的存储阵列自刷新频率测试方法，其中，所述根据所述第一时长设定所述存储阵列的主动刷新周期包括：

确定所述第一时长与所述存储阵列对应的一个主动刷新周期内的刷新次数的比值，并标记为第二时长；

将所述主动刷新周期设置为所述第一时长和所述第二时长之和。

5. 如权利要求 1 所述的存储阵列自刷新频率测试方法，其中，所述根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率包括：

确定读取状态为未读取到预设数据的测试，并标记为备选测试；

根据多个所述备选测试对应的自刷新时长确定所述存储阵列的自刷新周期。

6. 如权利要求 5 所述的存储阵列自刷新频率测试方法，其中，所述根据多个所述备选测试对应的自刷新时长确定所述存储阵列的自刷新周期包括：

获取多个所述备选测试对应的自刷新时长；

将多个所述备选测试对应的自刷新时长进行两两相减以获取多个目标差值；

根据所述多个目标差值确定所述存储阵列的自刷新周期。

7. 如权利要求 1 或 5 所述的存储阵列自刷新频率测试方法，其中，第 n 次测试的

自刷新时长 T_n 与第 n-1 次测试的自刷新时长 T_{n-1} 的差值为固定值，且所述差值小于 1 μs。

8. 如权利要求 1 所述的存储阵列自刷新频率测试方法，其中，所述根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新频率包括：

根据所述 m 次测试对应的 m 个读取状态确定所述存储阵列的自刷新周期；

确定所述存储阵列的一个刷新周期内的刷新次数；

根据所述存储阵列的一个刷新周期内的刷新次数和所述存储阵列的所述自刷新周期的比值确定所述存储阵列的自刷新频率。

9. 如权利要求 4 或 8 所述的存储阵列自刷新频率测试方法，其中，所述存储阵列的一个刷新周期内的刷新次数为 8192 次。

10. 一种存储阵列测试设备，其中，包括：

存储器；

处理器，用于执行所述存储器中存储的代码，以执行如权利要求 1~9 任一项所述的存储阵列自刷新频率测试方法。



100
S102
提供存储阵列
S104
确定所述存储阵列中各存储单元漏电的最短时长，并标记为第一时长
S106
根据所述第一时长设定所述存储阵列的主动刷新周期，所述主动刷新周期大于所述第一时长
S108
进行m次测试，其中第n次测试包括顺次进行刷新位置计数清零、对所述存储阵列写入预设数据、时长为T_n的自刷新、时长为一个所述主动刷新周期的主动刷新以及读取所述存储阵列并记录读取状态，其中$T_{n-1}<T_n$，$2\leqslant n\leqslant m$
S110
根据所述m次测试对应的m个读取状态确定所述存储阵列的自刷新频率

图 1

200

CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL
CELL	CELL	CELL	CELL

图 2

S104




图 3



S41
刷新位置计数清零
S42
对存储阵列写入预设数据
S43
执行时长为T_n的自刷新
S44
执行时长为Tz的主动刷新
S45
读取存储阵列
S46
记录读取状态

图 4



CELL
TA
i=2
Tn
51
j=4
X=10

图 5A




图 5B




图 5C



S110
S1101
确定读取状态为未读取到预设数据的测试，并标记为备选测试
S1102
根据多个所述备选测试对应的自刷新时长确定所述存储阵列的自刷新周期

图 6



S1102
S11021
获取多个所述备选测试对应的自刷新时长
S11022
将多个所述备选测试对应的自刷新时长进行两两相减以获取多个目标差值
S11023
根据所述多个目标差值确定所述存储阵列的自刷新周期

图 7



800
81
存储器
82
处理器

图 8

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2021/098955

A. CLASSIFICATION OF SUBJECT MATTER

G11C 11/406(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G11C

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

DWPI; SIPOABS; CNKI; CNABS: 主动刷新, test, 存储, self, 测试, frequency, refresh+, 自刷新

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 107799143 A (ETRON TECHNOLOGY, INC.) 13 March 2018 (2018-03-13) entire document	1-10
A	CN 107146637 A (POWERCHIP TECHNOLOGY CORPORATION) 08 September 2017 (2017-09-08) entire document	1-10
A	US 5566117 A (NEC CORP.) 15 October 1996 (1996-10-15) entire document	1-10
A	JP 2010135032 A (RENESAS ELECTRONICS CORPORATION) 17 June 2010 (2010-06-17) entire document	1-10
A	US 6246619 B1 (VANGUARD INTERNATIONAL SEMICONDUCTOR CORPORATION) 12 June 2001 (2001-06-12) entire document	1-10
A	US 2007014174 A1 (TOSHIBA K. K.) 18 January 2007 (2007-01-18) entire document	1-10

☐ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
16 July 2021	**15 September 2021**
Name and mailing address of the ISA/CN **China National Intellectual Property Administration (ISA/CN)** **No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing 100088** **China** Facsimile No. **(86-10)62019451**	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2021/098955

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	107799143	A	13 March 2018	TW	I643199	B	01 December 2018
				TW	201812786	A	01 April 2018
				US	10037787	B2	31 July 2018
				US	2018068693	A1	08 March 2018
CN	107146637	A	08 September 2017	CN	107146637	B	12 January 2021
				TW	201732804	A	16 September 2017
				JP	2017157258	A	07 September 2017
				TW	I608479	B	11 December 2017
US	5566117	A	15 October 1996	JP	H0896575	A	12 April 1996
				KR	960012014	A	20 April 1996
				KR	0160364	B1	01 February 1999
				JP	2606669	B2	07 May 1997
JP	2010135032	A	17 June 2010	US	2010142301	A1	10 June 2010
				US	8254197	B2	28 August 2012
US	6246619	B1	12 June 2001	None			
US	2007014174	A1	18 January 2007	US	7352642	B2	01 April 2008
				JP	2007012173	A	18 January 2007

国际检索报告

国际申请号
PCT/CN2021/098955

A. 主题的分类

G11C 11/406(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G11C

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用））

DWPI;SIPOABS;CNKI;CNABS:主动刷新，test，存储，self，测试，frequency，refresh+，自刷新

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
A	CN 107799143 A (钰创科技股份有限公司) 2018年 3月 13日 (2018-03-13) 全文	1-10
A	CN 107146637 A (力晶科技股份有限公司) 2017年 9月 8日 (2017-09-08) 全文	1-10
A	US 5566117 A (NEC CORP) 1996年 10月 15日 (1996-10-15) 全文	1-10
A	JP 2010135032 A (RENESAS ELECTRONICS CORP) 2010年 6月 17日 (2010-06-17) 全文	1-10
A	US 6246619 B1 (VANGUARD INT SEMICONDUCT CORP) 2001年 6月 12日 (2001-06-12) 全文	1-10
A	US 2007014174 A1 (TOSHIBA KK) 2007年 1月 18日 (2007-01-18) 全文	1-10

☐ 其余文件在C栏的续页中列出。

☑ 见同族专利附件。

* 引用文件的具体类型：

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
2021年 7月 16日	2021年 9月 15日

ISA/CN的名称和邮寄地址	受权官员
中国国家知识产权局(ISA/CN) 中国 北京市海淀区蓟门桥西土城路6号 100088	马驰
传真号 (86-10)62019451	电话号码 62412168

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2021/098955

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	107799143	A	2018年 3月 13日	TW	I643199	B	2018年 12月 1日
				TW	201812786	A	2018年 4月 1日
				US	10037787	B2	2018年 7月 31日
				US	2018068693	A1	2018年 3月 8日
CN	107146637	A	2017年 9月 8日	CN	107146637	B	2021年 1月 12日
				TW	201732804	A	2017年 9月 16日
				JP	2017157258	A	2017年 9月 7日
				TW	I608479	B	2017年 12月 11日
US	5566117	A	1996年 10月 15日	JP	H0896575	A	1996年 4月 12日
				KR	960012014	A	1996年 4月 20日
				KR	0160364	B1	1999年 2月 1日
				JP	2606669	B2	1997年 5月 7日
JP	2010135032	A	2010年 6月 17日	US	2010142301	A1	2010年 6月 10日
				US	8254197	B2	2012年 8月 28日
US	6246619	B1	2001年 6月 12日		无		
US	2007014174	A1	2007年 1月 18日	US	7352642	B2	2008年 4月 1日
				JP	2007012173	A	2007年 1月 18日