

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5507573号
(P5507573)

(45) 発行日 平成26年5月28日 (2014.5.28)

(24) 登録日 平成26年3月28日 (2014.3.28)

| | | | | | |
|-------------------|------------------|------------|------|--|--|
| (51) Int. Cl. | | F I | | | |
| G06F 12/08 | (2006.01) | G06F 12/08 | 507H | | |
| G06F 11/10 | (2006.01) | G06F 11/10 | 33OK | | |
| | | G06F 12/08 | 541D | | |

請求項の数 20 (全 13 頁)

| | | | |
|---------------|-------------------------------|-----------|---|
| (21) 出願番号 | 特願2011-535800 (P2011-535800) | (73) 特許権者 | 593096712 インテル コーポレーション アメリカ合衆国 95054 カリフォル ニア州 サンタ クララ ミッション カ レッジ ブールバード 2200 |
| (86) (22) 出願日 | 平成21年12月10日 (2009.12.10) | (74) 代理人 | 100070150 弁理士 伊東 忠彦 |
| (65) 公表番号 | 特表2012-508425 (P2012-508425A) | (74) 代理人 | 100091214 弁理士 大貫 進介 |
| (43) 公表日 | 平成24年4月5日 (2012.4.5) | (74) 代理人 | 100107766 弁理士 伊東 忠重 |
| (86) 国際出願番号 | PCT/US2009/067530 | (72) 発明者 | アガルワル, ラジャト アメリカ合衆国 97006 オレゴン州 ビーヴァートン ノースウェスト トー キングスティック ウェイ 16548 最終頁に続く |
| (87) 国際公開番号 | W02010/077768 | | |
| (87) 国際公開日 | 平成22年7月8日 (2010.7.8) | | |
| 審査請求日 | 平成23年5月9日 (2011.5.9) | | |
| (31) 優先権主張番号 | 12/317,849 | | |
| (32) 優先日 | 平成20年12月29日 (2008.12.29) | | |
| (33) 優先権主張国 | 米国 (US) | | |

(54) 【発明の名称】 ポイズン・ビット・エラー検査コード手法

(57) 【特許請求の範囲】

【請求項1】

少なくとも一ビットのポイズン・ビットを生成するための装置であって、前記装置は、共有メモリに記憶する対象のキャッシュ・ラインに対応するECC(エラー訂正コード)を生成し、前記ECCはイベント・ビットを有し、

イベント判定を生成するようイベントの生起及び非生起の一方を判定し、

前記ECCの前記イベント・ビットが前記イベント判定に対応しているかに応じて前記ECCの1つ又は複数のビットのポイズン・ビットを生成し、

前記生成されたECCの1つ又は複数のビットのポイズン・ビット及び対応するキャッシュ・ラインをメモリに記憶する

ためのロジックを含み、

前記イベント・ビットは、前記キャッシュ・ラインに対応するデータを特定のプロセッサがキャッシュしている旨を示すための動的ビット位置、及び、複数のプロセッサの何れか1つが前記データをキャッシュしている旨を示すための静的ビット位置の一方に対応する装置。

【請求項2】

請求項1記載の装置であって、前記共有メモリは前記複数のプロセッサによって共有され、前記対応するキャッシュ・ラインは前記複数のプロセッサのうちの一プロセッサによって記憶されるよう要求され、前記イベントの生起及び非生起の一方を判定するためのロジックは、前記一プロセッサがそのキャッシュにおいて更にデータをキャッシュしたかを

判定するためのロジックを含む装置。

【請求項 3】

請求項 1 記載の装置であって、前記 E C C の前記イベント・ビットが前記イベント判定に対応しているかに応じて前記 E C C の 1 つ又は複数のビットのポイズン・ビットを生成するためのロジックは、前記イベント・ビットが前記イベント判定に対応しているかを判定するためのロジックを備え、前記イベント・ビットが前記イベント判定に対応していない場合、前記イベント判定に対応するポイズン・ビットを生成するよう前記 E C C をコード化するためのロジックを含む装置。

【請求項 4】

請求項 1 記載の装置であって、
前記 E C C の 1 つ又は複数のビットのポイズン・ビットを生成するためのロジックは、ポイズン・マスクを使用して前記 E C C をコード化するためのロジックを含む装置。

10

【請求項 5】

請求項 4 記載の装置であって、
前記メモリから前記 E C C を読み出し、
前記読み出されたコードを処理し、
前記イベントの前記生起を判定する
ためのロジックを更に含む装置。

【請求項 6】

請求項 5 記載の装置であって、前記読み出されたコードをデコードして、デコードされた読み出されたコードを生成し、前記デコードされた読み出されたコードに対してコード検査を行い、前記読み出されたコードに対してコード検査を行うためのロジックを更に含む装置。

20

【請求項 7】

請求項 6 記載の装置であって、前記読み出されたコードをデコードして、デコードされた読み出されたコードを生成するためのロジックは、前記読み出されたコードに対して、前記ポイズン・ビットの逆関数を施す装置。

【請求項 8】

請求項 5 記載の装置であって、前記イベントの前記生起を判定するためのロジックは、前記イベント・ビットを読み出して、前記イベントの前記生起及び前記非生起のうちの一方を判定する
ためのロジックを含む装置。

30

【請求項 9】

システムであって、
複数のプロセッサと、
前記複数のプロセッサに結合された共有メモリと、
前記複数のプロセッサに結合され、
共有メモリに記憶する対象のキャッシュ・ラインに対応する E C C (エラー訂正コード) を生成し、前記 E C C はイベント・ビットを有し、
イベントの生起及び非生起の一方を判定して、イベント判定を生成し、
前記 E C C の前記イベント・ビットが前記イベント判定に対応しているかに応じて前記 E C C の 1 つ又は複数のビットのポイズン・ビットを生成し、
前記生成された E C C の 1 つ又は複数のビットのポイズン・ビット及び対応するキャッシュ・ラインを前記メモリに記憶する
ためのメモリ・コントローラ・ロジックを有する集積回路と
を備え、前記イベント・ビットは、前記キャッシュ・ラインに対応するデータを特定のプロセッサがキャッシュしている旨を示すための動的ビット位置、及び、複数のプロセッサの何れか 1 つが前記データをキャッシュしている旨を示すための静的ビット位置の一方に対応するシステム。

40

【請求項 10】

50

請求項 9 記載のシステムであって、前記対応するキャッシュ・ラインは前記複数のプロセッサのうちの一プロセッサによって記憶されるよう要求され、前記イベントの生起及び非生起の何れかを判定するための前記メモリ・コントローラ・ロジックは、前記一プロセッサがそのキャッシュにおいて更にデータをキャッシュしたかを判定するためのロジックを含むシステム。

【請求項 1 1】

請求項 9 記載のシステムであって、前記 ECC の前記イベント・ビットが前記イベント判定に対応しているかに応じて前記 ECC の 1 つ又は複数のビットのポイズン・ビットを生成するためのロジックは、前記イベント・ビットが前記イベント判定に対応しているかを判定するためのロジックを備え、前記イベント・ビットが前記イベント判定に対応していない場合、前記イベント判定に対応するポイズン・ビットを生成するよう前記 ECC をコード化するためのロジックを含むシステム。

10

【請求項 1 2】

請求項 9 記載のシステムであって、前記メモリ・コントローラ・ロジックは更に、前記メモリから前記 ECC を読み出し、前記イベント・ビットを読み出して、前記イベントの前記生起及び前記非生起のうちの一方を判定するシステム。

【請求項 1 3】

請求項 1 2 記載のシステムであって、前記読み出されたコードをデコードして、デコードされた読み出されたコードを生成するためのロジックを更に含むシステム。

20

【請求項 1 4】

請求項 1 3 記載のシステムであって、前記読み出されたコードに対して、前記ポイズン・ビットの逆関数を施すためのロジックを更に含むシステム。

【請求項 1 5】

方法であって、
イベントの生起及び非生起の一方を判定する工程であって、前記生起及び前記非生起の前記一方がイベント判定をもたらす工程と、
コードの 1 つ又は複数のビットのポイズン・ビットを生成する工程であって、前記コードはイベント・ビットを有し、前記生成する工程は、
前記イベント・ビットが前記イベント判定に対応しているかを判定し、
前記イベント・ビットが前記イベント判定に対応していない場合、前記イベント判定に対応するポイズン・ビットを生成するよう前記コードをコード化すること
により、前記判定及び前記コードに応じる工程と、

30

前記コードをメモリに記憶する工程と
を含み、前記イベント・ビットは、キャッシュ・ラインに対応するデータを特定のプロセッサがキャッシュしている旨を示すための動的ビット位置、及び、複数のプロセッサの何れか 1 つが前記データをキャッシュしている旨を示すための静的ビット位置の一方に対応する方法。

【請求項 1 6】

請求項 1 5 記載の方法であって、
前記メモリから前記コードを読み出す工程と、
前記イベント・ビットを読み出して、前記イベントの前記生起及び前記非生起の一方を判定する工程と
を更に含む方法。

40

【請求項 1 7】

請求項 1 6 記載の方法であって、
前記読み出されたコードをデコードする工程を更に含む方法。

【請求項 1 8】

命令を記憶させた記憶媒体であって、前記命令は、マシンによって実行されると、イベントの生起及び非生起の一方を判定する工程であって、前記生起及び前記非生起の

50

前記一方がイベント判定をもたらす工程と、

コードの1つ又は複数のビットのポイズン・ビットを生成する工程であって、前記コードはイベント・ビットを有し、前記生成する工程は、

前記イベント・ビットが前記イベント判定に対応しているかを判定し、

前記イベント・ビットが前記イベント判定に対応していない場合、

前記イベント判定に対応するポイズン・ビットを生成するよう前記コードをコード化することにより、前記判定及び前記コードに応じる工程と、

前記コードをメモリに記憶させる工程と

を実行させ、前記イベント・ビットは、キャッシュ・ラインに対応するデータを特定のプロセッサがキャッシュしている旨を示すための動的ビット位置、及び、複数のプロセッサの何れか1つが前記データをキャッシュしている旨を示すための静的ビット位置の一方に対応する記憶媒体。

10

【請求項19】

請求項18記載の記憶媒体であって、マシンによって実行されると、

前記メモリから前記コードを読み出す工程と、

前記イベント・ビットを読み出して、前記イベントの前記生起及び前記非生起の一方を判定する工程と

を実行させる命令を更に含む記憶媒体。

【請求項20】

請求項19記載の記憶媒体であって、前記読み出されたコードを処理する工程を実行させる命令は、マシンによって実行されると、

前記読み出されたコードをデコードする工程を実行させる命令を含む記憶媒体。

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施例は、ポイズン・ビット・エラー検査コード手法に関する。

【背景技術】

【0002】

データがメモリを出入りするにつれ、各種エラーが生じ得る。最も一般的には、これは単一ビットのエラーであるが、2ビットのエラーや他のタイプのエラーも生じ得る。エラー検査は通常、データがメモリに書き込まれ、メモリから読み出されるにつれ、データのインテグリティを検査するために使用される。エラー検査は、エラー検出及び/又はエラー訂正を含み得る。エラー検出は、伝送中に雑音又は他の障害によってもたらされるエラーの存在を検出することができることをいう。エラー訂正は、更に、エラーのない元のデータを再構成することができることをいう。利用可能な手法が多く存在している。

30

【発明の概要】

【発明が解決しようとする課題】

【0003】

エラー訂正コード(ECC)は、エラー検査手法、特に、エラー訂正の一例である。例えば、ECCでは、データがメモリ・バス上で送出されるにつれ、ECC生成ロジック、例えば、排他的論理和アルゴリズムが、ECCを生成するためにデータにわたって算出される。データ及びECCは次いで、併せてメモリに記憶される。データが、その後、メモリから(ECCとともに)アクセスされると、エラー検出及び訂正情報を生成するためにECCエラー・デコード・ロジックがデータに施される。次いで、データは、この情報を使用して訂正することが可能である。

40

【課題を解決するための手段】

【0004】

本発明の実施例は、添付図面の図において限定でなく、例として示し、同じ参照符号は同様の構成要素を表す。

【図面の簡単な説明】

50

【 0 0 0 5 】

【図 1】本発明の実施例によるシステムを示す図である。

【図 2】本発明の実施例による方法を示す図である。

【図 3】本発明の実施例による方法を示す図である。

【図 4】本発明の実施例による状態図である。

【発明を実施するための形態】

【 0 0 0 6 】

後述の例は、例証の目的のために過ぎず、決して、本発明の実施例を限定することを意図するものでない。よって、例を詳細に説明している場合、又は 1 つ若しくは複数の例を記載している場合、それらの例は網羅的であると解されるものでなく、説明し、かつ / 又は例証している例に本発明の実施例が限定されるものでない。

10

【実施例】

【 0 0 0 7 】

図 1 は、実施例によるコンピュータ・システム 1 0 0 を示すブロック図である。一部の実施例では、コンピュータ・システム 1 0 0 は、(最大 N 個の)複数のプロセッサ 1 0 2 A、1 0 2 B、1 0 2 C を含み得る。本明細書及び特許請求の範囲では、プロセッサ 1 0 2 A、1 0 2 B、1 0 2 C の特定の何れか 1 つは、1 0 2 N として表し得る。本明細書及び特許請求の範囲記載の「プロセッサ」は、計算タスクを実現するためのハードウェア及びソフトウェア・リソースの何れかの組み合わせに関する。例えば、プロセッサは、予め定義された命令セットにより、データを処理するためのマシン読み出し可能な命令を実行するために中央処理装置 (CPU) 又はマイクロコントローラを含み得る。プロセッサは複数の処理コアを有するマルチコア・プロセッサを含み得、あるいは、プロセッサは、マルチコア・プロセッサに含み得る処理コア (オペレーティング・システムは処理コアを、実行リソースの完全なセットを備えた個別プロセッサとして認識し得る) を表し得る。他の可能性も存在している。

20

【 0 0 0 8 】

システム 1 0 0 は更に、メモリ 1 0 6 を含み得る。メモリ 1 0 6 は更に、実行されることが出来るマシン実行可能な命令 1 3 2、及び / 又は、アクセスされ、処理され、かつ / 若しくは操作されることが出来るデータを記憶し得る。本明細書及び特許請求の範囲記載の「マシン実行可能な」命令は、本明細書及び特許請求の範囲では、1 つ又は複数の論理演算を行うために 1 つ又は複数のマシンによって理解され得る表現に関する。例えば、マシン実行可能な命令 1 3 2 は、1 つ又は複数のデータ・オブジェクトに対して 1 つ又は複数の動作を実行するためにプロセッサ・コンパイラによって解釈可能な命令を含み得る。しかし、これは、マシン実行可能な命令の例に過ぎず、本発明の実施例はこの点に限定されない。メモリ 1 0 6 は、例えば、リード・オンリー、大容量記憶装置、ランダム・アクセス・メモリ、不揮発性メモリ、及び / 又は 1 つ若しくは複数の他のタイプのマシン・アクセス可能なメモリを含み得る。局所キャッシュ 1 0 4 A、1 0 4 B、1 0 4 C (プロセッサに対して局所のキャッシュ) を使用してメモリが共有され、同期化されるマルチプロセッサ・システムでは、メモリに記憶されたデータは、キャッシュ・ラインとして表し得る。

30

40

【 0 0 0 9 】

ロジック 1 3 0 は、システム 1 0 0 の何れかの部分の上、又は前述の部分内に含まれ得る。ロジック 1 3 0 は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせ (例えば、ファームウェア) を含み得る。例えば、ロジック 1 3 0 は、本明細書及び特許請求の範囲記載の動作を行うための回路 (すなわち、1 つ又は複数の回路) を含み得る。例えば、ロジック 1 3 0 は、1 つ若しくは複数のデジタル回路、1 つ若しくは複数のアナログ回路、1 つ若しくは複数のステート・マシン、プログラム可能なロジック、及び / 又は、1 つ若しくは複数の A S I C (特定用途向け集積回路) を含み得る。ロジック 1 3 0 は、1 つ又は複数の動作を行うために配線し得る。あるいは、又は更には、ロジック 1 3 0 は、前述の動作を行うために、メモリ 1 0 6 などのメモリに記憶され

50

たマシン実行可能な命令 132 に実施し得る。あるいは、又は更に、ロジック 130 はファームウェアで実施し得る。ロジックは、システム 100 の種々の構成部分に（メモリ・コントローラ 114 などに）含み得る。ロジック 130 は、メモリ・コントローラ 114 における個別ブロックとして示しているが、メモリ・コントローラ 114 及びロジック 130 は、そうでない場合には同じブロックに含まれ得る。一般に、ロジック 130 は、本明細書及び特許請求の範囲記載の種々の構成部分により、種々の機能を行うために使用し得る。

【0010】

ハブ・コントローラ 108 は、メモリ 106、並びに、処理コア 102A、102B 及び 102C それぞれを互いに結合し得るホスト・ブリッジ/ハブ・システムを含み得る。ハブ・コントローラ 108 は、1つ又は複数の集積回路チップ（インテル（登録商標）社から市場で入手可能な集積回路チップセット（例えば、グラフィクス、メモリ、及び I/O コントローラ・ハブ・チップセット）から選択可能なものなど）を含み得るが、他の 1つ又は複数の集積回路チップを更に、又は、あるいは使用し得る。例えば、ハブ・コントローラ 108 は、入出力制御ハブ（ICH）、メモリ制御ハブ（MCH）、又はグラフィクス/メモリ制御ハブ（GMCH）を含み得る。システム 100 は、ICH 及び MCH などの 2 つのハブ・コントローラ、又は単一のハブ・コントローラのみを含み得るが、本発明の実施例はシステム 100 内のハブ・コントローラの数に限定されない。

【0011】

ハブ・コントローラ 108 は、メモリ・バス 112 を介してメモリ 106 と通信し、システム・バス 110 を介してプロセッサ 102A、102B、102C と通信し得る。ハブ・コントローラ 108 は、システム 100 内の他の装置（図示せず）、並びに、メモリ 106、及びプロセッサ 102A、102B、102C 間のデータの移動を管理するためにメモリ・コントローラ 114 を含み得る。あるいは、メモリ・コントローラ 114 は、プロセッサ 102A、102B、102C のうちの 1つ又は複数とダイ上で一体化され得る。

【0012】

システム 100 は更に、ディレクトリ・キャッシュ 116 を含み得る。ディレクトリ・キャッシュ 116 は、キャッシュ・ライン、又はメモリのブロックそれぞれについての情報を保持し得る。例えば、ディレクトリ・キャッシュ 116 は、メモリのブロックそれぞれの状態（例えば、共有されている、キャッシュされていない、又は排他的である）、どの局所キャッシュ（プロセッサ 102A、102B、102C のうちの 1つに対応する）が特定のキャッシュ・ラインの複製を有しているか、及びキャッシュ・ラインがダーティであるか否かを示し得る。

【0013】

例えば、一実施例では、データに対する要求は全て、ディレクトリ・キャッシュ 116 に送出される。ディレクトリ・キャッシュ 116 は次いで、その局所キャッシュにデータを記憶したとディレクトリ・キャッシュ 116 が示す何れかの数のプロセッサ 102A、102B、102C に、データに対する要求を転送し得る。例として、ディレクトリ・キャッシュ 116 は、N ノードについて N ビットのベクトル・マップを維持し得る。ここで、各ビットは、対応するノードが、特定のキャッシュ・ラインのキャッシュされた複製を維持しているか否かを示す。

【0014】

プロセッサ 102A、102B、102C、メモリ 106、及びバス 110、112 は、例えばシステム・マザーボード 118 などの単一の回路基板に含まれ得るが、本発明の実施例はこの点に限定されない。

【0015】

図 2 は、本発明の実施例による方法を示す。図 2 の方法はブロック 200 で始まり、ブロック 202 に続き得る。ブロック 202 では、方法は、イベントの生起及び非生起の何れかを判定し、生起及び非生起の何れかがイベント判定をもたらし得る。

10

20

30

40

50

【 0 0 1 6 】

イベントは例えば、データがキャッシュされていることを含み得る。例えば、一実施例では、プロセッサ 1 0 2 N はデータを修正し、これをその局所キャッシュにキャッシュし、次いで、データをもう一度、メモリ 1 0 6 などのメモリに書き込み得る。この例では、データが局所キャッシュに記憶されるとイベントが生じたと判定し得る。別の例として、イベントは、メッセージが記憶されていることを含み得る。例えば、スーパーコンピュータなどの特定のシステムでは、システム内の種々のマイクロプロセッサ上で実行している処理はメッセージを互いに転送し得る。この例では、一処理が、別の処理のためのメッセージを生成し、記憶すると、イベントが生じたと判定し得る。

【 0 0 1 7 】

ブロック 2 0 4 では、方法は、イベント・ビットを有するコードを処理する工程を含み得、上記処理は、イベント判定及びコードに応じる。「イベント・ビット」は、イベントの生起又は非生起を示すようセットし得る、コード内のビットを表す。イベント・ビットは、静的なビット位置（例えば、ビット位置 0）を含み得るか、又は、動的なビット位置（例えば、特定のプロセッサがイベントを生成した旨を示すためのビット位置 3）を含み得る。よって、イベントが生じたと判定された場合、イベント・ビットは 1 つの値にセットされ、さもなければ、イベントが生じていないと判定された場合、イベント・ビットは別の値にセットされる。「セット」は、イベントの生起を示すために「1」にビットをセットし、又はイベントの非生起を示すために「0」にビットをセットすることを表し得る。あるいは、「セット」は、イベントの生起を示すために「0」にビットをセットし、又はイベントの非生起を示すために「1」にビットをセットすることを表し得る。

【 0 0 1 8 】

この意味合いで、「イベント判定及びコードに応じてコードを処理する工程」は、ブロック 2 0 6 において、コードのイベント・ビットがイベント判定に対応しているかを判定し、否定の場合、コードがコード化され、さもなければ、そのままの状態にされる工程を表す。イベント・ビットがイベント判定と矛盾する場合には、イベント・ビットはイベント判定に対応しない。例えば、イベント・ビットが値「0」（この値は、イベントがディセーブルされたか、又は生じていない旨を表すよう構成される）を有する場合であり、かつ、イベントが生じたと判定された場合、イベント・ビットはイベント判定に対応しない。

【 0 0 1 9 】

逆に、イベント・ビットが、イベント判定と矛盾しない、イベントの生起を示す場合、イベント・ビットはイベント判定に対応する。例えば、イベント・ビットが値「1」（この値は、イベントが生じた旨を表すよう構成される）を有する場合であり、かつ、イベントが生じたと判定された場合、イベント・ビットはイベント判定に対応する。

【 0 0 2 0 】

ブロック 2 0 8 では、イベント・ビットがイベント判定に対応しない場合、コードは、イベント判定に対応するポイズン・ビットを生成するようコード化される。本明細書及び特許請求の範囲記載の「コード化」は、コードの 1 つ又は複数のビットのポイズニングを表す。本明細書及び特許請求の範囲記載の「ポイズニング」は、下にあるコードの一般的な効果性を変えることなく、イベントの生起又は非生起を示すためのイベント・ビット位置における 1 ビット又は 0 ビットを記憶するようポイズン・マスク（例えば、固定パターン・コード）を施す工程を表す。更に、エラー検査ロジックが、処理済みの第 1 のコードを生成するようコードに施され、処理済みの第 2 のコードを生成するよう、デコードされたコードに施されると、処理済みの第 1 のコード及び処理済みの第 2 のコードのうち的一方のみが訂正可能でない。すなわち、更なるコード化を有するデータは、メモリからもう一度読み出された場合、更なるコード化なしでデータから、比較的簡単に、区別可能であるはずである。このことは、一般的なメモリ・エラーが存在している場合にも該当し得る。このことは図 3 で更に詳細に説明する。

【 0 0 2 1 】

本発明の実施例では、例えば、そのエラー検査及び/又は訂正機能が、コード化されていないエラー検査コードと精度がほぼ同じである場合、ポイズン・マスクは、下にあるエラー検査コードの一般的な効果性を変えない。更に、好ましくは、各種エラーに対するエイリアシングが全くないか、又はほとんどない。例えば、一般的に効果的なエラー検査コードは、同じメモリ装置において2ビットのエラーに対して、又は、1ビット若しくは1ワイヤのエラーに対してエイリアシングが生じないエラー検査コードである。ここで、サイレント・データ破損(SDC)エラー及び検出された回復不可能なエラー(DUE)は、統計的に稀に(例えば、他の2ビット・エラーの場合、2千4百万分の1、チップキルの場合、2万2千分の1)生じる。一実施例では、コード化は、単一のビットをポイズニングするためにポイズン・マスクを施す工程を含み得る。

10

【0022】

当業者が分かるように、エラー検査コードをコード化するために使用されるロジックは、エラー検査コード自体に依存する。当業者が分かるように、ECCコードなどのエラー検査コードの生成は多くの場合、労働集約的な作業であり、機密の、又はトレード・シークレットのデータである。コード化が基礎とするコードの複雑性を前提とすれば、更なるコード化を行うために使用されるロジックは、数学的解析及び試行錯誤を必要とする。しかし、満たす対象の要件の説明は、しかしながら、本発明の実施例に応じてロジックを当業者が生成することを可能にする。

【0023】

例えば、一実施例では、データがキャッシュされている場合(ビット1が、データがキャッシュされていることを示す場合)、エラー検査コード01010100101101000(ここで、ビット位置0は、データがキャッシュされているか否かを示すためのイベントを含む)は、ビット0でなくビット1を記憶するようビット位置0をポイズニングすることにより、イベントに応じてコード化する必要がある。この例では、コード化されたエラー検査コードは01010100101101001をもたらす。他方で、データがキャッシュされている場合(ビット1が、データがキャッシュされていることを示す場合)生成されたエラー検査コード01010100101101001(ビット位置0は、データがキャッシュされているか否かを示すために使用される)は、コード化しなくてよい。

20

【0024】

一実施例では、イベント・ビットは、特定のプロセッサ102Nが、キャッシュされたデータを有している旨を示すための動的なビット位置に対応する。例えば、8つのプロセッサ(プロセッサ0乃至7)を有しており、キャッシング・プロセッサ102Nがプロセッサ6であるシステムでは、イベント・ビットはビット#7に対応する。よって、エラー検査コードが01010100100101000を含む場合、そのキャッシュにプロセッサ6がキャッシュされたデータを有する旨を示すようビットをセットすることは、エラー検査コード01010100101101000をもたらす。同様に、プロセッサ#2がキャッシング・プロセッサである場合、エラー検査コードはエラー検査コード01010100100101100をもたらす。別の実施例では、イベント・ビットは、プロセッサ102Nのうちの何れか1つによってデータがキャッシュされている旨を示すための静的ビットに対応する。例えば、エラー検査コードが01010100100101000を含み、イベント・ビットが、プロセッサが、キャッシュされたデータを有している旨を示すためのビット0を含む場合、エラー検査コードは、プロセッサ2がキャッシュ・プロセッサであるかプロセッサ7がキャッシュ・プロセッサであるかにかかわらず、01010100100101001を含む。

30

40

【0025】

一実施例では、コードはエラー検査コードを含み得る。エラー検査コードは例えば、エラー訂正コード(ECC)、又はCRC(巡回冗長度コード)を含み得る。しかし、本発明の実施例は前述の例に限定されない。

【0026】

50

一実施例では、処理されたコードは、対応するデータとともにメモリに記憶されたECCコードを含み得る。例えば、図4に示すように、データ402のキャッシュ・ラインが、メモリ106への書き込みに利用可能な場合、ECC生成ロジック404は、データ402の記憶中に生じ得る特定のエラー（例えば、1ビット・エラー又は2ビット・エラー）を訂正するためにメモリ106にデータ402とともに記憶されたECC（イベント・ビットを有する）406を生成するようデータ402に適用し得る。上述の通り、かつ、428の決定ブロックで示すように、ECC406のイベント・ビットがイベント判定に対応しない場合、ECC406はポイズン・マスク408を使用してコード化される。ECC406のイベント・ビットがイベント判定に対応する場合、（ブロック408でポイズン・マスクを施すことなく）処理済みのコード410がデータ402とともにメモリ106に記憶される。

10

【0027】

図2の方法はブロック206で終了し得る。

【0028】

一実施例では、キャッシュ・ラインは複数の部分に分けることができ、エラー検査コードは、キャッシュ・ラインの部分毎に生成し得る。例えば、キャッシュ・ラインは、半分の部分2つに分け得、エラー検査コードは、半分の部分毎に生成し得る。更に、エラー検査コードをコード化する工程は、単一のイベントを推論するためにキャッシュ・ライン部分の少なくとも1つに単一のマスクを施す工程を含み得る。あるいは、キャッシュ・ラインの各部分に対応するマスクは、複数のイベントを推論するよう施し得る。このことは、エラー訂正の機能の低下につながり得るが、更に、サイレント・データ破損（SDC）及び/又は検出された回復不可能なエラー（DUE）に対するエイリアシングの確率を低減し得る。

20

【0029】

図2の方法により、エラー検査コードを記憶した後、方法は、図3の方法に更に続き得る。図3の方法は、ブロック300で始まり、ブロック302に続く。ここで、方法は、メモリからコードを読み出す工程（「コードを読み出す工程」）を含み得る。一実施例では、図4を参照すれば、方法は、対応するデータ402とともに、メモリ106から、処理済みのECCコード410を読み出す工程を含み得る。

【0030】

ブロック304では、方法は、処理済みの複数のコードを生成するよう、読み出されたコードを処理する工程を含み得る。

30

【0031】

一実施例では、「処理済みの複数のコードを生成するよう読み出されたコードを処理する工程」は、デコードされた読み出されたコードを生成するよう、読み出されたコードをデコードする工程と、処理済みの第1のコードを生成するよう、読み出されたコードに対してコード検査を行う工程と、処理済みの第2のコードを生成するよう、デコードされた読み出されたコードに対してコード検査を行う工程とを表す。読み出されたコードは、メモリから読み出されたコード化されたコードを表す。デコードされた読み出されたコードは、コードをコード化するよう施されたコードの逆数を施すことから生じるコードを表す。

40

【0032】

図4を参照すれば、一実施例では、データ402及び処理済みのECC410は、メモリ106から読み出される。この点で、メモリ106から読み出されるECC410は「読み出されたコード」として表す。読み出されたコードは次いで、デコードされた読み出されたコード418を生成するようデコードされる（414）。読み出されたコード412は、処理済みの第1のコード420を生成するためにコード検査ロジック416にわたって実行され、デコードされた読み出されたコード418は、処理済みの第2のコード422を生成するようコード検査ロジック416にわたって実行される。

【0033】

50

コード検査ロジック 4 1 6 は、処理済みのコードによって生成し得る。例えば、処理済みの ECC がポイズンされている場合（すなわち、ポイズン・マスクが ECC に施された場合）、コード検査ロジック 4 1 6 が生成され、よって、処理済みの ECC 4 1 0 がメモリ 1 0 6 から読み出されると（読み出されたコード 4 1 2）、デコードされた読み出されたコード 4 1 8 に対して算出されるコード検査ロジック 4 1 6 は、エラーを生じないか、又は訂正可能なエラーを生じ、読み出されたコード 4 1 2 に対して算出されるコード検査ロジック 4 1 6 は、訂正可能でないエラーを生じる。

【 0 0 3 4 】

同様に、処理済みの ECC がポイズンされていない場合、コード検査ロジック 2 1 6 が生成され、よって、処理済みの ECC 2 1 0 がメモリ 1 0 6 から読み出されると（読み出されたコード 2 1 2）、デコードされた読み出されたコード 2 1 8 にわたって算出されるコード検査ロジック 2 1 6 は訂正可能でないエラーを生じ、読み出されたコード 2 1 2 にわたって算出されるコード検査ロジック 2 1 6 は、エラーをもたらさないか、又は訂正可能なエラーを生じる。

10

【 0 0 3 5 】

やはり、更なるコード化を行うために使用されるロジックが、このようにしてエラー検査ロジック 2 1 6 を機能させるために数学的解析、及び試行錯誤を必要とし得る。

【 0 0 3 6 】

ブロック 3 0 6 では、方法は、処理された複数のコードのうちの 1 つから、訂正可能なコードを識別する工程を含み得る。本明細書及び特許請求の範囲記載の「訂正可能なコード」は、処理済みの複数のコードのうちの 1 つを表し、ここで、処理済みのコードのうちの 1 つのみが訂正可能でないコードであり、処理済みの他のコードは、ECC 検査の結果、訂正可能なエラーを有しているか、又はエラーを何ら有していない。処理済みのコードの両方 / 全てが、訂正可能でないエラーをもたらしたか、又は、処理済みのコードの両方 / 全てが、訂正可能なエラーをもたらしたか、又はエラーを何らもたらさなかった場合、エイリアシングが生じ、訂正可能なコードを識別することが可能でない。

20

【 0 0 3 7 】


表 1 は、訂正可能なコードを識別することが可能であるかを判定するために使用し得る決定テーブルの例を示す。この例では、マトリクス A は読み出された（コード化された）コードに対して行われる ECC 検査ロジックを表し、マトリクス B はデコードされたコードに対して行われる ECC 検査ロジックを表す。表の最上部における列は、読み出された（コード化された）コードに対してコード検査を行うことによって生成される処理済みの第 1 のコードの結果の値を表し、左の列は、デコードされたコードに対してコード検査を行うことによって生成される処理済みの第 2 のコードの結果を表す。表が示すように、コードは、第 1 の処理済みのコード及び第 2 の処理済みのコードが回復可能でないエラーを有し、第 1 の処理済みのコードにエラーがないか、又は第 1 の処理済みのコードが訂正可能なエラーを有するというシナリオにおいて訂正可能でない。他方で、第 1 の処理済みのコード及び第 2 の処理済みのコードの一方が、訂正可能でないエラーを有し、第 1 の処理済みのコード及び第 2 の処理済みのコードの他方にエラーがないか、上記他方が訂正可能なエラーを有する場合、訂正可能なコードが存在している。この後者のシナリオでは、訂正可能なコードは、エラーがないか、又は訂正可能なエラーを有する処理済みのコードである。

30

40

【 0 0 3 8 】

【表 1】

| | | | |
|---|------------|------------|------------|
| マトリクスA  ↓ マトリクスB | エラーなし | 訂正可能なエラー | 訂正可能でないエラー |
| エラーなし | 訂正可能でないコード | 訂正可能でないコード | マトリクスB |
| 訂正可能なエラー | 訂正可能でないコード | 訂正可能でないコード | マトリクスB |
| 訂正可能でないエラー | マトリクスA | マトリクスA | 訂正可能でないコード |

10

図 4 を参照すれば、第 1 の処理済みのコード 4 2 0 及び第 2 の処理済みのコード 4 2 2 のうちの一方が訂正可能でなく、第 1 の処理済みのコード 4 2 0 及び第 2 の処理済みのコード 4 2 2 のうちの他方が訂正可能である（か、又はエラーがない）場合、訂正可能なコード 4 2 6 は例えば、選択ロジック 4 2 4 によって識別し得る。

【 0 0 3 9 】

ブロック 3 0 8 では、方法は、訂正可能なコードが識別された場合、イベントの生起及び非生起の一方を判定するよう訂正可能なコードのイベント・ビットを読み出す工程を含み得る。訂正可能なコードが識別されると、そのコードのイベント・ビットは、イベントが生じたか否かを判定するために読み出し得る。例えば、ビット値 0 がイベントの非生起を表し、ビット値 1 がイベントの生起を表す場合、訂正可能なコードのイベント・ビットにおけるビット値 0 は、イベントが生じなかった旨を示す一方、訂正可能なコードのイベント・ビットにおけるビット値 1 はイベントが生じた旨を示す。

20


【 0 0 4 0 】

方法はブロック 3 1 0 で終了し得る。


【 0 0 4 1 】

以下の明細書では、本発明は、その具体的な実施例を参照して説明している。しかし、それから逸脱しない限り、種々の修正及び変更を前述の実施例に対して行い得るということは明らかとなる。よって、本願の明細書及び図面は、限定的な意味合いでなく例証的な意味合いで解されるものとする。


【図1】




【図2】



【図3】



【図4】



フロントページの続き

- (72)発明者 ハドルストン, スコット
アメリカ合衆国 97008 オレゴン州 ビーヴァートン サウスウェスト ハーネス レーン
13850
- (72)発明者 ブルゼジンスキ, デニス
アメリカ合衆国 94087 カリフォルニア州 サニーヴェイル ブルックライン ドライヴ
824

審査官 桜井 茂行

- (56)参考文献 特開2005-071224(JP, A)
特開2008-048278(JP, A)
特開平10-050004(JP, A)
特開2000-322317(JP, A)
特開平11-003288(JP, A)
特開平03-027433(JP, A)
特開2003-216596(JP, A)

(58)調査した分野(Int.Cl., DB名)

G06F 12/08 - 12/12
G06F 11/10