

POLSKA
RZECZPOSPOLITA
LUDOWA



URZĄD
PATENTOWY
PRL

OPIS PATENTOWY

90272

Patent dodatkowy
do patentu _____

Zgłoszono: 03.07.73 (P. 163812)

Pierwszeństwo: _____

Zgłoszenie ogłoszono: 01.03.75

Opis patentowy opublikowano: 31.05.1977

MKP G06g 7/12

Int. Cl.² G06G 7/12

CZYTELNIA

Urząd Patentowy
Polskiej Rzeczypospolitej Ludowej

Twórcy wynalazku: Stefan Kosztowski, Jan Łukaszewicz, Zbigniew Pietrusiński

Uprawniony z patentu: Przemysłowy Instytut Automatyki i Pomiarów „Mera-Piap”,
Warszawa (Polska)

Analogowy przelicznik matematyczny

Przedmiotem wynalazku jest analogowy przelicznik mnożąco-dzielący oraz wykonane w oparciu o niego analogowe przeliczniki pochodne takie jak: pierwiastek kwadratowy z iloczynu dwóch wielkości wejściowych, oraz przelicznik podnoszący do kwadratu i dzielący. Wszystkie podane przeliczniki pracują na zasadzie modulacji impulsu.

Dotychczas znane układy przeliczników mnożąco-dzielących pracujące na zasadzie modulacji szerokości i wysokości impulsu posiadają układ modulatora szerokości impulsu, w którym stosunek czasu trwania impulsu do okresu impulsowania lub stosunek różnicy między czasem trwania impulsu i przerwy do okresu impulsowania jest proporcjonalny do stosunku sygnałów wejściowych. Wprowadzenie trzeciego sygnału wejściowego proporcjonalnego do amplitudy sygnału impulsowego z modulatora szerokości impulsu po uśrednieniu tego przebiegu zapewnia działanie mnożąco-dzielące przelicznika. Przelicznik mnożąco-dzielący pracujący na tej zasadzie ma szereg wad. Z uwagi na zasadę pracy modulatora szerokości impulsu, w celu zapewnienia odpowiedniej dokładności i prawidłowej generacji impulsów narzucone są pewne ograniczenia, a mianowicie stosunek analogowych sygnałów wejściowych może się zmieniać w granicach $0,1 \div 1$. Pociąga to za sobą spełnienie wymagania, aby wartość sygnału wejściowego odpowiadająca licznikowi była nie większa od wartości sygnału wejściowego odpowiadającego mianownikowi. Ponadto dla otrzymania odpowiednich dokładności, zmienność tych sygnałów jest możliwa w zakresie jednej dekady. Przelicznik pracujący na tej zasadzie nie posiada pełnej zamienności sygnałów wejściowych, przy pomocy których wykonywane jest działanie mnożenia i dzielenia.

Celem wynalazku jest usunięcie podanych niedogodności przez opracowanie analogowego przelicznika matematycznego zapewniającego zmianę stosunku sygnałów wejściowych modulatora szerokości impulsu w dwóch dekadach przy zmianie wypełnienia impulsu wyjściowego o jedną dekadę. Ponadto przelicznik nie posiada ograniczeń na sygnały wejściowe określające licznik i mianownik realizowanej funkcji.

Cel ten osiągnięto przez zastosowanie w analogowym przeliczniku matematycznym mnożąco-dzielącym pracującym na zasadzie modulacji impulsu, modulatora szerokości impulsu oraz układu wyjściowego. Modulator szerokości impulsu składa się z układu całkującego, z którego sygnał wyjściowy dodawany do sygnału płożębnego w sumatorze podawany jest na komparator sterujący impulsowym sygnałem wyjściowym. Ponadto

modulator zawiera klucze pracujące w przeciwfazie, które w momentach załączania podają sygnały wejściowe na drugi sumator dołączony do wejścia wymienionego układu całkującego. Natomiast układ wyjściowy przelicznika składa się z drugiego zespołu całkującego, na wejściu którego znajduje się trzeci sumator z podłączonymi drugimi kluczami pracującymi również w przeciwfazie, które sterowane są sygnałem wyjściowym modulatora. Wyjście układu wyjściowego połączone jest z jednym z wejść tego układu lub z pierwszym względnie drugim wejściem modulatora dla zapewnienia ujemnego sprzężenia zwrotnego w utworzonej pętli zamkniętej. Dla otrzymania analogowego przelicznika matematycznego pierwiastka kwadratowego z iloczynu dwóch sygnałów wejściowych, wyjście układu wyjściowego połączone jest z tym wejściem tego układu lub modulatora, które określa mianownik przelicznika.

Analogowy przelicznik mnożąco-dzielący według wynalazku zawiera układ modulatora szerokości impulsu wykonany w ten sposób, że stosunek czasu trwania impulsu do czasu trwania przerwy impulsu równy jest stosunkowi amplitud sygnałów wejściowych, przy czym impulsowy sygnał wyjściowy steruje układ wyjściowy, którego wyjście jest połączone zawsze tylko z jednym z wejść obu omawianych układów aby było zapewnione ujemne sprzężenie zwrotne w utworzonej pętli zamkniętej.

Przelicznik pierwiastka kwadratowego z iloczynu dwóch wielkości wejściowych wykonany jest w oparciu o przelicznik mnożąco-dzielący przez połączenie jego wyjścia z wejściem reprezentującym sygnał wejściowy w mianowniku.

Przelicznik mnożąco-dzielący będący przedmiotem wynalazku zapewnia zmianę stosunku sygnałów wejściowych modulatora szerokości impulsu w dwóch dekadach przy zmianie wypełnienia impulsu wyjściowego tego układu o jedną dekadę. Pozwala to na zamienialność sygnałów realizujących działanie mnożenia i dzielenia dla dowolnego sygnału określającego mianownik przelicznika. Przelicznik mnożąco dzielący nie posiada ograniczeń na sygnały wejściowe określające licznik i mianownik realizowanej funkcji, a tym samym eliminuje wady znanych przeliczników działających na zasadzie modulacji szerokości i wysokości impulsu.

Rysunek odtwarza przykład wykonania analogowego przelicznika matematycznego według wynalazku w postaci schematu blokowego przelicznika mnożąco-dzielącego.

Przelicznik mnożąco-dzielący według wynalazku składa się z modulatora szerokości impulsu MSI oraz układu wyjściowego UW. Modulator szerokości impulsu MSI składa się z układu całkującego C_1 , którego sygnał wyjściowy dodawany do sygnału piłozębnego generatora G w sumatorze S_2 podawany jest na komparator K sterujący impulsowym sygnałem wyjściowym I. Klucze K_1 i K_2 modulatora pracują w przeciwfazie i w momentach załączania podają sygnały wejściowe X i Z na sumator S_1 dołączony do wejścia układu całkującego C_1 . Natomiast układ wyjściowy UW składa się z układu całkującego C_2 , na wejściu którego znajduje się sumator S_3 z podłączonymi kluczami K_3 i K_4 pracującymi również w przeciwfazie i sterowanymi sygnałem wyjściowym I modulatora szerokości impulsu MSI. W celu zrealizowania działania mnożenia i dzielenia wyjście V układu wyjściowego UW jest połączone z wejściem U tego układu.

Modulator szerokości impulsu MSI działa w ten sposób, że sygnał wyjściowy układu całkującego C_1 , będący całką różnicy sygnałów wejściowych X i Z sumowanych w sumatorze S_1 , jest sumowany w drugim sumatorze S_2 z sygnałem piłozębnym o okresie T, wytworzonym przez generator G. Sygnał wyjściowy układu całkującego C_1 przesuwając sygnał piłozębny na wejściu komparatora K powoduje zmianę szerokości impulsu wyjściowego I. Wyjściowy sygnał impulsowy I steruje pracujące w przeciwfazie klucze K_1 i K_2 tworząc pętlę ujemnego sprzężenia zwrotnego. W ten sposób w stanie ustalonym różnica sygnałów w sumatorze S_1 jest równa zeru. Jeżeli czas zamknięcia klucza K_1 będzie wynosił t_1 , a czas zamknięcia klucza K_2 będzie wynosił t_2 to otrzyma się następującą zależność:

$$X \frac{t_1}{T} - Z \frac{t_2}{T} = 0,$$

stąd

$$\frac{X}{Z} = \frac{t_2}{t_1},$$

przy czym

$$t_1 + t_2 = T.$$

Modulator szerokości impulsu MSI zapewnia więc proporcjonalną zależność między stosunkiem analogowych sygnałów wejściowych X i Z a stosunkiem czasu trwania impulsu t_1 do czasu trwania przerwy t_2 . Klucze K_3 i K_4 układu wyjściowego UW sterowane są w przeciwfazie z modulatora szerokości impulsu MSI. Sygnał wyjściowy V układu całkującego C_2 jest całką różnicy sygnałów wejściowych Y i U sumowanych w sumatorze S_3 . W celu otrzymania przelicznika mnożąco-dzielącego należy połączyć wyjście V układu wyjściowego UW z wejściem U tego układu lub wejściem X względnie Z modulatora szerokości impulsu MSI tak, aby było zapewnione ujemne sprzężenie zwrotne w utworzonej w ten sposób pętli zamkniętej. W przypadku połączenia wyjścia V układu wyjściowego UW z wejściem U tego układu, dla stanu ustalonego różnica sygnałów w sumatorze S_3

jest równa zero i otrzymuje się następującą zależność

$$V \frac{t_1}{T} - Y \frac{t_2}{T} = 0$$

stąd

$$\frac{V}{Y} = \frac{t_2}{t_1}.$$

Uwzględniając zależność $\frac{X}{Z} = \frac{t_2}{t_1}$, otrzymaną dla modulatora szerokości impulsu MSI, otrzymuje się:

$$V = \frac{XY}{Z}.$$

Przeprowadzając podobne rozważania, dla połączenia wyjścia V układu wyjściowego UW z wejściem X modulatora szerokości impulsu MSI, otrzymuje się

$$V = \frac{UZ}{Y}.$$

W innym przypadku przy połączeniu wyjścia V układu wyjściowego UW z wejściem Z modulatora szerokości impulsu MSI dla prawidłowej pracy jest wymagana zmiana fazy sterowania względem siebie kluczy K_3 i K_4 , otrzymuje się wówczas:

$$V = \frac{UX}{Y}.$$

Omawiane przeliczniki mnożąco-dzielące pracują prawidłowo o ile stałe czasowe całkowania układów całkujących C_1 i C_2 są dostatecznie duże w porównaniu z okresem impulsowania T impulsu wyjściowego I modulatora szerokości impulsu MSI.

Na podstawie analogowego przelicznika mnożąco-dzielącego można zrealizować analogowy przelicznik realizujący pierwiastek kwadratowy z iloczynu dwóch wielkości wejściowych. Elementy składowe i ich oznaczenia oraz zasada pracy są identyczne jak w przeliczniku mnożąco-dzielącym. Jeżeli w przeliczniku mnożąco-dzielącym połączy się wejście Z modulatora szerokości impulsu MSI z wyjściem V układu wyjściowego UW otrzymuje się:

$$V = \sqrt{XY}.$$

Przeprowadzając rozważania dla układu mnożąco-dzielącego, w którym wyjście V układu wyjściowego UW jest połączone z wejściem X modulatora szerokości impulsu MSI i zakładając, że $V = Y$, otrzymuje się:

$$V = \sqrt{UZ}.$$

W innym przypadku dla przelicznika mnożąco-dzielącego w którym wyjście V układu wyjściowego UW jest połączone z wejściem Z modulatora szerokości impulsu MSI przy zamienionej fazie sterowania kluczy K_3 i K_4 zakładając, że $V = Y$ otrzymuje się:

$$V = \sqrt{UX}.$$

Na podstawie analogowego przelicznika mnożąco-dzielącego można łatwo zrealizować pochodne przeliczniki takie jak: pierwiastka kwadratowego z jednej wielkości wejściowej, kwadratująco-dzielący, kwadratujący, mnożący, dzielący. Przelicznik pierwiastka kwadratowego z jednej wielkości wejściowej otrzymuje się przez podanie na jedno z wejść przelicznika pierwiastka kwadratowego z dwóch wielkości wejściowych sygnału stałego. Przelicznik kwadratująco-dzielący otrzymuje się przez połączenie wejść określających licznik przelicznika mnożąco-dzielącego. Przelicznik mnożący otrzymuje się przez podanie na wejście określające mianownik przelicznika mnożąco-dzielącego sygnału stałego, przy czym połączenie wejść iloczynowych pozwala otrzymać funkcję podnoszenia do kwadratu z jednej wielkości wejściowej. Przelicznik dzielący otrzymuje się przez podanie na jedno z wejść określających licznik przelicznika mnożąco-dzielącego sygnału stałego. W związku z powyższym przelicznik mnożąco-dzielący stanowiący przedmiot wynalazku jest przelicznikiem uniwersalnym pozwalającym realizować różne funkcje algebraiczne.

Zastrzeżenia patentowe

1. Analogowy przelicznik matematyczny mnożąco-dzielący wykonany w oparciu o układy całkujące, sumujące i klucze oraz w oparciu o układ komparatora i generator sygnału piłozębnego, z n a m i e n n y t y m, że zawiera modulator szerokości impulsu (MSI) składający się z układu całkującego (C_1), którego sygnał wyjściowy dodawany do sygnału piłozębnego generatora (G) w sumatorze (S_2) podawany jest na komparator (K) sterujący impulsowym sygnałem wyjściowym (I) modulatora i z kluczy (K_1 i K_2) pracujących w przeciwfazie, które w momentach załączania podają sygnały wejściowe (X i Z) na sumator (S_1) dołączony do wejścia układu całkującego (C_1) oraz zawiera układ wyjściowy (UW) składający się z układu całkującego (C_2), na wejściu którego znajduje się sumator (S_3) z podłączonymi kluczami (K_3 i K_4) pracującymi także w przeciwfazie i sterowanymi sygnałem wyjściowym (I) modulatora (MSI) przy czym wyjście (V) układu wyjściowego (UW) połączone jest z wejściem (U) tego układu lub z jednym z wejść (X) lub (Z) modulatora (MSI) tak aby było zapewnione ujemne sprzężenie zwrotne w utworzonej w ten sposób pętli zamkniętej.

2. Analogowy przelicznik matematyczny pierwiastka kwadratowego z iloczynu dwóch sygnałów wejściowych wykonany w oparciu o przelicznik mnożąco-dzielący, z n a m i e n n y t y m, że wyjście (V) układu wyjściowego (UW) połączone jest z tym wejściem (U) układu wyjściowego (UW) lub z jednym z wejść (X, Z) modulatora (MSI), które określa mianownik tego przelicznika.

