

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2015 年 4 月 2 日 (02.04.2015)



(10) 国际公布号
WO 2015/043083 A1

- (51) 国际专利分类号:
H01L 27/32 (2006.01) *H01L 51/56* (2006.01)
H01L 23/50 (2006.01) *G02F 1/1343* (2006.01)
- (21) 国际申请号: PCT/CN2013/089157
- (22) 国际申请日: 2013 年 12 月 12 日 (12.12.2013)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201310450908.8 2013 年 9 月 25 日 (25.09.2013) CN
- (71) 申请人: 京东方科技集团股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。北京京东方光电科技有限公司 (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国北京市经济技术开发区西环中路 8 号, Beijing 100176 (CN)。
- (72) 发明人: 张金中 (ZHANG, Jinzhong); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。田宗民 (TIAN, Zongmin); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。

(74) 代理人: 北京市柳沈律师事务所 (LIU, SHEN & ASSOCIATES); 中国北京市海淀区彩和坊路 10 号 1 号楼 10 层, Beijing 100080 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

[见续页]

(54) Title: ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE

(54) 发明名称: 阵列基板及其制作方法和显示装置




图 4 / FIG. 4

(57) Abstract: Provided are an array substrate and a manufacturing method therefor, and a display device. The array substrate comprises an underlay substrate (100), scanning lines (101) and data lines (102) which are crosswise arranged on the underlay substrate (100), and pixel units which are divided by the scanning lines (101) and the data lines (102) and are arranged in a matrix manner, wherein a thin-film transistor (10), a pixel electrode (108) and a light-emitting structure (301) are arranged in each pixel unit; the pixel electrodes (108) are located above a layer where the thin-film transistors (10) are located, and the coverage area of the pixel electrodes (108) comprises the area above the thin-film transistors (10); and the light-emitting structures (301) are arranged above the layer where the thin-film transistors (10) are located, and the coverage area thereof corresponds to the coverage area of the pixel electrodes (108).

(57) 摘要: 提供一种阵列基板及其制作方法和显示装置。该阵列基板包括衬底基板 (100)、在衬底基板 (100) 上交叉布置的扫描线 (101)、数据线 (102) 以及由扫描线 (101) 和数据线 (102) 划分出的呈矩阵排列的像素单元, 像素单元内设置有薄膜晶体管 (10)、像素电极 (108) 和发光结构 (301), 像素电极 (108) 位于薄膜晶体管 (10) 所在的层的上方, 像素电极 (108) 的覆盖区域包括薄膜晶体管 (10) 的上方区域; 发光结构 (301) 设置在薄膜晶体管 (10) 所在的层的上方, 其覆盖区域与像素电极 (108) 的覆盖区域相对应。

WO 2015/043083 A1



本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

阵列基板及其制作方法和显示装置

技术领域

- 5 本发明的实施例涉及液晶显示技术领域，具体地，涉及一种阵列基板及其制作方法和显示装置。

背景技术

- 10 薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display, TFT-LCD）具有体积小、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位。

- TFT-LCD 由液晶显示面板、驱动电路以及背光模组组成，其中液晶显示面板是 TFT-LCD 的重要部分。液晶显示面板是通过在阵列基板和彩膜基板之间注入液晶，四周用封框胶密封，然后在阵列基板和彩膜基板上分别贴覆偏振方向相互垂直的偏振片等过程形成的。参见图 1 和图 2，图 1 为现有技术中的阵列基板的平面结构图，图 2 为沿图 1 中的 A-A1 方向的阵列基板的剖面结构示意图。从图 1 和图 2 中可以看出，阵列基板包括多个呈矩阵排列的像素单元，每个像素单元包括透光区域和非透光区域，其中虚线 EE' 与虚线 CC' 所界定区域为像素单元的透光区域，虚线 CC' 与虚线 DD' 所界定区域为像素单元的非透光区域。非透光区域可以包括在衬底基板 100 上交叉设置的扫描线 101 和数据线 102、以及呈矩阵式排列的薄膜晶体管 10。薄膜晶体管 10 可以包括栅极 103、栅绝缘层 104、有源层 105、源极 106 和漏极 107。透光区域可以包括像素电极 108。
- 15
- 20

- 通常有源层 105 采用非晶硅（a-Si）材料形成，由非晶硅材料形成的薄膜晶体管具有技术成熟、成本低、工艺简单、稳定性好等优点；但是，由非晶硅材料形成的薄膜晶体管特性较差，其中最基本的代表薄膜晶体管特性的参数包括：载流子迁移率、阈值电压和阈下振幅。随着显示技术的发展，出现了采用多晶硅（p-Si）材料形成的薄膜晶体管和采用金属氧化物材料形成的薄膜晶体管，其中采用多晶硅材料形成的薄膜晶体管具有 TFT 特性高、载流子迁移率高等优点，但采用多晶硅材料形成的薄膜晶体管特性不稳定、均
- 25
- 30

一性差；采用氧化物材料形成的薄膜晶体管具有特性较高、均一性好等优点，但是生成成本高，制作工艺复杂。

随着高开口率、高分辨率等发展趋势的需要，目前已有多种技术可以用于实现较高的分辨率，如低温多晶硅薄膜晶体管技术、半导体氧化物薄膜晶体管技术、降低栅极线、源极线和漏极线宽度的细化技术，但是开口率的改善情况并不理想，其中开口率是指除去每一像素的周边电路区域和薄膜晶体管区域后的光线通过部分的面积与每一像素整体的面积之间的比例。随着有机发光二极管技术（Organic Light-Emitting Diode, OLED）的发展，OLED被用于提高像素的开口率，但是 OLED 是电流驱动器件，需要较高的载流子迁移率，只有应用低温多晶硅技术驱动 OLED 才能获得较高的开口率，但是由于低温多晶硅中存在均一性差、工艺复杂、良品率低等问题，使得应用低温多晶硅技术驱动 OLED 的方案仍无法很好地解决开口率低的问题。

发明内容

本发明的实施例提供了一种阵列基板及其制作方法和显示装置，可以增大像素的开口率。

本发明的实施例提供了一种阵列基板，该阵列基板包括：多个呈矩阵排列的像素单元，像素单元包括透光区域和非透光区域，透光区域包括像素电极，非透光区域包括薄膜晶体管、扫描线和数据线，其中像素电极位于薄膜晶体管所在的层的上方，且像素电极部分或全部覆盖非透光区域；像素单元还包括设置在薄膜晶体管所在的层上方且与像素电极绝缘设置的发光结构，发光结构的覆盖区域与像素电极的覆盖区域相对应，用于提供背光源。

在实施例中，发光结构可以与公共电极线连接，用作阵列基板的公共电极，从而进一步简化制作工艺，节约生产成本。此外，阵列基板中还可以增设一公共电极，该公共电极可以和像素电极一起产生电场以驱动液晶层分子发生偏转。

在实施例中，发光结构可以包括设置在像素电极上方的阴极、设置在阴极上的发光材料层、以及设置在发光材料层上的阳极，其中阳极可以连接公共电极线；或者，发光结构可以包括设置在像素电极上方的阳极、设置在阳极上的发光材料层、以及设置在发光材料层上方的阴极，其中阳极可以连接

公共电极线。由于发光结构中设置有两个电极用于驱动发光材料层进行发光，消除了发光结构对具有较高载流子迁移率的薄膜晶体管的依赖，解决了载流子迁移率较低的薄膜晶体管不能用于制作高开口率和高分辨率显示器的问题。

5 在实施例中，发光结构可以位于像素电极的上方，其中发光结构为狭缝状，像素电极为板状或狭缝状；或者发光结构位于像素电极的下方，发光结构为狭缝状或板状，像素电极为狭缝状。通过以上结构，可以在发光结构与像素电极之间形成水平电场，驱动液晶层的液晶分子发生偏转，进而实现图像的显示。

10 在实施例中，薄膜晶体管的栅绝缘层可以具有约 6000~8000 埃的厚度，该厚度约为一般薄膜晶体管中的栅绝缘层的厚度的两倍。增大栅绝缘层的厚度可以有效减小薄膜晶体管的栅极与源极、漏极之间的耦合电容，从而降低薄膜晶体管的功耗。

15 在实施例中，阵列基板还可以包括设置在薄膜晶体管所在的层与像素电极之间的钝化层，使得可以在薄膜晶体管的上方区域形成像素电极，同时用于保护薄膜晶体管不被腐蚀；此外，钝化层中还可以设置有过孔，使得像素电极通过该过孔与薄膜晶体管的漏极电连接。

在实施例中，阵列基板还可以包括设置在像素电极与发光结构之间的第二钝化层，使像素电极与发光结构进行隔离。

20 在实施例中，薄膜晶体管可以具有顶栅结构或底栅结构。

本发明的实施例还提供一种显示装置，包括上述阵列基板。

25 本发明的实施例还提供一种阵列基板的制作方法，该方法可以包括：形成数据线、扫描线、像素电极的步骤和形成薄膜晶体管的步骤，像素电极形成在像素单元的透光区域，薄膜晶体管、扫描线和数据线形成在像素单元的非透光区域，其中像素电极位于薄膜晶体管所在的层的上方，且像素电极部分或全部覆盖非透光区域；形成发光结构的步骤，发光结构位于薄膜晶体管所在的层的上方，与像素电极绝缘设置，发光结构的覆盖区域与像素电极的覆盖区域相对应，用于提供背光源。

在实施例中，形成发光结构的步骤可以包括：

30 形成包括阴极的图形；在包括阴极的图形上形成包括发光材料层的图形；

在包括发光材料层的图形上形成包括阳极的图形；

或者，形成包括阳极的图形；在包括阳极的图形上形成包括发光材料层的图形；在包括发光材料层的图形上形成包括阴极的图形。

因此，在发光结构中形成了用于驱动发光材料层进行发光的阳极和阴极，
5 消除了发光结构对具有较高载流子迁移率的薄膜晶体管的依赖，解决了载流子迁移率较低的薄膜晶体管不能用于制作高开口率和高分辨率显示器的问题。

在实施例中，所述方法还可以包括：在薄膜晶体管所在的层与像素电极之间形成钝化层，使得可以在薄膜晶体管的上方区域形成像素电极，还可以
10 用于保护薄膜晶体管不被腐蚀。

在实施例中，所述方法还可以包括：在像素电极与发光结构之间形成第二钝化层，以将像素电极与发光结构进行隔离。

在实施例中，所述方法还可以包括：至少在钝化层中形成过孔，使得像素电极通过该过孔与薄膜晶体管的漏极电连接。

15 在以上阵列基板及其制作方法中，像素电极的覆盖区域包括薄膜晶体管的上方区域，因此像素电极的覆盖区域较现有技术中像素电极的覆盖区域增大；同时，由于发光结构充当背光源，所以使得位于薄膜晶体管上方的像素电极所对应的区域内有光线通过，可以进行图像显示，提高了像素的开口率。

20 附图说明

图 1 为现有技术中的一种阵列基板的平面结构示意图；

图 2 为沿图 1 中的 A-A1 方向截取的阵列基板的剖面结构示意图；

图 3 为本发明第一实施例提供的阵列基板的平面结构示意图；

图 4 为沿图 3 中的 B-B1 方向截取的阵列基板的剖面结构示意图；

25 图 5 为第一实施例提供的阵列基板中的发光结构的剖面结构示意图；

图 6 为本发明第二实施例提供的阵列基板的剖面结构示意图；

图 7 为本发明第三实施例提供的阵列基板的剖面结构示意图；

图 8 为第四实施例中的发光结构的剖面结构示意图；

图 9 为完成栅极制作的阵列基板的剖面结构示意图；

30 图 10 为完成栅绝缘层制作的阵列基板的剖面结构示意图；

图 11 为完成有源层制作的阵列基板的剖面结构示意图；

图 12 为完成源极和漏极制作的阵列基板的剖面结构示意图；

图 13 为完成钝化层制作的阵列基板的剖面结构示意图；

图 14 为完成像素电极制作的阵列基板的剖面结构示意图；

5 图 15 为完成第二钝化层制作的阵列基板的剖面结构示意图；

图 16 为制作第二实施例提供的阵列基板的流程示意图；以及

图 17 为制作第三实施例提供的阵列基板的薄膜晶体管的流程示意图。

具体实施方式

10 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

15 本发明的第一实施例提供了一种阵列基板。图 3 为本发明第一实施例提供的阵列基板的平面结构示意图，图 4 为沿图 3 中 B-B1 方向截取的阵列基板的剖面结构的示意图。参照图 3 和图 4，根据第一实施例的阵列基板可以包括：衬底基板 100，在衬底基板上交叉设置的扫描线 101 和数据线 102、以及呈矩阵排列的薄膜晶体管 10 和像素电极 108。薄膜晶体管 10 可以包括：栅极 103、栅绝缘层 104、有源层 105、源极 106 和漏极 107。阵列基板还可以包括设置在像素电极 108 上方的发光结构 301，发光结构 301 用于提供背光源。

20 具体地，栅极 103 可以与扫描线 101 同层设置，均位于衬底基板 100 的上方，扫描线 101 用于向栅极 103 提供扫描信号。栅极 103 和扫描线 101 可以采用相同的材料制作，所用的材料一般为铬（Cr）、钨（W）、钛（Ti）、钼（Mo）、铝（Al）、铜（Cu）等非透明金属及其合金。

30 栅绝缘层 104 可以位于栅极 103 与扫描线 101 所在的层上，覆盖栅极 103 和扫描线 101 之上的区域，用于使栅极 103 和扫描线 101 与其它的层绝缘。栅绝缘层可以采用采用硅氧化物或硅氮化物材料形成，且其厚度为 6000~8000 埃，约为现有技术中的栅绝缘层厚度的两倍。增大栅绝缘层 104 的厚度可以有效减小栅极 103 与源极 106 和漏极 107 之间的耦合电容，降低薄膜晶体管的功耗。

有源层 105 可以位于栅绝缘层 104 上，有源层 105 为膜层结构，具体可以包括半导体材料层 105a 和欧姆接触层 105b。在某些实施例中，半导体材料层 105a 可以采用铟镓锌氧化物或其他过渡金属氧化层形成。此外，半导体材料层 105a 还可以采用非晶硅材料或多晶硅材料形成。欧姆接触层 105b 可以设置在半导体材料层 105a 上方且在与源极 106、漏极 107 相对应的位置，一般采用磷掺杂非晶硅材料形成。

源极 106 和漏极 107 可以与数据线 102 同层设置，均位于有源层 105 所在的层的上方，且采用相同的材料制作，所用的材料一般为非透明的金属材料或其合金。数据线 102 可以与源极 106 电连接。源极 106 和漏极 107 可以位于有源层 105 上方的相对两侧。

像素电极 108 可以位于数据线 102、源极 106 和漏极 107 所在的层的上方区域，其覆盖区域包括薄膜晶体管的上方区域，像素电极 108 部分或全部覆盖非透光区域。像素电极 108 一般采用铟锡氧化物、铟锌氧化物或铝锌氧化物等透明氧化物材料制作，其形状可以为板状或狭缝状。

发光结构 301 可以位于像素电极 108 的上方区域，且与像素电极 108 绝缘设置，发光结构 301 可以为狭缝状，用于提供背光源；同时，发光结构 301 还可以用作阵列基板的公共电极，用于与像素电极 108 一起形成水平电场，驱动液晶层的液晶分子发生偏转，从而实现广角显示。

参见图 5，发光结构 301 可以包括：阴极 3011，设置在像素电极 108 上方；发光材料层 3012，设置在阴极 3011 上方；以及阳极 3013，设置在发光材料层 3012 上方的。阳极 3013 可以连接阵列基板的公共电极线。阴极 3011 和阳极 3013 用于向发光结构提供给驱动电压，使得发光结构产生白光。

此外，发光结构 301 还可以包括：电子传输层 3014，位于阴极 3011 与发光材料层 3012 之间，用于将电子导入到发光材料层 3012；空穴传输层 3015，位于发光材料层 3012 与阳极 3013 之间，用于将空穴导入到发光材料层 3012；第一阻挡层 3016，位于电子传输层 3014 与发光材料层 3012 之间，用于阻挡空穴传输到阴极 3011；以及第二阻挡层 3017，位于空穴传输层 3015 与发光材料层 3012 之间，用于阻挡电子传输到阳极 3013。

发光材料层 3012 可以包括：橙色磷光层 3012a，位于第一阻挡层 3016 上；蓝色荧光层 3012b，位于橙色磷光层 3012a 上；以及绿色磷光层 3012c，位于蓝色荧光层 3012b 上。

当发光结构工作时，从阴极 3011 注入电子，从阳极 3013 注入空穴，电子通过电子传输层 3014 导入到发光材料层 3012 中，空穴通过空穴传输层 3015 导入到发光材料层 3012 中，电子和空穴在发光材料层 3012 中复合，形成单重态激子和三重态激子，在单重态激子和三重态激子由激发态向基态跃迁的过程中，其能量以光子和热能的方式释放，其中部分光子被用作背光源，为实现图像的显示提供光线。具体地，在蓝色荧光层 3012b 中，单重态的激子由激发态向基态跃迁时，可以发出蓝色的荧光；在橙色磷光层 3012a 和绿色磷光层 3012c 中，三重态的激子由基态向激发态跃迁时，可以发出绿色磷光和橙色磷光，蓝色荧光与绿色磷光、橙色磷光复合，从而形成白光。

进一步地，阵列基板还可以包括钝化层 302，钝化层 302 设置在数据线 102、源极 106 和漏极 107 所在的层的上方，覆盖薄膜晶体管 10 的上方区域，使得可以在薄膜晶体管的上方形成像素电极，同时用于保护薄膜晶体管 10 不被腐蚀。

此外，钝化层 302 中还可以设置有过孔 303，过孔 303 可以设置在与漏极 107 相对应的位置，使得像素电极 108 和漏极 107 可以通过过孔 303 电连接。

进一步地，阵列基板还可以包括第二钝化层 304，第二钝化层 304 设置在像素电极 108 所在的层的上方，用于将像素电极 108 与发光结构 301 隔离。第二钝化层 304 可以采用树脂材料形成，相对于硅氧化物和硅氮化物材料，树脂材料具有较低的介电常数，可以有效减小像素电极和发光结构之间的耦合电容，进一步降低该阵列基板的功耗；并且与硅氧化物和硅氮化物材料相比，使用树脂材料更易于形成第二钝化层。

上述阵列基板可以具有如下的驱动过程：

在栅极 103 上施加正偏压，使得薄膜晶体管导通，数据信号从薄膜晶体管的源极 106 传输到薄膜晶体管的漏极 107，并通过过孔 303 传输到像素电极 108；

对发光结构 301 施加电压，使其产生白光；

发光结构 301 通电后，相当于该阵列基板的公共电极，与位于其下方的像素电极 108 耦合，产生用于驱动液晶分子偏转的电场，从而实现广角显示。

图 6 示出根据本发明第二实施的阵列基板。参见图 6，第二实施例的阵列基板的结构可以与第一实施例的阵列基板的结构基本上相同，不同之处在

于: 在第二实施例提供的阵列基板中, 发光结构 301 可以设置在像素电极 108 的下方, 发光结构 301 可以为板状或狭缝状, 像素电极 108 可以为狭缝状。

具体地, 第二钝化层 304 位于薄膜晶体管所在的层上, 发光结构 301 设置在第二钝化层 304 上, 钝化层 302 设置在发光结构 301 上, 像素电极 108 设置在钝化层 302 上, 像素电极 108 通过过孔 303' 与漏极 107 电连接, 过孔 303' 贯穿钝化层 302 和第二钝化层 304。

图 7 示出根据本发明第三实施例的阵列基板。参见图 7, 根据第三实施例的阵列基板和图 4 所示的阵列基板的结构基本上相同, 区别之处在于: 图 4 所示的阵列基板为底栅结构的阵列基板, 而图 7 所示的阵列基板为顶栅结构的阵列基板。具体地, 有源层 105 位于衬底基板 100 上; 源极 106、漏极 107 和数据线同层设置, 在有源层 105 上; 栅绝缘层 104 位于源极 106 和漏极 107 所在的层上; 栅极 103 位于栅绝缘层 104 上; 在图 4 所示的阵列基板中过孔 303 只贯穿钝化层 302, 而在图 7 所示的阵列基板中用于使得漏极 107 和像素电极 108 电连接的过孔 303' 贯穿钝化层 302 和栅绝缘层 104。

需指出的是, 对于本发明第三实施例提供的阵列基板, 发光结构 301 也可以设置在像素电极 108 的下方, 此处不再赘述。

本发明的第四实施例提供了一种阵列基板, 该阵列基板和图 4 所示的阵列基板的结构基本相同, 区别在于: 根据第四实施例的阵列基板中的发光结构具有与图 4 所示的阵列基板中的发光结构不同的结构。具体地, 参见图 8, 在第四实施例的阵列基板的发光结构中, 空穴传输层 3015 设置在阳极 3013 上, 第二阻挡层 3017 设置在空穴传输层 3015 上, 发光材料层 3012 设置在第二阻挡层 3017 上, 第一阻挡层 3016 设置在发光材料层 3012 上, 电子传输层 3014 设置在第一阻挡层 3016 上, 阴极 3011 设置在电子传输层 3014 上。阳极 3013 一般采用氧化铟锡/银/氧化铟锡多膜层结构, 阴极 3011 一般采用镁银合金、锂铝合金等透明的低功函数合金材料。

同理, 对于本发明第四实施例提供的阵列基板, 发光结构 301 也可以设置在像素电极 108 的下方, 此处不再赘述。

本发明的第五实施例提供了一种阵列基板, 该阵列基板和图 7 所示的阵列基板的结构基本上相同, 区别在于: 第五实施例的阵列基板中的发光结构具有与图 7 所示的阵列基板中的发光结构不同的结构, 具体结构可以参见图 8。同理, 在本发明第五实施例提供的阵列基板中, 发光结构 301 也可以设置

在像素电极 108 的下方，此处不再赘述。

在上述第一至第五实施例提供的阵列基板中，像素电极的覆盖区域包括薄膜晶体管的上方区域，发光结构用于提供背光源。由于像素电极的覆盖区域包括薄膜晶体管的上方区域，因此像素电极的覆盖区域较现有技术中像素电极的覆盖区域增大，同时，由于发光结构充当背光源，因此，使得位于薄膜晶体管上方的像素电极所对应的区域内有光线通过，有利于提高像素的开口率；此外，发光结构还可以用作阵列基板的公共电极，与像素电极一起产生用于驱动液晶分子的水平电场，从而实现了广角显示。

本发明的实施例还提供一种阵列基板的制作方法，该方法可以包括：形成数据线、扫描线、像素电极的步骤和形成薄膜晶体管的步骤，其中像素电极形成在像素单元的透光区域，薄膜晶体管、扫描线和数据线形成在像素区域的非透光区域，其中像素电极位于薄膜晶体管所在的层的上方，其覆盖区域包括薄膜晶体管的上方区域，像素电极部分或全部覆盖非透光区域；形成发光结构的步骤，发光结构位于像素电极的上方，与像素电极绝缘设置，发光结构的覆盖区域与像素电极的覆盖区域相对应，用于提供背光源。

下面以本发明第一实施例提供的阵列基板为例，详细介绍实际制作工艺中，阵列基板的制作方法可以具体包括：

第一步，参见图 9，在衬底基板 100 上沉积一层金属薄膜，然后通过构图工艺处理，形成包括扫描线和栅极 103 的图形，用于形成金属薄膜的材料可以为 Cr、W、Ti、Ta、Mo、Al、Cu 等非透明金属及其合金。

第二步，参见图 10，在包括扫描线和栅极 103 的图形的上方沉积硅氮化物或硅氧化物层，形成栅绝缘层 104。

该步骤可以具体包括：在包括扫描线和栅极 103 的图形的上方沉积硅氮化物或硅氧化物层，其厚度为 6000~8000 埃，约为现有技术中的栅绝缘层厚度的 2 倍；在硅氮化物或硅氧化物层上涂覆光刻胶；然后经过曝光，显影等工艺，去除沟道区域对应的部分硅氮化物或硅氧化物，使得导电沟道区域对应的栅绝缘层的厚度与现有技术中的导电沟道对应的栅绝缘层的厚度相同，从而保证了较高的开态电流。

第三步，参见图 11，在栅绝缘层 104 上依次沉积半导体材料和磷掺杂非晶硅材料，然后通过构图工艺形成包括有源层 105 的图形。半导体材料可以为多晶硅半导体材料、非晶硅半导体材料或者金属氧化物半导体材料。

第四步，参见图 12，在包括有源层 105 的图形上形成源漏金属薄膜，然后通过构图工艺，形成包括数据线、源极 106 和漏极 107 的图形。

第五步，参见图 13，在包括数据线、源极 106 和漏极 107 的图形上沉积硅氮化物或硅氧化物层以形成钝化层 302，使得可以随后在薄膜晶体管的上方形成像素电极并用于保护薄膜晶体管不被腐蚀；以及利用构图工艺在该钝化层 302 中形成过孔 303，过孔 303 贯穿钝化层 302 并与漏极 107 的位置相对应。

第六步，参见图 14，在钝化层 302 的上方使用磁控溅射法沉积一层氧化铟锡透明导电薄膜，并通过构图工艺形成包括像素电极 108 的图形。像素电极 108 的覆盖区域可以包括薄膜晶体管的上方区域，且像素电极部分或全部覆盖像素单元的非透光区域。并且，像素电极 108 可以通过过孔 303 与漏极 107 电连接。

第七步，参见图 15，在包括像素电极 108 的图形的上方旋涂树脂，形成第二钝化层 304，用于将像素电极 108 与发光结构 301 进行隔离。第二钝化层还可以采用硅氮化物或硅氧化物材料制作，但是树脂材料具有较低的相对介电系数，可以有效减小像素电极和发光结构之间的耦合电容，进一步降低该阵列基板的功耗，且由于树脂材料具有流动性，相对于硅氮化物或硅氧化物材料更容易形成第二钝化层。

第八步，参见图 4，在第二钝化层 304 上依次沉积高反射率的导电材料、发光材料和透明导电材料，然后通过构图工艺形成包括发光结构 301 的图形。发光结构 301 可以用于提供背光源，同时还可以用作阵列基板的公共电极，与像素电极一起产生电场以驱动液晶分子发生偏转，实现图像显示。具体地，形成发光结构 301 的步骤可以包括：在钝化层上沉积具有高反射率的导电材料，并通过构图工艺形成包括阴极的图形；在包括阴极的图形上沉积发光材料，并通过构图工艺形成包括发光材料层的图形；在包括发光材料层的图形上沉积透明导电材料，并通过构图工艺形成包括阳极的图形。

经过上述步骤，即形成本发明第一实施例提供的具有如图 4 所示的结构的阵列基板。

对于本发明第二实施例提供的其中发光结构设置在像素电极下方的阵列基板，其制作方法可以与制作本发明第一实施例提供的阵列基板的方法基本相同，不同之处在于，参见图 16，制作本发明第二实施例提供的阵列基板的方

法可以包括:

在包括数据线、源极 106 和漏极 107 的图形上旋涂树脂以形成第二钝化层 304, 用于将薄膜晶体管与发光结构 301 进行隔离;

在第二钝化层 304 上依次沉积高反射率的导电材料、发光材料和透明导电材料, 然后通过构图工艺形成包括发光结构 301 的图形;

在包括发光结构 301 的图形上沉积硅氮化物或硅氧化物层以形成钝化层 302;

在钝化层 302 上使用磁控溅射法沉积一层氧化铟锡透明导电薄膜, 并通过构图工艺形成包括像素电极 108 的图形, 像素电极 108 的覆盖区域可以包括薄膜晶体的上方区域; 并且, 像素电极 108 通过过孔 303' 与漏极 107 电连接, 过孔 303' 贯穿钝化层 302 和第二钝化层 304。

经过上述步骤, 即形成本发明第二实施例提供的具有如图 6 所示的结构阵列基板。

需指出的是, 对于本发明中的其中发光结构设置在像素电极下方的阵列基板, 均是在形成薄膜晶体管之后依次形成第二钝化层、发光结构、钝化层和像素电极, 具体可以参考制作根据第二实施例的阵列基板的方法。

对于根据本发明第三实施例的阵列基板, 其制作方法与制作根据本发明第一实施例的阵列基板的方法类似, 不同之处在于, 参见图 17, 在制作根据第三实施例的阵列基板时, 形成薄膜晶体管的步骤可以包括:

在衬底基板 100 上沉积非晶硅半导体材料层 105a 和磷掺杂非晶硅材料层 105b, 然后通过构图工艺形成包括有源层 105 的图形;

在包括有源层 105 的图形上形成源漏金属薄膜, 然后通过构图工艺形成包括数据线、源极 106 和漏极 107 的图形;

在包括数据线、源极 106 和漏极 107 的图形上沉积硅氮化物或硅氧化物材料以形成栅绝缘层 104;

在栅绝缘层 104 上沉积一层金属薄膜, 然后通过构图工艺处理形成包括扫描线和栅极 103 的图形, 用于形成金属薄膜的材料可以为 Cr、W、Ti、Ta、Mo、Al、Cu 等非透明金属及其合金。

对于根据本发明第四实施例的阵列基板, 其制作方法与制作本发明第一实施例的阵列基板的方法类似, 不同之处在于, 在制作第四实施例的阵列基板时, 形成发光结构的步骤可以包括: 在钝化层上沉积具有高反射率的导电

材料，并通过构图工艺形成包括阳极的图形；在包括阳极的图形上沉积发光材料，并通过构图工艺形成包括发光材料层的图形；在包括发光材料层的图形上沉积透明导电材料，并通过构图工艺形成包括阴极的图形。

对于根据本发明第五实施例的阵列基板，其制作方法与制作本发明第三
5 实施例的阵列基板的方法类似，不同之处在于，在制作第五实施例的阵列基板时，形成发光结构的步骤可以与在制作第四实施例的阵列基板时形成发光结构的步骤相同。

需指出的是，在本发明的实施例中，构图工艺可以只包括光刻工艺，或者包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成
10 预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可以根据本发明的实施例中所形成的结构选择相应的构图工艺。

本发明的实施例还提供一种显示装置，该显示装置包括上述的阵列基板。

综上，在本发明的实施例提供的阵列基板中，由于像素电极的覆盖区域
15 包括薄膜晶体管的上方区域，因此像素电极的覆盖区域较现有技术中像素电极的覆盖区域增大，同时，由于发光结构充当背光源，因此使得位于薄膜晶体管上方的像素电极所对应的区域内有光线通过，可以进行图像显示，有利于提高像素的开口率；同时，由于发光结构中设置有两个电极，因此该发光结构的驱动不依赖于薄膜晶体管的特性，因此解决了非晶硅材料不能用于制
20 作高分辨率和高开口率显示器的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

权利要求书

1、一种阵列基板，包括多个呈矩阵排列的像素单元，所述像素单元包括透光区域和非透光区域，所述透光区域包括像素电极，所述非透光区域包括
5 薄膜晶体管、扫描线和数据线，

其中所述像素电极位于所述薄膜晶体管所在的层的上方，并且所述像素电极部分或全部覆盖所述非透光区域；

其中所述像素单元还包括设置在所述薄膜晶体管所在的层上方且与所述像素电极绝缘设置的发光结构，所述发光结构的覆盖区域与所述像素电极的
10 覆盖区域相对应，所述发光结构用于提供背光源。

2、如权利要求 1 所述的阵列基板，其中所述发光结构与公共电极线连接以用作所述阵列基板的公共电极。

3、如权利要求 2 所述的阵列基板，其中所述发光结构包括阴极、设置在所述阴极上的发光材料层、以及设置在所述发光材料层上的阳极，其中所述
15 阳极连接到所述公共电极线；

或者所述发光结构包括阳极、设置在所述阳极上的发光材料层、以及设置在所述发光材料层上的阴极，其中所述阳极连接到所述公共电极线。

4、如权利要求 1-3 中任一项所述的阵列基板，其中所述发光结构位于所述像素电极的上方，所述发光结构为狭缝状，所述像素电极为板状或狭缝状；
20 或者，所述发光结构位于所述像素电极的下方，所述发光结构为狭缝状或板状，所述像素电极为狭缝状。

5、如权利要求 1-4 中任一项所述的阵列基板，其中所述薄膜晶体管的栅绝缘层具有 6000~8000 埃的厚度。

6、如权利要求 1-5 中任一项所述的阵列基板，还包括设置在所述薄膜晶体管所在的层与所述像素电极之间的钝化层。
25

7、如权利要求 1 至 6 中任一项所述的阵列基板，还包括设置在所述像素电极与所述发光结构之间的第二钝化层。

8、如权利要求 6 所述的阵列基板，其中过孔至少形成在所述钝化层中以将所述像素电极连接到所述薄膜晶体管的漏电极。

9、如权利要求 1-8 中任一项所述的阵列基板，其中所述薄膜晶体管具有顶栅结构或底栅结构。
30

10、一种显示装置，包括权利要求 1-9 中任一项所述的阵列基板。

11、一种阵列基板的制作方法，包括：

形成数据线、扫描线、像素电极的步骤和形成薄膜晶体管的步骤，其中
5 所述像素电极形成在像素单元的透光区域，所述薄膜晶体管、扫描线和数据
线形成在所述像素单元的非透光区域，其中所述像素电极位于所述薄膜晶体
管所在的层的上方，且所述像素电极部分或全部覆盖所述非透光区域；以及

形成发光结构的步骤，所述发光结构位于所述薄膜晶体管所在的层的上
方，与所述像素电极绝缘设置，所述发光结构的覆盖区域与所述像素电极的
覆盖区域相对应。

10 12、如权利要求 11 所述的方法，其中形成所述发光结构的步骤包括：

形成包括阴极的图形、在包括阴极的图形上形成包括发光材料层的图形、
以及在包括发光材料层的图形上形成包括阳极的图形；

或者，形成包括阳极的图形、在包括阳极的图形上形成包括发光材料层
的图形、以及在包括发光材料层的图形上形成包括阴极的图形。

15 13、如权利要求 11 或 12 所述的方法，其中所述发光结构位于所述像素
电极的上方，所述发光结构为狭缝状，所述像素电极为板状或狭缝状；

或者，所述发光结构位于所述像素电极的下方，所述发光结构为狭缝状
或板状，所述像素电极为狭缝状。

14、如权利要求 11-13 中任一项所述的方法，还包括：

20 在所述薄膜晶体管所在的层与所述像素电极之间形成钝化层。

15、如权利要求 11-14 中任一项所述的方法，还包括：

在所述像素电极与所述发光结构之间形成第二钝化层。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2013/089157

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/32 (2006.01) i; H01L 23/50 (2006.01) i; H01L 51/56 (2006.01) i; G02F 1/1343 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: H01L; G02F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

DWPI, EPODOC, CNKI, CNPAT, SIPOABS, VEN: LCD, display, OLED, EL, electroluminescen+, polymer, organic light emitting

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
E	CN 203480166 U (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO LTD) 12 March 2014 (12.03.2014) claims 1-8, description, paragraph [0033] to paragraph [0095], and figures 3-17	1-15
X	CN 101477268 A (AU OPTRONICS CORP.) 08 July 2009 (08.07.2009) description, page 3, line 21 to page 8, line 13 and figures 2 and 3	1-15
X	CN 102053407 A (AU OPTRONICS CORP.) 11 May 2011 (11.05.2011) description, paragraph [0028] to paragraph [0039] and figures 1 and 2	1-15
A	CN 101726908 A (CASIO COMPUTER CO LTD) 09 June 2010 (09.06.2010) the whole document	1-15
A	CN 101464590 A (AU OPTRONICS CORP.) 24 June 2009 (24.06.2009) the whole document	1-15
A	TW 201208461 A (AU OPTRONICS CORP.) 16 February 2012 (16.02.2012) the whole document	1-15
A	CN 103077944 A (BOE TECHNOLOGY GROUP CO LTD) 01 May 2013 (01.05.2013) the whole document	1-15

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	
“E” earlier application or patent but published on or after the international filing date	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	“&” document member of the same patent family

Date of the actual completion of the international search
30 May 2014

Date of mailing of the international search report
13 June 2014

Name and mailing address of the ISA
State Intellectual Property Office of the P. R. China
No. 6, Xitucheng Road, Jimenqiao
Haidian District, Beijing 100088, China
Facsimile No. (86-10) 62019451

Authorized officer
ZHOU, Jiang
Telephone No. (86-10) 62411586

INTERNATIONAL SEARCH REPORTInternational application No.
PCT/CN2013/089157

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 102854684 A (NANJING ZHONGDIAN PANDA LIQUID CRYSTAL DISPLAY TECHNOLOGY CO LTD) 02 January 2013 (02.01.2013) the whole document	1-15
A	CN 102540604 A (LG DISPLAY CO LTD) 04 July 2012 (04.07.2012) the whole document	1-15
A	CN 101093843 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO LTD etc.) 26 December 2007 (26.12.2007) the whole document	1-15
A	CN 101833200 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO LTD) 15 September 2010 (15.09.2010) the whole document	1-15
A	CN 103178082 A (LG DISPLAY CO LTD) 26 June 2013 (26.06.2013) the whole document	1-15

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2013/089157

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 203480166 U	12.03.2014	None	
CN 101477268 A	08.07.2009	CN 101477268 B	11.08.2010
CN 102053407 A	11.05.2011	None	
CN 101726908 A	09.06.2010	KR 20100047129 A	07.05.2010
		TW 201027205 A	16.07.2010
		US 2010103360 A1	29.04.2010
		JP 2010107595 A	13.05.2010
		JP 5054656 B2	24.10.2012
		US 8174656 B2	08.05.2012
CN 101464590 A	24.06.2009	None	
TW 201208461 A	16.02.2012	US 2012038847 A1	16.02.2012
		US 8269415 B2	18.09.2012
CN 103077944 A	01.05.2013	None	
CN 102854684 A	02.01.2013	None	
CN 102540604 A	04.07.2012	US 2012162162 A1	28.06.2012
		KR 20120075204 A	06.07.2012
CN 101093843 A	26.12.2007	CN 100438048 C	26.11.2008
CN 101833200 A	15.09.2010	US 8199304 B2	12.06.2012
		KR 20100103424 A	27.09.2010
		CN 101833200 B	30.05.2012
		JP 2010217893 A	30.09.2010
		US 2010231818 A1	16.09.2010
CN 103178082 A	26.06.2013	GB 2498072 A	03.07.2013
		US 2013161631 A1	27.06.2013
		GB 201222500 D0	30.01.2013
		DE 102012112660 A1	27.06.2013

国际检索报告

国际申请号

PCT/CN2013/089157

A. 主题的分类

H01L 27/32(2006.01)i; H01L 23/50(2006.01)i; H01L 51/56(2006.01)i; G02F 1/1343(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L; G02F

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

DWPI, EPODOC, CNKI, CNPAT, SIPOABS, VEN; 液晶, LCD, 显示, display, 有机发光, 电致发光, 电激发光, OLED, EL, electroluminescen+, polymer, organic light emitting

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
E	CN 203480166U (北京京东方光电科技有限公司) 2014年 3月 12日 (2014 - 03 - 12) 权利要求1-8, 说明书第[0033]段-第[0095]段, 及说明书附图图3-17	1-15
X	CN 101477268A (友达光电股份有限公司) 2009年 7月 08日 (2009 - 07 - 08) 说明书第3页第21行-第8页第13行, 及说明书附图图2-3	1-15
X	CN 102053407A (友达光电股份有限公司) 2011年 5月 11日 (2011 - 05 - 11) 说明书第[0028]段-第[0039]段, 及说明书附图图1-2	1-15
A	CN 101726908A (卡西欧计算机株式会社) 2010年 6月 09日 (2010 - 06 - 09) 全文	1-15
A	CN 101464590A (友达光电股份有限公司) 2009年 6月 24日 (2009 - 06 - 24) 全文	1-15
A	TW 201208461A (友达光电股份有限公司) 2012年 2月 16日 (2012 - 02 - 16) 全文	1-15
A	CN 103077944A (京东方科技集团股份有限公司) 2013年 5月 01日 (2013 - 05 - 01) 全文	1-15

☒ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2014年 5月 30日

国际检索报告邮寄日期

2014年 6月 13日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
北京市海淀区蓟门桥西土城路6号
100088 中国

受权官员

周江

传真号 (86-10)62019451

电话号码 (86-10)62411586

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 102854684A (南京中电熊猫液晶显示科技有限公司) 2013年 1月 02日 (2013 - 01 - 02) 全文	1-15
A	CN 102540604A (乐金显示有限公司) 2012年 7月 04日 (2012 - 07 - 04) 全文	1-15
A	CN 101093843A (北京京东方光电科技有限公司等) 2007年 12月 26日 (2007 - 12 - 26) 全文	1-15
A	CN 101833200A (北京京东方光电科技有限公司) 2010年 9月 15日 (2010 - 09 - 15) 全文	1-15
A	CN 103178082A (乐金显示有限公司) 2013年 6月 26日 (2013 - 06 - 26) 全文	1-15

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2013/089157

检索报告引用的专利文件	公布日 (年/月/日)	同族专利	公布日 (年/月/日)
CN 203480166U	2014年 3月 12日		
CN 101477268A	2009年 7月 08日	CN 101477268B	2010年 8月 11日
CN 102053407A	2011年 5月 11日		
CN 101726908A	2010年 6月 09日	KR 20100047129A	2010年 5月 07日
		TW 201027205A	2010年 7月 16日
		US 2010103360A1	2010年 4月 29日
		JP 2010107595A	2010年 5月 13日
		JP 5054656B2	2012年 10月 24日
		US 8174656B2	2012年 5月 08日
CN 101464590A	2009年 6月 24日		
TW 201208461A	2012年 2月 16日	US 2012038847A1	2012年 2月 16日
		US 8269415B2	2012年 9月 18日
CN 103077944A	2013年 5月 01日		
CN 102854684A	2013年 1月 02日		
CN 102540604A	2012年 7月 04日	US 2012162162A1	2012年 6月 28日
		KR 20120075204A	2012年 7月 06日
CN 101093843A	2007年 12月 26日	CN 100438048C	2008年 11月 26日
CN 101833200A	2010年 9月 15日	US 8199304B2	2012年 6月 12日
		KR 20100103424A	2010年 9月 27日
		CN 101833200B	2012年 5月 30日
		JP 2010217893A	2010年 9月 30日
		US 2010231818A1	2010年 9月 16日
CN 103178082A	2013年 6月 26日	GB 2498072A	2013年 7月 03日
		US 2013161631A1	2013年 6月 27日
		GB 201222500D0	2013年 1月 30日
		DE 102012112660A1	2013年 6月 27日

表 PCT/ISA/210 (同族专利附件) (2009年7月)