

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4354081号
(P4354081)

(45) 発行日 平成21年10月28日(2009.10.28)

(24) 登録日 平成21年8月7日(2009.8.7)

(51) Int. Cl. F I
HO 4 N 5/335 (2006.01) HO 4 N 5/335 E
HO 1 L 27/146 (2006.01) HO 1 L 27/14 A

請求項の数 2 (全 10 頁)

(21) 出願番号	特願2000-113070 (P2000-113070)	(73) 特許権者	000000376
(22) 出願日	平成12年4月14日 (2000.4.14)		オリンパス株式会社
(65) 公開番号	特開2001-298664 (P2001-298664A)		東京都渋谷区幡ヶ谷2丁目4 3番2号
(43) 公開日	平成13年10月26日 (2001.10.26)	(74) 代理人	100087273
審査請求日	平成19年2月16日 (2007.2.16)		弁理士 最上 健治
		(72) 発明者	松田 成介
			東京都渋谷区幡ヶ谷2丁目4 3番2号 オ
			リンパス光学工業株式会社内
		(72) 発明者	高柳 功
			東京都渋谷区幡ヶ谷2丁目4 3番2号 オ
			リンパス光学工業株式会社内
		審査官	松田 岳士

最終頁に続く

(54) 【発明の名称】 X-Yアドレス選択型固体撮像素子

(57) 【特許請求の範囲】

【請求項1】

光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第1の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第2の容量と前記反転増幅器の入力端子と出力端子間に接続されたスイッチとからなり前記水平信号線の信号レベルを読み出す出力ブロックと、前記水平信号線の初期化を行う電源とを備え、水平信号線の初期化と出力ブロックのリセット動作とを直流的に分離するように構成されていることを特徴するX-Yアドレス選択型固体撮像素子。

【請求項2】

光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前

記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第1の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第2の容量と前記反転増幅器の入力端子と出力端子間に接続されたスイッチとからなり前記水平信号線の信号レベルを読み出す出力ブロックと、前記水平信号線の初期化電圧値を調整する調整ブロックとを備え、水平信号線の初期化と出力ブロックのリセット動作とを直流的に分離すると共に、前記出力ブロックの黒レベル出力を予め設定された値と等しくするように構成されていることを特徴するX-Yアドレス選択型固体撮像素子。

【発明の詳細な説明】

【0001】

10

【発明の属する技術分野】

この発明は、X-Yアドレス選択型固体撮像素子に関し、特に多画素化に適したX-Yアドレス選択型固体撮像素子に関する。

【0002】

【従来の技術】

一般的に、X-Yアドレス選択型固体撮像素子は、入射光量に応じた電気信号を出力する光電変換画素をマトリクス状に配置し、行単位で画素出力を垂直信号線に転送し、ノイズ成分の除去などのアナログ信号処理を行った後、各画素の信号を水平信号線に読み出し、水平信号線に接続された出力回路を通して時系列的に出力するように構成されている。このような構成のX-Yアドレス選択型固体撮像素子の一例は、例えば特開平7-283386号公報に示されている。

20

【0003】

図4は、かかる従来のX-Yアドレス選択型固体撮像素子の構成を示すブロック図である。図4において、1は光電変換画素をマトリクス状に配置した画素ブロック、2は前記画素ブロック1の任意の行を選択する行選択ブロック、3は選択行の画素出力を出力する垂直信号線群、4は垂直信号線群3の画素出力に対してノイズ成分の除去などを行うアナログ信号処理ブロック、5はアナログ信号処理された信号を蓄えるホールドコンデンサ群、6はホールドコンデンサ群5に蓄積された信号の読み出しを選択するNMOSトランジスタを用いたスイッチ群、7はホールドコンデンサ群5の蓄積信号を転送する水平信号線、8は水平信号線7の配線容量及びスイッチ群6を構成するトランジスタのソース容量が主要因である水平信号線7に付随する寄生容量、9は前記スイッチ群6の動作を制御する水平走査ブロック、10は水平信号線7の信号レベルを読み出す出力ブロックである。更に、11はオペアンプ、12はオペアンプ11の帰還容量、15はオペアンプ11の+入力端子に印加する電圧値=VREFの基準電圧源、16はオペアンプ11の出力端子、31は帰還容量12をショートさせるスイッチであり、これらにより出力ブロック10が構成されている。なお、画素ブロック1は外周にAL配線などで遮光された遮光画素1aを持ち、遮光画素の内側に光を検出する受光画素1bが配置されている。

30

【0004】

次に、このように構成されているX-Yアドレス選択型固体撮像素子の動作を、行選択ブロック2によりN行が選択された場合を例にして説明する。始めに、行選択ブロック2よりN行が選択されると、N行に配置されている各画素より入射光量に応じた画素信号が垂直信号線群3へ送られ、アナログ信号処理ブロック4においてノイズ成分を除去した後、ホールドコンデンサ群5に蓄積される。ここで、ホールドコンデンサ群5の端子電圧は入射光のない遮光画素でVOB、受光画素では光量に応じて低下し、仮に、0列目と1列目のホールドコンデンサ端子電圧は、それぞれVOBとVOB-Vsigとで表されるものとする。

40

【0005】

次に、スイッチ31をCLOSEとするリセット動作、すなわち帰還容量12のショート及び水平信号線7の初期化を行う。このときオペアンプ11はボルテージフォロア接続となり、水平信号線7を基準電圧源15の電圧値(=VREF)に設定する。このとき、寄生容量8が出力ブロック10の負荷容量として作用するため、寄生容量8の充放電時間と出力ブロック10の

50

安定度に注意を要する。

【 0 0 0 6 】

更に、スイッチ31をOPEN（リセット動作解除）後に、スイッチ群6のうち0列目のスイッチをCLOSEとし、ホールドコンデンサに蓄積された信号を水平信号線7に転送する。このリセット動作と転送動作を1セットにして信号読み出し動作と呼ぶ。引き続きリセット動作と転送動作がセットになった信号読み出し動作を1列目に対して行う。これらの信号読み出し動作により、水平信号線7の初期化電圧とホールドコンデンサに蓄積された信号電圧の電圧差が出力ブロック10を介し、リセット出力（=VREF）を基準として反転増幅される。なお、出力ブロック10の増幅率は、（ホールドコンデンサの容量値/帰還容量の容量値）である。

10

【 0 0 0 7 】

仮に、1列目のホールドコンデンサ端子電圧を $V_{OB} - V_{sig}$ とすれば、オペアンプ11の出力端子16には、次式（1）で示される出力電圧 V_{OUT} が現れる。

$$\begin{aligned} V_{OUT} &= V_{REF} - \{ (V_{OB} - V_{sig}) - V_{REF} \} (C_h / C_f) \\ &= V_{REF} + (V_{REF} - V_{OB}) (C_h / C_f) + (C_h / C_f) V_{sig} \\ &\dots\dots\dots (1) \end{aligned}$$

ここで、 C_h はホールドコンデンサの容量値、 C_f は帰還容量の容量値である。更に、 $V_{OB} = V_{REF}$ となるように基準電圧源15を調整すれば、式（1）は次式（2）のように簡略化できる。

$$V_{OUT} = V_{REF} + (C_h / C_f) V_{sig} \dots\dots\dots (2)$$

20

式（2）より、基準電圧 V_{REF} からの差電圧という形で画素信号が出力される。この後、2列目、3列目……と最終列まで順次信号読み出し動作を行い、N行目の処理が終了する。

【 0 0 0 8 】

【発明が解決しようとする課題】

ところで、図4に示した従来のX-Yアドレス選択型固体撮像素子では、リセット動作時に水平信号線7の寄生容量8が出力ブロック10の負荷容量として作用する。多画素化により1行当たりの画素数が増えると、水平信号線7の配線が延長すると共にスイッチ群6に含まれるスイッチ数が増加するため、寄生容量8が大きくなる。したがって、多画素化することで水平信号線の初期化時に出力ブロック10の負荷容量が大きくなるため、回路的な負担が増し安定時間の増大及び安定度の低下を引き起こす。以上のように、従来提案されているX-Yアドレス選択型固体撮像素子では、多画素化に対して十分な考慮がなされていない。

30

【 0 0 0 9 】

本発明は、従来のX-Yアドレス選択型固体撮像素子における上記問題点を解消するためになされたもので、多画素化しても水平信号線の初期化時に問題となる安定時間の増大及び出力ブロックの安定度の低下を抑えられるようにしたX-Yアドレス選択型固体撮像素子を提供することを目的とするものである。

【 0 0 1 0 】

【課題を解決するための手段】

上記問題点を解決するため、請求項1に係る発明は、光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第1の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第2の容量と前記反転増幅器の入力端子と出力端子間に接続されたスイッチとからなり前記水平信号線の信号レベルを読み出す

40

50

出力ブロックと、前記水平信号線の初期化を行う電源とを備え、水平信号線の初期化と出力ブロックのリセット動作とを直流的に分離するようにしてX-Yアドレス選択型固体撮像素子を構成するものである。

【0011】

このように構成されたX-Yアドレス選択型固体撮像素子では、出力ブロックのリセット動作と水平信号線の初期化を直流的に分離できるため、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。また、水平信号線の初期化に用いる電圧源に求められる機能は、容量を急速に充電するための電流能力のみで、比較的単純な回路で実現でき、したがって、水平信号線の寄生容量の増加に基づく初期化時の安定時間の増大を容易に抑制することが可能となる。

10

【0012】

請求項2に係る発明は、光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第1の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第2の容量と前記反転増幅器の入力端子と出力端子間に接続された

20

【0013】

このように構成されたX-Yアドレス選択型固体撮像素子では、出力ブロックのリセット動作と水平信号線の初期化を直流的に分離できるため、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。また、水平信号線の初期化に用いる電圧源に求められる機能は、容量を急速に充電するための電流能力のみで、比較的単純な回路で実現でき、したがって、水平信号線の寄生容量の増加に基づく初期化時の安定時間の増大を容易に抑制することが可能となる。更に、出力ブロックの黒レベル出力を予め設定した値に調整できるため、製造バラツキや温度変化に対して有利となる。

30

【0014】

【発明の実施の形態】

次に、実施の形態について説明を行う。図1は本発明に係るX-Yアドレス選択型固体撮像素子に対する第1の実施の形態を示す回路構成図であり、図4に示した従来例と対応する構成要素には同一の符号を付して示している。図1において、1は光電変換画素をマトリクス状に配置した画素ブロック、2は前記画素ブロック1の任意の行を選択する行選択ブロック、3は選択行の画素出力を出力する垂直信号線群、4は垂直信号線群3の画素出力に対してノイズ成分の除去などのアナログ信号処理を行うアナログ信号処理ブロック、5はアナログ信号処理された信号を蓄えるホールドコンデンサ群、6はホールドコンデンサ群5に蓄積された信号の読み出しを選択するNMOSトランジスタを用いたスイッチ群、7はホールドコンデンサ群5の蓄積信号を転送する水平信号線、8は水平信号線7の配線容量及びスイッチ群6を構成するトランジスタのソース容量が主要因である水平信号線7に付随する寄生容量、9は前記スイッチ群6の動作を制御する水平走査ブロック、10は水平信号線7の信号レベルを読み出す出力ブロック、17は水平信号線7を初期化するスイッチ、18は水平信号線7を初期化する電圧値がVBIASの電圧源である。

40

【0015】

50

また、11はオペアンプ、12はオペアンプ11の出力端子と水平信号線7との間に接続されたオペアンプの帰還容量、13はオペアンプ11の-入力端子と水平信号線7との間に接続されたオフセット電圧保存用容量、14はオペアンプ11の出力端子と-入力端子との間に接続された帰還容量12を初期化するスイッチ、15はオペアンプ11の+入力端子に印加する電圧値がVREFの基準電圧源、16はオペアンプ11の出力端子で、これらにより出力ブロック10が構成されている。なお、画素ブロック1は外周にAL配線などで遮光された遮光画素1aを持ち、遮光画素の内側に光を検出する受光画素1bが配置されている。

【0016】

次に、このように構成されている第1の実施の形態の動作を、行選択ブロック2によりN行が選択された場合を例にして説明する。なお、ホールドコンデンサ群5にノイズ成分を除去した信号が蓄積されるまでの動作は、図4に示した従来例と同様なのでその説明は省略する。なお、ホールドコンデンサ群5の1列目の端子電圧は、VOB - Vsigと表されるものとする。

10

【0017】

まず、初期化スイッチ14とスイッチ17を共にCLOSEとするリセット動作を行う。このとき、オペアンプ11はボルテージフォロア接続で、+入力端子と-入力端子は等しい電圧(=VREF)となる。一方、水平信号線7は電圧源18に接続されるから、VBIASと同電位となる。したがって、オペアンプ11の出力端子16は、帰還容量12とオフセット容量13を介して水平信号線7と接続され、水平信号線7とは直流的に分離される。すなわち、寄生容量8は出力ブロック10の負荷容量とはならず、安定性などの回路特性に影響を及ぼさない。なお、帰還容量12とオフセット容量13の端子間には、VREF - VBIASの電圧が印加されている。

20

【0018】

次に、初期化スイッチ14とスイッチ17を共にOPEN(リセット動作の解除)とした後に、スイッチ群6のうち0列目のスイッチのみをCLOSEとし、ホールドコンデンサに蓄積された信号を水平信号線7に転送する。このリセット動作と転送動作を1セットにして信号読み出し動作と呼ぶ。更に、リセット動作と転送動作がセットになった信号読み出し動作を1列目に対して行う。これらの信号読み出し動作により、水平信号線7の初期化電圧とホールドコンデンサに蓄積された信号電圧の電圧差が、出力ブロック10を介して反転増幅される。なお、出力ブロック10の増幅率は、(ホールドコンデンサの容量値/帰還容量の容量値)で、出力ブロック10のリセット出力(=VREF)を基準とする。

30

【0019】

仮に、1列目のホールドコンデンサ端子電圧をVOB - Vsigとすれば、オペアンプ11の出力端子16には、次式(3)で示される出力電圧VOUTが現れる。

$$\begin{aligned}
 V_{OUT} &= V_{REF} - \{ (V_{OB} - V_{sig}) - V_{BIAS} \} (C_h / C_f) \\
 &= V_{REF} + (V_{BIAS} - V_{OB}) (C_h / C_f) + (C_h / C_f) V_{sig} \\
 &\dots\dots\dots (3)
 \end{aligned}$$

ここで、Chはホールドコンデンサの容量値、Cfは帰還容量の容量値である。更に、VOB = VBIASとなるように電圧源18を調整すれば、式(3)は次式(4)のように簡略化できる。

40

$$V_{OUT} = V_{REF} + (C_h / C_f) V_{sig} \dots\dots\dots (4)$$

式(4)より、基準電圧VREFからの差電圧という形で画素信号が出力される。この後、2列目、3列目……と最終列まで順次信号読み出し動作を行い、N行目の処理が終了する。

【0020】

以上のように、図1に示した実施の形態に係るX-Yアドレス選択型固体撮像素子では、水平信号線7の初期化を独立した電圧源18で行うため、水平信号線7の初期化動作と出力ブロック10のリセット動作とを直流的に分離することができる。すなわち、出力ブロック10の負荷容量は帰還容量12とオフセット電圧保存用容量13のみであり、寄生容量8は出力ブロック10の負荷容量とはならない。したがって、多画素化により水平信号線7の寄生容

50

量 8 が大きくなっても、出力ブロック10の特性は影響を受けず、出力ブロック10の安定度が損なわれることがない。また、電圧源18に求められる特性は寄生容量 8 を急速に充電するための電流能力のみであり、一般的なレギュレータ回路で実現できるため、水平信号線 7 の寄生容量 8 が大きくなっても初期化時の安定時間の増大を容易に抑制することが可能となる。

【 0 0 2 1 】

なお、この実施の形態は各種の変形・変更が可能である。例えば、式 (3) に示されるように電圧源18の出力電圧 VBIASを調整することで、出力電圧 VOUT の電圧レベルを任意に変化できる。更に、図 2 に示すように、基準電圧源15を水平信号線 7 の初期化用電圧源と共通にすることも可能である。

10

【 0 0 2 2 】

次に、第 2 の実施の形態について図 3 を用いて説明する。第 1 の実施の形態と対応する構成要素には同一の符号を付して示している。図 3 において、1 は光電変換画素をマトリクス状に配置した画素ブロック、2 は前記画素ブロック 1 の任意の行を選択する行選択ブロック、3 は選択行の画素出力を出力する垂直信号線群、4 は垂直信号線群 3 の画素出力に対してノイズ成分の除去などを行うアナログ信号処理ブロック、5 はアナログ信号処理された信号を蓄えるホールドコンデンサ群、6 はホールドコンデンサ群 5 に蓄積された信号の読み出しを選択する N M O S トランジスタを用いたスイッチ群、7 はホールドコンデンサ群 5 の蓄積信号を転送する水平信号線、8 は水平信号線 7 の配線容量及びスイッチ群 6 を構成するトランジスタのソース容量が主要因である水平信号線 7 に付随する寄生容量、9 は前記スイッチ群 6 の動作を制御する水平走査ブロック、10 は水平信号線 7 の信号レベルを読み出す出力ブロック、17 は水平信号線 7 を初期化するスイッチ、19 は予め与えられた黒レベル設定値 (VOBCLP)、20 は出力ブロック10から得られる黒レベル信号と黒レベル設定値19とを等しくするために水平信号線 7 の初期化電圧値を変化させる調整ブロック、21 は出力ブロック10の黒レベル信号を調整ブロック20に入力するスイッチである。

20

【 0 0 2 3 】

また、11 はオペアンプ、12 はオペアンプ11の帰還容量、13 はオフセット電圧保存用容量、14 は帰還容量12を初期化するスイッチ、15 はオペアンプ11の + 入力端子に印加する電圧値が VREF の基準電圧源、16 はオペアンプ11の出力端子で、これらにより出力ブロック10が構成されている。また、22 は出力ブロック10から得られる黒レベル信号と黒レベル設定値 19 とを比較し 2 つの信号が等しくなるように制御信号を出力する比較器で、23 は比較器22 から出力される制御信号によって出力電圧を変化させる電圧源であり、これらにより調整ブロック20が構成されている。なお、画素ブロック 1 は外周に A L 配線などで遮光された遮光画素 1 a を持ち、遮光画素の内側に光を検出する受光画素 1 b が配置されている。

30

【 0 0 2 4 】

次に、このように構成されている第 2 の実施の形態の動作について説明する。始めに、入射光のない遮光画素を用いて黒レベル調整を行う。行選択ブロック 2 により 0 行目を選択し、0 行目の遮光行を用いた黒レベル調整を例にして説明する。なお、0 行目に配置されている遮光画素には光が入らないから、ホールドコンデンサ群 5 に蓄積される電圧は VOB である。まず、初期化スイッチ14とスイッチ17を共に CLOSE とするリセット動作を行う。このとき、オペアンプ11はボルテージフォロア接続で、+ 入力端子と - 入力端子は等しい電圧 (= VREF) となる。一方、水平信号線 7 は、調整ブロック20が出力する初期電圧 = V CHANGE となる。したがって、オペアンプ11の出力端子16は、帰還容量12とオフセット容量13を介して水平信号線 7 と接続され、水平信号線 7 とは直流的に分離される。すなわち、寄生容量 8 は出力ブロック10の負荷容量とはならず、安定性などの回路特性に影響を及ぼさない。なお、帰還容量12とオフセット容量13の端子間には、VREF - V CHANGE の電圧が印加されている。

40

【 0 0 2 5 】

次に、初期化スイッチ14とスイッチ17を共に OPEN (リセット動作の解除) とした後に、スイッチ群 6 のうち 0 列目のスイッチのみを CLOSE とし、ホールドコンデンサに蓄積された

50

信号を水平信号線 7 に転送する。このリセット動作と転送動作を 1 セットにして信号読み出し動作と呼ぶ。これらの動作により、水平信号線 7 の初期化電圧とホールドコンデンサに蓄積された信号電圧の電圧差が、出力ブロック 10 を介して反転増幅される。なお、出力ブロック 10 の増幅率は、(ホールドコンデンサの容量値 / 帰還容量の容量値) で、出力ブロック 10 のリセット出力 (= VREF) を基準とする。ここで、ホールドコンデンサ端子電圧は VOB なので、オペアンプ 11 の出力端子 16 には、次式 (5) で示される出力電圧 VOUT が現れる。

$$V_{OUT} = V_{REF} - (V_{OB} - V_{CHANGE}) (C_h / C_f) \quad \dots \dots \dots (5)$$

ここで、Ch はホールドコンデンサの容量値、Cf は帰還容量の容量値である。

【0026】

この転送動作のとき、スイッチ 21 を CLOSE とすることで、オペアンプ 11 の出力端子 16 (出力電圧 VOUT) と調整ブロック 20 を接続する。これにより、比較器 22 で出力電圧 VOUT と黒レベル設定値 19 (= VOBCLP) の比較が行われ、VOUT = VOBCLP を実現すべく次式 (6) , (7) , (8) に示すように電圧源 23 を制御する。

$$V_{OUT} > V_{OBCLP} \text{ のとき、電圧源 23 の出力} = V_{CHANGE} - \quad \dots \dots (6)$$

$$V_{OUT} = V_{OBCLP} \text{ のとき、電圧源 23 の出力} = V_{CHANGE} \quad \dots \dots (7)$$

$$V_{OUT} < V_{OBCLP} \text{ のとき、電圧源 23 の出力} = V_{CHANGE} + \quad \dots \dots (8)$$

ここで、は制御信号による電圧変化量である。式 (6) , (7) , (8) で示される電圧源 23 の新たな出力値は、水平信号線 7 の次の初期化で用いられる。これを黒レベル調整動作と呼ぶ。

【0027】

更に、2 列目、3 列目 と最終列まで信号読み出し動作 (遮光画素) と黒レベル調整動作を行うことにより、電圧源 23 の出力は次式 (9) を満足するように設定される。

$$V_{CHANGE} = (V_{OBCLP} - V_{REF}) (C_f / C_h) + V_{OB} \quad \dots \dots \dots (9)$$

【0028】

0 行目を利用した黒レベル調整終了後、1 行目から通常的信号読み出し動作のみを行う。仮に、1 列目のホールドコンデンサ端子電圧を VOB - Vsig とすれば、オペアンプ 11 の出力端子 16 には、次式 (10) で示される出力電圧 VOUT が現れる。

$$V_{OUT} = V_{REF} - \{ (V_{OB} - V_{sig}) - V_{CHANGE} \} (C_h / C_f) \quad \dots \dots \dots (10)$$

ここで、黒レベル調整が終了しているので、式 (9) を用いて整理すると、次式 (11) が得られる。

$$V_{OUT} = V_{OBCLP} + (C_h / C_f) V_{sig} \quad \dots \dots \dots (11)$$

式 (11) より、黒レベル設定値 19 (= VOBCLP) との差電圧という形で画素信号が反映される。引き続き、信号読み出し動作を 2 列目、3 列目 と最終列まで順次行い、1 行目の処理が終了する。

【0029】

一般的に、入射光のない画素信号 VOB は製造プロセスや温度などの使用環境に影響されるため、サンプル毎に出力レベルがばらついたり、使用環境で出力レベルがばらついてしまう。しかしながら、図 3 に示す本実施の形態のような黒レベル調整を行うことにより、入射光のない画素信号 VOB の項がキャンセルされ、式 (11) で示される出力電圧 VOUT には影響を与えない。

【0030】

以上のように、図 3 に示した第 2 の実施の形態に係る X - Y アドレス選択型固体撮像素子では、水平信号線 7 の初期化動作と出力ブロック 10 のリセット動作とを直流的に分離することができる。すなわち、出力ブロック 10 の負荷容量は、帰還容量 12 とオフセット電圧保存用容量 13 のみであり、寄生容量 8 は出力ブロック 10 の負荷容量とならない。したがって、多画素化により水平信号線 7 の寄生容量 8 が大きくなっても、出力ブロック 10 の特性は影響を受けず、出力ブロック 10 の安定度が損なわれることがない。また、電圧源 23 に求められる特性は寄生容量 8 を急速に充電するための電流能力のみであり、一般的なレギュレ

10

20

30

40

50

ータ回路で実現できるため、水平信号線 7 の寄生容量 8 が大きくなっても初期化時の安定時間の増大を容易に抑制することが可能となる。更に、出力ブロックの黒レベル出力を予め設定した値に調整できるため、製造バラツキや温度変化に対して有利となる。

【 0 0 3 1 】

【発明の効果】

以上、実施の形態に基づいて説明したように、請求項 1 に係る発明によれば、水平信号線の初期化を独立した電圧源で行うため、水平信号線の初期化動作と出力ブロックのリセット動作とを直流的に分離することができ、したがって、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。また、寄生容量の増加による水平信号線の安定時間の増大も、基本的に単純な回路で抑制することができる。また、請求項 2 に係る発明によれば、水平信号線の初期化動作と出力ブロックのリセット動作とを直流的に分離することができ、したがって、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。更に、寄生容量の増加による水平信号線の安定時間の増大も、基本的に単純な回路で抑制することができる。加えて、出力ブロックの黒レベル出力を予め設定した値に調整できるため、製造バラツキや温度変化に対して有利となる。

10

【図面の簡単な説明】

【図 1】本発明に係る X - Y アドレス選択型固体撮像素子の第 1 の実施の形態を示す回路構成図である。

【図 2】図 1 に示した第 1 の実施の形態の変形例を示す回路構成図である。

20

【図 3】本発明の第 2 の実施の形態を示す回路構成図である。

【図 4】従来の X - Y アドレス選択型固体撮像素子の構成例を示す回路構成図である。


【符号の説明】

- 1 画素ブロック
- 1 a 遮光画素
- 1 b 受光画素
- 2 行選択ブロック
- 3 垂直信号線群
- 4 アナログ信号処理ブロック
- 5 ホールドコンデンサ群
- 6 スイッチ群
- 7 水平信号線
- 8 寄生容量
- 9 水平走査ブロック
- 10 出力ブロック
- 11 オペアンプ
- 12 帰還容量
- 13 オフセット電圧保存用容量
- 14 帰還容量初期化スイッチ
- 15 基準電圧源
- 16 オペアンプ出力端子
- 17 水平信号線初期化スイッチ
- 18 電圧源
- 19 黒レベル設定値
- 20 調整ブロック
- 21 黒レベル信号入力スイッチ
- 22 比較器
- 23 電圧源


30

40


【図1】




【図2】



【図3】



【図4】



フロントページの続き

- (56)参考文献 特開平01-292855(JP,A)
特開平11-098414(JP,A)
特開平11-041526(JP,A)
特開昭62-120785(JP,A)
特開平08-264743(JP,A)

(58)調査した分野(Int.Cl., DB名)

H04N 5/30 - 5/335

H04N 1/024- 1/036

H01L 27/14 -27/148