

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-60102

(P2009-60102A)

(43) 公開日 平成21年3月19日(2009.3.19)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/8247 (2006.01)	HO 1 L 29/78 3 7 1	5 F 0 5 8
HO 1 L 29/788 (2006.01)	HO 1 L 27/10 4 3 4	5 F 0 8 3
HO 1 L 29/792 (2006.01)	HO 1 L 21/316 P	5 F 1 0 1
HO 1 L 27/115 (2006.01)	HO 1 L 21/318 Z	
HO 1 L 21/316 (2006.01)		

審査請求 未請求 請求項の数 19 O L (全 14 頁) 最終頁に続く

(21) 出願番号 特願2008-215719 (P2008-215719)  
 (22) 出願日 平成20年8月25日 (2008. 8. 25)  
 (31) 優先権主張番号 10-2007-0087290  
 (32) 優先日 平成19年8月29日 (2007. 8. 29)  
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 390019839  
 三星電子株式会社  
 SAMSUNG ELECTRONICS  
 CO., LTD.  
 大韓民国京畿道水原市靈通区梅灘洞416  
 416, Maetan-dong, Yeongtong-gu, Suwon-si,  
 Gyeonggi-do 442-742  
 (KR)

(74) 代理人 100064908  
 弁理士 志賀 正武  
 (74) 代理人 100089037  
 弁理士 渡邊 隆  
 (74) 代理人 100108453  
 弁理士 村山 靖彦

最終頁に続く


(54) 【発明の名称】 アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法

(57) 【要約】

【課題】アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法を提供する。

【解決手段】下部膜上に非晶質アルミニウム酸化物層を形成する第1ステップと、非晶質アルミニウム酸化物層上に結晶質補助層を形成する第2ステップと、非晶質アルミニウム酸化物層を結晶化する第3ステップと、を含むことを特徴とするアルファアルミニウム酸化物層の形成方法及びそれを利用したメモリ素子の製造方法である。前記第2ステップは、非晶質アルミニウム酸化物層上に非晶質補助層を形成するステップと、非晶質補助層を結晶化するステップと、を含む。

【選択図】図2



## 【特許請求の範囲】

## 【請求項 1】

下部膜上に非晶質アルミニウム酸化物層を形成する第 1 ステップと、  
前記非晶質アルミニウム酸化物層上に結晶質補助層を形成する第 2 ステップと、  
前記非晶質アルミニウム酸化物層を結晶化する第 3 ステップと、を含むことを特徴とするアルファアルミニウム酸化物層の形成方法。

## 【請求項 2】

前記結晶質補助層を除去する第 4 ステップをさらに含むことを特徴とする請求項 1 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 3】

前記下部膜は、電荷保存物質で形成することを特徴とする請求項 1 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 4】

前記電荷保存物質は、シリコン窒化物であることを特徴とする請求項 3 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 5】

前記第 2 ステップは、  
前記非晶質アルミニウム酸化物層上に非晶質補助層を形成するステップと、  
前記非晶質補助層を結晶化するステップと、を含むことを特徴とする請求項 1 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 6】

前記結晶質補助層を形成する前に、前記非晶質アルミニウム酸化物層に対する緻密化工程を実施することを特徴とする請求項 1 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 7】

前記非晶質補助層を形成する前に、前記非晶質アルミニウム酸化物層に対する緻密化工程を実施することを特徴とする請求項 5 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 8】

前記非晶質補助層の結晶化及び前記非晶質アルミニウム酸化物層の結晶化は、1000 より低い温度で同時に実施することを特徴とする請求項 5 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 9】

前記結晶質補助層は、アルファ相の結晶構造を有する  $\text{Cr}_2\text{O}_3$  層、アルファ  $\text{FeO}_3$  層、 $\text{Ga}_2\text{O}_3$  層、 $\text{Rh}_2\text{O}_3$  層、 $\text{Ti}_2\text{O}_3$  層、 $\text{V}_2\text{O}_3$  層、ガンマ  $\text{Al}_2\text{S}_3$  層及び  $\text{Co}_2\text{As}_3$  層のうちいずれか一つであることを特徴とする請求項 1 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 10】

前記非晶質補助層の結晶化は、前記非晶質アルミニウム酸化物層の結晶化温度より低い温度で実施することを特徴とする請求項 5 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 11】

前記非晶質補助層の結晶化は、800 以下で実施することを特徴とする請求項 10 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 12】

前記第 4 ステップで、前記補助層の一部の厚さは残すことを特徴とする請求項 2 に記載のアルファアルミニウム酸化物層の形成方法。

## 【請求項 13】

前記結晶質補助層は、アルファ相の結晶構造を有する  $\text{Cr}_2\text{O}_3$  層、アルファ  $\text{FeO}_3$  層、 $\text{Ga}_2\text{O}_3$  層、 $\text{Rh}_2\text{O}_3$  層、 $\text{Ti}_2\text{O}_3$  層、 $\text{V}_2\text{O}_3$  層、ガンマ  $\text{Al}_2\text{S}_3$  層及び

10

20

30

40

50

C o<sub>2</sub> A s<sub>3</sub> 層のうちいずれか一つであることを特徴とする請求項 5 に記載のアルファアルミニウム酸化物層の形成方法。

【請求項 14】

トンネリング膜、電荷保存層、ブロッキング絶縁層及びゲート電極を備える電荷トラップ型メモリ素子の製造方法において、

前記ブロッキング絶縁層は、

アルファ相の結晶構造を有するアルミニウム酸化物層であって、前記電荷保存層を下部膜として使用して請求項 1 に記載の方法で形成することを特徴とする電荷トラップ型メモリ素子の製造方法。

【請求項 15】

10

前記電荷保存層は、シリコン窒化膜、金属ナノドット及びシリコンナノドットのうちいずれか一つを含むことを特徴とする請求項 14 に記載の電荷トラップ型メモリ素子の製造方法。

【請求項 16】

前記電荷保存層は、シリコン窒化膜、金属ナノドット及びシリコンナノドットのうち少なくとも二つを含む複層または混合された構造で形成されたことを特徴とする請求項 14 に記載の電荷トラップ型メモリ素子の製造方法。

【請求項 17】

前記電荷保存層は、ドーピングされたポリシリコン膜、シリコン窒化膜、H f O<sub>2</sub> 膜、L a<sub>2</sub> O<sub>3</sub> 膜及びZ r O<sub>2</sub> 膜のうちいずれか一つまたはそれらの混合物のうちいずれか一つであることを特徴とする請求項 14 に記載の電荷トラップ型メモリ素子の製造方法。

20

【請求項 18】

前記ゲート電極は、仕事関数が 4 . 0 e V 以上であることを特徴とする請求項 14 に記載の電荷トラップ型メモリ素子の製造方法。

【請求項 19】

前記ゲート電極は、T a N 電極であることを特徴とする請求項 18 に記載の電荷トラップ型メモリ素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

30

本発明は、半導体素子の製造方法に係り、特にアルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法に関する。

【背景技術】

【0002】

長時間安全に保存すべきデータの量が増加し、メモリスティックのようにある場所で作業した結果を他の場所に移動するのに使われるデータ保存手段が普及されつつ、不揮発性メモリ素子、特に電氣的にデータの保存及び消去が可能であり、かつ電源が供給されずにも保存されたデータをそのまま保存できる不揮発性メモリ素子についての関心が高まっている。

【0003】

40

現在広く使われている高容量の不揮発性メモリ素子は、N A N D 型フラッシュメモリ素子である。前記N A N D 型メモリセルは、電荷が保存される、すなわちデータが保存されるフローティングゲートと、それを制御するコントロールゲートとが順次に積層された構造を有することが一般的である。

【0004】

しかし、従来のN A N D 型フラッシュメモリ素子は、フローティングゲート物質としてドーピングされたポリシリコンのような導電物質を使用するため、高集積化時に隣接したメモリセル間の寄生キャパシタンスが大きくなるという問題がある。

【0005】

これにより、最近には、フラッシュメモリ素子のかかる問題を解消するために、S O N

50

OS ( Silicon - Oxide - Nitride - Oxide - Semiconductor ) あるいは MONOS ( Metal - Oxide - Nitride - Oxide - Semiconductor ) のような MOIOS ( Metal - Oxide - Insulator - Oxide - Semiconductor ) メモリ素子と呼ばれる不揮発性メモリ素子が提案され、これについての研究が活発に進められている。

【 0 0 0 6 】

SONOSメモリ素子の場合、コントロールゲート物質としてシリコンを使用する一方、MONOSメモリ素子は、コントロールゲート物質として金属を使用する。

【 0 0 0 7 】

MOIOSメモリ素子は、電荷を保存する手段としてポリシリコンを使用するフローティングゲートの代わりに、シリコン窒化膜 (  $Si_3N_4$  ) のような電荷トラップ層を使用する。すなわち、MOIOSメモリ素子は、メモリセルの構成として基板とコントロールゲートとの間に順次に積層された酸化膜、窒化膜及び酸化膜を備える。MOIOSメモリ素子は、前記窒化膜に電荷がトラップされるにつれて、しきい電圧が移動する特性を利用するメモリ素子である。

10

【 0 0 0 8 】

これまで紹介されたSONOSメモリ素子のような従来のMOIOSメモリ素子において、シリコン窒化膜とシリコン酸化膜との誘電率は低い。そのため、従来のMOIOSメモリ素子は、動作電圧が高く、データの記録 ( プログラミング ) 及び消去速度が遅く、保存されたデータを保存する時間であるリテンション時間が短くなる。

20

【 0 0 0 9 】

リテンション時間を確保するための方案の一つは、アルファ相の結晶構造を有する  $Al_2O_3$  層をブロック層として使用することである。

【 0 0 1 0 】

アルファ相の結晶構造を有する  $Al_2O_3$  層は、非晶質  $Al_2O_3$  層を 1200 以上の温度で熱処理して形成できるが、問題は、この過程でシリコン基板が熱的ストレスのために曲がりうるということである。そのため、アルファ相の結晶構造を有する  $Al_2O_3$  層をブロック層として使用しがたい。

【 発明の開示 】

【 発明が解決しようとする課題 】

30

【 0 0 1 1 】

本発明が解決しようとする課題は、基板の損傷のないアルミニウム酸化物層の形成方法を提供するところにある。

【 0 0 1 2 】

本発明が解決しようとする他の課題は、かかるアルミニウム酸化物層の形成方法を利用して電荷保有能力を向上させる電荷トラップ型メモリ素子の製造方法を提供するところにある。

【 課題を解決するための手段 】

【 0 0 1 3 】

前記課題を解決するために、本発明は、下部膜上に非晶質アルミニウム酸化物層を形成する第1ステップと、前記非晶質アルミニウム酸化物層上に結晶質補助層を形成する第2ステップと、前記非晶質アルミニウム酸化物層を結晶化する第3ステップと、を含むことを特徴とするアルファアルミニウム酸化物層の形成方法を提供する。

40

【 0 0 1 4 】

前記結晶質補助層を除去する第4ステップをさらに含む。

【 0 0 1 5 】

前記下部膜は、電荷保存物質で形成できる。このとき、前記電荷保存物質は、シリコン窒化物でありうる。

【 0 0 1 6 】

前記結晶質補助層を形成する前に、前記非晶質アルミニウム酸化物層に対する緻密化工

50

程を実施する。

【0017】

前記第2ステップは、前記非晶質アルミニウム酸化物層上に非晶質補助層を形成するステップと、前記非晶質補助層を結晶化するステップと、を含む。

【0018】

前記非晶質補助層を形成する前に、前記非晶質アルミニウム酸化物層に対する緻密化工程を実施する。

【0019】

前記非晶質補助層の結晶化及び前記非晶質アルミニウム酸化物層の結晶化は、1000より低い温度で同時に実施する。

10

【0020】

前記結晶質補助層は、アルファ相の結晶構造を有する $\text{Cr}_2\text{O}_3$ 層、アルファ $\text{FeO}_3$ 層、 $\text{Ga}_2\text{O}_3$ 層、 $\text{Rh}_2\text{O}_3$ 層、 $\text{Ti}_2\text{O}_3$ 層、 $\text{V}_2\text{O}_3$ 層、ガンマ $\text{Al}_2\text{S}_3$ 層及び $\text{Co}_2\text{As}_3$ 層のうちいずれか一つでありうる。

【0021】

前記非晶質補助層の結晶化は、前記非晶質アルミニウム酸化物層の結晶化温度より低い温度で実施する。

【0022】

前記非晶質補助層の結晶化は、800以下で実施する。

【0023】

前記第4ステップで、前記補助層の一部の厚さは残す。

20

【0024】

前記他の課題を解決するために、本発明は、トンネリング膜、電荷保存層、ブロッキング絶縁層及びゲート電極を備える電荷トラップ型メモリ素子の製造方法において、前記ブロッキング絶縁層は、アルファ相の結晶構造を有するアルミニウム酸化物層であって、前記電荷保存層を下部膜として使用して前述したアルファアルミニウム酸化物層の形成方法で形成することを特徴とする電荷トラップ型メモリ素子の製造方法を提供する。

【0025】

前記電荷保存層は、シリコン窒化膜、金属ナノドット及びシリコンナノドットのうちいずれか一つを含む。

30

【0026】

前記電荷保存層は、シリコン窒化膜、金属ナノドット及びシリコンナノドットのうち少なくとも二つを含む複層または混合された構造で形成される。また、前記電荷保存層は、ドーピングされたポリシリコン膜、シリコン窒化膜、 $\text{HfO}_2$ 膜、 $\text{La}_2\text{O}_3$ 膜及び $\text{ZrO}_2$ 膜のうちいずれか一つまたはそれらの混合物のうちいずれか一つでありうる。

【0027】

前記ゲート電極は、仕事関数が4.0eV以上である電極でありうる。

【0028】

前記ゲート電極は、 $\text{TaN}$ 電極でありうる。

【発明の効果】

40

【0029】

本発明によるメモリ素子の製造方法は、補助層（アルファ相クロム酸化物層）を利用してアルファ相の結晶構造を有するアルミニウム酸化物層を形成する。前記補助膜を利用することによって、アルファ相の結晶構造を有するアルミニウム酸化物層の形成温度を約1000またはそれより低い温度に低めることができる。したがって、本発明を利用すれば、アルファ相の結晶構造を有するアルミニウム酸化物層を形成する時に発生する副作用、例えば基板が熱的ストレスのために曲がることを防止できる。また、このように形成されたアルファ相の結晶構造を有するアルミニウム酸化物層を電荷トラップ型メモリ素子に適用することによって、該メモリ素子の電荷保有能力を向上させる。

【発明を実施するための最良の形態】

50

## 【0030】

以下、本発明の実施形態によるアルファ相の結晶構造を有するアルミニウム酸化物層の形成方法、及びそれを利用した電荷トラップ型メモリ素子の製造方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために多少誇張されて示したものである。

## 【0031】

本発明は、アルミニウム酸化物のうち、最も大きいエネルギーバンドギャップと最も低い欠陥密度とを有するアルファ相の結晶質アルミニウム酸化物 ( $\alpha$ - $\text{Al}_2\text{O}_3$ ) 層を形成する方法を、電荷トラップ型メモリ素子の製造工程、特にブロッキング酸化物層の形成工程に適用して、電荷トラップ型メモリ素子の電荷保有能力を向上させようとするものである。

10

## 【0032】

まず、アルファ相の結晶構造を有するアルミニウム酸化物 ( $\alpha$ - $\text{Al}_2\text{O}_3$ ) 層 (以下、アルファアルミニウム酸化物層) の形成方法を説明する。

## 【0033】

図1に示すように、下部膜10上に非晶質アルミニウム酸化物層12aを形成する。非晶質アルミニウム酸化物層12aは、例えば $\text{Al}_2\text{O}_3$ 層でありうる。非晶質アルミニウム酸化物層12aは、ALD (Atomic Layer Deposition)、スパッタリングまたはCVD (Chemical Vapor Deposition) 法のような色々な蒸着方法で形成できる。非晶質アルミニウム酸化物層12a上に非晶質クロム酸化物層14aを形成する。非晶質クロム酸化物層14aは、例えば $\text{Cr}_2\text{O}_3$ 層でありうる。非晶質クロム酸化物層14aは、非晶質アルミニウム酸化物層12aを形成する方法と同じ方法で形成できる。

20

## 【0034】

次いで、非晶質クロム酸化物層14aを熱処理 (以下、第1熱処理) して結晶化する。前記第1熱処理は、非晶質アルミニウム酸化物層12aの結晶化に影響を与えない温度で実施できる。例えば、前記第1熱処理は、600ないし900 で実施できるが、非晶質アルミニウム酸化物層12aに影響を与えないために700 以下で実施することが望ましい。前記第1熱処理により、非晶質クロム酸化物層14aは、図2に示したようにアルファ相の結晶構造を有するクロム酸化物層14となる。

30

## 【0035】

図8は、前記第1熱処理により形成された結晶質のクロム酸化物層14がアルファ相の結晶構造を有することを確認するために実施したX線回折分析実験の結果を示すグラフである。

## 【0036】

図8において、第1グラフG1は、非晶質クロム酸化物層14aに対する結果である。そして、第2グラフG2は、非晶質クロム酸化物層14aを形成した後、600 で熱処理した結果物に対するX線回折分析結果を表す。また、第3グラフG3は、非晶質クロム酸化物層14aを形成した後、700 で熱処理した結果物に対するX線回折分析結果を表す。

40

## 【0037】

第1グラフG1と第2及び第3グラフG2, G3とを比較すれば、第2及び第3グラフG2, G3に第1グラフG1で見られない色々なピークが表れることが見られる。かかるピークは、アルファ相の結晶構造を有するクロム酸化物層で発見されるところ、かかる結果から、非晶質クロム酸化物層14aを700 以下の温度で熱処理して得た結晶質のクロム酸化物層14の結晶構造はアルファ相であるということが分かる。

## 【0038】

次いで、非晶質クロム酸化物層14aを熱処理してアルファ相の結晶構造を有するクロム酸化物層14を形成した後、非晶質アルミニウム酸化物層12aをアルファ相の結晶構造で結晶化するための熱処理 (以下、第2熱処理) を実施する。このとき、アルファ相の

50

結晶構造を有するクロム酸化物層 1 4 の存在によりナノサイズのアルファ相の核生成が誘発されるので、前記第 2 熱処理温度は、約 1 0 0 0 であればよい。前記第 2 熱処理の結果、図 3 に示したようにアルファアルミニウム酸化物層 1 2 が形成される。次いで、アルファ相の結晶構造を有するクロム酸化物層 1 4 を除去する。クロム酸化物層 1 4 の厚さが薄い場合、除去しなくてもよい。

【 0 0 3 9 】

本発明者は、前記第 2 熱処理により形成された結晶質のアルミニウム酸化物層 1 2 がアルファ相の結晶構造を有することを確認するための実験を実施し、図 9 は、その結果を示す。

【 0 0 4 0 】

図 9 において、第 1 グラフ G 1 1 は、非晶質クロム酸化物層 1 4 a なしに非晶質アルミニウム酸化物層 1 2 a のみを備える試片を 1 1 0 0 で熱処理した結果物に対する X 線回折分析結果を表す。第 1 グラフ G 1 1 のピーク P 1 は、非晶質クロム酸化物層 1 4 a のない状態で 1 1 0 0 で熱処理されて形成された結晶質のアルミニウム酸化物層はガンマ相の結晶構造を有していることを表す。

【 0 0 4 1 】

図 9 において、第 2 グラフ G 2 2 は、非晶質アルミニウム酸化物層 1 2 a 上に非晶質クロム酸化物層 1 4 a を形成した後、その結果物を 7 0 0 で熱処理した後に測定した X 線回折分析結果を表す。そして、第 3 グラフ G 3 3 は、非晶質アルミニウム酸化物層 1 2 a 上に非晶質クロム酸化物層 1 4 a を形成した後、非晶質クロム酸化物層 1 4 a 及び非晶質アルミニウム酸化物層 1 2 a を結晶化するために、それぞれ 7 0 0 及び 1 0 5 0 で熱処理した後に測定した結果を表す。また、第 4 グラフ G 4 4 は、非晶質アルミニウム酸化物層 1 2 a 上に非晶質クロム酸化物層 1 4 a を形成した後、その結果物を 1 0 5 0 で熱処理した後に測定した結果を表す。

【 0 0 4 2 】

第 1 グラフ G 1 1 と第 2 ないし第 4 グラフ G 2 2 ないし G 4 4 とを比較すれば、第 2 ないし第 4 グラフ G 2 2 ないし G 4 4 には、第 1 グラフ G 1 1 に表れるピーク P 1 が表れないことで、第 2 ないし第 4 グラフ G 2 2 ないし G 4 4 に該当する試片の場合、ガンマ相の結晶構造を有するアルミニウム酸化物層の形成が抑制されることが分かる。

【 0 0 4 3 】

かかる結果は、非晶質アルミニウム酸化物層 1 2 a 上にアルファ相の結晶構造を有するクロム酸化物層 1 4 が存在する場合、アルファ相のクロム酸化物層 1 4 からアルファ相の核生成が誘発され、これによって後続の熱処理により結晶化されるアルミニウム酸化物層の結晶構造は、ガンマ相でないアルファ相であることを表す。

【 0 0 4 4 】

図 1 0 は、非晶質アルミニウム酸化物層上に非晶質クロム酸化物層を蒸着した後、その結果物を 9 0 0 で熱処理して結晶化したサンプルに対する透過電子顕微鏡 (Transmission Electron Microscope: TEM) 写真を示す。

【 0 0 4 5 】

図 1 0 に示すように、アルファ相の結晶構造を有するクロム酸化物層及びアルミニウム酸化物層が形成されたことが分かる。

【 0 0 4 6 】

図 1 1 は、ガンマ相の結晶構造を有するアルミニウム酸化物層に対するアルファ相の結晶構造を有するクロム酸化物層の影響を確認するために実施した実験の結果を表す。実験は、1 1 0 0 で熱処理した結晶質のアルミニウム酸化物層上に非晶質クロム酸化物層を蒸着した後、結晶化のためにその結果物を 9 0 0 で熱処理した。

【 0 0 4 7 】

図 1 1 に示すように、ピーク P 2 の位置から見ると、1 1 0 0 の熱処理により既にガンマ相に結晶化されたアルミニウム酸化物層の結晶構造は、アルファ相のクロム酸化物層を利用しても、アルファ相に変化せず、ガンマ相を維持することが分かる。

10

20

30

40

50

## 【0048】

一方、前述した図1ないし図3に示したアルファアルミニウム酸化物層の形成方法が半導体素子の製造方法に適用される場合、例えば、電荷トラップ型メモリ素子の製造方法に適用される場合、前記アルファアルミニウム酸化物層の形成方法は、前記電荷トラップ型メモリ素子の製造方法においてブロッキング絶縁層の形成過程に適用される。

## 【0049】

また、アルファ相の結晶構造を有するクロム酸化物層14の代わりに、アルファ相の核生成を誘発する他の物質層が使われるが、例えば、アルファ $FeO_3$ 層、 $Ga_2O_3$ 層、 $Rh_2O_3$ 層、 $Ti_2O_3$ 層、 $V_2O_3$ 層、ガンマ $Al_2S_3$ 層、 $Co_2As_3$ 層などが使われる。アルファ相の結晶構造を有するクロム酸化物層14及びそれらの代替物質層は、アルファアルミニウム酸化物層12を形成するとき、その結晶化温度を低める役割を行うところ、結晶化温度下降層または結晶化温度を低める結晶質補助層といえる。したがって、非晶質クロム酸化物層14aは、非晶質温度下降層または非晶質補助層といえる。

10

## 【0050】

また、非晶質アルミニウム酸化物層12aは、非晶質クロム酸化物層14aの形成前や後に緻密化工程を実施できる。前記緻密化工程は、非晶質クロム酸化物層14aを形成する前に実施することがさらに望ましい。そして、前記緻密化工程は、非晶質アルミニウム酸化物層12aの結晶化に影響を与えないほどの温度、例えば800以下で実施できる。

## 【0051】

本発明者は、アルファアルミニウム酸化物層12の形成に対する緻密化工程の影響を確認するための実験を実施した。この実験は、非晶質クロム酸化物層14aを形成する前に、非晶質アルミニウム酸化物層12aに対する緻密化工程を実施することを除いては、図9の結果を得るための実験と同一に進めた。そして、非晶質アルミニウム酸化物層の緻密化のための熱処理は、800で実施した。

20

## 【0052】

図12は、前記緻密化工程の影響を確認するための実験の結果を表す。

## 【0053】

図12において、第1グラフGG1は、非晶質クロム酸化物層14aなしに非晶質アルミニウム酸化物層12aのみを備える試片を1100で熱処理した結果物に対するX線回折分析結果を表す。第1グラフGG1のピークP11は、非晶質クロム酸化物層14aのない状態で1100で熱処理されて形成された結晶質のアルミニウム酸化物層はガンマ相の結晶構造を有していることを表す。

30

## 【0054】

図12において、第2グラフGG2は、非晶質アルミニウム酸化物層12a上に非晶質クロム酸化物層14aを形成した後、その結果物を700で熱処理した後に測定したX線回折分析結果を表す。そして、第3グラフGG3は、非晶質アルミニウム酸化物層12a上に非晶質クロム酸化物層14aを形成した後、非晶質クロム酸化物層14a及び非晶質アルミニウム酸化物層12aを結晶化するために、それぞれ700及び1050で熱処理した後に測定した結果を表す。また、第4グラフGG4は、非晶質アルミニウム酸化物層12a上に非晶質クロム酸化物層14aを形成した後、その結果物を1050で熱処理した後に測定した結果を表す。

40

## 【0055】

第1グラフGG1と第2ないし第4グラフGG2ないしGG4とを比較し、また、図9の第2ないし第4グラフGG2ないしGG4と図12の第2ないし第4グラフGG2ないしGG4とを比較すれば、図12の第2ないし第4グラフGG2ないしGG4は、結晶質のアルミニウム酸化物層にガンマ相の結晶構造とアルファ相の結晶構造とが混ざっていることが分かる。

## 【0056】

次いで、図4ないし図7を参照して、本発明の実施形態による電荷トラップ型メモリ素

50

子の製造方法を説明する。

【0057】

図4に示すように、基板40上にトンネリング膜16を形成する。基板40は、シリコン基板で形成できる。トンネリング膜16は、熱酸化方法で形成できる。トンネリング膜16上に電荷保存層18を形成する。電荷保存層18は、LPCVD(Low Pressure Chemical Vapor Deposition)法または他の積層方法で形成できる。電荷保存層18は、シリコン窒化物層、例えば $Si_3N_4$ 層、金属ナノドット及びシリコンナノドットのうちいずれか一つを含む。また、電荷保存層18は、シリコン窒化物層、金属ナノドット及びシリコンナノドットのうち少なくとも二つを含む複層または混合された構造で形成できる。また、電荷保存層18は、ドーピングされたポリシリコン膜、シリコン窒化膜、 $HfO_2$ 膜、 $La_2O_3$ 膜及び $ZrO_2$ 膜のうちいずれか一つまたはそれらの混合物のうちいずれか一つでありうる。

10

【0058】

電荷保存層18を形成した後、その上にブロッキング絶縁層20を形成する。ブロッキング絶縁層20は、アルファアルミニウム酸化物層でありうる。このとき、ブロッキング絶縁層20は、前述した図1ないし図3で説明した方法で形成できる。かかるブロッキング絶縁層20上にゲート電極22を形成する。このとき、ブロッキング絶縁層20上に形成されたアルファ相の結晶質クロム酸化物層を除去した後、ゲート電極22を形成することが望ましいが、前記結晶質のクロム酸化物層の厚さが薄い場合、前記結晶質のクロム酸化物層上にゲート電極22を形成してもよい。ゲート電極22は、仕事関数が $4.0\text{ eV}$ 以上でありうるが、例えばTaN電極でありうる。

20

【0059】

図5に示すように、ゲート電極22上にマスクMを形成した後、マスクMの周囲のゲート電極22及びその下部の積層物20, 18, 16を順次にエッチングする。

【0060】

図6は、前記エッチングの結果を表す。図6に示すように、前記エッチングによりトンネリング膜16、電荷保存層18、ブロッキング絶縁層20及びゲート電極22で構成されるゲート積層物GSが形成されたことが分かる。前記エッチングにより露出された基板40に導電性不純物を注入して、基板40に第1及び第2の浅い不純物領域30a, 32aを形成する。次いで、マスクMを除去する。マスクMは、第1及び第2の浅い不純物領域30a, 32aを形成する前に除去してもよい。

30

【0061】

図7に示すように、ゲート積層物GSの側面にゲートスペーサ24を形成する。ゲートスペーサ24は、基板40上にゲート積層物GSを覆う原料物質膜を形成した後、前記原料物質膜を基板40が露出されるまで異方性エッチングして形成できる。ゲートスペーサ24の形成後、基板40に導電性不純物を注入して、第1及び第2の浅い不純物領域30a, 32aにそれぞれ第1及び第2の深い不純物領域30b, 32bを形成する。その結果、基板40にLDD(Lightly Doped Drain)構造の第1及び第2不純物領域30, 32が形成される。第1及び第2不純物領域30, 32のうち一つはソース領域、残りはドレイン領域である。

40

【0062】

一方、後続工程でゲート積層物GSは層間絶縁層で覆われることに鑑みれば、ゲートスペーサ24の形成は選択的でありうる。ゲートスペーサ24の形成を省略する場合、第1及び第2不純物領域30, 32は、第1及び第2の浅い不純物領域30a, 32aと同じになる。

【0063】

前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、非晶質クロム酸化物層を結晶化して、アルファ相の結晶質クロム酸化物層を非晶質アルミニウム酸化物層上に形成する代わりに、アルファ相の結晶質クロム酸化物層を非晶質ア

50

ルミニウム酸化物層上に直接蒸着できるであろう。また、アルファ相の結晶質クロム酸化物層の代わりにアルファ核の生成が可能ならば、金属層を形成することもできるであろう。

【産業上の利用可能性】

【0064】

本発明は、電荷トラップ型メモリ素子の製造に適用可能である。本発明によって製造された電荷トラップ型メモリ素子は、携帯用メモリスティックやデジタル家電製品、MP3、携帯電話、カムコーダ、GPS、コンピュータなど不揮発性メモリ素子が必要なあらゆる電子製品に適用可能である。

【図面の簡単な説明】

【0065】

【図1】本発明の実施形態によるアルファアルミニウム酸化物層の形成方法を段階別に表示する断面図である。

【図2】本発明の実施形態によるアルファアルミニウム酸化物層の形成方法を段階別に表示する断面図である。

【図3】本発明の実施形態によるアルファアルミニウム酸化物層の形成方法を段階別に表示する断面図である。

【図4】図1ないし図3のアルファアルミニウム酸化物層の形成方法を適用した、本発明の実施形態による電荷トラップ型メモリ素子の製造方法を段階別に表示する断面図である。

【図5】図1ないし図3のアルファアルミニウム酸化物層の形成方法を適用した、本発明の実施形態による電荷トラップ型メモリ素子の製造方法を段階別に表示する断面図である。

【図6】図1ないし図3のアルファアルミニウム酸化物層の形成方法を適用した、本発明の実施形態による電荷トラップ型メモリ素子の製造方法を段階別に表示する断面図である。

【図7】図1ないし図3のアルファアルミニウム酸化物層の形成方法を適用した、本発明の実施形態による電荷トラップ型メモリ素子の製造方法を段階別に表示する断面図である。

【図8】非晶質クロム酸化物層を熱処理して形成した結晶質のクロム酸化物層の結晶構造を確認するために実施したX線回折分析実験の結果を示すグラフである。

【図9】アルファ相の結晶構造を有するクロム酸化物層を利用して形成した結晶質のアルミニウム酸化物層の結晶構造がアルファ相であることを確認するための実験結果を示すグラフである。

【図10】非晶質アルミニウム酸化物層上に非晶質クロム酸化物層を蒸着した後、その結果物を900で熱処理して結晶化したサンプルのTEM写真である。

【図11】ガンマ相の結晶構造を有するアルミニウム酸化物層に対するアルファ相の結晶構造を有するクロム酸化物層の影響を確認するために実施した実験結果を示すグラフである。

【図12】図1ないし図3に示したアルファアルミニウム酸化物層の形成方法において、非晶質アルミニウム酸化物層に対する緻密化工程の影響を確認するために実施した実験結果を示すグラフである。

【符号の説明】

【0066】

- 10 下部膜
- 12 アルファアルミニウム酸化物層
- 12a 非晶質アルミニウム酸化物層
- 14 結晶質のクロム酸化物層
- 14a 非晶質クロム酸化物層
- 16 トンネリング膜
- 18 電荷保存層
- 20 ブロッキング絶縁層
- 22 ゲート電極
- 24 ゲートスペーサ

10

20


30

40


50

- 3 0 第 1 不純物領域
- 3 0 a 第 1 の浅い不純物領域
- 3 0 b 第 1 の深い不純物領域
- 3 2 第 2 不純物領域
- 3 2 a 第 2 の浅い不純物領域
- 3 2 b 第 2 の深い不純物領域
- 4 0 基板
- G S ゲート積層物


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】



【 図 11 】



【 図 1 2 】



## フロントページの続き

(51)Int.Cl. F I テーマコード(参考)  
**H 0 1 L 21/318 (2006.01)**

(74)代理人 100110364

弁理士 実広 信哉

(72)発明者 崔 相武

大韓民国京畿道龍仁市器興區農書洞山 1 4 - 1 番地 三星綜合技術院内

(72)発明者 薛 光洙

大韓民国京畿道龍仁市器興區農書洞山 1 4 - 1 番地 三星綜合技術院内

(72)発明者 申 雄 チュル

大韓民国京畿道龍仁市器興區農書洞山 1 4 - 1 番地 三星綜合技術院内

(72)発明者 朴 祥珍

大韓民国京畿道龍仁市器興區農書洞山 1 4 - 1 番地 三星綜合技術院内

(72)発明者 李 銀河

大韓民国京畿道龍仁市器興區農書洞山 1 4 - 1 番地 三星綜合技術院内

(72)発明者 成 政憲

大韓民国京畿道龍仁市器興區農書洞山 1 4 - 1 番地 三星綜合技術院内

F ターム(参考) 5F058 BA11 BC02 BC03 BD01 BD02 BD05 BH01 BJ04  
 5F083 EP02 EP17 EP18 EP22 EP23 EP48 EP49 EP50 EP56 EP57  
 EP63 EP68 GA11 GA27 JA03 JA19 JA40 JA60 PR21 PR33  
 5F101 BA26 BA36 BA45 BA47 BA54 BB02 BB05 BB08 BD07 BF02  
 BH08 BH16