



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I595810 B

(45)公告日：中華民國 106 (2017) 年 08 月 11 日

(21)申請案號：104116526

(22)申請日：中華民國 104 (2015) 年 05 月 22 日

(51)Int. Cl.：

H05K1/00 (2006.01)**H05K3/46 (2006.01)**

(71)申請人：欣興電子股份有限公司 (中華民國) UNIMICRON TECHNOLOGY CORP. (TW)

桃園市桃園區龜山工業區興邦路 38 號

(72)發明人：潘彼得 PAN, PI TE (TW)；陳昌甫 CHEN, CHANG FU (TW)

(74)代理人：葉璟宗；詹東穎；劉亞君

(56)參考文獻：

TW 200307494A

TW 200828536A

TW 201041472A

審查人員：江柏漢

申請專利範圍項數：18 項 圖式數：6 共 33 頁

(54)名稱

封裝結構及其製作方法

PACKAGE STRUCTURE AND METHOD FOR MANUFACTURING THE SAME

(57)摘要

一種封裝結構，包括：線路板、多個第一接觸墊、多個金屬柱以及至少一晶片。第一接觸墊配置於線路板上。晶片配置於一部分的所述第一接觸墊上。金屬柱配置於另一部分的所述第一接觸墊上，其中所述金屬柱圍繞所述晶片。本發明另提供一種封裝結構的製造方法。

Provided is a package structure including a circuit board, a plurality of first contact pads, a plurality of metal pillars, and at least one chip. The first contact pads are disposed on the circuit board. The chip is disposed on one portion of the first contact pads. The metal pillars are disposed on the other portion of the first contact pads, wherein the chip is surrounded by the metal pillars. Also the invention provides a method for manufacturing the package structure.

指定代表圖：




圖 1D

符號簡單說明：

10 . . . 封裝結構

102a . . . 金屬柱

104a . . . 蝕刻停止層

106a、106b、
106c . . . 第一接觸墊

107 . . . 線路板

108 . . . 增層結構

116 . . . 第二接觸墊

- 118 . . . 防焊層
- 120、122 . . . 凸塊
- 124a、124b . . . 晶片
- S1、S2 . . . 表面

發明摘要

※ 申請案號：104116526

※ 申請日：104/05/22

※IPC 分類：H05K 1/00 (2006.01)
H05K 3/46 (2006.01)

【發明名稱】封裝結構及其製作方法

PACKAGE STRUCTURE AND METHOD FOR
MANUFACTURING THE SAME

【中文】

一種封裝結構，包括：線路板、多個第一接觸墊、多個金屬柱以及至少一晶片。第一接觸墊配置於線路板上。晶片配置於一部分的所述第一接觸墊上。金屬柱配置於另一部分的所述第一接觸墊上，其中所述金屬柱圍繞所述晶片。本發明另提供一種封裝結構的製造方法。

【英文】

Provided is a package structure including a circuit board, a plurality of first contact pads, a plurality of metal pillars, and at least one chip. The first contact pads are disposed on the circuit board. The chip is disposed on one portion of the first contact pads. The metal pillars are disposed on the other portion of the first contact pads, wherein the chip is surrounded by the metal pillars. Also the invention provides a method for manufacturing the package structure.

【代表圖】

【本案指定代表圖】：圖 1D。

【本代表圖之符號簡單說明】：

10：封裝結構

102a：金屬柱

104a：蝕刻停止層

106a、106b、106c：第一接觸墊

107：線路板

108：增層結構

116：第二接觸墊

118：防焊層

120、122：凸塊

124a、124b：晶片

S1、S2：表面

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

無。

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】封裝結構及其製作方法

PACKAGE STRUCTURE AND METHOD FOR
MANUFACTURING THE SAME

【技術領域】

【0001】 本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種三維封裝結構及其製作方法。

【先前技術】

【0002】 近年來，爲了增加印刷線路板（Printed Circuit Board，PCB）的應用，現已有許多技術是將印刷線路板製作成多層線路結構。多層線路結構的製作方式是將銅箔（copper foil）或其他適用的導電材料與膠片（prepreg，pp）或其他適用的介電材料組成增層結構，並將增層結構反覆壓合而堆疊於核心層（core）上，來形成多層線路結構，以增加多層線路結構的內部佈線空間，其中增層結構上的導電材料可依據所需的線路佈局形成導電線路，而增層結構的盲孔或通孔中可另填充導電材料來導通各層。如此，多層線路結構可依據需求調整線路層數，並以上述方法製作而成。

【0003】 然而，由於上述膠片或其他適用的介電材料質地較爲柔軟，其在製造過程中便很容易產生多層線路結構的翹曲問題（warpage issue）。當上述印刷線路板應用在堆疊式封裝結構

(Package-On-Package, POP) 時，亦會使得上述堆疊式封裝結構產生翹曲問題，進而降低堆疊式封裝結構的良率。

【發明內容】

【0004】 本發明提供一種三維封裝結構及其製作方法，其可解決翹曲問題，進而提升三維封裝結構的良率。

【0005】 本發明提供一種封裝結構，包括：線路板、多個第一接觸墊、多個金屬柱以及至少一晶片。第一接觸墊配置於線路板上。晶片配置於一部分的所述第一接觸墊上。金屬柱配置於另一部分的所述第一接觸墊上，其中所述金屬柱圍繞所述晶片。

【0006】 在本發明的一實施例中，所述線路板包括增層結構、第二接觸墊以及防焊層。所述第二接觸墊配置於所述增層結構以及所述防焊層之間。所述增層結構包括：多個介電層、多個圖案化線路層以及多個第一導通孔。各圖案化線路層配置於相鄰所述介電層之間。第一導通孔配置於所述介電層中，以電性連接相鄰所述圖案化線路層。

【0007】 在本發明的一實施例中，所述封裝結構更包括支撐結構配置於所述線路板中。所述支撐結構包括垂直式支撐結構以及水平式支撐結構。

【0008】 在本發明的一實施例中，所述垂直式支撐結構具有多個第二導通孔配置於所述介電層中且配置於所述線路板的周圍。所述第二導通孔相互對齊，以形成連續結構。

【0009】 在本發明的一實施例中，所述封裝結構更包括第一散熱結構配置於所述增層結構與所述第二接觸墊之間。所述第一散熱結構與所述垂直式支撐結構電性連接，以形成倒 U 形結構。

【0010】 在本發明的一實施例中，所述圖案化線路層具有主圖案以及支撐圖案。所述支撐圖案配置於所述主圖案的周圍，以形成所述水平式支撐結構。所述支撐圖案為網狀圖案。

【0011】 在本發明的一實施例中，所述封裝結構更包括第二散熱結構配置於所述晶片上。

【0012】 在本發明的一實施例中，所述第二散熱結構的材料包括銀、鎳、銅、鋁、金、鈀或其組合。

【0013】 在本發明的一實施例中，所述封裝結構更包括絕緣結構配置於所述第一接觸墊上。所述絕緣結構未覆蓋所述晶片的表面。

【0014】 在本發明的一實施例中，所述絕緣結構的材料包括環氧樹脂（Epoxy）、聚醯亞胺（Polyimide）或其組合。

【0015】 在本發明的一實施例中，所述封裝結構更包括：多個凸塊以及多個蝕刻停止層。凸塊配置於所述第一接觸墊與所述晶片之間。蝕刻停止層配置於所述第一接觸墊與所述金屬柱之間。

【0016】 本發明提供一種封裝結構的製造方法，其步驟如下。提供載板。所述載板包括第一金屬層、第二金屬層以及蝕刻停止層。所述蝕刻停止層配置於所述第一金屬層以及所述第二金屬層之間。圖案化所述第二金屬層，以形成多個第一接觸墊。形成線路板於所述第一接觸墊的第一表面上。圖案化所述第一金屬層，以

形成多個金屬柱。移除未被所述金屬柱覆蓋的所述蝕刻停止層，暴露所述第一接觸墊的第二表面。所述金屬柱經由所述第一接觸墊以及被所述金屬柱所覆蓋的所述蝕刻停止層電性連接至所述線路板。形成至少一晶片於所述第一接觸墊的所述第二表面上。所述金屬柱圍繞所述晶片。

【0017】 在本發明的一實施例中，所述線路板包括增層結構、第二接觸墊以及防焊層。所述第二接觸墊配置於所述增層結構以及所述防焊層之間。所述增層結構包括：多個介電層、多個圖案化線路層以及多個第一導通孔。各圖案化線路層配置於相鄰所述介電層之間。第一導通孔配置於所述介電層中，以電性連接相鄰所述圖案化線路層。

【0018】 在本發明的一實施例中，所述封裝結構的製造方法更包括形成支撐結構於所述線路板中。所述支撐結構包括垂直式支撐結構以及水平式支撐結構。

【0019】 在本發明的一實施例中，所述垂直式支撐結構具有多個第二導通孔配置於所述介電層中且配置於所述線路板的周圍。所述第二導通孔相互對齊，以形成連續結構。

【0020】 在本發明的一實施例中，所述封裝結構的製造方法更包括形成第一散熱結構於所述增層結構與所述第二接觸墊之間。所述第一散熱結構與所述垂直式支撐結構電性連接，以形成倒 U 形結構。

【0021】 在本發明的一實施例中，所述圖案化線路層具有主圖案

以及支撐圖案。所述支撐圖案配置於所述主圖案的周圍，以形成所述水平式支撐結構。所述支撐圖案為網狀圖案。

【0022】 在本發明的一實施例中，所述封裝結構的製造方法更包括形成第二散熱結構於所述晶片的第三表面上。

【0023】 在本發明的一實施例中，所述封裝結構的製造方法更包括形成絕緣結構於所述第一接觸墊的所述第二表面上。所述絕緣結構未覆蓋所述晶片的所述第三表面上。

【0024】 在本發明的一實施例中，所述封裝結構的製造方法更包括形成多個凸塊於所述第一接觸墊與所述晶片之間。

【0025】 基於上述，本發明利用配置於所述線路板中的支撐結構以及配置於第一接觸墊的第二表面上的絕緣結構，加強封裝結構的強度，以解決封裝結構的翹曲問題，進而提升封裝結構的良率。另外，本發明又利用第一散熱結構以及第二散熱結構，其不僅可降低封裝結構的溫度，還可進一步地提升封裝結構的強度。

【0026】 為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

【圖式簡單說明】

【0027】

圖 1A 至圖 1D 為依照本發明第一實施例所繪示的封裝結構之製造流程的剖面示意圖。

圖 2A 至圖 2D 為依照本發明第二實施例所繪示的封裝結構之

製造流程的剖面示意圖。

圖 3 為圖 2B 之支撐結構 230 的上視示意圖。

圖 4A 至圖 4D 為依照本發明第三實施例所繪示的封裝結構之製造流程的剖面示意圖。

圖 5 為圖 4A 之散熱結構 330 的上視示意圖。

圖 6A 至圖 6E 為依照本發明第四實施例所繪示的封裝結構之製造流程的剖面示意圖。

【實施方式】

【0028】 圖 1A 至圖 1D 為依照本發明第一實施例所繪示的封裝結構之製造流程的剖面示意圖。

【0029】 請參照圖 1A，提供載板 100。載板 100 包括第一金屬層 102、第二金屬層 106 以及蝕刻停止層 104。蝕刻停止層 104 配置於第一金屬層 102 以及第二金屬層 106 之間。在本實施例中，載板 100 可例如是銅-鎳-銅（Cu-Ni-Cu）所構成的三層結構，或是銅-鋁-銅（Cu-Al-Cu）所構成的三層結構。只要蝕刻停止層 104 的材料與第一金屬層 102 的材料以及第二金屬層 106 的材料不同即可，本發明不以此為限。在其他實施例中，第一金屬層 102 的材料可例如是銀、鎳、銅、鋁、金、鈮或其組合，其厚度可介於 10 μm 至 150 μm 之間。第二金屬層 106 的材料可例如是銀、鎳、銅、鋁、金、鈮或其組合，其厚度可介於 10 μm 至 80 μm 之間。蝕刻停止層 104 的材料可例如是銀、鎳、銅、鋁、金、鈮或其組合，其厚

度可介於 $0.5\ \mu\text{m}$ 至 $30\ \mu\text{m}$ 之間。

【0030】 接著，請同時參照圖 1A 與圖 1B，圖案化第二金屬層 106，以形成多個第一接觸墊 106a、106b。第一接觸墊 106a、106b 具有相對的第一表面 S1 與第二表面 S2。在本實施例中，第一接觸墊 106a 可視為未電性連接至後續形成的導通孔 114。而第一接觸墊 106b 則可視為電性連接至後續形成的導通孔 114。

【0031】 之後，形成線路板 107 於第一接觸墊 106a、106b 的第一表面 S1 上。線路板 107 包括增層結構 108、第二接觸墊 116 以及防焊層 118。詳細地說，增層結構 108 包括：多個介電層 110、多個圖案化線路層 112 以及多個導通孔 114。各圖案化線路層 112 配置於相鄰介電層 110 之間。形成圖案化線路層 112 的方法例如是在第一接觸墊 106a、106b 或是線路層上形成例如是乾膜的光阻層（未繪示）。接著，光阻層再經由微影製程而圖案化露出部分第一接觸墊 106a、106b 或是線路層。然後，進行電鍍製程以及光阻層的移除製程，以形成圖案化線路層 112。之後，於圖案化線路層 112 上形成介電層 110。接著，於介電層 110 中形成導通孔 114，其中導通孔 114 用以電性連接相鄰兩圖案化線路層 112。雖然圖 1B 僅繪示 5 層的介電層 110 以及 5 層的圖案化線路層 112，但本發明不以此為限。基本上，本發明還可利用增層（built up）法來增加圖案化線路層 112 的層數，其可依據設計需求來進行調整。介電層 110 的材料可包括介電材料，介電材料可例如是膠片（prepreg）、ABF（Ajinomoto build-up film）膜或其組合。圖案化

線路層 112 的材料可包括金屬材料，金屬材料可例如是銀、鎳、銅、鋁、金、鈀或其組合。在本實施例中，圖案化線路層 112 可視為線路板 107 上的導線，其可依據所需的線路佈局（layout）來設計。

【0032】接著，再於增層結構 108 上形成第二接觸墊 116 以及防焊層 118。第二接觸墊 116 的材料以及形成方法與上述圖案化線路層 112 的材料以及形成方法相似，於此便不再詳述。在本實施例中，防焊層 118 的材料可例如是介電材料、ABF 層或其組合。防焊層 118 的形成方法可例如是先形成防焊材料層於第二接觸墊 116 上（未繪示）。再圖案化所述防焊材料層，以暴露部分第二接觸墊 116 的表面。另外，亦可形成表面處理層於第二接觸墊 116 上以及第二接觸墊 116 與防焊層 118 之間（未繪示）。表面處理層的材料可例如是有機保焊劑（Organic Solderability Preservative，OSP）、電鍍鎳/金（Ni/Au）、電鍍鎳/鈀（Ni/Pd）、電鍍錫（Sn）、電鍍銀（Ag）、化學金（Au）、化鎳鈀浸金（Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG）或其組合。

【0033】請參照圖 1C，圖案化第一金屬層 102，以形成多個金屬柱 102a。詳細地說，金屬柱 102a 的形成方法可例如是在第一金屬層 102 上形成圖案化光阻層以暴露出部分第一金屬層 102 的表面（未繪示）。接著，以蝕刻停止層 104 當作蝕刻停止層，對第一金屬層 102 進行蝕刻製程，以形成金屬柱 102a。之後，再移除未被金屬柱 102a 覆蓋的蝕刻停止層 104，暴露第一接觸墊 106c 的第

二表面 S2，以形成被金屬柱 102a 所覆蓋的蝕刻停止層 104a。金屬柱 102a 可經由蝕刻停止層 104a 以及第一接觸墊 106a、106b 電性連接至線路板 107。在一實施例中，金屬柱 102a 的高度可依據後續形成的晶片 124a、124b 來調整，本發明不限於此。

【0034】請參照圖 1D，形成晶片 124a、124b 於第一接觸墊 106c 的第二表面 S2 上。金屬柱 102a 圍繞晶片 124a、124b。晶片 124a、124b 藉由凸塊 120、第一接觸墊 106c 電性連接至線路板 107。另一方面，線路板 107 的第二接觸墊 116 上亦形成多個凸塊 122。第一實施例之封裝結構 10 可藉由凸塊 122 電性連接至其他封裝結構，以形成堆疊式封裝結構（POP）。雖然圖 1D 僅繪示兩個晶片 124a、124b，但本發明不限於此。在其他實施例中，晶片的數目可依需求來進行調整。

【0035】請參照圖 1D，第一實施例的封裝結構 10 包括：多個第一接觸墊 106a、106b、106c、線路板 107、多個金屬柱 102a 以及晶片 124a、124b。第一接觸墊 106a、106b、106c 具有相對的第一表面 S1 與第二表面 S2。線路板 107 配置於第一接觸墊 106a、106b、106c 的第一表面 S1 上。金屬柱 102a 配置於第一接觸墊 106a、106b 的第二表面 S2 上。晶片 124a、124b 配置於第一接觸墊 106c 的第二表面 S2 上。金屬柱 102a 圍繞晶片 124a、124b。由於金屬柱 102a 的材質較為堅硬，且金屬柱 102a 圍繞晶片 124a、124b，因此，其可強化第一實施例的封裝結構 10 的結構強度。如此一來，第一實施例的封裝結構 10 可解決在晶片接合製程上的翹曲問題，進而提

升封裝結構 10 的良率。

【0036】 此外，本實施例之製造方法是先在較厚的載板 100 上形成線路板 107。然後，再對第一金屬層 102 進行蝕刻製程，以形成多個金屬柱 102a。所以，在製造流程上，本實施例亦可避免材質較柔軟的線路板 107 的製造過程中發生翹曲問題，進而提昇線路板 107 的良率。

【0037】 以下的實施例中，相同或相似的元件、構件、層以相似的元件符號來表示。舉例來說，載板 100 與載板 200、300、400 為相同或相似的構件；增層結構 108 與增層結構 208、308、408 亦為相同或相似的構件。於此不再逐一贅述。

【0038】 圖 2A 至圖 2D 為依照本發明第二實施例所繪示的封裝結構之製造流程的剖面示意圖。圖 3 為圖 2B 之支撐結構 230 的上視示意圖。

【0039】 請同時參照圖 2A 至圖 2C，本發明之第二實施例的封裝結構 20 之製造流程與本發明之第一實施例的封裝結構 10 之製造流程基本上相似。上述兩者不同之處在於：第二實施例的線路板 207 除了具有導通孔 214b(類似於第一實施例之導通孔 114)之外，還具有多個導通孔 214a 配置在介電層 210 中。而且導通孔 214a 可配置在線路板 207 的周圍(由圖 2B 的剖面方向來說，線路板 207 的周圍可視為靠近線路板 207 的兩側 226、228)。導通孔 214a 彼此相互對齊，以形成連續結構。在本實施例中，配置於線路板 207 周圍，且具有連續結構的導通孔 214a 可視為一種導電柱，其

可用以當作垂直式支撐結構。此垂直式支撐結構可強化第二實施例之封裝結構 20 在垂直方向上的結構強度，以解決封裝結構的翹曲問題，進而提升封裝結構的良率。在本實施例中，導通孔 214a 可依據所需的線路佈局來設計。換言之，導通孔 214a 可與導通孔 214b 可一起形成，而不需要額外的製程。

【0040】 另外，第二實施例之線路板 207 具有支撐結構 230。請同時參照圖 2B 與圖 3，支撐結構 230 可視為水平式支撐結構，其可利用圖案化線路層 212 的佈局來設計。詳細地說，圖案化線路層 212 配置於介電層 210 上。圖案化線路層 212 具有主圖案 212a 以及支撐圖案 212b。支撐圖案 212b 配置於主圖案 212a 的周圍，以形成水平式支撐結構 230。主圖案 212a 可視為原本設計在線路板 207 上的導線。支撐圖案 212b 則是配置在主圖案 212a 的周圍，以強化圖案化線路層 212 的橫向結構強度。因此，支撐圖案 212b（亦即支撐結構 230）可解決封裝結構的翹曲問題，進而提升封裝結構的良率。一般而言，每一層的圖案化線路層 212 皆可具有配置在主圖案 212a 周圍的支撐圖案 212b，以形成水平式支撐結構 230。因此，本實施例無須經過額外的製程亦可提升每一層的圖案化線路層 212 的橫向結構強度。在一實施例中，支撐圖案 212b 可例如是網狀圖案。

【0041】 請參照圖 2C 與圖 2D，其製造步驟與上述圖 1C 與圖 1D 相同，且金屬柱 202a、蝕刻停止層 204a、凸塊 220、222 以及晶片 224a、224b 的材料、厚度與形成方法如上述第一實施例之金屬

柱 102a、蝕刻停止層 104a、凸塊 120、122 以及晶片 124a、124b 所述，於此不再贅述。

【0042】 圖 4A 至圖 4D 為依照本發明第三實施例所繪示的封裝結構之製造流程的剖面示意圖。圖 5 為圖 4A 之散熱結構 330 的上視示意圖。

【0043】 本發明之第三實施例的封裝結構 30 之製造流程與本發明之第二實施例的封裝結構 20 之製造流程基本上相似。請同時參照圖 4A、圖 2B 以及圖 5，圖 4A 與圖 2B 不同之處在於：第三實施例的線路板 307 還具有第一散熱結構 330 以及介電層 332，其配置於增層結構 308 以及第二接觸墊 316 之間。如圖 4A 所示，第一散熱結構 330 與垂直式支撐結構 314a（亦即導通孔 314a）電性連接，以形成倒 U 形結構。詳細地說，第一散熱結構 330 可視為另一層圖案化線路層 312 配置在增層結構 308 以及第二接觸墊 316 之間。如圖 5 所示，第一散熱結構 330 的圖案包括網狀圖案 330a、導通孔圖案 330b 以及角落圖案 330c。介電層 332 配置在第一散熱結構 330 上。網狀圖案 330a 不僅可用以增加第三實施例的封裝結構 30 的散熱效能，還可用以強化第三實施例的封裝結構 30 的橫向結構強度。導通孔圖案 330b 是用以電性連接增層結構 308 以及第二接觸墊 316。角落圖案 330c 可與垂直式支撐結構 314a（亦即導通孔 314a）電性連接，以形成倒 U 形結構。因此，角落圖案 330c 不僅可增加第三實施例的封裝結構 30 的散熱效能，還可進一步提昇第三實施例的封裝結構 30 在垂直方向上的結構強度。在本實施例

中，第一散熱結構 330 的材料可包括金屬材料，金屬材料可例如是銀、鎳、銅、鋁、金、鈮或其組合。而介電層 332 的材料可包括介電材料，介電材料可例如是膠片 (prepreg)、ABF 膜或其組合。

【0044】請參照圖 4B 與圖 4C，其製造步驟與上述圖 2C 與圖 2D 相同，且金屬柱 302a、蝕刻停止層 304a、凸塊 320、322 以及晶片 324a、324b 的材料、厚度與形成方法如上述第二實施例之金屬柱 202a、蝕刻停止層 204a、凸塊 220、222 以及晶片 224a、224b 所述，於此不再贅述。

【0045】請參照圖 4D，形成第二散熱結構 334 於晶片 324a、324b 的第三表面 S3 上。第二散熱結構 334 可提昇第三實施例之封裝結構 30 的散熱效能，以降低整體封裝結構 30 的溫度。在本實施例中，第二散熱結構 334 的材料可例如是銀、鎳、銅、鋁、金、鈮或其組合。

【0046】圖 6A 至圖 6E 為依照本發明第四實施例所繪示的封裝結構之製造流程的剖面示意圖。

【0047】請參照圖 6A 至圖 6D，本發明之第四實施例的封裝結構 40 之製造流程與本發明之第一實施例的封裝結構 10 之製造流程基本上相似。第四實施例之金屬柱 402a、蝕刻停止層 404a、第一接觸墊 406a、406b、406c、線路板 407、凸塊 420、422 以及晶片 424a、424b 的材料、厚度與形成方法如上述第一實施例之金屬柱 102a、蝕刻停止層 104a、第一接觸墊 106a、106b、106c、線路板 107、凸塊 120、122 以及晶片 124a、124b 所述，於此不再贅述。

【0048】請參照圖 6E，與第一實施例的封裝結構 10 不同之處在於：第四實施例的封裝結構 40 具有絕緣結構 430 配置於第一接觸墊 406a、406b、406c 的第二表面 S2 上。絕緣結構 430 未覆蓋晶片 424a、424b 的第三表面 S3 上。在一實施例中，絕緣結構 430 的材料可例如是環氧樹脂（Epoxy）、聚醯亞胺（Polyimide）或其組合。絕緣結構 430 的形成方法可例如是先形成絕緣結構材料層於第一接觸墊 406a、406b、406c 的第二表面 S2 上。然後，進行固化（Curing）處理，以形成絕緣結構 430。由於絕緣結構 430 的材質較為堅硬，因此，其可強化第四實施例的封裝結構 40 的結構強度。值得注意的是，絕緣結構 430 的厚度小於晶片 424a、424b 的厚度，且未覆蓋晶片 424a、424b 的第三表面 S3 上，其可避免晶片 424a、424b 之間發生衝突。在一實施例中，絕緣結構 430 的厚度可介於 10 μm 至 100 μm 之間。

【0049】綜上所述，本發明利用配置於所述線路板中的支撐結構以及配置於第一接觸墊的第二表面上的絕緣結構，加強封裝結構的強度，以解決封裝結構的翹曲問題，進而提升封裝結構的良率。另外，本發明又利用第一散熱結構以及第二散熱結構，其不僅可降低封裝結構的溫度，還可進一步地提升封裝結構的強度。

【0050】此外，本實施例之製造方法是先在較厚的載板上形成線路板。然後，再對第一金屬層進行蝕刻製程，以形成多個金屬柱。如此一來，在製造流程上，本實施例亦可避免材質較柔軟的線路板在製造過程中發生翹曲問題，進而提昇線路板的良率。

【0051】 雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

【符號說明】

【0052】

- 10、20、30、40：封裝結構
- 100、100a、200、200a、300、300a、400、400a：載板
- 102、202、302、402：第一金屬層
- 102a、202a、302a、402a：金屬柱
- 104、104a、204、204a、304、304a、404、404a：蝕刻停止層
- 106、206、306、406：第二金屬層
- 106a、106b、106c、206a、206b、206c、306a、306b、306c、406a、406b、406c：第一接觸墊
- 107、207、307、407：線路板
- 108、208、308、408：增層結構
- 110、210、210a、210b、310、332、410：介電層
- 112、212、312、412：圖案化線路層
- 114、214a、214b、314a、314b、414：導通孔
- 116、216、316、416：第二接觸墊
- 118、218、318、418：防焊層

120、122、220、222、320、322、420、422：凸塊

124a、124b、224a、224b、324a、324b、424a、424b：晶片

212a：主圖案

212b：支撐圖案

226、228：側

230：支撐結構

330：第一散熱結構

330a、330b、330c：圖案

334：第二散熱結構

430：絕緣結構

S1、S2、S3：表面

申請專利範圍

1. 一種封裝結構，包括：

線路板，其中所述線路板包括增層結構、第二接觸墊以及防焊層，所述第二接觸墊配置於所述增層結構以及所述防焊層之間；

支撐結構，配置於所述線路板中，其中所述支撐結構包括垂直式支撐結構；

第一散熱結構，配置於所述線路板中且配置於所述增層結構與所述第二接觸墊之間，其中所述第一散熱結構與所述垂直式支撐結構電性連接，以形成倒 U 形結構；

多個第一接觸墊，配置於所述線路板上；

至少一晶片，配置於一部分的所述第一接觸墊上；以及

多個金屬柱，配置於另一部分的所述第一接觸墊上，其中所述金屬柱圍繞所述晶片。

2. 如申請專利範圍第 1 項所述的封裝結構，其中所述增層結構包括：

多個介電層；

多個圖案化線路層，各圖案化線路層配置於相鄰所述介電層之間；以及

多個第一導通孔，配置於所述介電層中，以電性連接相鄰所述圖案化線路層。

3. 如申請專利範圍第 1 項所述的封裝結構，其中所述支撐結構更包括水平式支撐結構。

4. 如申請專利範圍第 1 項所述的封裝結構，其中所述垂直式支撐結構具有多個第二導通孔配置於所述介電層中且配置於所述線路板的周圍，所述第二導通孔相互對齊，以形成連續結構。

5. 如申請專利範圍第 2 或 3 項所述的封裝結構，其中所述圖案化線路層具有主圖案以及支撐圖案，所述支撐圖案配置於所述主圖案的周圍，以形成所述水平式支撐結構，其中所述支撐圖案為網狀圖案。

6. 如申請專利範圍第 1 項所述的封裝結構，更包括第二散熱結構配置於所述晶片上。

7. 如申請專利範圍第 6 項所述的封裝結構，其中所述第二散熱結構的材料包括銀、鎳、銅、鋁、金、鈮或其組合。

8. 如申請專利範圍第 1 或 6 項所述的封裝結構，更包括絕緣結構配置於所述第一接觸墊上，其中所述絕緣結構未覆蓋所述晶片的表面。

9. 如申請專利範圍第 8 項所述的封裝結構，其中所述絕緣結構的材料包括環氧樹脂（Epoxy）、聚醯亞胺（Polyimide）或其組合。

10. 如申請專利範圍第 1 項所述的封裝結構，更包括：

多個凸塊，配置於所述第一接觸墊與所述晶片之間；以及

多個蝕刻停止層，配置於所述第一接觸墊與所述金屬柱之間。

11. 一種封裝結構的製造方法，包括：

提供載板，所述載板包括第一金屬層、第二金屬層以及蝕刻

停止層，其中所述蝕刻停止層配置於所述第一金屬層以及所述第二金屬層之間；

圖案化所述第二金屬層，以形成多個第一接觸墊；

形成線路板於所述第一接觸墊的第一表面上，其中所述線路板包括增層結構、第二接觸墊以及防焊層，所述第二接觸墊配置於所述增層結構以及所述防焊層之間；

形成支撐結構於所述線路板中，其中所述支撐結構包括垂直式支撐結構；

形成第一散熱結構於所述線路板中且於所述增層結構與所述第二接觸墊之間，其中所述第一散熱結構與所述垂直式支撐結構電性連接，以形成倒 U 形結構；

圖案化所述第一金屬層，以形成多個金屬柱；

移除未被所述金屬柱覆蓋的所述蝕刻停止層，暴露所述第一接觸墊的第二表面，其中所述金屬柱經由所述第一接觸墊以及被所述金屬柱所覆蓋的所述蝕刻停止層電性連接至所述線路板；

形成至少一晶片於所述第一接觸墊的所述第二表面上，其中所述金屬柱圍繞所述晶片。

12. 如申請專利範圍第 11 項所述的封裝結構的製造方法，其中所述增層結構包括：

多個介電層；

多個圖案化線路層，各圖案化線路層配置於相鄰所述介電層之間；以及

多個第一導通孔，配置於所述介電層中，以電性連接相鄰所述圖案化線路層。

13. 如申請專利範圍第 11 項所述的封裝結構的製造方法，其中所述支撐結構更包括水平式支撐結構。

14. 如申請專利範圍第 11 項所述的封裝結構的製造方法，其中所述垂直式支撐結構具有多個第二導通孔配置於所述介電層中且配置於所述線路板的周圍，所述第二導通孔相互對齊，以形成連續結構。

15. 如申請專利範圍第 12 或 13 項所述的封裝結構的製造方法，其中所述圖案化線路層具有主圖案以及支撐圖案，所述支撐圖案配置於所述主圖案的周圍，以形成所述水平式支撐結構，其中所述支撐圖案為網狀圖案。

16. 如申請專利範圍第 11 項所述的封裝結構的製造方法，更包括形成第二散熱結構於所述晶片的第三表面上。

17. 如申請專利範圍第 11 或 16 項所述的封裝結構的製造方法，更包括形成絕緣結構於所述第一接觸墊的所述第二表面上，其中所述絕緣結構未覆蓋所述晶片的所述第三表面上。

18. 如申請專利範圍第 11 項所述的封裝結構的製造方法，更包括形成多個凸塊於所述第一接觸墊與所述晶片之間。




圖 1A

圖式




圖 1B




圖1C




圖1D




圖 2A




圖 2B





圖 20



20 回




圖3




圖 4A






圖 4B



4C
回回



4D 回




圖5




圖 6A




圖 6B




圖 6C




圖 6D




圖 6E