發明專利說明書200419667

（本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫）

※ 申請案號：92137040

※ 申請日期：92.12.26　※IPC 分類：H01L 21/308 B81C 1/00

壹、發明名稱：（中文/英文）

使半導體本體之表面粗糙化所用之方法以及光電組件

METHOD TO ROUGHEN A SURFACE OF A BODY AND OPTOELECTRONIC COMPONENT

貳、申 請 人：（共 1 人）

姓名或名稱：（中文/英文）（簽章） **ID ：**

歐斯朗奧托半導體股份有限公司

Osram Opto Semiconductors GmbH

代表人：（中文/英文）（簽章）

穆勒 及 威特根

Müller & Wittgen

住居所或營業所地址：（中文/英文）

德國理斯堡 93049 華能街 2 號

Wernerwerkstr. 2, 93049 Regensburg, Germany

國　籍：（中文/英文）

德國

Germany

參、發明人：（共 3 人）

姓　名：（中文/英文）　　ID ：

1. 瑞尼溫狄區/WINDISCH, REINER
2. 荷瑞伯特祖兒/ZULL, HERIBERT
3. 洛夫威什/WIRTH, RALPH

住居所地址：（中文/英文）

1.德國理斯堡 93059 史區滉貝爾威瑟路 35 號
Schwabelweiser Weg 35, 93059 Regensburg, Germany

2.德國理斯堡 93049 查爾斯-林柏-街 6 號
Charles-Lindbergh-Straße 6, 93049 Regensburg, Germany

3.德國潘坦朵夫-艾德斯堡 93186 荷瑣-路威格-街 12 號
Herzog-Ludwig-Straße 12, 93186 Pettendorf-Adlersberg, Germany

國　籍：（中文/英文）

1. ~3.德國/Germany

肆、聲明事項：

☐ 本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間，其日期為：　年　月　日。

◎本案申請前已向下列國家（地區）申請專利 ☑ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數　順序註記】

1. 德國　2002.12.30　102 61 426.1
2. 德國　2003.02.18　103 06 779.5

☐ 主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數　順序註記】

1.
2.

☐ 主張專利法第二十六條微生物：

☐ 國內微生物　【格式請依：寄存機構；日期；號碼　順序註記】

☐ 國外微生物　【格式請依：寄存國名；機構；日期；號碼　順序註記】

☐ 熟習該項技術者易於獲得，不須寄存。

參、發明人：（共 3 人）

姓　名：（中文/英文）　　ID ：

1. 瑞尼溫狄區/WINDISCH, REINER
2. 荷瑞伯特祖兒/ZULL, HERIBERT
3. 洛夫威什/WIRTH, RALPH

住居所地址：（中文/英文）

1.德國理斯堡 93059 史區滉貝爾威瑟路 35 號
Schwabelweiser Weg 35, 93059 Regensburg, Germany

2.德國理斯堡 93049 查爾斯-林柏-街 6 號
Charles-Lindbergh-Straße 6, 93049 Regensburg, Germany

3.德國潘坦朵夫-艾德斯堡 93186 荷瑣-路威格-街 12 號
Herzog-Ludwig-Straße 12, 93186 Pettendorf-Adlersberg, Germany

國　籍：（中文/英文）

1. ~3.德國/Germany

肆、聲明事項：

☐ 本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間，其日期為：　年　月　日。

◎本案申請前已向下列國家（地區）申請專利 ☑ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數　順序註記】

1. 德國　2002.12.30　102 61 426.1
2. 德國　2003.02.18　103 06 779.5

☐ 主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數　順序註記】

1.
2.

☐ 主張專利法第二十六條微生物：

☐ 國內微生物　【格式請依：寄存機構；日期；號碼　順序註記】

☐ 國外微生物　【格式請依：寄存國名；機構；日期；號碼　順序註記】

☐ 熟習該項技術者易於獲得，不須寄存。

玖、發明說明：

【發明所屬之技術領域】

本發明涉及一種半導體本體之表面粗糙化所用之方法，其中該粗糙化是藉由蝕刻來達成。

已粗糙化之表面特別是可有利地與發光二極體(LED)相關聯而被使用著，其原因是形成該 LED 用之基底所用之半導體本體所具有之光射出性。此處通常存在一種較大之折射率跳躍值，其中該半導體材料之折射率通常是 n=3.5。圍繞該半導體本體之樹脂所具有之折射率通常是 n=1.5。這樣對由該半導體本體所發出之輻射而言即造成一種較大之折射率跳躍值。於是會對周圍之樹脂形成一種小之全反射角，其大約是 26^0。該全反射角使半導體本體中所產生之光中只有一小部份可射出。典型上在製程中所使用之立方體形式之 LED 中，未在大約 26^0 範圍之射出錐體中發出之輻射仍會落在半導體晶體中，此乃因其相對於表面法線之角度亦不會由於多次反射而改變。光束因此遲早會由於吸收作用而主要在接觸區，活性區或基板等這些區域中消失。

半導體本體之表面之粗化現在可有利地用來使傳送於該射出錐體外部之輻射被發散至此種錐體中。這主要是在具有透明基板-或在活性區下方具備有效反射面之 LED-晶片中(特別是薄膜-LED 中)會令人感興趣。此種優點亦適用於有機 LEDs 中。

【先前技術】

由文件 US 3739217 中已知光由鎵-磷-晶體發出時之射出

性可藉由表面之粗糙化來改進。

由 R. Windisch et al 之"40 % Efficient Thin-Film Surface-Textured Light-Emitting Diodes by Optimization of Natural Lithography", IEEE Transactions on Electron Device, Vol. 47, No. 7, 2000, p 1492-1498,中已知使以鋁-鎵-砷爲主之半導體本體粗糙化，以便使光由半導體本體發出時之射出性可獲得改良。因此使用以下所描述之粗糙化所用方法。在半導體本體之表面上施加由聚苯乙烯所構成之小球，這例如可在一種單層中在一種水面上製備完成且然後藉由浸入方式而轉移至該半導體本體之表面。在水乾燥之後各小球黏合在該半導體本體之表面上。然後對該表面進行乾燥式蝕刻，於是在各小球之位置上仍保留著柱狀物且各柱狀物之間之空間藉由乾燥式蝕刻以便由半導體本體中蝕刻而去除。

上述半導體本體之表面粗糙化所用之習知方法之缺點是：其不適合用在一由鋁-鎵-因-磷化物或鋁-鎵-因-氮化物等材料所構成之半導體本體中。其原因是：所使用之乾燥式蝕刻方法對該聚苯乙烯-小球而言具有一種太小之選擇性。這表示：該半導體本體只能以較各小球慢很多之速率而被蝕刻。這就是爲什麼作爲蝕刻遮罩用之小球在該蝕刻過程之很早之時點時(此時該半導體本體之表面中只被蝕刻出一種很小之結構深度)已浪費很多之原因所在。其結果是：所需之蝕刻深度相對於結構寬度之比(ratio)不能達到0.25 至 5 之值。此種比值是需要的，以便可有效地改進該

光由半導體本體發出時之射出性。

【發明內容】

本發明之目的是提供一種半導體本體之表面粗糙化所用之方法，其適合用在很多種不同之材料中。

該目的以申請專利範圍第 1 項之方法來達成。本方法有利之其它形式描述在申請專利範圍各附屬項中。

本發明之基本觀念是使所使用之蝕刻方法之選擇性問題可被減輕，此時除了藉由聚苯乙烯小球所達成之遮罩作用之外亦使用另一輔助遮罩。構成該輔助遮罩所用之材料不但與待蝕刻之半導體本體之材料不同且亦與各小球之材料不同。藉助於該另一遮罩，則該蝕刻過程可劃分成二個步驟，其中在第一步驟中各配置在表面上之小球之結構轉移至該輔助遮罩中。在第二步驟中該輔助遮罩之結構轉移至該待蝕刻之半導體本體之表面中。

由於除了各小球之外另一材料亦加入成爲遮罩，則材料組合可有很大之選擇性，其中各過程可針對該遮罩材料和待蝕刻之材料之間之已提高之選擇性而被最佳化。例如，可形成一種蝕刻方法，其不適用於由小球和待蝕刻之半導體本體所形成之特定之材料組合，但此種方法依據目前二步驟式之蝕刻方法可用來進行第一蝕刻步驟。此外，現在亦可藉由一種方法來蝕刻該待粗糙化之本體，該方法未必選擇性地針對該表面上之各小球來進行。反之，當該第二蝕刻步驟一方面對該輔助遮罩之材料具有高的選擇性且另一方面對該待蝕刻之本體亦具有高的選擇性時即已足夠。

提供一種使本體之表面粗糙化所用之方法，其包含以下之步驟：

在第一步驟中，該本體之表面塗佈一種遮罩層。

在下一步驟中在該遮罩層上施加已預成形之遮罩體。

在下一步驟中，對該遮罩層進行蝕刻且是在未由各遮罩體所覆蓋之位置上進行。

在下一步驟中，該本體在其表面之由該遮罩層所露出之位置上被蝕刻。

本方法之優點是：藉由加入另一蝕刻遮罩，則該蝕刻過程可劃分成二個步驟，其中一種蝕刻過程(其很選擇性地相對於已預成形之遮罩體而對該本體進行蝕刻)已不需要。反之，藉由遮罩體-和遮罩層之材料之改變可使一種寬廣之光譜適用在可能之蝕刻方法中，即，一種較寬之光譜可用在蝕刻過程之蝕方法中。

在本方法之一種實施形式中，該本體含有鋁-鎵-因-磷化物(AlGaInP)。此種半導體材料可有利地用在紅色光譜區-或藍色光譜區中發射之發光二極體中。此種半導體材料可選擇性地沈積在碳化矽上或鎵-砷-基板上。

在本方法之另一有利之實施形式中，該本體含有鋁-鎵-因-氮化物(AlGaInN)。該材料亦可特別適合地用在紅色光譜區-或藍色光譜區中之發光二極體中。

在本方法之一種實施形式中施加一種遮罩層，其由介電質所構成。可考慮 Si_XN_Y(例如，Si_3N_4, SiON, SiO_2, Al_2O_3)和其它類似之材料作爲介電質。但其它材料亦可適用於遮

罩層。重要的只是：該遮罩層之材料允許一種蝕刻過程能選擇性地對該遮罩體進行蝕刻且該本體允許另一不同之蝕刻過程選擇性地對該遮罩層進行蝕刻。

在本方法之一種實施形式中，可使用由聚苯乙烯所構成之小球於已成形之遮罩體中。由於其良好之化學穩定性且由於能以簡易-且便宜之裝置以大件數之方式來製成該聚苯乙烯-小球，則這些聚苯乙烯-小球特別適用於上述方法中以作爲遮罩體。

各遮罩體能以隨機之配置形式施加在該遮罩層之表面上成爲單層或施加成一種規則之配置形式。

在本方法之一種有利之實施形式中，藉由乾蝕刻方法來進行蝕刻步驟。例如，可考慮使用反應性離子蝕刻(RIE=Reactive Ion Etching)，離子束蝕刻(IBE=Ion Beam Etching)和化學促進之離子束蝕刻(CAIBE=Chemical Assisted Ion Beam Etching)。

例如，亦可考慮使用一種感應性耦合之電漿蝕刻方法(ICP=Inductive Coupled Plasma)作爲乾蝕刻方法。

本方法中乾蝕刻方法之優點是：不需使用流體，這樣可提高該遮罩體之局部穩定性，此乃因流體中之流動現象已不會發生。

在本方法之一種有利之實施形式中，其進行方式是在該本體之表面上保持著各結構，各結構之寬度 b 對蝕刻深度 t 之比是：

$0.1 < t/b < 10.$

本方法較佳是在符合以下之條件下進行：

$0.25 < t/b < 5.$

此種深度對寬度之比是特別有利的，以便使光學半導體晶體之表面上之散射性獲得改良，且亦使光由晶體向外之發射性獲得改良。

上述之蝕刻深度對寬度之比可藉由適當地選取該蝕刻過程以及該遮罩體之大小和材料來達成。

在本方法之另一種形式中，直接在對該遮罩層進行蝕刻之後去除該遮罩體。在另一種不同形式中，該遮罩體保留在該遮層之表面上，以便在第二蝕刻過程中在該處可用作另一蝕刻遮罩。在蝕刻過程結束之後去除該遮罩層，但該遮罩層亦可保留在該本體之表面上。

本方法可有利地使該本體中之蝕刻深度介於 50 和 100 nm 之間。此種蝕刻深度可藉由下述方式來達成：使用一種蝕刻過程，其在該遮罩層和待蝕刻之本體之間具有一種適當之選擇性。此外，亦須適當地選取該蝕刻期間，以達成所期望之深度。

上述方法中較佳是施加一種厚度介於 10 和 100 nm 之間之遮罩層。此處一種最小厚度對該遮罩層是需要的，否則該遮罩層即不能可靠地用作該本體之遮罩。但亦不能超過一種指定之最大厚度，以便使該遮罩層之蝕刻期間所需之時間保持在一種極限值中。

爲了達成上述之蝕刻深度對結構寬度之比，則有利的方式是使用一種遮罩體，其在該遮罩層上之橫向尺寸介於 150

和 300 nm 之間。

此處所述之方法在第一蝕刻步驟中可有利地使用一種過程，其對該遮罩體和該待粗糙化之本體而言具有一種不良之選擇性。因此隨後須考慮使用一種過程，其對該遮罩體之蝕刻強度較對該待粗糙化之本體者還大，但這只限於以下之情況：該蝕刻過程對該遮罩層又具有一種適當之選擇性。

例如，該遮罩層之蝕刻可藉由一種反應性離子蝕刻所用之設備來進行。

此處可有利地使用一種氟化過程，其中使用一由 CHF_3 和氬所構成之氣體混合物。此處通常使用一種具有平行板反應器之標準 RIE 設備。

第二蝕刻步驟例如可藉由 ICP-設備來進行，其中使用一由 CH_4 和 H_2 所構成之混合物作爲蝕刻氣體。

此外，本發明亦提供一種光電組件，其具有半導體本體。該半導體本體含有鋁-鎵-因-磷化物或鋁-鎵-因-氮化物。此外，使該本體之表面被結構化，其中該結構之寬度相對於該結構蝕刻時之各別深度須符合：$0.25 < t/b < 5$。此外，另提供相同之組件，但該半導體本體含有鋁-鎵-因-氮化物以取代鋁-鎵-因-磷化物。此種光電組件(例如，LED)可藉助於以上所述之方法於第一次中製成。先前技術中已爲人所知之方法不適合用來達成此處所述之 t 對 b 之比。

所謂"結構"之概念是指：半導體本體蝕刻之後由其表面所凸出之物。各結構之寬度例如可以是 R. Windisch et al.所寫

文件“40% Efficient Thin-Film Surface-Textured Light-Emitting Diodes by Optimization of Natural Lithography”, IEEE Transactions on Electron Devices, Vol. 47, No, 7, 2000, p1492-1498 中所描述之圓柱或鐘樓之寬度。

【實施方式】

本發明以下將依據圖式中之實施來描述。

此處須指出：第 1 至第 4 圖都表示一種橫切面。此外，相同之參考符號表示相同之元件或至少是具有相同-或類似功能之元件。

第 1 圖顯示一種本體 1，其例如可以是一種半導體本體。在該本體 1 之表面上施加一種遮罩層 2。該遮罩層 2 可有利地具有一種厚度 d，其介於 10 和 100 nm 之間。

在該遮罩層 2 上施加一遮罩體 3，其在此處所考慮之特殊情況中一方面形成一種單層且另一方面具有小球之形式。各小球之橫向尺寸 A 因此介於 150 和 300 nm 之間。但亦可使用其它形式之具有其它適當材料之遮罩體。

第 2 圖中顯示：第一蝕刻步驟之後第 1 圖之配置狀態。該遮罩層 2 是處於由該遮罩體 3 所覆蓋之狀態中時被蝕刻。因此可形成一種已穿孔之遮罩層 2，其中在該遮罩層 2 之表面上通常仍配置著該遮罩體 3。但該遮罩體 3 藉由通常不可避免之蝕刻而使體積較第 1 圖者還小。這由以下事實所造成：該遮罩層 2 蝕刻時所用之幾乎全部之蝕刻方法通常亦會對該遮罩體 3 進行蝕刻，即使其只在一種很小之範圍中時亦然。

然後使該遮罩層 2 表面上之遮罩體 3 被去除。但此步驟未必需要，反之，亦可使該遮罩體 3 保留在該遮罩層 2 表面上。

第 3 圖顯示第 1 圖之配置狀態，但其中已進行第二蝕刻步驟。這表示：該本體 1 之表面已具有結構 4。在結構 4 之表面上仍保持著該遮罩層 2 之殘餘部份。

第 4 圖顯示：第 3 圖中去除該遮罩層 2 之後之配置狀態。所造成之結構 4 之寬度 b 對該蝕刻深度 t 之比須符合以下之條件：

$0.25 < t/b < 5.$

各結構 4 例如可具有圓柱形鐘樓之形式。

各結構 4 例如可規則性地沿著一種在前沿陣列中由該遮罩體 3 之配置所界定之網目來定位。但各結構 4 亦可隨機性地分佈在該本體 1 之表面上。

【圖式簡單說明】

第 1 圖　一種待蝕刻之本體，其上施加一種遮罩層和遮罩體。

第 2 圖　第一蝕刻步驟之後第 1 圖之本體。

第 3 圖　第二蝕刻步驟之後第 2 圖之本體。

第 4 圖　該遮罩層去除之後第 3 圖之本體。

主要元件之符號表：

1	本體
2	遮罩層
3	遮罩體

4	結 構
A	橫 向 尺 寸
b	寬 度
d	厚 度
t	深 度

伍、中文發明摘要：

本發明涉及一種使半導體本體(1)之表面粗糙化所用之方法，其特徵爲以下之各步驟：使表面塗佈一種遮罩層(2)，施加一種已預成形之遮罩體(3)於該遮罩層(2)上，在未由該遮罩體(3)所覆蓋之位置上對該遮罩層(2)進行蝕刻，在其表面之無該遮罩層(2)之位置上對該本體(1)進行蝕刻。此外，本發明亦涉及一種光電組件，藉由使用該遮罩層(2)作爲另一輔助遮罩，則可使用各種對聚苯乙烯小球有較低選擇性之方法來進行蝕刻。

陸、英文發明摘要：

This invention relates to a method to roughen a surface of a body (1), with the following steps: coating the surface with a mask-layer (2), applying preformed mask-bodies (3) on the mask-layer (2), etching-through the mask-layer on the positions uncovered by the mask-bodies (3), etching the body (1) on the positions, which are free from the mask-layer (2), of its surface. In addition, this invention relates to an optoelectronic component. By using the mask-layer (2) as additional auxiliary masks, the methods with lower selectivity against the polystyrole-balls can be used to etching.

拾、申請專利範圍：

1.一種使半導體本體(1)之表面粗糙化所用之方法，其特徵爲以下之各步驟：

a) 使表面塗佈一種遮罩層(2)，

b) 施加一種已預成形之遮罩體(3)於該遮罩層(2)上，

c) 在未由該遮罩體(3)所覆蓋之位置上對該遮罩層(2)進行蝕刻，

d) 在其表面之無該遮罩層(2)之位置上對該本體(1)進行蝕刻。

2.如申請專利範圍第 1 項之方法，其中該本體(1)含有鋁-鎵-因-磷化物。

3.如申請專利範圍第 1 項之方法，其中該本體(1)含有鋁-鎵-因-氮化物。

4.如申請專利範圍第 1 至 3 項中任一項之方法，其中該遮罩層(2)由介電質所形成。

5.如申請專利範圍第 1 至 4 項中任一項之方法，其中使用該由聚苯乙烯所構成之小球作爲已預成形之遮罩體(3)。

6.如申請專利範圍第 1 至 5 項中任一項之方法，其中藉由一乾蝕刻方法來進行該蝕刻步驟。

7.如申請專利範圍第 1 至 6 項中任一項之方法，其中進行本方法，使各結構(4)保留在該本體(1)之表面中，各結構之寬度(b)對該蝕刻深度(t)之比須符合：

$0.1 < t/b < 10.$

8.如申請專利範圍第 1 至 7 項中任一項之方法，其中進行本

方法，使各結構(4)保留在該本體(1)之表面中，各結構之寬度(b)對該蝕刻深度(t)之比須符合：

$0.25 < t/b < 5.$

9.如申請專利範圍第1至8項中任一項之方法，其中直接在步驟 c)之後使該遮罩體(3)之殘餘部份由該遮罩層(2)中去除。

10.如申請專利範圍第1至9項中任一項之方法，其中該本體(1)中之蝕刻深度(t)介於50和100 nm之間。

11.如申請專利範圍第1至10項中任一項之方法，其中施加一種遮罩層(2)，其厚度(d)介於10和100 nm之間。

12.如申請專利範圍第1至11項中任一項之方法，其中該遮罩層(2)上之遮罩體(3)具有一種橫向尺寸(A)，其介於150和300 nm之間。

13.如申請專利範圍第1至12項中任一項之方法，其中第一蝕刻步驟藉由一種對該遮罩體(3)之蝕刻強度較對該本體(1)者還大之過程來進行。

14.如申請專利範圍第1至13項中任一項之方法，其中該遮罩層(2)之蝕刻是藉由一種反應性離子蝕刻用之設備來進行。

15.如申請專利範圍第14項之方法，其中使用一由 CHF_3 和 Ar 所構成之混合物作爲蝕刻氣體。

16.如申請專利範圍第1至15項中任一項之方法，其中該本體(1)之蝕刻是藉由一種適用於感應性耦合電漿之設備來進行。

17.如申請專利範圍第16項之方法，其中使用一由 CH_4 和 H_2 所構成之混合物作爲蝕刻氣體。


18.一種光電組件，其包含一種半導體本體，該半導體本體含有鋁-鎵-因-磷化物且其表面被結構化，其特徵爲：各結構(4)之寬度(b)對各結構(4)之蝕刻深度(t)之比須符合：

$0.25 < t/b < 5$.


19.一種光電組件，其包含一種半導體本體，該半導體本體含有鋁-鎵-因-氮化物且其表面被結構化，其特徵爲：各結構(4)之寬度(b)對各結構(4)之蝕刻深度(t)之比須符合：

$0.25 < t/b < 5$.


第 1 圖




第 2 圖



第 3 圖



第 4 圖



柒、指定代表圖：

(一)本案指定代表圖為：第（ 1 ）圖。

(二)本代表圖之元件代表符號簡單說明:

1	本體
2	遮罩層
3	遮罩體
A	橫向尺寸
d	厚度

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

93.6.17

然後使該遮罩層 2 表面上之遮罩體 3 被去除。但此步驟未必需要，反之，亦可使該遮罩體 3 保留在該遮罩層 2 表面上。

第 3 圖顯示第 1 圖之配置狀態，但其中已進行第二蝕刻步驟。這表示：該本體 1 之表面已具有結構 4。在結構 4 之表面上仍保持著該遮罩層 2 之殘餘部份。

第 4 圖顯示：第 3 圖中去除該遮罩層 2 之後之配置狀態。所造成之結構 4 之寬度 b 對該蝕刻深度 t 之比須符合以下之條件：

$0.25 < t/b < 5.$

各結構 4 例如可具有圓柱形鐘樓之形式。

各結構 4 例如可規則性地沿著一種先前由該遮罩體 3 之配置所界定之網目來定位。但各結構 4 亦可隨機性地分佈在該本體 1 之表面上。

【圖式簡單說明】

第 1 圖　一種待蝕刻之本體，其上施加一種遮罩層和遮罩體。

第 2 圖　第一蝕刻步驟之後第 1 圖之本體。

第 3 圖　第二蝕刻步驟之後第 2 圖之本體。

第 4 圖　該遮罩層去除之後第 3 圖之本體。

主要元件之符號表：

1	本體
2	遮罩層
3	遮罩體

93 6 17

拾、申請專利範圍：

第 92137040 號「使半導體本體之表面粗糙化所用之方法以及光電組件」專利案　　(93 年 6 月修正)

1.一種使半導體本體(1)之表面粗糙化所用之方法，其特徵爲以下之各步驟：

a) 使表面塗佈一種遮罩層(2)，

b) 施加一種已預成形之遮罩體(3)於該遮罩層(2)上，

c) 在未由該遮罩體(3)所覆蓋之位置上對該遮罩層(2)進行蝕刻，

d) 在其表面之無該遮罩層(2)之位置上對該本體(1)進行蝕刻。

2.如申請專利範圍第 1 項之方法，其中該本體(1)含有鋁-鎵-因-磷化物。

3.如申請專利範圍第 1 項之方法，其中該本體(1)含有鋁-鎵-因-氮化物。

4.如申請專利範圍第 1 項之方法，其中該遮罩層(2)由介電質所形成。

5.如申請專利範圍第 1 項之方法，其中使用該由聚苯乙烯所構成之小球作爲已預成形之遮罩體(3)。

6.如申請專利範圍第 1 項之方法，其中藉由一乾蝕刻方法來進行該蝕刻步驟。

7.如申請專利範圍第 1 項之方法，其中進行本方法，使各結構(4)保留在該本體(1)之表面中，各結構之寬度(b)對該蝕刻深度(t)之比須符合：

$0.1 < t/b < 10$ 。

8.如申請專利範圍第 7 項之方法，其中進行本方法，使各

結構(4)保留在該本體(1)之表面中，各結構之寬度(b)對該蝕刻深度(t)之比須符合：

$0.25 < t/b < 5$ 。

9.如申請專利範圍第 1 項之方法，其中直接在步驟 c)之後使該遮罩體(3)之殘餘部份由該遮罩層(2)中去除。

10.如申請專利範圍第 1 或 7 項之方法，其中該本體(1)中之蝕刻深度(t)介於 50 和 100 nm 之間。

11.如申請專利範圍第 1 項之方法，其中施加一種遮罩層(2)，其厚度(d)介於 10 和 100 nm 之間。

12.如申請專利範圍第 1 或 11 項之方法，其中該遮罩層(2)上之遮罩體(3)具有一種橫向尺寸(A)，其介於 150 和 300 nm 之間。

13.如申請專利範圍第 1 或 6 項中任一項之方法，其中第一蝕刻步驟藉由一種對該遮罩體(3)之蝕刻強度較對該本體(1)者還大之過程來進行。

14.如申請專利範圍第 1 或 11 項之方法，其中該遮罩層(2)之蝕刻是藉由一種反應性離子蝕刻用之設備來進行。

15.如申請專利範圍第 14 項之方法，其中使用一由 CHF_3 和 Ar 所構成之混合物作爲蝕刻氣體。

16.如申請專利範圍第 1 項之方法，其中該本體(1)之蝕刻是藉由一種適用於感應性耦合電漿之設備來進行。

17.如申請專利範圍第 16 項之方法，其中使用一由 CH_4 和 H_2 所構成之混合物作爲蝕刻氣體。

18.一種光電組件，其包含一種半導體本體，該半導體本體含有鋁-鎵-因-磷化物且其表面被結構化，其特徵爲：各結構(4)之寬度(b)對各結構(4)之蝕刻深度(t)之比須符

合：

$0.25 < t/b < 5$ 。

19.一種光電組件，其包含一種半導體本體，該半導體本體含有鋁-鎵-因-氮化物且其表面被結構化，其特徵爲：各結構(4)之寬度(b)對各結構(4)之蝕刻深度(t)之比須符合：

$0.25 < t/b < 5$ 。