(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017 年 8 月 10 日(10.08.2017)

WIPO | PCT

(10) 国際公開番号
WO 2017/134871 A1

(51) 国際特許分類:
H02M 7/12 (2006.01) *H02M 3/155* (2006.01)

(21) 国際出願番号: PCT/JP2016/081466

(22) 国際出願日: 2016 年 10 月 24 日(24.10.2016)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2016-018123 2016 年 2 月 2 日(02.02.2016) JP

(71) 出願人: 東芝キヤリア株式会社(TOSHIBA CARRIER CORPORATION) [JP/JP]; 〒2128585 神奈川県川崎市幸区堀川町７２番地３４ Kanagawa (JP).

(72) 発明者: 前川 達也 (MAEKAWA, Tatsuya); 〒4168521 静岡県富士市蓼原３３６番地 東芝キヤリア株式会社内 Shizuoka (JP). 川合 英充 (KAWAI, Hidemitsu); 〒4168521 静岡県富士市蓼原３３６番地 東芝キヤリア株式会社内 Shizuoka (JP).

(74) 代理人: 特許業務法人スズエ国際特許事務所(S & S INTERNATIONAL PPC); 〒1050001 東京都港区虎ノ門一丁目１２番９号 スズエ・アンド・スズエビル Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR),

[続葉有]

(54) **Title**: POWER CONVERSION DEVICE

(54) 発明の名称 : 電力変換装置



10 Inverter
30 Converter control part
40 Carrier generation part
50 Inverter control part
60 Target value setting part
61 Selection part
62 Correction part

(57) **Abstract**: In the present invention, the on/off duty of the switching of a converter is controlled so that the output voltage of the converter becomes a target value and so that the current input to the converter has a full-wave rectified waveform. If the on/off duty drops to a prescribed value, the target value is corrected so as to rise.

(57) 要約: コンバータの出力電圧が目標値となるようにかつそのコンバータへの入力電流が全波整流波形となるように、そのコンバータのスイッチングのオン，オフデューティを制御する。このオン，オフデューティが所定値まで下降した場合、上記目標値を上昇方向に補正する。

WO 2017/134871 A1

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告（条約第 21 条(3)）

明　細　書

発明の名称 ： 電力変換装置

技術分野

[0001] 本発明の実施形態は、交流電圧を全波整流して昇圧する電力変換装置に関する。

背景技術

[0002] 交流電源の電圧を全波整流する全波整流回路、およびこの全波整流回路の出力電圧をスイッチングにより昇圧するコンバータを備え、コンバータの出力電圧Ｖｄｃが目標値Ｖｄｃrefとなるように（電圧制御）、かつコンバータへの入力電流Ｉが全波整流波形となるように（電流制御）、コンバータのスイッチングをフィードバック制御する電力変換装置が知られている。コンバータへの入力電流Ｉを全波整流波形にすることで、上記交流電源と上記全波整流回路との間の電源ラインに流れる電流（電源電流という）が歪みのない正弦波となる。これにより、力率が向上するとともに、電源電流に含まれる高調波成分を抑制できる。上記コンバータとして、例えば昇圧チョッパ形のコンバータが用いられる。

先行技術文献

特許文献

[0003] 特許文献1：特開２００２－８４７４３号公報

発明の開示

[0004] 上記電力変換装置では、電源電圧が上昇方向に変動したり、負荷が急激に軽くなった場合に、コンバータの出力電圧Ｖｄｃが上昇する。この出力電圧Ｖｄｃが目標値Ｖｄｃrefを超えると、上記電力変換装置は、コンバータのスイッチングのオン,オフデューティを減少方向に調節し、コンバータの昇圧率を低下させる。

[0005] ただし、オン，オフデューティが減少してスイッチングのオン期間が短くなり過ぎると、コンバータへの入力電流Ｉを歪みのない全波整流波形にする

ことができなくなる。すなわち、スイッチングのオン,オフデューティには、それ以上の低減は許容できないという制御上の下限値がある。このため、電源電圧の上昇方向の変動に際してオン,オフデューティを減少方向に調節しようとしても、オン,オフデューティがこの下限値に達すると、コンバータへの入力電流Ｉの全波整流波形に歪みが生じてしまう。入力電流Ｉの全波整流波形に歪みが生じると、上記電源ラインに流れる電源電流の正弦波に歪みが生じる。ひいては、高調波を抑制できない事態となる。

[0006] 本発明の実施形態の目的は、コンバータへの入力電流を歪みのない全波整流波形に維持することができ、これにより高調波を確実に抑制できる電力変換装置を提供することである。

[0007] 請求項１の電力変換装置は、交流電源の電圧を全波整流する全波整流回路と、この全波整流回路の出力電圧をスイッチングにより昇圧するコンバータと、このコンバータの出力電圧が目標値となるようにかつ前記コンバータへの入力電流が全波整流波形となるように前記コンバータのスイッチングのオン，オフデューティを制御するとともに、そのオン，オフデューティが所定値まで下降した場合に前記目標値を上昇方向に補正する制御手段と、を備える。

図面の簡単な説明

[0008] [図1]一実施形態の構成を示すブロック図。

[図2]一実施形態における目標値Ｖｄｃref、電源電圧Ｖａｃ、入力電流Ｉ、電圧指令値Ｖrefの関係を示す図。

[図3]一実施形態における電圧指令値Ｖrefが設定値Ｖrefxに達した場合の入力電流Ｉの波形を示す図。

[図4]一実施形態における目標値Ｖｄｃrefと電源電圧Ｖａｃのピーク値との差が大きい場合の入力電流Ｉの波形を示す図。

[図5]一実施形態の補正部が実行する制御を示すフローチャート。

[図6]一実施形態における目標値Ｖｄｃrefが上昇方向に補正される様子を示す図。

[図7]一実施形態における目標値Ｖｄｃrefが下降方向に補正される様子を示す図。

発明を実施するための最良の形態

[0009] 本発明の一実施形態について図面を参照して説明する。

図１に示すように、交流電源１にノイズフィルタ２を介して全波整流回路３が接続され、その全波整流回路３の出力端にコンバータ４が接続されている。ノイズフィルタ２は、コンバータ４のスイッチングに伴って交流電源１の電圧（電源電圧という）Ｖａｃに重畳するノイズを除去する。全波整流回路３は、ブリッジ接続した４つのダイオード３ａ～３ｄにより、電源電圧Ｖａｃを全波整流する。

[0010] 全波整流回路３の出力端に接続されるコンバータ４は、例えば昇圧チョッパ形のコンバータであり、エネルギーを蓄えるリアクタ５、このリアクタ５を介して全波整流後の直流電源間を短絡するスイッチング素子（例えばＭＯＳＦＥＴ）６、このスイッチング素子６に逆並列接続された保護用のダイオード６ａ、リアクタ５のエネルギーを負荷側に送って負荷側からの電流の逆流を阻止するダイオード７、このダイオード７の出力電圧を平滑する平滑コンデンサ８を含み、後述のコンバータ制御部３０から供給される駆動信号（ＰＷＭ信号）に応じてスイッチング素子６がオン，オフ（スイッチング）を繰返すことにより、入力電圧（全波整流電圧）Ｖを所定レベル（後述の目標値Ｖｄｃref）に昇圧する。スイッチング素子６と全波整流回路３の負側出力端との間の通電ラインに、コンバータ４への入力電流（リアクタ電流）Ｉを検知する電流センサ９が配置されている。

[0011] コンバータ４の出力端にインバータ１０が接続されている。インバータ１０は、後述のインバータ制御部５０から供給される駆動信号（ＰＷＭ信号）に応じたスイッチングにより、コンバータ４の出力電圧（平滑コンデンサ８の電圧）Ｖｄｃを所定周波数Ｆ（およびその周波数Ｆに対応するレベル）の３相交流電圧に変換し出力する。このインバータ１０の出力電圧の周波数（出力周波数）Ｆに応じてブラシレスＤＣモータ１１の速度（回転数）が変化

する。ブラシレスＤＣモータ１１は、圧縮機１２を駆動する圧縮機モータであり、圧縮機１２の密閉ケースに収容されている。圧縮機１２は、冷媒を吸込んで圧縮し吐出する。この圧縮機１２に、凝縮器（放熱器）１３、膨張弁１４、蒸発器（吸熱器）１５が順次に配管接続されている。この配管接続により、図示矢印のように、圧縮機１２の吐出冷媒を凝縮器１３および膨張弁１４を通して蒸発器１５に流し、その蒸発器１５から流出する冷媒を圧縮機１２に戻す冷凍サイクルが構成されている。凝縮器１３は熱を放出し、蒸発器１５は熱を吸収する。この放熱および吸熱により、対象物や空間を必要に応じて加熱および冷却することができる。インバータ１０とブラシレスＤＣモータ１１との間の通電ラインに、電流センサ１６が配置されている。

[0012] コンバータ４およびインバータ１０に、制御部であるコントローラ２０が接続されている。コントローラ２０は、コンバータ制御部３０、インバータ制御部５０、目標値設定部６０、選択部６１、補正部６２を含む。

[0013] コンバータ制御部３０は、コンバータ４の出力電圧Ｖｄｃが目標値Ｖｄｃｒefとなるように（電圧制御）、かつコンバータ４への入力電流Ｉが全波整流波形となるように（電流制御）、コンバータ４のスイッチングをパルス幅変調（ＰＷＭ）制御するもので、減算部３１、ＰＩ制御器３２、乗算部３３、位相同期回路部（ＰＬＬ）３４、減算部３７、ＰＩ制御器３８、ＰＷＭ信号生成部３９、キャリア発生部４０を含む。

[0014] 減算部３１は、コンバータの出力電圧Ｖｄｃと目標値Ｖｄｃrefとの偏差ΔＶｄｃを求める。ＰＩ制御器３２は、減算部３１で得られた偏差ΔＶｄｃを入力とする比例・積分演算により、コンバータ４への入力電流Ｉの値（最大値）を設定するための電流指令値Ｉmaxrefを求める。位相同期回路部３４は、交流電源１の電流に同期する全波整流波形の基準電流値Ｉｒを発する。乗算部３３は、ＰＩ制御器３２で得られた電流指令値Ｉmaxrefを位相同期回路部３４から発せられる基準電流値Ｉｒに乗算することにより、その電流指令値Ｉmaxrefを交流電源１の電流（電源電流という）に同期した高調波抑制用の電流指令値Ｉrefに変換する。この電流指令値Ｉrefは、基準電流値Ｉｒを

電流指令値Ｉmaxrefによって増幅した波形となる。

[0015] 減算部３７は、乗算部３３で得られた電流指令値Ｉrefとコンバータ４への入力電流（電流センサ９の検知電流）Ｉとの偏差ΔＩを求める。ＰＩ制御器３８は、減算部３７で得られた偏差ΔＩを入力とする比例・積分演算により、パルス幅変調用の電圧指令値Ｖrefを求める。キャリア発生部４０は、所定周波数の三角波状のキャリア信号電圧Ｖｃを発する。

[0016] ＰＷＭ信号生成部３９は、キャリア発生部４０から発せられるキャリア信号電圧ＶｃをＰＩ制御器３８で得られた電圧指令値Ｖrefでパルス幅変調（電圧比較）することにより、コンバータ４のスイッチング素子６に対するスイッチング用のパルス状の駆動信号（ＰＷＭ信号）を生成する。つまり、電圧指令値Ｖrefのレベルに応じて、コンバータ４のスイッチング素子６のスイッチングのオン，オフデューティ（スイッチングの基準周期中におけるオン期間の割合）が決まる。ただし、コンバータ４のスイッチング素子６がオンの駆動信号を受けてから完全にオンするまでには、素子の特性上、遅延時間が存在し、スイッチング素子６がオフの駆動信号を受けて完全にオフするまでにも遅延時間が存在する。これらの遅延時間を加味した上でオン，オフデューティのオン期間を確保する必要がある。また、コンバータ４のスイッチングのオン，オフデューティが減少してスイッチングのオン期間が短くなり過ぎると、コンバータ４への入力電流Ｉを適切に制御できなくなる。コンバータ４への入力電流Ｉを減少させることができなくなる。これらの点を考慮し、コンバータ４のスイッチングのオン,オフデューティには、それ以上の低減は許容できないという制御上の下限値（最もオン期間が短い値）が存在する。このため、ＰＷＭ信号生成部３９は、キャリア信号電圧Ｖｃと電圧指令値Ｖrefとの電圧比較（パルス幅変調）により得られる駆動信号（ＰＷＭ信号）のオン期間が、オン,オフデューティの下限値となるオン期間よりも短い場合には、オン,オフデューティの下限値となるオン期間の駆動信号を上記電圧比較により得られる駆動信号に置き換えて出力する。

[0017] 減算部３１およびＰＩ制御器３２は、電圧制御系として機能する。乗算部

３３、位相同期回路部３４、減算部３７、およびＰＩ制御器３８は、電流制御系として機能する。

[0018] インバータ制御部５０は、電流センサ１６の検知電流（モータ電流）からブラシレスＤＣモータ１１の速度（回転速度）を推定し、その推定速度が負荷（冷凍負荷）の大きさに対応する目標速度となるようにインバータ１０のスイッチングをＰＷＭ制御する。

[0019] 目標値設定部６０は、インバータ１０の出力電圧が上記目標速度を得るのに必要な最低限のコンバータ４の出力電圧Ｖｄｃを、目標値Ｖｄｃrefとして設定する。選択部６１は、目標値設定部６０で設定される目標値Ｖｄｃrefと、補正部６２で補正される目標値Ｖｄｃrefとを比較し、どちらか高い方の目標値Ｖｄｃrefを選択して出力する。

[0020] 補正部６２は、コンバータ４のスイッチングのオン，オフデューティが所定値まで下降した場合に目標値Ｖｄｃrefを予め定めた一定値ΔＶｄｃrefだけ上昇方向に補正し、そのオン，オフデューティが所定値より高い場合は目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ下降方向に補正する。所定値は、例えば、上述したコンバータ４のスイッチングのオン，オフデューティの制御上の下限値である。

[0021] 補正部６２の動作を具体的に説明する。補正部６２は、オン，オフデューティの下限値（所定値）に対応する電圧指令値Ｖrefを予め設定値Ｖrefxとして保持している。そして、補正部６２は、コンバータ制御部３０の位相同期回路部３４から発せられる基準電流値Ｉｒから電源電圧Ｖａｃの変化を捕らえ、捕らえた変化の半周期又はそれ以上の周期の期間ごとに、その期間における最小の電圧指令値Ｖref（すなわち最小のオン，オフデューティの値）を逐次に更新記憶し、記憶した最小の電圧指令値Ｖrefと設定値Ｖrefxとを比較する。最小の電圧指令値Ｖrefが設定値Ｖrefxまで下降した場合、補正部６２は、次の制御周期（電源電圧Ｖａｃの半周期又は予め定められたそれ以上の周期）において、目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ上昇方向に補正する。一方、最小の電圧指令値Ｖrefが設定値Ｖrefxより高い場合、補正部６

２は、次の制御周期において、目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ下降方向に補正する。この補正部６２の補正のことをMinimum-Duty制御ともいう。

[0022] 上記ノイズフィルタ２、全波整流回路３、コンバータ４、電流センサ９、インバータ１０、電流センサ１６、およびコントローラ２０により、本実施形態の電力変換装置が構成されている。

[0023] 図２に示すように、目標値Ｖｄｃrefと電源電圧Ｖａｃのピーク値との間にある程度の差がある場合、電圧指令値Ｖrefは設定値Ｖrefxまで下降しない。コンバータ４への入力電流Ｉは、歪みのない全波整流波形となる。すなわち、コンバータ４への入力電流Ｉは、電源電圧Ｖａｃの立上りおよび立下りに合わせて小さい傾きで変化するとともに電源電圧Ｖａｃのピーク値付近で最大値となる滑らかな全波整流波形となる。電圧指令値Ｖrefは、電源電圧Ｖａｃの立上り時および立下り時に大きくなり、電源電圧Ｖａｃがピーク値となるタイミングで最小値Ｖrefminとなる。

[0024] 図３に示すように、電源電圧Ｖａｃが上昇方向に変動してそのピーク値が目標値Ｖｄｃrefに近づいた場合、その電源電圧Ｖａｃの上昇に伴う出力電圧Ｖｄｃの上昇に対処するべく、電圧指令値Ｖrefが下降方向に制御されてコンバータ４のスイッチングのオン，オフデューティが減少する。仮に、補正部６２の補正がなければ、電源電圧Ｖａｃがピーク値となる前に電圧指令値Ｖrefが設定値Ｖrefxに達してしまい（オン，オフデューティが制御上の下限値に達してしまい）、以後のコンバータ４への入力電流Ｉの全波整流波形に歪みが生じる。

[0025] 図４に示すように、電源電圧Ｖａｃが下降方向に変動してそのピーク値が目標値Ｖｄｃrefから大きく離れた場合には、その電源電圧Ｖａｃの下降に伴う出力電圧Ｖｄｃの下降に対処するべく、電圧指令値Ｖrefが上昇方向に制御されてコンバータ４のスイッチングのオン，オフデューティが増加する。この動作が制御周期ごとに実施された場合、制御周期中の最小の電圧指令値Ｖrefが設定値Ｖrefxから上方に離れるので、補正部６２による電圧指令値Ｖref

の増加補正は行われず、コンバータ４への入力電流Ｉは歪みのない全波整流波形となる。ただし、この場合、出力電圧Ｖｄｃと目標値Ｖｄｃrefとの偏差ΔＶｄｃが大きいため、仮に補正部６２の補正がなければ、電流指令値Ｉmax refが高い状態となる。電流指令値Ｉmaxrefが高くなると、コンバータ４の昇圧率が必要以上に上昇する。こうなると、コンバータ４の電力損失が大きくなってしまう。

[0026] これらの不具合が生じないよう、補正部６２は、図５のフローチャートに示す制御を実行する。

すなわち、補正部６２は、現時点の電圧指令値Ｖrefと、電源電圧Ｖａｃの半周期（制御周期）の期間における電圧指令値Ｖrefの最小値Ｖrefminとを、逐次に比較する（ステップＳ１）。検出した電圧指令値Ｖrefが最小値Ｖrefmin未満の場合（ステップＳ１のＹＥＳ）、補正部６２は、そのときの電圧指令値Ｖrefを新たな最小値Ｖrefminとして更新記憶する（ステップＳ２）。そして、補正部６２は、電源電圧Ｖａｃの半周期(制御周期)が経過したかどうか判定し（ステップＳ３）、経過していなければ（ステップＳ３のＮＯ）、ステップＳ１，Ｓ２の処理を繰り返す。

[0027] 電源電圧Ｖａｃの半周期(制御周期)が経過したとき（ステップＳ３のＹＥＳ）、補正部６２は、電圧指令値Ｖrefの最小値Ｖrefminと設定値Ｖrefxとを比較する（ステップＳ４）。最小値Ｖrefminが設定値Ｖrefxまで下降した場合（ステップＳ４のＹＥＳ）、補正部６２は、目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ上昇方向に補正する（ステップＳ５）。最小値Ｖrefminが設定値Ｖrefx超の場合（ステップＳ４のＮＯ）、補正部６２は、目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ下降方向に補正する（ステップＳ６）。

[0028] この補正後、補正部６２は、半周期において更新記憶していた最小値Ｖrefminをクリアし（ステップＳ７）、ステップＳ１の処理に戻る。

[0029] したがって、図６に示すように、電源電圧Ｖａｃが上方方向に変動してそのピーク値が目標値Ｖｄｃrefに近づいた場合、初めは電圧指令値Ｖrefの最小値Ｖrefminが設定値Ｖrefxまで下降してコンバータ４への入力電流Ｉの全

波整流波形に歪みが生じるが、電源電圧Ｖａｃの半周期ごとに、目標値Ｖｄｃrefが一定値ΔＶｄｃrefずつ上昇方向に補正される。やがて、電圧指令値Ｖrefの最小値Ｖrefminは設定値Ｖrefxから少し離れたところに収まるようになり、コンバータ４への入力電流Ｉを歪みのない全波整流波形に維持することができる。これにより、電源電流が歪みのない正弦波となり、電源電流に含まれる高調波成分を確実に抑制することができる。

[0030] 図７に示すように、電源電圧Ｖａｃが下降方向に変動してそのピーク値が目標値Ｖｄｃrefから離れている場合、電圧指令値Ｖrefは設定値Ｖrefxより十分に高いところに存する。この場合、コンバータ４への入力電流Ｉの全波整流波形に歪みは生じないが、出力電圧Ｖｄｃと目標値Ｖｄｃrefとの偏差ΔＶｄｃが大きいため、電流指令値Ｉmaxrefが高い状態となってコンバータ４の昇圧率が必要以上に上昇する。このままでは、コンバータ４における電力損失が大きくなる。

[0031] この場合、電源電圧Ｖａｃの半周期ごとに、目標値Ｖｄｃrefが一定値ΔＶｄｃrefずつ下降方向に補正される。これにより、コンバータ４の昇圧率が必要以上に上昇する事態を回避することができ、コンバータ４における電力損失が大きくならない。すなわち、制御周期（本実施形態では半周期)中の電圧指令値Ｖrefの最小値Ｖrefminが設定値Ｖrefxより大きい状態に達したところで、次の制御周期における目標値Ｖｄｃrefが一定値ΔＶｄｃrefずつ上昇方向に補正される。これにより、電圧指令値Ｖrefの最小値Ｖrefminは、設定値Ｖrefx近傍に収まるようになる。コンバータ４の昇圧率が必要以上に上昇することがなくなり、コンバータ４における電力損失の増大を防ぐことができる。

[0032] なお、上記実施形態では、電流センサ９をスイッチング素子６と全波整流回路３の負側出力端との間の通電ラインに配置したが、電流センサ９を全波整流回路３の正側出力端とコンバータ４の正側入力端との間の通電ラインに配置してもよい。

[0033] 上記実施形態では、制御周期の期間におけるオン，オフデューティ（電圧

指令値Ｖref）が所定値（設定値Ｖrefx）まで下降した場合に次の制御周期において目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ上昇方向に補正し、制御周期の期間におけるオン，オフデューティの最小値Ｖrefminが所定値（設定値Ｖrefx）まで上昇した場合に次の制御周期において目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ下降方向に補正する構成としたが、オン，オフデューティの下降については制御周期の期間を基準にして監視・補正する必要はなく、オン，オフデューティが所定値まで下降した時点で目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ上昇方向に補正してもよい。

[0034] 上記実施形態では、オン，オフデューティの下限値を所定値（設定値Ｖrefx）として定めたが、オン，オフデューティの下限値より少し高い値を所定値として定めてもよい。さらに、オン，オフデューティの下限値またはその下限値より少し高い値を第１所定値（設定値Ｖrefx1）として定めるとともに、その第１所定値よりごくわずかに高い第２所定値（設定値Ｖrefx2）を定め、所定の制御周期の期間におけるオン，オフデューティ（電圧指令値Ｖref）が第１所定値まで下降した場合に次の所定の制御周期において目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ上昇方向に補正し、所定の制御周期の期間におけるオン，オフデューティの最小値Ｖrefminが第２所定値より高い場合に次の所定の制御周期において目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ下降方向に補正する構成としてもよい。これにより目標値Ｖｄｃrefの上昇と下降に制御上のヒステリシス特性が確保されるので、目標値Ｖｄｃrefの頻繁な変動を防止できる。

[0035] この第１所定値および第２所定値を用いる場合も、オン，オフデューティの下降については制御周期の期間を基準にして監視・補正する必要はなく、オン，オフデューティが第１所定値まで下降した時点で目標値Ｖｄｃrefを一定値ΔＶｄｃrefだけ上昇方向に補正してもよい。

[0036] 上記実施形態では、インバータ１０の負荷がブラシレスＤＣモータである場合を例に説明したが、ブラシレスＤＣモータ以外の機器が負荷である場合にも同様に実施できる。

[0037] その他、上記各実施形態および変形は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態および変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態や変形は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

産業上の利用可能性

[0038] 本発明の実施形態の電力変換装置は、圧縮機を駆動する圧縮機モータへの電力供給が可能である。

請求の範囲

[請求項1] 交流電源の電圧を全波整流する全波整流回路と、

前記全波整流回路の出力電圧をスイッチングにより昇圧するコンバータと、

前記コンバータの出力電圧が目標値となるようにかつ前記コンバータへの入力電流が全波整流波形となるように前記コンバータのスイッチングのオン，オフデューティを制御するとともに、そのオン，オフデューティが所定値まで下降した場合に前記目標値を上昇方向に補正する制御部と、

を備えることを特徴とする電力変換装置。

[請求項2] 前記制御部は、所定の制御周期の期間において、前記オン，オフデューティの最小値が前記所定値より高い場合は前記目標値を下降方向に補正する

ことを特徴とする請求項１に記載の電力変換装置。

[請求項3] 前記制御部は、

前記コンバータの出力電圧Ｖｄｃと目標値Ｖｄｃrefとの偏差ΔＶｄｃを入力とする比例・積分演算により、前記コンバータへの入力電流Ｉの値（最大値）を設定するための電流指令値Ｉmaxrefを求め、

前記交流電源の電流に同期する全波整流波形の基準電流値Ｉｒに前記電流指令値Ｉmaxrefを乗算することにより、その電流指令値Ｉmaxrefを前記交流電源の電流に同期する電流指令値Ｉrefに変換し、

前記電流指令値Ｉrefと前記コンバータへの入力電流Ｉとの偏差ΔＩを入力とする比例・積分演算により、パルス幅変調用の電圧指令値Ｖrefを求め、

所定周波数の三角波状のキャリア信号電圧Ｖｃを前記電圧指令値Ｖrefでパルス幅変調することにより、前記コンバータに対するスイッチング用の駆動信号を生成し、

前記電圧指令値Ｖrefが前記所定値に対応する設定値Ｖrefxまで下

降した場合に、前記目標値Ｖｄｃrefを上昇方向に補正する

ことを請求項１に記載の電力変換装置。

[請求項4] 前記制御部は、所定の制御周期の期間において、前記電圧指令値Ｖrefの最小値が前記設定値Ｖrefxより高い場合は前記目標値Ｖｄｃrefを下降方向に補正する

ことを請求項３に記載の電力変換装置。

[請求項5] 前記所定値は、前記オン，オフデューティの制御上の下限値またはその下限値より高い値であることを特徴とする請求項１ないし４のいずれか一項に記載の電力変換装置。

[請求項6] 前記所定値は、前記スイッチングのオン，オフデューティの制御上の下限値またはその下限値より高い第１所定値、およびその第１所定値より高い第２所定値であり、

前記制御部は、前記オン，オフデューティが前記第１所定値まで下降した場合に前記目標値を上昇方向に補正し、前記制御周期の期間における前記オン，オフデューティの最小値が前記第２所定値より高い場合に前記目標値を下降方向に補正する

ことを特徴とする請求項２に記載の電力変換装置。

[請求項7] 交流電源の電圧を全波整流する全波整流回路と、


前記全波整流回路の出力電圧をスイッチングにより昇圧するコンバータと、

前記コンバータの出力電圧が目標値となるようにかつ前記コンバータへの入力電流が全波整流波形となるように前記コンバータのスイッチングのオン，オフデューティを制御するとともに、そのオン，オフデューティが第１所定値まで下降した場合に前記目標値を上昇方向に補正し、所定の制御周期の期間における前記オン，オフデューティの最小値が前記第１所定値より高い第２所定値より高い場合は前記目標値を下降方向に補正する


ことを特徴とする電力変換装置。

[請求項8] 前記所定の制御周期は、前記交流電源の電圧の半周期の期間又はそれ以上の期間であることを特徴とする請求項２，４，６，７のいずれか一項に記載の電力変換装置。


[図1]


14
13
12
11
15
M
16
10
インバータ
60
目標値設定部
50
インバータ制御部
Vdcref
選択部
61
62
補正部
Vdc
31
PI
32
8
ZZ
7
6a
9
39
ΔVdc
Vc
4
5
6
Vref
キャリア発生部
Imaxref
38
PI
40
ΔI
1
37
Iref
33
3c
3d
3
3a
3b
2
30
~コンバータ制御部~
20
34
PLL
Ir


[図2]


Vdcref
Vac
Vdcref
Vac
0
I
Vref
Vrefx
時間


[図3]


Vdcref
Vac
Vdcref
Vac
0
I
Vref
Vrefx
時間


[図4]




[図5]


開始
S1
Vref<Vrefmin?
No
Yes
更新
S2
S3
半周期?
No
Yes
S4
Vrefmin≦Vrefx?
No
Yes
S5
上昇
S6
下降
Vrefminクリア
S7
戻る

[図6]


Vdcref
Vac Vdcref
Vac
0
I
Vref
Vrefx
時間

[図7]


Vdcref
Vac Vdcref
Vac
I
Vref
Vrefx
時間

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/081466

A. CLASSIFICATION OF SUBJECT MATTER
H02M7/12(2006.01)i, *H02M3/155*(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H02M7/12, H02M3/155

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2016
Kokai Jitsuyo Shinan Koho	1971-2016	Toroku Jitsuyo Shinan Koho	1994-2016

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X A	JP 3988724 B2 (Sanken Electric Co., Ltd.), 10 October 2007 (10.10.2007), paragraphs [0001] to [0010], [0137] to [0184]; fig. 2, 12 to 19 & US 2005/0162143 A1 paragraphs [0001] to [0010], [0192] to [0246]; fig. 2, 12 to 19 & WO 2003/058799 A1 & EP 1471625 A1 & CN 1613173 A	1,5 2-4,6-8
X A	JP 3-078469 A (Fujitsu Ltd.), 03 April 1991 (03.04.1991), page 3, upper left column, line 1 to page 4, upper left column, line 5; fig. 1 (Family: none)	1,5 2-4,6-8

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
01 December 2016 (01.12.16)	13 December 2016 (13.12.16)

Name and mailing address of the ISA/	Authorized officer
Japan Patent Office 3-4-3,Kasumigaseki,Chiyoda-ku, Tokyo 100-8915,Japan	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2016/081466

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2002-084743 A (Shindengen Electric Mfg. Co., Ltd.), 22 March 2002 (22.03.2002), paragraphs [0002] to [0004]; fig. 6 (Family: none)	1-8

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１６／０８１４６６

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H02M7/12(2006.01)i, H02M3/155(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H02M7/12, H02M3/155

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１６年
日本国実用新案登録公報	１９９６－２０１６年
日本国登録実用新案公報	１９９４－２０１６年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X A	JP 3988724 B2（サンケン電気株式会社）2007.10.10, 段落［０００１］－［００１０］,［０１３７］－［０１８４］, 図２, １２－１９ & US 2005/0162143 A1, 段落［０００１］－［００１０］,［０１９２］－［０２４６］, 図２, １２－１９ & WO 2003/058799 A1 & EP 1471625 A1 & CN 1613173 A	1, 5 2-4, 6-8
X A	JP 3-078469 A（富士通株式会社）1991.04.03, 第３頁左上欄第１行－第４頁左上欄第５行, 図１（ファミリーなし）	1, 5 2-4, 6-8

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
０１．１２．２０１６	１３．１２．２０１６

国際調査機関の名称及びあて先
日本国特許庁（ＩＳＡ／ＪＰ）
郵便番号１００－８９１５
東京都千代田区霞が関三丁目４番３号

特許庁審査官（権限のある職員）　５Ｇ　３３５７
宮本　秀一
電話番号　０３－３５８１－１１０１　内線　３５２６

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2002-084743 A（新電元工業株式会社）2002.03.22，段落［０００２］－［０００４］，図６（ファミリーなし）	1-8