

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-283986

(P2009-283986A)

(43) 公開日 平成21年12月3日(2009.12.3)

(51) Int.Cl.	F I	テーマコード (参考)
HO1G 4/12 (2006.01)	HO1G 4/12 352	5E001
HO1G 4/30 (2006.01)	HO1G 4/30 301B	5E070
HO1F 17/06 (2006.01)	HO1F 17/06 D	5E082

審査請求 有 請求項の数 10 O L (全 12 頁)

(21) 出願番号	特願2009-203751 (P2009-203751)	(71) 出願人	000204284 太陽誘電株式会社
(22) 出願日	平成21年9月3日(2009.9.3)		東京都台東区上野6丁目16番20号
(62) 分割の表示	特願2005-170364 (P2005-170364) の分割	(74) 代理人	100081112 弁理士 佐野 忠
原出願日	平成7年5月2日(1995.5.2)	(72) 発明者	本多 敏光 東京都台東区上野6丁目16番20号 太陽誘電株式会社内
		(72) 発明者	高山 学 東京都台東区上野6丁目16番20号 太陽誘電株式会社内
		(72) 発明者	上原 孝行 東京都台東区上野6丁目16番20号 太陽誘電株式会社内
		Fターム(参考)	5E001 AB03 AC01 AF06 AJ03 最終頁に続く


(54) 【発明の名称】 外部接続電極付電子部品及び回路モジュール

(57) 【要約】

【課題】銅含有下地層を有する外部接続電極を備える電子部品をプリント回路基板にはんだ付け接続した回路モジュールは、高温高湿度下に電圧を引加された状態で長時間保持されると銅がイオンマイグレーションを起こし、回路の信頼性を損なう。

【解決手段】Cu焼付導電体膜の下地層bと中間メッキ層cと錫含有の表面層dを有する外部接続電極の中間メッキ層を下地層縁部先端より延設し、その中間メッキ層で下地層を埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の間中間メッキ層及び表面層の接触面までの距離 h_1 が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離 h_2 の0.9倍以下にする。その外部接続電極を有する電子部品をはんだ付け接続した回路モジュール。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

セラミック素体に外部接続電極を有する電子部品において、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である外部接続電極付電子部品。

10

【請求項 2】

中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3µm以上である請求項1に記載の外部接続電極付電子部品。

【請求項 3】

中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である請求項1又は2に記載の外部接続電極付電子部品。

【請求項 4】

下地層は銅含有層であり、中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である請求項1ないし3のいずれかに記載の外部接続電極付電子部品。

20

【請求項 5】

電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である回路モジュール。

30

【請求項 6】

中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3µm以上である請求項5に記載の回路モジュール。

【請求項 7】

中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である請求項5又は6に記載の回路モジュール。

【請求項 8】

中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である請求項5ないし7のいずれかに記載の回路モジュール。

40

【請求項 9】

電子部品実装ランド近傍に電源ラインを有する請求項5ないし8のいずれかに記載の回路モジュール。

【請求項 10】

中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である請求項5ないし9のいずれかに記

50

載の回路モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、チップ状積層コンデンサ等の電子部品の外部接続電極の構造及びその電子部品を用いた回路モジュールに関するものである。

【背景技術】

【0002】

積層型磁器コンデンサ、チップ状インダクタ、チップ状サーミスタ、チップ状LC複合部品、各種アレイ等のセラミック電子部品をプリント回路基板に搭載して使用することが行われている。

10

例えば積層型磁器コンデンサは、図3に示すように、誘電体と内部電極を順次積層したセラミック素体1の両端に外部接続電極2、2を形成したものであるが、プリント回路基板3のはんだ付けランド3a、3aにはんだ付け接続されて使用される。その動作は回路の電圧がはんだ付けランド3a、3aから外部接続電極2、2間に印加されることにより行なわれる、いわゆる電圧印加により動作する電圧動作モードであり、これに属する他の部品としては、トランス部品、LC複合部品、CR複合部品等の各種単品及びアレイがある。

また、チップ状インダクタとしては例えばフェライトビーズは、図4に示すように、角柱状フェライト磁性層の中心に内部導体を設けたセラミック素体4の両端に外部接続電極5、5を形成したものであるが、プリント回路基板6の例えば電源ライン6aの近傍のはんだ付けランド6b、6bにはんだ付け接続されて使用される。その動作は回路の電流がはんだ付けランド6b、6bにより外部接続電極5、5間に流れて動作される、いわゆる電流を流すことにより動作する電流動作モードであり、これに属する他の部品としては抵抗体、バリスタ、サーミスタ、インダクタ等の各種単品及びアレイがある。

20

【0003】

このような電子部品の外部接続電極は、図3に示すように、Cuを含む導電材料ペーストをセラミック素体1の両端に塗布し、焼付け処理をして焼付け導電体膜の下地層2aを形成し、その上にNiメッキの中間層2bを形成し、さらにSnあるいはSn-PbのSn含有メッキの表面層2cを形成することにより作成されることが行われている。

30

【特許文献1】該当文献見当たらず

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかしながら、上記外部接続電極を有するセラミック電子部品においては、例えば図3に示すように、両外部接続電極間2、2に電圧が印加された状態、あるいは図4に示すように、電源ライン6aと電流の流れているフェライトビーズの間に電圧差がある状態で、高温、高湿度下の過酷な環境下に長期間使用された場合には、外部接続電極の下地層に含まれているCuがはんだ付け接続部を通してプリント回路基板3、6のはんだ付けランド側において耐電圧の低下、さらには短絡するという問題が生じ易い。

40

本発明の第1の目的は、外気等の接触から下地層を保護した外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。

本発明の第2の目的は、プリント回路基板に実装されて電圧印加され長時間使用されても下地層の金属のイオンマイグレーションの生じ難い外部接続電極を有する外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。

【課題を解決するための手段】

【0005】

本発明は、上記課題を解決するために、(1)、セラミック素体に外部接続電極を有す

50

る電子部品において、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である外部接続電極付電子部品を提供するものである。

また、本発明は、(2)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3 μ m以上である上記(1)の外部接続電極付電子部品、(3)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(1)又は(2)の外部接続電極付電子部品、(4)、下地層は銅含有層であり、中間メッキ層はCu焼付導電体膜付きセラミック素体にパレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である上記(1)ないし(3)のいずれかに記載の外部接続電極付電子部品、(5)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である回路モジュール、(6)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3 μ m以上である上記(5)の回路モジュール、(7)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(5)又は(6)の回路モジュール、(8)、中間メッキ層はCu焼付導電体膜付きセラミック素体にパレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である上記(5)ないし(7)のいずれかに記載の回路モジュール、(9)電子部品実装ランド近傍に電源ラインを有する上記(5)ないし(8)のいずれかの回路モジュール、(10)中間メッキ層はCu焼付導電体膜付きセラミック素体にパレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(5)ないし(9)のいずれかの回路モジュールを提供するものである。

なお、「(6)、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3 μ m以上である外部接続電極付電子部品、(7)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5 μ m以上である上記(6)の外部接続電極付電子部品、(8)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(6)の外部接続電極付電子部品、(9)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(6)の外部接続電極付電子部品、(10)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の間メッキ層及びメッキの

10

20

30

40

50

表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(6)ないし(9)のいずれかの外部接続電極付電子部品、(11)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である上記(10)の外部接続電極付電子部品、(12)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、メッキの表面層は錫含有層である上記(6)ないし(11)のいずれかの外部接続電極付電子部品、(13)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3 μ m以上である回路モジュール、(14)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5 μ m以上である上記(13)の回路モジュール、(15)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(13)の回路モジュール、(16)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(13)の回路モジュール、(17)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(13)ないし(16)のいずれかの回路モジュール、(18)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である上記(13)ないし(16)のいずれかの回路モジュール、(19)、電子部品実装ランド近傍に電源ラインを有する上記(13)ないし(18)のいずれかの回路モジュール、(20)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(13)ないし(19)のいずれかの回路モジュール。」を提供することもできる。

【発明の効果】

【0006】

本発明によれば、例えば銅含有の下地層を例えばニッケルメッキ層の中間層に埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下にしたので、銅含有の下地層は外気と遮断され、その湿分や酸素の影響を受けることがなく、したがって高温高湿度の大気下において長期間その構造を有する外部接続電極に電圧が印加された状態でも銅はイオン化することを避けられ、マイグレーションすることを避けることができる。これにより、その外部接続電極を有する電子部品を用いた回路モジュールの信頼性と寿命を長くすることができる。

【発明を実施するための最良の形態】

【0007】

本発明において、「下地層を被覆する中間メッキ層」とは、例えばニッケル含有層からなる中間メッキ層である。

また、本発明において、「下地層」としては銅含有層が挙げられ、「メッキの表面層」としてはSn含有層、例えばSn単独層、Sn-Pbのはんだ層が挙げられ、「メッキ」

10

20

30

40

50

とは電解メッキ、無電解メッキのいずれでも良く、両者を併用しても良い。

本発明において、例えば銅含有の下地層から銅がイオンマイグレーションを起こさないためには、図1に示すように、中間メッキ層cがセラミック素体a表面上まで延設されるその延長幅Lは、 $3\ \mu\text{m}$ 以上、好ましくは $5\ \mu\text{m}$ 以上であり、また、その延長幅Lの寸法は下地層の縁部周辺先端位置の該中間メッキ層cの膜厚Dの寸法より大きく、 1.1 倍、好ましくは 1.5 倍以上が良く、また、下地層bの縁部周辺先端位置におけるセラミック素体aに対する垂線の間メッキ層c及び表面層dの接触面までの距離 h_1 がその縁部周辺先端位置から上記延長幅L寸法分基端側におけるセラミック素体aの垂線の下地層b及び中間メッキ層cとの接触面までの距離 h_2 より小さく、 0.9 倍以下であることが好ましい。

10

電子部品としては、上記の「従来の技術」の項で挙げた電圧動作モードのもの、電流動作モードのものいずれも使用できる。

また、本発明においては、電子部品を実装した回路モジュールを提供するが、この回路モジュールにおける電子部品の外部接続電極はプリント回路基板のはんだ付けランドにはんだ付けされているので、上記電子部品における外部接続電極のメッキの表面層ははんだ付け時のはんだにより溶融されこれと一体になっているので、これを「表面層」と言い、電子部品の外部接続電極の「メッキの表面層」と区別する。回路モジュールには、上記「従来の技術」の項で説明した図3、図4に示されたもの等が含まれ、電源ラインが設けられているものも含む。

20

【0008】

〔作用〕

下地層は中間メッキ層に埋設されたので、外気等の接触から遮断され、大気中の湿気や酸素による影響を受けることがなく、外部接続電極に電圧が印加された状態で長期保持されても、例えば下地層に銅含有層を用いても銅のイオンマイグレーションをないようにできる。

【実施例】

【0009】

次に本発明の実施例を説明する。

実施例1

図2(イ)に示すように、銀導体を中心軸として有するチップ型のフェライトビーズのセラミック素体11を作成し、同図(ロ)に示すようにその両端に導電体材料ペースト(Cu粉末78重量部、エチルセルロース5重量部、テルピネオール17重量部)をスクリーン印刷により塗布し、700、10分間焼付けてCu焼付導電体膜12を形成し、Cu焼付導電体膜付セラミック素体13を作成する。

30

ついで、図5に示すように、メッシュのパレル21の中に陰極22を設け、これに対応してパレルの外部に設けた陽極23との間にニッケルのメッキ浴24を介在させたパレル電解メッキ装置を用い、パレル21中に上記Cu焼付導電体膜付セラミック素体13、13・・・、あるいはこれらが少ない場合には粒状の導体のダミー(メディアボール)25、25・・・を入れ、これらを一緒にして攪拌しながら電解ニッケルメッキを行なう。その際のメッキ条件は、液温50、電流密度 $0.3\ \text{A}/\text{cm}^2$ 、通電時間60分にする。26は直流電源である。

40

この電解ニッケルメッキにより、図2(ハ)に示すように上記Cu焼付導電体膜付セラミック素体13のCu焼付導電体膜12の全体を被覆し、さらにその縁部周辺の先端側のセラミック素体11上に延設したNiメッキ膜14を形成した。

そして、上記と同様な別のパレル電解メッキ装置を用い、メッキ液にはんだメッキ液を使用し、液温40、電流密度 $0.3\ \text{A}/\text{cm}^2$ ではんだの電解メッキを行い、図2(ニ)に示すようにはんだメッキ膜15を形成した。

このようにして、セラミック素体11の両端にCu焼付導電体膜12の下地層、Niメッキ膜14の中間層、はんだメッキ膜15の表面層からなる外部接続電極16、16を有する大きさが $3.2\ \text{mm} \times 1.6\ \text{mm} \times 1.1\ \text{mm}$ のチップ型のフェライトビーズを作成

50

した。

このチップ型のフェライトビーズの一方の外部電極について、研磨を行ない、図2(二)に図示の で囲った部分の断面を3500倍の電子顕微鏡写真を撮ったところ、Cu焼付導電体膜12の膜厚は35 μm (一定部分)、その先端位置のNiメッキ膜14の膜厚(図1のDに相当)は2.8 μm 、はんだメッキ膜15の膜厚(一定部分)は3.3 μm であり、また、Niメッキ膜14のCu焼付導電体膜12の縁部周辺先端よりの延長幅(図1のLに相当)は3.8 μm であり、また、Cu焼付導電体膜12の縁部周辺先端におけるセラミック素体11における垂線のNiメッキ膜14とはんだメッキ膜15との接触面までに到る距離(図1の h_1 に相当)は3.1 μm であり、上記Cu焼付導電体膜12位置から上記延長幅寸法分基端側のセラミック素体11の垂線のCu焼付導電体膜12とNiメッキ膜14との接触面までに到る距離(図1の h_2 に相当)は3.5 μm であり、両者の比(図1の h_1/h_2 に相当)は0.89であった。

10

上記と同様にして作成したフェライトビーズを10個、図4に示すようにプリント回路基板6にはんだ付けを行ない、試験用回路基板を作成した。この回路基板を85%RH(相対湿度)条件下におき、電源ライン6aと、はんだ付けランド6b、6b間に直流10Vの電圧を300時間印加し、銅のマイグレーションの有無を拡大鏡により観察を行った結果、マイグレーションの発生が一個も確認されなかった。

【0010】

比較例1

実施例1において、ニッケル電解メッキ条件を電流密度0.15A/cm²、通電時間60分とした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は1.5 μm 、図1のLに相当する延長幅は1.9 μm 、図1の h_1 に相当する距離は1.6 μm 、図1の h_2 に相当する距離は1.7 μm 、図1の h_1/h_2 に相当する比は0.94であった。

20

また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、7個についてマイグレーションの発生が確認された。

【0011】

実施例2

実施例1において、電解メッキ条件の電流密度を比較例1と同じ電流密度0.15A/cm²とし、通電時間を120分にした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は3.0 μm 、図1のLに相当する延長幅は5.5 μm 、図1の h_1 に相当する距離は3.3 μm 、図1の h_2 に相当する距離は4.2 μm 、図1の h_1/h_2 に相当する比は0.79であった。

30

また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。

【0012】

実施例3

実施例1と同様にして外部接続電極を形成するが、図3に示すチップ状積層セラミックコンデンサの外部接続電極の代わりにその外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても実施例1と同様に電子顕微鏡写真により調べたところ、ほぼ同様の結果が得られた。

40

また、このチップ状積層セラミックコンデンサを図3に示すようにはんだ付けを行って得た実施例1と同様な試験用回路基板について、はんだ付けランド3a、3a間に実施例1と同様な条件で電圧を印加し、銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。

【0013】

比較例2

比較例1において、チップ状のフェライトビーズの代わりに実施例3で使用した外部接続電極を形成する前のチップ状積層セラミックコンデンサを使用した以外は同様にして外

50

部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても実施例1と同様に電子顕微鏡写真により調べたところ、比較例1とほぼ同様の結果が得られた。

また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、10個についてマイグレーションの発生が確認された。

【図面の簡単な説明】

【0014】

【図1】本発明の電子部品の外部接続電極の構造を説明する部分断面説明図である。

【図2】本発明の一実施例の電子部品であるフェライトビーズの製造工程を示す断面説明図である。

【図3】チップ状積層セラミックコンデンサの使用状態の部分断面図である。

10

【図4】チップ状フェライトビーズの使用状態の部分平面図である。

【図5】平行電解メッキ装置の断面説明図である。


【符号の説明】

【0015】


- a、11 セラミック素体
- b、12 下地層
- c、14 中間メッキ層
- d 表面層
- 15 メッキの表面層
- 16 外部接続電極

20


【図1】




【図 2】




【図 3】



【図 4】



【 図 5 】



フロントページの続き

Fターム(参考) 5E070 AA01 BA03
5E082 AA01 BB07 EE05 MM23