

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2016 年 9 月 22 日 (22.09.2016)



(10) 国际公布号
WO 2016/145694 A1

- (51) 国际专利分类号:
G02F 1/1335 (2006.01) H01L 29/04 (2006.01)
- (21) 国际申请号: PCT/CN2015/075852
- (22) 国际申请日: 2015 年 4 月 3 日 (03.04.2015)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201510119444.1 2015 年 3 月 18 日 (18.03.2015) CN
- (71) 申请人: 深圳市华星光电技术有限公司 (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO.,LTD.) [CN/CN]; 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。
- (72) 发明人: 徐洪远 (XU, Hongyuan); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。 孙博 (SUN, Bo); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。
- (74) 代理人: 深圳市德力知识产权代理事务所 (COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广

东省深圳市福田区上步中路深勘大厦 15E, Guangdong 518028 (CN)。

- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

[见续页]

(54) Title: MANUFACTURING METHOD FOR COA-TYPE LIQUID CRYSTAL PANEL AND COA-TYPE LIQUID CRYSTAL PANEL

(54) 发明名称: COA 型液晶面板的制作方法以及 COA 型液晶面板




图3

1. STEP 1. PROVIDING AN ARRAY SUBSTRATE (1) AND A GLASS SUBSTRATE (2), WHEREIN THE ARRAY SUBSTRATE (1) COMPRISES A RED, A GREEN AND A BLUE SUB-PIXEL REGION, EACH OF THE SUB-PIXEL REGIONS COMPRISING A SUBSTRATE (11), AN AMORPHOUS SILICON LAYER (21) ARRANGED ON THE SUBSTRATE (11), A BUFFER LAYER (31) ARRANGED ON THE AMORPHOUS SILICON LAYER (21) AND THE SUBSTRATE (11), A POLYCRYSTALLINE SILICON LAYER (4) ARRANGED ON THE BUFFER LAYER (31) AND ARRANGED CORRESPONDING TO THE AMORPHOUS SILICON LAYER (21), A GATE INSULATION LAYER (51) ARRANGED ON THE POLYCRYSTALLINE SILICON LAYER (4) AND THE BUFFER LAYER (31), A GATE ELECTRODE (5) ARRANGED ON THE GATE INSULATION LAYER (51) AND ARRANGED CORRESPONDING TO THE POLYCRYSTALLINE SILICON LAYER (4), A SCANNING LINE (35) ARRANGED ON THE GATE INSULATION LAYER (51), AN INTERLAYER INSULATION LAYER (52) ARRANGED ON THE GATE ELECTRODE (5), THE SCANNING LINE (35) AND THE GATE INSULATION LAYER (51), A SOURCE/RAIN ELECTRODE (6) ARRANGED ON THE INTERLAYER INSULATION LAYER (52), AND A SIGNAL LINE (7) ARRANGED ON THE INTERLAYER INSULATION LAYER (52) AND ARRANGED PERPENDICULAR TO AND INTERSECTING WITH THE SCANNING LINE (35) IN A HORIZONTAL DIRECTION, AND A FIRST THROUGH HOLE (81) IS FORMED ON THE INTERLAYER INSULATION LAYER (52) AND THE GATE INSULATION LAYER (51) ABOVE A POSITION CORRESPONDING TO THE POLYCRYSTALLINE SILICON LAYER (4), AND THE SOURCE/RAIN ELECTRODE (6) IS RESPECTIVELY IN CONTACT WITH THE POLYCRYSTALLINE SILICON LAYER (4) VIA THE FIRST THROUGH HOLE (81).

2. STEP 2. FORMING A PASSIVATION LAYER (53) ON THE SOURCE/RAIN ELECTRODE (6), THE SIGNAL LINE (7) AND THE INTERLAYER INSULATION LAYER (52).

3. STEP 3. FORMING A COLOUR RESISTANCE LAYER (54) ON THE PASSIVATION LAYER (53), WHEREIN RED, GREEN AND BLUE COLOUR RESISTANCE BLOCKS ARE RESPECTIVELY FORMED IN THE COLOUR RESISTANCE LAYER (54) CORRESPONDING TO THE RED, THE GREEN AND THE BLUE SUB-PIXEL REGION, A FIRST JOINT REGION (64) IS FORMED BETWEEN TWO ADJACENT COLOUR RESISTANCE BLOCKS ARRANGED TRANSVERSELY, THE FIRST JOINT REGION (64) BEING LOCATED ABOVE THE SIGNAL LINE (7), A SECOND JOINT REGION IS FORMED BETWEEN TWO ADJACENT COLOUR RESISTANCE BLOCKS ARRANGED LONGITUDINALLY, THE SECOND JOINT REGION BEING LOCATED ABOVE THE SCANNING LINE (35).

4. STEP 4. FORMING A PLANARIZATION LAYER (55) ON THE COLOUR RESISTANCE LAYER (54) AND FORMING A SECOND THROUGH HOLE (81) ON THE PLANARIZATION LAYER (55), THE COLOUR RESISTANCE LAYER (54) AND THE PASSIVATION LAYER (53) ABOVE A POSITION CORRESPONDING TO THE SOURCE/RAIN ELECTRODE (6).

5. STEP 5. DEPOSITING AND PATTERNING A PIXEL ELECTRODE LAYER (8) ON THE PLANARIZATION LAYER (55) AND FORMING A COMMON ELECTRODE (9) ON THE GLASS SUBSTRATE (2), WHEREIN THE PIXEL ELECTRODE LAYER (8) IS IN CONTACT WITH THE SOURCE/RAIN ELECTRODE (6) VIA THE SECOND THROUGH HOLE (81), THE PIXEL ELECTRODE LAYER (8) COMPRISES PIXEL ELECTRODE BLOCKS RESPECTIVELY LOCATED AT VARIOUS PIXEL REGIONS, A TRANSVERSE BOUNDARY OF THE PIXEL ELECTRODE BLOCKS IS LOCATED ABOVE THE SCANNING LINE (35) AND A LONGITUDINAL BOUNDARY OF THE PIXEL ELECTRODE BLOCKS IS LOCATED ABOVE THE SIGNAL LINE (7).

6. STEP 6. CORRESPONDINGLY ASSEMBLING THE ARRAY SUBSTRATE (1) AND THE GLASS SUBSTRATE (2) AND POURING SAME INTO A LIQUID CRYSTAL LAYER (3).

(57) Abstract: A manufacturing method for a COA-type liquid crystal panel and a COA-type liquid crystal panel. In the method, deviations resulting from overlaps between adjacent colour resistance blocks are eliminated by the forming of a planarization layer (55) on a colour resistance layer (54); a pixel electrode layer (8) is formed on the planarization layer (55), so that a transverse boundary of pixel electrode blocks of the pixel electrode layer (8) which are located in each sub-pixel region is located above a scanning line (35), and a longitudinal boundary is located above a signal line (7), and in this way, an array substrate (1) shields light leakage in a transverse direction depending on the scanning line (35) itself and shields light leakage in a longitudinal direction depending on the signal line (7) itself, without requiring the use of a black matrix to shield light leakage, thereby simplifying the manufacturing process and improving the aperture rate; and a gate electrode (5) and an amorphous silicon layer (21) are respectively arranged above and below a polycrystalline silicon layer (4) to shield light rays, so as to prevent light leakage from being produced at grooves and affecting a liquid crystal layer (3), and meanwhile light leakage caused by incorrect alignment of the array substrate (1) and a glass substrate (2) or by panel curve in curved display can be avoided.

(57) 摘要:

[见续页]

WO 2016/145694 A1



本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

一种 COA 型液晶面板的制作方法 & COA 型液晶面板, 该方法通过在色阻层 (54) 上形成一层平坦层 (55), 消除了相邻色阻块之间因重叠产生的断差, 并在平坦层 (55) 上形成像素电极层 (8), 使像素电极层 (8) 位于各子像素区域的像素电极块的横向边界位于扫描线 (35) 上方, 纵向边界位于信号线 (7) 上方, 从而使阵列基板 (1) 在横向上靠扫描线 (35) 自身遮挡漏光, 在纵向上靠信号线 (7) 自身遮挡漏光, 不需要再使用黑色矩阵遮挡漏光, 从而实现简化制程, 提高开口率, 并且在多晶硅层 (4) 的上、下方分别设置栅极 (5) 和非晶硅层 (21) 以遮挡光线, 以防止沟道处产生光漏电从而对液晶层 (3) 造成影响, 同时可避免阵列基板 (1) 与玻璃基板 (2) 对位不准或曲面显示中因面板弯曲而导致的漏光。

COA 型液晶面板的制作方法 及 COA 型液晶面板

技术领域

5 本发明涉及显示技术领域，尤其涉及一种 COA 型液晶面板的制作方法 及 COA 型液晶面板。

背景技术

液晶显示装置（Liquid Crystal Display，LCD）具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理（PDA）、数字相机、计算机屏幕或笔记本电脑屏幕等。通常液晶显示装置包括壳体、设于壳体内部的液晶面板及设于壳体内部的背光模组（Backlight module）。其中，液晶面板的结构主要是由一薄膜晶体管阵列基板（Thin Film Transistor Array Substrate，TFT Array Substrate）、一彩色滤光片基板（Color Filter，CF）、以及配置于两基板间的液晶层（Liquid Crystal Layer）所构成，其工作原理是通过在两片玻璃基板上施加驱动电压来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。

低温多晶硅（Low Temperature Poly Silicon，LTPS）TFT 技术是一种新型技术，其优点在于，相比于非晶硅（a-si）和氧化物（oxide）型 TFT，具有更高的载流子迁移率，能够增强显示器的驱动能力，降低功耗。现在主流的 LTPS TFT 为顶栅型结构，在用做液晶面板的显示时，由于 TFT 沟道下方没有遮光层，沟道会产生光漏电。目前防止光电流的方法是在玻璃基板上先沉积一层非晶硅作为保护层将光吸收掉，或者直接沉积一层金属来挡光。但在普通阵列基板结构中，在 TFT 位置的上方，液晶会因地形不平整及缺乏电压控制而出现杂乱的倒向，需要在 CF 基板一侧用很大一块面积的黑色矩阵（Black Matrix，BM）遮挡。

COA（Color filter On Array）是一种将 CF 基板上的色阻层制备于阵列基板上的技术，COA 结构因减小了像素电极与金属走线的耦合，金属线上信号的延迟状况得到改善。COA 结构可明显减小寄生电容大小，并提高面板开口率，改善面板显示品质。

30 请参阅图 1，为一种现有 COA 型液晶面板的剖面示意图，主要包括阵列基板 100、与所述阵列基板 100 相对设置的玻璃基板 200、及位于所述阵列基板 100 与玻璃基板 200 之间的液晶层 300。

图 2 为图 1 中的 COA 型液晶面板的阵列基板 100 的俯视示意图。所述

阵列基板 100 包括红、绿、蓝色子像素区域，每一子像素区域包括基板 110、
设于所述基板 110 上的非晶硅层 210、设于所述非晶硅层 210 与基板 110 上的
缓冲层 310、位于所述非晶硅层 210 上方设于所述缓冲层 310 上的多晶硅
层 400、设于所述多晶硅层 400 与缓冲层 310 上的栅极绝缘层 510、位于所
5 述多晶硅层 400 上方设于所述栅极绝缘层 510 上的栅极 500、设于所述栅极
500 与栅极绝缘层 510 上的层间绝缘层 520、设于所述层间绝缘层 520 上的
源/漏极 600、设于所述层间绝缘层 520 上与所述源/漏极 600 相间隔的信号
线 700、设于所述源/漏极 600、信号线 700、及层间绝缘层 520 上的钝化层
530、设于所述钝化层 530 上的色阻层 540、及设于所述色阻层 540 上的像
10 素电极层 800。

所述多晶硅层 400 包括沟道 430、位于沟道 430 两侧的两 N 型轻掺杂
区域 410、及位于两 N 型轻掺杂区域 410 外侧的两 N 型重掺杂区域 420，
所述层间绝缘层 520、及栅极绝缘层 510 对应所述 N 型重掺杂区域 420 的
上方设有第一过孔 610，所述色阻层 540、及钝化层 530 上对应所述源/漏极
15 600 的上方设有第二过孔 810，所述源/漏极 600 分别经由所述第一过孔 610
与所述 N 型重掺杂区域 420 相接触，所述像素电极层 800 经由所述第二过
孔 810 与所述源/漏极 600 相接触。所述玻璃基板 200 上设有黑色矩阵 910，
所述黑色矩阵 910 上设有公共电极层 900。

该现有 COA 型液晶面板中，色阻层 540 对应所述红、绿、蓝色子像素
20 区域分别形成红、绿、蓝色阻块，相邻色阻块之间在制程过程中会产生一
定程度的交接区域 640，交接区域 640 上方的液晶会因地形差异而出现倒向
错乱，因而交接区域 640 上方采用玻璃基板 200 上的黑色矩阵 910 遮挡，
但设置黑色矩阵 910 会损失掉很大一部分的开口率。

25 发明内容

本发明的目的在于提供一种 COA 型液晶面板的制作方法，不需要单独
制作黑色矩阵，可简化制程，提高开口率，同时可避免阵列基板与玻璃基
板对位不准或曲面显示中因面板弯曲而导致的漏光。

本发明的另一目的在于提供一种 COA 型液晶面板，结构简单，开口率
30 高，能耗较低。

为实现上述目的，本发明提供一种 COA 型液晶面板的制作方法，包括
如下步骤：

步骤 1、提供阵列基板与玻璃基板；

所述阵列基板包括红、绿、蓝色子像素区域，每一子像素区域包括基

板、设于所述基板上的非晶硅层、设于所述非晶硅层与基板上的缓冲层、设于所述缓冲层上且对应所述非晶硅层设置的多晶硅层、设于所述多晶硅层与缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应所述多晶硅层设置的栅极、设于所述栅极绝缘层上的扫描线、设于所述栅极、扫描线与栅极绝缘层上的层间绝缘层、设于所述层间绝缘层上的源/漏极、及设于所述层间绝缘层上且在水平方向上与所述扫描线垂直交叉排列的信号线；

所述层间绝缘层、及栅极绝缘层上对应所述多晶硅层的上方形成有第一过孔，所述源/漏极分别经由所述第一过孔与所述多晶硅层相接触；

步骤 2、在所述源/漏极、信号线、及层间绝缘层上形成钝化层；

10 步骤 3、在所述钝化层上形成色阻层；

所述色阻层对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块，横向排列的相邻的两色阻块之间形成第一交接区域，所述第一交接区域位于所述信号线上方，纵向排列的相邻的两色阻块之间形成第二交接区域，所述第二交接区域位于所述扫描线上方；

15 步骤 4、在所述色阻层上形成平坦层，并在所述平坦层、色阻层、及钝化层上对应所述源/漏极的上方形成第二过孔；

步骤 5、在所述平坦层上沉积并图案化像素电极层，在所述玻璃基板上形成公共电极层；

20 所述像素电极层经由所述第二过孔与所述源/漏极相接触，所述像素电极层包括分别位于各子像素区域的像素电极块，所述像素电极块的横向边界位于所述扫描线上方，纵向边界位于所述信号线上方；

步骤 6、将所述阵列基板与玻璃基板对组，并灌入液晶层。

25 所述多晶硅层包括沟道、位于沟道两侧的两 N 型轻掺杂区域、及分别位于两 N 型轻掺杂区域外侧的两 N 型重掺杂区域，所述第一过孔对应设于 N 型重掺杂区域的上方，所述源/漏极分别经由所述第一过孔与 N 型重掺杂区域相接触。

所述步骤 2 采用化学气相沉积法形成所述钝化层。

所述步骤 3 采用涂布制程形成所述色阻层。

30 所述步骤 4 采用涂布制程形成所述平坦层，所述平坦层为透明有机材料。

所述步骤 5 采用物理气相沉积法形成所述像素电极层，所述像素电极层、及公共电极层的材料均为氧化铟锡。

本发明还提供一种 COA 型液晶面板，包括阵列基板、与所述阵列基板相对设置的玻璃基板、及位于所述阵列基板与玻璃基板之间的液晶层；

所述阵列基板包括红、绿、蓝色子像素区域，每一子像素区域包括基板、设于所述基板上的非晶硅层、设于所述非晶硅层与基板上的缓冲层、设于所述缓冲层上且对应所述非晶硅层设置的多晶硅层、设于所述多晶硅层与缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应所述多晶硅层设置的栅极、设于所述栅极绝缘层上的扫描线、设于所述栅极、扫描线与栅极绝缘层上的层间绝缘层、设于所述层间绝缘层上的源/漏极、设于所述层间绝缘层上且在水平方向上与所述扫描线垂直交叉排列的信号线、设于所述源/漏极、信号线、及层间绝缘层上的钝化层、设于所述钝化层上的色阻层、设于所述色阻层上的平坦层、及设于所述平坦层上的像素电极层；

所述层间绝缘层、及栅极绝缘层上对应所述多晶硅层的上方形成有第一过孔，所述平坦层、色阻层、及钝化层上对应所述源/漏极的上方形成有第二过孔；所述源/漏极分别经由所述第一过孔与所述多晶硅层相接触，所述像素电极层经由所述第二过孔与所述源/漏极相接触；

所述色阻层对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块，横向排列的相邻的两色阻块之间形成第一交接区域，所述第一交接区域位于所述信号线上方，纵向排列的相邻的两色阻块之间形成第二交接区域，所述第二交接区域位于所述扫描线上方；所述像素电极层包括分别位于各子像素区域的像素电极块，所述像素电极块的横向边界位于所述扫描线上方，纵向边界位于所述信号线上方。

所述多晶硅层包括沟道、位于沟道两侧的两 N 型轻掺杂区域、及分别位于两 N 型轻掺杂区域外侧的两 N 型重掺杂区域，所述第一过孔对应设于 N 型重掺杂区域的上方，所述源/漏极分别经由所述第一过孔与 N 型重掺杂区域相接触。

所述平坦层为透明有机材料。

所述玻璃基板上设有公共电极层；所述素电极层、及公共电极层的材料均为氧化铟锡。

本发明还提供一种 COA 型液晶面板，包括阵列基板、与所述阵列基板相对设置的玻璃基板、及位于所述阵列基板与玻璃基板之间的液晶层；

所述阵列基板包括红、绿、蓝色子像素区域，每一子像素区域包括基板、设于所述基板上的非晶硅层、设于所述非晶硅层与基板上的缓冲层、设于所述缓冲层上且对应所述非晶硅层设置的多晶硅层、设于所述多晶硅层与缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应所述多晶硅层设置的栅极、设于所述栅极绝缘层上的扫描线、设于所述栅极、扫描线与栅极绝缘层上的层间绝缘层、设于所述层间绝缘层上的源/漏极、设于所述

层间绝缘层上且在水平方向上与所述扫描线垂直交叉排列的信号线、设于所述源/漏极、信号线、及层间绝缘层上的钝化层、设于所述钝化层上的色阻层、设于所述色阻层上的平坦层、及设于所述平坦层上的像素电极层；

所述层间绝缘层、及栅极绝缘层上对应所述多晶硅层的上方形成有第一过孔，所述平坦层、色阻层、及钝化层上对应所述源/漏极的上方形成有第二过孔，所述源/漏极分别经由所述第一过孔与所述多晶硅层相接触，所述像素电极层经由所述第二过孔与所述源/漏极相接触；

所述色阻层对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块，横向排列的相邻的两色阻块之间形成第一交接区域，所述第一交接区域位于所述信号线上方，纵向排列的相邻的两色阻块之间形成第二交接区域，所述第二交接区域位于所述扫描线上方，所述像素电极层包括分别位于各子像素区域的像素电极块，所述像素电极块的横向边界位于所述扫描线上方，纵向边界位于所述信号线上方；

其中，所述多晶硅层包括沟道、位于沟道两侧的两 N 型轻掺杂区域、及分别位于两 N 型轻掺杂区域外侧的两 N 型重掺杂区域，所述第一过孔对应设于 N 型重掺杂区域的上方，所述源/漏极分别经由所述第一过孔与 N 型重掺杂区域相接触；

其中，所述平坦层为透明有机材料。

本发明的有益效果：本发明的 COA 型液晶面板及其制作方法，通过在色阻层上形成一层平坦层，消除了相邻色阻块之间因重叠产生的断差，并在平坦层上形成像素电极层，使像素电极层位于各子像素区域的像素电极块的横向边界位于扫描线上方，纵向边界位于信号线上方，从而使阵列基板在横向上靠扫描线自身遮挡漏光，在纵向上靠信号线自身遮挡漏光，不需要再使用黑色矩阵遮挡漏光，从而实现简化制程，提高开口率，并且在多晶硅层的上、下方分别设置栅极和非晶硅层以遮挡光线，以防止沟道处产生光漏电从而对液晶层造成影响，同时可避免阵列基板与玻璃基板对位不准或曲面显示中因面板弯曲而导致的漏光。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。

附图中，

图 1 为一种现有 COA 型液晶面板的剖面示意图；

图 2 为图 1 中 COA 型液晶面板的阵列基板的俯视示意图；

图 3 为本发明 COA 型液晶面板的制作方法的流程图；

5 图 4 为本发明 COA 型液晶面板的制作方法的步骤 1 的示意图；

图 5 为本发明 COA 型液晶面板的制作方法的步骤 2 的示意图；

图 6 为本发明 COA 型液晶面板的制作方法的步骤 3 的示意图；

图 7 为本发明 COA 型液晶面板的制作方法的步骤 4 的示意图；

图 8 为本发明 COA 型液晶面板的制作方法的步骤 5 的示意图；

10 图 9 为本发明 COA 型液晶面板的制作方法的步骤 6 的示意图暨本发明 COA 型液晶面板的剖面示意图；

图 10 为本发明 COA 型液晶面板的阵列基板的俯视示意图。

具体实施方式

15 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图 3，本发明提供一种 COA 型液晶面板的制作方法，包括如下步骤：

步骤 1、如图 4 所示，提供阵列基板 1 与玻璃基板 2。

20 具体地，所述阵列基板 1 包括红、绿、蓝色子像素区域，每一子像素区域包括基板 11、设于所述基板 11 上的非晶硅层 21、设于所述非晶硅层 21 与基板 11 上的缓冲层 31、设于所述缓冲层 31 上且对应所述非晶硅层 21 设置的多晶硅层 4、设于所述多晶硅层 4 与缓冲层 31 上的栅极绝缘层 51、
25 设于所述栅极绝缘层 51 上且对应所述多晶硅层 4 设置的栅极 5、设于所述栅极绝缘层 51 上的扫描线 35、设于所述栅极 5、扫描线 35 与栅极绝缘层 51 上的层间绝缘层 52、设于所述层间绝缘层 52 上的源/漏极 6、及设于所述层间绝缘层 52 上且在水平方向上与所述扫描线 35 垂直交叉排列的信号线 7。

30 所述层间绝缘层 52 及栅极绝缘层 51 上对应所述多晶硅层 4 的上方形成为第一过孔 61，所述源/漏极 6 分别经由所述第一过孔 61 与所述多晶硅层 4 相接触。

具体的，所述多晶硅层 4 包括沟道 43、位于沟道 43 两侧的两 N 型轻掺杂区域 41、及分别位于两 N 型轻掺杂区域 41 外侧的两 N 型重掺杂区域 42，所述第一过孔 61 对应设于 N 型重掺杂区域 42 的上方，所述源/漏极 6

分别经由所述第一过孔 61 与 N 型重掺杂区域 42 相接触。

具体的, 所述信号线 7 与扫描线 35 的材料为铝、钼或铜等金属材料。

步骤 2、如图 5 所示, 在所述源/漏极 6、信号线 7、及层间绝缘层 52 上形成钝化层 53。

5 具体地, 采用化学气相沉积 (CVD) 法形成所述钝化层 53。

步骤 3、如图 6 所示, 在所述钝化层 53 上形成色阻层 54。

具体地, 所述色阻层 54 对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块, 横向排列的相邻的两色阻块之间形成第一交接区域 64, 所述第一交接区域 64 位于所述信号线 7 上方, 纵向排列的相邻的两色阻块之间形成第二交接区域, 所述第二交接区域位于所述扫描线 35 上方, 从而省
10 略了横向与纵向的黑色矩阵, 实现扫描线与信号线自遮光。

具体地, 采用涂布制程形成所述色阻层 54。

步骤 4、如图 7 所示, 在所述色阻层 54 上形成平坦层 55, 并在所述平坦层 55、色阻层 54、及钝化层 53 上对应所述源/漏极 6 的上方形形成第二过
15 孔 81。

具体地, 采用涂布制程形成所述平坦层 55, 所述平坦层 55 为透明有机材料。

步骤 5、如图 8 所示, 在所述平坦层 55 上沉积并图案化像素电极层 8, 在所述玻璃基板 2 上形成公共电极层 9。

20 所述像素电极层 8 经由所述第二过孔 81 与所述源/漏极 6 相接触, 所述像素电极层 8 包括分别位于各子像素区域的像素电极块, 所述像素电极块的横向边界位于所述扫描线 35 上方, 纵向边界位于所述信号线 7 上方。

具体地, 采用物理气相沉积 (PVD) 法形成所述像素电极层 8, 所述像素电极层 8、及公共电极层 9 的材料均为氧化铟锡 (ITO)。

25 步骤 6、如图 9 所示, 将所述阵列基板 1 与玻璃基板 2 对组, 并灌入液晶层 3。

具体地, 在阵列基板 1 和玻璃基板 2 对位时, 由于玻璃基板 2 上省去了黑色矩阵, 在简化制程的同时, 避免了因对位不准确而导致的漏光, 同时也避免了在曲面显示器中由于黑色矩阵在面板弯曲时发生偏移而导致的
30 漏光。

上述 COA 型液晶面板的制作方法, 通过在色阻层上形成一层平坦层, 消除了相邻色阻块之间因重叠产生的断差, 并在平坦层上形成像素电极层, 使像素电极层位于各子像素区域的像素电极块的横向边界位于扫描线上方, 纵向边界位于信号线上方, 从而使阵列基板在横向上靠扫描线自身

遮挡漏光，在纵向上靠信号线自身遮挡漏光，不需要再使用黑色矩阵遮挡漏光，从而实现简化制程，提高开口率，并且在多晶硅层的上、下方分别设置栅极和非晶硅层以遮挡光线，以防止沟道处产生光漏电从而对液晶层造成影响，同时可避免阵列基板与玻璃基板对位不准或曲面显示中因面板弯曲而导致的漏光。

请同时参阅图 9、图 10，本发明还提供一种 COA 型液晶面板，包括阵列基板 1、与所述阵列基板 1 相对设置的玻璃基板 2、及位于所述阵列基板 1 与玻璃基板 2 之间的液晶层 3。

具体地，所述阵列基板 1 包括红、绿、蓝色子像素区域，每一子像素区域包括基板 11、设于所述基板 11 上的非晶硅层 21、设于所述非晶硅层 21 与基板 11 上的缓冲层 31、设于所述缓冲层 31 上且对应所述非晶硅层 21 设置的多晶硅层 4、设于所述多晶硅层 4 与缓冲层 31 上的栅极绝缘层 51、设于所述栅极绝缘层 51 上且对应所述多晶硅层 4 设置的栅极 5、设于所述栅极绝缘层 51 上的扫描线 35、设于所述栅极 5、扫描线 35 与栅极绝缘层 51 上的层间绝缘层 52、设于所述层间绝缘层 52 上的源/漏极 6、设于所述层间绝缘层 52 上且在水平方向上与所述扫描线 35 垂直交叉排列的信号线 7、设于所述源/漏极 6、信号线 7、及层间绝缘层 52 上的钝化层 53、设于所述钝化层 53 上的色阻层 54、设于所述色阻层 54 上的平坦层 55、及设于所述平坦层 55 上的像素电极层 8。

所述层间绝缘层 52、及栅极绝缘层 51 上对应所述多晶硅层 4 的上方形形成有第一过孔 61，所述平坦层 55、色阻层 54、及钝化层 53 上对应所述源/漏极 6 的上方形形成有第二过孔 81，所述源/漏极 6 分别经由所述第一过孔 61 与所述多晶硅层 4 相接触，所述像素电极层 8 经由所述第二过孔 81 与所述源/漏极 6 相接触。

具体地，所述多晶硅层 4 包括沟道 43、位于沟道 43 两侧的两 N 型轻掺杂区域 41、及分别位于两 N 型轻掺杂区域 41 外侧的两 N 型重掺杂区域 42，所述第一过孔 61 对应设于 N 型重掺杂区域 42 的上方，所述源/漏极 6 分别经由所述第一过孔 61 与 N 型重掺杂区域 42 相接触。

所述色阻层 54 对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块，横向排列的相邻的两色阻块之间形成第一交接区域 64，所述第一交接区域 64 位于所述信号线 7 上方，纵向排列的相邻的两色阻块之间形成第二交接区域，所述第二交接区域位于所述扫描线 35 上方，所述像素电极层 8 包括分别位于各子像素区域的像素电极块，所述像素电极块的横向边界位于所述扫描线 35 上方，纵向边界位于所述信号线 7 上方。

具体地，所述平坦层 55 为透明有机材料；所述信号线 7 与扫描线 35 的材料为铝、钼或铜等金属材料。

具体地，所述玻璃基板 2 上设有公共电极层 9，所述像素电极层 8、及公共电极层 9 的材料均为氧化铟锡。

5 上述 COA 型液晶面板，通过在色阻层上形成一层平坦层，消除了相邻色阻块之间因重叠产生的断差，并在平坦层上形成像素电极层，使像素电极层位于各子像素区域的像素电极块的横向边界位于扫描线上方，纵向边界位于信号线上方，从而使阵列基板在横向上靠扫描线自身遮挡漏光，在纵向上靠信号线自身遮挡漏光，不需要再使用黑色矩阵遮挡漏光，从而实现简化制程，提高开口率，并且在多晶硅层的上、下方分别设置栅极和非晶硅层以遮挡光线，以防止沟道处产生光漏电从而对液晶层造成影响，同时可避免阵列基板与玻璃基板对位不准或曲面显示中因面板弯曲而导致的漏光。

15 综上所述，本发明的 COA 型液晶面板及其制作方法，通过在色阻层上形成一层平坦层，消除了相邻色阻块之间因重叠产生的断差，并在平坦层上形成像素电极层，使像素电极层位于各子像素区域的像素电极块的横向边界位于扫描线上方，纵向边界位于信号线上方，从而使阵列基板在横向上靠扫描线自身遮挡漏光，在纵向上靠信号线自身遮挡漏光，不需要再使用黑色矩阵遮挡漏光，从而实现简化制程，提高开口率，并且在多晶硅层的上、下方分别设置栅极和非晶硅层以遮挡光线，以防止沟道处产生光漏电从而对液晶层造成影响，同时可避免阵列基板与玻璃基板对位不准或曲面显示中因面板弯曲而导致的漏光。

25 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

权 利 要 求

1、一种 COA 型液晶面板的制作方法，包括如下步骤：

步骤 1、提供阵列基板与玻璃基板；

- 5 所述阵列基板包括红、绿、蓝色子像素区域，每一子像素区域包括基板、设于所述基板上的非晶硅层、设于所述非晶硅层与基板上的缓冲层、设于所述缓冲层上且对应所述非晶硅层设置的多晶硅层、设于所述多晶硅层与缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应所述多晶硅层设置的栅极、设于所述栅极绝缘层上的扫描线、设于所述栅极、扫描线与
- 10 栅极绝缘层上的层间绝缘层、设于所述层间绝缘层上的源/漏极、及设于所述层间绝缘层上且在水平方向上与所述扫描线垂直交叉排列的信号线；

所述层间绝缘层、及栅极绝缘层上对应所述多晶硅层的上方形成有第一过孔，所述源/漏极分别经由所述第一过孔与所述多晶硅层相接触；

步骤 2、在所述源/漏极、信号线、及层间绝缘层上形成钝化层；

- 15 步骤 3、在所述钝化层上形成色阻层；

所述色阻层对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块，横向排列的相邻的两色阻块之间形成第一交接区域，所述第一交接区域位于所述信号线上方，纵向排列的相邻的两色阻块之间形成第二交接区域，所述第二交接区域位于所述扫描线上方；

- 20 步骤 4、在所述色阻层上形成平坦层，并在所述平坦层、色阻层、及钝化层上对应所述源/漏极的上方形成第二过孔；

步骤 5、在所述平坦层上沉积并图案化像素电极层，在所述玻璃基板上形成公共电极层；

- 25 所述像素电极层经由所述第二过孔与所述源/漏极相接触，所述像素电极层包括分别位于各子像素区域的像素电极块，所述像素电极块的横向边界位于所述扫描线上方，纵向边界位于所述信号线上方；

步骤 6、将所述阵列基板与玻璃基板对组，并灌入液晶层。

- 30 2、如权利要求 1 所述的 COA 型液晶面板的制作方法，其中，所述多晶硅层包括沟道、位于沟道两侧的两 N 型轻掺杂区域、及分别位于两 N 型轻掺杂区域外侧的两 N 型重掺杂区域，所述第一过孔对应设于 N 型重掺杂区域的上方，所述源/漏极分别经由所述第一过孔与 N 型重掺杂区域相接触。

3、如权利要求 1 所述的 COA 型液晶面板的制作方法，其中，所述步骤 2 采用化学气相沉积法形成所述钝化层。

4、如权利要求 1 所述的 COA 型液晶面板的制作方法，其中，所述步骤 3 采用涂布制程形成所述色阻层。

5、如权利要求 1 所述的 COA 型液晶面板的制作方法，其中，所述步骤 4 采用涂布制程形成所述平坦层，所述平坦层为透明有机材料。

5 6、如权利要求 1 所述的 COA 型液晶面板的制作方法，其中，所述步骤 5 采用物理气相沉积法形成所述像素电极层，所述像素电极层、及公共电极层的材料均为氧化铟锡。

7、一种 COA 型液晶面板，包括阵列基板、与所述阵列基板相对设置的玻璃基板、及位于所述阵列基板与玻璃基板之间的液晶层；

10 所述阵列基板包括红、绿、蓝色子像素区域，每一子像素区域包括基板、设于所述基板上的非晶硅层、设于所述非晶硅层与基板上的缓冲层、设于所述缓冲层上且对应所述非晶硅层设置的多晶硅层、设于所述多晶硅层与缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应所述多晶硅层设置的栅极、设于所述栅极绝缘层上的扫描线、设于所述栅极、扫描线与
15 栅极绝缘层上的层间绝缘层、设于所述层间绝缘层上的源/漏极、设于所述层间绝缘层上且在水平方向上与所述扫描线垂直交叉排列的信号线、设于所述源/漏极、信号线、及层间绝缘层上的钝化层、设于所述钝化层上的色阻层、设于所述色阻层上的平坦层、及设于所述平坦层上的像素电极层；

所述层间绝缘层、及栅极绝缘层上对应所述多晶硅层的上方形成有第一过孔，所述平坦层、色阻层、及钝化层上对应所述源/漏极的上方形成有第二过孔，所述源/漏极分别经由所述第一过孔与所述多晶硅层相接触，所述像素电极层经由所述第二过孔与所述源/漏极相接触；

所述色阻层对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块，横向排列的相邻的两色阻块之间形成第一交接区域，所述第一交接
25 区域位于所述信号线上方，纵向排列的相邻的两色阻块之间形成第二交接区域，所述第二交接区域位于所述扫描线上方，所述像素电极层包括分别位于各子像素区域的像素电极块，所述像素电极块的横向边界位于所述扫描线上方，纵向边界位于所述信号线上方。

8、如权利要求 7 所述的 COA 型液晶面板，其中，所述多晶硅层包括
30 沟道、位于沟道两侧的两 N 型轻掺杂区域、及分别位于两 N 型轻掺杂区域外侧的两 N 型重掺杂区域，所述第一过孔对应设于 N 型重掺杂区域的上方，所述源/漏极分别经由所述第一过孔与 N 型重掺杂区域相接触。

9、如权利要求 7 所述的 COA 型液晶面板，其中，所述平坦层为透明有机材料。

10、如权利要求 7 所述的 COA 型液晶面板，其中，所述玻璃基板上设有公共电极层；所述素电极层、及公共电极层的材料均为氧化铟锡。

11、一种 COA 型液晶面板，包括阵列基板、与所述阵列基板相对设置的玻璃基板、及位于所述阵列基板与玻璃基板之间的液晶层；

5 所述阵列基板包括红、绿、蓝色子像素区域，每一子像素区域包括基板、设于所述基板上的非晶硅层、设于所述非晶硅层与基板上的缓冲层、设于所述缓冲层上且对应所述非晶硅层设置的多晶硅层、设于所述多晶硅层与缓冲层上的栅极绝缘层、设于所述栅极绝缘层上且对应所述多晶硅层设置的栅极、设于所述栅极绝缘层上的扫描线、设于所述栅极、扫描线与
10 栅极绝缘层上的层间绝缘层、设于所述层间绝缘层上的源/漏极、设于所述层间绝缘层上且在水平方向上与所述扫描线垂直交叉排列的信号线、设于所述源/漏极、信号线、及层间绝缘层上的钝化层、设于所述钝化层上的色阻层、设于所述色阻层上的平坦层、及设于所述平坦层上的像素电极层(8)；

所述层间绝缘层、及栅极绝缘层上对应所述多晶硅层的上方形成有第一过孔，所述平坦层、色阻层、及钝化层上对应所述源/漏极的上方形成有
15 第二过孔，所述源/漏极分别经由所述第一过孔与所述多晶硅层相接触，所述像素电极层经由所述第二过孔与所述源/漏极相接触；

所述色阻层对应所述红、绿、蓝色子像素区域分别形成红、绿、蓝色阻块，横向排列的相邻的两色阻块之间形成第一交接区域，所述第一交接
20 区域位于所述信号线上方，纵向排列的相邻的两色阻块之间形成第二交接区域，所述第二交接区域位于所述扫描线上方，所述像素电极层包括分别位于各子像素区域的像素电极块，所述像素电极块的横向边界位于所述扫描线上方，纵向边界位于所述信号线上方；

其中，所述多晶硅层包括沟道、位于沟道两侧的两 N 型轻掺杂区域、
25 及分别位于两 N 型轻掺杂区域外侧的两 N 型重掺杂区域，所述第一过孔对应设于 N 型重掺杂区域的上方，所述源/漏极分别经由所述第一过孔与 N 型重掺杂区域相接触；

其中，所述平坦层为透明有机材料。

12、如权利要求 11 所述的 COA 型液晶面板，其中，所述玻璃基板上
30 设有公共电极层；所述素电极层、及公共电极层的材料均为氧化铟锡。




图1




图2



图3




图4




图5




图6






图7






图10

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2015/075852

A. CLASSIFICATION OF SUBJECT MATTER

G02F 1/1335 (2006.01) i; H01L 29/04 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F; H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI, EPODOC, CNPAT, CNKI; gate+, overlap+, resin, line?, scan+, colour+, pixel+, color+, data, coa, filter, conjoin+, liquid crystal, polysilicon, amorphous silicon

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 104375313 A (SHENZHEN HUAXING OPTOELECTRONIC TECHNOLOGY CO., LTD.) 25 February 2015 (25.02.2015) description, paragraphs [0024]-[0030] and figures 1 and 2	1-12
A	CN 101013239 A (AU OPTRONICS CORPORATION) 08 August 2007 (08.08.2007) the whole document	1-12
A	CN 102681260 A (LIANSHENG CHINA TECHNOLOGY CO.) 19 September 2012 (19.09.2012) the whole document	1-12
A	CN 102495504 A (SHENZHEN HUAXING OPTOELECTRONIC TECHNOLOGY CO., LTD.) 13 June 2012 (13.06.2012) the whole document	1-12
A	US 2011127531 A1 (KIM, DONG-GYU) 02 June 2011 (02.06.2011) the whole document	1-12

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	
“E” earlier application or patent but published on or after the international filing date	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	“&” document member of the same patent family

Date of the actual completion of the international search 11 November 2015	Date of mailing of the international search report 19 November 2015
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer FENG, Jinjing Telephone No. (86-10) 62413232

INTERNATIONAL SEARCH REPORTInternational application No.
PCT/CN2015/075852

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2007034879 A1 (PARK, HYEONG-JUN) 15 February 2007 (15.02.2007) the whole document	1-12

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2015/075852

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 104375313 A	25 February 2015	None	
CN 101013239 A	08 August 2007	None	
CN 102681260 A	19 September 2012	CN 102681260 B	29 April 2015
CN 102495504 A	13 June 2012	WO 2013091169 A1	27 June 2013
		US 2013153905 A1	20 June 2013
		US 8710504 B2	29 April 2014
US 2011127531 A1	02 June 2011	US 8884303 B2	11 November 2014
		KR 20110060567 A	08 June 2011
		US 2013292680 A1	07 November 2013
		US 8513071 B2	20 August 2013
US 2007034879 A1	15 February 2007	US 7522226 B2	21 April 2009
		JP 2007052419 A	01 March 2007
		KR 20070019457 A	15 February 2007

A. 主题的分类 G02F 1/1335(2006.01)i; H01L 29/04(2006.01)i 按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类																							
B. 检索领域 检索的最低限度文献(标明分类系统和分类号) G02F; H01L 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用)) WPI, EPODOC, CNPAT, CNKI: gate+, 重迭, 交接, 数据线, overlap+, 液晶, resin, 色阻, line?, scan+, 滤色, 顶栅, 栅极, 像素电极, colour+, 栅绝缘, 滤光, pixel+, color+, 多晶硅, data, 非晶硅, 栅电极, 像素, 重叠, coa, filter, 扫描线, 交叠, conjoin+																							
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>CN 104375313 A (深圳市华星光电技术有限公司) 2015年 2月 25日 (2015 - 02 - 25) 说明书第24-30段, 附图1, 2</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>CN 101013239 A (友达光电股份有限公司) 2007年 8月 8日 (2007 - 08 - 08) 全文</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>CN 102681260 A (联胜中国科技有限公司 等) 2012年 9月 19日 (2012 - 09 - 19) 全文</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>CN 102495504 A (深圳市华星光电技术有限公司) 2012年 6月 13日 (2012 - 06 - 13) 全文</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>US 2011127531 A1 (KIM, DONG-GYU) 2011年 6月 2日 (2011 - 06 - 02) 全文</td> <td>1-12</td> </tr> <tr> <td>A</td> <td>US 2007034879 A1 (PARK, HYEONG-JUN 等) 2007年 2月 15日 (2007 - 02 - 15) 全文</td> <td>1-12</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	A	CN 104375313 A (深圳市华星光电技术有限公司) 2015年 2月 25日 (2015 - 02 - 25) 说明书第24-30段, 附图1, 2	1-12	A	CN 101013239 A (友达光电股份有限公司) 2007年 8月 8日 (2007 - 08 - 08) 全文	1-12	A	CN 102681260 A (联胜中国科技有限公司 等) 2012年 9月 19日 (2012 - 09 - 19) 全文	1-12	A	CN 102495504 A (深圳市华星光电技术有限公司) 2012年 6月 13日 (2012 - 06 - 13) 全文	1-12	A	US 2011127531 A1 (KIM, DONG-GYU) 2011年 6月 2日 (2011 - 06 - 02) 全文	1-12	A	US 2007034879 A1 (PARK, HYEONG-JUN 等) 2007年 2月 15日 (2007 - 02 - 15) 全文	1-12
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																					
A	CN 104375313 A (深圳市华星光电技术有限公司) 2015年 2月 25日 (2015 - 02 - 25) 说明书第24-30段, 附图1, 2	1-12																					
A	CN 101013239 A (友达光电股份有限公司) 2007年 8月 8日 (2007 - 08 - 08) 全文	1-12																					
A	CN 102681260 A (联胜中国科技有限公司 等) 2012年 9月 19日 (2012 - 09 - 19) 全文	1-12																					
A	CN 102495504 A (深圳市华星光电技术有限公司) 2012年 6月 13日 (2012 - 06 - 13) 全文	1-12																					
A	US 2011127531 A1 (KIM, DONG-GYU) 2011年 6月 2日 (2011 - 06 - 02) 全文	1-12																					
A	US 2007034879 A1 (PARK, HYEONG-JUN 等) 2007年 2月 15日 (2007 - 02 - 15) 全文	1-12																					
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																							
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																							
国际检索实际完成的日期 2015年 11月 11日		国际检索报告邮寄日期 2015年 11月 19日																					
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 北京市海淀区蓟门桥西土城路6号 100088 中国 传真号 (86-10)62019451		授权官员 冯津京 电话号码 (86-10)62413232																					

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2015/075852

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	104375313	A	2015年 2月 25日	无			
CN	101013239	A	2007年 8月 8日	无			
CN	102681260	A	2012年 9月 19日	CN	102681260	B	2015年 4月 29日
CN	102495504	A	2012年 6月 13日	WO	2013091169	A1	2013年 6月 27日
				US	2013153905	A1	2013年 6月 20日
				US	8710504	B2	2014年 4月 29日
US	2011127531	A1	2011年 6月 2日	US	8884303	B2	2014年 11月 11日
				KR	20110060567	A	2011年 6月 8日
				US	2013292680	A1	2013年 11月 7日
				US	8513071	B2	2013年 8月 20日
US	2007034879	A1	2007年 2月 15日	US	7522226	B2	2009年 4月 21日
				JP	2007052419	A	2007年 3月 1日
				KR	20070019457	A	2007年 2月 15日