

公告本

404043

申請日期	88. 1. 27
案 號	88100999 88100999
類 別	H01L ²⁷ / ₀₀

A4
C4

(以上各欄由本局填註)

404043

發 明 專 利 說 明 書

一、發明 名稱	中 文	金氧半電晶體反向電流之節流
	英 文	REVERSE CURRENT THROTTLING OF A MOS TRANSISTOR
二、發明 創作人	姓 名	里查艾德華布契
	國 籍	美國
	住、居所	美國加州聖塔克拉拉市賴斯特路333號
三、申請人	姓 名 (名稱)	美商美士美積體產品公司
	國 籍	美國
	住、居所 (事務所)	美國加州陽光谷市山佳利歐大道120號
	代 表 人 姓 名	大衛 J. 佛樂格

裝
訂
線

經濟部中央標準局員工消費合作社印製

404043

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

國(地區) 申請專利，申請日期： 案號： ， 有 無主張優先權
 美國 1998年01月23日 09/012,516 有 無 主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明(1)

發明背景1. 發明範疇

本發明大體上與介面電路有關，尤其與一電路有關，該電路於輸出級金氧半電晶體中允許全正向電流並節流反向電流。

2. 發明資訊

金氧半導體(MOS)電晶體是一項雙向裝置。當開啓金氧半電晶體時，電流視ON電阻及跨越裝置的電壓差以正或反方向流動。於特定應用(例如：互補金氧半導體(CMOS)驅動器連接到多重合用線路)中，電流以同一方向自由流動，並且非常限制相反方向的電流流動。對於3伏特介面電路的一項發送驅動器應用中，需要組合低 V_{ds} (例如：0.2伏特)上的高正向驅動電流(例如：大於10毫安培)，及非常低(或零)的反向電流。正向電流定義為從正供應(V_{CC} ：電源電壓)經由金氧半導體設備流動到輸出的正電流，或是從輸出經由金氧半導體設備流動到負供應(V_{EE} 或接地)的正電流。除了跨越二極體(V_{be})的正向電降以外，二極體(p-n跨接)顯示所需的電路功能。

一啓用中的整流電路可以提供所需的功功能，但是，在決定金氧半電晶體是否應導電時，則會有精確性及磁滯問題。例如：將驅動器連接到多重合用線路之發送驅動器的應用中，金氧半電晶體必須可以防止反向電流的電位，反向電流形成的原因可能是外部電路拉出超過電源幹線的輸出、雜訊、或錯誤的線路終止所引起的環路。如果金氧半電

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

紙

五、發明說明(2)

晶體於超過電源幹線的輸出電壓關閉，則有能會流動有影響的反向電流(視金氧半電晶體ON電阻而定)，直到達到關閉電壓。

如果電源使用高輸出電阻(如同使用電池)，反向電流可能造成逆電荷電源，而損壞非可再充電的電池。無外部驅動輸出時，金氧半導體也必須適當運轉，而且，只有一項含有電阻的外部負載從短路向上排列，並且包含一開路。如果金氧半電晶體於輸出達到電源幹線電壓前完全關閉，則外部負載可能使輸出下降。外部負載會使輸出持續下降，直到再次打開金氧半導體裝置。從關閉到打開之間輸出電壓的差異是啓用中整流電流的磁滯。於輸出達到電源電壓之前關閉金氧半電晶體時，輸出將會「顫動」(關閉及打開電壓之間的振盪)。

圖1是一項先前技藝的圖解。請參閱圖中顯示4個串列連接的金氧半電晶體MP1、MP2、MN2及MN1。這是美國專利申請編號5,414,314中的低電壓金氧半電晶體驅動器，該專利發證給Thurber，並且讓渡給本發明受讓人。於電晶體正常開啓條件下，MP1及MN1維持完全打開(on)，並且個別將MP2及MN2切換成MP2開啓或MN2開啓，以驅動VOOUT為高電位或低電位，但是，MP2及MN2絕對不會一起開啓。

基本切換電路之MP1及MN1的加法提供一項用於啓用整流的裝置。MP1及MN1之加法的動力取代二極體以排除二極體的正向Vbe。於室溫下，正向Vbe通常大於0.8伏特。

五、發明說明(3)

此電壓被金氧半導體裝置的 V_{ds} (漏極到源極)電壓取代， V_{ds} 是與容量/強度有的變數，估計其容量通常不超過0.3伏特。

圖2是一項先前技藝輸出介面電路斷面的圖解。圖2顯示於P型基底使用隔離卡片格(pocket)的P-well處理來說明圖解。但是，輸出介面電路可能同時內建n-well處理。請參閱圖1及圖2，PMOS(P通道金氧半導體)裝置MP1及MP2以區域n卡片格10(n-pocket 10)隔離。n-pocket 10的電位是節點P1的電位，並且由MP1及MP2之共用源極14及16上的電壓維護，當MP1或MP2開啓，或是MP1及MP2同時開啓時，與p+(12)/n-(10)二極體DP1及p+(18)/n-(10)二極體DP2並聯。這些二極體被稱為「體二極體」並且憑藉建立金氧半導體裝置的半導體材料存在。再者，NMOS(N通道金氧半導體)裝置MN1及MN2以第二區域n卡片格20(n-pocket 20)隔離。n-pocket 20的電位維持在VCC。第二n-pocket(20)範圍內是包含NMOS裝置的P-well(p-)30。P-well 30的電位是節點W1的電位，並且由MN1及MN2之共用源極24及26上的電壓維護，當這些裝置其中一項開啓，或是同時開啓時，與p-(30)/n+(28)體二極體DN1及p-(30)/n+(22)體二極體DN2並聯。

重新參閱圖1，電壓感應檢測電路與VCC及GND有關的VOUT。於啓用整流的情況下，當確定VOUT在VCC或以上電壓，開GPI被連接到關閉MP1的節點P1。如果MP2

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(4)

ON，小型電流會從VOUT經過MP2流動，如果MP2 OFF，小型電流會從VOUT經過DP2流動，使節點P1充電到VOUT電壓量。充電到VOUT後，則沒有任何電流流動。

當確定VOUT在GND或以下電壓時，互補動作會接替NMOS部份的電路。此情況下，閘GN1被連接到關閉MN1的節點W1。如果MN2 ON，小型電流會從W1經過MN2流動，如果MN2 OFF，小型電流會從W1經過DN2流動，使W1放電到VOUT電壓量。

圖1及圖2中顯示的具體實施例會因上述現實環境的不精確而受損。即是，VOUT實際測量通常含有偏移錯誤。若要避免上述的「顫動」問題，測量必須偏壓以延遲關閉點，直到VOUT至少超過VCC(或GND)最壞情況的偏移錯誤。VOUT超過VCC(或GND)後，反向電流可以流動。於切換輸出的狀態點上，則可能流動有影響的反向電流，並且，在高阻抗電源的情況下，VCC(或GND)可能牽引VOUT，而無法發生「關閉」。

發明總結

本發明是一項裝置，用來確保金氧半電晶體中全部的電流以「正向」流動，並且，充分地降低(及/或排除)「反向」流動的電流。於一項具體實施例中，本發明是一項耦合到輸出級電晶體的電路，而該電晶體上面具有輸出電壓，以確保同一方向流動的電流並且節流反向流動的電流。電路包含一耦合到輸出電晶體的第一電路，當輸出電壓達到第一臨界電壓及接近幹線電壓時都會漸進關閉。電路更

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

錄

五、發明說明(5)

包含一耦合到輸出電晶體的第二電路，當輸出電壓達到第二臨界電壓，而且第二臨界電壓大於幹線電壓時會關閉。

圖式簡單說明

從下列本發明的詳細說明，可明顯看出本發明的特徵及優點：

圖1顯示先前技藝之輸出介面電路的圖解。

圖2顯示先前技藝之輸出介面電路的斷面圖解。

圖3A顯示本發明的PMOS檢測及控制電路元件的圖解。

圖3B顯示圖3A中各種電路元件信號的圖解。

圖4A顯示本發明的NMOS檢測及控制電路元件的圖解。

圖4B顯示圖4A中各種電路元件信號的圖解。

參考之具體實施例的說明

下列說明中，將許多細節分成4部份解說，以便於對本發明的徹底瞭解。但是，對於精通這些特殊細節之技藝者，則可以不需要這些說明來練習本發明。

運用本發明，於驅動器輸出電壓在電源電壓以下之正電流模式作業時，金氧半電晶體是完全開啓。當驅動器輸出電壓接近電源電壓的第一臨界電壓時，金氧半電晶體開始漸進關閉，驅動器的電阻將以反比例遞增到來自電輸送的驅動器輸出電壓。當驅動器輸出電壓與電源幹線電壓相同時，金氧半電晶體電阻在其最大有限值(其他同等電晶體在無限電阻)。於電源電壓之上的第二臨界電壓，金氧半電晶體是完全關閉。當金氧半電晶體在完全關閉的條件下，第一及第二臨界電壓之間有第三臨界電壓，當驅動器輸出電

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(6)

壓降至第三臨界電壓以下，金氧半電晶體切換回阻抗條件，其電阻再次視驅動器輸出電壓而定。

本發明解決電源反向驅動問題的方式，是在阻抗條件下以金氧半導體電阻作為設計參數。當金氧半電晶體在正電流模式時，本發明解決啓用中整流器中臨界電壓精確性問題的方式，是在關閉臨界電壓之前，於反向電流模式中運用漸進關閉及高ON阻抗。本發明解決因為漸進關閉模式中金氧半導體裝置電阻變換到補償有限驅動器輸出電壓之任何負載的驅動器輸出降低及「顫動」的問題。如果開放驅動器輸出(無限負載電阻)，則驅動器輸出電壓等於電源電壓。除非驅動器輸出電壓超過電源電壓，否則金氧半導體裝置電不會變成無限(完全關閉)。

圖3A顯示本發明的PMOS檢測及控制電路元件的圖解，並配合圖3B顯示圖3A中各種電路元件信號的圖解。檢測及控制電路元件耦合到圖1的驅動器電路(由MP1、MP2、MN1、及MN2所組成)並且控制PMOS面。請參考圖3A，比較器C1及放大器A1都會感測VOUT。電壓參考VCC-VS1耦合到A1的反相終端，而電壓參考VCC+VS2耦合到C1的非反相終端。IS1是一項電壓控制電流源，而IS2是一項固定電流源。IS1電流量範圍從IS2的0到N倍(其中N大於1)。只有在電流源有壓降時，正電流才能成為電流源，否則電流將會下降，但不會降為0，在此情況下，IS1及IS2都不是理想電流源。

檢測及控制電路元件操作是以VOUT說明，而VOUT是

五、發明說明(7)

從正好在 $VCC-VS1$ 之下的電壓量開始，到正好在 $VCC+VS2$ 之上的電壓量。為了明確說明，假設裝置 $MN1$ 及 $MN2$ 維持 OFF，及 $MP2$ 維持 ON。當 $VOUT$ 正好在 $VCC-VS1$ 之下時，比較器 $C1$ 的輸出 $COUT1$ 為高電位，如圖 3B。這造成裝置 $MP3$ 及 $MP5$ 成為 OFF，及 $MN7$ 成為 ON。由於 $MN7$ ON， $MP6$ 閘被拉低以打開 $MP6$ 成為 ON。此外，放大器 $A1$ 的輸出為低電位，造成 $IS1$ 沒有電流。裝置 $MP4$ 為二極體連接，並且視金氧半導體裝置及漏極電流 I_d 的強度而定，以 V_{ds} 或 V_{tp} (定義：PMOS 臨界值) 的正向壓降導電。因為 $IS2$ 為固定電流源且 $IS1$ 沒有提供電流，所以閘電壓 GPI 在 GND，而造成 MPI 完全開啓。

當 $VOUT$ 在 $VCC-VS1$ 及 VCC 之間的區域(圖 3B 中 A&C 點之間)時，電流源 $IS1$ 在 $VOUT$ 接近 VCC 時為線性導電。裝置 $MN7$ 及 $MP6$ 維持 ON 時，裝置 $MP3$ 及 $MP5$ 維持 OFF。當 $IS1$ 的電流量接近及超過 $IS2$ 的電流量時， MPI 的閘電壓 GPI 會急速上升。當節點 GPI 上的電壓上升時，電壓會接近 PMOS 閘臨界值(開始關閉 MPI 的臨界值)，以限制電流將 $VOUT$ 拉上。如果 $VOUT$ 沒有外部拉上，則會達到穩定點，此時 $VOUT$ 停止上升並且閘電壓 GPI 保持穩定。如果 $VOUT$ 沒有外部負載(GND)，則 $VOUT$ 會被拉到 VCC ；如果 $VOUT$ 有外部負載，則 $VOUT$ 會固定在接近 VCC 的電壓，此時經過負載的電流與經過 MPI 的電流平衡。如果有外部驅動器將 $VOUT$ 拉到 VCC 之上，則將會開始流動反向電流，即使反向電流已被 MPI 近臨界值閘驅動所限制。

五、發明說明(8)

當 VOUT 在 VCC 及 VCC+VS2 之間的區域(圖 3B 中 C&D 點之間)時，節點 GP1 上的電壓維持穩定並且 COUT1 維持高電位。當 VOUT 超過 VCC+VS2(超過圖 3 中的 D 點)時，比較器 C1 切換並且 COUT1 成爲低電位以開啓 MP3。運用 MP3 ON，可使節點 GP1 連接到節點 P1 以完全關閉 MP1。此外，運用低電位的 COUT1，可於裝置 MP5 ON 時使裝置 MN7 OFF。運用 MP5 ON，可使 MP6 OFF，但是，固定電流源 IS2 維持 ON。裝置 MP4、MP5、及 MP6 共同置於一項隔離 n- 卡片格中，其方法與 MP1 及 MP2 相同(請參閱圖 1 及圖 2)。當 GP1 大於 VCC 時，MP6 體二極體爲反向偏移，因此 OFF 時可防止反向電流經過 MP6。運用 MP1 及 MP6 OFF，可使節點 GP1 上的電壓遵循節點 P1 的電壓，接著遵循 VOUT，並且只有殘餘的電流經過 IS2 流動到 GND。

上述討論中，已假設 GP2 ON。於正向電流條件下，允許正向電流經過 MP1 流動。於反向電流條件下，允許節點 P1 的電壓遵循 VOUT 且幾乎沒有電壓差異。如果 MP2 已 OFF，則將防止正向電流，並且在反向電流條件下節點 P1 上的電壓遵循 VOUT，但是含有一項二極體的壓降(Vbe)，因而延遲比較器 C1 的切換直到 $VOUT = VCC + VS2 + Vbe$ 。

上述討論電路功能行爲的說明響應 VOUT。下列的說明討論參數效能，該參數效能允許設計者調整檢測及控制電路以符合特定需求。上述的討論中顯示 VOUT(及節點 P1

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

上的電壓)存在於VCC及VCC+VS2之間的區域。在此區域中，MP1為ON，且MP1含有接近PMOS臨界值的閘電壓。此條件允許一限制反向電流流動。最重要的是MP1中建立反向電流最大量的能力。其方法是使用二極體連接裝置MP4，並且固定電流源IS2形成MP1定標電流鏡的近似值。這是一項主要的近似值，因為兩項金氧半導體裝置MP1及MP4的作業點完全不同。

運用閘到漏極的連接，可使MP4在飽和邊緣，運用Vds等於PMOS臨界值(Vtp)，可使MP4在IS2電流量。MP1有非常低的Vds，其幾乎與MP4相同的閘到源極(Vgs)電壓，並且是在三極真空管區域中。次要性的是MP4的來源是與IS1及MP6串聯到VCC。兩項都有小型、非零的壓降，該壓降從MP4的有效Vgs扣除。當VOUT及節點P1上的電壓上升到VCC以上時，則會加到MP1的有效Vgs。除此以外，有不同的體效應偏移每項金氧半導體裝置的臨界值。最後結果是，當鏡射MP1能力不理想時，其足夠作為一項裝置以用於建立對MP1反向電流的作業限制。電壓源VS1及VS2個別等於A1及C1中的內建偏移，並且提供一項裝置以用於調整功能切換點。這些切換點提供與反向偏移點有關的緩衝區域，並且排除對電壓或電流檢測精確度的需要。

為了完成，假設MP2為ON，當VOUT從大於VCC+VS2的電壓量橫過小於VCC-VS1的電壓量時，檢查電路的行為是有益的。比較器C1的磁滯出現在VCC以上的上升輸入

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

編

五、發明說明(10)

及VCC以下的下降輸入的參考。當VOOUT下降(圖3B中的D&B點之間)時，電路不會改變狀態並且MPI維持OFF，直到VOOUT及節點P1上的電壓小於VCC並且大於VCC-VS1。一旦VOOUT下降到C1臨界值以下(B點的左側)，COUT1成爲高電位並且節點GPI上的電壓下降到其本身的線性範圍，以運用限制的電流流動開啓MPI。裝置MP5成爲OFF並且裝置MN7及MP6成爲ON。當VOOUT接近VCC-VS1時，節點GPI上的電壓持續下降，一旦通過VCC-VS1以下，節點GPI上的電壓在GND並且MPI是完全開啓。

圖4A顯示本發明的NMOS檢測及控制電路元件的圖解，並配合圖4B所顯示圖4A中各種電路元件信號的圖解。請參考圖4A，VOOUT耦合到比較器C2反放大器A2的反相終端。電壓參考GND+VS3及GND-VS4個別耦合到A2及C2的非反相終端。當IS3是一項固定電流源時，IS4是一項電壓控制電流源。IS4電流量範圍從IS3的0到N倍(其中N大於1)。只有在電流源有壓降時，正電流才能成爲電流源，否則電流將會下降，但不會降爲0，在此情況下，IS3及IS4都不是理想電流源。

檢測及控制電路元件操作是以VOOUT說明，而VOOUT是從正好在GND+VS3之上的電壓量開始，到正好在GND-VS4之下的電壓量。爲了明確說明，假設裝置MPI及MP2維持OFF，及MN2維持ON。當VOOUT正好在GND+VS3之上時，比較器C2的輸出COUT2爲低電位，如圖4B。這

五、發明說明(11)

造成裝置MN3及MN5成爲OFF，及MP7成爲ON。由於MP7 ON，MN6閘被拉高以打開MN6而成爲ON。此外，放大器A2的輸出爲低電位，造成IS4沒有電流。裝置MN4爲二極體連接，並且視金氧半導體裝置及漏極電流 I_d 的強度而定，以 V_{ds} 或 V_{tp} (定義：NMOS臨界值)的正向壓降導電。因爲IS3爲固定電流源且IS4沒有提供電流，所以閘電壓GN1在VCC，而造成MN1完全開啓。

當VOUT在GND+VS3及GND之間的區域(圖4B中A&C點之間)時，電流源IS4在VOUT接近GND時爲線性導電。裝置MP7及MN6維持ON時，裝置MN3及MN5維持OFF。當IS4的電流量接近及超過IS3的電流量時，MN1的閘電壓GN1會急速上升。當節點GN1上的電壓下降時，電壓會接近NMOS閘臨界值(開始關閉MN1的臨界值)，以限制電流將VOUT拉下。如果VOUT沒有外部拉下，則會達到穩定點，此時VOUT停止下降並且閘電壓GN1保持穩定。如果VOUT沒有外部負載(VCC)，則VOUT會被拉到GND。如果VOUT有外部負載，則VOUT會固定在接近GND的電壓，此時經過負載的電流與經過MN1的電流平衡。如果有外部驅動器將VOUT拉到GND之下，則將會開始流動反向電流，即使反向電流已被MN1近臨界值閘驅動所限制。

當VOUT在GND及GND-VS4之間(圖4B中C&D點之間)時，節點GN1上的電壓維持穩定並且COUT2維持低電位。當VOUT下降到GND-VS4之下(超過圖4中的D點)時，比較器C2切換並且COUT2成爲高電位以開啓MN3。運用

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

紙

五、發明說明 (12)

MN3 ON，可使節點GN1連接到節點W1以完全關閉MN1。此外，運用高電位的COUT2，可於裝置MN5 ON時使裝置MP7 OFF。運用MN5 ON，可使MN6 OFF，但是，固定電流源IS3維持ON。裝置MN4、MN5、及MN6共同置於一項隔離P-well中，其方法與MN1及MN2相同(請參閱圖1及圖2)。當GN1小於GND時，MN6體二極體為反向偏移，因此OFF時可防止反向電流經過MN6。運用MN1及MN6 OFF，可使節點GN1上的電壓遵循節點W1的電壓，接著遵循VOUT，並且只有殘餘的電流從VCC經過IS3流動。

上述討論中，已假設GN2 ON。於正向電流條件下，允許正向電流經過MN1流動。於反向電流條件下，允許節點W1的電壓遵循VOUT且幾乎沒有電壓差異。如果MN2已OFF，則將防止正向電流，並且在反向電流條件下節點W1上的電壓遵循VOUT，但是含有一個二極體的壓降(V_{be})，因而延遲比較器C2的切換直到 $VOUT = GND - VS4 - V_{be}$ 。

假設MN2為ON，VOUT現在從低於 $GND - VS4$ 的電壓量橫過大於 $GND + VS3$ 的電壓量。比較器C2的磁滯出現在GND以下的下降輸入及GND以上的上升輸入的參考。當VOUT上升(圖3B中的D&B點之間)時，電路不會改變狀態並且MN1維持OFF，直到VOUT及節點W1上的電壓小於GND並且大於 $GND + VS3$ 。一旦VOUT上升到C2臨界值以上(B點的左側)，COUT2成為低電位並且節點GN1上的電

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

結

五、發明說明 (13)

壓上升到其本身的線性範圍，以運用限制的電流流動開啓 MN1。裝置 MN5 成爲 OFF，並且裝置 MP7 及 MN6 成爲 ON。當 VOUT 接近 GND+VS3 時，節點 GN1 上的電壓持續下降，一旦通過 GND+VS3 以上，節點 GN1 上的電壓在 VCC 並且 MN1 是完全開啓。

說明確實示範之具體實施例並隨附圖解後，可以瞭解這樣的具體實施例僅僅是發明的例子而未限制發明，並且本發明未限制已顯示及說明的特定結構與排列，因爲技藝中的一般技術可能會出現各種修改。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

四、中文發明摘要(發明之名稱： 金氧半電晶體反向電流之節流)

本發明為一項裝置，用來確保金氧半電晶體中「正向」流動的全電流，並且充分降低(及 / 或排除)「反向」流動的電流。正向電降及反向電流可按裝置大小比率控制及決定。於一項具體實施例中，本發明是一項耦合到輸出級電晶體的電路，而該電晶體上面具有輸出電壓，以確保同一方向流動的電流並且節流反向流動的電流。電路包含一第一電路，用於耦合到輸出電晶體，當輸出電壓達到第一臨界電壓與接近幹線電壓時，都會漸進關閉。電路更包含一第二電路，用於耦合到輸出電晶體，當輸出電壓達到第二臨界電壓時，會關閉，其中第二臨界電壓大於幹線電壓。

英文發明摘要(發明之名稱： REVERSE CURRENT THROTTLING OF A MOS TRANSISTOR)

The invention is a means for ensuring full current flow in the "forward" direction in a MOS transistor, and substantially reducing (and/or eliminating) current flow in the "reverse" direction. The forward voltage drop and reverse current are controllable and are determined by ratios of device size. In one embodiment, the present invention is a circuit coupled to an output stage transistor having an output voltage thereon to ensure current flow in one direction and to throttle current flow in a reverse direction. The circuit includes a first circuit coupled to the output transistor to progressively turn off the same as the output voltage reaches a first threshold voltage and

四、中文發明摘要(發明之名稱:)

英文發明摘要(發明之名稱:)

approaches a rail voltage. The circuit further includes a second circuit coupled to the output transistor to turn off the same as the output voltage reaches a second threshold voltage where the second threshold voltage is greater than the rail voltage.

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

四、中文發明摘要(發明之名稱: 金氧半電晶體反向電流之節流)

本發明為一項裝置，用來確保金氧半電晶體中「正向」流動的全電流，並且充分降低(及 / 或排除)「反向」流動的電流。正向電降及反向電流可按裝置大小比率控制及決定。於一項具體實施例中，本發明是一項耦合到輸出級電晶體的電路，而該電晶體上面具有輸出電壓，以確保同一方向流動的電流並且節流反向流動的電流。電路包含一第一電路，用於耦合到輸出電晶體，當輸出電壓達到第一臨界電壓與接近幹線電壓時，都會漸進關閉。電路更包含一第二電路，用於耦合到輸出電晶體，當輸出電壓達到第二臨界電壓時，會關閉，其中第二臨界電壓大於幹線電壓。

(請先閱讀背面之注意事項再填寫本頁各欄)

英文發明摘要(發明之名稱: REVERSE CURRENT THROTTLING OF A MOS TRANSISTOR)

The invention is a means for ensuring full current flow in the "forward" direction in a MOS transistor, and substantially reducing (and/or eliminating) current flow in the "reverse" direction. The forward voltage drop and reverse current are controllable and are determined by ratios of device size. In one embodiment, the present invention is a circuit coupled to an output stage transistor having an output voltage thereon to ensure current flow in one direction and to throttle current flow in a reverse direction. The circuit includes a first circuit coupled to the output transistor to progressively turn off the same as the output voltage reaches a first threshold voltage and

四、中文發明摘要(發明之名稱:)

(請先閱讀背面之注意事項再填寫本頁各欄)

英文發明摘要(發明之名稱:)

approaches a rail voltage. The circuit further includes a second circuit coupled to the output transistor to turn off the same as the output voltage reaches a second threshold voltage where the second threshold voltage is greater than the rail voltage.

六、申請專利範圍

1. 一種電路，用於耦合到第一導電類型之輸出階段電晶體，該輸出階段電晶體包括一個閘、一個漏極、及一個具有輸出電壓的源極，該電路確保同一方向流動的電流並且節流反向流動的電流，包含：
 - 一第一電路，用於耦合到輸出電晶體，當輸出電壓達到第一臨界電壓與接近幹線電壓時都會漸進關閉；以及
 - 一第二電路，用於耦合到輸出電晶體，當輸出電壓達到第二臨界電壓時會關閉，其中第二臨界電壓大於幹線電壓。
2. 如申請專利範圍第1項之電路，其中第一導電類型的電晶體為P通道金屬氧化物半導體電晶體。
3. 如申請專利範圍第1項之電路，其中第一電路漸進關閉輸出電晶體，因為當輸出電壓接近幹線電壓時，輸出電晶體的電阻會對輸出電壓與幹線電壓之間的差成反比例遞增。
4. 如申請專利範圍第1項之電路，其中第一電路包含：
 - 一第一導電類型電晶體，其具有一個閘、一個源極、與及一個漏極，該閘及漏極被耦合到輸出電晶體的閘；以及
 - 一電流源耦合到電晶體的漏極；其中，當輸出電壓上升到幹線電壓及第二臨界電壓之間時，反向的最大電流可能設定作為電晶體的容量功能及電流源的電流量。
5. 如申請專利範圍第1項之電路，其中第一電路包含：

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

一 放大器，其具有一運用輸出電壓供應的非反向終端，並具有一運用第一臨界電壓供應的反向終端；

一 電壓控制電流源耦合到放大器的輸出，並耦合到具有幹線電壓的第一電源供應端；以及

一 電流鏡耦合到電壓控制電流源。

6. 如申請專利範圍第5項之電路，其中電流鏡包含：

一 第一導電類型電晶體，其具有一個閘、一個源極耦合到電壓控制電流源、與一個漏極耦合到電晶體閘與輸出電晶體閘；以及

一 第二電流源，其具有一第一終端耦合到電晶體的漏極與輸出電晶體的閘，與第二終端耦合到一第二電源供應端。

7. 如申請專利範圍第6項之電路，其中電壓控制電流源具有一電流量，其範圍從第二電流源電流量的0到N倍，其中N大於1。

8. 如申請專利範圍第1項之電路，其中第一電路包含：

一 放大器，具有一運用輸出電壓供應的非反向終端，以及具有一運用第一臨界電壓供應的反向終端；

一 電壓控制電流源耦合到放大器的輸出，並且耦合到具有幹線電壓的第一電源供應端；以及

一 第一導電類型電晶體，其具有一個閘、一個源極耦合到電壓控制電流源、與一個漏極耦合到電晶體閘與輸出電晶體閘；以及

一 第二電流源，其具有一第一終端耦合到電晶體漏極

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

與輸出電晶體閘，與第二終端耦合到第二電源供應端。

9. 如申請專利範圍第1項之電路，其中第二電路包含：
- 一比較器，其具有一運用第二臨界電壓供應的非反向終端，並具有一運用輸出電壓供應的反向終端；以及
 - 一電晶體耦合到比較器與輸出電晶體，該電晶體於輸出電壓實質上等於第二臨界電壓時，關閉輸出電晶體。
10. 如申請專利範圍第1項之電路，其中第二電路包含：
- 一比較器，具有一運用第二臨界電壓供應的非反向終端，以及具有一運用輸出電壓供應的反向終端；以及
 - 一第一導電類型電晶體，其具有一個閘、一個漏極、及一個源極，其中閘耦合到比較器的輸出，而漏極與源極耦合到輸出電晶體的閘與源極，該電晶體耦合到輸出電晶體之閘與源極，並於輸出電壓實質上等於第二臨界電壓時關閉。
11. 如申請專利範圍第1項之電路，其中第一電路包含：
- 一放大器，具有一運用輸出電壓供應的非反向終端，以及具有一運用第一臨界電壓供應的反向終端；
 - 一電壓控制電流源耦合到放大器的輸出，並且耦合到具有幹線電壓的第一電源供應端；
 - 一第一導電類型電晶體，其具有一個閘、一個源極耦合到電壓控制電流源、及一個漏極耦合到第一電晶體閘與輸出電晶體閘；以及
 - 一第二電流源，其具有一第一終端耦合到第一電晶體漏極與輸出電晶體閘，及第二終端耦合到第二電源供應

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

端。

12. 如申請專利範圍第11項之電路，其中第二電路包含：
- 一比較器，具有一運用第二臨界電壓供應的非反向終端，以及具有一運用輸出電壓供應的反向終端；以及
 - 一第二電晶體耦合到比較器與輸出電晶體，上述電晶體於輸出電壓實質上等於第二臨界電壓時關閉輸出電晶體。
13. 如申請專利範圍第12項之電路，其中更包含一第三電路耦合到第一及第二電路，第三電路於輸出電壓小於第二臨界電壓時啓動第一電路。
14. 如申請專利範圍第13項之電路，其中第三電路包含：
- 一第一導電類型之第三電晶體，其具有一個閘、一個漏極耦合到電壓控制電流源、與一個源極耦合到第一電晶體的源極：
 - 一第一導電類型之第四電晶體，其具有一個閘耦合到比較器的輸出、一個漏極耦合第三電晶體的閘、與一個源極耦合到第一電晶體的源極；以及
 - 一第一導電類型之第五電晶體，其具有一個閘耦合到第四電晶體的閘、一個漏極耦合第三電晶體的閘、與一個源極耦合到第二電源供應端。
15. 如申請專利範圍第14項之電路，其中當輸出電壓實質上等於或大於第二臨界電壓時，第三電晶體關閉以阻斷反向電流經電壓控制電流源而到幹線電壓。
16. 如申請專利範圍第14項之電路，其中第一導電類型的電

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

晶體為P通道金屬氧化物半導體電晶體，而第二導電類型的電晶體為N通道金屬氧化物半導體電晶體。

17. 一種電路，用於耦合到第一導電類型之輸出階段電晶體包括一個閘、一個漏極、與一個具有輸出電壓的源極，該電路確保同一方向流動的電流並且節流反向流動的電流，包含：

一第一電路，用於耦合到輸出電晶體，當輸出電壓達到第一臨界電壓與接近幹線電壓時都會漸進關閉；以及

一第二電路，用於耦合到輸出電晶體，當輸出電壓達到第二臨界電壓時會關閉，其中第二臨界電壓大於幹線電壓。

18. 如申請專利範圍第17項之電路，其中第一導電類型的電晶體為N通道金屬氧化物半導體電晶體。

19. 如申請專利範圍第17項之電路，其中第一電路漸進關閉輸出電晶體，如此，當輸出電壓接近幹線電壓時，輸出電晶體的電阻會對輸出電壓與幹線電壓之間的差成反比例遞增。

20. 如申請專利範圍第17項之電路，其中第一電路包含：

一第一導電類型電晶體，其具有一個閘、一個源極、與一個漏極，閘及漏極被耦合到輸出電晶體的閘；以及
一電流源耦合到電晶體的漏極；

其中，當輸出電壓下降到幹線電壓及第二臨界電壓之間時，反向的最大電流可能設定作為電晶體的容量功能及電流源的電流量。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

21. 如申請專利範圍第17項之電路，其中第一電路包含：
- 一放大器，其具有一運用第一臨界電壓供應的非反向終端，以及具有一運用輸出電壓供應的反向終端；
 - 一電壓控制電流源耦合到放大器的輸出，並且耦合到具有幹線電壓的第一電源供應端；以及
 - 一電流鏡耦合到電壓控制電流源。
22. 如申請專利範圍第21項之電路，其中電流鏡包含：
- 一第一導電類型電晶體，其具有一個閘、一個源極耦合到電壓控制電流源、與一個漏極耦合到電晶體閘與輸出電晶體閘；以及
 - 一第二電流源，其具有一第一終端耦合到電晶體的漏極與輸出電晶體的閘，與第二終端耦合到第二電源供應端。
23. 如申請專利範圍第22項之電路，其中電壓控制電流源具有一電流量，其範圍從第二電流源電流量的0到N倍，其中N大於1。
24. 如申請專利範圍第17項之電路，其中第一電路包含：
- 一放大器，其具有一運用第一臨界電壓供應的非反向終端，並具有一運用輸出電壓供應的反向終端；
 - 一電壓控制電流源耦合到放大器的輸出，並且耦合到具有幹線電壓的第一電源供應端；
 - 一第一導電類型電晶體，其具有一個閘、一個源極耦合到電壓控制電流源、與一個漏極耦合到電晶體閘與輸出電晶體閘；以及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

一第二電流源，其具有一第一終端耦合到電晶體的漏極與輸出電晶體的閘，與第二終端耦合到第二電源供應端。

25. 如申請專利範圍第17項之電路，其中第二電路包含：

一比較器，其具有一運用第二臨界電壓供應的非反向終端，並具有一運用輸出電壓供應的反向終端；以及

一電晶體耦合到比較器與輸出電晶體，該電晶體於輸出電壓實質上等於第二臨界電壓時，關閉輸出電晶體。

26. 如申請專利範圍第17項之電路，其中第二電路包含：

一比較器，其具有一運用第二臨界電壓供應的非反向終端，並具有一運用輸出電壓供應的反向終端；以及

一第一導電類型電晶體，其具有一個閘、一個漏極、及一個源極，閘耦合到比較器的輸出，並且漏極與源極耦合到輸出電晶體的閘與源極，上述耦合到輸出電晶體之閘與源極的電晶體於輸出電壓實質上等於第二臨界電壓時關閉。

27. 如申請專利範圍第17項之電路，其中第一電路包含：

一放大器，其具有一運用第一臨界電壓供應的非反向終端，並具有一運用輸出電壓供應的反向終端；

一電壓控制電流源耦合到放大器的輸出，並且耦合到具有幹線電壓的第一電源供應端；

一第1個第一導電類型電晶體，其具有一個閘、一個源極耦合到電壓控制電流源、與一個漏極耦合到第1個電晶體的閘與輸出電晶體的閘；以及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

一 第二電流源，其具有一第一終端耦合到第1個電晶體的漏極與輸出電晶體的閘，及一第二終端耦合到第二電源供應端。

28. 如申請專利範圍第27項之電路，其中第二電路包含：

一 比較器，具有一運用第二臨界電壓供應的非反向終端，以及具有一運用輸出電壓供應的反向終端；以及

一 第二電晶體耦合到比較器與輸出電晶體，該第二電晶體於輸出電壓實質上等於第二臨界電壓時關閉輸出電晶體。

29. 如申請專利範圍第28項之電路，其中更包含一第三電路耦合到第一及第二電路，第三電路於輸出電壓大於第二臨界電壓時啓動第一電路。

30. 如申請專利範圍第29項之電路，其中第三電路包含：

一 第一導電類型之第三電晶體，其具有一個閘、一個漏極耦合到電壓控制電流源、與一個源極耦合到第一電晶體的源極；

一 第一導電類型之第四電晶體，其具有一個閘耦合到比較器的輸出、一個漏極耦合第三電晶體的閘、與一個源極耦合到第一電晶體的源極；以及

一 第一導電類型之第五電晶體，其具有一個閘耦合到第四電晶體的閘、一個漏極耦合第三電晶體的閘、與一個源極耦合到第二電源供應端。

31. 如申請專利範圍第30項之電路，其中當輸出電壓實質上等於或小於第二臨界電壓時，第三電晶體關閉以阻斷反

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

向電流從幹線電壓經電壓控制電流源。

32. 如申請專利範圍第30項之電路，其中第一導電類型的電晶體為N通道金屬氧化物半導體電晶體，而第二導電類型的電晶體為P通道金屬氧化物半導體電晶體。

33. 一種確保同一方向流動之電流並節流反向流動之電流的方法，係於一源極與漏極間有壓差的輸出電晶體中，該方法是由下列步驟所組成：

a) 當輸出電壓達到第一臨界電壓並接近幹線電壓時，輸出電晶體的電阻會對輸出電壓與幹線電壓之間的差成反比例遞增，而漸進關閉輸出電晶體。

b) 當輸出電壓達到第二臨界電壓時關閉輸出電晶體，其中幹線電壓的電壓位於第一臨界電壓與第二臨界電壓之間。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

404043




圖 1 (先前技藝)




圖 2 (先前技藝)

404043




圖 4A




圖 4B