

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 1 区分

【発行日】平成28年4月21日(2016.4.21)

【公表番号】特表2015-514226(P2015-514226A)

【公表日】平成27年5月18日(2015.5.18)

【年通号数】公開・登録公報2015-033

【出願番号】特願2015-505804(P2015-505804)

【国際特許分類】

G 0 1 R 31/28 (2006.01)

H 0 1 L 25/065 (2006.01)

H 0 1 L 25/07 (2006.01)

H 0 1 L 25/18 (2006.01)

H 0 1 L 21/66 (2006.01)

【F I】

G 0 1 R 31/28 K

H 0 1 L 25/08 C

H 0 1 L 21/66 B

【手続補正書】

【提出日】平成28年3月2日(2016.3.2)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

マイクロエレクトロニクス基板をテストする方法であって、

マイクロエレクトロニクス基板に近接して第 1 の領域内に第 1 のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第 1 の主要面および前記第 1 の主要面とは逆方向を向いている第 2 の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第 1 の主要面から外側に延在する第 1 の領域、および前記第 2 の主要面から外側に延在する第 2 の領域を有する、ステップと、

前記第 1 の領域において前記第 1 のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第 1 のトランスレータが前記第 1 の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第 2 の領域において第 2 のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第 1 のトランスレータが前記第 1 の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第 1 のトランスレータで電氣的にアクセスするステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の第 1 の基板貫通ビアまたは第 2 の基板貫通ビアを前記第 2 のトランスレータで電氣的にアクセスするステップと

を含み、前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの一方を使用して、非通電ダイの基板貫通ビアに沿って信号を送送するステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの他方を使用して、前記信号を通電ダイへ伝送するステップと
を含むことを特徴とする方法。

【請求項 2】

マイクロエレクトロニクス基板をテストする方法であって、

マイクロエレクトロニクス基板に近接して第 1 の領域内に第 1 のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第 1 の主要面および前記第 1 の主要面とは逆方向を向いている第 2 の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第 1 の主要面から外側に延在する第 1 の領域、および前記第 2 の主要面から外側に延在する第 2 の領域を有する、ステップと、

前記第 1 の領域において前記第 1 のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第 1 のトランスレータが前記第 1 の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第 2 の領域において第 2 のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第 1 のトランスレータが前記第 1 の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第 1 のトランスレータで電氣的にアクセスするステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の前記基板貫通ビアを前記第 2 のトランスレータで電氣的にアクセスするステップと
を含み、

前記基板貫通ビアは第 1 の基板貫通ビアであり、前記第 1 の基板貫通ビアは第 1 のダイの一部であり、前記方法は、

前記第 1 のトランスレータからの信号を前記第 1 の基板貫通ビアを通して前記第 2 のトランスレータへ送ることと、

前記第 2 のトランスレータを使用して、前記第 1 の基板貫通ビアからの前記信号を前記第 2 の基板貫通ビアへ送ることと、

前記第 1 のトランスレータにおいて前記第 2 の基板貫通ビアからの前記信号を受信することと、

前記第 1 のトランスレータを使用して、前記第 2 の基板貫通ビアからの前記信号を前記マイクロエレクトロニクス基板の第 3 の基板貫通ビアへ送ることであって、前記第 3 の基板貫通ビアは、前記第 1 のダイとは異なる第 2 のダイの一部であることと

により積層ダイをシミュレーションするステップをさらに含むことを特徴とする方法。

【請求項 3】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、前記マイクロエレクトロニクス基板を前記第 1 のトランスレータおよび前記第 2 のトランスレータの両方で同時に電氣的にアクセスするステップを含むことを特徴とする請求項 1 または 2 に記載の方法。

【請求項 4】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップは、信号を前記第 1 の基板貫通ビアに沿って前記第 2 のトランスレータへ方向付けるステップを含み、前記マイクロエレクトロニクス基板を前記第 2 のトランスレータでアクセスするステップは、前記信号を受信するステップを含むことを特徴とする請求項 1 に記載の方法。

【請求項 5】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップは、信号を前記基板貫通ビアに沿って前記第 2 のトランスレータへ方向付けるステップを含み、前記マイクロエレクトロニクス基板を前記第 2 のトランスレータでアクセスするステップは、前記信号を受信するステップを含むことを特徴とする請求項 2 に記載の方法。

【請求項 6】

前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、前記第 1 のトランスレータから受信された前記信号または別の信号を前記第 1 のトランスレータへ方向付けるステップを含むことを特徴とする請求項 2 または 4 に記載の方法。

【請求項 7】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 2 のトランスレータにおいて前記第 1 のトランスレータから第 1 の信号を受信するステップと、

前記第 1 の信号を受信するステップに応答して、前記第 1 の信号または第 2 の信号を前記マイクロエレクトロニクス基板へ方向付けるステップとを含むことを特徴とする請求項 1 または 2 に記載の方法。

【請求項 8】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 2 のトランスレータにおいて前記第 1 のトランスレータから第 1 の信号を受信するステップと、

前記第 1 の信号を受信するステップに応答して、前記第 1 の信号または第 2 の信号を前記第 1 のトランスレータへ方向付けるステップとを含むことを特徴とする請求項 1 または 2 に記載の方法。

【請求項 9】

前記基板貫通ビアは第 1 の基板貫通ビアであり、前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 1 のトランスレータからの第 1 の信号を前記第 1 の基板貫通ビアに沿って方向付けるステップと、

前記第 2 のトランスレータにおいて前記第 1 のトランスレータからの第 1 の信号を受信するステップと、

前記第 1 の信号を受信するステップに応答して、前記第 1 の信号または第 2 の信号を前記第 2 の基板貫通ビアに沿って前記第 1 のトランスレータまたは前記マイクロエレクトロニクス基板へ方向付けるステップであって、前記第 2 の基板貫通ビアは、前記第 1 の基板貫通ビアとは異なっている、ステップとを含むことを特徴とする請求項 2 に記載の方法。

【請求項 10】

前記第 1 の基板貫通ビアは、前記第 1 の信号が方向付けられたとき通電されるダイの一部であり、前記第 2 の基板貫通ビアは、第 1 の信号または第 2 の信号が前記第 2 の基板貫通ビアに沿って方向付けられたとき通電されないダイの一部であることを特徴とする請求項 1 または 2 に記載の方法。

【請求項 11】

前記第 1 のトランスレータから前記第 2 のトランスレータにおいて受信された信号を、前記マイクロエレクトロニクス基板、前記第 1 のトランスレータおよび前記第 2 のトラン

スレータ以外のデバイスへ送るステップをさらに含むことを特徴とする請求項 1 または 2 に記載の方法。

【請求項 1 2】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの一方を使用して、未完成ダイの基板貫通ビアに沿って信号を伝送するステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの他方を使用して、前記信号を完成ダイへ伝送するステップと

を含むことを特徴とする請求項 1 に記載の方法。

【請求項 1 3】

前記マイクロエレクトロニクス基板により担持されているデバイスが、第 1 の基板貫通ビアに沿って第 1 の方向に移動する信号にアクセス可能であるが、前記第 1 の基板貫通ビアに沿って前記第 1 の方向と反対の第 2 の方向に移動する信号にアクセス不可能であり、前記マイクロエレクトロニクス基板を前記第 1 のトランスレータでアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの一方から他方へ信号を第 2 の基板貫通ビアに沿って前記第 2 の方向に伝送するステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの他方から前記信号を前記第 1 の基板貫通ビアに沿って前記第 1 の方向に方向付けるステップと

を含むことを特徴とする請求項 1 に記載の方法。

【請求項 1 4】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの一方を使用して、未完成ダイの基板貫通ビアに沿って信号を伝送するステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの他方を使用して、前記信号を完成ダイへ伝送するステップと

を含むことを特徴とする請求項 2 に記載の方法。

【請求項 1 5】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの一方を使用して、非通電ダイの基板貫通ビアに沿って信号を伝送するステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの他方を使用して、前記信号を通電ダイへ伝送するステップと

を含むことを特徴とする請求項 2 に記載の方法。

【請求項 1 6】

前記基板貫通ビアは第 1 の基板貫通ビアであり、前記マイクロエレクトロニクス基板により担持されているデバイスが、第 1 の基板貫通ビアに沿って第 1 の方向に移動する信号にアクセス可能であるが、前記第 1 の基板貫通ビアに沿って前記第 1 の方向と反対の第 2 の方向に移動する信号にアクセス不可能であり、前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの一方から他方へ信号を第 2 の基板貫通ビアに沿って前記第 2 の方向に伝送するステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの他方から前記信号を前記第 1 の基板貫通ビアに沿って前記第 1 の方向に方向付けるステップとを含むことを特徴とする請求項 2 に記載の方法。

【請求項 17】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

第 1 の信号を、前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの一方から基板貫通ビアを通して第 1 の方向に方向付けるステップと、

第 2 の信号を、前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの他方から基板貫通ビアを通して前記第 1 の方向と反対の第 2 の方向に方向付けるステップとを含むことを特徴とする請求項 1 または 2 に記載の方法。

【請求項 18】

前記第 1 のトランスレータは第 1 の厚さを有し、前記第 2 のトランスレータは、前記第 1 の厚さとは異なる第 2 の厚さを有することを特徴とする請求項 2 に記載の方法。

【請求項 19】

前記マイクロエレクトロニクス基板が移動するとき、前記第 2 のトランスレータを用いて前記マイクロエレクトロニクス基板を支持するステップをさらに含むことを特徴とする請求項 1 または 18 に記載の方法。

【請求項 20】

マイクロエレクトロニクス基板をテストする方法であって、

マイクロエレクトロニクス基板に近接して第 1 の領域内に第 1 のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第 1 の主要面および前記第 1 の主要面とは逆方向を向いている第 2 の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第 1 の主要面から外側に延在する第 1 の領域、および前記第 2 の主要面から外側に延在する第 2 の領域を有する、ステップと、

前記第 1 の領域において前記第 1 のトランスレータを前記マイクロエレクトロニクス基板に取外し可能に固定するステップと、

前記第 1 のトランスレータが前記第 1 の領域に配置されている間に、前記マイクロエレクトロニクス基板の少なくとも第 1 の基板貫通ビアを前記第 1 のトランスレータで電氣的にアクセスするステップと、

前記第 2 の領域において第 2 のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記マイクロエレクトロニクス基板の少なくとも前記第 1 の基板貫通ビアまたは第 2 の基板貫通ビアを前記第 2 のトランスレータで電氣的にアクセスするステップとを含む、

前記第 1 のトランスレータは、第 1 の厚さを有し、前記第 2 のトランスレータは、前記第 1 の厚さとは異なる第 2 の厚さを有することを特徴とする方法。

【請求項 21】

前記マイクロエレクトロニクス基板を前記第 1 のトランスレータで電氣的にアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、前記第 1 のトランスレータおよび前記第 2 のトランスレータの両方が前記マイクロエレクトロニクス基板に取外し可能に固定されている間に、前記マイクロエレクトロニクス基板を電氣的にアクセスするステップを含むことを特徴とする請求項 20 に記載の方法。

【請求項 22】

マイクロエレクトロニクス基板をテストする装置であって、

第 1 の主要面および前記第 1 の主要面とは逆方向を向いている第 2 の主要面を有するマイクロエレクトロニクス基板であって、前記マイクロエレクトロニクス基板を貫通して延

在する導電性の基板貫通ビアを有し、前記基板貫通ビアは、前記第 1 の主要面および前記第 2 の主要面の両方から電氣的にアクセス可能である、マイクロエレクトロニクス基板と、

前記マイクロエレクトロニクス基板に切離し可能に接続されておりかつ前記第 1 の主要面から外側に延在する第 1 の領域内に配置されている第 1 のトランスレータであって、前記第 1 の領域から前記基板貫通ビアにアクセスする第 1 の電気信号経路を含む、第 1 のトランスレータと、

前記第 1 のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第 2 のトランスレータであって、前記マイクロエレクトロニクス基板の前記第 2 の主要面から外側に延在する第 2 の領域内に配置されており、前記第 2 の領域から前記基板貫通ビアにアクセスする第 2 の電気信号経路を含む、第 2 のトランスレータとを含み、前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの少なくとも一方が部分ダイの基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする装置。

【請求項 2 3】

第 1 及び第 2 の主要面の反対側から電氣的にアクセス可能な基板貫通ビアを有するマイクロエレクトロニクス基板をテストするマイクロエレクトロニクス基板テスト装置であって、

前記マイクロエレクトロニクス基板に切離し可能に接続される第 1 のトランスレータであって、前記第 1 のトランスレータに配置され、前記第 1 の主要面に向かって前記基板貫通ビアにアクセスする第 1 の電気信号経路を含む、第 1 のトランスレータと、

前記第 1 のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第 2 のトランスレータであって、前記第 2 のトランスレータに配置されており、前記第 2 の主要面に向かって前記基板貫通ビアにアクセスする第 2 の電気信号経路を含む、第 2 のトランスレータとを含み、

前記第 1 のトランスレータは、前記マイクロエレクトロニクス基板の前記第 1 の主要面に接触して切り離し可能に固定され、

前記第 2 のトランスレータは、前記マイクロエレクトロニクス基板の前記第 2 の主要面に接触して切り離し可能に固定されることを特徴とする装置。

【請求項 2 4】

前記第 1 のトランスレータは、第 1 の厚さを有し、前記第 2 のトランスレータは、前記第 1 の厚さとは異なる第 2 の厚さを有することを特徴とする請求項 2 2 または 2 3 に記載の装置。

【請求項 2 5】

前記第 1 のトランスレータおよび前記第 2 のトランスレータは、どちらも部分ダイの 1 または複数の基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする請求項 2 2 に記載の装置。

【請求項 2 6】

前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第 1 のトランスレータおよび前記第 2 のトランスレータのうちの少なくとも一方が部分ダイの基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする請求項 2 3 に記載の装置。

【請求項 2 7】

前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第 1 のトランスレータおよび前記第 2 のトランスレータは、どちらも部分ダイの 1 または複数の基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスすることを特徴とする請求項 2 3 に記載の装置。

【請求項 2 8】

前記第 1 のトランスレータは、前記マイクロエレクトロニクス基板に向かい合うように構成される第 1 の基板辺を有し、第 1 のテスター辺は第 1 の基板辺、前記第 1 の基板辺の第 1 の基板の接点、および前記第 1 のテスター辺の第 1 のテスターの辺と逆方向を向き、前記第 1 の基板の接点は、前記第 1 のテスターの接点と前記第 1 の電気信号経路により接続され、

前記第 1 のトランスレータは、前記マイクロエレクトロニクス基板に向かい合うように構成される第 2 の基板辺を有し、第 2 のテスター辺は第 2 の基板辺、前記第 2 の基板辺の第 2 の基板の接点、及び前記第 2 のテスター辺の第 2 のテスターの辺と逆方向を向き、前記第 2 の基板の接点は、前記第 2 のテスターの接点と前記第 2 の電気信号経路により接続されることを特徴とする請求項 23 に記載の装置。

【請求項 29】

マイクロエレクトロニクス基板をテストする方法であって、

マイクロエレクトロニクス基板に近接して第 1 の領域内に第 1 のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第 1 の主要面および前記第 1 の主要面とは逆方向を向いている第 2 の主要面を有し、前記マイクロエレクトロニクス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第 1 の主要面から外側に延在する第 1 の領域、および前記第 2 の主要面から外側に延在する第 2 の領域を有する、ステップと、

前記第 1 の領域において前記第 1 のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第 1 のトランスレータが前記第 1 の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第 2 の領域において第 2 のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第 1 のトランスレータが前記第 1 の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第 1 のトランスレータで電氣的にアクセスするステップと、

前記第 1 のトランスレータおよび前記第 2 のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の前記第 1 の基板貫通ビアまたは第 2 の基板貫通ビアを前記第 2 のトランスレータで電氣的にアクセスするステップと

を含み、前記マイクロエレクトロニクス基板を前記第 1 のトランスレータでアクセスするステップおよび前記マイクロエレクトロニクス基板を前記第 2 のトランスレータで電氣的にアクセスするステップは、

前記第 1 のトランスレータからの第 1 の信号を、前記第 1 の基板貫通ビアに沿って方向付けるステップと、

前記第 2 のトランスレータにおいて、前記第 1 のトランスレータから第 1 の信号を受信するステップと、

前記第 1 の信号を受信するステップに応答して、前記第 1 の信号または第 2 の信号を前記第 2 の基板貫通ビアに沿って前記第 1 のトランスレータまたは前記マイクロエレクトロニクス基板へ方向付けるステップであって、前記第 2 の基板貫通ビアは、前記第 1 の基板貫通ビアとは異なっている、ステップと

を含み、前記第 1 の基板貫通ビアは、前記第 1 の信号が方向付けられたとき通電されるダイの一部であり、前記第 2 の基板貫通ビアは、前記第 1 の信号または前記第 2 の信号が前記第 2 の基板貫通ビアに沿って方向付けられたとき通電されないダイの一部であることを特徴とする方法。

【請求項 30】

マイクロエレクトロニクス基板をテストする方法であって、

マイクロエレクトロニクス基板に近接して第 1 の領域内に第 1 のトランスレータを配置するステップであって、前記マイクロエレクトロニクス基板は、第 1 の主要面および前記第 1 の主要面とは逆方向を向いている第 2 の主要面を有し、前記マイクロエレクトロニク

ス基板は、前記マイクロエレクトロニクス基板を貫通して延在する導電性の基板貫通ビア、前記マイクロエレクトロニクス基板の前記第1の主要面から外側に延在する第1の領域、および前記第2の主要面から外側に延在する第2の領域を有する、ステップと、

前記第1の領域において前記第1のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第1のトランスレータが前記第1の領域において前記マイクロエレクトロニクス基板に対して固定されている間に、前記第2の領域において第2のトランスレータを前記マイクロエレクトロニクス基板に対して取外し可能に固定するステップと、

前記第1のトランスレータが前記第1の領域に配置されている間に、前記マイクロエレクトロニクス基板の基板貫通ビアを前記第1のトランスレータで電氣的にアクセスするステップと、

前記第1のトランスレータおよび前記第2のトランスレータの両方が前記マイクロエレクトロニクス基板に対して取外し可能に固定されている間に、前記マイクロエレクトロニクス基板の前記第1の基板貫通ビアまたは第2の基板貫通ビアを前記第2のトランスレータで電氣的にアクセスするステップと

を含み、前記第1の基板貫通ビアは第1のダイの一部であり、前記方法は、

前記第1のトランスレータからの信号を前記第1の基板貫通ビアを通して前記第2のトランスレータへ送ること、

前記第2のトランスレータを使用して、前記第1の基板貫通ビアからの前記信号を前記第2の基板貫通ビアへ送ること、

前記第1のトランスレータにおいて前記第2の基板貫通ビアからの前記信号を受信すること、

前記第1のトランスレータを使用して、前記第2の基板貫通ビアからの前記信号を前記マイクロエレクトロニクス基板の第3の基板貫通ビアへ送ることであって、前記第3の基板貫通ビアは、前記第1のダイとは異なる第2のダイの一部であること

により積層ダイをシミュレーションするステップをさらに含むことを特徴とする方法。

【請求項31】

第1及び第2の主要面の反対側から電氣的にアクセス可能な基板貫通ビアを有するマイクロエレクトロニクス基板をテストするマイクロエレクトロニクス基板テスト装置であって、

前記マイクロエレクトロニクス基板に切離し可能に接続される第1のトランスレータであって、前記第1のトランスレータに配置され、前記第1の主要面に向かって前記基板貫通ビアにアクセスする第1の電気信号経路を含む、第1のトランスレータと、

前記第1のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第2のトランスレータであって、前記第2のトランスレータに配置されており、前記第2の主要面に向かって前記基板貫通ビアにアクセスする第2の電気信号経路を含み、前記第1のトランスレータは、第1の厚さを有し、前記第2のトランスレータは、前記第1の厚さとは異なる第2の厚さを有する、第2のトランスレータとを含むことを特徴とする装置。

【請求項32】

第1及び第2の主要面の反対側から電氣的にアクセス可能な基板貫通ビアを有するマイクロエレクトロニクス基板をテストするマイクロエレクトロニクス基板テスト装置であって、

前記マイクロエレクトロニクス基板に切離し可能に接続される第1のトランスレータであって、前記第1のトランスレータに配置され、前記第1の主要面に向かって前記基板貫通ビアにアクセスする第1の電気信号経路を含む、第1のトランスレータと、

前記第1のトランスレータと同時に前記マイクロエレクトロニクス基板に切離し可能に接続されている第2のトランスレータであって、前記第2のトランスレータに配置されており、前記第2の主要面に向かって前記基板貫通ビアにアクセスする第2の電気信号経路を含み、前記マイクロエレクトロニクス基板は、完成ダイと部分ダイとを含み、前記第1

のトランスレータおよび前記第 2 のトランスレータのうちの少なくとも一方が部分ダイの基板貫通ビアを介して前記マイクロエレクトロニクス基板にアクセスする、第 2 のトランスレータと
を含むことを特徴とする装置。