

明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：97121381

※申請日期：97.6.9

※IPC 分類：H01L 21/02 (2006.01)

一、發明名稱：(中文/英文)

圖形化方法

G03F 7/20 (2006.01)

PATTERNING METHOD

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

東京威力科創股份有限公司 / TOKYO ELECTRON LIMITED

代表人：(中文/英文) 佐藤 潔 / SATO, KIYOSHI

住居所或營業所地址：(中文/英文)

〒107-6325 日本國東京都港區赤坂五丁目 3 番 1 號

3-1 Akasaka 5-chome, Minato-ku, Tokyo 107-6325, Japan

國 籍：(中文/英文) 日本 JP

三、發明人：(共 5 人)

1. 姓 名：(中文/英文) 中島 滋 / NAKAJIMA, SHIGERU

國 籍：(中文/英文) 日本 JP

2. 姓 名：(中文/英文) 長谷部 一秀 / HASEBE, KAZUhide

國 籍：(中文/英文) 日本 JP

3. 姓 名：(中文/英文) 周 保華 / CHOU, PAO-HWA

國 籍：(中文/英文) 台灣 TW

4. 姓 名：(中文/英文) 岩下 光秋 / IWASHITA, MITSUAKI

國 籍：(中文/英文) 日本 JP

5. 姓 名：(中文/英文) 新納 禮二 / NINO, REIJI

國 籍：(中文/英文) 日本 JP

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 受理國家(地區)：日本 JP

申請日期：2007 年 6 月 8 日

申請案號：特願 2007-153184

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係關於一種圖形化方法，用在半導體製程中，形成曝光裝置之解析極限以下之圖形。

【先前技術】

伴隨著半導體裝置之高整合化，於製造製程中要求之配線寬度或分離寬度也愈益微細化。一般而言，微細圖形係使用光抗蝕劑技術形成抗蝕劑圖形，並藉由將該抗蝕劑圖形用在蝕刻之遮罩而將基底之各種薄膜予以蝕刻而形成。

為了形成微細圖形，光微影技術為重要，但是最近半導體裝置之微細化，要求達到光微影技術之解析極限以下之尺寸。

形成解析極限以下之圖形技術，例如，記載於專利文獻 1。

專利文獻 1 係形成第 1 感光膜圖形(以下稱為第 1 抗蝕劑圖形)，並將該第 1 抗蝕劑圖形烘烤後，在該第 1 抗蝕劑圖形上形成氧化膜。之後，在第 1 抗蝕劑圖形彼此之中間形成第 2 感光膜圖形(以下稱為第 2 抗蝕劑圖形)，並將第 1 抗蝕劑圖形及第 2 抗蝕劑圖形用於蝕刻之遮罩，將基底之薄膜蝕刻而形成微細圖形。

依照專利文獻 1，由於利用 2 個曝光遮罩形成微細圖形，因此，相較於利用 1 個曝光遮罩形成微細圖形之情形，能得到 2 倍以上之解像力。因此，能形成解析極限以下之微細圖形。

又，在抗蝕劑圖形上形成氧化膜之技術，例如，記載於專利文獻 2。

專利文獻 2 雖未記載形成解析極限以下之微細圖形之方法，但是記載以下技術：藉由預先在抗蝕劑圖形上形成氧化膜，能防止抗蝕劑圖形之薄化現象，能防止所形成之微細圖形發生條痕或擺動線。

【專利文獻 1】日本專利第 2757983 號公報

【專利文獻 2】日本特開 2004—80033 號公報

【發明內容】**[發明欲解決之問題]**

依照專利文獻 1，能形成解析極限以下之微細圖形。然而，對於微細圖形之臨界尺寸(CD)均勻性之要求日益嚴格。例如，若形成在第 1 抗蝕劑圖形上之氧化膜之膜厚均勻性不良，則難以對於微細圖形進行良好的 CD 控制。

專利文獻 2 例如於段落 0010 記載，希望以不損傷抗蝕劑圖形之方式，於常溫～400℃間之溫度形成氧化膜，就實現此種氧化膜之手法，揭示原子層沉積法(ALD)。

然而，專利文獻 2 關於相較於 ALD 在更低溫且形成具均勻膜厚之氧化膜的技術，未有任何揭示。

本發明之目的在於提供一種圖形化方法，能使具解析極限以下之間距的微細圖形的 CD 均勻性更為良好。

[解決問題之方式]

為了解決上述課題，本發明第 1 態樣之圖形化方法，包含下列步驟：

於基板上形成第 1 膜的步驟；

於該第 1 膜上，形成第 1 抗蝕劑膜的步驟；

將該第 1 抗蝕劑膜利用光微影，加工為具既定間距之第 1 抗蝕劑圖形的步驟；

將含有機矽之第 1 氣體及含經活化之氧物質的第 2 氣體交替地對於該基板供給，而於該第 1 抗蝕劑圖形及該第 1 膜之上，形成氧化矽膜的步驟；

於該氧化矽膜上形成第 2 抗蝕劑膜的步驟；

將該第 2 抗蝕劑膜利用光微影加工為具既定間距之第 2 抗蝕劑圖形的步驟；

將該第 1 抗蝕劑圖形及該第 2 抗蝕劑圖形用於遮罩，而加工該第 1 膜的步驟。

又，本發明第 2 態樣之圖形化方法，包含下列步驟：

於基板上形成第 1 膜的步驟;

於該第 1 膜上，形成與該第 1 膜以不同材料構成之硬遮罩膜的步驟;

於該硬遮罩膜上形成第 1 抗蝕劑膜的步驟;

將該第 1 抗蝕劑膜利用光微影加工為具既定間距之第 1 抗蝕劑圖形的步驟;

將含有機矽之第 1 氣體及含經活化氧物質之第 2 氣體對於該基板交替地供給，於該第 1 抗蝕劑圖形及該硬遮罩膜上形成氧化矽膜的步驟;

於該氧化矽膜上形成第 2 抗蝕劑膜的步驟;

將該第 2 抗蝕劑膜利用光微影加工為具既定間距之第 2 抗蝕劑圖形的步驟;

將該第 1 抗蝕劑圖形及該第 2 抗蝕劑圖形用於遮罩，而加工該硬遮罩膜的步驟;及

將該加工之硬遮罩膜用於遮罩，而加工該第 1 膜的步驟。

[發明之效果]

依照本發明，能提供一種圖形化方法，能將具解析極限以下之間距的微細圖形的 CD 均勻性更為良好。

【實施方式】

[實施發明之最佳形態]

以下，參照添附圖式具體說明本發明之實施形態。

(第 1 實施形態)

圖 1 至圖 6，為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

第 1 實施形態係例示本發明圖形化方法之基本處理流程。

首先，如圖 1 所示，在半導體基板 101 上形成薄膜 102。本案說明書之中，半導體基板 101 不僅代表半導體例如矽基板，亦包含在半導體基板內、或半導體基板上所形成之半導體元件或積體

電路圖形所對應之導電膜、形成有將此等予以絕緣之層間絕緣膜之構造體。薄膜 102 為之後加工為微細圖形之膜，可為 SiN 或 SiO₂ 之絕緣膜，亦可為如導電性多晶矽之導電膜。本例中，舉一例而言，薄膜 102 係定為 SiN。接著，於薄膜 102 上塗布抗反射材料，並形成抗反射膜(BARC)200。

其次，如圖 2 所示，在抗反射膜 200 上塗布光抗蝕劑，形成光抗蝕劑膜。其次，使用光微影技術，將光抗蝕劑膜加工為具既定間距 p1 之抗蝕劑圖形 103。本例中，抗蝕劑圖形 103 具線與間隔(line and space)圖形，既定間距 p1，定為曝光裝置之解析極限程度。

其次，如圖 3 所示，修整抗蝕劑圖形 103，得到經修整之抗蝕劑圖形 103' (本說明書中稱為第 1 次修整處理)。修整處理，例如於含有氧自由基或臭氧氣體之氛圍中，於室溫～100℃之溫度實施。

其次如圖 4 所示，於經修整之抗蝕劑圖形 103' 及抗反射膜 200 上，形成與薄膜 102、抗反射膜 200、及抗蝕劑圖形 103' 不同之氧化矽膜 104。氧化矽膜 104 係為了保護抗蝕劑圖形 103' 受到之後實施之第 2 次光微影步驟而形成。本案說明書中，此種氧化矽膜 104 之形成稱為硬化處理。本實施形態中，硬化處理係一面交替地供給含有機矽之來源氣體及由電漿所活化(激發)之含有氧自由基等氧物質之氣體，一面在經修整之抗蝕劑圖形 103' 及抗反射膜 200 上形成氧化矽膜 104。

其次如圖 5 所示，在氧化矽膜 104 上塗布光抗蝕劑，形成光抗蝕劑膜。接著，使用光微影技術，將光抗蝕劑膜加工為具既定間距 p2 之抗蝕劑圖形 105。本例中，抗蝕劑圖形 105，與經修整之抗蝕劑圖形 103' 同樣地，具有線與間隔(line and space)圖形。又，抗蝕劑圖形 105 之既定間距 p2，定為曝光裝置之解析極限程度。再者，本例之抗蝕劑圖形 105，配置在經修整之抗蝕劑圖形 103' 之間，並且抗蝕劑圖形 103' 與抗蝕劑圖形 105 交替地配置。

其次如圖 6 所示，修整抗蝕劑圖形 105，得到經修整之抗蝕劑圖形 105' (本案說明書稱為第 2 次修整處理)。修整處理，可於例如含有氧自由基或臭氧氣體之氛圍中，於室溫 $\sim 100^{\circ}\text{C}$ 之溫度實施。藉由第 2 次修整處理，形成由抗蝕劑圖形 103' 及 105' 所構成之抗蝕劑圖形。由於此抗蝕劑圖形，為圖形 103' 與 105' 交替配置而成之圖形，因此其間距 p_3 ，成為較間距 p_1 及 p_2 為窄之間距，本例中，為間距 p_1 及 p_2 之約 $1/2$ 間距。依此方式，藉由將各別形成之抗蝕劑圖形 103' 與 105' 交替配置，能形成具解析極限以下之間距的抗蝕劑圖形。

其次如圖 7 所示，將抗蝕劑圖形 103' 及 105' 用於蝕刻之遮罩，將抗反射膜 200、氧化矽膜 104 及薄膜 102 蝕刻，將薄膜 102 加工為所望微細圖形。經加工之薄膜 102 之間距 p_4 ，與抗蝕劑圖形 103' 及 105' 之間距 p_3 成為大致相同，因此由薄膜 102 所構成之微細圖形之間距 p_4 ，能為解析極限以下。依此方式，第 1 實施形態中，能形成具解析極限以下間距之微細圖形。

再者，第 1 實施形態中，於硬化處理時藉由交替地供給含有機矽之來源氣體及由電漿所激發之含有氧自由基等氧物質之氣體，在抗反射膜 200 及經修整之抗蝕劑圖形 103' 上形成氧化矽膜 104，能使具解析極限以下之間距之微細圖形的 CD 均勻性更為良好。關於此成膜以下詳細說明。

圖 8 為氧化矽膜 104 成膜所使用之成膜裝置一例的縱剖面圖，圖 9 為圖 8 之成膜裝置的橫剖面圖，圖 10 為本實施形態之中，氣體供給時序的時序表。又，圖 9 之中，省略加熱裝置。

如圖 8 及圖 9 所示，成膜裝置 80，具有下端開口之具頂蓋的圓筒體狀處理容器 1。此處理容器 1 全體，例如由石英形成，此處理容器 1 內之頂蓋，設有石英製頂蓋板 2 而封閉。又，於此處理容器 1 之下端開口部，例如由不銹鋼成形為圓筒體狀之歧管 3，通過 O 形環等密封構件 4 而連結。

上述歧管 3 支持著處理容器 1 之下端，從此歧管 3 之下方，

可插入石英製晶圓舟 5 於處理容器 1 內，石英製晶圓舟 5 可以多段載置作為被處理體之多數片例如 50~100 片半導體晶圓 W。此晶圓舟 5 具有 3 支的支柱 6(參照圖 9)，由形成在支柱 6 之溝支持多數片晶圓 W。

此晶圓舟 5，載置於石英製保溫筒 7 上，保溫筒 7 載置於檯 8 上。檯 8 支持於旋轉軸 10 上，該旋轉軸 10 貫通將歧管 3 之下端開口部開閉之例如不銹鋼製蓋部 9。

並且，此旋轉軸 10 之貫通部，設有例如磁性流體密封件 11，可一面將旋轉軸 10 氣密密封一面可旋轉地支持旋轉軸 10。又，於蓋部 9 之周邊部與歧管 3 之下端部之間，介設著例如由 O 形環構成之密封構件 12，藉此，保持處理容器 1 內之密封性。

上述旋轉軸 10，安裝在例如舟升降機等升降機構(未圖示)所支持之臂 13 的前端，晶圓舟 5 及蓋部 9 等，一體地上升並插入於處理容器 1 內，並且下降而從處理容器 1 被取出。又，亦可將上述檯 8 固定設置在上述蓋部 9 側，不使晶圓舟 5 旋轉地進行晶圓 W 處理。

又，成膜裝置 80，具有：對於處理容器 1 內供給含氧氣體，例如 O_2 氣體之含氧氣體供給機構 14；對於處理容器 1 內供給 Si 來源氣體之 Si 來源氣體供給機構 15；及，對於處理容器 1 內供給作為沖洗氣體之鈍性氣體，例如 N_2 氣體之沖洗氣體供給機構 16。

本實施形態之中，就用以將氧化矽膜 104 成膜之 Si 來源氣體而言，使用含有機矽之 Si 來源氣體。含有機矽之 Si 來源氣體之例，例如胺基矽烷系前驅體。胺基矽烷系前驅體之例，有 1 價或 2 價之胺基矽烷系前驅體。1 價或 2 價之胺基矽烷系前驅體之具體例，例如：BTBAS(雙第三丁基胺基矽烷)、BDMAS(雙二甲基胺基矽烷)、BDEAS(雙二乙基胺基矽烷)、DMAS(二甲基胺基矽烷)、DEAS(二乙基胺基矽烷)、DPAS(二丙基胺基矽烷)、BAS(丁基胺基矽烷)、DIPAS(二異丙基胺基矽烷)及 BEMAS(雙乙基甲基胺基矽烷)。又，含有機矽之 Si 來源氣體，可使用以上列舉之前驅體其中

之一，亦可將此等 2 種以上組合使用。

又，胺基矽烷系前驅體，可以使用 3 價之胺基矽烷系前驅體。3 價之胺基矽烷系前驅體例，有 TDMAS(三-二甲基胺基矽烷)。

又，含有機矽之 Si 來源氣體，除了胺基矽烷系前驅體以外，亦可使用乙氧基矽烷系前驅體。乙氧基矽烷系前驅體之例，例如:TEOS(四乙氧基矽烷)。

含氧氣體供給機構 14，具有:含氧氣體供給源 17; 含氧氣體配管 18，從含氧氣體供給源 17 導入含氧氣體;含氧氣體分散噴嘴 19，由與此含氧氣體配管 18 連接，將歧管 3 之側壁往內側貫通並往上方方向彎曲而垂直延伸之石英管所構成。此含氧氣體分散噴嘴 19 之垂直部分，有多數氣體噴吐孔 19a 隔著既定間距形成，從各氣體噴吐孔 19a 能以水平方向，朝向處理容器 1 以大致均勻地噴吐含氧氣體，例如 O_2 氣體。

又，Si 來源氣體供給機構 15，具有:Si 來源氣體供給源 20; Si 來源氣體配管 21，從該 Si 來源氣體供給源 20 引導 Si 來源氣體;Si 來源氣體分散噴嘴 22，由與此 Si 來源氣體配管 21 連接，將歧管 3 之側壁往內側貫通而向上方向彎曲並垂直延伸之石英管所構成。在此，Si 來源氣體分散噴嘴 22 設有 2 支(參照圖 9)，各 Si 來源氣體分散噴嘴 22，沿著其長度方向有多數氣體噴吐孔 22a 隔著既定間距形成。從各氣體噴吐孔 22a 以水平方向，能對於處理容器 1 內以大致均勻地，噴吐含有機矽之 Si 來源氣體。又，Si 來源氣體分散噴嘴 22 亦可僅有 1 支。

再者，沖洗氣體供給機構 16，具有:沖洗氣體供給源 23; 沖洗氣體配管 24，從沖洗氣體供給源 23 引導沖洗氣體;及沖洗氣體噴嘴 25，與此沖洗氣體配管 24 連接，貫通歧管 3 之側壁而設置。沖洗氣體，可適用鈍性氣體，例如 N_2 氣體。

含氧氣體配管 18、Si 來源氣體配管 21、沖洗氣體配管 24，各設有開閉閥 18a、21a、24a 及如質量流控制器的流量控制器 18b、21b、24b，可一面控制流量一面供給含氧氣體、Si 來源氣體及沖

洗氣體。

此電漿產生機構 30，具電漿區隔壁 32。電漿區隔壁 32，係以藉由將處理容器 1 側壁中切出具既定寬度之縱長部分缺口所形成之細長開口 31 覆蓋外側之方式，氣密地安裝在處理容器 1 之外壁。又，電漿區隔壁 32，成為剖面凹部狀，上下細長地形成，例如以石英形成。又，電漿產生機構 30 具有：一對細長的電漿電極 33，在此電漿區隔壁 32 之兩側壁外面，沿著上下方向彼此相對而配置；及，高頻電源 35，對於此電漿電極 33 通過供電線 34 而連接，供給高頻電力。並且，藉由對於上述電漿電極 33 從高頻電源 35 施加例如 13.56MHz 之高頻電壓，可以產生含氧氣體的電漿。又，此高頻電壓之頻率不限 13.56MHz，亦可使用其他頻率，例如 400kHz 等。

藉由形成像上述電漿區隔壁 32，處理容器 1 之一部分側壁呈凹部狀地往外側凹陷，電漿區隔壁 32 之內部空間與處理容器 1 之內部空間成一體地連通。又，開口 31，具有對應於晶圓舟 5 中保持晶圓 W 之區域縱方向全體的高度。

上述含氧氣體分散噴嘴 19，在處理容器 1 內往上方向延伸的中途，往處理容器 1 之半徑方向外方彎曲，並沿著上述電漿區隔壁 32 內最後方部分(最遠離處理容器 1 之中心的部分)向上方升高。因此，從氣體噴吐孔 19a 噴吐之含氧氣體，會由於高頻電源 35 導通而產生在電極 33 間之高頻電場而電漿化，並且流入處理容器 1 之內部空間。

電漿區隔壁 32 之外側，以包覆電漿區隔壁 32 之方式，安裝有例如由石英所構成之絕緣保護套 36。又，此絕緣保護套 36 之內側部分，設有未圖示之冷媒通路，藉由例如流通經冷卻之氮氣，能將上述電漿電極 33 冷卻。

2 支 Si 來源氣體分散噴嘴 22，升高使得在處理容器 1 內，位於開口 31 之兩側，藉由形成在此 Si 來源氣體分散噴嘴 22 之多數氣體噴射孔 22a，能夠朝著處理容器 1 之內部空間，噴吐作為 Si

來源氣體之 1 分子內具 1 個或 2 個胺基的胺基矽烷氣體。

另一方面，於處理容器 1 之開口 31 之相反側，設有用以將處理容器 1 內進行真空排氣之排氣口 37。此排氣口 37 藉由將處理容器 1 之一部分側壁切出縱長缺口而形成。處理容器 1 之對應於此排氣口 37 之部分，以熔接安裝以覆蓋排氣口 37 之方式成形為剖面凹部狀之排氣口蓋部構件 38。此排氣口蓋部構件 38，沿著處理容器 1 之側壁往上方延伸，於處理容器 1 之上方規定氣體出口 39。並且，從此氣體出口 39 藉由未圖示之含真空泵浦等之真空排氣機構進行真空吸引。並且，以包圍此處理容器 1 之外周的方式，設有用以將此處理容器 1 及其內部之晶圓 W 加熱之筒體狀加熱裝置 40。

成膜裝置 80 之各構成部控制，例如閥 18a、21a、24a 之開閉使各氣體供給、停止、利用質量流控制器 18b、21b、24b 控制氣體流量，及利用高頻電源 35 之導通・斷開控制、加熱裝置 40 之控制等，係藉由例如微處理器(電腦)構成之控制器 50 實施。控制器 50 中，連接著程序管理者為了管理成膜裝置 80 而進行指令輸入操作等之鍵盤，或顯示成膜裝置 80 之運作狀況之顯示器等構成的使用者介面 51。

又，於控制器 50，連接著用以將成膜裝置 80 中執行之各種處理以控制器 50 之控制實現的控制程式，或用以依照處理條件在成膜裝置 80 之各構成部執行處理之程式，亦即存放有配方之記憶部 52。控制程式或配方可以記載在記憶媒體 52a，從記憶媒體 52a 存放到記憶部 52。記憶媒體 52a，可為硬碟或半導體記憶體，亦可為 CD-ROM、DVD、快閃記憶體等可攜性者。又，控制程式或配方，亦可從其他裝置透過例如專線下載，而記憶在記憶部 52 中。

並且，視需要，藉由從使用者介面 51 之指示等將任意配方自記憶部 52 讀取而使控制器 50 執行，能在控制器 50 之控制下，以成膜裝置 80 執行所望處理。

其次，將使用如以上構成之成膜裝置實施氧化矽膜 104 之成

膜方法的一例，參照圖 10 說明。

例如，將裝載著 50~100 片之晶圓 W 之狀態的晶圓舟 5，在預先控制為既定溫度之處理容器 1 內，從下方往上升而載入，以蓋部 9 關閉歧管 3 之下端開口部，以使得處理容器 1 內成為密閉空間。晶圓 W，可以具有例如直徑 300mm。

並且，將處理容器 1 內維持在既定處理壓力，同時控制對於加熱裝置 40 供給之電力，使晶圓溫度上升並維持在處理溫度，於使晶圓舟 5 旋轉之狀態，開始成膜處理。

此時成膜處理之一例，如圖 10 所示。本例中，就含有機矽之 Si 來源氣體而言，使用胺基矽烷氣體，例如 BTBAS 之情形，但使用其他胺基矽烷氣體之情形，及使用環氧矽烷氣體之情形，均可同樣地實施。

如圖 10 所示，於成膜處理之一例之中，交替地反複實施下列步驟：步驟 S1，將含有機矽之 Si 來源氣體流到處理容器 1 內並使 Si 來源吸附；及步驟 S2，將藉由激發含氧氣體所形成之含有氧自由基等氧物質之氣體，供給予處理容器 1 並使 Si 來源氣體氧化。再者，本例之中，在此等步驟 S1 及步驟 S2 之間，實施從處理容器 1 內將殘留於處理容器 1 內之氣體排氣的步驟 S3。

具體而言，本例之中，步驟 S1 中，於 T1 期間，從 Si 來源氣體供給機構 15 之 Si 來源氣體供給源 20，將作為 Si 來源氣體之 1 分子內具 2 個胺基之胺基矽烷氣體，例如 BTBAS，通過 Si 來源氣體配管 21 及 Si 來源氣體分散噴嘴 22，從氣體噴吐孔 22a 對於處理容器 1 內供給。藉此，使晶圓 W 吸附 Si 來源。此時期間 T1，例如 1~60sec。又，例示 Si 來源氣體之流量為 10~500mL/min(sccm)。又此時處理容器 1 內之壓力，例示為 13.3~665Pa。

於供給由電漿所產生之含有氧自由基等氧物質之氣體的步驟 S2 之中，從含氧氣體供給機構 14 之含氧氣體供給源 17，將作為含氧氣體之例如 O₂ 氣體通過含氧氣體配管 18 及含氧氣體分散噴嘴

19，從氣體噴吐孔 19a 噴吐，並且此時電漿產生機構 30 之高頻電源 35 成為導通並形成高頻電場，利用此高頻電場使含氧氣體，例如 O_2 氣體電漿化。並且，將依此方式電漿化之含氧氣體對於處理容器 1 內供給。藉此，吸附於晶圓 W 之 Si 來源氧化，並形成 SiO_2 。此處理期間 T2 例示為 5~300sec 之範圍。又，含氧氣體之流量視保持在晶圓舟 5 之晶圓 W 片數不同，例示為 100~20000mL/min(sccm)。又，高頻電源 35 之頻率可為 13.56MHz，功率可為 5~1000W。又，此時處理容器 1 內之壓力可為 13.3~665Pa。

於此情形，含氧氣體除了 O_2 氣體以外，例如： NO 氣體、 N_2O 氣體、 H_2O 氣體、 O_3 氣體，將此等利用高頻電場電漿化而作為氧化劑使用。氧化劑不限上述含氧氣體之電漿，亦可為其他含氧氣體之電漿，其中較佳為 O_2 電漿。就氧化劑而言，藉由使用尤其 O_2 氣體電漿中之含有氧自由基之氧物質於 SiO_2 膜之成膜，可於 $300^\circ C$ 以下，再者 $100^\circ C$ 以下，理想地於室溫亦能成膜。又，含氧氣體可使用例示之含氧氣體其中之一，亦可使用 2 種以上。

又，步驟 S1 與步驟 S2 之間實施的步驟 S3，係將步驟 S1 之後及步驟 S2 之後將處理容器 1 內殘留之氣體排氣，而使後續步驟中產生所望反應的步驟。步驟 S3，一面將處理容器 1 內排氣一面從沖洗氣體供給機構 16 之沖洗氣體供給源 23，經由沖洗氣體配管 24 及沖洗氣體噴嘴 25，供給作為沖洗氣體之鈍性氣體例如 N_2 氣體以實施。此步驟 S3 之期間 T3，例示 1~60sec。又，沖洗氣體流量，例示 50~5000mL/min(sccm)。又，此步驟 S3 若能將殘留於處理容器 1 內之氣體排氣，則可不供給沖洗氣體而停止所有氣體供給，而持續真空吸引。惟，藉由沖洗氣體供給，能於短時間將處理容器 1 內之殘留氣體排氣。又，此時處理容器 1 內之壓力亦可為 13.3~665Pa。

依此方式，在步驟 S1 與步驟 S2 之間，藉由隔著從處理容器 1 內除去氣體的步驟 S3，交替間歇地反復供給 Si 來源氣體及含有氧自由基等氧物質之 O_2 電漿，能將 SiO_2 膜之薄膜逐層反復地疊層成

為既定厚度。

此時反應例如圖 11 所示。圖 11 顯示反應例的示意圖。本反應例，舉一例而言，例示 Si 來源氣體使用 BTBAS 之例。

如圖 11(a)所示，在已經沉積之 SiO_2 膜之表面存在有 OH 基，並且，供給例如 BTBAS 作為 Si 來源。並且，於吸附 Si 來源的步驟(步驟 S1)之中，如圖 11(b)所示，BTBAS 之 Si 與表面 OH 基之氧原子鍵結而使三甲基胺基脫離。此時，具 2 個胺基之胺基矽烷 BTBAS 與 OH 之反應性高，又，由於胺基不易成為像此種 Si 與 OH 基之反應的構造阻礙，因此，Si 之吸附反應迅速進行。此時，脫離之三甲基胺基由步驟 S3 從處理容器 1 排氣。並且，於其次之氧化步驟(步驟 S2)之中，如圖 11(c)所示，三甲基胺基脫離後之 Si 化合物，藉由 O_2 氣體電漿中之含有氧自由基之氧物質而氧化，成為 SiO_2 (惟，表面吸附 H 而形成 OH 基)。依此方式，使用了 O_2 氣體電漿中之含有氧自由基之氧物質的氧化反應，與純粹之化學反應不同，不需高溫，因此可在低溫反應。

BTBAS，為作為 Si 來源氣體使用之 1 分子內具 2 個胺基之胺基矽烷氣體。像此種胺基矽烷氣體，除了 BTBAS 以外，例如：BDEAS(雙二乙基胺基矽烷)、BDMAS(雙二甲基胺基矽烷)。

又，Si 來源氣體，亦可使用 1 分子內具 3 個以上胺基之胺基矽烷氣體，也可使用 1 分子內具 1 個胺基之胺基矽烷氣體。

第 1 實施形態，Si 來源使用含有機矽之來源氣體，於氧化處理使用可在不使反應溫度上升而進行之 O_2 氣體電漿中所含含有氧自由基之氧物質，並將此等交替供給，因此，能將良好膜質之 SiO_2 膜於 100°C 以下，再者於室溫之以往未曾考慮的低溫及高成膜速率進行成膜。

依此方式，本實施形態原理上能於 100°C 以下之極低溫進行成膜，但亦能於較此為高之溫度進行成膜。惟，若考慮隨著成膜溫度上升，膜厚差異變大，及對於抗蝕劑圖形 103' 造成之熱影響，最佳是成膜溫度為 100°C 以下。

其次，對於依據第 1 實施形態實際成膜之結果進行說明。

首先，對於氧化劑進行實驗。Si 來源氣體使用 BTBAS，氧化處理使用 O_2 氣體電漿，並藉由將此等交替供給，將 SiO_2 膜成膜。在此，於處理容器內插入 300mm 晶圓 100 片，將成膜溫度定為 $100^\circ C$ ，將 BTBAS 之供給量定為 30mL/min(sccm) 、壓力定為 53Pa ，進行步驟 S1 30sec，將 O_2 氣體之供給量定為 2000mL/min(sccm) 、壓力定為 665Pa 、 13.56MHz 之高頻功率定為 50W ，進行 40sec 步驟 S2，將此等反覆 42 週期，進行 SiO_2 膜之成膜。又，為了沖洗處理容器內，於步驟 S1 前面將處理容器內進行真空吸引，一面以 3500mL/min(sccm) 之流量作為沖洗氣體，供給 7sec N_2 氣體，於步驟 S2 之前，一面將處理容器內進行真空吸引，一面以 3500mL/min(sccm) 之流量將 N_2 氣體作為沖洗氣體供給 6sec。

為了比較，步驟 S2 之氧化處理時之氧化劑，除了不將 O_3 氣體電漿化而以 250g/Nm^3 之流量供給以外，與上述條件同樣地進行 SiO_2 膜之成膜。

其結果，依據本發明實施形態，確認了：氧化劑使用 O_2 氣體電漿中之含有氧自由基之氧物質之情形，相較於使用不將氧自由基化之 O_3 氣體之情形，可得到 5 倍程度之成膜速率(速度)。又，於使用 O_2 氣體電漿之情形，亦確認了膜厚面向之差異極小。

其次，關於成膜溫度進行實驗。

在此，Si 來源氣體使用 BTBAS，氧化處理使用 O_2 氣體電漿，且除成膜溫度以外，與上述實驗同樣地進行成膜。溫度，於室溫($25^\circ C$)、 $75^\circ C$ 、 $100^\circ C$ 、 $200^\circ C$ 、 $300^\circ C$ 變化並進行實驗。

其結果，確認了即使於 $100^\circ C$ 以下之低溫亦能以高成膜速率進行成膜，即使於室溫亦能充分實用的成膜。又，確認了於 $100^\circ C$ 以下，尤其 $25^\circ C$ (室溫)~ $75^\circ C$ 之低溫區，亦能以高成膜速率，得到高均勻性之膜厚。又，若成膜溫度超過 $300^\circ C$ ，則膜厚差異會變大，確認成膜溫度以 $300^\circ C$ 以下較佳。尤其，於抗蝕劑圖形之上進行成膜時，同前述以 $100^\circ C$ 以下為佳。

其次，測定硬化處理時之雜質濃度。

在此，使用 BTBAS 作為 Si 來源氣體，並比較於氧化處理使用 O_2 氣體電漿進行成膜之情形與使用 O_3 氣體進行成膜之情形，作為雜質之碳 C、及氮 N 之濃度。測定使用次級離子質量分析(SIMS)實施。

其結果如圖 12 所示。如此圖所示，得到當將使用 O_2 氣體電漿進行 SiO_2 膜成膜時，碳 C 濃度及氮 N 濃度分別規格化為“1”時，使用 O_3 氣體進行成膜時，碳 C 之濃度為 20 倍、氮 N 之濃度為 8 倍之測定結果。從此結果，確認了硬化處理時，使用 O_2 氣體電漿成膜，有效減少雜質。光抗蝕劑一般而言不耐氮，氮之產生為光抗蝕劑中毒之原因之一。為了抑制氮發生，抑制氮 N 發生為有效。若使用 O_2 氣體電漿進行氧化處理，可以抑制氮 N 發生量為少量，因此能抑制光抗蝕劑中毒。此對於硬化處理為有利。

依此方式，依照第 1 實施形態，能形成具解析極限以下之間距之微細圖形。伴隨於此，藉由將含有機矽之來源氣體及由電漿所產生之含有氧自由基等氧物質之氣體交替地供給，能於抗蝕劑圖形 103' 之耐熱溫度以下之極低溫度且良好地控制膜厚控制性而形成氧化矽膜 104，。再者，由於能抑制氮 N 產生，因此能抑制光抗蝕劑中毒。其結果，能在分子層級控制氧化矽膜 104 之膜厚，CD 控制變得容易，能良好地確保 CD 均勻性。

依此方式形成之薄膜 102 之微細圖形，可利用在像例如電晶體之閘電極或半導體記憶體之位元線這類高密度配置之積體電路圖形。

(第 2 實施形態)

圖 13 為本發明第 2 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

如圖 13 所示，第 2 實施形態，係將第 1 實施形態中所說明之第 1 次修整處理與硬化處理在相同成膜裝置之中進行連續處理者(原位處理)。

修整處理使用蝕刻裝置或灰化裝置等實施，相對於此，硬化處理使用成膜裝置實施。因此，一般而言，結束修整處理後之半導體基板(晶圓)一度從灰化裝置被導出後，往成膜裝置輸送。

依此方式，由於修整處理後，晶圓從裝置被導出，因此，抗蝕劑圖形 103' 之表面可能會附著塵埃等。抗蝕劑圖形 103' 之表面若附著塵埃等，則形成於抗蝕劑圖形 103' 上之氧化矽膜 104 中，缺陷密度會增加，又，其膜厚均勻性容易喪失。

相對於此，依照第 2 實施形態，於成膜裝置中實施修整處理，並且，將修整處理與硬化處理在相同成膜裝置之中連續實施。藉此，可帶來以下優點：維持抗蝕劑圖形 103' 之表面為清潔地，進行氧化矽膜 104 成膜，能使缺陷密度減低，同時提高膜厚均勻性。

再者，藉由使 2 個處理在相同裝置內連續實施，尚有以下效果：能減少輸送或待機時間(Queuing-time)，使生產效率提高，降低成本。

此第 2 實施形態之圖形化方法所使用之成膜裝置例，如圖 14 所示。

如圖 14 所示，第 2 實施形態之圖形化方法所使用之成膜裝置 80' 之基本構成，與圖 8 所示成膜裝置 80 相同，尤其，由於包含了含氧氣體供給機構 14、Si 來源氣體供給機構 15，及電漿產生機構 30，因此能與第 1 實施形態中所說明之氧化矽膜 104 成膜，進行同樣成膜。

再者，成膜裝置 80'，包含含臭氧氣體供給機構 14'。含臭氧氣體供給機構 14'，包含含臭氧氣體供給源 17'，此含臭氧氣體供給源 17' 通過流量控制器 18d 及開閉閥 18c，而與例如含氧氣體配管 18 連接。藉此，能將含臭氧氣體對於處理容器 1 內供給。

於修整處理時，使用含臭氧氣體，例如臭氧氣體。使用臭氧氣體進行修整處理時，亦可不產生電漿。因此，含臭氧氣體只要在例如電漿產生機構 30 中，於對於電漿電極 33 不施加高頻電壓之狀態，通過分散噴嘴 19 對於處理容器 1 內供給即可。

依照圖 14 所示成膜裝置 80'，由於除了含氧氣體供給機構 14、Si 來源氣體供給機構 15 及電漿產生機構 30，尚包含含臭氧氣體供給機構 14'，因此，於處理容器 1 內使用含臭氧氣體將抗蝕劑圖形 103' 進行修整處理後，能於相同處理容器 1 內，一面交替供給含有機矽之來源氣體及由電漿所產生之含有氧自由基等氧物質之氣體，一面進行氧化矽膜 104 成膜。因此，能維持抗蝕劑圖形 103' 之表面為清潔之狀態，以第 1 實施形態中已說明之方法進行氧化矽膜 104 之成膜，相較於第 1 實施形態，具有以下優點：能降低氧化矽膜 104 缺陷密度，同時能提高膜厚均勻性。

(第 3 實施形態)

圖 15 至圖 23 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

第 3 實施形態，顯示將本發明圖形化方法理想地應用在實際半導體製程之一例。

首先，如圖 15 所示，與第 1 實施形態同樣地，在半導體基板 101 上形成薄膜 102 後，在薄膜 102 上形成硬遮罩膜 106。硬遮罩膜 106 由與薄膜 102 不同之膜所構成，且由對於薄膜 102 能實現蝕刻選擇比之膜所構成。例如，於薄膜 102 為導電性矽膜之情形，硬遮罩膜 106 選擇例如氮化矽膜等。接著，於硬遮罩膜 106 上形成抗反射膜 200。

其次，如圖 16 所示，在抗反射膜 200 上塗布光抗蝕劑，並形成光抗蝕劑膜。接著，使用光微影技術將光抗蝕劑膜加工為具既定間距 $p1$ 之抗蝕劑圖形 103。本例中，與第 1 實施形態同樣地，抗蝕劑圖形 103 具有例如線與間隔圖形，既定間距 $p1$ 定為曝光裝置之解析極限程度。

其次如圖 17 所示，將抗蝕劑圖形 103 進行修整，得到經修整之抗蝕劑圖形 103' (第 1 次修整處理)。修整處理之條件，可為與第 1 實施形態同樣條件。

其次如圖 18 所示，於經修整之抗蝕劑圖形 103' 及抗反射膜

200 上形成氧化矽膜 104(硬化處理)。於第 2 實施形態中，氧化矽膜 104 之形成與第 1 實施形態同樣地，係於交替供給含有機矽之來源氣體及由電漿所產生之含有氧自由基等氧物質之氣體之狀態形成。

其次如圖 19 所示，於氧化矽膜 104 上形成抗反射膜 201。接著，於抗反射膜 201 上塗布光抗蝕劑，並形成光抗蝕劑膜。接著，使用光微影技術，將光抗蝕劑膜加工為具既定間距 p_2 之抗蝕劑圖形 105。本例中，抗蝕劑圖形 105 與經修整之抗蝕劑圖形 103' 同樣地，具有線與間隔圖形。又，抗蝕劑圖形 105 之既定間距 p_2 ，定為曝光裝置之解析極限程度。再者，本例之抗蝕劑圖形 105，配置於經修整之抗蝕劑圖形 103' 之間，且抗蝕劑圖形 103' 與抗蝕劑圖形 105 交替配置。

其次如圖 20 所示，將抗蝕劑圖形 105 修整，得到經修整之抗蝕劑圖形 105' (第 2 次修整處理)。修整處理之條件，可為與第 1 實施形態同樣的條件。藉由第 2 次修整處理，形成由抗蝕劑圖形 103' 及 105' 所構成之抗蝕劑圖形，與第 1 實施形態同樣地，形成具解析極限以下之間距的抗蝕劑圖形。

其次如圖 21 所示，將抗蝕劑圖形 103' 及 105' 用於蝕刻之遮罩，將抗反射膜 201、200 及氧化矽膜 104 予以蝕刻，再者，將圖 22 所示硬遮罩膜 106 蝕刻。

其次如圖 23 所示，除去抗反射膜 201、200、氧化矽膜 104、抗蝕劑圖形 103' 及 105' 後，將硬遮罩膜 106 用於蝕刻之遮罩而將薄膜 102 蝕刻，將薄膜 102 加工為所望微細圖形。硬遮罩膜 106 之間距 p_3' ，與抗蝕劑圖形 103' 及 105' 之間距 p_3 大約相同，為解析極限以下。藉此，將硬遮罩膜 106 用於蝕刻之遮罩所蝕刻之薄膜 102 之間距 p_4 ，成為解析極限以下。依此方式，於第 3 實施形態，能形成具解析極限以下間距之微細圖形。

由於第 3 實施形態中亦為，於硬化處理時，交替地供給含有機矽之來源氣體及由電漿所激發含有氧自由基等氧物質之氣體，

形成氧化矽膜 104，因此，與第 1 實施形態同樣地，能使具解析極限以下間距之微細圖形之 CD 均勻性更為良好。

再者，依照第 3 實施形態，由於將硬遮罩膜 106，用於蝕刻之遮罩進行薄膜 102 蝕刻，因此，相較於以抗蝕劑圖形 103' 及 105' 用於蝕刻之遮罩進行蝕刻之情形，能帶來能加工膜厚為厚的薄膜 102 的優點。

又，第 3 實施形態可以與第 2 實施形態組合，第 1 次修整處理(參照圖 17)與硬化處理(參照圖 18)，可以於相同成膜裝置之中進行連續處理。於此情形中，與第 2 實施形態同樣地，能維持抗蝕劑圖形 103' 表面為清潔地進行氧化矽膜 104 之成膜，因此能使氧化矽膜 104 之膜厚均勻性更提高。

(第 4 實施形態)

圖 24A 至圖 24I，為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

首先，如圖 24A 所示，與第 1 實施形態同樣地，在半導體基板 101 上形成薄膜 102。本案說明書中，半導體基板 101 不僅代表半導體例如矽基板，亦包含在半導體基板內、或半導體基板上所形成之半導體元件或積體電路圖形所對應之導電膜、形成有將此等予以絕緣之層間絕緣膜之構造體。薄膜 102 為之後加工為微細圖形之膜，可為 SiN 或 SiO₂ 之絕緣膜，亦可為如導電性多晶矽之導電膜。本例中，舉一例而言，薄膜 102 係定為 SiN。接著，於薄膜 102 上塗布抗反射材料，並形成抗反射膜(BARC)200。

其次如圖 24B 所示，在抗反射膜 200 上塗布光抗蝕劑，形成光抗蝕劑膜，並使用光微影技術加工光抗蝕劑膜，得到具既定間距 p1 之抗蝕劑圖形 103。本例中，抗蝕劑圖形 103 具線與間隔圖形，既定間距 p1，定為曝光裝置之解析極限程度。

其次如圖 24C 所示，修整抗蝕劑圖形 103，得到經修整之抗蝕劑圖形 103' (本說明書中稱為第 1 次修整處理)。修整處理，例如於含有氧自由基或臭氧氣體之氛圍中，於室溫～100℃之溫度實

施。

其次如圖 24D 所示，於經修整之抗蝕劑圖形 103' 及抗反射膜 200 上，形成與薄膜 102、抗反射膜 200、及抗蝕劑圖形 103' 不同之氧化矽膜 104(硬化處理)。氧化矽膜 104，與先前的實施形態同樣地，可使用參照圖 8 至圖 10 說明之成膜裝置 80 或參照圖 14 說明之成膜裝置 80' 而形成。

其次如圖 24E 所示，在氧化矽膜 104 上塗布抗反射材料，並形成抗反射膜(BARC)201。抗反射膜 201 之厚度，為其表面成為大致平坦之程度，藉此，使由於抗蝕劑圖形 103' 所產生之高低差充分地減低。

接著，於抗反射膜 201 上塗布光抗蝕劑，並形成光抗蝕劑膜。之後如圖 24F 所示，利用光微影技術將光抗蝕劑膜加工，形成具既定間距 p_2 之抗蝕劑圖形 105。本例中，抗蝕劑圖形 105，與經修整之抗蝕劑圖形 103' 同樣地具有線與間隔圖形。又，抗蝕劑圖形 105 之既定間距 p_2 ，定為曝光裝置之解析極限程度。再者，本例之抗蝕劑圖形 105，配置於經修整之抗蝕劑圖形 103' 之間，且抗蝕劑圖形 103' 與抗蝕劑圖形 105 交替配置。

其次，進行第 2 次修整處理。亦即，如圖 24G 所示，將抗蝕劑圖形 105 修整，得到經修整之抗蝕劑圖形 105'(圖 24H)。此修整處理，可於例如含有氧自由基或臭氧氣體之氛圍中，於室溫 $\sim 100^{\circ}\text{C}$ 之溫度實施。依照至此為止所說明之步驟，形成抗蝕劑圖形 103' 與抗蝕劑圖形 105' 2 個抗蝕劑圖形。此等 2 個抗蝕劑圖形 103'、105'，如後所述，實質上功能為 1 個抗蝕劑圖形。此抗蝕劑圖形，由於係將圖形 103' 與 105' 交替配置之圖形，因此其間距 p_3 為較間距 p_1 及 p_2 為窄的間距，本例中，成為間距 p_1 及 p_2 之大約 $1/2$ 之間距。依此方式，藉由將各別形成之抗蝕劑圖形 103' 與 105' 交替配置，能形成具解析極限以下之間距的抗蝕劑圖形。

其次如圖 24I 所示，將抗蝕劑圖形 103' 及 105' 使用為蝕刻之遮罩，將抗反射膜 201、200、氧化矽膜 104 及薄膜 102 蝕刻，

並將薄膜 102 加工為所望微細圖形。經加工之薄膜 102 之間距 p_4 ，由於與抗蝕劑圖形 103' 及 105' 之間距 p_3 大約相同，因此由薄膜 102 所構成之微細圖形之間距 p_4 ，能為解析極限以下。依此方式，第 4 實施形態中，能形成具解析極限以下間距之微細圖形。

又，若依照第 4 實施形態之微細圖形形成方法，由於在作為抗蝕劑圖形 103' 之保護膜的氧化矽膜 104 上，形成具使表面成為平坦之程度厚度的抗反射膜 201，因此可於抗反射膜 201 上，形成輪廓更為明確之抗蝕劑圖形 105(105')。因此，能使將抗蝕劑圖形 103' 及 105' 作為遮罩層之薄膜 102 於蝕刻中的蝕刻精度全體提升。

又，本發明不限於上述實施形態，可進行各種變形。例如，上述實施形態中，係顯示將本發明應用於搭載多數半導體晶圓而進行一次成膜之批式成膜裝置之例，但不限於此，亦可應用在對於逐片晶圓進行成膜之單片式成膜裝置。又，乙氧基矽烷氣體及胺基矽烷氣體，不限於上述實施形態所示者。又，氧化劑已顯示藉由將各種含氧氣體予以電漿化所產生之氧自由基等，但不限於此等，只要能夠產生氧自由基等氧物質，則可利用任意氣體。再者，上述氧物質，不限於電漿，可為對於各種含氧氣體照射雷射光或紫外區光(波長:約 350nm 以下)而將氧分子等活化所產生者，又，亦可為將含氧氣體以熱活化所產生者。

又，上述實施形態之中，係完全交替地供給 Si 來源氣體及由電漿激發之含氧物質氣體，但是，供給 Si 來源氣體時，亦能供給藉由電漿等活化(激發)之含氧物質之氣體。

又，上述實施形態所說明之圖形化方法，可接續實施以下製程，而發展成製造半導體裝置之方法。亦即，於蝕刻對象薄膜 102 係以氧化矽、氧氮化矽、氮化矽等等絕緣性材料形成之情形，於進行將薄膜 102 蝕刻而得到微細圖形之步驟後(參照圖 7、圖 23，圖 24I)，進行將在此蝕刻中作為蝕刻之遮罩使用之抗蝕劑圖形 103'、105' 除去之步驟，則如圖 25A 所示，在半導體基板 101 上

僅會殘留微細圖形(以下為求簡便，記載為絕緣膜 102a)。接著，實施將膜 102a 之間隙以半導體例如矽填埋之步驟及使經填埋之半導體平坦化而露出絕緣膜 102a 之頂面之步驟，則如圖 25B 所示，交替地排列形成絕緣膜 102a 及矽部 110a。若依此方式，能製造以矽部 110a 作為元件並以絕緣膜 102a 作為元件分離區域之半導體裝置。又，於將絕緣膜 102a 之間隙以半導體填埋時，亦可在半導體中添加既定雜質而進行傳導控制(傳導型及/或傳導度之控制)。又，亦可不進行抗蝕劑圖形 103'、105' 之除去步驟，而進行以半導體填埋之步驟。原因為，依此方式，亦能在平坦化步驟中將抗蝕劑圖形 103'、105' 除去。惟，將抗蝕劑圖形 103'、105' 除去之方式，於能將絕緣膜 102a 之間隙以半導體填埋時之高寬比減小之觀點，為較佳。

又，蝕刻對象薄膜 102 係以半導體，例如矽形成之情形，於實施將薄膜 102 蝕刻而得到微細圖形之步驟後(參照圖 7、圖 23、圖 24I)，實施將此蝕刻中作為蝕刻之遮罩使用之抗蝕劑圖形 103'、105' 除去之步驟，則僅有微細圖形(以下為求簡便，記載為矽膜 102b)會殘留在半導體基板 101 上。接著，實施將矽膜 102b 之間隙以氧化矽、氧氮化矽、氮化矽等絕緣性材料填埋之步驟，及將經填埋之絕緣性材料平坦化而使矽膜 102b 之頂面露出之步驟，則如圖 26B 所示，交替地形成矽膜 102b 及絕膜 110b。依此方式，能製造以矽膜 102b 作為元件並以絕緣部 110b 作為元件分離區域之半導體裝置。又，於薄膜 102 以半導體形成之情形，亦可藉由預先以離子佈植在薄膜 102 中添加既定雜質而進行傳導控制(傳導型及/或傳導度之控制)。又，於將薄膜 102 以 CVD 等形成之情形，亦可使用既定攪雜氣體添加雜質，並實施傳導控制。再者，亦可不實施將抗蝕劑圖形 103'、105' 除去之步驟，而以絕緣性材料實施填埋步驟。原因在於依此方式，亦能在平坦化步驟中，將抗蝕劑圖形 103'、105' 除去。惟，將抗蝕劑圖形 103'、105' 除去之方式，於能將絕緣膜 102b 之間隙以絕緣性材料填埋

時之高寬比減小之觀點，為較佳。

再者，第 1 至 3 實施形態之圖形化方法，舉一例而言，亦能利用在圖 27 所示半導體之製造。圖 27 為所謂 Fin 型電場效電晶體 (FET) 之剖面圖，包含：薄膜 102，由半導體形成，依照第 1 至第 3 實施形態其中之一的圖形化方法形成；絕緣層 GOX，以夾持此薄膜 102 之方式形成；及電極 G，與絕緣層 GOX 相接。依照本發明實施形態的圖形化方法，由於能夠形成具有較光微影可利用之曝光裝置之解析極限尺寸更窄之寬度的薄膜 102，因此能使 Fin 型 FET 微細化，可提升密度。

再者，上述實施形態之中，係以形成電漿之機構一體地包括在處理容器為例說明，但不限定於此，亦可使用與處理容器分別設置，在處理容器之外，預先進行電漿化而導入處理容器之遠端電漿裝置。

又，成膜裝置 80、80' 之晶圓舟 5，係以能搭載 50~100 片晶圓 W 進行了說明，但是搭載晶圓數不限於此範圍，例如成膜裝置 80、80'，亦可具有能搭載較少數晶圓例如，2~15 片左右之晶圓舟 5。再者，成膜裝置 80、80' 亦可為目標在於將 2~15 片程度之較少數晶圓一次處理之所謂半批式(迷你批式)型之成膜裝置。

再者，被處理體不限於半導體晶圓，本發明亦可應用在 LCD 玻璃基板等其他基板。

再者，形成光抗蝕劑膜之前，雖形成了抗反射膜 200、201，但是視需要，亦可形成抗反射膜 200、201。

再者，抗蝕劑圖形 103 及 105 之修整，亦視需要實施即可。

本申請案依據 2007 年 6 月 8 日提申之日本專利申請案 2007-153184 號主張優先權，2007-153184 號之全部內容在此援用。

【圖式簡單說明】

圖 1 為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 2 為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 3 為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 4 為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 5 為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 6 為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 7 為本發明第 1 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 8 為本發明第 1 實施形態之圖形化方法所使用成膜裝置之縱剖面圖。

圖 9 為用於形成氧化矽膜 104 之成膜裝置一例橫剖面圖。

圖 10 為用於形成氧化矽膜 104 之成膜方法中，氣體供給時序的時序表。

圖 11 為用以說明實施氧化矽膜之成膜方法時之反應的示意圖。

圖 12 為比較使用 O_2 氣體電漿成膜時與使用 O_3 氣體成膜時之雜質量之圖。

圖 13 為本發明第 2 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 14 為本發明第 2 實施形態之圖形化方法所使用之成膜裝置例之縱剖面圖。

圖 15 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 16 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 17 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 18 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 19 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 20 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 21 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 22 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 23 為本發明第 3 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24A 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24B 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24C 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24D 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24E 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24F 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24G 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 24H 為本發明第 4 實施形態之圖形化方法依照各主要製造

步驟顯示之剖面圖。

圖 24I 為本發明第 4 實施形態之圖形化方法依照各主要製造步驟顯示之剖面圖。

圖 25A 為說明能接續第 1 至第 3 實施形態之圖形化方法實施之半導體裝置之製造方法的剖面圖。

圖 25B 為說明能接續第 1 至第 3 實施形態之圖形化方法實施之半導體裝置之製造方法的剖面圖。

圖 26A 為說明能接續第 1 至第 3 實施形態之圖形化方法實施之半導體裝置之製造方法的剖面圖。

圖 26B 為說明能接續第 1 至第 3 實施形態之圖形化方法實施之半導體裝置之製造方法的剖面圖。

圖 27 為說明能接續第 1 至第 3 實施形態之圖形化方法實施之半導體裝置之製造方法的剖面圖。

【主要元件符號說明】

GOX	絕緣層
G	電極
W	晶圓
1	處理容器
2	頂蓋板
3	歧管
4	密封構件
5	晶圓舟
6	支柱
7	保溫筒
8	檯
9	蓋部
10	旋轉軸
11	流體密封件

- 12 密封構件
- 13 臂
- 14 含氧氣體供給機構
- 14' 含臭氧氣體供給機構
- 15 Si 來源氣體供給機構
- 16 沖洗氣體供給機構
- 17 含氧氣體供給源
- 17' 含臭氧氣體供給源
- 18 含氧氣體配管
- 18a、21a、24a 開閉閥
- 18b、21b、24b 流量控制器
- 18c 開閉閥
- 18d 流量控制器
- 19 含氧氣體分散噴嘴
- 19a 氣體噴吐孔
- 20 Si 來源氣體供給源
- 21 Si 來源氣體配管
- 22 Si 來源氣體分散噴嘴
- 22a 氣體噴吐孔
- 23 沖洗氣體供給源
- 24 沖洗氣體配管
- 25 沖洗氣體噴嘴
- 30 電漿產生機構
- 31 開口
- 32 電漿區隔壁
- 33 電漿電極
- 34 供電線
- 35 高頻電源
- 36 絕緣保護套

37	排氣口
38	排氣口蓋部構件
39	氣體出口
40	加熱裝置
50	控制器
51	使用者介面
52	記憶部
52a	記憶媒體
80	成膜裝置
80'	成膜裝置
101	半導體基板
102	薄膜
102a	絕緣膜
102b	矽膜
103	抗蝕劑圖形
103	經修整之抗蝕劑圖形
104	氧化矽膜
105	抗蝕劑圖形
105'	經修整之抗蝕劑圖形
106	硬遮罩膜
110a	矽部
110b	絕緣膜
200	抗反射膜(BARC)
201	抗反射膜

五、中文發明摘要：

本發明所揭示之圖形化方法，包含下列步驟：於基板上形成第1膜的步驟；於第1膜上形成第1抗蝕劑膜；將第1抗蝕劑膜利用光微影加工為具既定間距之第1抗蝕劑圖形的步驟；對於該基板交替地供給含有機矽之第1氣體及含經活化之氧物質的第2氣體，而於第1抗蝕劑圖形及第1膜上形成氧化矽膜的步驟；於氧化矽膜上形成第2抗蝕劑膜的步驟；將第2抗蝕劑膜利用光微影加工為具既定間距之第2抗蝕劑圖形的步驟；將第1抗蝕劑圖形及第2抗蝕劑圖形使用於遮罩，將第1膜加工的步驟。

六、英文發明摘要：

The disclosed patterning method includes a step of forming a first film upon a substrate, a step of forming a first resist film upon the first film, a step of processing the first resist film by photolithography to form a first resist pattern having a predetermined pitch, a step of alternately supplying a first gas containing organic silicon and a second gas containing an activated oxygen species onto the substrate to form a silicon oxide film upon the first resist pattern and the first film, a step of forming a second resist film upon the silicon oxide film, a step of processing the second resist film by photolithography to produce a second resist pattern having a predetermined pitch, and a step of processing the first film using the first resist pattern and the second resist patterns as masks.

十、申請專利範圍：

1.一種圖形化方法，包含下列步驟：

於基板上形成第 1 膜的步驟；

於該第 1 膜上，形成第 1 抗蝕劑膜的步驟；

將該第 1 抗蝕劑膜利用光微影，加工為具既定間距之第 1 抗蝕劑圖形的步驟；

將含有機矽之第 1 氣體及含經活化之氧物質的第 2 氣體交替地對於該基板供給，而於該第 1 抗蝕劑圖形及該第 1 膜之上，形成氧化矽膜的步驟；

於該氧化矽膜上形成第 2 抗蝕劑膜的步驟；

將該第 2 抗蝕劑膜利用光微影加工為具既定間距之第 2 抗蝕劑圖形的步驟；及

利用該第 1 抗蝕劑圖形及該第 2 抗蝕劑圖形作為遮罩，而加工該第 1 膜的步驟。

2.如申請專利範圍第 1 項之圖形化方法，更包含下列步驟：

於將該第 1 抗蝕劑膜加工為該第 1 抗蝕劑圖形後，修整該第 1 抗蝕劑圖形的步驟；及

於將該第 2 抗蝕劑膜加工為該第 2 抗蝕劑圖形後，修整該第 2 抗蝕劑圖形的步驟。

3.如申請專利範圍第 2 項之圖形化方法，其中，

修整該第 1 抗蝕劑圖形的步驟及形成該氧化矽膜的步驟，係於相同成膜裝置內實施。

4.如申請專利範圍第 2 項之圖形化方法，其中，

修整該第 1 抗蝕劑圖形的步驟及修整該第 2 抗蝕劑圖形的步驟至少其中之一步驟，係使用含氧氣體電漿及臭氧氣體其中之一進行抗蝕劑圖形修整。

5.如申請專利範圍第 1 項之圖形化方法，其中，該有機矽為胺基矽烷。

6.如申請專利範圍第 5 項之圖形化方法，其中，該胺基矽烷為

1 價或 2 價之胺基矽烷。

7.如申請專利範圍第 6 項之圖形化方法，其中，

該 1 價或 2 價之胺基矽烷擇自於

BTBAS(雙第三丁基胺基矽烷)、

BDMAS(雙二甲基胺基矽烷)、

BDEAS(雙二乙基胺基矽烷)、

DMAS(二甲基胺基矽烷)、

DEAS(二乙基胺基矽烷)、

DPAS(二丙基胺基矽烷)、

BAS(丁基胺基矽烷)、

DIPAS(二異丙基胺基矽烷)，及

BEMAS(雙乙基甲基胺基矽烷)至少其中之一。

8.如申請專利範圍第 1 項之圖形化方法，其中，該經活化之氧物質，係藉由將含氧氣體電漿化而產生。

9.如申請專利範圍第 8 項之圖形化方法，其中，該含氧氣體為 O_2 氣體、 NO 氣體、 N_2O 氣體、 H_2O 氣體、 O_3 氣體之中至少 1 種。

10.如申請專利範圍第 1 項之圖形化方法，其中，該氧化矽膜，係於可保持真空之處理容器中形成，係交替地實施將該第 1 氣體對於該處理容器內供給的步驟以及將該第 2 氣體對於該處理容器內供給的步驟而形成。

11.如申請專利範圍第 10 項之圖形化方法，其中，在將該第 1 氣體對於該處理容器內供給的步驟以及將該第 2 氣體對於該處理容器內供給的步驟之間，更包含將殘留於該處理容器內之氣體排氣的步驟。

12.如申請專利範圍第 1 項之圖形化方法，其中，將殘留於該處理容器內之氣體排氣的步驟，係一面將該處理容器內抽真空，一面於該處理容器內導入沖洗氣體。

13.如申請專利範圍第 1 項之圖形化方法，其中，形成該氧化矽膜時之成膜溫度，為該第 1 抗蝕劑膜之耐熱溫度以下。

14.如申請專利範圍第 13 項之圖形化方法，其中，該成膜溫度為 100°C 以下。

15.一種圖形化方法，包含下列步驟：

於基板上形成第 1 膜的步驟；

於該第 1 膜上，形成與該第 1 膜以不同材料構成之硬遮罩膜的步驟；

於該硬遮罩膜上形成第 1 抗蝕劑膜的步驟；

將該第 1 抗蝕劑膜利用光微影加工為具既定間距之第 1 抗蝕劑圖形的步驟；

將含有機矽之第 1 氣體及含經活化氧物質之第 2 氣體對於該基板交替地供給，而於該第 1 抗蝕劑圖形及該硬遮罩膜上形成氧化矽膜的步驟；

於該氧化矽膜上形成第 2 抗蝕劑膜的步驟；

將該第 2 抗蝕劑膜利用光微影加工為具既定間距之第 2 抗蝕劑圖形的步驟；

利用該第 1 抗蝕劑圖形及該第 2 抗蝕劑圖形作為遮罩，而加工該硬遮罩膜的步驟；及

利用該加工之硬遮罩膜作為遮罩，而加工該第 1 膜的步驟。

16.如申請專利範圍第 15 項之圖形化方法，其中，

於形成該第 1 抗蝕劑膜前，更包含在該硬遮罩膜上形成第 1 抗反射膜的步驟。

17.如申請專利範圍第 15 項之圖形化方法，其中，

於形成該第 2 抗蝕劑膜前，更包含在該氧化矽膜上形成第 2 抗反射膜的步驟。

18.如申請專利範圍第 15 項之圖形化方法，其中，更包含下列步驟：

於將該第 1 抗蝕劑膜加工為該第 1 抗蝕劑圖形後，修整該第 1 抗蝕劑圖形的步驟；及

於將該第 2 抗蝕劑膜加工為該第 2 抗蝕劑圖形後，修整該第 2

抗蝕劑圖形的步驟。

19.如申請專利範圍第 18 項之圖形化方法，其中，

修整該第 1 抗蝕劑圖形的步驟及形成該氧化矽膜的步驟，係於相同成膜裝置內實施。

20.如申請專利範圍第 18 項之圖形化方法，其中，

修整該第 1 抗蝕劑圖形的步驟及修整該第 2 抗蝕劑圖形的步驟至少其中之步驟，係使用含氧氣體電漿及臭氧氣體其中之一進行抗蝕劑圖形修整。

21.如申請專利範圍第 15 項之圖形化方法，其中，該有機矽為胺基矽烷。

22.如申請專利範圍第 21 項之圖形化方法，其中，該胺基矽烷為 1 價或 2 價之胺基矽烷。

23.如申請專利範圍第 22 項之圖形化方法，其中，

該 1 價或 2 價之胺基矽烷擇自於

BTBAS(雙第三丁基胺基矽烷)、

BDMAS(雙二甲基胺基矽烷)、

BDEAS(雙二乙基胺基矽烷)、

DMAS(二甲基胺基矽烷)、

DEAS(二乙基胺基矽烷)、

DPAS(二丙基胺基矽烷)、

BAS(丁基胺基矽烷)、

DIPAS(二異丙基胺基矽烷)，及

BEMAS(雙乙基甲基胺基矽烷)至少其中之一。

24.如申請專利範圍第 15 項之圖形化方法，其中，該經活化之氧物質，係藉由將含氧氣體電漿化而產生。

25.如申請專利範圍第 24 項之圖形化方法，其中，該含氧氣體為 O_2 氣體、 NO 氣體、 N_2O 氣體、 H_2O 氣體、 O_3 氣體之中至少 1 種。

26.如申請專利範圍第 15 項之圖形化方法，其中，該氧化矽膜

係於可保持真空之處理容器中形成，係交替地實施將該第 1 氣體對於該處理容器內供給的步驟以及將該第 2 氣體對於該處理容器內供給的步驟而形成。

27.如申請專利範圍第 26 項之圖形化方法，其中，在將該第 1 氣體對於該處理容器內供給的步驟以及將該第 2 氣體對於該處理容器內供給的步驟之間，更包含將殘留於該處理容器內之氣體排氣的步驟。

28.如申請專利範圍第 15 項之圖形化方法，其中，將殘留於該處理容器內之氣體排氣的步驟，係一面將該處理容器內抽真空，一面於該處理容器內導入沖洗氣體。

29.如申請專利範圍第 15 項之圖形化方法，其中，形成該氧化矽膜時之成膜溫度，為該第 1 抗蝕劑膜之耐熱溫度以下。

30.如申請專利範圍第 29 項之圖形化方法，其中，該成膜溫度為 100°C 以下。

十一、圖式：

圖式

圖 1







圖 2



圖式



圖式

圖 5





圖 6



圖式




圖 7

圖式




圖 8

圖式




圖 9

圖式





圖 10

圖式




11

圖式

雜質	O ₂ 氣體電漿	O ₃ 氣體
C	1	20
N	1	8

圖 12

圖式



原位處理

圖 13

圖式




圖 14

圖式

圖 15





圖 16



圖式

圖 17





圖 18



圖式

圖 19





圖 20



圖式

圖 21





圖 22



圖式




圖 23

圖式

圖 24A





圖 24B



圖式

圖 24C





圖 24D



圖式

圖 24E





圖 24F



圖式

圖 24G





圖 24H



圖式




圖 241

圖式

圖 25A





圖 25B



圖式

圖 26A





圖 26B



圖式




圖 27

七、指定代表圖：

(一)本案指定代表圖為：第（ 8 ）圖。

(二)本代表圖之元件符號簡單說明：

W	晶圓
1	處理容器
2	頂蓋板
3	歧管
4	密封構件
5	晶圓舟
6	支柱
7	保溫筒
8	臺
9	蓋部
10	旋轉軸
11	流體密封件
12	密封構件
13	臂
14	含氧氣體供給機構
15	Si 來源氣體供給機構
16	沖洗氣體供給機構
17	含氧氣體供給源
18	含氧氣體配管
18a、21a、24a	開閉閥
18b、21b、24b	流量控制器
19	含氧氣體分散噴嘴
19a	氣體噴吐孔
20	Si 來源氣體供給源
21	Si 來源氣體配管
22	Si 來源氣體分散噴嘴

22a	氣體噴吐孔
23	沖洗氣體供給源
24	沖洗氣體配管
25	沖洗氣體噴嘴
30	電漿產生機構
31	開口
32	電漿區隔壁
33	電漿電極
34	供電線
35	高頻電源
36	絕緣保護套
37	排氣口
38	排氣口蓋部構件
39	氣體出口
40	加熱裝置
50	控制器
51	使用者介面
52	記憶部
52a	記憶媒體
80	成膜裝置

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無