

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-10397

(P2011-10397A)

(43) 公開日 平成23年1月13日(2011.1.13)

(51) Int.Cl.

H02M 3/28 (2006.01)

F 1

H02M 3/28

H02M 3/28

テーマコード(参考)

L

Q

5H730

審査請求 未請求 請求項の数 3 O L (全 15 頁)

(21) 出願番号

特願2009-149067 (P2009-149067)

(22) 出願日

平成21年6月23日 (2009. 6. 23)

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(74) 代理人 100126240

弁理士 阿部 琢磨

(74) 代理人 100124442

弁理士 黒岩 創吾

(72) 発明者 松本 真一郎

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

F ターム(参考) 5H730 AA14 BB43 BB51 CC01 DD04
EE02 EE07 EE59 FD01 FF09
FF19 FG01 FG25 VV01


(54) 【発明の名称】 コンバータ

(57) 【要約】

【課題】 機器の待機時の消費電力を低減する。

【解決手段】 擬似共振コンバータにおいて、出力可変手段により出力電圧が低い電圧に設定された場合、トランジストの第一の補助巻線に誘起されるパルス電圧に応じて前記スイッチング素子をオフさせ、トランジストの第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧に基づきタイミング制御手段を動作させる。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング素子と、前記一次巻線のインダクタンスと前記スイッチング素子のドレインソース間の静電容量による共振動作によって、前記スイッチング素子に供給される共振電圧に基づき前記スイッチング素子をオンさせるようにタイミングを制御するタイミング制御手段と、

出力電圧を設定する出力電圧設定手段とを備え、

前記出力電圧設定手段により前記出力電圧が低い電圧に設定された場合、前記タイミング制御手段は、前記トランスの前記一次巻線と巻方向を異なる第一の補助巻線に誘起されるパルス電圧に応じて前記スイッチング素子をオフさせ、前記トランスの一次巻線と巻方向が同一の第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧に基づき前記タイミング制御手段が動作することを特徴とするコンバータ。10

【請求項 2】

前記タイミング制御手段は、前記第一の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧と、前記第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧の高いほうの電圧に基づき動作することを特徴とする請求項 1 に記載のコンバータ。

【請求項 3】

前記タイミング制御手段は、前記第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧を変圧して得られる直流電圧に基づき動作することを特徴とする請求項 1 に記載のコンバータ。20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧を変換するコンバータに関する。

【背景技術】

【0002】

電子機器の電源における電圧変換器として図 6 に示すような擬似共振コンバータが知られている。図 6 は擬似共振コンバータをスイッチング電源に適用した場合の回路構成を示している。以下に図 6 及び図 7 に基づき回路動作を説明する。30

【0003】

V_{ac} は、商用交流電圧である。スイッチ SW 1 がオンされると、該 V_{ac} は D₁₀₁、D₁₀₂、D₁₀₃、D₁₀₄ で構成されるダイオードブリッジ DA 1 によって整流され、一次電解コンデンサ C₁ によって平滑化され、概略一定の電圧 V_h となる。一方、これと同時に、コントロールモジュール CNT 1 に起動抵抗 R₄ を介して電圧が供給される。CNT 1 は、FET 1 をオンする。するとトランス T 1 の一次巻線 N_p を介して、FET 1 にドレイン電流 I_d が流れる(図 7 中の t₀)。

【0004】

I_d は、電流検出抵抗 R₃ によって電圧 V_{is} に変換され、CNT 1 に供給される。CNT 1 は、V_{is} が予め規定の値になった時点で、FET 1 をオフする(t₁)。40

【0005】

FET 1 がオフされると、I_d は瞬時に零となる。それまで FET 1 に流れていた一次巻線電流 I_p は、一次共振コンデンサ C₂ に流入し、C₂ を充電する。すると、FET 1 のドレインソース間の電圧 V_{ds} は上昇を始める。FET 1 がオフされた直後、V_{ds} の電圧値は大きく跳ね上がる(t₂)。この上昇電圧波形は、N_p のインダクタンス(リーケージインダクタンス)としての L_{pr} と、一次共振コンデンサ C₂ の静電容量である C_{r1} との L C 共振動作(共振現象ともいう)である。その後 V_{ds} は、概ね一定の電圧 V_h + V_{c1} となる(t₂ ~ t₃)。

【0006】

トランス T 1 には、一次巻線 N_p の他に、二次巻線 N_s および補助巻線 N_n が巻かれて

いる。N_s および N_n は、N_p に対して巻方向を異に構成されている（所謂、フライバック結合とよばれる構成）。FET1 がオフされて以降（t₂ ~ t₃）、N_s および N_n には正のパルス電圧が誘起される。N_s に誘起されたパルス電圧は、二次整流ダイオード D₃ および二次平滑コンデンサ C₄ によって整流及び平滑され、概ね一定の出力電圧 V_{out-h} となる。このとき、D₃ の順方向電圧を V_{fd3} とすると、前述の電圧 V_{c1} は、V_{out-h} を用いて概ね次式（1）で表される。

【0007】

【数1】

$$V_{c1} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_p}{N_s} \quad \dots (1)$$

10

【0008】

一方、N_n に誘起される正のパルス電圧 V_{nnh} は、V_{out-h} を用いて概ね次式（2）で表される。

【0009】

【数2】

$$V_{nnh} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_n}{N_s} \quad \dots (2)$$

20

【0010】

この V_{nnh} は、ダイオード D₂ とコンデンサ C₃ によって整流及び平滑され、CNT1 に電源電圧 V_{cc} として供給される。これ以降、CNT1 は、この V_{cc} によって動作を続ける。このとき、D₂ の順方向電圧を V_{fd2} とすると、V_{cc} は概ね次式（3）で表される。

【0011】

【数3】

$$V_{cc} \cong V_{nnh} - V_{fd2} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_n}{N_s} - V_{fd2} \quad \dots (3)$$

30

【0012】

N_s に流れる電流 I_f は直線的に減少し、やがて零になる（t₃）。すると、V_{ds} は緩やかに下降を始める（t₃ ~ t₄）。この下降電圧波形は、L_p と C_{r1} の LC 共振現象であり、その周波数 f₀、周期 T₀、初期振幅 A₀ は、概ね次式（4）、（5）、（6）で表される。これ以降、仮に FET1 を再度オンしなければ、図 7 の V_{ds} で示されるグラフ中の破線のように、周波数 f₀ で LC 共振現象が継続することになる。

【0013】

【数4】

$$f_0 \cong \frac{1}{2\pi\sqrt{L_p \cdot C_{r1}}} \quad \dots (4)$$

40

$$T_0 \cong 2\pi\sqrt{L_p \cdot C_{r1}} \quad \dots (5)$$

$$A_0 \cong V_{c1} \quad \dots (6)$$

【0014】

さて、V_{ds} は、D₂ のアノード電圧 V_{nn} と相似形となる。V_{nn} は、CNT1 に供給されている。CNT1 は、V_{nn} が零となった時刻（t₄）を検出し、t₄ 以降予め規定の時間が経過した後に FET1 をオンするよう設定される。これを利用して、V_{ds} が最も低下した時刻に FET1 をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。t₃ から t₄ までの時間、および t₄ から t₅ までの時間 t₅ は概ね、上記 LC 共振周期 T₀ の 1/4 であり、概ね次式（7）で表

50

される既知の値である。

【0015】

【数5】

$$\Delta t \approx \frac{T_0}{4} \approx \frac{\pi \sqrt{L_p \cdot C_{rl}}}{2} \quad \dots \quad (7)$$

【0016】

したがって、t4から、t後にFET1をオンすることで、LC共振電圧の最下点でFET1をオンすることができる(t5)。図7においては、Vdsが零を下回り、FET1のボディダイオードD1が導通した状態でFET1をオンしている。このように、Vdsが略零の時点でスイッチングを行うことを、一般に『ゼロボルトスイッチング: ZVS』と呼ぶ。ゼロボルトスイッチングを行うことで、ターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。

【0017】

FET1がオンされると(t5~)、再度、トランジスタT1の一次巻線Npを介して、FET1にドレイン電流Idが流れはじめる。このとき、NsおよびNnには負のパルス電圧が誘起される。Nnに誘起される負のパルス電圧Vnn1は、Vhを用いて概ね次式(8)で表される。

【0018】

【数6】

$$V_{nn1} \approx V_h \cdot \frac{N_n}{N_p} \quad \dots \quad (8)$$

【0019】

これ以降、上記t0~t5の動作が繰り返される。以上が擬似共振コンバータの動作である。なお、上記のスイッチング電源における擬似共振コンバータの動作については、例えば、特許文献1に記載されている。

【先行技術文献】

【特許文献】

【0020】

【特許文献1】特開2002-315330号公報

【発明の概要】

【発明が解決しようとする課題】

【0021】

近年、電子機器の消費電力を低減することが強く求められてきている。上記の擬似共振コンバータを有する電源についても消費電力の低減が要求されている。消費電力の低減のために、電子機器が動作時の通常モードと電子機器が待機時の省電力モード(パワーセーブモードともいう)を設けて、パワーセーブモードにおいて、擬似共振コンバータの出力電圧を低下させることにより、待機時の電力の低減が実施されている。

【0022】

図8に、出力電圧を低下させて待機時の電力を低減する擬似共振コンバータの一例を示す。図8には、図6の擬似共振コンバータに対してRa, Rb, Rc, R8, FET2からなる出力可変回路が追加されている。そして、出力可変回路には、電子機器の制御素子CPU1からパワーセーブ信号/PSAVEが供給されている。CPU1は/PSAVE信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。

【0023】

CPU1は、電子機器を通常モードに設定する時には、/PSAVE信号をHレベルとし、伝子機器をパワーセーブモードに設定する時には、/PSAVE信号をLレベルとする。/PSAVE信号は、FET2に供給されている。通常モード、即ち/PSAVE信号がHレベルの場合、FET2はオンし、抵抗Rbと抵抗Rcが並列に接続される。出

10

20

30

40

50

力電圧を、抵抗 R_a と、この並列抵抗 ($R_b // R_c$) で分圧した電圧がシャントレギュレータ IC1 の r_{ref} 端子に供給されることとなる。したがって、シャントレギュレータのリファレンス電圧を V_{ref} とすると、通常モードの出力電圧 V_{out-h} は、概ね次式 (9) で表される。

【0024】

【数7】

$$V_{out-h} \cong \frac{R_a + (R_b // R_c)}{(R_b // R_c)} \cdot V_{ref} \quad \dots (9)$$

【0025】

ただし、($R_b // R_c$) は、 R_b と R_c の並列抵抗値であり概ね次式 (10) で表される。

【0026】

【数8】

$$R_b // R_c = \frac{R_b \cdot R_c}{R_b + R_c} \quad \dots (10)$$

【0027】

一方、パワーセーブモード、即ち / P S A V E 信号が L レベルの場合、FET2 はオフし、 R_c は切り離される。よって、シャントレギュレータ IC1 の r_{ref} 端子に供給される電圧は、出力電圧を R_a と R_b で分圧した電圧となる。したがって、パワーセーブモードの出力電圧 V_{out-l} は、概ね次式 (11) で表される。

【0028】

【数9】

$$V_{out-l} \cong \frac{R_a + R_b}{R_b} \cdot V_{ref} \quad \dots (11)$$

【0029】

したがって、パワーセーブモードの出力電圧 V_{out-l} は、通常モードの出力電圧 V_{out-h} よりも低下することとなる。

【0030】

さて、通常モードとパワーセーブモードにおける、擬似共振コンバータの動作波形を図 9 に示す。通常モード時の動作は、図 7 での説明と同様である。パワーセーブモードにおいて、出力電圧が V_{out-h} から V_{out-l} に低下すると、 V_{c1} が概ね次式 (12) で表されるように低下する。

【0031】

【数10】

$$V_{c1} \cong (V_{out-l} + V_{f13}) \cdot \frac{N_p}{N_s} \quad \dots (12)$$

【0032】

さらに FET1 のオフ時、 N_n に誘起される正のパルス電圧 V_{nnh} が概ね次式 (13) で表されるように低下する。

【0033】

【数11】

$$V_{nnh} \cong (V_{out-l} + V_{f13}) \cdot \frac{N_n}{N_s} \quad \dots (13)$$

【0034】

V_{nnh} が低下するため、CNT1 の電源電圧 V_{c1} も概ね次式 (14) で表されるように低下することとなる。

10

20

30

40

50

【0035】

【数12】

$$V_{cc} \cong V_{nnh} - V_{fd2} \cong (V_{out-i} + V_{fd3}) \cdot \frac{N_n}{N_s} - V_{fd2} \quad \dots (14)$$

【0036】

以上のように、パワーセーブモード時において、出力電圧を低下させることで、CNT1の電源電圧Vccも低下してしまう。一方で、CNT1を安定動作させるためには、電源電圧Vccを一定値以上に保たなければならないため、出力電圧の低下量にはおのずと限界が生じる。したがって、パワーセーブモード時の消費電力を充分に低減できないという課題がある。

10

【0037】

本発明は、上記の課題を鑑みてなされたものであり、擬似共振コンバータを有する電源を搭載した電子機器において、待機時の消費電力をより低減することを目的とする。

【課題を解決するための手段】

【0038】

上記課題を解決するための、本発明のコンバータは、トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング素子と、前記一次巻線のインダクタンスと前記スイッチング素子のドレンインソース間の静電容量による共振動作によって、前記スイッチング素子に供給される共振電圧に基づき前記スイッチング素子をオンさせるようにタイミングを制御するタイミング制御手段と、出力電圧を設定する出力電圧設定手段とを備え、前記出力電圧設定手段により前記出力電圧が低い電圧に設定された場合、前記タイミング制御手段は、前記トランスの前記一次巻線と巻方向を異なる第一の補助巻線に誘起されるパルス電圧に応じて前記スイッチング素子をオフさせ、前記トランスの一次巻線と巻方向が同一の第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧に基づき前記タイミング制御手段が動作することを特徴とする。

20

【発明の効果】

【0039】

以上説明したように、本発明によれば、機器の待機時の消費電力をより低減することができる。

30

【図面の簡単な説明】

【0040】

【図1】実施例1の擬似共振コンバータの回路

【図2】実施例1の擬似共振コンバータの通常モード時の電圧波形

【図3】実施例1の擬似共振コンバータのパワーセーブモード時の電圧波形

【図4】実施例2の擬似共振コンバータの回路

【図5】実施例3の擬似共振コンバータの回路

【図6】従来の擬似共振コンバータの回路

【図7】従来の擬似共振コンバータの動作時の電圧波形

【図8】従来の擬似共振コンバータの通常モード時の電圧波形

【図9】従来の擬似共振コンバータのパワーセーブモード時の電圧波形

40

【発明を実施するための形態】

【0041】

上述した課題を解決するための本発明の具体的な構成について、以下の実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。

【実施例1】

【0042】

図1は本実施例における擬似共振コンバータの回路構成を示す。図2は、図1の擬似共振コンバータの通常モード時の動作であり、図3は、図1の擬似共振コンバータのパワーセーブモード時の動作を示す。

50

【0043】

本実施例では、上記の図8及び図9で説明した擬似共振コンバータに加え、トランスト1の第二の補助巻線Nh、ダイオードD4及びコンデンサC5からなる整流及び平滑回路を有する。Nhは、トランスト1の一次巻線Npと、巻方向が同一に構成される（所謂、フォワード結合と呼ばれる構成である）。なお、第一の補助巻線はNnである。これらNh、D4、C5で生成される直流電圧をスイッチング素子であるFET1のオンオフのタイミング制御を行うコントロールモジュールCNT1の電源電圧Vccとすることが特徴である。なお上記の図8及び図9で説明した擬似共振コンバータのNpのインダクタンスとしと、一次共振コンデンサC2の静電容量とのLC共振動作（共振現象ともいう）等は共通であるため同様の箇所には、同じ符号を付している。

10

【0044】

以下に図1、図2、図3に基づき本実施例の動作を説明する。

図1の擬似共振コンバータは、Ra, Rb, Rc, R8, FET2からなる出力電圧設定回路を有する。出力電圧設定回路には、電子機器（以下、機器という）の制御素子CPU1から、パワーセーブ信号/PSAVEが供給されている。CPU1は、/PSAVE信号を用いて機器を通常モードからパワーセーブモードに移行させる。

【0045】

CPU1は、機器を通常モードに設定する時には、/PSAVE信号をHレベルとし、機器をパワーセーブモードに設定する時には、/PSAVE信号をLレベルとする。この/PSAVE信号は、FET2に供給されており、通常モード、即ち/PSAVE信号がHレベルの場合、FET2はオンし、抵抗Rbと抵抗Rcが並列に接続される。出力電圧を、抵抗Raと、この並列抵抗（Rb//Rc）で分圧した電圧がシャントレギュレータIC1のref端子に供給されることとなる。したがって、シャントレギュレータのリファレンス電圧をVrefとすると、通常モードの出力電圧Vout-hは、概ね次式（15）で表される。

20

【0046】

【数13】

$$V_{out-h} \cong \frac{R_a + (R_b // R_c)}{(R_b // R_c)} \cdot V_{ref} \quad \dots (15)$$

30

【0047】

ただし、（Rb//Rc）は、RbとRcの並列抵抗値であり、概ね次式（16）で表される。

【0048】

【数14】

$$R_b // R_c = \frac{R_b \cdot R_c}{R_b + R_c} \quad \dots (16)$$

【0049】

一方、パワーセーブモード、即ち/PSAVE信号がLレベルの場合は、FET2はオフしてRcは切り離される。よって、シャントレギュレータIC1のref端子に供給される電圧は、出力電圧をRaとRbで分圧した電圧となる。したがって、パワーセーブモードの出力電圧Vout-lは、概ね次式（17）で表される。

40

【0050】

【数15】

$$V_{out-l} \cong \frac{R_a + R_b}{R_b} \cdot V_{ref} \quad \dots (17)$$

【0051】

したがって、パワーセーブモードの出力電圧Vout-lは、通常モードの出力電圧Vout-hよりも低下することとなる。

50

【0052】

さて、通常モードにおける、擬似共振コンバータの動作波形を図2に示す。FET1がオフされている期間、FET1のドレインソース間の電圧V_{ds}は、概ね一定の電圧V_h+V_{c1}となる(t12~t13の期間の電圧)。トランジスタT1には、一次巻線N_pの他に、二次巻線N_s、第一の補助巻線N_n、第二の補助巻線N_hが巻かれている。N_sおよびN_nは、N_pに対して巻方向を異に構成されている(所謂、フライバック結合と呼ばれる構成)。従って、FET1がオフされて以降(t12~t13の期間)は、N_sおよびN_nには正のパルス電圧が誘起される。一方、N_hは、N_pに対して巻方向を同一に構成されている(所謂、フォワード結合と呼ばれる構成)。従って、FET1がオフされて以降(t12~t13の期間)は、N_hには負のパルス電圧が誘起される。N_sに誘起されたパルス電圧は、二次整流ダイオードD3および二次平滑コンデンサC4によって整流及び平滑され、概ね一定の出力電圧V_{out-h}となる。このとき、D3の順方向電圧をV_{fd3}とすると、前述の電圧V_{c1}は、V_{out-h}を用いて概ね次式(18)で表される。

10

【0053】

【数16】

$$V_{cl} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_p}{N_s} \quad \dots (18)$$

【0054】

20

また、N_nに誘起される正のパルス電圧V_{nnh}は、V_{out-h}を用いて概ね次式(19)で表される。

【0055】

【数17】

$$V_{nnh} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_n}{N_s} \quad \dots (19)$$

【0056】

30

一方、N_hに誘起される負のパルス電圧V_{nh1}は、V_{out-h}を用いて概ね次式(20)で表される。

【0057】

【数18】

$$V_{nh1} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_h}{N_s} \quad \dots (20)$$

【0058】

40

N_sに流れる電流I_fは直線的に減少し、やがて零になる(t13)。すると、V_{ds}は緩やかに下降を始める(t12~t13の期間)。この下降電圧波形は、L_pとC_{r1}のLC共振現象であり、その周波数f₀、周期T₀、初期振幅A₀は、概ね次式(21)、(22)、(23)で表される。これ以降、仮にFET1を再度オンしなければ、図2のV_{ds}で示すグラフ中の破線のように、周波数f₀でLC共振現象が継続することとなる。

【0059】

【数19】

$$f_0 \cong \frac{1}{2\pi\sqrt{L_p \cdot C_{r1}}} \quad \dots (21)$$

$$T_0 \cong 2\pi\sqrt{L_p \cdot C_{r1}} \quad \dots (22)$$

$$A_0 \cong V_{cl} \quad \dots (23)$$

【0060】

50

さて、 V_{dS} は、補助巻線 N_n の端子電圧 V_{nn} と相似形となる。 V_{nn} は、CNT1 に供給されている。CNT1 は、 V_{nn} が零となった時刻 (t_{14}) を検出し、 t_{14} 以降、予め規定の時間が経過した後に FET1 をオンするよう設定される。これをを利用して、 V_{dS} が最も低下した時刻に FET1 をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。なお、 t_{13} から t_{14} までの時間、および t_{14} から t_{15} までの時間 t は概ね、上記 LC 共振周期 T_0 の $1/4$ であり、次式 (24) で表される既知の値である。

【0061】

【数20】

$$\Delta t \approx \frac{T_0}{4} \approx \frac{\pi \sqrt{L_p \cdot C_{rl}}}{2} \quad \dots (24)$$

10

【0062】

したがって、 t_{14} から t 時間後に FET1 をオンすることで、LC 共振電圧の最下点で FET1 をオンすることができる (t_{15})。図2においては、 V_{dS} が零を下回り、FET1 のボディダイオード D1 が導通した状態で FET1 をオンしている。このように、 V_{dS} が略零の時点でスイッチングを行うことを、一般にゼロボルトスイッチング (ZVS: Zero Volt Switching) と呼ぶ。このゼロボルトスイッチングによりターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。FET1 がオンされると ($t_{15} \sim$)、再度、トランジスタ T1 の一次巻線 N_p を介して、FET1 にドレイン電流 I_d が流れはじめる。このとき、 N_s および N_n には負のパルス電圧が誘起される。一方、 N_h には正のパルス電圧が誘起される。 N_n に誘起される負のパルス電圧 V_{nn1} は、 V_h を用いて概ね次式 (25) で表される。

20

【0063】

【数21】

$$V_{nn1} \approx V_h \cdot \frac{N_n}{N_p} \quad \dots (25)$$

【0064】

一方、 N_h に誘起される正のパルス電圧 V_{nhh} は、 V_h を用いて概ね次式 (26) で表される。

30

【0065】

【数22】

$$V_{nhh} \approx V_h \cdot \frac{N_h}{N_p} \quad \dots (26)$$

【0066】

この V_{nhh} は、ダイオード D4 とコンデンサ C5 によって整流及び平滑され、CNT1 に電源電圧 V_{cc} として供給される。これ以後、CNT1 は、この V_{cc} によって動作を続ける。このとき、D4 の順方向電圧を V_{fd4} とすると、 V_{cc} は概ね次式 (27) で表される。

40

【0067】

【数23】

$$V_{cc} \approx V_{nhh} - V_{fd4} \approx V_h \cdot \frac{N_h}{N_p} - V_{fd4} \quad \dots (27)$$

【0068】

これ以後、上記 $t_{11} \sim t_{15}$ の動作が繰り返される。

【0069】

次に、パワーセーブモードにおける、擬似共振コンバータの動作波形を図3に示す。パ

50

ワーセーブモードにおいて、出力電圧が V_{out-l} から V_{out-1} に低下すると、 V_{c1} が概ね次式(28)で表されるように低下する。

【0070】

【数24】

$$V_{cl} \cong (V_{out-l} + V_{fd3}) \cdot \frac{N_p}{N_s} \quad \dots (28)$$

【0071】

さらに、FET1のオフ時($t_{22} \sim t_{23}$)、 N_h に誘起される正のパルス電圧 V_{nh} が概ね次式29で表されるように低下する。

【0072】

【数25】

$$V_{nh} \cong (V_{out-l} + V_{fd3}) \cdot \frac{N_h}{N_s} \quad \dots (29)$$

【0073】

また、 N_h に誘起される負のパルス電圧 V_{nh1} は概ね次式30で表されるように低下する。

【0074】

【数26】

$$V_{nh1} \cong (V_{out-l} + V_{fd3}) \cdot \frac{N_h}{N_s} \quad \dots (30)$$

10

20

【0075】

一方、FETのオン時($t_{25} \sim$)、 N_h に誘起される負のパルス電圧 V_{nh1} は、 V_h を用いて概ね次式31で表される。

【0076】

【数27】

$$V_{nh1} \cong V_h \cdot \frac{N_h}{N_p} \quad \dots (31)$$

30

【0077】

また、 N_h に誘起される正のパルス電圧 V_{nhh} は、 V_h を用いて概ね次式32で表される。

【0078】

【数28】

$$V_{nhh} \cong V_h \cdot \frac{N_h}{N_p} \quad \dots (32)$$

30

【0079】

したがって、CNT1の電源電圧 V_{cc} は概ね次式33で表されることとなる。

40

【0080】

【数29】

$$V_{cc} \cong V_{nhh} - V_{fd4} \cong V_h \cdot \frac{N_h}{N_p} - V_{fd4} \quad \dots (33)$$

【0081】

ここで、式33からも分かるように、 V_{cc} は、 V_{out-1} の値に依存しない。従って、パワーセーブモード時において、出力電圧を低下させても、CNT1の電源電圧 V_{cc} が低下することはない。前記発明が解決しようとする課題の項で説明したような、出力電圧の低下量の限界がなくなることから、パワーセーブモード時に出力電圧を充分に低下

50

させることができとなり、パワーセーブモード時の消費電力を充分に低減することが可能となる。

【実施例2】

【0082】

実施例1で説明した図1の構成において、CNT1の電源電圧VccがVout-1の値に依存しないことを説明した(実施例1における式33)。一方、式33からもわかるとおり、Vccは、商用交流電源の整流電圧Vhに概ね比例する。従って、例えば、送電系統のトラブル等で商用交流電源の電圧が低下すると、Vccも低下し、CNT1が安定動作を継続できないという課題がある。本実施例では、商用交流電源の電圧が低下したような場合においても、CNT1の安定動作が可能なVcc電圧を確保することを可能とするものである。

10

【0083】

図4に、本発明第二の実施例である擬似共振コンバータを示す。本実施例では、図1で説明した実施例1の擬似共振コンバータに加え、補助巻線NnとCNT1の間にダイオードD5を設け、ダイオードD5のカソード端子をC5に接続したことが特徴である。なお実施例1と同様の個所には、同じ符号を付し、説明を省略する。

20

【0084】

図4の構成において、商用交流電源の電圧が正常範囲内の場合、実施例1で説明したとおり、CNT1のVccとしての直流電圧は、補助巻線Nhの正のパルス電圧を、ダイオードD4およびコンデンサC5で整流及び平滑して得られる。本実施例ではこの直流電圧を第一の直流電圧とする。

20

【0085】

一方、商用交流電源の電圧が正常範囲の値より低下した場合、Nhの正のパルス電圧を整流及び平滑して得られる第一の直流電圧は低下してしまう。そこで、補助巻線Nnの正のパルス電圧をダイオードD5およびコンデンサC5で整流及び平滑して得られた第二の直流電圧をVccとしてCNT1に供給する。つまり、Nhの正パルス電圧に基づく第一の直流電圧とNnの正パルス電圧に基づく第二の直流電圧の高いほうをVccとしている。

30

【0086】

なお、Nnの正のパルス電圧Vnnhは次式(34)であらわされる。

【0087】

【数30】

$$V_{nnh} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_n}{N_s} \quad \dots (34)$$

【0088】

従って、ダイオードD5の順方向電圧をVfd5とすると、Vccは概ね次式(35)であらわされる。

【0089】

【数31】

40

$$V_{cc} \cong V_{nnh} - V_{fd5} \cong (V_{out-h} + V_{fd3}) \cdot \frac{N_n}{N_s} - V_{fd5} \quad \dots (35)$$

【0090】

上式35で表されるとおり、Vccは、商用交流電源の整流電圧Vhの値には依存しないから、商用交流電源の電圧が低下によって、Vccが低下することではなく、CNT1は安定動作を続けることができる。

【0091】

以上、本実施例によれば、商用交流電源の電圧が低下したような場合においても、CNT1の安定動作が可能なVcc電圧を確保することができる。

50

【実施例3】

【0092】

実施例1で説明した図1の構成において、CNT1の電源電圧Vccは、式33で表されるとおり、Vout-1の値に依存しないことを説明した。一方で、式33からもわかるとおり、Vccは、商用交流電源の整流電圧Vhに概ね比例する。従って、例えば、送電系統のトラブル等で商用交流電源の電圧が上昇すると、Vccも上昇し、CNT1の定格電圧を超えるという課題がある。本実施例では、商用交流電源の電圧が上昇した場合においても、CNT1に供給されるVcc電圧が定格電圧を超えることを防止すること可能にするものである。

【0093】

図5に、本実施例の擬似共振コンバータの回路構成を示す。本実施例では、図1で説明した実施例1の擬似共振コンバータに加え、抵抗R9、ツェナーダイオードZD1、コンデンサC6からなる定電圧源を追加したことが特徴である。ツェナーダイオードZD1の降伏電圧は、概略、CNT1の定格電圧以下に設定されている。なお、実施例1と同様の個所には、同じ符号を付し、説明を省略する。

【0094】

図5の構成において、商用交流電源の電圧が正常範囲内の値である場合、つまり、Nhの正のパルス電圧を、D4およびC5で整流及び平滑して生成される直流電圧が、CNT1の定格範囲内である場合には、この直流電圧が、抵抗R9、コンデンサ6を介してVccとなり、CNT1に供給される。

【0095】

一方で、商用交流電源の電圧が正常範囲より上昇した場合、つまり、Nhの正のパルス電圧をD4およびC5で整流及び平滑して生成される直流電圧が、CNT1の定格範囲より大きい場合、この直流電圧は、抵抗R9およびツェナーダイオードZD1によってクランプされ、CNT1の定格範囲内の直流電圧となる。これがVccとしてCNT1に供給される。つまり、直流電圧が大きい場合に、直流電圧を変圧してからVccとしてCNT1に供給する。

【0096】

したがって、商用交流電源の電圧が正常範囲より上昇した場合においても、CNT1に供給されるVcc電圧が定格電圧を超えることはない。

【0097】

以上、本実施例では、商用交流電源の電圧が上昇した場合においても、CNT1に供給されるVcc電圧が定格電圧を超えることを防止することができる。

【符号の説明】

【0098】

Vac 商用電源電圧

DA1 ダイオードブリッジ

C1 一次電解コンデンサ

FET1 スイッチングFET

CNT1 コントロールモジュール

【0099】

PIC1 フォトカプラ

D4 ダイオード

C5 コンデンサ

Nn、Nh 補助巻線

/PSAVE パワーセーブ信号

IC1 シャントレギュレータ


10

20


30

40


【 図 1 】




【 四 2 】




【 図 3 】




【 図 4 】




【図5】




【図6】



【図7】



【図8】



【 囮 9 】

