

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年3月12日(12.03.2020)



(10) 国際公開番号

WO 2020/049976 A1

(51) 国際特許分類:

H01L 25/07 (2006.01) *H02G 3/16* (2006.01)
H01L 23/14 (2006.01) *H05K 1/02* (2006.01)
H01L 25/18 (2006.01)

(21) 国際出願番号: PCT/JP2019/032097

(22) 国際出願日: 2019年8月16日(16.08.2019)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2018-164663 2018年9月3日(03.09.2018) JP

(71) 出願人: 株式会社オートネットワーク技術
研究所(AUTONETWORKS TECHNOLOGIES,
LTD.) [JP/JP]; 〒5108503 三重県四日市市西


末広町1番14号 Mie (JP). 住友電装株式
会社(SUMITOMO WIRING SYSTEMS, LTD.)
[JP/JP]; 〒5108503 三重県四日市市西末広
町1番14号 Mie (JP). 住友電気工業株
式会社(SUMITOMO ELECTRIC INDUSTRIES,
LTD.) [JP/JP]; 〒5410041 大阪府大阪市中央区
北浜四丁目5番33号 Osaka (JP).

(72) 発明者: 原 口 章 (HARAGUCHI, Akira);
〒5108503 三重県四日市市西末広町1番
14号 株式会社オートネットワーク
技術研究所内 Mie (JP).

(74) 代理人: 河野 英仁, 外(KOHNO, Hideto et al.);
〒5400035 大阪府大阪市中央区釣鐘町二丁目
4番3号 河野特許事務所 Osaka (JP).

(54) Title: CIRCUIT STRUCTURE AND ELECTRICAL CONNECTION BOX

(54) 発明の名称: 回路構造体及び電気接続箱



AA Right
BB Front
CC Left
DD Rear

(57) Abstract: In this circuit structure, a plurality of semiconductor elements (71) provided with a plurality of source terminals (711) and at least one gate terminal (721) arranged in parallel with the source terminals (711) are arranged in parallel. The circuit structure is provided with: a first busbar (3a) connected with the source terminals (711) of each semiconductor element (71); a plurality of connection sections (31, 32) that are arranged in parallel in the direction of parallel arrangement of the semiconductor elements (71), that have one end connected to the source terminals (711) of each

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

of the semiconductor elements (71), and that connect the source terminals (711) and the first busbar (3a); an insulating section (6) provided between the connection sections (31, 32); and a conductive section (8) that is provided to the insulating section (6) and connected with the gate terminal (721).

(57) 要約: 複数のソース端子 7 (1 1) と、ソース端子 (7 1 1) と並設された少なくとも一つのゲート端子 (7 2 1) とを備える半導体素子 (7 1) が複数並設された回路構造体において、各半導体素子 (7 1) のソース端子 (7 1 1) と接続する第 1 バスバ (3 a) と、半導体素子 (7 1) の並設方向に並設されており、各半導体素子 (7 1) のソース端子 (7 1 1) に一端が接続され、ソース端子 (7 1 1) と第 1 バスバ (3 a) とを接続させる複数の接続部 (3 1, 3 2) と、接続部 (3 1, 3 2) 同士の間設けられた絶縁部 (6) と、絶縁部 (6) に設けられ、ゲート端子 (7 2 1) と接続された導電部 (8) とを備える。

明 細 書

発明の名称：回路構造体及び電気接続箱

技術分野

[0001] 本発明は、半導体素子が実装された回路構造体及び該回路構造体を備える電気接続箱に関する。

本出願は、2018年9月3日出願の日本出願第2018-164663号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

背景技術

[0002] 従来から、自動車には、電源からヘッドランプ、ワイパー等の負荷へ電力を分配する電気接続箱が搭載されている。電気接続箱は、電源に接続されて電力回路を構成するバスバと、前記電力回路を制御する制御回路を有する回路基板とを備える。電力回路には電力の供給・遮断を行うスイッチング素子等を備える。

[0003] 特許文献1には、屈曲した回路導体を射出樹脂にて覆って生成される射出成型基板であって、前記回路導体の一部分が射出樹脂から露出され、かつ露出された斯かる一部分が射出樹脂と面一をなすことによって、スクリーン印刷が可能な射出成型基板が提案されている。

先行技術文献

特許文献

[0004] 特許文献1：特開2015-138881号公報

発明の概要

[0005] 本開示の一態様に係る回路構造体は、複数の第1端子と、前記第1端子と並設された少なくとも一つの第2端子とを備える半導体素子が複数並設された回路構造体において、各半導体素子の前記第1端子と接続する第1導電片と、前記半導体素子の並設方向に並設されており、各半導体素子の前記第1端子に一端が接続され、前記第1端子と前記第1導電片とを接続させる複数

の接続部と、前記接続部同士の間設けられた絶縁部と、前記絶縁部に設けられ、前記第2端子と接続された導電部とを備える。

[0006] 本開示の一態様に係る電気接続箱は、上述した回路構造体と、前記回路構造体の前記半導体素子を制御する制御回路基板とを備える。

図面の簡単な説明

[0007] [図1]本実施形態に係る電気接続箱の外見を示す斜視図である。

[図2]本実施形態に係る電気接続箱の分解図である。

[図3]本実施形態に係る回路構造体の分解図である。

[図4]図3の四角の破線部を拡大した拡大図である。

[図5]図4におけるV-V線による縦断面図である。

[図6]図4におけるVⅠ-VⅠ線による縦断面図である。

[図7]本実施形態に係る回路構造体の製造方法を説明する説明図である。

[図8]本実施形態に係る回路構造体の製造方法を説明する説明図である。

[図9]本実施形態に係る回路構造体の製造方法を説明する説明図である。

[図10]本実施形態に係る回路構造体の製造方法を説明する説明図である。

[図11]本実施形態に係る回路構造体の製造方法を説明する説明図である。

[図12]本実施形態に係る回路構造体の製造方法を説明する説明図である。

発明を実施するための形態

[0008] [本開示が解決しようとする課題]

一方、MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 等の半導体スイッチング素子を用いる場合、ドレイン端子・ソース端子・ゲート端子をそれぞれ別のバスバ上に接続する必要があるが生じる。

[0009] 一般にはスイッチング素子の端子配列は、ソース端子とゲート端子とが直線状に並設され、端子ピッチに合わせて所定間隙にてバスバが夫々配置される。またドレイン端子に係るバスバにおいても、ソース端子・ゲート端子に係るバスバと所定間隙を隔てて配置される。

[0010] ところが、近年、スイッチング素子の小型化に伴い、端子ピッチが狭小されつつあり、バスバ同士を隣り合わせる配置が物理的に難しくなっている。

また、複数のスイッチング素子を並設させるような場合は、バスバの配置が更に困難である。

[0011] しかしながら、特許文献 1 に係る電子部品搭載用基板においても、このような問題については考慮されておらず、解決することは出来ない。

[0012] そこで、狭小な端子ピッチを有する複数の半導体素子を並設する場合において、精度よい配線が可能な回路構造体及び電気接続箱を提供することを目的とする。

[0013] [本開示の効果]

本開示の一態様によれば、狭小な端子ピッチを有する複数の半導体素子を並設する場合において、精度よい配線が可能な回路構造体及び電気接続箱を提供できる。

[0014] [本発明の実施形態の説明]

最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

[0015] (1) 本開示の一態様に係る回路構造体は、複数の第 1 端子と、前記第 1 端子と並設された少なくとも一つの第 2 端子とを備える半導体素子が複数並設された回路構造体において、各半導体素子の前記第 1 端子と接続する第 1 導電片と、前記半導体素子の並設方向に並設されており、各半導体素子の前記第 1 端子に一端が接続され、前記第 1 端子と前記第 1 導電片とを接続させる複数の接続部と、前記接続部同士の間設けられた絶縁部と、前記絶縁部に設けられ、前記第 2 端子と接続された導電部とを備える。

[0016] 本態様にあつては、前記第 1 端子を前記接続部に接続させ、前記接続部同士の間設けられた前記絶縁部内に設けられた前記導電部に前記第 2 端子を接続させる。従って、前記第 1 端子及び前記第 2 端子間のピッチが狭小な複数の半導体素子を並設する場合においても、精度よく配線ができ、前記第 1 端子の配線及び前記第 2 端子の配線間にショート等が発生することを防止できる。

[0017] (2) 本開示の一態様に係る回路構造体は、各接続部は屈曲した矩形板状で

あり、前記絶縁部は、各接続部の前記一端と係合する櫛歯状部を有する。

[0018] 本態様にあつては、前記絶縁部の前記櫛歯状部が各接合部の前記一端と係合するので、前記接続部同士の間前記絶縁部が存在するようになる。従つて、前記第1端子及び前記第2端子間のピッチが狭小な複数の半導体素子を並設する場合においても、精度よく配線ができ、前記第1端子の配線及び前記第2端子の配線間にショート等が発生することを防止できる。

[0019] (3) 本開示の一態様に係る回路構造体は、前記第1導電片及び前記複数の接続部が一体形成されている。

[0020] 本態様にあつては、前記第1導電片及び前記複数の接続部が一体形成されてある。従つて、前記第1導電片及び前記複数の接続部の間における接続点がなく、これらの間の電気抵抗を減らすことができる。

[0021] (4) 本開示の一態様に係る回路構造体は、各接続部は、前記第1端子と接続された前記一端側の端面が、前記絶縁部において前記導電部が形成された導電面と面一である。

[0022] 本態様にあつては、前記絶縁部において前記導電部が形成された前記導電面と、前記接続部において前記第1端子と接続された前記一端側の端面とは面一である。従つて、一つの半導体素子において、並設された前記第1端子及び前記第2端子の配線が容易にできる。

[0023] (5) 本開示の一態様に係る回路構造体は、前記絶縁部の前記導電面と面一に設けられ、前記接続部の並設方向と交差する方向に、前記接続部と第1間隔離れて配置された第2導電片を備え、各半導体素子の第3端子が前記第2導電片と接続している。

[0024] 本態様にあつては、前記第2導電片が前記接続部と第1間隔を離れて配置され、前記第3端子と、前記第1端子及び前記第2端子とが絶縁されている。また、前記第2導電片が前記絶縁部の前記導電面と面一であるので、一つの半導体素子が備える前記第1端子、前記第2端子及び前記第3端子を、同一面上に配線することができる。

[0025] (6) 本開示の一態様に係る回路構造体は、前記絶縁部は、矩形であり、一

辺部の両端を除く部分に前記櫛歯状部が形成されており、前記一辺部の両端側に、前記第 1 導電片及び前記第 2 導電片の間の前記第 1 間隔を維持する間隔維持部が設けられている。

[0026] 本態様にあつては、前記第 1 導電片及び前記第 2 導電片の間の前記第 1 間隔を維持する前記間隔維持部が、前記絶縁部において前記櫛歯状部が形成されていない前記一辺部の両端側、即ち、前記一辺部において前記半導体素子が設けられていないところに設けられている。従って、半導体素子の発熱によって前記間隔維持部が膨張することに起因する問題を事前に防止することができる。

[0027] (7) 本開示の一態様に係る回路構造体は、前記複数の接続部の並設方向と交差する方向において、前記接続部と前記絶縁部の前記櫛歯状部との間には第 2 間隔が形成されている。

[0028] 本態様にあつては、前記接続部と前記絶縁部の前記櫛歯状部との間において、前記複数の接続部の並設方向と交差する方向に、前記第 2 間隔が形成されている。従って、例えば、半導体素子が発熱した場合、前記複数の接続部の並設方向と交差する方向へ前記接続部が変形することが可能であり、応力を緩和できる。

[0029] (8) 本開示の一態様に係る電気接続箱は、上述した何れか一つの回路構造体と、前記回路構造体の前記半導体素子を制御する制御回路基板とを備える。

[0030] 本態様にあつては、前記制御回路基板が前記回路構造体の前記半導体素子を制御し、前記回路構造体を適宜動作させる。

[0031] [本発明の実施形態の詳細]

本発明をその実施形態を示す図面に基づいて具体的に説明する。本開示の実施形態に係る回路構造体及び電気接続箱を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

[0032] 以下においては、本実施形態に係る回路構造体及び電気接続箱を、電源からヘッドランプ、ワイパー等の負荷へ電力を分配する電気接続箱に適用した場合を例にあげて説明する。

[0033] 図1は、本実施形態に係る電気接続箱100の外見を示す斜視図であり、図2は、本実施形態に係る電気接続箱100の分解図である。

本実施形態に係る電気接続箱100は略箱体の形状をなしており、制御回路基板9と、制御回路基板9を収容する回路構造体10と、回路構造体10を覆う蓋80と、回路構造体10を挟んで蓋80と反対側に設けられ、回路構造体10が発する熱を放熱するヒートシンク90とを備える。ヒートシンク90は、ネジ70が回路構造体10の四隅に形成された貫通孔60に挿入されてヒートシンク90の四隅に形成された螺子穴91と螺合することによって回路構造体10に取り付けられる。

[0034] 回路構造体10には、複数の半導体素子71～77が並設されている（図3参照）。以下、説明の便宜上、半導体素子71～77を単に半導体素子7とも言う。また、半導体素子71～77は同じ構成を有するので、説明の便宜上、半導体素子71の場合を例に挙げて説明し、半導体素子72～77についての説明を省略する。

[0035] 図3は、本実施形態に係る回路構造体10の分解図であり、図4は、図3の四角の破線部を拡大した拡大図である。

[0036] 各半導体素子7は、例えばFET（より具体的には面実装タイプのパワーMOSFET）であり、3つのソース端子711（第1端子）、ゲート端子721（第2端子）及びドレイン端子731（図5及び図6参照）を有している。3つのソース端子711とゲート端子721とは直線状に並設されており、ドレイン端子731（第3端子）は半導体素子7の下側に設けられている。

[0037] 半導体素子71～77は、第1バスバ3a（第1導電片）を備える第1通電体3（一体部材）と、第2バスバ2a（第2導電片）を備える第2通電体2とに跨るように実装されている。即ち、半導体素子71～77の並設方向

と交差する方向（前後方向）に、第1通電体3と第2通電体2とが所定の間隔50（第1間隔）隔てて配置されており、各半導体素子7の一端が第1通電体3に接続され、前記一端と対向する他端が第2通電体2に接続されている。半導体素子71～77は第2通電体2に固定されている。

[0038] 第1通電体3及び第2通電体2は、例えば、略矩形である夫々の上面が面一になるように配置されている。このような状態にて、第1通電体3及び第2通電体2は枠体11内に收容されている。第1通電体3の第1バスバ3a及び第2通電体2の第2バスバ2aは夫々の長手方向が枠体11の長手方向と一致するように配置されている。枠体11は第1通電体3及び第2通電体2の側面を取り囲んで保持している。

[0039] 枠体11は、中空矩形であり、上下方向に所定の厚みを有する。制御回路基板9と接続されるコネクタ端子5が、枠体11の右側側壁を厚み方向に貫通して設けられ、一端が枠体11の内側に突出され、他端が枠体11の外側に突出されている。枠体11の右側側壁の外側には、コネクタ端子5の他端を保護する円筒形のハウジング51が取り付けられている。

[0040] 第1通電体3は、第1バスバ3a、絶縁部6及び接続部31～37（接続部）からなる。第1通電体3には、第1バスバ3aの前側（長辺側）の側面から垂直に立ち上がる端子板39が設けられている（図8参照）。端子板39は、電源（バッテリー）又は負荷（ヘッドランプ、ワイパー等）に接続される。端子板39は、枠体11の前側の側壁を貫通し、枠体11の外側に突出している。

[0041] 第2通電体2には、第2バスバ2aの後側（長辺側）の側面から垂直に立ち上がる端子板21が設けられている（図8参照）。端子板21は、電源（バッテリー）又は負荷（ヘッドランプ、ワイパー等）に接続される。端子板21は、枠体11の後側の側壁を貫通し、枠体11の外側に突出している。

[0042] 図5は、図4におけるV-V線による縦断面図であり、図6は、図4におけるVⅠ-VⅠ線による縦断面図である。前後方向において、第1通電体3の後側の端部と第2通電体2の前側の端部とは、間隔50を挟んで対向して

いる。これによって、第1通電体3及び第2通電体2は絶縁されている。

[0043] 第1通電体3は、上面において前後方向の後側半部に絶縁部6が設けられている。絶縁部6は、例えばPPS（ポリフェニレンサルファイド）のような耐熱性の高い熱可塑性樹脂からなる。また、第1通電体3は、前後方向の前側半部に第1バスバ3aが設けられている。第1バスバ3aは、例えば純銅又は銅合金からなり、上面にはニッケルメッキが施されている。

[0044] 絶縁部6は略矩形板状であり、例えば絶縁基板である。絶縁部6において後側の辺縁（一辺部）には、半導体素子71～77のソース端子と接続される接続部31～37が設けられている。接続部31～37は半導体素子7毎に3つのソース端子と夫々接続する。例えば、接続部31は半導体素子71の3つのソース端子711と接続されている（図4参照）。

[0045] より詳しくは、絶縁部6は後側の辺縁において、両端部を除く部分に櫛歯状部600が形成されている（図9参照）。櫛歯状部600では、絶縁部6の後側の辺縁における両端部を除く部分であって接続部31～37に対応する部分に、欠落部601～607が形成されている。欠落部601～607は接続部31～37の一端部に倣う矩形である。

[0046] 接続部31～37の前記一端部は櫛歯状部600と係合する。即ち、接続部31～37の夫々の一端部は、欠落部601～607の内側に夫々位置する。これによって、接続部31～37同士の間には絶縁部6が存在し、接続部31～37同士間の絶縁が行われる。

[0047] 接続部31～37は、例えば、C字状に屈曲した矩形板状をなしており、内側には、空間61が形成されている。接続部31～37は、半導体素子71～77の並設方向に沿って、即ち、左右方向に等間隔にて並設されている。接続部31～37は、一端が半導体素子71～77のソース端子と接続され、他端が第1バスバ3aに接続されている。

[0048] 接続部31～37は一端側の端面311～317が矩形であり、端面311～317に半導体素子71～77のソース端子が接続される。例えば、接続部31の端面311には半導体素子71の3つのソース端子711が接続

されている。

[0049] また、上述したように、絶縁部6の櫛歯状部600が接続部31～37の前記一端部と係合することによって、接続部31～37同士の間には絶縁部6が設けられている。即ち、接続部31～37の端面311～317同士の間と、接続部31～37の端面311～317及び第1バスバ3aの間とには絶縁部6が設けられている。接続部31～37は、例えば純銅又は銅合金からなる。

[0050] 絶縁部6は、例えばダボ（図示せず）、又は枠体11の内側面に設けた位置決め部（図示せず）を用いて、接続部31～37の内側に配置されている。後述する導電部8が設けられた絶縁部6の上面68（導電面）と、接続部31～37の前記一端側の端面311～317は面一をなしている（図5参照）。

[0051] 接続部31～37と、絶縁部6の櫛歯状部600との間には所定の間隔38（第2間隔）が形成されている。詳しくは、各接続部31～37は、接続部31～37の並設方向と交差する方向、即ち前後方向において、櫛歯状部600の欠落部601～607の縁から第2間隔38だけ離れている。

[0052] なお、接続部31～37及び第1バスバ3aは一体形成されている。例えば、純銅又は銅合金の板材にニッケルメッキ処理を施した後、切断、切削、プレス加工などにより一体形成される。これによって、本実施形態に係る回路構造体10では、第1通電体3においていわゆる接続点がなくなり、電気抵抗を減らすことができる。

本実施形態に係る回路構造体10はこれに限るものでなく、接続部31～37及び第1バスバ3aを別々に設けて第1通電体3をなしても良い。

[0053] 絶縁部6の上面68には、導電部8が線状に設けられている。導電部8は例えば銅箔である。絶縁部6の上面68において左側の端部には制御回路基板9に接続するピン状の接続端子4が複数突設されている。導電部8は各半導体素子7のゲート端子を各接続端子4に夫々接続させる。

即ち、半導体素子71～77は夫々導電部81～87によって各接続端子

4に接続される。例えば、絶縁部6は絶縁基板であり、導電部81～87は絶縁部6の上面68にプリントされたパターンであっても良い。

[0054] 本実施形態はこれに限るものでない。例えば、各導電部81～87は、互いに干渉しないように絶縁部6の上面68に形成された溝部と、斯かる溝部の内側に設けられた導電材からなるようにしても良い。

詳しくは、各溝部が、第2通電体2に固定された各半導体素子71～77のゲート端子に整合する位置から夫々対応する接続端子4まで凹設され、各溝部内に導電材、例えば銅ナノ粒子インクを塗布しても良い。

[0055] このようにして、各接続端子4は導電部81～87を介して各半導体素子71～77のゲート端子と接続する。

接続端子4は制御回路基板9に接続されており、制御回路基板9が送信する、半導体素子71～77を制御する制御信号を、導電部81～87を介して各半導体素子71～77のゲート端子に送る。これによって、半導体素子71～77が制御され、第1通電体3から第2通電体2へ、又は第2通電体2から第1通電体3への通電が制御される。

[0056] 上述したように、接続部31～37（半導体素子71～77）は、絶縁部6において後側の辺縁部（櫛歯状部600）に並設されており、前記辺縁部において左右方向の両端を除く部分に設けられている。

[0057] 一方、絶縁部6は、後側の辺縁部における左右方向の両端に、第1バスバ3a及び第2バスバ2aの間の間隔50を維持する間隔維持部69を有している。間隔維持部69は、絶縁部6の前記辺縁部における左右方向の両端部にて、第2バスバ2a側に、換言すれば第2通電体2及び第1通電体3の離隔方向に間隔50だけ突設されている。また、これに限るものでなく、間隔維持部69の一部が間隔50に介在するように構成しても良い。

[0058] このように、本実施形態に係る回路構造体10においては、半導体素子71～77の位置から離れて、絶縁部6の前記辺縁部における左右方向の両端部に間隔維持部69を設けている。従って、半導体素子71～77が発熱する際に間隔維持部69が熱膨張することによって生じる問題等を未然に防止

出来る。

[0059] 第2通電体2（第2バスバ2 a）には半導体素子7 1～7 7が固定されている。第2バスバ2 aは矩形の板状であり、上面において、前側の辺縁部に半導体素子7 1～7 7が並設されている。半導体素子7 1～7 7は下方にドレイン端子を備えているので、ドレイン端子を第2バスバ2 aに例えばはんだ付けさせることにより、半導体素子7 1～7 7が第2バスバ2 aに固定される。

例えば、半導体素子7 1においては、ドレイン端子7 3 1が第2バスバ2 aの前側の辺縁部にはんだ付けされている。これによって、半導体素子7 1が第2バスバ2 aに接続されると共に、第2バスバ2 aに固定される。

[0060] 制御回路基板9には、回路パターンが形成されており、マイクロコンピュータ又は制御IC等の制御素子が実装されている。制御回路基板9は接続端子4及びコネクタ端子5に接続されている。制御回路基板9はコネクタ端子5を介して入力される指示信号に応じて、半導体素子7 1～7 7の開閉を制御する制御信号を、接続端子4及び導電部8 1～8 7を介して半導体素子7 1～7 7に送信する。

[0061] 以上のような構成を有することから、本実施形態に係る回路構造体1 0は、複数の端子を有し、端子間のピッチが狭小な半導体素子7を複数並設する場合においても、半導体素子7の各端子に係る配線を精度よく行うことができる。

[0062] 具体的には、本実施形態に係る回路構造体1 0においては、半導体素子7のソース端子に対しては接続部3 1～3 7による配線を行い、ゲート端子に対しては絶縁部6の導電部8 1～8 7による配線を行うことにより、配線を精度良く行うことができ、ソース端子の配線とゲート端子の配線間にショートが生じることを防ぐことができる。

更に、導電部8は絶縁部6に設けられており、導電部8をパターン化することによって、多数の配線を集約して設けることができる。

[0063] また、本実施形態に係る回路構造体1 0と、上述したように、接続部3 1

～37はC字状に屈曲しており、内側には空間61が形成されている。従って、接続部31～37の前記一端部が上下方向に変形することが可能である。

更に、各接続部31～37は、左右方向において、櫛歯状部600の欠落部601～607の縁との間に第2間隔38が形成されており、第2通電体2の第2バスバ2aとの間に間隔50が形成されている。従って、接続部31～37の前記一端部が前後方向に変形することが可能である。

[0064] 以上のことから、半導体素子71～77が発熱する際、斯かる発熱に応じて変形可能であり、応力を緩和できる。また、半導体素子71～77の発熱による第2バスバ2aの膨張にも対応できる。

[0065] 以下、本実施形態に係る回路構造体10の製造方法について説明する。図7～図12は、本実施形態に係る回路構造体10の製造方法を説明する説明図である。

[0066] 先ずは、純銅又は銅合金からなり、厚が2～3mmである板材の表面にニッケルメッキ処理を施し、所定の形状に切断して、第1通電体3及び第2通電体2を成形する。特に、第1通電体3に対しては、櫛型に成形した後、接続部31～37になるべき部分に対して曲げ加工が施される。この際、接続部31～37の端面311～317が面一をなすように曲げ加工が行われる。

[0067] 第1通電体3、第2通電体2及びコネクタ端子5をインサート成型用金型内に配置して、射出成形機にて一体成型する。成形樹脂には、PPS（ポリフェニレンサルファイド）のような耐熱性の高い熱可塑性樹脂を使用する。これによって、中空矩形の枠体11が成形され、第2通電体2の上面と、接続部31～37の端面311～317が面一をなすよう配設される。

[0068] 導電部8（例えば、配線パターン）が印刷された絶縁部6を第1通電体3の上側であって、接続部31～37の内側に装着する。

第2通電体2の辺縁部にははんだ実装用パッドが備わり、接続部31～37の端面311～317の近傍に並列される。なお、絶縁部6には、あらか

じめ接続端子4をはんだ付けしておく。

[0069] 半導体素子71～77を実装する際、ドレイン端子をはんだ接続する第2通電体2、ソース端子をはんだ接続する接続部31～37の端面311～317、及び絶縁部6の実装用パッドにはんだペースト40を塗布する。この後、半導体素子71～77を載置して、リフロー炉にてはんだ付けを行う。

これによって、半導体素子71～77のドレイン端子が第2通電体2と接合され、半導体素子71～77のソース端子が第1通電体3の接続部31～37の端面311～317に接合される。また、接続部31～37のゲート端子が絶縁部6の導電部8と接合される。

[0070] 次いで、制御回路基板9の所定位置に形成されたスルーホール部（図3参照）に、接続端子4及びコネクタ端子5をはんだ付けする。

[0071] 今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

符号の説明

- [0072]
- 2 第2通電体
 - 2a 第2バスバ
 - 3 第1通電体
 - 3a 第1バスバ
 - 4 接続端子
 - 5 コネクタ端子
 - 6 絶縁部
 - 7 半導体素子
 - 8 導電部
 - 9 制御回路基板
 - 10 回路構造体
 - 11 枠体

2 1 端子板
3 1 ～ 3 7 接続部
3 8 第2間隔
3 9 端子板
5 0 間隔
5 1 ハウジング
6 1 空間
6 8 上面
6 9 間隔維持部
7 1 ～ 7 7 半導体素子
8 0 蓋
8 1 ～ 8 7 導電部
1 0 0 電気接続箱
3 1 1 ～ 3 1 7 端面
6 0 0 櫛歯状部
7 1 1 ソース端子
7 2 1 ゲート端子
7 3 1 ドレイン端子


請求の範囲

- [請求項1] 複数の第1端子と、前記第1端子と並設された少なくとも一つの第2端子とを備える半導体素子が複数並設された回路構造体において、
各半導体素子の前記第1端子と接続する第1導電片と、
前記半導体素子の並設方向に並設されており、各半導体素子の前記第1端子に一端が接続され、前記第1端子と前記第1導電片とを接続させる複数の接続部と、
前記接続部同士の間設けられた絶縁部と、
前記絶縁部に設けられ、前記第2端子と接続された導電部と
を備える回路構造体。
- [請求項2] 各接続部は屈曲した矩形板状であり、
前記絶縁部は、各接続部の前記一端と係合する櫛歯状部を有する請求項1に記載の回路構造体。
- [請求項3] 前記第1導電片及び前記複数の接続部が一体形成されている請求項2に記載の回路構造体。
- [請求項4] 各接続部は、前記第1端子と接続された前記一端側の端面が、前記絶縁部において前記導電部が形成された導電面と面一である請求項2又は3に記載の回路構造体。
- [請求項5] 前記絶縁部の前記導電面と面一に設けられ、前記接続部の並設方向と交差する方向に、前記接続部と第1間隔離れて配置された第2導電片を備え、
各半導体素子の第3端子が前記第2導電片と接続している請求項4に記載の回路構造体。
- [請求項6] 前記絶縁部は、
矩形であり、
一辺部の両端を除く部分に前記櫛歯状部が形成されており、
前記一辺部の両端側に、前記第1導電片及び前記第2導電片の間の前記第1間隔を維持する間隔維持部が設けられている請求項5に記載


の回路構造体。

- [請求項7] 前記複数の接続部の並設方向と交差する方向において、前記接続部と前記絶縁部の前記櫛歯状部との間には第2間隔が形成されている請求項2に記載の回路構造体。
- [請求項8] 請求項1から7の何れか一つに記載の回路構造体と、
前記回路構造体の前記半導体素子を制御する制御回路基板と
を備える電気接続箱。


[図1]




[図2]




[図3]




[図6]




[図7]




[図8]




[図9]



[図11]



[図12]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/032097

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H01L25/07(2006.01)i, H01L23/14(2006.01)i, H01L25/18(2006.01)i,
H02G3/16(2006.01)i, H05K1/02(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H01L25/07, H01L23/14, H01L25/18, H02G3/16, H05K1/02

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2017-60256 A (AUTONETWORKS TECHNOLOGIES, LTD.) 23 March 2017, entire text, all drawings & US 2019/0045635 A1, entire text, all drawings & WO 2017/047373 A1 & CN 108029216 A	1-8
A	JP 2015-138881 A (FURUKAWA ELECTRIC CO., LTD.) 30 July 2015, entire text, all drawings (Family: none)	1-8

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
29 October 2019 (29.10.2019)

Date of mailing of the international search report
12 November 2019 (12.11.2019)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/032097

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2017/104517 A1 (AUTONETWORKS TECHNOLOGIES, LTD.) 22 June 2017, entire text, all drawings & US 2018/0370463 A1, entire text, all drawings & CN 108432073 A	1-8

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H01L25/07(2006.01)i, H01L23/14(2006.01)i, H01L25/18(2006.01)i, H02G3/16(2006.01)i, H05K1/02(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H01L25/07, H01L23/14, H01L25/18, H02G3/16, H05K1/02

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2017-60256 A (株式会社オートネットワーク技術研究所) 2017.03.23, 全文, 全図 & US 2019/0045635 A1, 全文, 全図 & WO 2017/047373 A1 & CN 108029216 A	1-8
A	JP 2015-138881 A (古河電気工業株式会社) 2015.07.30, 全文, 全図 (ファミリーなし)	1-8

☑ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

29.10.2019

国際調査報告の発送日

12.11.2019

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

庄司 一隆

5 F

1215

電話番号 03-3581-1101 内線 3516

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 2017/104517 A1 (株式会社オートネットワーク技術研究所) 2017.06.22, 全文, 全図 & US 2018/0370463 A1, 全文, 全図 & CN 108432073 A	1-8