



Memória descritiva referente à patente de invenção de SIMIENS AKTI-ENGESSELLSCHAFT, alemã, industrial e comercial, estabelecida em Berlim e Munique, com sede em D-8000 Munique 2, Mittelsbacherplatz 2, República Federal Alemã, para "CIRCUITO DE COMANDO PARA A SINCRONIZAÇÃO DE TRAMAS NO LADO DA RECEPCÃO".

Memória Descritiva

Domínio técnico

A presente invenção refere-se a um circuito de comando para a realização de uma sincronização de tramas num receptor de sinais digitais que são transmitidos num sistema multiplex por divisão do tempo e que apresentam uma identificação das tramas sob a forma de uma palavra de sincronização, no qual o sinal digital recebido é levado a um detector da palavra de sincronização que, em função dos impulsos de trama de busca, derivados dos impulsos de cadência de bits através de um divisor variável, pesquisa o sinal digital, referente a uma trama do sinal, para detectar uma palavra de sincronização, fornece no caso de um resultado negativo um sinal de ausência da palavra de sincronização a uma entrada de comando do divisor variável para efectuar um deslocamento no tempo dos impulsos de trama de busca e, no caso de um resultado positivo emite um sinal de detecção de sincronização que marca os impulsos de trama procurados.

Estado fundamental da técnica

Os dispositivos de sincronização deste tipo, tais como se descrevem por exemplo na publicação "Review of the Electrical



Communication Laboratory", Vol. 17, Nº 3-4, Março-Abril de 1969 páginas 296 a 310, podem basear-se em condições de trabalho diversas.

Se se utilizar por exemplo um tal receptor numa comunicação simples ponto-a-ponto, é então usual obter a sincronização de tramas a partir dos impulsos de cadência dos bits deduzidos do sinal recebido. No caso da utilização de um tal receptor na estrutura de uma rede, por exemplo numa estação de comutação, que emprega impulsos de cadência locais próprios, os impulsos de trama são em regra dados previamente pela cadência de bits local. Aqui é então necessário deslocar bit-a-bit o sinal recebido, lido, a partir da memória tampão do lado da entrada, com a cadência de bits local, até que o impulso de sincronização de trama local e o sinal de detecção da palavra de sincronização deduzido da palavra de sincronização no sinal apareçam ao mesmo tempo.

Neste contexto apresenta-se como inconveniente o facto de que, independentemente do emprego de um tal receptor, é necessário prever tipos diferentes de receptores relativamente ao dispositivo de sincronização.

Apresentação da invenção

O problema a resolver pela presente invenção consiste em proporcionar, para um receptor do tipo descrito na introdução relativamente ao seu dispositivo de sincronização um circuito de comando que, com pequena complicação técnica, torne possível o seu emprego independentemente de a sincronização de tramas ser deduzida dos impulsos de cadência do sinal recebido ou de impulsos de cadência de bits local com um impulso de trama local com eles relacionado.

Segundo a presente invenção, o problema resolve-se com um circuito de comando com as características indicadas na reivindicação 1.

De acordo com a solução segundo a presente invenção, a comutação de um dos tipos de impulsos de cadência para o outro pode fazer-se de uma maneira extraordinariamente simples por comando do próprio aparelho. Além disso, a utilização de dois



divisores, um divisor fixo e um divisor variável, tem a vantagem de, no caso de perda do sincronismo, poder manter-se independentemente do tipo dos impulsos de cadência, a atribuição dos canais do sinal digital multiplex por divisão do tempo e só depois de restabelecido o sincronismo, desde que seja necessário se estabelece uma atribuição dos canais nova e correcta.

Breve descrição dos desenhos

Nos desenhos anexos, as figuras destinadas a uma descrição mais pormenorizada, representam:

A fig. 1, o esquema de blocos do circuito de comando da sincronização de tramas; e

A fig. 2, o esquema de blocos mais pormenorizado do detector da palavra de sincronização.

Forma preferida de realização da invenção

O circuito de comando apropriado para tipos diferentes de impulsos de cadência está designado por SSK na fig. 1. O circuito apresenta três entradas (e1), (e2) e (e3), que são ligadas de maneiras diferentes, conforme se pretender que o circuito de comando (SSK) colabore com o primeiro circuito de ligação ou o segundo circuito de ligação (AS1) ou (AS2), como está indicado. No caso do primeiro circuito de ligação (AS1) parte-se da hipótese de que o receptor utiliza impulsos de cadência próprios, os chamados impulsos de cadência de bits locais (T0). Neste caso, previu-se uma memória tampão (PS) para o sinal digital multiplex por divisão do tempo recebido, na qual se regista o sinal (D) com os impulsos de cadência (Td) dos dados. A leitura de saída do sinal (D) registado na memória tampão faz-se com os impulsos de cadência de bits locais (T0), que neste caso estão também aplicados à ligação de entrada (e2). Note-se a este respeito que a memória tampão (PS) pode eventualmente já fazer parte do circuito de comando. O sinal (D) lido a partir da memória tampão é levado à ligação de entrada (e1). Além disso, à memória tampão (PS), do lado da leitura de saída, é levado, através de uma ligação (e3) um sinal de bloqueio, que será explicado com mais pormenor mais adiante, o qual, quando

aparece, elimina um bit dos impulsos de cadência de bits locais (T0) na entrada da memória tampão e, deste modo, torna possível um deslocamento no tempo da operação de leitura do sinal (D).

O segundo circuito de ligação (AS2) destina-se à colaboração com o circuito de comando (SSK) no caso em que a sincronização de tramas se faz a partir dos impulsos de cadência (Td) do sinal (D) recebido. Neste caso, os impulsos de cadência dos dados (Td) são aplicados à ligação de entrada (e2), enquanto o sinal (D) é mais uma vez à ligação de entrada (e1).

O circuito de comando (SSK) apresenta ainda uma quarta ligação de entrada, que é uma entrada de comando para a comutação dos tipos de impulsos de cadência e que, através de um circuito de uma linha omnibus de comando SB, está ligada o dispositivo de comando do lado do aparelho. O sinal (D) está por seu lado disponível na ligação de saída (a) para a sua utilização ulterior.

O circuito de comando (SSK) apresenta o detector da palavra de sincronização (SWD), ao qual é levado, a partir da ligação de entrada (e1) o sinal (D). Além disso, o circuito de comando (SSK) apresenta o divisor variável (VT), o divisor fixo (FT), o comparador (V), o interruptor de sincronização (SS) e o comutador de impulsos de cadência (TU). Através do divisor variável (VT) faz-se a divisão da frequência dos impulsos de cadência de bits na ligação de entrada (e2) que são depois levados ao detector da palavra de sincronização (SWD), sob a forma dos impulsos de trama de busca (SRP). Em função dos impulsos de trama de busca (SRP) regista-se uma parte pré-determinada em cada caso do sinal (D) numa memória no interior do detector da palavra de sincronização (SWD) e aí faz-se a busca para determinar a existência ou a não existência da palavra de sincronização. No caso do resultado negativo, o detector da palavra de sincronização (SWD) emite o sinal de falta da palavra de sincronização (SWF) para a entrada de comando (+) do divisor variável (VT), de modo que os impulsos de trama de busca (SRP) são deslocados no eixo dos tempos para a esquerda. Deste modo, enquanto o detector da palavra de sincronização (SWD) não detectar a palavra de sincronização no sinal (D), vão sendo registados no detector da palavra de sincronização (SWD) partes do sinal sempre novas rela

tivamente à trama do sinal.

Logo que o detector da palavra de sincronização (SWD) detecte a palavra de sincronização, no instante em que faz essa detecção emite o sinal de detecção da palavra de sincronização (SWE), por meio do qual é accionado o interruptor de sincronização (SS), que possui dois contactos de fecho. Na posição representada do comutador de tipos de impulsos de cadência (TU), que corresponde à colaboração do circuito de comando (SSK) com o primeiro circuito de ligação (AS1), a saída do comparador (V) está ligada através do comutador de tipos de impulsos de cadência (TU) e do interruptor de sincronização (SS) com a entrada (-) do divisor variável (VT). Deste modo liga-se também um sinal de saída do comparador (V), que representa um sinal de supressão, através da entrada (e3) do circuito de comando (SSK), com a entrada de bloqueio dos impulsos de cadência de bits locais, do lado de saída da memória tampão (PS) simultaneamente, o comutador de tipos de impulsos de cadência (TU) liga a entrada de reposição (r) do divisor fixo (FT) com a linha pela qual se transmitem os impulsos de cadência de trama locais (ORP) através da ligação de entrada (e5).

O comparador (V) compara entre si os estados da contagem de bits do divisor variável (VT) e do divisor fixo (FT), a cujas entradas são levados, através da ligação de entrada (e2), os impulsos de cadência de bits, e sempre que não se verifique coincidência dos estados de contagem dos dois divisores emite um sinal de supressão (ABS) através do comutador (TU) de tipos de impulsos de cadência e do interruptor de sincronização (SS) para a entrada de comando negativa (-) do divisor variável (VT) e para a entrada de bloqueio dos impulsos de cadência locais no lado de leitura de saída da memória tampão (PS). Como além disso o divisor fixo (FT) é reposto no estado inicial de contagem quando se recebe cada um dos impulsos de trama locais (ORP), os impulsos de trama de busca (SRP) são deste modo deslocados para a direita no eixo dos tempos, quando o detector da palavra de sincronização (SWD) detecta a palavra de sincronização, até que haja coincidência com os tempos dos impulsos da trama local (ORP) e portanto obtem-se o estado de sincronismo.



Na posição do comutador de tipos de impulsos de cadência (TU) com os contactos abertos representada no desenho, o circuito de comando (SSK) colabora com o segundo circuito de ligação (AS2). O comparador (V) não é neste caso necessário. O divisor fixo (FT) recebe neste caso na sua entrada de reposição (r), através do comutador (TU) de tipos de impulsos de cadência e do interruptor de sincronização (SS) os impulsos de trama de busca (SRP) da saída do divisor variável (VT), logo que o selector da palavra de sincronização (SWD) obtenha a palavra de sincronização e tenha feito operar o interruptor de sincronização (SS) por meio do sinal de detecção da palavra de sincronização (SWE). O divisor fixo (FT) emite então na ligação de saída (al), ao ritmo dos impulsos de cadência de trama, os impulsos de cadência de trama do sinal recebido (ERP) que, por sua vez, indica a sincronização de trama.

O esquema de blocos do detector da palavra de sincronização (SWD) representado com mais pormenor na fig. 2, mostra um registador de deslocamento (SR), um circuito de detecção da palavra de sincronização (SES), ligado com o registador de deslocamento (SR), bem como um contador (Z). O contador (Z) conta os impulsos de cadência de trama de busca (SRP) recebidos, que por sua vez formam os impulsos de cadência de deslocamento para o registador de deslocamento (SR), no qual são registadas partes do sinal de dados (D). Logo que o contador (Z) salta do seu estado de contagem máxima para o estado de contagem inicial, emite o sinal de falta da palavra de sincronização (SWF). Mas quando o circuito de detecção da palavra de sincronização (SES) detectar a palavra de sincronização e emite portanto na saída o sinal de detecção da palavra de sincronização (SWE), o contador (Z) é reposto prematuramente na sua posição de contagem inicial pelo sinal de detecção da palavra de sincronização (SWE), através da sua entrada de reposição (r) e portanto é impedida a emissão de outros sinais de falta da palavra de sincronização (SWF).

Possibilidade de utilização industrial

O circuito de comando descrito pode de maneira extraordinariamente simples ser usado nos sistemas de transmissão

digital e isso independentemente de o equipamento receptor estar associado a uma estação de comutação terminal ou intermediária numa rede.

R E I V I N D I C A Ç Ã O

Circuito de comando para a realização de uma sincronização de trama num receptor para sinais digitais transmitidos em sistemas multiplex por divisão do tempo, que apresentam uma identificação de tramas sob a forma de uma palavra de sincronização, no qual o sinal digital recebido é levado a um detector da palavra de sincronização, que explora, em função dos impulsos de trama de busca deduzidos dos impulsos de cadência de bits através de um divisor variável, o sinal digital referente a uma trama do sinal, para detectar a palavra de sincronização, emitindo, no caso de resultado negativo um sinal de falta da palavra de sincronização para uma entrada de comando do divisor variável para deslocar no tempo os impulsos de cadência de trama de busca e, no caso do resultado positivo, um sinal de detecção da palavra de sincronização que marca os impulsos de cadência de trama, caracterizado por se prever um outro divisor fixo (FT), que divide a frequência dos impulsos de cadência de bits na entrada baixando-a para a frequência dos impulsos de cadência das tramas do sinal e que verifica o seu estado de contagem dependente dos impulsos de cadência dos bits com o estado de contagem do divisor variável (VT) em função dos impulsos de cadência dos bits, num comparador (V) para determinar a sua coincidência, por além disso se preverem um interruptor de sincronização (SS) com dois contactos de fecho actuado pelo sinal de detecção da palavra de sincronização (SWE), bem como um comutador dos tipos de impulsos de cadência (TU) com dois contactos de transferência que pode ser comutado por um emissor de sinais do lado da recepção através de uma linha omnibus de comando (SB), e por, com o interruptor de sincronização accionado, o comutador dos tipos de impulsos de cadência, por um lado, ligar, na posição "impulsos de cadência de bits locais", a entrada de

reposição do divisor fixo com uma linha de transmissão dos impulsos de trama locais e a saída do comparador com uma entrada de comando do divisor variável, bem como uma ligação de saída e, por outro lado, na posição " impulsos de cadência de bits do sinal ", ligar a saída do divisor variável com a entrada de reposição do divisor fixo, podendo então retirar-se da sua saída os impulsos de cadência de trama do sinal recebido.

A requerente declara que o primeiro pedido desta patente foi depositado na República Federal Alemã em 14 de Novembro de 1985, sob o nº P 35 40 424.8.

Lisboa, 13 de Novembro de 1986

o AGENTE OFICIAL DA PROPRIEDADE INDUSTRIAL



"CIRCUITO DE COMANDO PARA A SINCRONIZAÇÃO DE
TRAMAS NO LADO DA RECEPÇÃO"

A invenção refere-se a um circuito de comando para a sincronização, do lado da recepção, da trama.

Na transmissão de sinais digitais pelo processo multiplex por divisão do tempo é necessário, no lado da recepção, além da sincronização dos bits, efectuar uma sincronização das tramas, a fim de poder realizar uma distribuição inequívoca dos canais de sinais agrupados na trama multiplex por divisão do tempo. Conforme se trata neste caso de um posto terminal numa comunicação ponto-a-ponto ou de uma estação nodal que realiza funções de comutação, podem estar presentes condições limites diferentes para a realização da sincronização das tramas. Indica-se um circuito de comando (SSK) para a realização da sincronização de tramas para um tal receptor, que utiliza um detector da palavra de sincronização (SWD), um divisor variável (VT), um divisor fixo (FT), um comparador (V) um interruptor de sincronização (SS) e um comutador de tipos de impulsos de cadência (TU) e que pode adaptar-se de maneira simples e em função do ajustamento do comutador de tipos de impulsos de cadência às referidas condições limites diferentes.



