

(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(51) Int. Cl.⁶
G02F 1/136

(11) 공개번호 특2001-0003440
(43) 공개일자 2001년01월15일

(21) 출원번호 10-1999-0023737
(22) 출원일자 1999년06월23일
(71) 출원인 현대전자산업 주식회사 김영환
경기도 이천시 부발읍 아미리 산 136-1
(72) 발명자 이석열
서울특별시광진구자양1동769-19
안성준
경기도이천시고당동고당기숙사102동1207호
이정열
경기도수원시팔달구매탄3동1162번지임광아파트6-1010호
(74) 대리인 강성배

심사청구 : 없음

(54) 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판

요약

본 발명은 데이터 라인의 신뢰성 및 화면 품위를 향상시킬 수 있는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판을 개시하며, 개시된 본 발명의 박막 트랜지스터 어레이 기판은, 절연기판; 상기 절연기판 상에 수직·교차하게 배열된 수 개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 구비되며, 상기 게이트 라인과, 상기 게이트 라인 상에 배치되는 반도체층, 상기 데이터 라인으로부터 인출되어 상기 반도체층 상에 배치되는 소오스 전극, 및 상기 소오스 전극과 대향 배치되고, 상기 화소전극과 접촉되는 드레인 전극으로 이루어진 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이 기판에 있어서, 상기 소오스 전극은 그 양측 끝단이 상기 데이터 라인에 결속된 “ㄷ” 형태를 갖으며, 그 일부분이 상기 반도체층과 오버랩되고, 상기 드레인 전극은 상기 게이트 라인과 교차하여 상기 반도체층과 오버랩되는 것을 특징으로 한다.

대표도

도4

명세서

도면의 간단한 설명

도 1은 종래 박막 트랜지스터 어레이 기판의 요부 평면도.
도 2는 종래 문제점을 설명하기 위한 도면.
도 3a 및 도 3b는 종래 또 다른 문제점을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 요부 평면도.
도 5, 도 6a 및 도 6b는 종래 문제점의 해결방법을 설명하는 평면도.

(도면의 주요 부분에 대한 부호의 설명)

11 : 유리기판 12 : 게이트 라인
14 : 데이터 라인 16 : 화소전극
17 : 반도체층 19a : 소오스 전극
19b : 드레인 전극 20 : 박막 트랜지스터

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 특히, 데이터 라인의 신뢰성과 화면 품위를 향상시키기 위한 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판에 관한 것이다.

텔레비전 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 (Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비된 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.

이러한 TFT LCD는 일반적으로 TFT 및 화소전극이 구비된 TFT 어레이 기판과, 레드(Red), 블루(Blue) 및 그린(Green) 삼색의 컬러필터가 반복·배열된 컬러필터 기판이 소정 간격을 두고 대향하게 합착되고, 그들 사이의 공간에는 액정이 봉입된 형태를 이루고 있다.

도 1은 종래 TFT 어레이 기판의 일부분을 도시한 요부 평면도로서, 도시된 바와 같이, 게이트 라인들(2)과 데이터 라인들(4)은 유리기판(1) 상에 수직·교차되게 구비되고, 이들에 의해 한정된 화소영역에는 화소전극(6)이 구비된다. 또한, 게이트 라인(2)과 데이터 라인(4)의 교차부에는 스위칭 소자인 TFT(10)가 구비되며, 여기서, 상기 TFT(10)는 게이트 라인(2)의 일부분과, 그 상부에 배치되는 반도체층(7), 상기 데이터 라인(4)으로부터 인출되어 상기 반도체층(7)의 일측 상부면과 오버랩되게 배치된 소오스 전극(9a) 및 상기 소오스 전극(9a)과 이격되어 상기 반도체층(7)의 타측 상부면과 오버랩되게 배치된 드레인 전극(9b)을 포함한다. 이때, 드레인 전극(9b)은 화소전극(6)과 콘택되게 배치된다.

한편, 도시되지는 않았으나, 게이트 라인과 데이터 라인 사이에는 그들간의 전기적 절연을 위해, 게이트 절연막이 개재되며, 아울러, 반도체층과 소오스 및 드레인 전극 사이에는 그들간의 접촉 특성을 향상시키기 위한 오믹층이 구비된다.

발명이 이루고자하는 기술적 과제

그러나, 상기와 같은 구조를 갖는 TFT 어레이 기판에서, 데이터 라인은 게이트 절연막을 사이에 두고 게이트 라인과 수직·교차되게 구비되기 때문에, 예를들어, 게이트 라인이 형성된 하층에서의 평탄화가 불량한 경우, 즉, 스텝 커버리지가 불량한 경우에는, 도 2에 도시된 바와 같이, 게이트 라인(2)과 데이터 라인(4)의 교차부에서 상기 데이터 라인(4)의 오픈이 발생되게 되고, 이에 따라, 제조수율은 물론 데이터 라인(4)의 신뢰성이 저하되는 문제점이 있다. 도면에서, A는 오픈이 발생하는 부분을 나타내며, 도면 부호 1은 유리기판, 3은 게이트 절연막이다.

또한, 상기와 같은 구조의 TFT 어레이 기판은, 통상, 분할 노광 방식을 이용하여 형성하게 되는데, 이 경우에는, 노광 마스크의 오정렬에 기인하여, 도 3a 및 도 3b에 도시된 바와 같이, 소오스 전극(9a)과 반도체층(7) 및 드레인 전극(9b)과 반도체층(7)간의 오버랩 정도가 변동됨으로써, 소위 샷 뮤라(Shot Mura)라고 불리는 결함에 의해 표시장치의 화면 품위가 저하되는 문제점이 있다.

따라서, 상기와 같은 문제를 해결하기 위하여 안출된 본 발명은, 데이터 라인의 오픈을 방지함과 동시에, 오정렬로 인한 화면 품위의 저하를 방지할 수 있는 TFT 어레이 기판을 제공하는데, 그 목적이 있다.

발명의 구성 및 작용

상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은, 절연기판; 상기 절연기판 상에 수직·교차하게 배열된 수 개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 구비되며, 상기 게이트 라인과, 상기 게이트 라인 상에 배치되는 반도체층, 상기 데이터 라인으로부터 인출되어 상기 반도체층 상에 배치되는 소오스 전극, 및 상기 소오스 전극과 대향 배치되고, 상기 화소전극과 콘택되는 드레인 전극으로 이루어진 TFT를 포함하는 TFT 어레이 기판에 있어서, 상기 소오스 전극은 그 양측 끝단이 상기 데이터 라인에 결속된 “ㄷ” 형태를 갖으며, 그 일부분이 상기 반도체층과 오버랩되고, 상기 드레인 전극은 상기 게이트 라인과 교차하여 상기 반도체층과 오버랩되는 것을 특징으로 한다.

본 발명에 따르면, 소오스 전극을 그 양측 끝단이 데이터 라인에 결속되는 “ㄷ” 형태로 구비시키기 때문에, 비록, 게이트 라인과 교차부에서 데이터 라인이 단선되더라도, 상기 소오스 전극을 통하여 데이터 신호를 전달할 수 있는 것에 기인하여, 데이터 라인의 신뢰성을 향상시킬 수 있다.

또한, 노광 마스크의 오정렬이 발생되더라도, 소오스 전극과 반도체층 및 드레인 전극과 반도체층간의 오버랩 정도의 변화가 없기 때문에, 표시영역의 전체에 대해서 균일한 휘도를 얻을 수 있는 것에 기인하여, 표시장치의 화면 품위를 향상시킬 수 있다.

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 4는 본 발명의 실시예에 따른 TFT 어레이 기판의 요부 평면도이다. 도시된 바와 같이, 절연기판, 예를들어, 유리기판(11) 상에는 게이트 라인(12)과 데이터 라인(2)이 수직·교차하게 배치되어 있다. 이때, 도시되지는 않았으나, 게이트 라인(12)과 데이터 라인(14) 사이에는 그들간의 전기적 절연을 위해 게이트 절연막이 개재된다. 그리고, 게이트 라인(12)과 데이터 라인(14)에 의해 한정된 화소영역에는 투명 금속막인 ITO 금속막으로 이루어진 화소전극(16)이 배치되어 있다. 또한, 게이트 라인(12)과 데이터 라인(14)의 교차부에는 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자인 TFT(20)가 구비되어 있고, 이때, TFT(20)의 드레인 전극(19b)은 화소전극(16)과 콘택된다.

상기에서, TFT(20)는 종래와 마찬가지로 게이트 라인(12)의 일부분과, 상기 게이트 라인(12) 상에 배치

되는 반도체층(17) 및 상기 반도체층(17) 상에 배치되는 소오스/드레인 전극(19a, 19b)을 포함한다.

한편, 도시된 바와 같이, 본 발명의 실시예에 따른 소오스 전극은 “ㄷ” 형태로 구비되며, 그 양측 끝단은 데이터 라인(14)에 결속되고, 아울러, 데이터 라인(14)과 평행한 그 중간 부분은 반도체층(17) 상에 배치된다. 그리고, 드레인 전극(19b)은 소오스 전극(19a)과 이격되어 배치되기는 하지만, 데이터 라인(14)과 평행하게 구비됨과 동시에 게이트 라인(12)과는 교차되게 구비되고, 그 일측단이 화소전극(16)과 콘택된다.

이와 같은 구조의 TFT 어레이 기판은 다음과 같은 잇점을 갖는다.

먼저, 도 5에 도시된 바와 같이, 데이터 라인(14)이 게이트 라인(12)과의 교차부에서 오픈되는 경우, 데이터 라인(14)에 실려진 데이터 신호는 소오스 전극(19a)을 통해 계속적으로 다음 화소에 구비된 TFT로 전달될 수 있다.

따라서, 데이터 라인(14)의 오픈이 발생되더라도, 데이터 신호의 전달은 소오스 전극(19a)에 의해 이루어질 수 있기 때문에, 데이터 라인(14)의 신뢰성을 향상시킬 수 있게 되며, 아울러, 제조수율의 저하를 방지할 수 있게 된다.

다음으로, 분할 노광 방식을 채택하고 있는 TFT 어레이 기판의 제조 공정에서, 종래에는 노광 마스크의 오정렬에 기인하여 화면 품위의 저하가 발생된다. 그러나, 본 발명의 실시예에 따른 TFT 어레이 기판인 경우, 소오스 전극과 드레인 전극은 종래와는 달리 반도체층과 교차하게 배치되기 때문에, 도 6a 및 도 6b에 도시된 바와 같이, 노광 마스크의 오정렬이 발생되더라도, 소오스 전극(19a)과 반도체층(17) 및 드레인 전극(19b)과 반도체층(17)간의 오버랩 정도의 변동은 없다.

따라서, 오버랩 정도에 따른 기생 용량의 변동을 방지할 수 있는 것에 기인하여, 노광 영역들간의 경계면에서 샷 유라와 같은 결함이 발생하는 것을 방지할 수 있게 되며, 결과적으로는, 노광 마스크의 오정렬에 기인된 화면 품위의 저하는 발생되지 않는다.

발명의 효과

이상에서와 같이, 본 발명은 소오스 전극 및 드레인 전극의 형태를 변경시킴으로써, TFT 어레이 기판의 제조수율은 물론 데이터 라인의 신뢰성을 향상시킬 수 있으며, 또한, 소오스 전극과 반도체층 및 드레인 전극과 반도체층간의 오버랩 정도의 변동을 방지할 수 있는 것에 기인하여, 표시장치의 화면 품위를 향상시킬 수 있다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

(57) 청구의 범위


청구항 1

절연기판; 상기 절연기판 상에 수직 · 교차하게 배열된 수 개의 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역에 배치된 화소전극; 및 상기 게이트 라인과 데이터 라인의 교차부에 구비되며, 상기 게이트 라인과, 상기 게이트 라인 상에 배치되는 반도체층, 상기 데이터 라인으로부터 인출되어 상기 반도체층 상에 배치되는 소오스 전극, 및 상기 소오스 전극과 대향 배치되고, 상기 화소전극과 콘택되는 드레인 전극으로 이루어진 박막 트랜지스터를 포함하는 박막 트랜지스터 액정 표시소자의 박막 트랜지스터 어레이 기판에 있어서,


상기 소오스 전극은 그 양측 끝단이 상기 데이터 라인에 결속된 “ㄷ” 형태를 갖으며, 그 일부분이 상기 반도체층과 오버랩되고, 상기 드레인 전극은 상기 게이트 라인과 교차하여 상기 반도체층과 오버랩되는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판.

도면


도면1




도면2




도면3a




도면3b




도면4



도면5



도면6a



도면6b

