



# [12] 发明专利说明书

专利号 ZL 200410036980.7

[45] 授权公告日 2007 年 9 月 5 日

[11] 授权公告号 CN 100336303C


[22] 申请日 2004.4.20  
 [21] 申请号 200410036980.7  
 [30] 优先权  
 [32] 2003.7.23 [33] JP [31] 278228/2003  
 [73] 专利权人 三菱电机株式会社  
 地址 日本东京  
 [72] 发明人 井上贵公  
 [56] 参考文献  
 US5467242A 1995.11.14  
 特开 2000-321334A 2000.11.24  
 审查员 刘 力

[74] 专利代理机构 中国国际贸易促进委员会专利  
 商标事务所  
 代理人 王永刚

权利要求书 1 页 说明书 7 页 附图 3 页

[54] 发明名称  
 半导体装置

[57] 摘要  
 一种半导体装置，在 IGBT1 的栅极导通时使开关 SWon1 导通供给栅极电流，在栅极关断时使开关 SWoff1 导通来放电栅极电容的电荷，该半导体装置包括用于增大所述栅极电流的开关 SWon2，在所述开关 SWon1 导通时仅将所述开关 SWon2 导通第一规定时间的定时器 (14)。还包括用于增大所述放电时的放电电流的开关 SWoff2，以及当所述开关 SWoff1 导通时仅将所述开关 SWoff2 导通第二规定时间的定时器 (15)。



1、一种半导体装置，具有在 MOS 器件栅极导通时供给栅极电流的第一开关（SWon1）；和经第一恒流元件连接于所述 MOS 器件的栅极和发射极之间、在栅极关断时使栅极电容的电荷放电的第二开关（SWoff1），其特征在于，所述半导体装置还包括：

与所述第一开关串联连接的第三开关（SWon2）；

与所述第三开关（SWon2）并联连接的第二恒流元件；以及经第三恒流元件连接于所述 MOS 器件的栅极和发射极之间第四开关（SWoff2），

在所述第一开关导通时导通所述第三开关并在该开关导通第一规定时间后关断第三开关的第一定时器单元（14）；

在所述第二开关导通时导通所述第四开关并在该开关导通第二规定时间后关断第四开关的第二定时器单元（15）。

2、根据权利要求 1 所述的半导体装置，其特征在于还包括：与由所述第一开关和第三开关构成的栅极导通用电路不同、且由与所述第一开关和第三开关具有相同连接关系的第五开关（SWon3）和第六开关（SWon4）构成的第二栅极导通电路；以及检测所述 MOS 器件的集电极电流的检测单元，在所述集电极电流未达到规定值的情况下，仅激活所述栅极导通用电路，在所述集电极电流大于等于规定值时，进一步激活第二栅极导通电路以便增大栅极电流。

3、根据权利要求 2 所述的半导体装置，其特征在于：在所述 MOS 器件开启时的集电极电流大于等于规定值时，所述 MOS 器件在下一开启周期中激活第二栅极导通电路。

4、根据权利要求 1-3 中任一项所述的半导体装置，其特征在于：所述第一规定时间为通过导通所述第一开关和第三开关使所述 MOS 器件开启的充分的时间，所述第二规定时间为通过导通所述第二开关和第四开关使所述 MOS 器件关断的充分的时间。

## 半导体装置

### 技术领域

本发明的目的是在由 MOS 器件构成的半导体装置中，通过控制从外部接收信号到器件自身实际动作的时间，从而提高响应性和效率并降低 EMI 噪声和损耗。

### 背景技术

在用外部信号驱动的末级 MOS 器件中，从接收外部关断信号开始到器件实际关断为止的延迟时间很长。这是由围绕器件栅极的电容引起的。目前，对于栅极的导通和关断，通过调节串联插入到栅极中的电阻合适地进行栅极的充电和放电。即，根据由栅极电容  $C$  和栅极电阻  $R$  决定的  $CR$  时间常数来决定栅极电压的上升和下降时间。

器件本身的电流开始流动和开始切断的定时由器件固有的阈值电压决定。尤其是器件关断时的切换与器件固有的速度有关。因此，仅通过某一值的栅极电阻来确定器件的栅极充电时间和放电时间，就会新产生除了由器件的阈值电压产生的延迟时间以外的另一延迟时间，从而使效率降低。

另外，若由固定的栅极电阻进行栅极的充电和放电，则开启时的开关速度在低电流区域比额定电流时的开关速度快。这是因为并联连接于器件的续流 (free-wheel) 二极管 (FWDi) 开启时的  $dV/dt$  大，而成为 EMI 噪声恶化的原因。

进一步，若为降低 EMI 噪声而变慢开启时的开关速度，则开关时的损耗变大，这样，噪声的产生和开关时的损耗存在折衷关系，目前是确定双方的折衷点，并与此对应来选择栅极电阻值。

因此，为了低损耗、低噪声地进行驱动，已知有在驱动 IGBT 的栅极的开关中使用导通电阻不同的多个 MOSFET，依次组合这些开关

使导通电阻过渡性变化来改变驱动能力的技术（例如参考专利文献1）。

另外，为了低噪声化，存在由比较器将 IGBT 的集电极检测电流的  $di/dt$  与指令值相比较，并根据该比较结果导通关断开关从而瞬时改变栅极电阻值的技术（例如专利文献2）。

【专利文献1】特开 2001-223571 号“电压驱动型半导体元件的栅极驱动装置”（[0005]、图2）

【专利文献2】特开平 10-150764 号“电力变换器的栅极驱动电路”（[0008]、图6）

专利文献1是控制栅极电压型。需要多个开关和根据 IGBT 的特性依次使这些开关导通的复杂控制。

在专利文献2中，若在比较器的比较基准值附近流过集电极电流的导通动作中快速改变栅极电阻值，则 IGBT 的动作变得不稳定，从而使输出电流振荡。

### 发明内容

本发明提供了一种半导体装置，实现了由响应性提高带来的效率提高、EMI 噪声的降低和损耗的降低，并可通过比较简单的电路稳定地进行动作。

半导体装置中所包含的 IGBT 之类的 MOS 器件具有栅极导通时供给栅极电流的第一开关；和经第一恒流元件连接于所述 MOS 器件的栅极和发射极之间、在栅极关断时使栅极电容的电荷放电的第二开关，所述半导体装置还包括：与所述第一开关串联连接的第三开关；与所述第三开关并联连接的第二恒流元件；以及经第三恒流元件连接于所述 MOS 器件的栅极和发射极之间第四开关，在所述第一开关导通时导通所述第三开关并在该开关导通第一规定时间后关断第三开关的第一定时器单元；在所述第二开关导通时导通所述第四开关并在该开关导通第二规定时间后关断第四开关的第二定时器单元。

其中，所述半导体装置还可以包括：与由所述第一开关和第三开

关构成的栅极导通用电路不同、且由与所述第一开关和第三开关具有相同连接关系的第五开关和第六开关构成的第二栅极导通电路；以及检测所述 MOS 器件的集电极电流的检测单元，在所述集电极电流未达到规定值的情况下，仅激活所述栅极导通用电路，在所述集电极电流大于等于规定值时，进一步激活第二栅极导通电路以便增大栅极电流。其中，在所述 MOS 器件开启时的集电极电流大于等于规定值时，可以使所述 MOS 器件在下一开启周期中激活第二栅极导通电路。

此外，最好使本发明中的所述第一规定时间为通过导通所述第一开关和第三开关使所述 MOS 器件开启的充分的时间，使所述第二规定时间为通过导通所述第二开关和第四开关使所述 MOS 器件关断的充分的时间。

根据本发明，为了使栅极导通，在导通第一开关的同时使第三开关导通规定时间，从而使栅极电流只在第一规定时间内增加，所以可缩短栅极开启的时间，另外，为了使栅极关断，在导通第二开关的同时使第四开关导通第二规定时间，从而使栅极的放电电流只在规定的时间，所以可缩短栅极关断的时间。根据该结构，可降低器件的损耗，也可缩短延迟时间。

#### 附图说明

图 1 是表示实施形态 1 的半导体装置的主要部分的电路图；

图 2 是表示图 1 的电路动作的定时图；

图 3 是表示实施形态 2 的半导体装置的主要部分的电路图；

图 4 是表示图 3 的电路动作的定时图。

#### 具体实施方式

图 1 是表示本发明的实施形态 1 的半导体装置的末级 MOS 功率元件及其驱动系统的电路。为了开启配备有续流二极管 D 的功率元件（例如 IGBT）1 的栅极，在电源 VDD 和栅极之间串联插入由晶体管组成的开关 SWon1、SWon2（对应于上述第一和第三开关）。恒流元

件 4 并联连接于开关 SWon2。

并且，为了关断栅极，在栅极和发射极之间经恒流元件 5 连接由晶体管组成的开关 SWoff1（对应于上述第二开关），以及经恒流元件 7 连接开关 SWoff2（对应于上述第四开关）。

在比较器 9 的‘+’输入部上输入输入信号 VIN 的同时连接有上拉电阻 10。并且，将基准电压源 11 连接到‘-’输入部。将该比较器 9 的输出信号经反相器 12 提供给放大器 13 的输入部。将该放大器 13 的非反相输出作为开启信号提供给所述开关 SWon1 并同时输入到定时器 14。若对该定时器 14（对应于上述第一定时器单元）输入了该开启信号，则导通所述开关 SWon2，并在该开关导通 100ns 后关断关 SWon2。

另外，将所述放大器 13 的反相输出作为关断信号提供给所述开关 SWoff1 并同时输入到定时器 15 中。若对该定时器 15（对应于上述第二定时器单元）输入了该关断信号，则导通所述开关 SWoff2，并在该开关导通 200ns 后关断该开关 SWoff2。

下面参照图 2 的定时图说明上述电路的动作。在将来自外部的输入信号 VIN 从高电平的关断信号（关断 IGBT1 的信号）切换为低电平的导通信号（开启 IGBT1 的信号）的过程中，若达到输入导通阈值（这里为 1.5V）（时刻 T1），则经开关 SWon1 和定时器 14 导通开关 SWon2。在该时刻 T1，开关 SWoff1 从导通（从后面的说明中可明白输入信号 VIN 关断时开关 SWoff1 为导通状态）变为关断状态，开关 SWoff2 保持关断。

因此，在时刻 T1，通过成为导通状态的开关 SWon1 和开关 SWon2，流过栅极电流 Ig 来开始栅极充电。这时，由于两个开关 SWon1 和 SWon2 为导通状态而流过很大的栅极电流 Ig，所以栅极电压达到栅极导通阈值的时间缩短，因此，在开关 SWon1 和 SWon2 成为导通状态（时刻 T1）后的很短时间内就可以开启 IGBT1。

由于导通开关 SWon1 和 SWon2（时刻 T1）100ns 后仅 SWon2 被关断，故虽然栅极电流 Ig 减小为大致一半左右，但是其值对于维持

IGBT1 的开关导通是足够的。该 100ns 的时间被设定为比开关 SWon1 和 SWon2 导通后到 IGBT1 开关导通的延迟时间长。

接着，在将所述输入信号 VIN 从低电平的导通信号切换到高电平的关断信号的过程中，若达到输入关断阈值（这里为 2.0V）（时刻 T2），则关断 SWon1（开关 SWon2 保持关断）。另一方面，在时刻 T2，经开关 SWoff1 和定时器 15 导通 SWoff2。

由于在将栅极切离电源 Vcc 的同时，通过开关 SWoff1、SWoff2 连接发射极，所以开始栅极放电（图 2 中的负电流）。这时，通过导通两个开关 SWoff1、SWoff2 而流过大的放电电流，所以缩短了栅极电压下降到栅极关断阈值的时间，因此，导通开关 SWoff1 和 SWoff2（时刻 T2）后可以以短时间关断 IGBT1。

由于导通开关 SWoff1 和 SWoff2（时刻 T2）200ns 后仅开关 SWoff2 被关断，故虽然栅极放电电流减小为大致一半左右，但是其值对于维持 IGBT1 的开关关断是足够的。该 200ns 的时间被设定为比开关 SWoff1 和 SWoff2 导通后到 IGBT1 开关关断的延迟时间长。

这样，通过改变对于 IGBT1 的栅极充电和栅极放电电流，可缩短从外部输入信号到器件动作完成的时间，从而提高了效率。并且可通过缩短开关时间（延迟时间）而降低损耗。

另外，图 1 中，虽然串联设置开关 SWon1 和 SWon2，但是也可并联连接两个开关，通过开关 SWon2 的开关导通来增大栅极电流 Ig。

## 实施形态 2

实施形态 2 中，根据流过开启时的 IGBT 的电流大小，该 IGBT 通过变换下一次开启周期中栅极的充电电流而变换开启时的开关速度，图 3 表示其电路结构。

图 3 的电路中，对于与图 1 相同的部件赋予同一附图标记。该图 3 中，除了由开关 SWon1、SWon2、恒流元件 4 和定时器 14 构成的开启用电路之外，另外追加了开关 SWon3、SWon4、恒流元件 21 和定时器 22 作为第二开启用电路。并且，为控制该第二开启电路，添加了下面的电路。

IGBT6 具备用于检测集电极电流  $I_c$  的第二发射极，并将串联插入到该第二发射极电路的电阻 23 的产生电压输入到比较器 24 的‘+’输入部。将基准电压源 25 连接到该比较器 24 的‘-’输入部，将该比较器 24 的输出输入到锁存电路 27 的 D 端子。并且，将所述比较器 9 的输出作为进位信号，经反相器 28 输入到锁存电路 27 的 C 端子。

将来自锁存电路 27 的 Q 端子的输出提供给与门 29 的一个输入部，将所述放大器 13 的非反相输出输入到另一输入部中。并且，将该与门 29 的输出作为驱动信号提供给所述开关 SWon3 和定时器 22，

下面参照图 4 的定时图说明上述电路的动作。由比较器 24 判断第(N-1)脉冲的输入信号  $V_{IN}$  为低电平的导通信号时在开启的 IGBT1 中流过的集电极电流  $I_c$  是否超过额定电流的 1/2，并将该判断结果提供给锁存电路 27。

在该第(N-1)脉冲的输入信号  $V_{IN}$  中，在从低电平切换到高电平的关断信号(关断 IGBT1 的信号)的过程中，若超过输入关断阈值(时刻 T3)，则从比较器 9 输出高电平。由此，由锁存电路 27 将提供给锁存电路 27 的信号(判断结果)进行锁存，并从其 Q 端子输出。

接着，在输入信号  $V_{IN}$  从高电平的关断信号切换到低电平的导通信号的过程中，在低于输入导通阈值并从第(n-1)脉冲转移到第 n 脉冲时(时刻 T4)，导通开关 SWon1 和 SWon2，但是这时，上述的时刻 T3 在集电极电流  $I_c$  大于等于额定电流的 50% 的情况下，通过从锁存电路 27 向与门 29 提供高电平，还导通开关 SWon3 和 SWon4。

这样，当所有开关 SWon1 ~ SWon4 为导通状态时，栅极电流  $I_g$  为预设值的 100%，并通过该栅极电流  $I_g$  开关导通 IGBT1。从该时刻 T4 开始 100ns 后通过定时器 14 和 22 关断关 SWon2 和 SWon4，所以栅极电流  $I_g$  降低为 50% 的输出。

另一方面，在时刻 T3 集电极电流  $I_c$  未达到额定的 50% 的情况下，由于在时刻 T4 与门 29 仍输出低电平，所以仅开关 SWon1 和 SWon2 导通，栅极电流  $I_g$  为 50% 的输出。这时的动作与图 1 情况下的动作相同。

如上面所说明的动作，由于在 IGBT1 的高电流动作（额定电流的 50% 以上）中栅极电流  $I_g$  增加，加快了 IGBT1 的开关速度，所以与使用现有的固定栅极电阻的情况相比，可降低开关时的损耗。另一方面，在 IGBT1 的低电流动作（未达到额定电流的 50%）中栅极电流  $I_g$  减小，延迟了开关速度，从而也减小了续流二极管 D 开启时的  $dV/dt$ ，有效降低了 EMI 噪声。

另外，在检测出 IGBT1 的高电流动作时，由于不马上增加栅极电流  $I_g$ ，而是在下一开启周期中 IGBT1 才动作，所以不会产生如专利文献 2 中所述的 IGBT1 的动作不稳定使输出电流振荡的状态。





图4

