



(12) 发明专利

(10) 授权公告号 CN 102150393 B

(45) 授权公告日 2014. 03. 26

(21) 申请号 200980135378. X

(22) 申请日 2009. 09. 10

(30) 优先权数据

12/210, 016 2008. 09. 12 US

(85) PCT国际申请进入国家阶段日

2011. 03. 10

(86) PCT国际申请的申请数据

PCT/US2009/056498 2009. 09. 10

(87) PCT国际申请的公布数据

W02010/030768 EN 2010. 03. 18

(73) 专利权人 英特尔公司

地址 美国加利福尼亚

(72) 发明人 R·王 T·Y·泰 J·S·蔡

(74) 专利代理机构 永新专利商标代理有限公司

72002

代理人 刘瑜 王英

(51) Int. Cl.

H04L 12/24 (2006. 01)

H04L 12/26 (2006. 01)

(56) 对比文件

US 7346715 B2, 2008. 03. 18, 说明书第 2 栏 36 行到第 5 栏 41 行, 说明书附图 1-3.

US 5560022 A, 1996. 09. 24, 说明书第 2 栏 16 行 - 第 53 栏 34 行, 说明书附图 1-10.

US 20070245076 A1, 2007. 10. 18, 第 30-40 段.

CN 1497454 A, 2004. 05. 19, 说明书全文.

CN 1747463 A, 2006. 03. 15, 说明书全文.

US 20030196137 A1, 2003. 10. 16, 第 8-12 段.

CN 1809013 A, 2006. 07. 26, 说明书全文.

WO 03060716 A1, 2003. 07. 24, 全文.

CN 1976297 A, 2007. 06. 06, 说明书全文.

审查员 匡仁炳

权利要求书1页 说明书8页 附图2页


(54) 发明名称

用于网络中的功率管理的方法和装置

(57) 摘要

在一实施例中, 提供了一种装置, 该装置可以包括用于至少部分地生成和 / 或至少部分地接收至少一个请求的电路, 该至少一个请求要求至少一个网络节点至少部分地生成信息。该信息可以允许至少部分地选择: (1) 至少一个网络节点的至少一个功耗状态; 以及 (2) 至少一个时间段。可以在至少一个其他网络节点接收到至少一个分组之后, 在请求至少一个功耗状态的至少一个改变之前经过该至少一个时间段。该至少一个分组可以被发送到该至少一个网络节点。当然, 在不脱离该实施例的情况下, 可以进行许多替代、修改和变型。

CN 102150393 B



1. 一种用于网络中的功率管理的装置,包括:

一个或多个主机处理器;

操作电路,其包括网络接口控制器;以及

总线系统,其将所述一个或多个主机处理器与所述网络接口控制器耦合;

其中,所述网络接口控制器在工作时用于:

至少部分地向以太网链路参与方发送包括时间段的信息,该时间段至少部分地基于所述网络节点的缓冲能力;

从所述以太网链路参与方接收时间段;以及

至少部分地基于所发送的时间段和所接收的时间段,确定至少一个时间段,其中,在所述至少一个时间段期间,所述网络节点在该网络节点的缓冲器中缓冲要发往所述以太网链路参与方的分组以用于在经过所述至少一个时间段后进行发送,从而允许所述以太网链路参与方进入与至少一个较高功耗状态相对的相对较低功耗状态。

2. 根据权利要求1所述的装置,其中:

所述信息还至少部分地指示所要求的在所述至少一个网络节点和所述以太网链路参与方之间的通信的服务质量。

3. 一种用于网络中的功率管理的方法,包括:

至少部分地向以太网链路参与方发送包括时间段的信息,该时间段至少部分地基于网络节点的缓冲能力;

从所述以太网链路参与方接收时间段;以及

至少部分地基于所发送的时间段和所接收的时间段,确定至少一个时间段,其中,在所述至少一个时间段期间,所述网络节点在该网络节点的缓冲器中缓冲要发往所述以太网链路参与方的分组以用于在经过所述至少一个时间段后进行发送,从而允许所述以太网链路参与方进入与至少一个较高功耗状态相对的相对较低功耗状态。

4. 根据权利要求3所述的方法,其中:

所述信息还至少部分地指示所要求的在所述至少一个网络节点和所述以太网链路参与方之间的通信的服务质量。

5. 一种用于网络中的功率管理的装置,包括:

用于至少部分地向以太网链路参与方发送包括时间段的信息的模块,该时间段至少部分地基于网络节点的缓冲能力;

用于从所述以太网链路参与方接收时间段的模块;以及

用于至少部分地基于所发送的时间段和所接收的时间段,确定至少一个时间段的模块,其中,在所述至少一个时间段期间,所述网络节点在该网络节点的缓冲器中缓冲要发往所述以太网链路参与方的分组以用于在经过所述至少一个时间段后进行发送,从而允许所述以太网链路参与方进入与至少一个较高功耗状态相对的相对较低功耗状态。

6. 根据权利要求5所述的装置,其中:

所述信息还至少部分地指示所要求的在所述至少一个网络节点和所述以太网链路参与方之间的通信的服务质量。

用于网络中的功率管理的方法和装置

技术领域

[0001] 本公开涉及至少部分地生成和 / 或至少部分地接收至少一个请求。

背景技术

[0002] 在一个传统的网络布局中,多个计算机经由通信介质耦合在一起。为了减少功耗,在不活动或活动减少期间,计算机可以被关闭或进入低功率工作模式(例如,“休眠”模式),在该低功率工作模式中,各种资源(例如,网络接口、监视器等)可以被关闭。通常,由网络中每一个单独的计算机独立地作出是否关闭或进入这种低功率工作模式的决定,并且这些决定不涉及或设想在这些单独的计算机之间进行协调或协作。不利的是,这降低了网络中功率管理的效率,并且增加了在网络中的计算机之间或之中传输的数据将会丢失(例如,由于预期的接收方正关闭或处于接收方不能接收数据的工作模式而导致丢失)的可能性。

附图说明

[0003] 随着以下详细描述的进行并参考附图,实施例的特征和优点将会变得显而易见,在附图中,相同的数字描绘相同的部件,并且其中:

[0004] 图 1 说明了系统实施例。

[0005] 图 2 说明了可以在图 1 的系统实施例中发生的传输。

[0006] 图 3 说明了根据实施例可以执行的操作。

[0007] 尽管将参考说明性实施例进行以下详细描述,但是其许多替代、修改和变型对本领域技术人员将是显而易见的。因此,意图广泛地考虑所要求保护的主体。

具体实施方式

[0008] 图 1 说明了系统实施例 100。系统 100 可以包括一个或多个网络节点 10,该一个或多个网络节点 10 可以经由一个或多个通信链路 50 通信地耦合到一个或多个其他网络节点 60。在该实施例中,“网络节点”或“节点”可以可互换地用来表示通信地耦合在和 / 或耦合到网络的实体,例如终端站、中间站、网络接口和 / 或它们的一部分。在该实施例中,“网络”可以是或包括通信地耦合在一起的两个或更多节点。而且,在该实施例中,如果一个节点能够向另一节点发送和 / 或从另一节点接收一个或多个分组,则该一个节点可以“通信地耦合”到该另一节点。如本文所使用的,“分组”可以包括一个或多个符号和 / 或值。

[0009] 在该实施例中,一个或多个节点 10 和 / 或一个或多个节点 60 可以包括一个或多个各自的主机计算机系统。例如,在该实施例中,如图 1 中所示,一个或多个节点 10 可以包括电路板 102 和母板 32。母板 32 可以包括一个或多个主机处理器 12。每一个主机处理器 12 可以(例如,经由各自未示出的专用总线段)耦合到芯片组 14。一个或多个主机处理器 12 的每一个可以包括例如可从本主题申请的受让人商业获得的各自的 **Inter® Core™2VPro™** 微处理器。如本文所使用的,“处理器”表示能够至少部分地执行一个或多个算术运算和 / 或逻辑运算的电路。当然,可替换地,每一个主机处理器 12 可以包括例如从本主题申请的

受让人之外的来源制造和 / 或可商业获得的各自的微处理器,而不脱离该实施例。

[0010] 芯片组 14 可以包括未示出的存储器控制器中心,该存储器控制器中心可以将一个或多个主机处理器 12、系统存储器 21 以及未示出的用户接口系统彼此耦合,并耦合到未示出的总线系统。芯片组 14 可以包括例如从可获自本主题申请的受让人的一个或多个集成电路芯片组(例如,存储器控制器中心芯片组和 I/O 控制器中心芯片组)中选择一个或多个集成电路芯片,但是还可以或可替换地使用一个或多个其他集成电路芯片,而不脱离该实施例。未示出的用户接口系统可以包括例如键盘、指示设备和显示系统,它们可以允许人用户向系统 100 输入命令和监视系统 100 的操作。未示出的总线系统可以包括一个或多个总线,该一个或多个总线可以符合可从美国俄勒冈州波特兰市的外围部件互连(PCI)特别兴趣组获得的、在 2002 年 7 月 22 日发布的 PCI Express™ 基本规范修订版 1.0 中描述的总线协议。可替换地,所述总线可以包括其他类型的总线系统,而不脱离该实施例。

[0011] 一个或多个节点 10 中的电路卡 102 可以经由链路 50 通信地耦合到一个或多个节点 60 中的电路卡 102'。电路卡 102 可以包括操作电路 118。操作电路 118 可以包括网络接口控制器(NIC) 120 和存储器 122。

[0012] 可以将处理器 12、系统存储器 21 和芯片组 14 包括在例如系统主板 32 的单个电路板中。主板 32 还可以包括未示出的总线系统和未示出的总线卡槽。卡 102 可以包括未示出的总线连接器,该总线连接器能够电地和机械地耦合到可以包括在主板 32 中的总线卡槽。当卡 102 的总线连接器如此耦合到包括在主板 32 中的总线卡槽时,操作电路 118 可以变得通信地耦合到主板 32。

[0013] 可替换地,在不脱离该实施例的情况下,卡 102 的操作电路 118 的一些或全部可以不包括在卡 102 中,而是替代地可以包括在其他结构、系统和 / 或设备中。这些其他结构、系统和 / 或设备可以例如包括在主板 32 中(例如,作为主机处理器 12 和 / 或芯片组 14 的一部分)。

[0014] 可以将一个或多个机器可读程序指令存储在计算机可读 / 可写存储器 122 和 / 或 21 中。在一个或多个节点 10 工作时,这些指令可以被 NIC120 和 / 或一个或多个主机处理器 12 访问和执行。当由 NIC120 和 / 或一个或多个主机处理器 12 执行时,这些一个或多个指令可以使得 NIC120、操作电路 118、主机处理器 12 和 / 或卡 102 执行本文描述为由 NIC120、操作电路 118、主机处理器 12 和 / 或卡 102 执行的操作。此外,当由 NIC120 和 / 或一个或多个主机处理器 12 执行时,这些一个或多个指令可以使得一个或多个程序进程 24 和 / 或 28 至少部分地由 NIC120、操作电路 118 和 / 或一个或多个主机处理器 12 执行。计算机可读 / 可写存储器 21 和 122 可以分别包括一个或多个以下类型的存储器:半导体固件存储器、可编程存储器、非易失性存储器、只读存储器、电可编程存储器、随机存取存储器、闪速存储器、磁盘存储器、光盘存储器,和 / 或其他或将来开发出的计算机可读和 / 或可写存储器。存储器 21 和 / 或 122 可以包括一个或多个缓冲器 22 和 / 或 26。

[0015] 一个或多个节点 60 可以包括其构造可以分别地与主板 32 和电路板 102 的构造完全或部分一致的母板 32' 和电路板 102'。因此,母板 32' 可以包括其构造可以与一个或多个主机处理器 12'、芯片组 14' 以及存储器 21' 的构造完全或部分一致的一个或多个主机处理器 12'、芯片组 14' 以及存储器 21'。此外,电路板 102' 可以包括其构造可以与电路 118 的构造完全或部分一致的操作电路 118'。电路 118' 可以包括其构造可以与 NIC120 和存储

器 122 的构造完全或部分一致的 NIC120' 和存储器 122'。电路板 102' 和电路 118' 可以经由一个或多个链路 50 通信地耦合到电路板 102 和电路 118。

[0016] 可以将一个或多个机器可读程序指令存储在电路 118' 中的计算机可读存储器(未示出)中。在一个或多个节点 60 工作时,这些指令可以被计算机可读/可写存储器 122' 和/或 21' 访问和执行。在一个或多个节点 60 工作时,这些指令可以被 NIC120' 和/或一个或多个主机处理器 12' 访问和执行。当由 NIC120' 和/或一个或多个主机处理器 12' 执行时,这些一个或多个指令可以使得 NIC120'、操作电路 118'、一个或多个主机处理器 12' 和/或卡 102' 执行在本文描述为由 NIC120'、操作电路 118'、一个或多个主机处理器 12' 和/或卡 102' 执行的操作。此外,当由 NIC120' 和/或一个或多个主机处理器 12' 执行时,这些一个或多个指令可以使得一个或多个程序进程 24' 和/或 28' 至少部分地由 NIC120'、操作电路 118' 和/或一个或多个主机处理器 12' 执行。计算机可读/可写存储器 21' 和 122' 可以分别包括一个或多个以下类型的存储器:半导体固件存储器、可编程存储器、非易失性存储器、只读存储器、电可编程存储器、随机存取存储器、闪存存储器、磁盘存储器、光盘存储器,和/或其他或将来开发出的计算机可读/可写存储器。存储器 21' 和/或 122' 可以包括一个或多个缓冲器 22' 和/或 26'。

[0017] 一个或多个通信链路 50 可以兼容一个或多个通信协议,并且一个或多个节点 10 中的电路 118 可以根据这些一个或多个通信协议、经由链路 50 与一个或多个节点 60 中的电路 118' 交换数据和/或命令。例如,在该实施例,一个或多个链路 50 可以兼容例如以太网协议和/或传输控制协议/网际协议(TCP/IP)协议,并且相应的操作电路 118 可以根据例如以太网协议和/或传输控制协议/网际协议(TCP/IP)协议与电路 118' 交换数据和/或命令。

[0018] 系统 100 中使用的以太网协议可以符合或兼容 2000 年 10 月 20 日发布的电气和电子工程师协会(IEEE)标准 802.32000 版中描述的协议。可替换地或附加地,系统 100 中使用的 TCP/IP 协议可以符合或兼容 1981 年 9 月发布的互联网工程任务组(IETF)请求注解(RFC)791 和 793 中描述的协议。当然,许多不同通信协议可以用于这种数据和/或命令交换,而不脱离该实施例。

[0019] 现在参考图 1 到 3,将描述根据实施例的可以发生的传输 250(见图 2)和可以在系统 100 中执行的操作 300(见图 3)。例如在系统 100 重置之后,一个或多个进程 24 和/或 28 可以发信号到一个或多个处理器 12、电路 118 和/或 NIC120。在该实施例中,这可以使得一个或多个处理器 12、电路 118 和/或 NIC120 至少部分地发起至少部分地在至少一个节点 10 和至少一个节点 60 之间(经由一个或多个链路 50)进行的一个或多个参数的协商和/或交换,所述一个或多个参数至少部分地定义、涉及、实现和/或便利至少一个节点 60 进入与至少一个节点 60 的当前相对较高功耗状态相对的至少一个相对较低功耗状态。例如,该协商可以包括:由一个或多个处理器 12、电路 118 和/或 NIC120 至少部分地生成至少一个请求 200(如图 3 中操作 302 所说明的),和经由一个或多个链路 50 至少部分地将至少一个请求 200 发送到至少一个节点 60。至少一个请求 200 可以至少部分地请求至少一个节点 60 至少部分地生成要由至少一个节点 10 和/或至少一个节点 60 使用的信息 202。信息 202 可以允许至少部分地选择:(1)至少一个节点 60 的至少一个相对较低功耗状态;和(2)在至少一个节点 10 接收到(意图发送给至少一个节点 60 的)至少一个分组 204 之后,在请

求至少一个节点 60 改变至少一个节点 60 的至少一个功耗状态之前所经过的至少一个时间段。

[0020] 在经由一个或多个链路 50 至少部分地将至少一个请求 200 发送到至少一个节点 60 后,一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地接收至少一个请求 200,如图 3 中的操作 304 所示。这可以至少部分地使得一个或多个进程 24' 和 / 或 28' 发信号到一个或多个处理器 12'、电路 118' 和 / 或 NIC120'。这可以至少部分地使得一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 至少部分地生成信息 202。

[0021] 例如,在该实施例中,作为该至少部分地生成信息 202 的一部分,一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地确定当至少一个节点 60 处于相对较低功耗状态时可以使用的至少一个节点 10 的分组缓冲能力和 / 或至少一个节点 60 的分组缓冲能力,和 / 或所要求的至少一个节点 10 和至少一个节点 60 之间的通信的服务质量(QoS)。

[0022] 可以将至少一个节点 10 的该缓冲能力经由可以包括在至少一个请求 200 中的一个或多个字段(未示出)和 / 或经由可以从至少一个节点 10 到至少一个节点 60 进行的一个或多个其他通信(未示出)至少部分地传送到至少一个节点 60。可以将至少一个节点 10 的该缓冲能力按照例如最大时间 T_u 至少部分地传送到至少一个节点 60, T_u 为当至少一个节点 60 处于相对较低功耗状态时至少一个节点 10 能够缓冲至少一个节点 10 可以接收的、意图发送到至少一个节点 60 的一个或多个分组 204 的最大时间。一个或多个处理器 12、电路 118 和 / 或 NIC120 可以至少部分地基于以下关系至少部分地确定该最大时间 T_u : $T_u = B_u / S_u$, 其中 B_u 是专门用于缓冲至少一个节点 10 接收的意图发送到至少一个节点 60 的一个或多个分组 204 的一个或多个缓冲器 22 和 / 或 26 的大小(例如,存储容量),并且 S_u 是到专门用于缓冲一个或多个分组 204 的一个或多个缓冲器 22 和 / 或 26 的实际或期望的进入分组传输速率。在有多个进入通道或链路流入一个或多个缓冲器 22 和 / 或 26 的情况下,可以将 S_u 设置为等于这些进入通道或链路的实际或期望的进入分组传输速率之和。

[0023] 至少一个节点 60 中的一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地确定当至少一个节点 60 处于相对较低功耗状态时其自身的相应分组缓冲能力(如果有的话)。可以按照例如最大时间 T_d 至少部分地确定至少一个节点 60 的该缓冲能力, T_d 是当至少一个节点 60 处于相对较低功耗状态时至少一个节点 60 能够缓冲至少一个节点 60 可以接收的一个或多个分组的最大时间。

[0024] 如果当至少一个节点 60 处于相对较低功耗状态时,至少一个节点 60 不能缓冲至少一个节点 60 接收的一个或多个分组(例如,一个或多个缓冲器 22' 和 / 或 26' 不或不能专门用于这种任务,和 / 或至少一个节点 60 由于其他原因不能在处于相对较低功耗状态时进行这种缓冲),那么一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以将 T_d 设置为等于零。在这种情况下,一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地确定最大时延时间段 L_{max} 是 T_u (即, $L_{max} = T_u$),所述最大时延时间段 L_{max} 是在至少一个节点 60 已经进入相对较低功率状态之后,在至少一个节点 60 应当返回到在其中至少一个节点 60 能够接收一个或多个进入分组的相对较高功耗状态之前,可以允许经过而不会导致至少部分丢失正在至少一个节点 10 中缓冲的一个或多个分组 204 的时间。因此,一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地选择相对较低功耗状态,所述相对较低功耗状态展示与恢复时延时间段(即,在进入相对较低功耗状态和返回相对较高功耗状

态之间的时间段) L_d 相符的最大可能功率节省, 其中 L_d 小于或等于 L_{max} (即, $L_d \leq L_{max}$)。在该相对较低功耗状态中, 至少一个节点 60 的一个或多个部件可以被关闭或以其他方式处于可以消耗相对较低功率量的一个或多个工作模式。

[0025] 为了保证至少一个节点 10 和至少一个节点 60 之间有足够的通信性能, 可以按照最大延迟 D_{max} 至少部分地定义(例如, 如至少部分地通过未示出的人操作员和 / 或协议和 / 或应用程序相关的考虑所选择的) 所要求的至少一个节点 10 和至少一个节点 60 之间的通信的 QOS, D_{max} 是经由一个或多个链路 50 从至少一个节点 10 到至少一个节点 60 进行的分组传输允许的最大延迟。信息 202 可以至少部分地包括和 / 或指示 D_{max} 和 L_d , 并且这些参数(例如, D_{max} 和 L_d) 可以由一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 经由一个或多个链路 50 至少部分地被传送到一个或多个处理器 12、电路 118 和 / 或 NIC120。

[0026] 至少部分地响应于至少部分地接收该信息 202, 一个或多个处理器 12、电路 118 和 / 或 NIC120 可以至少部分地选择(在至少一个节点已经进入相对较低功耗状态之后) 所经过的至少一个时间段 T_w , T_w 是在至少一个节点 10 至少部分地接收至少一个分组 204 之后, 在请求至少一个节点 60 的至少一个功耗状态的至少一个改变(例如, 从相对较低功耗状态变为在其中至少一个节点 60 能够接收和处理至少一个分组 204 的相对较高功耗状态(例如, 其当前相对较高功耗状态)) 之前所经过的时间段。该时间段 T_w 可以等于以下条件(1) 或(2) 先发生的时间:(1) 设置为 $D_{max} - \max(L_d, L_1)$ 的时间段到期; 或(2) 一个或多个缓冲器 22 和 / 或 26 的剩余量(即, 一个或多个缓冲器 22 和 / 或 26 的可用并且没有填充一个或多个分组 204 的量) 变得小于或等于 $S_u * \max(L_d, L_1)$, 其中 L_1 是一个或多个链路 50 的通信链路恢复时延。取决于一个或多个链路 50 的特定性质和 / 或由其使用的一个或多个协议, 链路恢复时延 L_1 可以由至少一个节点 60 传送到至少一个节点 10 (反之亦然), 或链路恢复时延 L_1 可以由一个或多个链路参与方(即, 由至少一个节点 10 和 / 或至少一个节点 60) 预先确定或以其他方式已知并且在必要时在它们之间进行传送。在该实施例中, 条件(1) 被设置来使得满足所要求的 QOS, 而条件(2) 被设置来防止丢失正在一个或多个缓冲器 22 和 / 或 26 中缓冲的分组数据。可替换地或附加地, 在 L_d 或 L_1 中较大者等于 L_{max} (即, $\max(L_d, L_1) = L_{max}$) 的情况下, T_w 可以在至少一个节点 10 接收到一个或多个分组 204 之后立即到期。

[0027] 在一个或多个处理器 12、电路 118 和 / 或 NIC120 已经至少部分地计算出通过条件(1) 设置的 T_w 的值后, 一个或多个处理器 12、电路 118 和 / 或 NIC120 可以(经由一个或多个链路 50) 发送信号使至少一个节点 60 进入至少部分地由一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 选择的相对较低功耗状态。这可以至少部分地使得一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 至少部分地发起和 / 或执行至少一个节点 60 从至少一个节点 60 的当前相对较高功耗状态到相对较低功耗状态的至少部分地转换和 / 或进入。其后, 至少一个节点 60 可以进入并保持在相对较低功耗状态, 并且由至少一个节点 10 接收的一个或多个分组 204 可以在至少一个节点 10 中的一个或多个缓冲器 22 和 / 或 26 中缓冲。

[0028] 在经过 T_w 后, 一个或多个处理器 12、电路 118 和 / 或 NIC120 经由一个或多个链路 50 将至少一个唤醒请求 208 至少部分地发出并发送到一个或多个处理器 12'、电路 118' 和 / 或 NIC120'。这可以至少部分地使得一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 至少部分地发起和 / 或执行至少一个节点 60 到相对较高功耗状态的至少部分地转换到和 /

或进入,在该相对较高功耗状态中,至少一个节点 60 可以接收和处理其后可以从至少一个节点 10 发送到至少一个节点 60 的一个或多个分组 204。其后,至少一个节点 60 可以进入并保持在相对较高功耗状态。在将至少一个唤醒请求 208 至少部分地发送到至少一个节点 60 之后,一个或多个处理器 12、电路 118 和 / 或 NIC120 可以等待直到经过 L_d 或 L_1 中较大者,并且其后,可以将在一个或多个缓冲器 22 和 / 或 26 中缓冲的一个或多个分组 210 (对应于一个或多个分组 204) 发送到至少一个节点 10。

[0029] 相反地,如果在至少一个节点 60 处于相对较低功耗状态时,至少一个节点 60 能够缓冲由至少一个节点 60 接收的一个或多个分组,那么至少一个节点 60 中的一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地确定时间 T_d , 以使得 T_d 可以等于 B_d 除以 S_u 或 T_u 减去 L_1 之差乘以 S_d 后除以 S_u 中的较小者(即, $T_d = \min \{B_d, (T_u - L_1) * S_d\} / S_u$), 其中 B_d 是专门用于缓冲在至少一个节点 60 处于相对较低功耗状态时由至少一个节点 60 接收的一个或多个分组的一个或多个缓冲器 22' 和 / 或 26' 的大小(例如,存储容量), L_1 是一个或多个链路 50 的通信链路恢复时延,并且 S_d 是当至少一个节点 60 处于相对较低功耗状态时,到一个或多个缓冲器 22' 和 / 或 26' 的实际或期望的进入分组传输速率。在该情况下,一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地确定最大时延时间段 L_{max} 是 T_u 加上 T_d (即, $L_{max} = T_u + T_d$)。因此,一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 可以至少部分地选择相对较低功耗状态,该相对较低功耗状态展示与恢复时延时间段(即,进入相对较低功耗状态和返回相对较高功耗状态之间的时间段) L_d 相符的最大可能功率节省,其中 L_d 小于或等于 L_{max} (即, $L_d \leq L_{max}$)。在该相对较低功耗状态下,至少一个节点 60 的一个或多个部件可以被关闭,或以其他方式处于可以消耗相对较低功率量的一个或多个工作模式。

[0030] 在该情况下,信息 202 可以至少部分地包括和 / 或指示 D_{max} 和 L_d , 并且这些参数(例如, D_{max} 和 L_d) 可以由一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 经由一个或多个链路 50 至少部分地传送到一个或多个处理器 12、电路 118 和 / 或 NIC120。

[0031] 至少部分地响应于至少部分地接收该信息 202, 一个或多个处理器 12、电路 118 和 / 或 NIC120 可以至少部分地选择至少一个时间段 T_w 。如果 L_1 大于或等于 L_d (即, $L_1 \geq L_d$), 那么可以至少部分地根据上文结合当至少一个节点处于相对较低功耗状态时至少一个节点 60 不能够缓冲一个或多个分组的情况所讨论的条件(1) 或(2) 来设置 T_w 。在一个或多个处理器 12、电路 118 和 / 或 NIC120 已经至少部分地计算出通过条件(1) 设置的 T_w 的值后,一个或多个处理器 12、电路 118 和 / 或 NIC120 可以(经由一个或多个链路 50) 发送信号使至少一个节点 60 进入至少部分地由一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 选择的相对较低功耗状态。这可以至少部分地使得一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 至少部分地发起和 / 或执行至少一个节点 60 从至少一个节点 60 的当前相对较高功耗状态到相对较低功耗状态的至少部分地转换和 / 或进入。其后,至少一个节点 60 可以进入并保持在相对较低功耗状态,并且由至少一个节点 10 接收的一个或多个分组 204 可以在至少一个节点 10 中的一个或多个缓冲器 22 和 / 或 26 中缓冲。

[0032] 在经过 T_w 后,一个或多个处理器 12、电路 118 和 / 或 NIC120 经由一个或多个链路 50 将至少一个唤醒请求 208 至少部分地发出并发送到一个或多个处理器 12'、电路 118' 和 / 或 NIC120'。这可以至少部分地使得一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 至

少部分地发起和 / 或执行至少一个节点 60 到相对较高功耗状态的至少部分地转换和 / 或进入, 在该相对较高功耗状态中, 至少一个节点 60 可以接收和处理其后可以从至少一个节点 10 发送到至少一个节点 60 的一个或多个分组 204。其后, 至少一个节点 60 可以进入并保持在相对较高功耗状态。在将至少一个唤醒请求 208 至少部分地发送到至少一个节点 60 之后, 一个或多个处理器 12、电路 118 和 / 或 NIC120 可以等待直到经过 L_d 或 L_1 中较大者 (同时仍然继续缓冲由至少一个节点 10 接收的一个或多个分组 204), 并且其后, 可以将在一个或多个缓冲器 22 和 / 或 26 中缓冲的一个或多个分组 204 发送到至少一个节点 10。

[0033] 相反地, 如果当至少一个节点 60 处于相对较低功耗状态时, 至少一个节点 60 能够缓冲由至少一个节点 60 接收的一个或多个分组, 并且 $L_1 < L_d$, 那么可以设置 T_w 等于下面条件 (3) 或条件 (4) 先发生的时间: (3) 等于 $D_{\max} - \max(L_d, L_1)$ 的时间段到期; 或 (4) 一个或多个缓冲器 22、26 的剩余量 (即, 一个或多个缓冲器 22 和 / 或 26 的可用并且没有填充一个或多个分组 204 的量) 变得小于或等于 $S_u * (L_d - T_d)$ 。在该实施例中, 条件 (3) 被设置来使得满足所要求的 QoS, 而条件 (4) 被设置来防止丢失正在一个或多个缓冲器 22 和 / 或 26 中缓冲的分组数据。在一个或多个处理器 12、电路 118 和 / 或 NIC120 已经至少部分地计算出通过条件 (1) 设置的 T_w 的值后, 一个或多个处理器 12、电路 118 和 / 或 NIC120 可以 (经由一个或多个链路 50) 发送信号使至少一个节点 60 进入至少部分地由一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 选择的相对较低功耗状态。这可以至少部分地使得一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 至少部分地发起和 / 或执行至少一个节点 60 从至少一个节点 60 的当前相对较高功耗状态到相对较低功耗状态的至少部分地转换和 / 或进入。其后, 至少一个节点 60 可以进入并保持在相对较低功耗状态, 并且由至少一个节点 10 接收的一个或多个分组 204 可以在至少一个节点 10 中的一个或多个缓冲器 22 和 / 或 26 中缓冲。在经过 T_w 后, 一个或多个处理器 12、电路 118 和 / 或 NIC120 经由一个或多个链路 50 将至少一个唤醒请求 208 至少部分地发出并发送到一个或多个处理器 12'、电路 118' 和 / 或 NIC120'。这可以至少部分地使得一个或多个处理器 12'、电路 118' 和 / 或 NIC120' 至少部分地发起和 / 或执行至少一个节点 60 到相对较高功耗状态的至少部分地转换和 / 或进入, 在该相对较高功耗状态中, 至少一个节点 60 可以接收和处理其后可以从至少一个节点 10 发送到至少一个节点 60 的一个或多个分组 204。其后, 至少一个节点 60 可以进入并保持在相对较高功耗状态。在将至少一个唤醒请求 208 至少部分地发送到至少一个节点 60 之后, 如果 $L_1 \geq L_d$, 那么一个或多个处理器 12、电路 118 和 / 或 NIC120 可以等待直到经过 L_1 , 并且其后, 可以将在一个或多个缓冲器 22 和 / 或 26 中缓冲的一个或多个分组 204 的全部 (作为一个或多个分组 210) 发送到至少一个节点 10。相反地, 在至少部分地发送至少一个唤醒请求 208 之后, 如果 $L_1 < L_d$, 那么一个或多个处理器 12、电路 118 和 / 或 NIC120 可以在 (在经过 L_1 之后但是在经过 L_d 之前) 将可以等于 $T_d * S_u$ 的量的一个或多个分组 204 (作为一个或多个分组 210) 进行发送, 同时继续缓冲一个或多个分组 204 的剩余部分和 / 或随后接收的部分, 并且可以在经过 L_d 之后将一个或多个分组 204 的任意这些部分发送到至少一个节点 60。有利地, 这可以避免在至少一个节点 10 中缓冲的分组数据的丢失。

[0034] 因此, 在一实施例中, 提供一种装置, 该装置可以包括用于至少部分地生成和 / 或至少部分地接收至少一个请求的电路, 该至少一个请求要求至少一个网络节点至少部分地

生成信息。该信息可以允许至少部分地选择：(1)至少一个网络节点的至少一个功耗状态；以及(2)至少一个时间段。可以在至少一个其他网络节点接收到至少一个分组之后，在请求至少一个功耗状态的至少一个改变之前经过该至少一个时间段。可以将该至少一个分组发送到所述至少一个网络节点。

[0035] 有利的是，在该实施例中，可以至少部分地以在网络中的结点双方之间协作和/或协调的方式，来决定是否进行功耗状态的改变以及/或者确定涉及功耗状态的改变的参数。有利的是，与现有技术相比，这可以协同地提高该实施例的网络中功率管理的效率并降低在网络的结点之间或之中传输的数据将会丢失的可能性。进一步有利的是，在该实施例中，如果作出决定所涉及的各个结点对中的两个节点在这些节点中的一个节点处于相对较低功耗状态时都能够缓冲意图发送到该一个节点的一个或多个分组，那么该实施例可以协同地将该对节点各自的缓冲能力用作单个虚拟缓冲器，由此相对现有技术提高该实施例的功率管理效率。

[0036] 本文使用的术语和表达被用作描述性而非限制性的术语，并且在使用这些术语和表达时，并不意图排除所示出和描述的特征(或其部分)的任何等价物，并且应当认识到，在权利要求的范围内能够进行各种修改。实际上，在不脱离该实施例的情况下，系统 100 可以包括比在附图中示出并在本文先前描述为包含在系统 100 中的元件更多或更少的元件。因此，权利要求意图覆盖所有这些等价物。

[0037] 本文使用的术语和表达被用作描述性而非限制性的术语，并且在使用这些术语和表达时，并不意图排除所示出和描述的特征(或其部分)的任何等价物，并且应当认识到，在权利要求的范围内能够进行各种修改。因此，权利要求意图覆盖所有这些等价物。




图 1




图 2




图 3