

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成28年10月13日(2016.10.13)

【公開番号】特開2015-60909(P2015-60909A)

【公開日】平成27年3月30日(2015.3.30)

【年通号数】公開・登録公報2015-021

【出願番号】特願2013-192904(P2013-192904)

【国際特許分類】

H 01 L 27/146 (2006.01)

H 04 N 5/369 (2011.01)

H 04 N 5/374 (2011.01)

H 01 L 27/14 (2006.01)

【F I】

H 01 L 27/14 F

H 04 N 5/335 6 9 0

H 04 N 5/335 7 4 0

H 01 L 27/14 D

【手続補正書】

【提出日】平成28年8月29日(2016.8.29)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1の回路が形成された第1の基板と、

第2の回路が形成され、前記第1の基板と離間して配置された第2の基板と、

前記第1の基板と前記第2の基板との間に配置され、前記第1の回路と前記第2の回路とを電気的に接続する接続部と、

前記第1の基板と前記第2の基板との間で、前記接続部に隣接して該接続部を間に挟むような位置に配置され、該第1の基板と該第2の基板との少なくとも一方の基板内の固定された電位に接続された遮へい層と、

を備え、

前記遮へい層は、

前記第1の基板に形成された第1の回路と前記第2の基板に形成された第2の回路との間で前記接続部を介して送受信される信号を、低速な動作をする信号と高速な動作をする信号とに分類した場合に、高速な動作をする信号を送受信する前記接続部を間に挟むような位置に配置され、低速な動作をする信号を送受信する前記接続部を間に挟むような位置には配置されない、

ことを特徴とする半導体装置。

【請求項2】

前記遮へい層は、

複数の単位遮へい層から構成され、

それぞれの単位遮へい層が、前記接続部を間に挟むような位置に配置される、

ことを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記遮へい層は、

第1の単位遮へい層と第2の単位遮へい層とから構成され、
前記第1の単位遮へい層と前記第2の単位遮へい層とが、対応する前記接続部を間に挟むような位置に配置される、
ことを特徴とする請求項2に記載の半導体装置。

【請求項4】

前記遮へい層は、さらに、
第3の単位遮へい層と第4の単位遮へい層とから構成され、
前記第3の単位遮へい層と前記第4の単位遮へい層とが、対応する前記第1の単位遮へい層と前記第2の単位遮へい層とが配置された位置を結ぶ線に直交する方向に、対応する前記接続部を間に挟むような位置に配置される、
ことを特徴とする請求項3に記載の半導体装置。

【請求項5】

前記単位遮へい層は、
前記第1の基板および前記第2の基板のそれぞれに形成された前記接続部の接続面の形状と同様の形状である、
ことを特徴とする請求項2から請求項4のいずれか1の項に記載の半導体装置。

【請求項6】

前記遮へい層は、
前記第1の基板または前記第2の基板のいずれか一方の基板に形成され、該形成された基板内の固定された電位に接続される、
ことを特徴とする請求項1に記載の半導体装置。

【請求項7】

複数の前記単位遮へい層は、
一方の前記単位遮へい層が前記第1の基板または前記第2の基板のいずれか一方の基板に形成され、
他方の前記単位遮へい層が前記第1の基板または前記第2の基板のいずれか他方の基板に形成され、
それぞれの前記単位遮へい層は、
当該単位遮へい層が形成された基板内の固定された電位に接続される、
ことを特徴とする請求項2から請求項5のいずれか1の項に記載の半導体装置。

【請求項8】

前記第1の回路は、
入射光を電気信号に変換し、該変換した電気信号を画素信号として、前記接続部を介して前記第2の回路に送信する複数の画素を備え、
前記第2の回路は、
前記接続部を介してそれぞれの前記画素から送信された前記画素信号を受信し、該受信した前記画素信号に対する処理を行う処理回路を備える、
ことを特徴とする請求項1から請求項7のいずれか1の項に記載の半導体装置。

【請求項9】

前記遮へい層は、
前記第1の基板に形成された第1の回路と前記第2の基板に形成された第2の回路との間でアナログの信号を送受信する前記接続部を間に挟むような位置に配置される、
ことを特徴とする請求項8に記載の半導体装置。

【請求項10】

前記低速な動作をする信号は、制御信号である、
ことを特徴とする請求項1から請求項7のいずれか1の項に記載の半導体装置。

【請求項11】

前記第1の回路または前記第2の回路は、
前記画素信号をデジタルデータに変換するA/D変換回路と、
A/D変換後の多ビットの前記デジタルデータを1ビットのデジタルデータにシリアルライ

ズするシリアライザと、

前記シリアライザを駆動するクロックを供給するクロック供給回路と、

を少なくとも備える、

ことを特徴とする請求項 8 から請求項 10 のいずれか 1 の項に記載の半導体装置。

【請求項 12】

前記遮へい層は、

前記接続部と同じ材料で形成される、

ことを特徴とする請求項 1 から請求項 11 のいずれか 1 の項に記載の半導体装置。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正の内容】

【0010】

上記の課題を解決するため、本発明の半導体装置は、第 1 の回路が形成された第 1 の基板と、第 2 の回路が形成され、前記第 1 の基板と離間して配置された第 2 の基板と、前記第 1 の基板と前記第 2 の基板との間に配置され、前記第 1 の回路と前記第 2 の回路とを電気的に接続する接続部と、前記第 1 の基板と前記第 2 の基板との間で、前記接続部に隣接して該接続部を間に挟むような位置に配置され、該第 1 の基板と該第 2 の基板との少なくとも一方の基板内の固定された電位に接続された遮へい層と、を備え、前記遮へい層は、前記第 1 の基板に形成された第 1 の回路と前記第 2 の基板に形成された第 2 の回路との間で前記接続部を介して送受信される信号を、低速な動作をする信号と高速な動作をする信号とに分類した場合に、高速な動作をする信号を送受信する前記接続部を間に挟むような位置に配置され、低速な動作をする信号を送受信する前記接続部を間に挟むような位置には配置されない、ことを特徴とする。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正の内容】

【0019】

また、本発明の前記低速な動作をする信号は、制御信号である、ことを特徴とする。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0050

【補正方法】変更

【補正の内容】

【0050】

このように、本実施形態の半導体装置 3 では、様々形状のシールドを形成することができる。なお、第 1 の実施形態の半導体装置 3 では、格子状に形成されたシールド 332 を示し、第 2 の実施形態の半導体装置 3 では、バンプ 331 と同様の形状の複数のサブシールドを格子状に配置したシールド 333 を示したが、例えば、図 6 に示したように、それぞれの格子が繋がるような隙間が存在する形状であってもよい。図 6 に示したような隙間が存在する形状や、図 5 (b) または図 5 (c) に示したように、それぞれのサブシールドの間に隙間が存在する形状でシールドが形成されている場合には、この隙間を、例えば、バンプ 331 とシールドとの間に存在する空間に絶縁部材を充填する際に利用することもできる。つまり、シールド同士またはそれぞれのサブシールド同士の間に存在する隙間から別のバンプ 331 の領域に移動する(流れる)ことができる流動性のある絶縁部材であれば、隙間から絶縁部材を流し込むことによって、第 1 の半導体チップ 31 と第 2 の半導体チップ 32 とをバンプ 331 によって接続した後であっても、バンプ 331 とシール

ドとの間に存在する全ての空間に、絶縁部材を充填することができる。