

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-221189

(P2012-221189A)

(43) 公開日 平成24年11月12日(2012.11.12)

(51) Int.Cl.
G06F 7/57 (2006.01)F I
G O 6 F 7/57

テーマコード (参考)

審査請求 未請求 請求項の数 13 O L (全 47 頁)

(21) 出願番号 特願2011-85882 (P2011-85882)
(22) 出願日 平成23年4月8日 (2011.4.8)(71) 出願人 000005223
富士通株式会社
神奈川県川崎市中原区上小田中4丁目1番
1号
(74) 代理人 100070150
弁理士 伊東 忠彦
(74) 代理人 100146776
弁理士 山口 昭則
(72) 発明者 菅 竜二
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72) 発明者 海野 秀之
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 演算回路、演算処理装置、及び演算回路の制御方法

(57) 【要約】

【課題】固定精度の浮動小数点数同士の正確な和を高速に実現する演算方式を提供する。

【解決手段】演算回路は、第1の仮数部と第1の指数部とを含む第1の加減算対象データを格納するレジスタと、第2の仮数部と第2の指数部とを含む第2の加減算対象データを格納するレジスタと、第1の指数部と第2の指数部との差の絶対値が、第1仮数部の先行ゼロ計数値以上であるか否かに応じて第1のシフト量及び第2のシフト量を算出するシフト量生成部と、第1の仮数部を第1のシフト量だけシフトし、第2の仮数部を前記第2のシフト量だけシフトするシフト部と、第1のシフト後仮数部と第2のシフト後仮数部とを加減算した倍精度による倍精度仮数部を出力する加減算部と、倍精度仮数部を正規化した正規化倍精度仮数部の下位側を正規化した下位側正規化仮数部と、正規化指数部から所定の固定精度の桁数だけ減算した下位側正規化指数部を算出する正規化部を有する。

【選択図】図29

符号の揃ったPriestの再正規化された数の組から
強い正規化された数の組を得る計算の一例を示す図

```
a0 = 1.230 x 10(15)      [1230] 0000 0000 0000
a1 = 4.050 x 10(8)        [ 4 0500 0000
a2 = 6.000 x 10(4)        [ 6 0000

b0 = a0                  [1230] 0000 0000 0000
= 1.230 x 10(15)
b1 = scale_next(a1,b0)   [0004] 0000 0000
= 0.004 x 10(11)
tmp = a1-b1+a2            506 0000
b2 = scale_next(tmp,b1)   [0506] 0000
= 0.506 x 10(7)
```

【特許請求の範囲】

【請求項 1】

2 値を加減算した結果である所定の固定精度の範囲で表される加減算値に対する補正値を算出する演算回路において、

N 進法 (N は 2 以上の整数) による第 1 の固定精度浮動小数点数の第 1 の仮数部と、前記第 1 の仮数部に対する指数を表す第 1 の指数部とを含む第 1 の形式の第 1 の加減算対象データを保持する第 1 の入力レジスタと、

前記 N 進法による第 2 の固定精度浮動小数点数の第 2 の仮数部と、前記第 2 の仮数部に対する指数を表す第 2 の指数部を含み、前記第 2 の指数部の値が前記第 1 の指数部の値より小さい第 1 の条件と、前記第 1 の指数部から前記第 1 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 1 の先行ゼロ計数値を減算した第 1 の減算後指数部から、前記第 2 の指数部から前記第 2 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 2 の先行ゼロ計数値を減算した第 2 の減算後指数部を減算した結果が、前記所定の固定精度の桁数より小さい値となる第 2 の条件とを同時に満たす第 1 の形式の第 2 の加減算対象データを保持する第 2 の入力レジスタと、

前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の先行ゼロ計数値を、前記第 1 の先行ゼロ計数値よりも小さい場合には前記第 1 の指数部と前記第 2 の指数部の差の絶対値を、第 1 のシフト量として算出する第 1 のシフト量生成部と、

前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の指数部から前記第 2 の指数部と前記第 1 の先行ゼロ計数値を減算した値を、前記第 1 の先行ゼロ計数値よりも小さい場合にはゼロを、第 2 のシフト量として算出する第 2 のシフト量生成部と、

前記第 1 の仮数部を、前記第 1 のシフト量だけシフトした第 1 のシフト後仮数部を算出する第 1 のシフト部と、

前記第 2 の仮数部を、前記第 2 のシフト量だけシフトした第 2 のシフト後仮数部を算出する第 2 のシフト部と、

前記第 1 のシフト後仮数部と前記第 2 のシフト後仮数部を加減算した前記所定の固定精度の倍精度による倍精度仮数部と、前記第 1 のシフト後仮数部と前記第 2 のシフト後仮数部の加減算によるキャリーを出力する加減算部と、

前記第 1 の指数部及び前記第 2 の指数部のうち小さい方の指数部に、前記第 2 のシフト量を加減算したシフト後指数部を算出するシフト後指数生成部と、

前記シフト後指数部に、前記キャリーを加減算した補正指数部を算出する補正指数生成部と、

前記補正指数部を正規化した正規化指数部と、前記倍精度仮数部を正規化した正規化倍精度仮数部とを算出する第 1 の正規化部と、

前記正規化倍精度仮数部の下位側の前記所定の固定精度の桁数分の仮数部を正規化した下位側正規化仮数部と、前記正規化指数部から前記所定の固定精度の桁数だけ減算した下位側正規化指数部を算出する第 2 の正規化部を有することを特徴とする演算回路。

【請求項 2】

前記演算回路はさらに、

前記第 1 の入力レジスタに保持された第 1 の加減算対象データを第 2 の形式による第 1 の加減算対象データに変換する第 1 の変換部と、

前記第 2 の入力レジスタに保持された第 2 の加減算対象データを第 2 の形式による第 2 の加減算対象データに変換する第 2 の変換部と、
を有し、

前記第 1 のシフト量生成部は、前記第 2 の形式による第 1 の指数部と前記第 2 の形式による第 2 の指数部の差の絶対値が、前記第 2 の形式による第 1 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 1 の先行ゼロ計数値以上である場合には前記第 1 の先行ゼロ計数値を、前記第 1 の先行ゼロ計数値よりも小さい場合には前記第 2 の形式に

よる第 1 の指数部と前記第 2 の形式による第 2 の指数部の差の絶対値を、第 1 のシフト量として算出し、

前記第 2 のシフト量生成部は、前記第 2 の形式による第 1 の指数部と前記第 2 の形式による第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 2 の形式による第 1 の指数部から前記第 2 の指数部と前記第 1 の先行ゼロ計数値を減算した値を、前記第 1 の先行ゼロ計数値よりも小さい場合にはゼロを、第 2 のシフト量として算出し、

前記シフト後指数生成部は、前記第 2 の形式による第 1 の指数部及び前記第 2 の形式による第 2 の指数部のうち小さい方の指数部に、前記第 2 のシフト量を加減算したシフト後指数部を算出することを特徴とする請求項 1 記載の演算回路。

10

【請求項 3】

前記演算回路において、

前記第 2 の形式は、2 進化 10 進数形式であることを特徴とする請求項 2 記載の演算回路。

【請求項 4】

前記演算回路はさらに、

前記下位側正規化仮数部を前記第 1 の形式の下位側正規化仮数部に変換するとともに、前記下位側正規化指数部を前記第 1 の形式の下位側正規化指数部に変換する第 3 の変換部を有することを特徴とする請求項 2 又は 3 記載の演算回路。

【請求項 5】

20

前記演算回路はさらに、

前記第 1 の加減算対象データと前記第 2 の加減算対象データとの指数部の大小を比較する比較回路と、

前記比較回路の比較結果に基づき、前記第 1 の加減算対象データと前記第 2 の加減算対象データのうち、指数部が大きい方の加減算対象データの仮数部を前記第 1 のシフト部のシフト対象として出力する第 1 の選択部と、

前記比較回路の比較結果に基づき、前記第 1 の加減算対象データと前記第 2 の加減算対象データのうち、指数部が小さい方の加減算対象データの仮数部を前記第 2 のシフト部のシフト対象として出力する第 2 の選択部を有することにより、前記第 1 の条件を満たす必要がないことを特徴とする請求項 1 ~ 4 のいずれか 1 項に記載の演算回路。

30

【請求項 6】

前記演算回路において、

前記シフト後指数生成部はさらに、

前記第 1 の指数部から前記第 1 の先行ゼロ計数値を減算した第 1 の減算後指数部から、前記第 2 の指数部から前記第 2 の先行ゼロ計数値を減算した第 2 の減算後指数部を減算した結果が、前記所定の固定精度の桁数以上である場合には、前記第 2 の指数部と前記第 2 の仮数部を第 2 の正規化部の正規化対象とするバイパス回路を有することにより、前記第 2 の条件を満たす必要がないことを特徴とする請求項 1 ~ 5 のいずれか 1 項に記載の演算回路。

【請求項 7】

40

2 値を加減算した結果である所定の固定精度の範囲で表される加減算値に対する修正値を算出する演算回路と、前記 2 値を加減算した結果である所定の固定精度の範囲で表される加減算値に対する修正値を算出する修正値演算命令をデコードする命令制御部とを有する演算処理装置において、

前記演算回路は、

N 進法 (N は 2 以上の整数) による第 1 の固定精度浮動小数点数の第 1 の仮数部と、前記第 1 の仮数部に対する指数を表す 1 つの第 1 の指数部を含む第 1 の形式の第 1 の加減算対象データを保持する第 1 の入力レジスタと、

前記 N 進法による第 2 の固定精度浮動小数点数の第 2 の仮数部と、前記第 2 の仮数部に対する指数を表す 1 つの第 2 の指数部を含み、前記第 2 の指数部が前記第 1 の指数部より

50

小さいことを前提とする第 1 の条件と、前記第 1 の指数部から前記第 1 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 1 の先行ゼロ計数値を減算した第 1 の減算後指数部から、前記第 2 の指数部から前記第 2 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 2 の先行ゼロ計数値を減算した第 2 の減算後指数部を減算した結果が、前記所定の固定精度の桁数より小さい値となることを前提とする第 2 の条件を同時に満たす第 1 の形式の第 2 の加減算対象データを保持する第 2 の入力レジスタと、

前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の先行ゼロ計数値を、前記第 1 の先行ゼロ計数値よりも小さい場合には前記第 1 の指数部と前記第 2 の指数部の差の絶対値を、第 1 のシフト量として算出する第 1 のシフト量生成部と、

前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の指数部から前記第 2 の指数部と前記第 1 の先行ゼロ計数値を減算した値を、前記第 1 の先行ゼロ計数値よりも小さい場合にはゼロを、第 2 のシフト量として算出する第 2 のシフト量生成部と、

前記第 1 の仮数部を、前記第 1 のシフト量だけシフトした第 1 のシフト後仮数部を算出する第 1 のシフト部と、

前記第 2 の仮数部を、前記第 2 のシフト量だけシフトした第 2 のシフト後仮数部を算出する第 2 のシフト部と、

前記第 1 のシフト後仮数部と前記第 2 のシフト後仮数部を加減算した前記所定の固定精度の倍精度による倍精度仮数部と、前記加減算によるキャリーを出力する加減算部と、

前記第 1 の指数部及び前記第 2 の指数部のうち小さい方の指数部に、前記第 2 のシフト量を加減算したシフト後指数部を算出するシフト後指数生成部と、

前記シフト後指数部に、前記キャリーを加減算した補正指数部を算出する補正指数生成部と、

前記補正指数部を正規化した正規化指数部と、前記倍精度仮数部を正規化した正規化倍精度仮数部とを算出する第 1 の正規化部と、

前記正規化倍精度仮数部の下位側の前記所定の固定精度による仮数部を正規化した下位側正規化仮数部と、前記正規化指数部から前記所定の固定精度の桁数だけ減算した下位側正規化指数部を算出する第 2 の正規化部を有することを特徴とする演算処理装置。

【請求項 8】

前記演算処理装置の演算回路はさらに、

前記第 1 の入力レジスタに保持された第 1 の加減算対象データを第 2 の形式による第 1 の加減算対象データに変換する第 1 の変換部と、

前記第 2 の入力レジスタに保持された第 2 の加減算対象データを第 2 の形式による第 2 の加減算対象データに変換する第 2 の変換部と、
を有し、

前記第 1 のシフト量生成部は、前記第 2 の形式による第 1 の指数部と前記第 2 の形式による第 2 の指数部の差の絶対値が、前記第 2 の形式による第 1 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 1 の先行ゼロ計数値以上である場合には前記第 1 の先行ゼロ計数値を、前記第 1 の先行ゼロ計数値よりも小さい場合には前記第 2 の形式による第 1 の指数部と前記第 2 の形式による第 2 の指数部の差の絶対値を、第 1 のシフト量として算出し、

前記第 2 のシフト量生成部は、前記第 2 の形式による第 1 の指数部と前記第 2 の形式による第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 2 の形式による第 1 の指数部から前記第 2 の指数部と前記第 1 の先行ゼロ計数値を減算した値を、前記第 1 の先行ゼロ計数値よりも小さい場合にはゼロを、第 2 のシフト量として算出し、

前記シフト後指数生成部は、前記第 2 の形式による第 1 の指数部及び前記第 2 の形式による第 2 の指数部のうち小さい方の指数部に、前記第 2 のシフト量を加減算したシフト後指数部を算出することを特徴とする請求項 7 記載の演算処理装置。

【請求項 9】

前記演算処理装置の演算回路において、

前記第 2 の形式は、2 進化 10 進数形式であることを特徴とする請求項 8 記載の演算処理装置。

【請求項 10】

前記演算処理装置の演算回路はさらに、

前記下位側正規化仮数部を前記第 1 の形式の下位側正規化仮数部に変換するとともに、前記下位側正規化指数部を前記第 1 の形式の下位側正規化指数部に変換する第 3 の変換部を有することを特徴とする請求項 8 又は 9 のいずれか 1 項に記載の演算処理装置。

【請求項 11】

前記演算処理装置の前記演算回路はさらに、

前記第 1 の加減算対象データと前記第 2 の加減算対象データとの指数部の大小を比較する比較回路と、

前記比較回路の比較結果に基づき、前記第 1 の加減算対象データと前記第 2 の加減算対象データのうち、指数部が大きい方の加減算対象データの仮数部を前記第 1 のシフト部のシフト対象として出力する第 1 の選択部と、

前記比較回路の比較結果に基づき、前記第 1 の加減算対象データと前記第 2 の加減算対象データのうち、指数部が小さい方の加減算対象データの仮数部を前記第 2 のシフト部のシフト対象として出力する第 2 の選択部を有することを特徴とする請求項 7 ~ 10 のいずれか 1 項に記載の演算処理装置。

【請求項 12】

前記演算処理装置の前記演算回路において、

前記シフト後指数生成部はさらに、

前記第 1 の指数部から前記第 1 の先行ゼロ計数値を減算した第 1 の減算後指数部から、前記第 2 の指数部から前記第 2 の先行ゼロ計数値を減算した第 2 の減算後指数部を減算した結果が、前記所定の固定精度の桁数以上である場合には、前記第 2 の指数部と前記第 2 の仮数部を第 2 の正規化部の正規化対象とするバイパス回路を有することを特徴とする請求項 7 ~ 11 のいずれか 1 項に記載の演算処理装置。

【請求項 13】

N 進法 (N は 2 以上の整数) による第 1 の固定精度浮動小数点数の第 1 の仮数部と、前記第 1 の仮数部に対する指数を表す 1 つの第 1 の指数部を含む第 1 の形式の第 1 の加減算対象データを保持する第 1 の入力レジスタと、前記 N 進法による第 2 の固定精度浮動小数点数の第 2 の仮数部と、前記第 2 の仮数部に対する指数を表す 1 つの第 2 の指数部を含み、前記第 2 の指数部が前記第 1 の指数部より小さいことを前提とする第 1 の条件と、前記第 1 の指数部から前記第 1 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 1 の先行ゼロ計数値を減算した第 1 の減算後指数部から、前記第 2 の指数部から前記第 2 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 2 の先行ゼロ計数値を減算した第 2 の減算後指数部を減算した結果が、前記所定の固定精度の桁数より小さい値となることを前提とする第 2 の条件を同時に満たす第 1 の形式の第 2 の加減算対象データを保持する第 2 の入力レジスタを有するとともに、前記第 1 の加減算対象データと第 2 の加減算対象データを加減算した結果である所定の固定精度の範囲で表される加減算値に対する補正值を算出する演算回路の制御方法において、

前記演算回路が有する第 1 のシフト量生成部が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の先行ゼロ計数値を、前記第 1 の先行ゼロ計数値よりも小さい場合には前記第 1 の指数部と前記第 2 の指数部の差の絶対値を、第 1 のシフト量として算出し、

前記演算回路が有する第 2 のシフト量生成部が、前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の指数部から前記第 2 の指数部と前記第 1 の先行ゼロ計数値を減算した値を、前記第 1 の先行ゼロ計数値よりも小さい場合にはゼロを、第 2 のシフト量として算出し、

前記演算回路が有する第 1 のシフト部が、前記第 1 の仮数部を、前記第 1 のシフト量だ

10

20

30

40

50

けシフトした第 1 のシフト後仮数部を算出し、

前記演算回路が有する第 2 のシフト部が、前記第 2 の仮数部を、前記第 2 のシフト量だけシフトした第 2 のシフト後仮数部を算出し、

前記演算回路が有する加減算部が、前記第 1 のシフト後仮数部と前記第 2 のシフト後仮数部を加減算した前記所定の固定精度の倍精度による倍精度仮数部と、前記加減算によるキャリーを出力し、

前記演算回路が有するシフト後指数生成部が、前記第 1 の指数部及び前記第 2 の指数部のうち小さい方の指数部に、前記第 2 のシフト量を加減算したシフト後指数部を算出し、

前記シフト後指数部に、前記キャリーを加減算した補正指数部を算出する補正指数生成部と、

前記演算回路が有する第 1 の正規化部が、前記補正指数部を正規化した正規化指数部と、前記倍精度仮数部を正規化した正規化倍精度仮数部とを算出し、

前記演算回路が有する第 2 の正規化部が、前記正規化倍精度仮数部の下位側の前記所定の固定精度による仮数部を正規化した下位側正規化仮数部と、前記正規化指数部から前記所定の固定精度の桁数だけ減算した下位側正規化指数部を算出することを特徴とする演算回路の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願開示は、演算回路、演算処理装置、及び演算回路の制御方法に関する。

【背景技術】

【0002】

銀行等において勘定処理を行なう勘定系や、一部の科学技術計算などでは、数値表現や演算における誤差を小さくするために、多倍長、または、可変長の数値表現形式が採用されることがある。このような場合、符号と指数とをひとつの整数で表現し、仮数については、ひとつの整数で表現した符号と指数とは別の整数の列で表現することが多い。また、このような数値表現を採用した場合には、整数演算を利用して数値同士の計算が実現されることも多くあった。

【0003】

それに対し、多倍長や可変長の浮動小数点演算を、固定精度の浮動小数点演算を用いて実現する方法が提案されている。固定精度の浮動小数点演算については、ハードウェアによる処理手段を提供している場合が多いため、そのようなハードウェア処理手段を用いることで、全ての処理をソフトウェアに行なわせる場合よりも処理の高速化をはかることができる。例えば、多倍長の 2 進浮動小数点演算を、2 倍長の浮動小数点演算を用いて行うライブラリも存在する。これらの方法では、固定精度浮動小数点数の組（要素同士の足し算を実行せずに組のまま用いることから「未評価の和」とも呼ばれる）によりひとつの数を表現し、その組同士の算術を適切に実行することで、大きな精度の算術（四則演算）を実現している。

【0004】

固定精度の浮動小数点演算においては、演算結果は必ずしも正確にはならない。たとえば、固定精度の浮動小数点数同士の正確な和を実現するためには、計算結果を 2 つの固定精度の浮動小数点数で表現する必要がある。このような正確な和のアルゴリズムは、次のようになる。

【0005】

```
Two_sum( X , Y )
  z  = fl( X + Y )
  w  = fl( z - X )
  v  = fl( z - w )
  z1 = fl( Y - w )
  z2 = fl( v - X )
```

10

20

30

40

50

```

zz = fl(z1 - z2)
return(z, zz)

```

ここで $fl(X + Y)$ は、 $X + Y$ の真の値を、浮動小数点数にマッピングした結果、即ち浮動小数点形式の限られた精度内で表現した結果を示す。上記の `Two_sum` によって得られる 2 数 z 及び zz は、正確な意味において $z + zz = X + Y$ を満たす。 z は $X + Y$ の最重要部 (most significant part) を固定精度浮動小数点の精度内で表現した値であり、 zz は固定精度浮動小数点の精度で表現しきれなかった残余分を表す。

【0006】

マッピング時に発生する丸め処理方法として、10 進数で代表的な丸め方法である四捨五入を例に取り説明する。簡単のために固定精度浮動小数点数の精度は 10 進 2 桁とする。この場合、20000 と -1 との 2 数の和は、上記の `Two_sum` により以下のように計算される。

【0007】

```

X = 20000
Y = -1
z = fl(X + Y) = 20000
w = fl(z - X) = 0
v = fl(z - w) = 20000
z1 = fl(Y - w) = -1
z2 = fl(v - X) = 0
zz = fl(z1 - z2) = -1

```

この計算により、正確な意味において $z + zz = X + Y$ であるような z 及び zz を求めることができる。

【0008】

上記のアルゴリズムでは、ひとつの和 $z + zz$ を実現するために、6 回もの浮動小数点演算が必要となる。この正確な和アルゴリズムは、多倍長や可変長の浮動小数点演算を、固定精度の浮動小数点演算を用いて実現する場合に頻繁に用いられるものである。従って、この正確な和アルゴリズムを高速化することが望まれる。

【先行技術文献】

【非特許文献】

【0009】

【非特許文献 1】T. Dekker, A Floating-Point Technique for Extending the Available Precision, Numer. Math. vol. 18, pp.224-242, 1971.

【非特許文献 2】D. Priest, Appendix A: Algorithms for Arbitrary Precision Floating Point Arithmetic, pp.111-124, On Property of Floating Point Arithmetics: Numerical Stability and the Cost of Accurate Computations, PhD thesis, University of California, Berkeley, November 1992.

【非特許文献 3】Yozo Hida, Xiaoye S. Li, David H. Bailey, Library for Double-Double and Quad-Double Arithmetic, 29 December 2007.

【発明の概要】

【発明が解決しようとする課題】

【0010】

以上を鑑みると、固定精度の浮動小数点数同士の正確な和を高速に実現する演算方式が望まれる。

【課題を解決するための手段】

【0011】

2 値を加減算した結果である所定の固定精度の範囲で表される加減算値に対する補正値を算出する演算回路は、N 進法 (N は 2 以上の整数) による第 1 の固定精度浮動小数点数の第 1 の仮数部と、前記第 1 の仮数部に対する指数を表す第 1 の指数部とを含む第 1 の形式の第 1 の加減算対象データを保持する第 1 の入力レジスタと、前記 N 進法による第 2 の

10

20

30

40

50

固定精度浮動小数点数の第 2 の仮数部と、前記第 2 の仮数部に対する指数を表す第 2 の指数部を含み、前記第 2 の指数部の値が前記第 1 の指数部の値より小さい第 1 の条件と、前記第 1 の指数部から前記第 1 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 1 の先行ゼロ計数値を減算した第 1 の減算後指数部から、前記第 2 の指数部から前記第 2 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 2 の先行ゼロ計数値を減算した第 2 の減算後指数部を減算した結果が、前記所定の固定精度の桁数より小さい値となる第 2 の条件とを同時に満たす第 1 の形式の第 2 の加減算対象データを保持する第 2 の入力レジスタと、前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の先行ゼロ計数値を、前記第 1 の先行ゼロ計数値よりも小さい場合には前記第 1 の指数部と前記第 2 の指数部の差の絶対値を、第 1 のシフト量として算出する第 1 のシフト量生成部と、前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の指数部から前記第 2 の指数部と前記第 1 の先行ゼロ計数値を減算した値を、前記第 1 の先行ゼロ計数値よりも小さい場合にはゼロを、第 2 のシフト量として算出する第 2 のシフト量生成部と、前記第 1 の仮数部を、前記第 1 のシフト量だけシフトした第 1 のシフト後仮数部を算出する第 1 のシフト部と、前記第 2 の仮数部を、前記第 2 のシフト量だけシフトした第 2 のシフト後仮数部を算出する第 2 のシフト部と、前記第 1 のシフト後仮数部と前記第 2 のシフト後仮数部を加減算した前記所定の固定精度の倍精度による倍精度仮数部と、前記第 1 のシフト後仮数部と前記第 2 のシフト後仮数部の加減算によるキャリーを出力する加減算部と、前記第 1 の指数部及び前記第 2 の指数部のうち小さい方の指数部に、前記第 2 のシフト量を加減算したシフト後指数部を算出するシフト後指数生成部と、前記シフト後指数部に、前記キャリーを加減算した補正指数部を算出する補正指数生成部と、前記補正指数部を正規化した正規化指数部と、前記倍精度仮数部を正規化した正規化倍精度仮数部とを算出する第 1 の正規化部と、前記正規化倍精度仮数部の下位側の前記所定の固定精度の桁数分の仮数部を正規化した下位側正規化仮数部と、前記正規化指数部から前記所定の固定精度の桁数だけ減算した下位側正規化指数部を算出する第 2 の正規化部を有することを特徴とする。

【 0 0 1 2 】

2 値を加減算した結果である所定の固定精度の範囲で表される加減算値に対する修正値を算出する演算回路と、前記 2 値を加減算した結果である所定の固定精度の範囲で表される加減算値に対する修正値を算出する修正値演算命令をデコードする命令制御部とを有する演算処理装置において、前記演算回路は、N 進法 (N は 2 以上の整数) による第 1 の固定精度浮動小数点数の第 1 の仮数部と、前記第 1 の仮数部に対する指数を表す 1 つの第 1 の指数部を含む第 1 の形式の第 1 の加減算対象データを保持する第 1 の入力レジスタと、前記 N 進法による第 2 の固定精度浮動小数点数の第 2 の仮数部と、前記第 2 の仮数部に対する指数を表す 1 つの第 2 の指数部を含み、前記第 2 の指数部が前記第 1 の指数部より小さいことを前提とする第 1 の条件と、前記第 1 の指数部から前記第 1 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 1 の先行ゼロ計数値を減算した第 1 の減算後指数部から、前記第 2 の指数部から前記第 2 の仮数部の最上位ビットから連続する 0 値を計数した結果である第 2 の先行ゼロ計数値を減算した第 2 の減算後指数部を減算した結果が、前記所定の固定精度の桁数より小さい値となることを前提とする第 2 の条件を同時に満たす第 1 の形式の第 2 の加減算対象データを保持する第 2 の入力レジスタと、前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の先行ゼロ計数値を、前記第 1 の先行ゼロ計数値よりも小さい場合には前記第 1 の指数部と前記第 2 の指数部の差の絶対値を、第 1 のシフト量として算出する第 1 のシフト量生成部と、前記第 1 の指数部と前記第 2 の指数部の差の絶対値が、前記第 1 の先行ゼロ計数値以上である場合には前記第 1 の指数部から前記第 2 の指数部と前記第 1 の先行ゼロ計数値を減算した値を、前記第 1 の先行ゼロ計数値よりも小さい場合にはゼロを、第 2 のシフト量として算出する第 2 のシフト量生成部と、前記第 1 の仮数部を、前記第 1 のシフト量だけシフトした第 1 のシフト後仮数部を算出する第 1 のシフト部と、前記第

2の仮数部を、前記第2のシフト量だけシフトした第2のシフト後仮数部を算出する第2のシフト部と、前記第1のシフト後仮数部と前記第2のシフト後仮数部を加減算した前記所定の固定精度の倍精度による倍精度仮数部と、前記加減算によるキャリーを出力する加減算部と、前記第1の指数部及び前記第2の指数部のうち小さい方の指数部に、前記第2のシフト量を加減算したシフト後指数部を算出するシフト後指数生成部と、前記シフト後指数部に、前記キャリーを加減算した補正指数部を算出する補正指数生成部と、前記補正指数部を正規化した正規化指数部と、前記倍精度仮数部を正規化した正規化倍精度仮数部とを算出する第1の正規化部と、前記正規化倍精度仮数部の下位側の前記所定の固定精度による仮数部を正規化した下位側正規化仮数部と、前記正規化指数部から前記所定の固定精度の桁数だけ減算した下位側正規化指数部を算出する第2の正規化部を有することを特徴とする。

10

【0013】

N進法(Nは2以上の整数)による第1の固定精度浮動小数点数の第1の仮数部と、前記第1の仮数部に対する指数を表す1つの第1の指数部を含む第1の形式の第1の加減算対象データを保持する第1の入力レジスタと、前記N進法による第2の固定精度浮動小数点数の第2の仮数部と、前記第2の仮数部に対する指数を表す1つの第2の指数部を含み、前記第2の指数部が前記第1の指数部より小さいことを前提とする第1の条件と、前記第1の指数部から前記第1の仮数部の最上位ビットから連続する0値を計数した結果である第1の先行ゼロ計数値を減算した第1の減算後指数部から、前記第2の指数部から前記第2の仮数部の最上位ビットから連続する0値を計数した結果である第2の先行ゼロ計数値を減算した第2の減算後指数部を減算した結果が、前記所定の固定精度の桁数より小さい値となることを前提とする第2の条件を同時に満たす第1の形式の第2の加減算対象データを保持する第2の入力レジスタを有するとともに、前記第1の加減算対象データと第2の加減算対象データを加減算した結果である所定の固定精度の範囲で表される加減算値に対する補正値を算出する演算回路の制御方法において、前記演算回路が有する第1のシフト量生成部が、前記第1の先行ゼロ計数値以上である場合には前記第1の先行ゼロ計数値を、前記第1の先行ゼロ計数値よりも小さい場合には前記第1の指数部と前記第2の指数部の差の絶対値を、第1のシフト量として算出し、前記演算回路が有する第2のシフト量生成部が、前記第1の指数部と前記第2の指数部の差の絶対値が、前記第1の先行ゼロ計数値以上である場合には前記第1の指数部から前記第2の指数部と前記第1の先行ゼロ計数値を減算した値を、前記第1の先行ゼロ計数値よりも小さい場合にはゼロを、第2のシフト量として算出し、前記演算回路が有する第1のシフト部が、前記第1の仮数部を、前記第1のシフト量だけシフトした第1のシフト後仮数部を算出し、前記演算回路が有する第2のシフト部が、前記第2の仮数部を、前記第2のシフト量だけシフトした第2のシフト後仮数部を算出し、前記演算回路が有する加減算部が、前記第1のシフト後仮数部と前記第2のシフト後仮数部を加減算した前記所定の固定精度の倍精度による倍精度仮数部と、前記加減算によるキャリーを出力し、前記演算回路が有するシフト後指数生成部が、前記第1の指数部及び前記第2の指数部のうち小さい方の指数部に、前記第2のシフト量を加減算したシフト後指数部を算出し、前記シフト後指数部に、前記キャリーを加減算した補正指数部を算出する補正指数生成部と、前記演算回路が有する第1の正規化部が、前記補正指数部を正規化した正規化指数部と、前記倍精度仮数部を正規化した正規化倍精度仮数部とを算出し、前記演算回路が有する第2の正規化部が、前記正規化倍精度仮数部の下位側の前記所定の固定精度による仮数部を正規化した下位側正規化仮数部と、前記正規化指数部から前記所定の固定精度の桁数だけ減算した下位側正規化指数部を算出することを特徴とする。

20

30

40

【発明の効果】

【0014】

本願開示の少なくとも1つの実施例によれば、固定精度の浮動小数点数同士の正確な和を高速に実現する演算方式が提供される。

【図面の簡単な説明】

50

【 0 0 1 5 】

【図 1】Oracle - number の具体例の表を示す図である。

【図 2】コンピュータシステムの構成の一例を示す図である。

【図 3】orac lenum 6 4 の構成を示す図である。

【図 4】長さが 9 バイトの orac lenum 6 4 の構成を示す図である。

【図 5】orac lenum 6 4 を直接演算対象とできる演算器の構成の一例である。

【図 6】指数仮数演算回路の構成の一例を示す図である。

【図 7】正規化回路の構成の一例を示す図である。

【図 8】先行ゼロ計数回路の構成の一例を示す図である。

【図 9】内部形式変換回路の構成の一例を示す図である。

10

【図 10】外部形式変換回路の構成の一例を示す図である。

【図 11】固定精度浮動小数点数加算の具体例を示す図である。

【図 12】固定精度浮動小数点数加算の別の具体例を示す図である。

【図 13】21 バイト長の Oracle - number を 3 つの部分に分ける方法を示す図である。

【図 14】分割された 3 つの仮数部にそれぞれ対応する orac lenum 6 4 数を生成する方法を示す図である。

【図 15】get __ z 演算を実現する回路の構成の一例を示す図である。

【図 16】get __ z 演算の具体例を示す図である。

【図 17】get __ z 演算の別の具体例を示す図である。

20

【図 18】get __ z 演算の更に別の具体例を示す図である。

【図 19】2 つの入力値の絶対値がフォーマットの桁数以上離れている場合の加算演算の例を示す図である。

【図 20】get __ z z 演算を実現する回路の構成の一例を示す図である。

【図 21】get __ z z 演算の具体例を示す図である。

【図 22】get __ z z 演算の別の具体例を示す図である。

【図 23】get __ z z 演算の更に別の具体例を示す図である。

【図 24】two __ sum の回路図シンボルを示す図である。

【図 25】triple - orac lenum 6 4 と orac lenum 6 4 の和を求める回路の一例を示す図である。

30

【図 26】triple - orac lenum 6 4 同士の和を求めるアルゴリズムを示す図である。

【図 27】オーバーラップを除去するための 3 つの two __ sum 演算子の接続を示す図である。

【図 28】符号の揃った Priest の再正規化の例を示す図である。

【図 29】符号の揃った Priest の再正規化された数の組から強い正規化された数の組を得る計算の一例を示す図である。

【図 30】量子化のための scale __ next (X , Y) 演算を実現する回路構成の一例を示す図である。

【図 31】仮数部を内部形式に変換せずに scale __ next 演算を行う回路の構成の一例を示す図である。

40

【図 32】Oracle - Database における NUMBER 型の 3 種類の精度指定方法を示す表である。

【図 33】四捨五入が発生する桁位置のみ 5 があるような数を生成するアルゴリズムの例を示す図である。

【図 34】get __ comma 5 演算を実現する回路構成の一例を示す図である。

【図 35】truncate 演算を実現する回路構成の一例を示す図である。

【図 36】マスク値生成回路の構成の一例を示す図である。

【図 37】p __ d 及び p __ s の大小比較エラー判定回路の構成の一例を示す図である。

【図 38】符号演算器の回路構成の一例を示す図である。

50

【図 39】Oracle-number の長さを求める演算の一例を示す図である。

【図 40】expand 演算を実現する回路の構成の一例を示す図である。

【図 41】後続ゼロ計数回路の構成の一例を示す図である。

【図 42】桁セレクト演算回路の構成の一例を示す図である。

【図 43】固定精度浮動小数点加減算器の構成の一例を示す図である。

【図 44】指数仮数マスク演算回路の構成の一例を示す図である。

【発明を実施するための形態】

【0016】

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお各図面において、同一又は対応する構成要素は同一又は対応する名称又は番号で参照し、その説明は適宜省略する。

10

【0017】

以下に説明する実施例では、オラクルデータベース（商標）で用いられる数値型である Oracle-number（商標）を数値表現の一例として用い、これを高速に計算するハードウェアが提供される。まず、Oracle-number の表現形式について述べる。ここで述べる事柄は、オラクルデータベースの SQL インタプリタ（Structured Query Language interpreter）上で確認することができる。

【0018】

Oracle-number は、最大 21 バイトの可変長データ形式である。第 1 バイトに符号及び指数が格納され、後続バイトに仮数が格納される。仮数部は最大で 20 バイトである。

20

【0019】

Oracle-number は、10 進浮動小数点数を表現するためのデータ形式である。主にメモリ使用効率上の理由から、仮数部は、1 バイトあたり 10 進 2 桁分のデータを保持する。またそれにあわせて、指数部は、基数 100 に対する指数が格納される。Oracle-number で表現される数は、以下の形式で表すことができる。

【0020】

$$\text{number} = \pm (\text{M00} . \text{M01} \text{ M02} \dots) * 100^{(\text{exp})}$$

ここで M00、M01、M02、・・・は、最大 20 バイトで表現される仮数部における第 1 バイト、第 2 バイト、第 3 バイト、・・・の各バイトの格納データを示す。仮数部は 10 進 2 桁毎に区切られているため、100 進 20 桁とみなすこともできる。Oracle-number は、この 100 進表現でみなしたときに必ず正規化されており、M00 部（仮数部第 1 バイト）が 0 になることはない。

30

【0021】

Oracle-number 表現の第 1 バイト（全体の第 1 バイト）は、符号及び指数部であり、次のように符号化される。

【0022】

number > 0 の場合：第 1 バイト = $\text{exp} + 193$

number == 0 の場合：第 1 バイト = 128

それ以外の場合：第 1 バイト = $62 - \text{exp}$

40

第 2 バイト以降の仮数部は、バイト毎に M00、M01、・・・を保持する。各バイトにおいては、表現する数値の符号に応じて、以下に示すように異なった符号化がもちいられる。

【0023】

number > 0 の場合：仮数部の第 n バイト = $M(n-1) + 1$

number == 0 の場合：仮数部はない

それ以外の場合：仮数部の第 n バイト = $101 - M(n-1)$

上記の符号化において、Mn は 0 以上且つ 99 以下であるので、仮数部バイトの値に 0X00 が出現することがない。表現対象の数が短い仮数部で表現可能な場合には、Oracl

50

l e - n u m b e r は 2 1 バイトよりも短く切り詰められる。即ち、O r a c l e - n u m b e r の仮数部には後続ゼロは許されていない。なお負数の表現においては、仮数部が 2 0 バイトよりも短い場合には、仮数の終端を示すため、最後のバイトにターミネータとして 1 0 2 (0 X 6 6) が格納される。

【 0 0 2 4 】

O r a c l e - n u m b e r では、上記のような符号化方式を採用することで、バイト列としてみたときの大小関係、即ち C 標準関数 m e m c m p による比較に基づく大小関係と、O r a c l e - n u m b e r の数値としての大小関係とが等しくなる。

【 0 0 2 5 】

図 1 は、O r a c l e - n u m b e r の具体例の表を示す図である。例えば $10E+0$ ($= 10 \times 100^0$) の表現において、指数部は 193 ($= 0 + 193$) であり、仮数部は 11 ($= 10 + 1$) である。また例えば $10E+1$ ($= 1 \times 100^1$) の表現において、指数部は 194 ($= 1 + 193$) であり、仮数部は 2 ($= 1 + 1$) である。また例えば負の数 - $10E-130$ ($= -10 \times 100^{-65}$) の表現において、指数部は 127 ($= 62 - (-65)$) であり、仮数部は 91 ($= 101 - 10$) である。また例えば負の数 - $10E-129$ ($= -1 \times 100^{-64}$) の表現において、指数部は 126 ($= 62 - (-64)$) であり、仮数部は 100 ($= 101 - 1$) である。なお負の数には、最後のバイトにターミネータとして 102 が付加されている。更に、正の無限大 I n f 及び負の無限大 - I n f には、表中に示すような特別なバイト列が割り当てられている。

【 0 0 2 6 】

図 2 は、コンピュータシステムの構成の一例を示す図である。図 2 に示すコンピュータシステムは、プロセッサ 110 及びメモリ 111 を含む。演算処理装置としてのプロセッサ 110 は、2 次キャッシュ部 112、1 次キャッシュ部 113、制御部 114、及び演算部 115 を含む。1 次キャッシュ部 113 は、命令キャッシュ 113A 及びデータキャッシュ 113B を含む。演算部 115 は、レジスタ 116、演算制御部 117、及び演算器 118 を含む。演算器 118 には演算回路 119 が含まれる。なお図 2 及び以降の同様の図において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各機能ブロックは、他のブロックと物理的にある程度分離された 1 つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の 1 つの機能を示したものであってもよい。各機能ブロックは、他のブロックと論理的にある程度分離された 1 つのモジュールであってもよいし、或いは他のブロックと論理的に一体となったモジュール中の 1 つの機能を示したものであってもよい。

【 0 0 2 7 】

上記コンピュータシステムは C P U (C e n t r a l P r o c e s s i n g U n i t) を用いた情報処理装置を模式化したものであり、このコンピュータシステムにより O r a c l e - n u m b e r を演算するハードウェアを実現する。その際、システム構成を大幅に変更することなく、新機能を演算部 115 の機能として追加することが望まれる。そこで、新機能追加による変更部分が可能な限り少なくなるような実現方法をめざす。例えば、現状の C P U においては、演算器の入出力は、通常 2 オペランド入力且つ 1 出力の形であり、各オペランドのデータ幅は 8 バイト (6 4 ビット) 幅である。ハードウェアの変更量を小さく抑えるためには、この構造を大きく変えないことが望まれる。

【 0 0 2 8 】

プロセッサ 110 では、1 次キャッシュ部 113 及び 2 次キャッシュ部 112 を設けることにより、キャッシュメモリを多階層化した構成となっている。具体的には、1 次キャッシュ部 113 と主記憶 (メモリ 111) との間に、主記憶よりも高速にアクセスできる 2 次キャッシュ部 112 を設けている。これにより、1 次キャッシュ部 113 においてキャッシュミスが発生した場合に、主記憶にアクセスが必要になる頻度を低くして、キャッシュミス・ペナルティを軽減することができる。

【0029】

制御部114は、命令フェッチアドレスと命令フェッチリクエストとを1次命令キャッシュ40に発行し、この命令フェッチアドレスから命令をフェッチする。制御部114は、フェッチした命令をデコードした結果に従い演算部115を制御して、フェッチされた命令を実行する。演算制御部117は、制御部114の制御下で動作し、演算対象のレジスタ116からのデータを演算器118に供給したり、演算結果のデータを指定されたレジスタ116に格納したりする。また演算制御部117は、演算器118が実行する演算のタイプを指定する。更に演算制御部117は、アクセス先のアドレスを指定し、1次キャッシュ部113の当該アドレスに対してロード命令やストア命令を実行する。ロード命令により、指定アドレスから読み出されたデータは、指定されたレジスタ116に格納される。またストア命令により、指定されたレジスタ116のデータが、指定されたアドレスに書き込まれる。

10

【0030】

まず、Oracle-numberのサブセットであるoraclenum64を定義する。oraclenum64は有効な仮数部の長さが7バイト以下であるようなOracle-numberである。

【0031】

図3は、oraclenum64の構成を示す図である。oraclenum64の数を表現するデータ121は、8バイト長のレジスタに格納することができる。なお、符号及び指数部を含めた長さが8バイトに満たないOracle-numberをoraclenum64としてレジスタに格納する際には、図3にバイト122として示すようにデータを左詰めにして格納する。そして右側の余りの部分には、0X00の値を有するバイト123を余りのバイト数に等しい数だけ格納する。

20

【0032】

図4は、長さが9バイトのoraclenum64の構成を示す図である。図4に示すように、長さが9バイトである負のOracle-numberのデータ125は、7バイト長の仮数部126に続いて最後のバイト（第9バイト）にターミネータ127（0X66）が付加されている。このOracle-numberは、有効な仮数部126の長さが7バイトであるので、oraclenum64である。このことはoraclenum64を符号反転した数が必ずoraclenum64となるために必要である。

30

【0033】

図5は、oraclenum64を直接演算対象とできる演算器の構成の一例である。図5の演算器は、図2の演算回路119の一部分に相当する。図5に示す演算器は、入力Xレジスタ131、入力Yレジスタ132、内部形式変換回路133及び134、指数仮数演算回路135、セレクタ136及び137、シフタ138及び139、指数加算器140、及び絶対値加算器141を含む。演算器は更に、正規化回路142、丸め回路143、外部形式変換回路144、及び出力Zレジスタ145を含む。内部形式変換回路133及び134と外部形式変換回路144とを工夫することで、例えばoraclenum64とIEEE754-decimal64との両方に対応させることも可能である。図5において、入力と出力は同形式同精度の浮動小数点数とする。入力データは正規化されていなくてもよい。出力データは正規化される。入力データはoraclenum64フォーマットとし、正規化されていないデータも解釈可能である。出力データはoraclenum64フォーマットの通りに出力される。

40

【0034】

内部形式変換回路133及び134により、入力を符号部、指数部、及び仮数部に分割し、入力の値表現を内部形式に変換する。入力Xの符号、指数、仮数をそれぞれ符号X、指数X、仮数Xとする。入力Yの符号、指数、仮数をそれぞれ符号Y、指数Y、仮数Yとする。

【0035】

指数仮数演算回路135が、指数X及び指数Yと、仮数X及び仮数Yとを受け取る。指

50

数仮数演算回路 135 は、指数 X と指数 Y の大小比較をする。大小比較の結果に基づいて、指数仮数演算回路 135 は、指数の大きい側の仮数（第 1 の仮数）がシフタ 138 に入力され、且つ、指数の小さい側の仮数（第 2 の仮数）がシフタ 139 に入力されるように、セレクト信号を生成する。指数仮数演算回路 135 は、指数 X と指数 Y との差の絶対値と第 1 の仮数の先行ゼロ計数値とを比較し、指数 X と指数 Y との差の絶対値の方が大きい場合は、第 1 の仮数の先行ゼロ計数値をシフタ 138 の左シフト量として出力する。指数 X と指数 Y との差の絶対値の方が小さい場合は、指数仮数演算回路 135 は、指数 X と指数 Y との差の絶対値をシフタ 138 の左シフト量として出力する。ここで、先行ゼロ計数値とは、仮数部の最上位桁から連続するゼロを計数した値をいう。

【0036】

指数仮数演算回路 135 は、指数 X と指数 Y との差の絶対値と第 1 の仮数の先行ゼロ計数値とを比較し、指数 X と指数 Y との差の絶対値の方が大きい場合は、指数 X と指数 Y との差の絶対値から第 1 の仮数の先行ゼロ計数値を減算した値をシフタ 139 の右シフト量として出力する。指数 X と指数 Y との差の絶対値の方が小さい場合は、指数仮数演算回路 135 は、ゼロをシフタ 139 の右シフト量として出力する。指数仮数演算回路 135 は更に、指数の小さい側に上述の右シフト量を加算した値を指数として出力する。

【0037】

シフタ 138 は、入力されたシフト量に基づき、入力された仮数を左シフトする。シフタ 139 は、入力されたシフト量に基づき、入力された仮数を右シフトする。各シフタのシフト結果は絶対値加算器 141 に入力される。

【0038】

減算の場合は、片方の仮数が反転され、絶対値加算器 141 にキャリーが入力される。絶対値加算器 141 による加算の結果桁あふれが生じた場合は、1 桁右にシフトした値が出力される。同時に、絶対値加算器 141 から指数加算器 140 にキャリーが送られ、送られたキャリーが指数に加算される。

【0039】

絶対値加算器 141 による加算の結果桁落ちが生じた場合は、1 桁左にシフトした値が出力される。同時に、絶対値加算器 141 から指数加算器 140 に桁落ちを示す信号が送られ、指数から減算される。乗算や除算の場合は、加算結果を再利用するループ演算回路を用いてもよい。

【0040】

正規化回路 142 が加算結果を受け取り、正規化演算結果を出力する。丸め回路 143 が、正規化演算結果を丸める。外部形式変換回路 144 は、丸め処理後の正規化演算結果を外部形式に変換し、出力レジスタ 145 に出力する。

【0041】

図 6 は、指数仮数演算回路の構成の一例を示す図である。図 6 に示す指数仮数演算回路 135 は、比較回路 151、絶対値加算器 152、セクタ 153 及び 154、加算器 155、先行ゼロ計数回路 156、セクタ 157 及び 158、及び加算器 159 を含む。

【0042】

比較回路 151 は、指数 X と指数 Y との大小比較をし、指数の大きい側の仮数（第 1 の仮数）がシフタ 138 に入力され、指数の小さい側の仮数（第 2 の仮数）がシフタ 139 に入力されるように、セレクト信号を生成する。絶対値加算器 152 は、指数 X と指数 Y の差の絶対値を計算する。先行ゼロ計数回路 156 は、セレクトされた仮数の先行ゼロを計数する。加算器 155 は、指数 X と指数 Y との差の絶対値とセレクトされた仮数の先行ゼロ計数値とを比較し、比較結果に応じたセレクト信号を出力する。セクタ 158 は、差の絶対値の方が大きい場合、先行ゼロ計数値をシフタ 138 の左シフト量として出力する。セクタ 158 は、差の絶対値の方が小さい場合、差の絶対値をシフタ 138 の左シフト量として出力する。

【0043】

セクタ 157 は、差の絶対値の方が大きい場合、差の絶対値から先行ゼロ計数値を減

10

20

30

40

50

算した値をシフタ 1 3 9 の右シフト量として出力する。セクタ 1 5 7 は、差の絶対値の方が小さい場合、ゼロをシフタ 1 3 9 の右シフト量として出力する。

【 0 0 4 4 】

加算器 1 5 9 は、セクタ 1 5 3 から小さい側の指数を受け取る。加算器 1 5 9 は、受け取った小さい側の指数に上述の右シフト量を加算して求めた値を、指数として出力する。

【 0 0 4 5 】

図 7 は、正規化回路の構成の一例を示す図である。図 7 に示す正規化回路 1 4 2 は、先行ゼロ計数回路 1 6 0、シフト量補正回路 1 6 1、左シフタ 1 6 2、指数演算器 1 6 3、ビットシフタ 1 6 4 及び 1 6 5、及びセクタ 1 6 6 を含む。

10

【 0 0 4 6 】

仮数は桁あふれを考慮する場合は最上位側が 1 桁多い幅で入力される。先行ゼロ計数回路 1 6 0 は、最上位桁の 1 つ上の桁を除いた仮数を受け取り、先行ゼロを計数することにより得られた計数値を出力する。シフト量補正回路 1 6 1 は、先行ゼロ計数値と指数の最下位ビットとを受け取る。先行ゼロ計数値の最下位ビット（偶奇を表す）と指数の最下位ビットとを X O R（排他的論理和）した値が 1 の場合、シフト量補正回路 1 6 1 は、先行ゼロ計数値から 1 を減じた値を左シフト量として出力する。また上記 X O R 値が 0 の場合、シフト量補正回路 1 6 1 は、先行ゼロ計数値を左シフト量として出力する。

【 0 0 4 7 】

左シフタ 1 6 2 は、最上位桁の 1 つ上の桁を除いた仮数とシフト量とを受け取り、指定されたシフト量だけ仮数を左シフトした値を出力する。セクタ 1 6 6 は、入力の最上位桁の 1 つ上の桁が 0 の場合、左シフタ 1 6 2 が出力する左シフトした結果を選択する。またセクタ 1 6 6 は、入力の最上位桁の 1 つ上の桁が 1 であり且つ指数の最下位ビットが 0 の場合、最上位桁の 1 つ上の桁を含む入力仮数を 2 桁右シフトした値を選択する。またセクタ 1 6 6 は、入力の最上位桁の 1 つ上の桁が 1 であり且つ指数の最下位ビットが 1 の場合、最上位桁の 1 つ上の桁を含む入力仮数を 1 桁右シフトした値を選択する。セクタ 1 6 6 の選択した値は、仮数として出力される。

20

【 0 0 4 8 】

指数演算器 1 6 3 は、指数、シフト量、及び入力仮数の最上位桁を受け取る。入力仮数の最上位桁が 0 の場合、指数演算器 1 6 3 は、指数からシフト量を減算した結果を指数として出力する。入力仮数の最上位桁が 1 であり且つ指数の最下位ビットが 0 の場合、指数演算器 1 6 3 は、指数に 2 を加算した結果を指数として出力する。入力仮数の最上位桁が 1 であり且つ指数の最下位ビットが 1 の場合、指数演算器 1 6 3 は、指数に 1 を加算した結果を指数として出力する。

30

【 0 0 4 9 】

図 8 は、先行ゼロ計数回路の構成の一例を示す図である。図 8（a）に示すように、先行ゼロ計数回路は、変換回路 1 6 0 を含む。変換回路 1 6 0 は仮数を入力データとして受け取り、図 8（b）に示すテーブルに従い入力データから出力データを生成する。この出力データが先行ゼロ計数値であり、2 進数により計数値が表わされる。テーブルでは、一番左側の X はゼロ以外の値を表し、それ以外の X はドントケアを表す。0 は計数対象となるゼロを表す。

40

【 0 0 5 0 】

図 9 は、内部形式変換回路の構成の一例を示す図である。図 9 に示す内部形式変換回路 1 3 3 又は 1 3 4 は、セクタ 1 7 0 乃至 1 7 4、加算器 1 7 5 及び 1 7 6、及び 2 進 1 0 進変換回路 1 7 7 及び 1 7 8 を含む。

【 0 0 5 1 】

入力されたデータは、符号部 S、指数部 E X P、仮数部 M 0 1、M 0 2、・・・に分割される。符号部 S は 1 ビットであり、符号としてそのまま出力される。符号は 1 の場合に正を表す。

【 0 0 5 2 】

50

指数部 E X P は 7 ビットである。セクタ 1 7 0 は、符号が 1 の場合、指数部 E X P をそのまま指数として出力する。またセクタ 1 7 0 は、符号が 0 の場合、指数部 E X P を反転した値を指数として出力する。

【 0 0 5 3 】

仮数部 M 0 1、M 0 2、・・・の各々は、8 ビット長のデータである。セクタ 1 7 1 は、符号が 1 の場合は仮数を選択し、符号が 0 の場合は仮数の反転値を選択する。この選択値が加算器 1 7 5 の一方の入力となる。またセクタ 1 7 2 は、符号が 1 の場合は - 1 を選択し、符号が 0 の場合は + 1 0 1 を選択する。この選択値が加算器 1 7 5 のもう一方の入力となる。また、符号が 0 の場合には、加算器 1 7 5 にキャリーが入力される。セクタ 1 7 3 及び 1 7 4 並びに加算器 1 7 6 についても同様である。

10

【 0 0 5 4 】

加算器 1 7 5 及び 1 7 6 の出力が、それぞれ、2 進 1 0 進変換回路 1 7 7 及び 1 7 8 により 2 進形式から B C D 形式の値に変換され、B C D 変換後の値が仮数として出力される。ただし、加算器からの C O が 0 の場合には、変換後の B C D 値は強制的にゼロとなる。

【 0 0 5 5 】

図 1 0 は、外部形式変換回路の構成の一例を示す図である。図 1 0 に示す外部形式変換回路 1 4 4 は、デコーダ 1 8 0、1 0 進 2 進変換回路 1 8 1 及び 1 8 2、セクタ 1 8 3 乃至 1 8 7、及び加算器 1 8 8 及び 1 8 9 を含む。図 1 0 では、2 つの仮数部 B C D 0 1、B C D 0 2 のみに対する回路部分が明示的に示されるが、仮数部の数が 2 以上の場合には、同様の回路部分がそれらの仮数部に対して設けられる。

20

【 0 0 5 6 】

入力された 1 ビットの符号部は、そのまま符号として出力される。符号は 1 の場合に正を表す。指数部の入出力は 7 ビットである。セクタ値 1 8 3 により、符号が 1 の場合は入力指数がそのまま出力指数となり、符号が 0 の場合は入力指数の反転値が出力指数となる。仮数部 B C D 0 1、B C D 0 2、・・・は、1 つの入力 B C D あたり 8 ビットであり、1 0 進 2 進変換回路 1 8 1、1 8 2、・・・により B C D から 2 進数に変換される。

【 0 0 5 7 】

ターミネータ選択信号を受け取るデコーダ 1 8 0 は、終端の桁を現すターミネータ桁を選択するターミネータ桁セレクト信号を生成する。このターミネータ桁セレクト信号は、後段のセクタ 1 8 4、1 8 5、・・・に分配される。

30

【 0 0 5 8 】

加算器 1 8 8、1 8 9、・・・の各々において、一方の入力には、符号が 1 の場合は仮数がそのまま入力され、符号が 0 の場合は仮数の反転値が入力される。但し、ターミネータ桁セレクト信号が 1 の場合は、ゼロが選択されて入力される。もう一方の入力には、符号が 1 の場合は + 1 が入力され、符号が 0 の場合は + 1 0 1 が入力される。但し、ターミネータ桁セレクト信号が 1 の場合は、+ 1 0 1 が選択されて入力される。ここで実際に加算したい値は + 1 0 2 であるが、+ 1 0 1 にキャリーインが加算されることで、+ 1 0 2 を加算することと同等になる。また、符号が 0 の場合には加算器にキャリーインが入力される。加算器 1 8 8、1 8 9、・・・の出力が、各桁の仮数として出力される。

【 0 0 5 9 】

40

図 1 1 は、固定精度浮動小数点数加算の具体例を示す図である。図 1 1 において、入力 X の指数を E_x 、入力 Y の指数を E_y 、入力 X の先行ゼロ計数値を L_x 、入力 Y の先行ゼロ計数値を L_y とする。また出力 Z の指数を E_z とする。可能な限り高い演算精度を保持するとき、指数値の大きい側を左シフトして桁合わせを行う。但し、先行ゼロの桁数より多く左シフトすることは、上位桁が欠落してしまうため、桁合わせに必要な左シフト量 $E_x - E_y$ が先行ゼロの桁数を上回る場合は、指数値の小さい側を右シフトすることで、桁合わせを行う。このために $E_x - E_y$ を計算し、 L_x と比較する。図 1 1 に示す具体例では L_x のほうが大きい。即ち、左シフト量 $E_x - E_y$ が先行ゼロの数内に収まるので、入力 X の仮数 1 9 1 のみ左シフトされる。入力 Y の仮数 1 9 2 は右シフトされない。左シフト量は $E_x - E_y$ であり、右シフト量は 0 である。

50

【 0 0 6 0 】

このようにして桁合わせされた数同士、即ち仮数 1 9 1 を左シフトして得られた仮数 1 9 3 と仮数 1 9 2 とを加算する。更に、加算結果 1 9 4 を正規化し、先行ゼロ計数値が 1 以上の場合はその分だけ左シフトを行い、桁あふれがある場合には 1 桁分の右シフトを行う。但し、左シフトした結果指数が奇数になる場合は、左シフト量を 1 減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を 1 増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では 1 桁左シフトが必要だが、指数が 0 から 1 となり奇数になるので、左シフト量は 1 減らされて 0 となり、指数は 0 のままである。その結果、正規化により加算結果は変化せず、そのまま演算結果の仮数 1 9 4 及び対応する指数 E_z を含む演算結果として出力される。

10

【 0 0 6 1 】

図 1 2 は、固定精度浮動小数点数加算の別の具体例を示す図である。この具体例では必要な左シフト量 $E_x - E_y$ よりも L_x のほうが小さい。この場合、必要な左シフト量 $E_x - E_y$ が先行ゼロ計数値の数内に収まらないので、入力 X の仮数 2 0 1 を L_x 分だけ左シフトし、左シフトしきれなかった分だけ入力 Y の仮数 2 0 2 を右シフトする。即ち、左シフト量は L_x であり、右シフト量は $(E_x - E_y) - L_x$ である。

【 0 0 6 2 】

このようにして桁合わせされた数同士、即ち仮数 2 0 1 を左シフトして得られた仮数 2 0 3 と仮数 2 0 2 を右シフトして得られた仮数 2 0 4 とを加算する。このとき、右シフトによって溢れた桁も保持する。更に、加算結果 2 0 5 を正規化し、先行ゼロ計数値が 1 以上の場合はその分だけ左シフトを行い、桁あふれがある場合には 1 桁分の右シフトを行う。但し、左シフトした結果指数が奇数になる場合は、左シフト量を 1 減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を 1 増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では 1 桁右シフトが必要だが、指数 E_z が 2 から 3 となり奇数になるので、右シフト量は 1 増やされて 2 となり、指数 E_z は 2 から 4 となる。

20

【 0 0 6 3 】

その後、正規化した結果 2 0 6 に対して丸め処理を実行する。この例においては右にはみ出した桁を四捨五入することにより実行される。このようにして丸められた結果が、丸め結果の仮数 2 0 7 及び対応する指数 E_z を含む演算結果として出力される。

30

【 0 0 6 4 】

以下に、1つの `Oracle - number` を複数の `oracledum64` を含む組により表現する方法について説明する。

【 0 0 6 5 】

最大で 21 バイト長の `Oracle - number` の計算を、`oracledum64` 演算ハードウェアを用いて実現するためには、`Oracle - number` を複数の `oracledum64` を含む組で表現する必要がある。

【 0 0 6 6 】

40

図 1 3 は、21 バイト長の `Oracle - number` を 3 つの部分に分ける方法を示す図である。図 2 2 に示されるように、最大 20 バイト長の仮数部 2 1 0 は、7 バイトの仮数部 2 1 1、7 バイトの仮数部 2 1 2、及び 6 バイトの仮数部 2 1 3 に分割される。

【 0 0 6 7 】

図 1 4 は、分割された 3 つの仮数部にそれぞれ対応する `oracledum64` 数を生成する方法を示す図である。 a_0 については、元の `Oracle - number` の先頭 8 バイト部分 (1 バイトの符号及び指数部 2 1 4 + 7 バイトの仮数部 2 1 1) を切り出してくるだけで、`oracledum64` 形式の数を得られる。 a_1 及び a_2 については、元の `Oracle - number` の第 1 バイト (符号及び指数部 2 1 4) を加工する必要がある。具体的には、元の `Oracle - number` の基数 10 での指数を E として、 a

50

1 の指数 $E_1 = E - 14$ とすることで、 a_1 についての 1 バイトの符号及び指数部 215 を生成する。この符号及び指数部 215 に 7 バイトの仮数部 212 を付加して、 a_1 に相当する `orac1enum64` 形式の数を得られる。また a_2 の指数 $E_2 = E - 28$ とすることで、 a_2 についての 1 バイトの符号及び指数部 216 を生成する。この符号及び指数部 216 に 6 バイトの仮数部 213 及び 1 バイトの "0" を付加して、 a_2 に相当する `orac1enum64` 形式の数を得られる。このようにして得られた 3 つの `orac1enum64` の組を、以下において `triple-orac1enum64` と呼ぶ。

【0068】

以下に、`triple-orac1enum64` 形式に対する四則演算を `orac1enum64` 演算器により実行する構成について説明する。まず、最も基本となる、`orac1enum64` の数同士の正確な和を求める演算について説明する。以下に示す `two-sum` (2 数の和) は、非特許文献 1 に `formula (4.16)` として示されているものであり、同様のものが非特許文献 2 の p. 18、及び、非特許文献 3 の `algorithm 4` に示されている。

10

【0069】

```
Two_sum( X, Y)
  z = fl( X + Y)
  w = fl( z - X)
  v = fl( z - w)
  z1 = fl( Y - w)
  z2 = fl( v - X)
  zz = fl( z1 - z2)
  return( z, zz)
```

20

ここで `fl( X + Y )` は、 $X + Y$ の真の値を、浮動小数点数にマッピングした結果、即ち浮動小数点形式の限られた精度内で表現した結果を示す。上記の `Two_sum` によって得られる 2 数 z 及び zz は、正確な意味において $z + zz = X + Y$ を満たす。 z は $X + Y$ の最重要部 (most significant part) を固定精度浮動小数点の精度内で表現した値であり、 zz は固定精度浮動小数点の精度で表現しきれなかった残余分を表す。

【0070】

マッピング時に発生する丸め処理方法として、10 進数で代表的な丸め方法である四捨五入を例に取り説明する。簡単のために固定精度浮動小数点数の精度は 10 進 2 桁とする。この場合、20000 と -1 との 2 数の和は、上記の `Two_sum` により以下のように計算される。

30

【0071】

```
X = 20000
Y = -1
z = fl( X + Y ) = 20000
w = fl( z - X ) = 0
v = fl( z - w ) = 20000
z1 = fl( Y - w ) = -1
z2 = fl( v - X ) = 0
zz = fl( z1 - z2 ) = -1
```

40

この例のように、一般に、`two_sum` の結果である z と zz は異符号となり得る。一方、丸め方法を切り捨てとした場合は、 X と Y とで有効桁がオーバーラップしない場合には、以下の例のように $z + zz$ が $X + Y$ と等しくならない場合がある。

【0072】

```
X = 20000
Y = -1
z = fl( X + Y ) = 19000
w = fl( z - X ) = -1000
```

50

```

v = fl( z - w ) = 20000
z 1 = fl( Y - w ) = 990
z 2 = fl( v - X ) = 0
z z = fl( z 1 - z 2 ) = 990

```

ここで、Xの絶対値がYの絶対値より大きいと仮定し、更に以下のような新たな丸め処理を行うことにより、z zの算出が容易になることを示す。

【 0 0 7 3 】

(1) XとYとの間で有効桁のオーバーラップが無い場合は四捨五入する

(2) XとYとの間で有効桁のオーバーラップがある場合は切り捨てる

但し、XとYとの間で有効桁がオーバーラップしていない場合であっても、XとYとの間で有効桁が連続している場合は(2)に含めることにする。 10

【 0 0 7 4 】

具体的な例を用いて、上記のような丸め処理を適用することの効果の説明する。前述の場合と同様に固定精度浮動小数点数の精度は10進2桁である。また、XとYとの間で有効桁が連続している場合の例を示す。まず上記の特殊な丸め処理ではなく、flが常に四捨五入の丸め処理を行なう場合には、以下のようになる。

【 0 0 7 5 】

```

X = 2000
Y = 52
z = 2100
w = 100
v = 2000
z1 = -48
z2 = 0
zz = -48

```

20

それに対して、上記の新たな丸め処理を用いる場合は、以下のようになる。

【 0 0 7 6 】

```

X = 2000
Y = 52
z = 2000
w = 0
v = 2000
z1 = 52
z2 = 0
zz = 52

```

30

上記の新たな丸め処理を用いることにより、以下の効果が得られる。まず(1)の場合には、オーバーラップがないので、X + Yを行った後の四捨五入による丸め処理や、四捨五入によって発生したwを補正するために必要であったz 1を求める演算処理がなくなる。また(2)の場合には、X + Yの精度は有効桁数の2倍以下であることが保証され、丸め処理が切り捨てのみとなるため、演算を実行するハードウェアの実現が容易となる。 40

【 0 0 7 7 】

以上のことから、2つの入力値の絶対値を比較して、その比較結果に応じて上記の(1)又は(2)の場合分けを行ない、新たな丸め処理を実行すれば、z zの算出が容易となる。また更に、z , z zを求める演算get_z(x, y), get_zz(x, y)をハードウェアで実行する回路を設ければ、以下に示すように、two_sumを高速に処理することが可能となる。

【 0 0 7 8 】

```

Two_sum_fast(x, y)
  z = get_z(x, y)
  zz = get_zz(x, y)

```

50

return(z, zz)

図15は、get_z演算を実現する回路の構成の一例を示す図である。図15の演算器は、図2の演算回路119の一部分に相当する。図15に示す演算器は、入力Xレジスタ221、入力Yレジスタ222、内部形式変換回路223及び224、指数仮数演算回路225、セクタ226及び227、シフタ228及び229、指数加算器230、及び絶対値加算器231を含む。演算器は更に、セクタ232及び233、正規化回路234、外部形式変換回路235、及び出力Zレジスタ236を含む。図15において、図5に示す回路と同一又は対応する構成要素は同一又は対応する名称で参照する。図15において、入力と出力は同形式同精度の浮動小数点数とする。入力データは正規化されていなくてもよい。出力データは正規化される。入力データはoracle_num64フォーマットとし、正規化されていないデータも解釈可能である。出力データはoracle_num64フォーマットの通りに出力される。

10

【0079】

内部形式変換回路223及び224により、入力を符号部、指数部、及び仮数部に分割し、入力の値表現を内部形式に変換する。入力Xの符号、指数、仮数をそれぞれ符号X、指数X、仮数Xとする。入力Yの符号、指数、仮数をそれぞれ符号Y、指数Y、仮数Yとする。

【0080】

指数仮数演算回路225が、指数X及び指数Yと、仮数X及び仮数Yとを受け取る。指数仮数演算回路225は、指数Xと指数Yの大小比較をする。大小比較の結果に基づいて、指数仮数演算回路225は、指数の大きい側の仮数（第1の仮数）がシフタ228に入力され、且つ、指数の小さい側の仮数（第2の仮数）がシフタ229に入力されるように、セレクト信号を生成する。指数仮数演算回路225は、指数Xと指数Yとの差の絶対値と第1の仮数の先行ゼロ計数値とを比較し、前者の方が大きい場合は、後者をシフタ228の左シフト量として出力する。前者の方が小さい場合は、指数仮数演算回路225は、前者をシフタ228の左シフト量として出力する。

20

【0081】

指数仮数演算回路225は、指数Xと指数Yとの差の絶対値と第1の仮数の先行ゼロ計数値とを比較し、指数Xと指数Yとの差の絶対値の方が大きい場合は、指数Xと指数Yとの差の絶対値から第1の仮数の先行ゼロ計数値を減算した値をシフタ229の右シフト量として出力する。指数Xと指数Yとの差の絶対値の方が小さい場合は、指数仮数演算回路225は、ゼロをシフタ229の右シフト量として出力する。指数仮数演算回路225は更に、指数の小さい側に上述の右シフト量を加算した値を指数として出力する。

30

【0082】

指数仮数演算回路225は更に、（指数X - 仮数Xの先行ゼロ計数値） - （指数Y - 仮数Yの先行ゼロ計数値）の絶対値が14以上であるか否かを判定する。この絶対値が14以上である場合、指数仮数演算回路225は、第1の仮数と第1の仮数に対応する指数とがセクタ232及び233により選択されるように、セレクト信号を生成する。これにより、上記絶対値が14以上である場合には、第1の仮数が、シフタ228及び絶対値加算器231をバイパスして、正規化回路234に入力されることになる。

40

【0083】

シフタ228は、入力されたシフト量に基づき、入力された仮数を左シフトする。シフタ229は、入力されたシフト量に基づき、入力された仮数を右シフトする。各シフトのシフト結果は絶対値加算器231に入力される。

【0084】

減算の場合は、片方の仮数が反転され、絶対値加算器231にキャリーが入力される。絶対値加算器231による加算の結果桁あふれが生じた場合は、1桁右にシフトした値が出力される。同時に、絶対値加算器231から指数加算器230にキャリーアウトが送られ、指数に加算される。

【0085】

50

絶対値加算器 231 による加算の結果桁落ちが生じた場合は、1 桁左にシフトした値が出力される。同時に、絶対値加算器 231 から指数加算器 230 に桁落ちを示す信号が送られ、指数から減算される。

【0086】

セクタ 232 及び 233 は、指数仮数演算回路 225 によって生成されたセレクト信号に応じて、加算結果の指数及び仮数、又は、第 1 の仮数及びそれに対応する指数を選択する。正規化回路 234 が、セクタ 232 及び 233 により選択された指数及び仮数を受け取り、正規化演算結果を出力する。外部形式変換回路 235 は、正規化演算結果を外部形式に変換し、出力レジスタ 236 に出力する。

【0087】

図 16 は、 get_z 演算の具体例を示す図である。図 16 において、入力 X の指数を E_x 、入力 Y の指数を E_y 、入力 X の先行ゼロ計数値を L_x 、出力 Z の指数を E_z とする。この例において実行する演算は、図 16 に示す get_z 演算 240 である。可能な限り高い演算精度を保持するとき、指数値の大きい側を左シフトして桁合わせを行う。但し、先行ゼロの桁数より多く左シフトすることは、上位桁が欠落してしまうために不可能であるので、桁合わせに必要な左シフト量 $E_x - E_y$ が先行ゼロの桁数を上回る場合は、指数値の小さい側を右シフトすることで、桁合わせを行う。このために $E_x - E_y$ を計算し、 L_x と比較する。図 16 に示す具体例では L_x のほうが大きい。即ち、左シフト量 $E_x - E_y$ が先行ゼロの数内に収まるので、入力 X の仮数 241 のみ左シフトされる。入力 Y の仮数 242 は右シフトされない。左シフト量は $E_x - E_y$ であり、右シフト量は 0 である。

【0088】

このようにして桁合わせされた数同士、即ち仮数 241 を左シフトして得られた仮数 243 と仮数 242 のままである仮数 244 とを加算する。更に、加算結果 245 を正規化し、先行ゼロ計数値が 1 以上の場合は先行ゼロ計数値だけ左シフトを行い、桁あふれがある場合には 1 桁分の右シフトを行う。但し、左シフトした結果指数が奇数になる場合は、左シフト量を 1 減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を 1 増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では 1 桁左シフトが必要だが、指数が 0 から 1 となり奇数になるので、左シフト量は 1 減らされて 0 となり、指数は 0 のままである。この例では、正規化による変化はない。更に正規化結果の仮数 246 の上位桁を選択する。例えば入力フォーマットの仮数が 14 桁である場合は、最上位から 14 桁を上位桁、最上位から 15 桁目以降を下位桁とする。

【0089】

上記の演算の結果、仮数 247 及び対応する指数 E_z を含む演算結果が出力される。

【0090】

図 17 は、 get_z 演算の別の具体例を示す図である。この例において実行する演算は、図 17 に示す get_z 演算 250 である。可能な限り高い演算精度を保持するとき、指数値の大きい側を左シフトして桁合わせを行う。但し、先行ゼロの桁数より多く左シフトすることは、上位桁が欠落してしまうために不可能であるので、桁合わせに必要な左シフト量 $E_x - E_y$ が先行ゼロの桁数を上回る場合は、指数値の小さい側を右シフトすることで、桁合わせを行う。このために $E_x - E_y$ を計算し、 L_x と比較する。図 17 に示す具体例では L_x のほうが小さい。即ち、左シフト量 $E_x - E_y$ が先行ゼロの数内に収まらないので、入力 X の仮数 251 を L_x 分だけ左シフトし、左シフトしきれなかった分だけ入力 Y の仮数 252 を右シフトする。即ち、左シフト量は L_x であり、右シフト量は $(E_x - E_y) - L_x$ である。

【0091】

このようにして桁合わせされた数同士、即ち仮数 251 を左シフトして得られた仮数 253 と仮数 252 を右シフトして得られた仮数 254 とを加算する。このとき、右シフトによって溢れた桁も保持する。更に、加算結果 255 を正規化し、先行ゼロが 1 以上の場合はその分だけ左シフトを行い、桁あふれがある場合には 1 桁分の右シフトを行う。但し

、左シフトした結果指数が奇数になる場合は、左シフト量を1減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を1増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では1桁右シフトが必要だが、指数が2から3となり奇数になるので、右シフト量は1増やされて2となり、指数は2から4となる。このようにして得られた正規化の結果の仮数256の上位桁を選択する。例えば入力フォーマットの仮数が14桁である場合は、最上位から14桁を上位桁、最上位から15桁目以降を下位桁とする。

【0092】

上記の演算の結果、演算結果の仮数257が出力されるとともに、対応する指数Ezが演算結果の指数として出力される。

10

【0093】

図18は、get_z演算の更に別の具体例を示す図である。この例において実行する演算は、図18に示すget_z演算260である。可能な限り高い演算精度を保持するとき、指数値の大きい側を左シフトして桁合わせを行う。但し、先行ゼロの桁数より多く左シフトすることは、上位桁が欠落してしまうため、桁合わせに必要な左シフト量 $E_x - E_y$ が先行ゼロの桁数を上回る場合は、指数値の小さい側を右シフトすることで、桁合わせを行う。但し、桁合わせした結果、2つの入力の上に14桁以上の差がある場合、即ち、重なりが全くない場合には、実際に演算処理を実行しなくとも演算結果を求めることが可能である。get_zは演算結果の上位側を求める演算であり、2入力の重なりがない場合には値の大きい側がそのまま上位側となるからである。

20

【0094】

この条件を満たすか否かを確認するため、 $(E_x - L_x) - (E_y - L_y)$ を計算し、計算結果が14以上の場合には上記の場合に該当すると判定する。ここで値14は、使用フォーマットにおける仮数の桁数である。この具体例では上記の場合に該当し、仮数261と仮数262との間に重なりが存在しない。この場合、仮数261がそのままバイパスされて加算結果として取り扱われる。

【0095】

更にバイパスされた結果263を正規化し、先行ゼロ計数値が1以上の場合は先行ゼロ計数値だけ左シフトを行い、桁あふれがある場合には1桁分の右シフトを行う。但し、左シフトした結果指数が奇数になる場合は、左シフト量を1減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を1増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では3桁左シフトが必要だが、指数が16から13となり奇数になるので、左シフト量は1減らされて2となり、指数は16から14となる。このようにして得られた正規化の結果が、そのまま演算結果の仮数264及び対応する指数Ezを含む演算結果として出力される。

30

【0096】

なおzzは固定精度の範囲で表現しきれなかった加算演算の残余の部分を表すが、例えば乗算の場合にはzzを出力する命令は一般的である。乗算の場合、zとzzは互いの桁が連続した値である。しかし加算の場合は、2つの入力値の絶対値がフォーマットの桁数以上離れている場合は、zとzzは互いの桁が連続した値とならない。図19(a)に、2つの入力値の絶対値がフォーマットの桁数以上離れている場合の加算演算の例を示す。この第1のケースにおいては、通常のフローで演算を行いzzを出力してもよいが、値の重なりが全くないことを利用すると、演算をしなくとも絶対値の小さい側をそのままzzとすることができ、zzを容易に出力することが可能である。

40

【0097】

また乗算の場合は、入力の符号は演算結果の仮数の値には影響しないため、zzを求める際に符号を考慮する必要がない。しかし加算の場合は、上記のように2つの入力値の絶対値が離れているとき、互いに異なる符号を有する2つの数の加算(同符号の数同士の減

50

算)において特別な処理が必要である。図19(b)に、2つの入力値の絶対値が離れている場合における互いに異なる符号を有する2つの数の加算演算の例を示す。この第2のケースにおいては、通常のフローで演算を行うと、2つの入力の間のゼロで埋められている桁に、図19(b)にAとして示すように、桁下がりによってゼロ以外の値が発生する。その結果、zzを表すために必要な精度が、離れた桁数分だけ増えてしまうことになる。従って、この第2のケースにおいては、通常のフローで演算を実行せずに、上記のケース1と同様の方法で絶対値の小さい側をそのままzzとして出力する必要がある。

【0098】

このように、加算におけるzz出力は、乗算の場合には考慮する必要のないケースを考慮しなければならない。従って、実際の回路構成を考える際には、例えばバイパス回路を追加する等の変更が必要となる点が、乗算におけるzz出力回路と異なる部分となる。

【0099】

図20は、get_zz演算を実現する回路の構成の一例を示す図である。図20の演算器は、図2の演算回路119の一部分に相当する。図20において、図15と同一又は対応する構成要素は同一又は対応する番号で参照する。図20に示す演算器は、入力Xレジスタ221、入力Yレジスタ222、内部形式変換回路223及び224、指数仮数演算回路225A、セレクタ226及び227、シフタ228及び229、指数加算器230、及び絶対値加算器231を含む。演算器は更に、セレクタ232及び233、正規化回路234、外部形式変換回路235、出力Zレジスタ236、及び正規化回路270を含む。

【0100】

内部形式変換回路223及び224により、入力を符号部、指数部、及び仮数部に分割し、入力の値表現を内部形式に変換する。入力Xの符号、指数、仮数をそれぞれ符号X、指数X、仮数Xとする。入力Yの符号、指数、仮数をそれぞれ符号Y、指数Y、仮数Yとする。

【0101】

指数仮数演算回路225Aが、指数X及び指数Yと、仮数X及び仮数Yとを受け取る。指数仮数演算回路225Aは、指数Xと指数Yの大小比較をする。大小比較の結果に基づいて、指数仮数演算回路225Aは、指数の大きい側の仮数(第1の仮数)がシフタ228に入力され、且つ、指数の小さい側の仮数(第2の仮数)がシフタ229に入力されるように、セレクト信号を生成する。指数仮数演算回路225Aは、指数Xと指数Yとの差の絶対値と第1の仮数の先行ゼロ計数値とを比較し、指数Xと指数Yとの差の絶対値の方が大きい場合は、第1の仮数の先行ゼロ計数値をシフタ228の左シフト量として出力する。指数Xと指数Yとの差の絶対値の方が小さい場合は、指数仮数演算回路225Aは、指数Xと指数Yとの差の絶対値をシフタ228の左シフト量として出力する。

【0102】

指数仮数演算回路225Aは、指数Xと指数Yとの差の絶対値と第1の仮数の先行ゼロ計数値とを比較し指数Xと指数Yとの差の絶対値の方が大きい場合は、指数Xと指数Yとの差の絶対値から第1の仮数の先行ゼロ計数値を減算した値をシフタ229の右シフト量として出力する。第1の仮数の先行ゼロ計数値の方が小さい場合は、指数仮数演算回路225Aは、ゼロをシフタ229の右シフト量として出力する。指数仮数演算回路225Aは更に、指数の小さい側に上述の右シフト量を加算した値を指数として出力する。

【0103】

指数仮数演算回路225Aは更に、(指数X - 仮数Xの先行ゼロ計数値) - (指数Y - 仮数Yの先行ゼロ計数値)の絶対値が14以上であるか否かを判定する。この絶対値が14以上である場合、指数仮数演算回路225は、第2の仮数とそれに対応する指数がセレクタ232及び233により選択されるように、セレクト信号を生成する。これにより、上記(指数X - 仮数Xの先行ゼロ計数値) - (指数Y - 仮数Yの先行ゼロ計数値)の絶対値がフォーマットの桁数である14以上である場合には、第2の仮数が、シフタ228及び絶対値加算器231をバイパスして、正規化回路234に入力されることになる。

【 0 1 0 4 】

シフタ 2 2 8 は、入力されたシフト量に基づき、入力された仮数を左シフトする。シフタ 2 2 9 は、入力されたシフト量に基づき、入力された仮数を右シフトする。各シフトのシフト結果は絶対値加算器 2 3 1 に入力される。

【 0 1 0 5 】

減算の場合は、片方の仮数が反転され、絶対値加算器 2 3 1 にキャリーが入力される。絶対値加算器 2 3 1 による加算の結果桁あふれが生じた場合は、1 桁右にシフトした値が出力される。同時に、絶対値加算器 2 3 1 から指数加算器 2 3 0 にキャリーが送られ、指数に加算される。

【 0 1 0 6 】

絶対値加算器 2 3 1 による加算の結果桁落ちが生じた場合は、1 桁左にシフトした値が出力される。同時に、絶対値加算器 2 3 1 から指数加算器 2 3 0 に桁落ちを示す信号が送られ、指数から減算される。

【 0 1 0 7 】

正規化回路 2 7 0 が、加算結果と指数演算結果とを受け取り、正規化された指数部と仮数部とを出力する。

【 0 1 0 8 】

セレクト 2 3 2 及び 2 3 3 は、指数仮数演算回路 2 2 5 によって生成されたセレクト信号に応じて、正規化された指数及び仮数、又は、第 2 の仮数及びそれに対応する指数を選択する。正規化回路 2 3 4 が、セレクト 2 3 2 及び 2 3 3 により選択された指数及び仮数を受け取り、正規化演算結果を出力する。外部形式変換回路 2 3 5 は、正規化演算結果を外部形式に変換し、出力 Z レジスタ 2 3 6 に出力する。

【 0 1 0 9 】

図 2 1 は、`get_zz` 演算の具体例を示す図である。図 2 1 において、入力 X の指数を E_x 、入力 Y の指数を E_y 、入力 X の先行ゼロ計数値を L_x 、出力 Z の指数を E_z とする。この例において実行する演算は、図 2 1 に示す `get_zz` 演算 2 8 0 である。可能な限り高い演算精度を保持するとき、指数値の大きい側を左シフトして桁合わせを行う。但し、先行ゼロの桁数より多く左シフトすることは、上位桁が欠落してしまうため、桁合わせに必要な左シフト量 $E_x - E_y$ が先行ゼロの桁数を上回る場合は、指数値の小さい側を右シフトすることで、桁合わせを行う。このために $E_x - E_y$ を計算し、 L_x と比較する。図 2 1 に示す具体例では L_x のほうが大きい。即ち、左シフト量 $E_x - E_y$ が先行ゼロの数内に収まるので、入力 X の仮数 2 8 1 のみ左シフトされる。入力 Y の仮数 2 8 2 は右シフトされない。左シフト量は $E_x - E_y$ であり、右シフト量は 0 である。

【 0 1 1 0 】

このようにして桁合わせされた数同士、即ち仮数 2 8 1 を左シフトして得られた仮数 2 8 3 と仮数 2 8 2 のままである仮数 2 8 4 とを加算する。更に、加算結果 2 8 5 を正規化し、先行ゼロ計数値が 1 以上の場合はその分だけ左シフトを行い、桁あふれがある場合には 1 桁分の右シフトを行う。但し、左シフトした結果指数が奇数になる場合は、左シフト量を 1 減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を 1 増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では 1 桁左シフトが必要だが、指数が 0 から 1 となり奇数になるので、左シフト量は 1 減らされて 0 となり、指数は 0 のままである。

【 0 1 1 1 】

次に、正規化結果の下位桁 2 8 6 を選択する。例えば入力フォーマットの仮数が 1 4 桁である場合は、最上位から 1 4 桁を上位桁、最上位から 1 5 桁目以降を下位桁とする。下位桁選択に伴い、指数は - 1 4 される。本具体例では、下位桁はゼロが選択される。

【 0 1 1 2 】

更に、選択された下位桁 2 8 7 を正規化する。本具体例では対象データはゼロであるので、正規化前の仮数及び指数がそのまま正規化の結果として出力される。正規化された結

10

20

30

40

50

果が、演算結果の仮数 2 8 8 及び対応する指数 E_z を含む演算結果として出力される。

【 0 1 1 3 】

図 2 2 は、`get__zz` 演算の別の具体例を示す図である。この例において実行する演算は、図 2 2 に示す加算 2 9 0 である。可能な限り高い演算精度を保持するとき、指数値の大きい側を左シフトして桁合わせを行う。但し、先行ゼロの桁数より多く左シフトすることは、上位桁が欠落してしまうために不可能であるので、桁合わせに必要な左シフト量 $E_x - E_y$ が先行ゼロの桁数を上回る場合は、指数値の小さい側を右シフトすることで、桁合わせを行う。このために $E_x - E_y$ を計算し、 L_x と比較する。図 2 2 に示す具体例では L_x のほうが小さい。即ち、左シフト量 $E_x - E_y$ が先行ゼロの数内に収まらないので、入力 X の仮数 2 9 1 を L_x 分だけ左シフトし、左シフトしきれなかった分だけ入力 Y の仮数 2 9 2 を右シフトする。即ち、左シフト量は L_x であり、右シフト量は $(E_x - E_y) - L_x$ である。

10

【 0 1 1 4 】

このようにして桁合わせされた数同士、即ち仮数 2 9 1 を左シフトして得られた仮数 2 9 3 と仮数 2 9 2 を右シフトして得られた仮数 2 9 4 とを加算する。このとき、右シフトによって溢れた桁も保持する。

【 0 1 1 5 】

更に、加算結果 2 9 5 を正規化し、先行ゼロ計数値が 1 以上の場合はその分だけ左シフトを行い、桁あふれがある場合には 1 桁分の右シフトを行う。但し、左シフトした結果指数が奇数になる場合は、左シフト量を 1 減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を 1 増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では 1 桁右シフトが必要だが、指数が 2 から 3 となり奇数になるので、右シフト量は 1 増やされて 4 となり、指数は 2 から 4 となる。

20

【 0 1 1 6 】

次に、正規化結果の下位桁 2 9 6 を選択する。例えば入力フォーマットの仮数が 1 4 桁である場合は、最上位から 1 4 桁を上位桁、最上位から 1 5 桁目以降を下位桁とする。下位桁選択に伴い、指数は - 1 4 される。

【 0 1 1 7 】

更に、選択された下位桁 2 9 7 を正規化する。本具体例では、仮数は 2 桁左にシフトされ、指数は - 1 0 から 2 が減算されて - 1 2 となる。正規化された結果が、演算結果の仮数 2 9 8 及び対応する指数 E_z を含む演算結果として出力される。

30

【 0 1 1 8 】

図 2 3 は、`get__zz` 演算の更に別の具体例を示す図である。この例において実行する演算は、図 2 3 に示す `get__zz` 演算 3 0 0 である。可能な限り高い演算精度を保持するとき、指数値の大きい側を左シフトして桁合わせを行う。但し、先行ゼロの桁数より多く左シフトすることは、上位桁が欠落してしまうため、桁合わせに必要な左シフト量 $E_x - E_y$ が先行ゼロの桁数を上回る場合は、指数値の小さい側を右シフトすることで、桁合わせを行う。但し、桁合わせした結果、2 つの入力の間に 1 4 桁以上の差がある場合、即ち、重なりが全くない場合には、実際に演算処理を実行しなくとも演算結果を求めることが可能である。`get__zz` は演算結果の下位側を求める演算であり、2 入力重なりがない場合には値の小さい側がそのまま下位側となるからである。

40

【 0 1 1 9 】

この条件を満たすか否かを確認するため、 $(E_x - L_x) - (E_y - L_y)$ を計算し、計算結果が 1 4 以上の場合には上記の場合に該当すると判定する。ここで値 1 4 は、使用フォーマットにおける仮数の桁数である。この具体例では上記の場合に該当し、仮数 3 0 1 と仮数 3 0 2 との間に重なりが存在しない。この場合、仮数 3 0 2 がそのままバイパスされて加算結果として取り扱われる。

【 0 1 2 0 】

更にバイパスされた結果 3 0 3 を正規化し、先行ゼロ計数値が 1 以上の場合はその分だ

50

け左シフトを行い、桁あふれがある場合には1桁分の右シフトを行う。但し、左シフトした結果指数が奇数になる場合は、左シフト量を1減らす。または右シフトした結果指数が奇数になる場合は、右シフト量を1増やす。指数は、左右シフト量に合わせて調整する。左シフトした場合は左シフト量を指数から減算し、右シフトした場合は右シフト量を指数に加算する。本具体例では1桁左シフトが必要だが、指数が0から-1となり奇数になるので、左シフト量は1減らされて0となり、指数は0のままとなる。このようにして得られた正規化の結果が、そのまま演算結果の仮数304及び対応する指数Ezを含む演算結果として出力される。

【0121】

図24は、two__sumの回路図シンボルを示す図である。上述したtwo__sumは、triple_oracenum64計算において頻繁に用いられる演算である。このtwo__sum演算、即ちxとyとの正確な和を表現するzとzzとを求める演算を、図24に示すような演算子310で表わすものとする。

10

【0122】

図25は、triple_oracenum64とoracenum64の和を求める回路の一例を示す図である。図25に示す回路は、3つのtwo__sum演算子310と再正規化部311とを含む。入力bは1つのoracenum64の数であり、入力a0, a1, a2はtriple_oracenum64である。また出力s0, s1, s2もまたtriple_oracenum64である。図25に示すような回路構成により、triple_oracenum64とoracenum64の和を求めることができる。なお再正規化部311が実行する演算については、後述する。

20

【0123】

図26は、triple_oracenum64同士の和を求めるアルゴリズムを示す図である。前述のtwo__sumを用いて、triple_oracenum64同士の和を求めることができる。図26に示すTriple__Addは、第1のtriple_oracenum64であるa0, a1, a2と第2のtriple_oracenum64であるb0, b1, b2との和を求める。この演算は、非特許文献2のA.2節に開示されているものと同様である。また非特許文献3に開示されるalgorithm13, 14とも同様である。残りの四則演算についても、非特許文献1乃至3に開示の方法を用いて実現可能である。

30

【0124】

以下に、計算結果の再正規化について述べる。再正規化については、非特許文献2のp.116に述べられており、非特許文献3でもそれを参照している。ここでは、非特許文献2に記載される再正規化をPriestの再正規化と呼ぶ。再正規化前の演算結果(X0, X1, X2, X3)は、概ね絶対値の大きい順に並んでいるが、一般に、一部の桁にオーバーラップがある。また、X0がX0 + X1 + X2 + X3の最重要(most significant)な部分を固定精度で表現した結果になっていない。

【0125】

計算結果(X0, X1, X2, X3)をPriestの方法で再正規化した結果を(a0, a1, a2)とすると、a0 + a1 + a2は、X0 + X1 + X2 + X3とtripleの範囲で等しく、且つ、以下を満たす。

40

【0126】

$$|a_0| \quad |a_1| \quad |a_2|$$

$$E(i+1) \quad E_i - 14$$

ここで、Eiは基数を10とした場合の要素aiの指数である。oracenum64の精度は10進で14桁なので、上記の第2の条件は、要素がオーバーラップしていないことを表わす。

【0127】

Priestの再正規化にも、前述のtwo__sumが用いられる。まず、オーバーラップを除去するために、図27のように接続された3つのtwo__sum演算子310を

50

用いる。これにより得られる (t_0, t_1, t_2, t_3) は、オーバーラップしておらず、且つ、0でない要素については絶対値の大きいものから順に並んでいる。これらを t_0 から順に蓄積していったものを (a_0, a_1, a_2) とすればよい。この蓄積を行なう演算 `accumulate` にも `two_sum` が用いられる。

【0128】

一般に再正規化前の演算結果 (X_0, X_1, X_2, X_3) の符号は揃ってなく、前述のように `two_sum` を繰り返した結果である (a_0, a_1, a_2) の符号も揃っていない。そこで `Priest` の再正規化を行った固定精度浮動小数点数の組に含まれる数の符号が全て同符号な場合を、符号の揃った `Priest` の再正規化と呼ぶ。

【0129】

本願では、`Priest` の再正規化よりも条件の厳しい「強い正規化」を用いる。強い正規化された組 (b_0, b_1, b_2) は、次の条件を満たす。なお強い正規化により、 $b_1 = 0$ 且つ $b_2 \neq 0$ となる場合が生じるため、 $|b_0| \geq |b_1| \geq |b_2|$ の条件は一般に成り立たない。

【0130】

$$E(i+1) = E_i - 14$$

b_0, b_1, b_2 : 全て同符号

このような強い正規化により、各要素の指数の差と固定小数点数の精度 (桁数) とが一致する。従って、強い正規化された組を元の `Oracle-number` 表現に戻すことは容易である。

【0131】

まず図27で示されるオーバーラップが無く0以外の数は絶対値の大きいものから順に並んでいる数の組 ($t_0, t_1, t_2, \dots$) から、符号の揃った `Priest` の再正規化された数の組 ($a_0, a_1, a_2, \dots$) を得るための処理を示す。ここで `fl_truncate` ($X + Y$) は、固定精度浮動小数点数 X と Y との和を有効桁で切り捨てる演算を表し、`two_sum` (X, Y) は前述の通り有効桁に重なりが無い2数を求める演算とする。但しここでは `two_sum` 内での演算は全て四捨五入で丸め処理されるものとする。

【0132】

$$a_0 = \text{fl_truncate}(t_0 + t_1)$$

$$(z_0, zz_0) = \text{two_sum}(t_0, t_1)$$

$zz_0 = 0$ の場合、以下の様に $zz_0 \neq 0$ となるまで $t_2, t_3, \dots$ を順次 `accumulate` していく。

【0133】

$$a_0 = \text{fl_truncate}(a_0 + t_2)$$

$$(z_0, zz_0) = \text{two_sum}(a_0, t_2)$$

入力された数の組 ($t_0, t_1, t_2, \dots$) を全て `accumulate` されても $zz_0 = 0$ な場合はそこで処理を終了する。以下 $zz_0 \neq 0$ となった後の処理を示す。

【0134】

$$w_0 = \text{fl_truncate}(z_0 - a_0)$$

ここで、`two_sum` の性質より、

$$t_0 + t_1 + \dots + t_i = z_0 + zz_0 = a_0 + w_0 + zz_0$$

となる。但し $t_0, t_1, \dots, t_i$ は $zz_0 \neq 0$ となるまで `accumulate` された数である。この時、以下の通り a_0 と ($w_0 + zz_0$) は同符号であり、且つ、 a_0 と ($w_0 + zz_0$) に有効桁の重なりは無いと言える。

【0135】

(i) $w_0 = 0$ の場合： zz_0 は `fl_truncate` ($t_0 + t_1 + \dots + t_i$) によって切り捨てられた数に等しいため、 a_0 と ($w_0 + zz_0$) は同符号であり、且つ、 a_0 と ($w_0 + zz_0$) に有効桁の重なりは無い。

【0136】

10

20

30

40

50

(i i) $w_0 \neq 0$ の場合： w_0 は a_0 と同符号で a_0 の有効桁最下位にのみ 1 が立つ数であり、 $z z 0$ の絶対値は w_0 の絶対値よりも小さく $z z 0$ と w_0 は異符号なため、 a_0 と ($w_0 + z z 0$) は同符号であり、且つ、 a_0 と ($w_0 + z z 0$) に有効桁の重なりは無い。

【0137】

次に、($w_0, z z 0, t_{i+1}, \dots$) に対して同様の処理を繰り返すことで、 $a_1, a_2, \dots$ を順次求めることができる。この際、上記 (i)、($i i$) により $a_1, a_2, \dots$ は全て同符号となる。

【0138】

図 28 は、符号の揃った $P r i e s t$ の再正規化の例を示す図である。この例においては、簡単のために固定精度浮動小数点数は 10 進 4 桁とし、 $t w o_s u m$ での丸め処理方法は四捨五入であるとする。図 28 において、(t_0, t_1, t_2, t_3) はオーバーラップしておらず、且つ、0 でない要素については絶対値の大きいものから順に並んでいる。これらを t_0 から順に蓄積していくことで、符号の揃った $P r i e s t$ の再正規化された数の組 a_0, a_1, a_2, a_3 が得られている。

【0139】

図 29 は、符号の揃った $P r i e s t$ の再正規化された数の組から強い正規化された数の組を得る計算の一例を示す図である。強い正規化のためには、符号の揃った $P r i e s t$ の再正規化された数の組から第 2 要素以降を適切に量子化してやればよい。図 29 に示す例では、簡単のために固定精度浮動小数点数は 10 進 4 桁としてある。図 29 に示されるように、符号の揃った $P r i e s t$ の再正規化された数の組 (a_0, a_1, a_2) から強い正規化が行われた数の組 (b_0, b_1, b_2) が求められている。

【0140】

図 30 は、量子化のための $s c a l e_n e x t (X, Y)$ 演算を実現する回路構成の一例を示す図である。図 30 に示す回路は、指数補正值レジスタ 320、入力 X レジスタ 321、入力 Y レジスタ 322、内部形式変換回路 323 及び 324、指数加算器 325、シフト量演算回路 326、右シフタ 327、外部形式変換回路 328、及び出力 Z レジスタ 329 を含む。この回路の入力データは以下の条件を満たしていることを前提としている。

【0141】

指数 Y 指数 X + t

ここで t は $o r a c l e n u m 64$ の桁数である。本実施例では、 t は例えば 14 である。

【0142】

内部形式変換回路 323 及び 324 により、入力を指数部及び仮数部に分割し、入力の値表現を内部形式に変換する。入力 X の指数及び仮数をそれぞれ指数 X 及び仮数 X とする。入力 Y の指数を指数 Y とする。指数補正值レジスタ 320 には、予め決められた固定値 t が格納される。レジスタ格納値として設定するのではなく、ハード的に固定値を設定してもよい。

【0143】

シフト量演算回路 326 が指数 X と指数 Y と固定値 t を受け取る。シフト量演算回路 326 は、指数 Y - 指数 X - t の演算結果をシフト量として出力する。右シフタ 327 は、このシフト量と仮数 X とを受け取り、仮数 X を当該シフト量だけ右シフトした結果を出力する。シフトアウトした桁は捨てられる。

【0144】

指数加算器 325 は、指数 Y と固定値 t とを受け取り、指数 Y - t の演算結果を出力する。外部形式変換回路 328 は、指数加算器 325 からの指数と右シフタ 327 からの仮数を外部形式に変換し、出力 Z レジスタ 329 に出力する。

【0145】

図 31 は、仮数部を内部形式に変換せずに $s c a l e_n e x t$ 演算を行う回路の構成の一例を示す図である。図 31 において、図 30 と同一の構成要素は同一の番号で参照し

10

20

30

40

50

、その説明は適宜省略する。図 3 1 では、内部形式変換回路 3 2 3 の代りに内部形式変換回路 3 2 3 A が設けられ、外部形式変換回路 3 2 8 の代りに外部形式変換回路 3 2 8 A が設けられている。入力データが `orac lenum 6 4` 形式の場合、右シフタはシフト量 2 につき 8 ビットシフトする。

【 0 1 4 6 】

内部形式変換回路 3 2 3 A 及び 3 2 4 により、入力を指数部及び仮数部に分割し、入力の値表現を内部形式に変換する。入力 X の指数を指数 X とする。入力 Y の指数を指数 Y とする。指数補正值レジスタ 3 2 0 には、予め決められた固定値 t が格納される。レジスタ格納値として設定するのではなく、ハード的に固定値を設定してもよい。

【 0 1 4 7 】

シフト量演算回路 3 2 6 が指数 X と指数 Y と固定値 t を受け取る。シフト量演算回路 3 2 6 は、指数 Y - 指数 X - t の演算結果をシフト量として出力する。右シフタ 3 2 7 は、このシフト量と仮数 X とを受け取り、仮数 X を当該シフト量だけ右シフトした結果を出力する。シフトアウトした桁は捨てられる。

【 0 1 4 8 】

指数加算器 3 2 5 は、指数 Y と固定値 t とを受け取り、指数 Y - t の演算結果を出力する。外部形式変換回路 3 2 8 A は、指数加算器 3 2 5 からの指数を外部形式に変換し、出力 Z レジスタ 3 2 9 に出力する。また右シフタ 3 2 7 の出力する右シフト後の仮数は、そのまま出力 Z レジスタ 3 2 9 に出力される。

【 0 1 4 9 】

以下に、`triple - orac lenum 6 4` 形式に対する丸め処理を考える。ここでは、丸め処理対象である `triple - orac lenum 6 4` 形式の数の組 (a 0 , a 1 , a 2) は再正規化されていることを前提とする。なおこの前提条件は、Priest の再正規化及び強い正規化の何れであってもよい。

【 0 1 5 0 】

図 3 2 は、Oracle - Database (商標) における NUMBER 型の 3 種類の精度指定方法を示す表である。ここで、丸め方向は常に四捨五入である。例えば、計算結果が 1 2 3 4 . 5 6 だった場合に、NUMBER (4)、NUMBER (4 , - 2)、NUMBER (4 , 1) のそれぞれの指定に対する丸め結果は、以下の通りとなる。

【 0 1 5 1 】

NUMBER (4) → 1 2 3 4
NUMBER (4 , - 2) → 1 2 0 0
NUMBER (4 , 1) → エラー

最後の例でエラーとなるのは、計算結果である 1 2 3 4 . 5 6 を小数点 1 位まで表わすように丸めた結果である 1 2 3 4 . 6 が、4 桁の精度内に収まらないためである。

【 0 1 5 2 】

`triple - orac lenum 6 4` 形式においても、このような丸め処理を、エラー判定も含めて効率良く実現する必要がある。ここで用いることのできる演算器は、8 バイト幅のオペランドを 2 つの入力として、1 つの 8 バイト幅の数を入力する演算器である。丸め処理においても、このような演算器を前提とする。

【 0 1 5 3 】

そこで、`triple - orac lenum 6 4` で表現された数の丸め処理を、以下の 3 ステップで実現することにする。

【 0 1 5 4 】

1) 四捨五入が発生する桁位置のみ 5 があるような数を生成する。

【 0 1 5 5 】

2) `triple - orac lenum 6 4` 形式の数に、上で生成した数を加える。

【 0 1 5 6 】

3) 適切な桁位置で切捨てを行う。

まず、第 1 ステップのアルゴリズムについて述べる。以降、丸め対象数の `triple -`

10

20

30

40

50

o r a c l e n u m 6 4 表現を (a 0 , a 1 , a 2) とする。また、この組の最重要要素 a 0 の値は、

$$a0 = M * 100^e$$

で表わされるとする。また、上式の e を求めるための演算を e (a 0) と表すことにする。

【 0 1 5 7 】

第 1 ステップは、精度指定方法により、生成アルゴリズムが異なる。精度指定がない場合 (引数なしの N U M B E R 指定の場合) には、仮数部が 2 0 バイト以下となるように丸めが行われる必要がある。

【 0 1 5 8 】

精度指定時のアルゴリズムを記述するには、a 0 を 1 0 進表記で表した方が都合がよい。そこで、

$$a0 = M' * 10^e'$$

の形で表す。また、仮数部が $10 > |M'| \geq 0$ を満たすように正規化されているものとする。また、前と同様に、e' を求めるための演算を e' (a 0) と表す。

【 0 1 5 9 】

図 3 3 は、四捨五入が発生する桁位置のみ 5 があるような数を生成するアルゴリズムの例を示す図である。図 3 3 (a) 及び (b) には、1 0 進桁数による精度指定の場合のアルゴリズムが示される。これら 2 つのアルゴリズムは、いずれも 2 入力 1 出力型の演算器として実現可能である。図 3 3 (c) には、スケール (小数点からの相対位置) 指定の場合のアルゴリズムが示される。小数点からの相対位置を指定するので、a 0 に依存しない計算となる。この図 3 3 (c) に示すアルゴリズムは、図示した通りの数式をそのままプログラム化してもよいが、n の各値に対応するテーブルを用意しておいて、n をキーにテーブルを引くようなプログラムを用意してもよい。

【 0 1 6 0 】

スケール指定があった場合に、丸めた結果が指定精度に収まるか否かは、以下のように判定できる。N U M B E R (p , s) が指定された場合、まず、上述の精度指定の場合のアルゴリズムとスケール指定のアルゴリズムとを両方用いて、p _ d 及び p _ s の 2 つの値を計算する。

【 0 1 6 1 】

$$p_d = \text{get_comma5}(a0, \text{digits}=p)$$

$$p_s = \text{get_comma5}(\text{scale}=s)$$

このとき、 $|p_d| > |p_s|$ となった場合、すなわち p _ d の絶対値が p _ s の絶対値よりも大きい場合には、スケール指定で丸められた結果を表現するためには、精度が不足していることがわかる。

【 0 1 6 2 】

次に第 2 ステップでは、第 1 ステップで生成した数を、t r i p l e - o r a c l e n u m 6 4 で表現された数に加える。この加算には、図 2 5 に示したアルゴリズムが利用できる。

【 0 1 6 3 】

第 3 ステップでは、適切な位置で切り捨てを行う。ここでも、第 1 ステップで生成した数 p (精度指定の方式に応じた p _ d または p _ s の何れかの値) を利用することができる。この数 p は、四捨五入のために加算される数であり、丸めが発生する桁位置に関する情報を完全に含んでいる。そのため、t r i p l e - o r a c l e n u m 6 4 の各要素と p との 2 つのオペランドを入力として、各要素を適切に t r u n c a t e する演算を定義することができる。

【 0 1 6 4 】

第 2 ステップの計算結果を (b 0 , b 1 , b 2) とすると、丸めの第 3 段階の結果 (c 0 , c 1 , c 2) は、

$$c0 = \text{truncate}(b0, p)$$

```
c1 = truncate(b1, p)
c2 = truncate(b2, p)
```

となる。

【0165】

図34は、`get__comma5(precision)`を実現する回路構成の一例を示す図である。図34に示す回路は、精度 p レジスタ330、入力 X レジスタ331、内部形式変換回路332、先行ゼロ計数回路333、指数加算器334、レジスタ335及び336、セクタ337、外部形式変換回路338、及び出力 Z レジスタ339を含む。

【0166】

内部形式変換回路332により、入力を指数部及び仮数部に分割し、入力の値表現を内部形式に変換する。入力 X の指数と仮数をそれぞれ指数 X 、仮数 X とする。先行ゼロ計数回路333は、仮数 X を受け取り、仮数 X 中の先行ゼロの数を計数する。指数加算器334は、指数 $X + 1 - \text{精度 } p - \text{仮数 } X \text{の先行ゼロ計数値}$ を計算する。セクタ337は、指数加算器334の出力が奇数の場合にはレジスタ336の5000 - 00を選択し、指数加算器334の出力が偶数の場合にはレジスタ335の0500 - 00を選択する。

【0167】

指数加算器334から外部形式変換回路338へ供給される指数は、指数加算器334の出力が奇数の場合は当該指数の最下位ビットをゼロとし、指数加算器334の出力が偶数の場合はそのままとする。外部形式変換回路338は、内部形式変換回路332からの符号、指数加算器334からの指数、及びセクタ337からの仮数を外部形式の数に変換して、変換結果を出力 Z レジスタ339に出力する。

【0168】

図35は、`truncate`演算を実現する回路構成の一例を示す図である。図35の回路は、入力 X レジスタ340、`comma5`レジスタ341、内部形式変換回路342及び343、先行ゼロ計数回路344、マスク値生成回路345、マスク回路346、外部形式変換回路347、及び出力 Z レジスタ348を含む。

【0169】

内部形式変換回路342及び343により、入力を符号、指数部、及び仮数部に分割し、入力の値表現を内部形式に変換する。入力 X の符号、指数、及び仮数をそれぞれ符号 X 、指数 X 、及び仮数 X とする。入力`comma5`の指数と仮数をそれぞれ指数 c 及び仮数 c とする。

【0170】

先行ゼロ計数回路344は、仮数 c を受け取り、仮数 c 中の先行ゼロの数を計数する。マスク値生成回路345は、指数 X 、指数 c 、及び仮数 c の先行ゼロ計数値を入力として受け取り、これらの入力に応じてマスクデータを生成する。マスク回路346は、仮数 X をマスクデータに応じてマスクし、マスク後の値を仮数として出力する。外部形式変換回路347は、内部形式変換回路342からの符号 X 及び指数 X 並びにマスク回路346からの仮数を外部形式の数に変換して、変換結果を出力 Z レジスタ348に出力する。

【0171】

図36は、マスク値生成回路の構成の一例を示す図である。図36に示すマスク値生成回路345は、マスク桁演算回路350、デコーダ351、及びセクタ352 - 1乃至352 - 14を含む。マスク桁演算回路350は、指数 X 、指数 c 、及び先行ゼロ計数値 Lc を受け取り、マスク桁を演算する。マスク桁は、使用フォーマットの仮数の桁数を14とすると、 $14 + (\text{指数 } c - Lc) - \text{指数 } X$ で求められる。この値は、マスクデータの最下位桁から何桁目までがゼロに設定されるかを示す。このように計算されたマスク桁演算結果に基づいて、デコーダ351が、桁ごとのセレクト信号を生成する。デコーダ351が生成したセレクト信号は、14桁にそれぞれ対応するセクタ352 - 1乃至352 - 14に供給される。マスク桁演算結果が n の場合、下位から n 桁は0000側を選択するようにセレクト信号が生成される。マスク桁演算結果が0の場合は、全ての桁が111

10

20

30

40

50

1側を選択するようにセレクト信号が生成される。このセレクト信号に応じて、セクタ352-1乃至352-14が、1111又は0000の何れかのビット列を選択し、選択したビット列をマスクデータとして出力する。

【0172】

図37は、p__d及びp__sの絶対値大小比較エラー判定回路の構成の一例を示す図である。この回路は、p__sレジスタ360、p__dレジスタ361、内部形式変換回路362及び363、指数仮数演算回路364、セクタ365及び366、シフタ367及び368、符号演算器369、加算器370、コンプリメンタ372、コンプリメンタ373、及びエラーフラグレジスタ371を含む。

【0173】

内部形式変換回路362及び363により、入力を指数部、及び仮数部に分割し、入力の値表現を内部形式に変換する。入力p__sの指数、仮数をそれぞれ指数X、仮数Xとする。入力p__dの指数、仮数をそれぞれ指数Y、仮数Yとする。

【0174】

指数仮数演算回路364が、指数X及び指数Yと、仮数X及び仮数Yとを受け取る。指数仮数演算回路364は、指数Xと指数Yの大小比較をする。大小比較の結果に基づいて、指数仮数演算回路364は、指数の大きい側の仮数（第1の仮数）がシフタ367に入力され、且つ、指数の小さい側の仮数（第2の仮数）がシフタ368に入力されるように、セレクト信号を生成する。指数仮数演算回路364は、指数Xと指数Yとの差の絶対値と第1の仮数の先行ゼロ計数値とを比較し、前者の方が大きい場合は、後者をシフタ367の左シフト量として出力する。前者の方が小さい場合は、指数仮数演算回路364は、前者をシフタ367の左シフト量として出力する。

【0175】

指数仮数演算回路364は、指数Xと指数Yとの差の絶対値と第1の仮数の先行ゼロ計数値とを比較し、前者の方が大きい場合は、前者から後者を減算した値をシフタ368の右シフト量として出力する。前者の方が小さい場合は、指数仮数演算回路364は、ゼロをシフタ368の右シフト量として出力する。

【0176】

シフタ367は、入力されたシフト量に基づき、入力された仮数を左シフトする。シフタ368は、入力されたシフト量に基づき、入力された仮数を右シフトする。各シフトのシフト結果はコンプリメンタ372、コンプリメンタ373に入力される。

【0177】

コンプリメンタ372は入力された前述のセレクト信号が反転された信号により入力された左シフトの出力をコンプリメントするEOR回路（排他的論理和回路）である。コンプリメンタ373は入力された前述のセレクト信号により入力された右シフトの出力をコンプリメントするEOR回路（排他的論理和回路）である。各コンプリメンタの結果は加算器370に入力される。

【0178】

加算器370にキャリーが入力される。加算器370による加算の結果桁あふれが生じた場合は、符号演算器369にキャリーアウトが供給される。

【0179】

符号演算器369は、加算器370からキャリーアウトを受け取る。符号演算器369は、キャリーアウトの反転値が1であるとき、エラーフラグを1にする。それ以外の場合において、エラーフラグは0である。符号演算器369が生成するエラーフラグは、エラーフラグレジスタ371に格納される。

【0180】

図38は、上記の符号演算器の回路構成の一例を示す図である。図38(a)に示す符号演算器は、インバータ380を含む。この回路により、キャリーアウトの反転値が1のとき、エラーフラグが1になる。図38(b)に示す表は、p__dとp__sの絶対値大小比較エラー判定回路に入力されたp__dとp__sの絶対値の大小関係と、その場合に出力

10

20

30

40

50

される各信号の対応表である。ここで $|p_d|$ は p_d の絶対値である。 p_s についても同様である。

【0181】

図39は、Oracle-numberの長さを求める演算の一例を示す図である。前述の演算の結果として得られたtriple-oracelnunum64形式の数を、1つのOracle-numberとしてメモリに書き込む際には、このOracle-numberの長さを求める必要がある。Oracle-numberの長さを求めるには、図39に示されるようにすればよい。但し、length(aX)は、oracelnunum64形式での有効桁数を求める演算とする。a2が0であればOracle-numberの長さは短くなるし、更にa1が0であればOracle-numberの長さは更に短くなる。

10

【0182】

強い再正規化を施したtriple-oracelnunum64形式において、a0、a1、a2は、1つのOracle-numberの仮数部を7バイト、7バイト、6バイトの3つの部分に分割した各部を表現している。従って、基本的には、a0、a1、a2の仮数部を連結するだけで、Oracle-number表現が得られる。但し、a0、a1の長さが短い場合には、後続ゼロを拡張してからメモリに格納する必要がある。

【0183】

図40は、expand演算を実現する回路の構成の一例を示す図である。図40の回路は、入力Xレジスタ390、内部形式変換回路391、後続ゼロ計数回路392、桁セレクト演算回路393、及び出力Zレジスタ394を含む。

20

【0184】

内部形式変換回路391は、入力Xレジスタ390の格納値の仮数部を受け取り、内部形式の仮数部を出力する。後続ゼロ計数回路392は、内部形式の仮数部を受け取り、受け取った仮数部から後続ゼロの数を求め、後続ゼロの計数結果を基にした桁セレクトデータを出力する。桁セレクト演算回路393は、入力Xレジスタ390から格納値の符号部と仮数部とを受け取り、更に後続ゼロ計数回路392から桁セレクトデータを受け取る。符号と桁セレクトデータとに基づいて、桁セレクト演算回路393は、受け取った仮数又はoracelnunum64のゼロ(0x01または0x65)の何れかを桁毎に選択して出力する。後続ゼロ計数回路392において後続ゼロの部分であると判断された桁においては、ゼロが選択されて出力される。出力されたデータは出力Zレジスタ394に格納される。

30

【0185】

図41は、上記の後続ゼロ計数回路の構成の一例を示す図である。図41(a)に示すように、後続ゼロ計数回路は、変換回路400を含む。変換回路400は仮数を入力データとして受け取り、図41(b)に示すテーブルに従い入力データから出力データを生成する。この出力データが後続ゼロ計数値であり、2進数により計数値が表わされる。テーブルでは、一番右側のXはゼロ以外の値を表し、それ以外のXはドントケアである。0は計数対象となるゼロを表わす。

【0186】

40

図42は、桁セレクト演算回路の構成の一例を示す図である。図42に示す桁セレクト演算回路393は、デコーダ410及びセクタ411-1乃至411-14を含む。デコーダ410は、符号と後続ゼロ計数値とを受け取り、桁毎の選択信号である桁セレクト信号を生成する。デコーダ410が生成した桁セレクト信号は、例えば14桁にそれぞれ対応するセクタ411-1乃至411-14に供給される。後続ゼロ計数値がnの場合、下位からn桁は0x01又は0x65側を選択するように桁セレクト信号が生成される。このとき、符号が正を表す1のときは0x01が選択され、符号が負を表す0のときは0x65が選択される。下位より数えてn+1桁から上位の桁は、入力仮数がそのまま選択される。このようにして桁毎に選択された入力仮数、0x01、又は0x65が、仮数データとして出力される。

50

【 0 1 8 7 】

図 4 3 は、固定精度浮動小数点加減算器の構成の一例を示す図である。図 4 3 に示す固定精度浮動小数点加減算器は、図 5 に示す固定精度浮動小数点加減算器に対して、ここまでに説明した種々の演算の機能を纏めて付加することにより得られる回路であり、図 2 の演算回路 1 1 9 の一部分に相当する。ここで付加される種々の演算は、図 1 5 の `get_z` 演算、図 2 0 の `get_zz` 演算、図 3 0 の `scale_next` 演算、図 3 4 の `get_comma5` 演算、図 3 5 の `truncate` 演算、図 3 7 のエラー判定、及び図 4 0 の `expand` 演算を含む。図 4 3 に示す固定精度浮動小数点加減算器は、値レジスタ 4 5 0、入力 X レジスタ 4 5 1、入力 Y レジスタ 4 5 2、内部形式変換回路 4 5 3 及び 4 5 4、後続ゼロ計数回路 4 5 5、指数仮数マスク演算回路 4 5 6、セクタ 4 5 7 及び 4 5 8 を含む。図 4 3 に示す固定精度浮動小数点加減算器は、更に、シフタ 4 5 9 及び 4 6 0、桁セレクト演算回路 4 6 1、マスク回路 4 6 2、符号指数演算回路 4 6 3、絶対値加算器 4 6 4、正規化回路 4 6 5、セクタ 4 6 6 乃至 4 6 8、正規化回路 4 6 9 を含む。図 4 3 に示す固定精度浮動小数点加減算器は、更に、セクタ 4 7 0 及び 4 7 1、丸め回路 4 7 2、外部形式変換回路 4 7 3、セクタ 4 7 4 及び 4 7 5、エラーフラグレジスタ 4 7 6、及び出力 Z レジスタ 4 7 7 を含む。

【 0 1 8 8 】

図 4 3 に示す固定精度浮動小数点加減算器の各部は、前述の演算回路の対応する各部に相当する。例えば、後続ゼロ計数回路 4 5 5 及び桁セレクト演算回路 4 6 1 は、図 4 0 の `expand` 演算の後続ゼロ計数回路 3 9 2 及び桁セレクト演算回路 3 9 3 に相当する。また例えばマスク回路 4 6 2 は、図 3 5 の `truncate` 演算のマスク回路 3 4 6 に相当する。また例えば正規化回路 4 6 5 は、図 2 0 の `get_zz` 演算の正規化回路 2 7 0 に相当する。例えば正規化回路 4 6 9 は、図 1 5 の `get_z` 演算及び図 2 0 の `get_zz` 演算の正規化回路 2 3 4 に相当する。また例えばセクタ 4 6 8 は、図 3 4 の `get_comma5` 演算のセクタ 3 3 7 に相当する。また指数仮数マスク演算回路 4 5 6 及び符号指数演算回路 4 6 3 は、各演算回路の対応する回路部を纏めたものに相当する。これら回路部分の動作については、前述の各演算回路の対応する回路部分の動作と同様である。なお丸め回路 4 7 2 を通す必要のない演算もあるが、セクタの数を削減するために、この構成例では全ての演算結果を丸め回路 4 7 2 に通す形態としている。丸め処理の必要がない演算については、丸めモードを強制的にゼロ方向に設定することで、丸め回路 4 7 2 を通さなかった場合と同等の結果を得ることができる。

【 0 1 8 9 】

図 4 4 は、指数仮数マスク演算回路の構成の一例を示す図である。図 4 4 に示す指数仮数マスク演算回路 4 5 6 は、比較回路 4 8 0、絶対値加算器 4 8 1、セクタ 4 8 2 乃至 4 8 6、先行ゼロ計数回路 4 8 7 及び 4 8 8、加算器 4 9 1 及び 4 9 2、及びマスク生成回路 4 9 3 を含む。図 4 4 に示す指数仮数マスク演算回路 4 5 6 は更に、セクタ 4 9 4 乃至 4 9 6、及び加算器 4 9 7 を含む。

【 0 1 9 0 】

比較回路 4 8 0、絶対値加算器 4 8 1、先行ゼロ計数回路 4 8 7、セクタ 4 9 4 及び 4 9 6、及び加算器 4 9 2 は、図 6 に示す比較回路 1 5 1、絶対値加算器 1 5 2、先行ゼロ計数回路 1 5 6、セクタ 1 5 8 及び 1 5 7、及び加算器 1 5 5 に相当する。但し、絶対値加算器 4 8 1 は、指数 X 及び指数 Y に加え、各演算機能に応じた値を受け取り、所定の加減算を実行する。絶対値加算器 4 8 1 は、`get_z` 演算や `get_zz` 演算の場合には、指数 X と指数 Y の差の絶対値を計算する。また例えば `scale_next` 演算の場合であれば、絶対値加算器 4 8 1 は、指数 Y - 指数 X - `t(oracleenum64` の桁数) の演算結果をシフト量として出力する。また加算器 4 9 1 は、図 3 6 のマスク桁演算回路 3 5 0 の機能を実現し、指数 X、指数 `c(comma5` の指数)、及び先行ゼロ計数値 `Lc` を受け取り、マスク桁を演算する。マスク生成回路 4 9 3 は、図 3 6 のデコーダ 3 5 1 及びセクタ 3 5 2 - 1 乃至 3 5 2 - 1 4 に相当し、上記マスク桁に応じてマスクデータを生成する。また加算器 4 9 1 は更に、図 1 5 及び図 2 0 の指数仮数演算回路の機

能を実現し、（指数 X - 仮数 X の先行ゼロ計数値） - （指数 Y - 仮数 Y の先行ゼロ計数値）の絶対値が 14 以上であるか否かを判定する。この絶対値が 14 以上である場合、加算器 491 は、バイパス経路を選択するためのバイパスセレクト信号を生成する。

【 0 1 9 1 】

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【符号の説明】

【 0 1 9 2 】

- | | |
|-------|----------------|
| 1 1 0 | プロセッサ |
| 1 1 1 | メモリ |
| 1 1 2 | 2 次 キャ ッ シ ュ 部 |
| 1 1 3 | 1 次 キャ ッ シ ュ 部 |
| 1 1 4 | 制 御 部 |
| 1 1 5 | 演 算 部 |
| 1 1 6 | レ ジ ス タ |
| 1 1 7 | 演 算 制 御 部 |
| 1 1 8 | 演 算 器 |
| 1 1 9 | 演 算 回 路 |

10


【 図 1 】

Oracle-numberの具体例の表を示す図

[illegible]


【 図 2 】

コンピュータシステムの構成の一例を示す図




【図 3】

oraclenum64の構成を示す図




【図 4】

長さが9バイトのoraclenum64の構成を示す図




【図 5】

oraclenum64を直接演算対象とできる演算器の構成の一例




【図 6】

指数仮数演算回路の構成の一例を示す図




【図 7】

正規化回路の構成の一例を示す図




【図 8】

先行ゼロ計数回路の構成の一例を示す図




【図 9】

内部形式変換回路の構成の一例を示す図



【図 10】

外部形式変換回路の構成の一例を示す図



【図 11】

固定精度浮動小数点数加算の具体例を示す図

$$00012345000123 \times 10^2 + 01234567012345 \times 10^0 = 02469067024645 \times 10^0 \quad 190$$

(1) シフト

Ex:2 Lx:3 00012345000123 191

Ey:0 Ly:1 01234567012345 192

左シフト量 Ex-Ey=2

右シフト量=0

(2) 加算

Ex:0 01234500012300 193

Ey:0 01234567012345 192

(3) 正規化


Ez:0 02469067024645 194

(4) 演算結果

Ez:0 02469067024645 194


【図 12】

固定精度浮動小数点数加算の別の具体例を示す図




【図 13】

21バイト長のOracle-numberを3つの部分に分ける方法を示す図




【図 14】

分割された3つの仮数部にそれぞれ対応するoraclenum64数を生成する方法を示す図




【図 15】

get_z演算を実現する回路の構成の一例を示す図




【図 16】

get_z演算の具体例を示す図




【図 17】

get_z演算の別の具体例を示す図




【図 18】

get_z演算の更に別の具体例を示す図




【図 19】

2つの入力値の絶対値がフォーマットの桁数以上離れている場合の加算演算の例を示す図




【図 20】

get_zz演算を実現する回路の構成の一例を示す図




【図 2 1】

get_zz演算の具体例を示す図




【図 2 2】

get_zz演算の別の具体例を示す図




【図 2 3】

get_zz演算の更に別の具体例を示す図




【図 2 5】

triple=oracenum64とoracenum64の和を求める回路の一例を示す図



【図 2 4】

two_sumの回路図シンボルを示す図



【図 26】

triple_oracle_num64同士の和を求めるアルゴリズムを示す図

```


Accumulate(u, v, x)
(s, v) = Two_Sum(v, x)
(s, u) = Two_Sum(u, s)
if (u == 0){
    u = s
    s = 0
}
if (v == 0){
    v = u
    u = s
    s = 0
}
return (s, u, v)

Triple_Add(a0, a1, a2, b0, b1, b2)
(x[0], x[1], ..., x[5]) = merge_sort(a0, a1, a2, b0, b1, b2)
u = 0
v = 0
k = 0
i = 0
while ((k < 4) && (i < 6)){
    (s, u, v) = Accumulate(u, v, x[i])
    if (s != 0){
        c[k++] = s
    }
    i++
}
if (k < 3){ c[k+1] = v }
if (k < 4){ c[k] = u }
return renormalize(c[0], c[1], c[2], c[3])

```

【図 27】

オーバーラップを除去するための3つのtwo_sum演算子の接続を示す図



【図 28】

符号の揃ったPriestの再正規化の例を示す図

```

t0 = 1200 0000 0000 0000
t1 = -30 0000 0000 0000
t2 = 4 5600 0000 0000
t3 = -7

zz0≠0になるまで、t0, t1, t2をaccumulate

a0 = 1174 0000 0000 0000
z0 = 1174 0000 0000 0000
w0 = 0000 0000 0000 0000
zz0 = 5600 0000 0000

zz1≠0になるまで、w0, zz0, t3をaccumulate

a1 = 5599 0000 0000
z1 = 5600 0000 0000
w1 = 1 0000 0000
zz1 = -7

zz2≠0になるまで、w1, zz1をaccumulate

a2 = 9999 0000
z2 = 1 0000 0000
w2 = 1 0000
zz2 = -7

w2, zz2をaccumulate

a3 = 9993
z3 = 9993
w3 = 0
zz3 = 0

```

【図 29】

符号の揃ったPriestの再正規化された数の組から強い正規化された数の組を得る計算の一例を示す図

```


a0 = 1.230 x 10^(15)    [1230] 0000 0000 0000
a1 = 4.050 x 10^(8)     [4 050] 0000
a2 = 6.000 x 10^(4)     [6 000]

b0 = a0
    = 1.230 x 10^(15)    [1230] 0000 0000 0000
b1 = scale_next(a1, b0)
    = 0.004 x 10^(11)    [0004] 0000 0000
tmp = a1 - b1 + a2
    = 506 0000
b2 = scale_next(tmp, b1)
    = 0.506 x 10^(7)     [0506] 0000

```


【図 30】

量子化のためのscale_next(X, Y)演算を実現する回路構成の一例を示す図



【図 31】

仮数部を内部形式に変換せずにscale_next演算を行う回路の構成の一例を示す図



【図 32】

Oracle-DatabaseにおけるNUMBER型の3種類の精度指定方法を示す表

書式	説明
NUMBER	精度指定なし
NUMBER(precision)	桁数による精度指定。precision は 1 以上 38 以下
NUMBER(precision, scale)	桁数とスケール指定による丸め位置指定。scale は小数点以下何位まで表すかを示し、-84 以上 127 以下の値を指定可能

【図 33】

四捨五入が発生する桁位置のみ5があるような数生成するアルゴリズムの例を示す図

(a)

```
get_comma5(a0, digits=None)
    e = e(a0)
    r = 50 * 100^(e - 20)
    return r
```

(b)


```
get_comma5(a0, digits=d)
    e' = e'(a0)
    r = 5 * 10^(e' - d)
    return r
```

(c)

```
get_comma5(scale=n)
    r = 5 * 10~(n+1)
    return r
```


【図 3 4】

get_comma5演算を実現する回路構成の一例を示す図




【図 3 5】

truncate演算を実現する回路構成の一例を示す図




【図 3 6】

マスク値生成回路の構成の一例を示す図




【図 3 7】

p_d及びp_sの大小比較エラー判定回路の構成の一例を示す図



【図 38】

符号演算器の回路構成の一例を示す図



【図 39】

Oracle-numberの長さを求める演算の一例を示す図


```

get_oracle_num_length(a0, a1, a2)
{
  if (a2 != 0){
    l = 14 + min(7, length(a2))
  } else if (a1 != 0){
    l = 7 + length(a1)
  } else {
    l = length(a0)
  }
  return l
}

```


【図 40】

expand演算を実現する回路の構成の一例を示す図




【図 41】

後続ゼロ計数回路の構成の一例を示す図




【図 4 2】

桁セレクト演算回路の構成の一例を示す図




【図 4 3】

固定精度浮動小数点加減算器の構成の一例を示す図



【図 4 4】

指数仮数マスク演算回路の構成の一例を示す図



【手続補正書】

【提出日】平成24年1月10日(2012.1.10)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0149

【補正方法】変更

【補正の内容】

【0149】

以下に、`triple-oracenum64`形式に対する丸め処理を考える。ここでは、丸め処理対象である`triple-oracenum64`形式の数の組(a_0 , a_1 , a_2)は再正規化されていることを前提とする。なおこの前提条件は、符号の揃った Priest の再正規化及び強い再正規化の何れであってもよい。

フロントページの続き

(72)発明者 北村 健一

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内