



(12) 发明专利

(10) 授权公告号 CN 101464937 B

(45) 授权公告日 2011.07.27

(21) 申请号 200710300172.0

(22) 申请日 2007.12.19

(73) 专利权人 晨星半导体股份有限公司

地址 中国台湾新竹县

(72) 发明人 陈建盛

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 王志森

(51) Int. Cl.

G06K 7/00 (2006.01)

(56) 对比文件

CN 1249091 A, 2000.03.29, 全文.

US 2006/0187031 A1, 2006.08.24, 全文.

JP 2005-354685 A, 2005.12.22, 全文.

US 2004/0021591 A1, 2004.02.05, 全文.

审查员 慈丽雁


权利要求书 3 页 说明书 4 页 附图 2 页

(54) 发明名称

解调制模块、使用其的射频识别处理模块以及相关方法

(57) 摘要

一种解调制模块，包含：一处理单元，用以产生一控制信号；以及一解调制器，耦接至该处理单元并存储有多个相关系数掩模，用以接收一数据信号并根据该控制信号自该多个相关系数掩模中选择至少其一，且根据该数据信号与该被选择的相关系数掩模产生一解调制信号，并传送该解调制信号至该处理单元。



1. 一种解调制模块,包含 :

一处理单元,用以产生一控制信号;以及

一解调制器,耦接至该处理单元并存储有多个相关系数掩模,用以接收一数据信号并根据该控制信号自该多个相关系数掩模中选择至少其一,且根据该数据信号与该被选择的相关系数掩模产生一解调制信号,并传送该解调制信号至该处理单元,

其中该解调制器包含 :

一存储单元,耦接至该处理单元,用以存储该多个相关系数掩模;

一锁存器,用以锁存该数据信号的一部份以形成一第一数据组;

一第一相关性判断单元,耦接至该锁存器以及该存储单元,用以根据该多个相关系数掩模中一第一相关系数掩模判断该第一数据组与该第一相关系数掩模的相关程度以输出一第一判断值;

一第二相关性判断单元,耦接至该锁存器以及该存储单元,用以根据该多个相关系数掩模中一第二相关系数掩模判断该第一数据组与该第二相关系数掩模的相关程度以输出一第二判断值;以及

一比较器,用以比较该第一判断值和该第二判断值来产生一相对应数据,且该相对应数据作为该解调制信号。

2. 如权利要求 1 所述的解调制模块,使用在一无线射频识别系统。

3. 如权利要求 1 所述的解调制模块,其中该多个相关系数掩模分别对应于不同的通信协定。

4. 如权利要求 1 所述的解调制模块,其中该解调制器还包含 :

一数据分组器,用以综合多个该相对应数据以形成一特定大小的一第二数据组作为该解调制信号,并提供该第二数据组给该处理单元。

5. 如权利要求 1 所述的解调制模块,其中该第一数据组还包含一辅助判断区和一数据区,该存储单元还存储多个辅助判断掩模,该第一相关性判断单元或该第二相关性判断单元还依据该多个辅助判断掩模其中的一特定辅助判断掩模判断该辅助判断区与该特定辅助判断掩模的相关程度以决定该数据区的位置。

6. 如权利要求 5 所述的解调制模块,该存储单元还存储一阈值参数,且该第一相关性判断单元或该第二相关性判断单元还依据该阈值参数来判断该第一和该第二判断值是否有效。

7. 如权利要求 1 所述的解调制模块,其中该第一相关性判断单元与该第二相关性判断单元为一加法器或一乘法器。

8. 一种射频识别处理模块,包含 :

一天线,用以接收一射频信号;

一射频前端模块,用以将该射频信号转换成一数字信号;

一处理单元,用以产生一控制信号;以及

一解调制器,耦接至该处理单元并存储有多个相关系数掩模,用以接收该数字信号并根据该控制信号自该多个相关系数掩模中选择至少其一,并利用被选择的该相关系数掩模解调制该数字信号以产生一解调制信号,并传送该解调制信号至该处理单元,

其中该解调制器包含 :

一存储单元,耦接至该处理单元,用以存储该多个相关系数掩模;

一锁存器,用以锁存该数字信号的一部份以形成一第一数据组;

一第一相关性判断单元,耦接至该锁存器以及该存储单元,用以根据该多个相关系数掩模中一第一相关系数掩模判断该第一数据组与该第一相关系数掩模的相关程度以输出一第一判断值;

一第二相关性判断单元,耦接至该锁存器以及该存储单元,用以根据该多个相关系数掩模中一第二相关系数掩模判断该第一数据组与该第二相关系数掩模的相关程度以输出一第二判断值;以及

一比较器,用以比较该第一判断值和该第二判断值来产生一相对应数据以作为该解调制信号。

9. 如权利要求 8 所述的射频识别处理模块,其中该多个相关系数掩模分别对应于不同的通信协定。

10. 如权利要求 8 所述的射频识别处理模块,其中该解调制器还包含:

一数据分组器,用以综合多个该相对应数据以形成一特定大小的一第二数据组作为该解调制信号,并提供该第二数据组给该处理单元。

11. 如权利要求 8 所述的射频识别处理模块,其中该第一数据组还包含一辅助判断区和一数据区,该存储单元还存储多个辅助判断掩模,该第一相关性判断单元或该第二相关性判断单元还依据该多个辅助判断掩模中的一特定辅助判断掩模判断该辅助判断区与该特定辅助判断掩模的相关程度以决定该数据区的位置。

12. 如权利要求 11 所述的射频识别处理模块,该存储单元还存储一阈值参数,且该第一相关性判断单元或该第二相关性判断单元还依据该阈值参数来判断该第一和该第二判断值是否有效。

13. 如权利要求 8 所述的射频识别处理模块,其中该第一相关性判断单元与该第二相关性判断单元为一加法器或一乘法器。

14. 一种解调制方法,包含:

(a) 提供多个相关系数掩模;

(b) 接收一数据信号;

(c) 自该多个相关系数掩模中选择至少其一;以及

(d) 根据该数据信号与该被选择的相关系数掩模产生一解调制信号,其中该(d)步骤包含:

(d1) 锁存该数据信号的一部份以形成一第一数据组;

(d2) 根据该多个相关系数掩模中一第一相关系数掩模判断该第一数据组与该第一相关系数掩模的相关程度并输出一第一判断值;

(d3) 根据该多个相关系数掩模中一第二相关系数掩模判断该第一数据组与该第二相关系数掩模的相关程度并输出一第二判断值;以及

(d4) 比较该第一判断值和该第二判断值来产生一相对应数据以作为该解调制信号。

15. 如权利要求 14 所述的解调制方法,使用在一无线射频识别系统。

16. 如权利要求 14 所述的解调制方法,其中该多个相关系数掩模分别对应于不同的通信协定。

17. 如权利要求 14 所述的解调制方法,还包含：
综合多个该相对应数据以形成一特定大小的至少一第二数据组作为该解调制信号。
18. 如权利要求 14 所述的解调制方法,其中该第一数据组还包含一辅助判断区以及一数据区,且该解调制方法还提供多个辅助判断掩模,该解调制方法还包含：
依据该多个辅助判断掩模其中的一特定辅助判断掩模判断该辅助判断区与该特定辅助判断掩模的相关程度以决定该数据区的位置。
19. 如权利要求 18 所述的解调制方法,还包含有：
提供一阈值参数；
依据该阈值参数以及该辅助判断区与该特定辅助判断掩模的相关程度来判断该第一和该第二判断值是否有效。
20. 如权利要求 14 所述的解调制方法,其中该步骤 (d2) 或 (d3) 使用一加法器或一乘法器。

解调制模块、使用其的射频识别处理模块以及相关方法

技术领域

[0001] 本发明有关于一种解调制模块、使用该解调制模块的射频识别处理模块以及相关方法，特别有关于使用相关系数掩模以将数据信号转换成相对应数据的解调制模块、使用该解调制模块的射频识别处理模块以及相关方法。

背景技术

[0002] 在射频识别 (RFID) 处理系统内，由天线接收的射频信号在经过射频前端模块处理后会需要执行解码（或解调制）的操作，解码操作可利用软件或硬件的方式来施行。使用软件的话，其好处在于较有灵活性，可配合不同的通信协定，但其缺点在于速度较慢且需要功能较强的处理器，因此成本较高。而且，当射频信号的工作周期 (duty cycle) 较差且有较长的处理时间时，可能会有较高的分组错误率 (packet error rate, PER)。

[0003] 若使用硬件的方法，则可以增加处理速度，但因为其结构固定，故没有灵活性，无法配合多种通信协定。

发明内容

[0004] 因此，本发明提出一种解调制模块，其利用多个对应于不同通信协定的相关系数掩模以将数据信号转换成相对应数据，以达成并用软件硬件以解调制数据信号的目的。

[0005] 本发明的实施例公开了一种解调制模块，包含：一处理单元，用以产生一控制信号；以及一解调制器，耦接至该处理单元并存储有多个相关系数掩模 (correlative coefficient mask)，用以接收一数据信号并根据该控制信号自该多个相关系数掩模中选择至少其一，且根据该数据信号与该被选择的相关系数掩模产生一解调制信号，并传送该解调制信号至该处理单元。其中该解调制器包含：一存储单元，耦接至该处理单元，用以存储该多个相关系数掩模；一锁存器，用以锁存该数据信号的一部份以形成一第一数据组；一第一相关性判断单元，耦接至该锁存器以及该存储单元，用以根据该多个相关系数掩模中一第一相关系数掩模判断该第一数据组与该第一相关系数掩模的相关程度以输出一第一判断值；一第二相关性判断单元，耦接至该锁存器以及该存储单元，用以根据该多个相关系数掩模中一第二相关系数掩模判断该第一数据组与该第二相关系数掩模的相关程度以输出一第二判断值；以及一比较器，用以比较该第一判断值和该第二判断值来产生一相对应数据，且该相对应数据作为该解调制信号。

[0006] 本发明的另一实施例公开了一种射频识别处理模块，包含：一天线，用以接收一射频信号；一射频前端模块，用以将该射频信号转换成一数字信号；一处理单元，用以产生一控制信号；以及一解调制器，耦接至该处理单元并存储有多个相关系数掩模，用以接收该数字信号并根据该控制信号自该多个相关系数掩模中选择至少其一，并利用被选择的该相关系数掩模解调制该数字信号以产生一解调制信号，并传送该解调制信号至该处理单元。其中该解调制器包含：一存储单元，耦接至该处理单元，用以存储该多个相关系数掩模；一锁存器，用以锁存该数字信号的一部份以形成一第一数据组；一第一相关性判断单元，耦接至

该锁存器以及该存储单元,用以根据该多个相关系数掩模中一第一相关系数掩模判断该第一数据组与该第一相关系数掩模的相关程度以输出一第一判断值;一第二相关性判断单元,耦接至该锁存器以及该存储单元,用以根据该多个相关系数掩模中一第二相关系数掩模判断该第一数据组与该第二相关系数掩模的相关程度以输出一第二判断值;以及一比较器,用以比较该第一判断值和该第二判断值来产生一相对应数据以作为该解调制信号。

[0007] 本发明的又一实施例公开了一种解调制方法,包含:提供多个相关系数掩模;接收一数据信号;自该多个相关系数掩模中选择至少其一;以及根据该数据信号与该被选择的相关系数掩模产生一解调制信号。其中根据该数据信号与该被选择的相关系数掩模产生一解调制信号的步骤包含:锁存该数据信号的一部份以形成一第一数据组;根据该多个相关系数掩模中一第一相关系数掩模判断该第一数据组与该第一相关系数掩模的相关程度并输出一第一判断值;根据该多个相关系数掩模中一第二相关系数掩模判断该第一数据组与该第二相关系数掩模的相关程度并输出一第二判断值;以及比较该第一判断值和该第二判断值来产生一相对应数据以作为该解调制信号。

[0008] 通过上述的实施例,可使系统配合多个通信协定,且可运用成本较低的运算单元,以降低整体电路的运算成本。

附图说明

[0009] 图 1 表示根据本发明的实施例的射频识别处理模块的方块图。

[0010] 图 2 表示本发明的实施例的解调制器的详细结构图。

[0011] 图 3 表示本发明的实施例的解调制器的操作示意图。

[0012] 主要元件符号说明

[0013] 100 射频识别处理模块

[0014] 101 解调制模块

[0015] 103 天线

[0016] 105 射频前端模块

[0017] 107 解调制器

[0018] 109 处理单元

[0019] 201 存储单元

[0020] 203 锁存器

[0021] 205 第一相关性判断单元

[0022] 207 第二相关性判断单元

[0023] 209 比较器

具体实施方式

[0024] 在说明书及权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求当中所提及的「包含」为一开放式的用语,故应解释成「包含但不限于」。以外,「耦接」一词在此包含任何直接及间接的电气连接手

段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。

[0025] 图 1 表示根据本发明的实施例的射频识别处理模块 100 的方块图。如图 1 所示,射频识别处理模块 100 包含一解调制模块 101、一天线 103、一射频前端模块 105,其中解调制模块 101 包含一解调制器 107 以及一处理单元 109。天线 103 用以接收一射频信号 RF,然后射频前端模块 105 用以将射频信号 RF 转换成一数字信号 DS。处理单元 109 用以产生一控制信号 CS。解调制器 107 存储有多个相关系数掩模 (correlative coefficient mask),用以接收数字信号 DS 并根据控制信号 CS 自相关系数掩模中选择至少其一,并利用被选择的相关系数掩模解调制数字信号 DS 以产生一解调制信号 DMS,并传送解调制信号 DMS 至处理单元 109 以执行后续处理。在一实施例中,多个相关系数掩模可分别对应于不同的通信协定的编 / 解码方式,如 NRZ(Non-Return toZero)、Manchester 等。

[0026] 图 2 表示本发明的实施例的解调制器 107 的详细功能方块图。如图 2 所示,解调制器 107 包含 :一存储单元 201、一锁存器 203、一第一相关性判断单元 205、一第二相关性判断单元 207 以及一比较器 209。存储单元 201 用以存储相关系数掩模并根据控制信号 CS 分别提供一第一相关系数掩模 M_1 给第一相关性判断单元 205 和一第二相关系数掩模 M_2 给第二相关性判断单元 207。锁存器 203 用以锁存数字信号 DS 的全部或一部份以形成一第一数据组 DG_1 。第一相关性判断单元 205 用以根据第一相关系数掩模 M_1 判断第一数据组 DG_1 与第一相关系数掩模 M_1 的相关程度以输出第一判断值 CR_1 。第二相关性判断单元 207 用以根据第二相关系数掩模 M_2 判断第一数据组 DG_1 与第二相关系数掩模 M_2 的相关程度以输出一第二判断值 CR_2 。比较器 209 用以比较第一判断值 CR_1 和第二判断值 CR_2 来产生一相对应数据 CD,且此相对应数据 CD 可作为解调制信号 DMS。

[0027] 其中,第一相关性判断单元 205 或第二相关性判断单元 207 可为相关器 (correlator),其可为一乘法器或一加法器。如本领域技术人员所熟知,相关器利用具有特定数据格式的比较数据 (此实施例中为相关系数掩模) 来比较输入的数据,当输入数据符合特定数据格式时,便会产生较大的输入结果。具体来说,若相关器为一乘法器,便使用具有特定数据格式的相关系数掩模来跟输入数据相乘,如本领域技术人员所熟知,当输入数据跟相关系数掩模完全一样时,便可产生最大的值,亦即代表有最大的相关性。若相关器为一加法器,则相关系数掩模的数据会是特定数据格式的反相 (也就是,若特定数据格式为 1001,则相关系数掩模为 0110),如本领域技术人员所熟知,当输入数据完全跟相关系数掩模完全相反时,两者相加便可产生最大的值,亦即代表有最大的相关性。因此,当采用不同的编 / 解码方式时,便可用与编 / 解码方式相对应的相关系数掩模来判断数据和相关系数掩模的相关性,然后再根据这些相关性将输入数据转换成另一种数据形态。

[0028] 解调制器 107 可还包含一数据分组器 211(packer),用以综合多个相对应数据以形成一特定大小 (例如 8/16/32 bits) 的一第二数据组 DG_2 作为解调制信号 DMS,并提供第二数据组 DG_2 给处理单元 109。因此,若有数据分组器 211 则第二数据组 DG_2 便为解调制信号 DMS,若无数据分组器 211,则相对应数据 CD 便为解调制信号 DMS。

[0029] 除此之外,一般的数据组都会包含一辅助判断区和数据区,辅助判断区通常纪录数据量或是数据起始位置等,例如帧同步 (frame sync) 区或首部 (header) 区。因此,存储单元 201 可还存储多个辅助判断掩模 FM,而第一相关性判断单元 205 或第二相关性判断单

元 207 还可依据辅助判断掩模 FM 其中的一特定辅助判断掩模判断辅助判断区与特定辅助判断掩模的相关程度以辅助产生第一判断值 CR₁ 或第二判断值 CR₂。具体而言,当相关器根据特定辅助判断掩模判断出辅助判断区时,便可确定出数据区的所在位置,如此便可确定跟相关系数掩模进行对比的是数据区而不是噪声,可避免编解码时的误差。

[0030] 而且,存储单元 201 还存储一阈值参数 FT,且第一相关性判断单元 205 或第二相关性判断单元 207 还依据阈值参数 FT 来辅助产生第一判断值 CR₁ 或第二判断值 CR₂。具体而言,阈值参数 FT 提供一阈值,当第一判断值 CR₁ 或第二判断值 CR₂ 未达到此阈值时,则表示其为噪声或不需要的数据,因此会被认定成无效的判断值,不会用以做为数据转换的根据。须注意的是,根据本发明的实施例的解调制模块可使用在射频识别之外的系统,此情况下,输入解调制模块的数字信号 DS 可为任何数据信号。

[0031] 图 3 表示本发明的实施例的解调制器的操作示意图。如图 3 所示,利用一相关性判断单元(此例为一加法器)比较一数据组以及掩模。图 3 中的数据组 DG₁₁ 对应 Data0,因此其会与对应 Data0 的相关系数掩模有较大的相关性而与对应 Data1 的相关系数掩模有较小的相关性,而后续的比较器 209 比较出数据组 DG₁₁ 与对应 Data0 的相关系数掩模有较大的相关性后,亦会将数据组 DG₁₁ 转成 Data0(即上述的相对应数据)。同样的,图 3 中的数据组 DG₁₂ 对应 Data1,因此其会与对应 Data1 的相关系数掩模有较大的相关性而与对应 Data0 的相关系数掩模有较小的相关性,而后续的比较器 209 比较出数据组 DG₁₂ 与对应 Data1 的相关系数掩模有较大的相关性后,亦会将数据组 DG₁₂ 转成 Data1。而辅助判断掩模用以跟辅助判断区进行比较,以辅助判断数据区的位置所在。而在此例中,相关系数掩模或辅助判断掩模 64' h3333_3333_FFFF_FFFF 前端的 64' 表示 64 位,而 h 表示其以 16 位的方式呈现。因此实际用以比对的是 3333_3333_FFFF_FFFF 这段数据。此外,图 3 中所举的掩模范例 64' h3333_3333_FFFF_FFFF、64' hFFFF_FFFF_3333_3333 遵循 ISO14443A 的编 / 解码规定,但并不表示本发明限定于此。

[0032] 通过上述的实施例,可使系统配合多个通信协定,且可运用成本较低的运算单元,以降低整体电路的运算成本。

[0033] 以上所述仅为本发明的较佳实施例,凡依本发明权利要求所进行的等效变化与修改,皆应属本发明的涵盖范围。




图 1




图 2




图 3