

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第3840164号  
(P3840164)

(45) 発行日 平成18年11月1日(2006.11.1)

(24) 登録日 平成18年8月11日(2006.8.11)

(51) Int.C1.

F 1

<b>H01J</b>	<b>9/02</b>	<b>(2006.01)</b>	H01J	9/02	E
<b>H01J</b>	<b>1/316</b>	<b>(2006.01)</b>	H01J	1/30	E
<b>H01J</b>	<b>29/04</b>	<b>(2006.01)</b>	H01J	29/04	
<b>H01J</b>	<b>31/12</b>	<b>(2006.01)</b>	H01J	31/12	C

請求項の数 1 (全 19 頁)

(21) 出願番号	特願2002-263504 (P2002-263504)
(22) 出願日	平成14年9月10日 (2002.9.10)
(65) 公開番号	特開2003-178667 (P2003-178667A)
(43) 公開日	平成15年6月27日 (2003.6.27)
審査請求日	平成17年5月26日 (2005.5.26)
(31) 優先権主張番号	特願2001-291014 (P2001-291014)
(32) 優先日	平成13年9月25日 (2001.9.25)
(33) 優先権主張国	日本国 (JP)

(73) 特許権者	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(74) 代理人	100096828 弁理士 渡辺 敏介
(74) 代理人	100110870 弁理士 山口 芳広
(72) 発明者	山田 修嗣 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内
(72) 発明者	目黒 忠靖 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内

最終頁に続く

(54) 【発明の名称】電子源の製造方法

## (57) 【特許請求の範囲】

## 【請求項 1】

基板上に、室温における0.4wt%フッ化水素アンモニウム水溶液(NH<sub>4</sub>-HF<sub>2</sub>)でのエッチングレートが150nm/min以下である、SiO<sub>2</sub>層を形成する工程と、前記SiO<sub>2</sub>層上に複数の電子放出素子を形成する工程と、を有する電子源の製造方法であって、

前記SiO<sub>2</sub>層を形成する工程は、前記基板上にSiO<sub>2</sub>を主成分とする層を形成し、当該層を480以上 の温度で2時間以上加熱処理することを含むことを特徴とする電子源の製造方法。

## 【発明の詳細な説明】

## 【0001】

## 【発明の属する技術分野】

本発明は、電子源形成用基板上に複数の電子放出素子等を配してなる電子源の製造方法に関する。

## 【0002】

## 【従来の技術】

従来より、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子を用いた2種類のものが知られている。冷陰極電子放出素子には、電界放出型(以下、「FE型」という。)、金属/絶縁層/金属型(以下、「MIM型」という。)や表面伝導型電子放出素子等がある。

## 【0003】

F E型の例としては、W . P . Dyke & W . W . Dolan , " Field emission " , Advance in Electoron Physics , 8 , 89 ( 1956 ) あるいは C . A . Spindt , " Physical Properties of Thin - Film Field Emission Cathodes with Molybdenum Cones " , J . Appl . Phys . , 47 , 5248 ( 1976 ) 等に開示されたものが知られている。

## 【0004】

表面伝導型電子放出素子型の例としては、M . I . Elinson , Recio Eng . Electron Phys . , 10 , 1290 , ( 1965 ) 等に開示されたものがある。表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に並行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面導電型電子放出素子としては、前記エリンソン等による  $\text{SnO}_2$  薄膜を用いたもの、Au薄膜によるもの [ G . Dittmer : " Thin Solid Films " , 9 , 317 ( 1972 ) ] 、  $\text{In}_2\text{O}_3 / \text{SnO}_2$  薄膜によるもの [ M . Hartwell and C . G . Fonstad : " IEEE Trans . ED Conf . " 519 ( 1975 ) ] 、カーボン薄膜によるもの [ 荒木久他 : 真空、第26巻、第1号、22頁 ( 1983 ) ] 等が報告されている。

## 【0005】

上記のような電子放出素子を、基板上に配置して構成された電子源を、内部を真空に保持した外囲器中に保持して利用する為には、該電子源と外囲器、その他の部材を接合する必要がある。この接合は、フリットガラスを用いて加熱、融着して行うのが一般的である。このときの加熱温度は、400 ~ 500 度が典型的で、時間は外囲器の大きさなどによって異なるが、10分 ~ 1時間程度が典型的である。

## 【0006】

なお、外囲器の材質としては、フリットガラスによる接合が容易で確実であるという点と比較的安価であるという点から、青板ガラスを用いることが好ましい。また、Naの一部をKに置換して歪み点を上昇させた高歪み点ガラスもフリット接続が容易であるため、好ましく用いることができる。また、上記電子源の基板に関してもその材質は、外囲器との接合の確実性から、同様に青板ガラス、あるいは上記高歪み点ガラスを用いることが好ましい。

## 【0007】

しかし、以上述べたような構成で表面伝導型電子放出素子を作製した場合に、青板ガラスには成分としてアルカリ元素金属、特にNaが  $\text{Na}_2\text{O}$  として大量に含有されている。Na元素は熱による拡散が生じ易いため、プロセス中で高温にさらされると、青板ガラス上に形成された各種部材、特に、電子放出素子を構成する部材中にNaが拡散し、その特性を劣化させる場合がある。

## 【0008】

また、上記のようなNaによる影響は、電子源の基板として上述の高歪み点ガラスを用いた場合、Na含有量が少ない分、程度は緩和されるが、やはり経時変化など実用上十分な電子放出特性を持った素子を作製することはできない。

## 【0009】

以上のようなナトリウムの影響を低減する手段として、例えば、特開平10-241550号公報、EP-A-850892号公報には、Naを含有する基板の少なくとも電子放出素子が配置される側の表層領域の該Naを含有濃度が、他の領域よりも小さくなっている電子源形成用の基板、更には、リン含有層を有する電子源形成用の基板が開示されている。

## 【0010】

また、より効果的にNa拡散をブロックする方法として、SiNやCNなどの非常に硬度の高い窒化膜を形成する方法があるが、スパッタなどの真空成膜によるもので一般的にコ

10

20

30

40

50

ストが高くなってしまう。

【0011】

また、特開2000-215789号公報には、基板上にNaプロック層として、導電性酸化物を含む層と、 $\text{SiO}_2$ を含む層の二層を形成することによってNaをプロックすることができる事が開示されている。

【0012】

更に、特開平09-293448号公報などにもあるように、電子放出素子が接する電子源基板の最表面は $\text{SiO}_2$ で覆われていることが、電子放出特性の安定性などの観点から有利であることも分かってきた。

【0013】

10

【発明が解決しようとする課題】

そこで本発明者らは、ナトリウム拡散防止層として様々なものを用意し、後に詳しく記述するように、素子膜の形成、フォーミング、活性化工程を行い、その電子放出特性を詳細に調べた。

【0014】

活性化工程とは、この工程により、素子電流 $I_f$ 、放出電流 $I_e$ が、著しく増加させる工程である。活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、電子放出素子部にパルスの印加を繰り返すことで行うことができる。なお、パルス幅、パルス間隔、パルス波高値などは、適宜設定される。活性化工程は、素子電流 $I_f$ と放出電流 $I_e$ を測定しながら、適宜行う。

20

【0015】

その結果、いくつかの種類の基板においては、素子電流 $I_f$ 、放出電流 $I_e$ の増加速度が遅かったり（活性化に時間がかかる）、いくら時間をかけても最終的に到達する $I_f$ の値が低い、また、その再現性が悪いなど問題のあることが分かった。

【0016】

これでは、実際に表示装置として用いた場合に、画素ごとの電子放出量にばらつきが生じ、輝度ムラ、色ムラ、表示ムラができてしまい、とても高品位な画像を表示することはできない。

【0017】

そこで本発明の目的は、上記問題を解決するためになされたものであり、低コストで、電子放出素子の電子放出特性の経時的变化が低減され、かつその電子放出特性のばらつきを大幅に低減することができる電子源の製造方法を提供することにある。

30

【0018】

【課題を解決するための手段】

上記の目的を達成すべく、本発明の電子源の製造方法は、基板上に、室温における0.4wt%フッ化水素アンモニウム水溶液( $\text{NH}_4 - \text{HF}_2$ )でのエッチングレートが $150 \text{ nm/min}$ 以下である、 $\text{SiO}_2$ 層を形成する工程と、前記 $\text{SiO}_2$ 層上に複数の電子放出素子を形成する工程と、を有する電子源の製造方法であって、

前記 $\text{SiO}_2$ 層を形成する工程は、前記基板上に $\text{SiO}_2$ を主成分とする層を形成し、当該層を480以上的温度で2時間以上加熱処理することを含むことを特徴とする。

40

【0029】

【発明の実施の形態】

以下、本発明の好適な実施の形態を説明するが、本発明は本実施形態に限るものではない。

【0030】

本発明において、電子放出素子が配される電子源形成用基板は、Naを含有する基板（青板ガラス、高歪点ガラスなど）及び無アルカリガラスなどのすべてを対象とするものであるが、好ましくは主成分として $\text{SiO}_2$ を50~85重量%、Naを0~17重量%含有するガラス基板である。

【0031】

50

また、活性化時の  $I_f$ 、 $I_e$  の増加速度は第一には、活性化工程の雰囲気ガス（種類、濃度、コンタミガスなど）に依存していることは分かっているが、現在問題としているのは、例えそれらを同一にそろえてもなお残る不均一性である。

#### 【0032】

本発明者らは、この原因を雰囲気ガス以外にも有るのではないかと考え、基板の種類を多く変え、その表面粗さ、表面エネルギー、硬度、密度、緻密性などのデータと、電子放出特性との相関を蓄積し、鋭意検討した。その結果、この  $I_e$ 、 $I_f$  の増加速度は電子放出素子が形成される基板の表面の  $SiO_2$  を含有する層のフッ化水素アンモニウム水溶液 ( $NH_4 - HF_2$ ) でのエッチングレートに大きく依存していることを突き止めた。この  $I_e$ 、 $I_f$  の増加速度とエッチングレートとの関係についての解明には、いまだ不明な部分も多いが、我々は、活性化時に電子放出部直下の  $SiO_2$  層が掘られる（削れる）こと、この掘られ具合と素子特性に相関があることを確認しており、よって、活性化工程の成否と  $SiO_2$  層の膜質、特にエッチング特性に強い相関があると考えている。10

#### 【0033】

そして、この考えを裏付けるように、この値が大きいもの、すなわちエッチングレートが大きいものほど活性化時の  $I_f$  の増加速度が遅い傾向があり、かつデータのばらつきの範囲が広く、再現性の悪いことが分った。

#### 【0034】

上述のとおり、このエッチングレートの値と、電子源の電子放出特性の相関に関しては、物理的な解明は未ではある。しかし、表面エネルギー（水との接触角）、硬度、密度データなどで殆ど差のない基板であっても、このエッチングレートが大きく違う基板においては到達  $I_f$  値などの電子源特性が大きく違う場合があることが分っている。そして、活性化工程で  $SiO_2$  層が掘られるという現象から、本発明者らは、電子が放出されるほんの数十 nm 近傍の  $SiO_2$  の膜質が効いているのではないかと考えている。前述したように、フッ酸によるエッチングレートが遅く、すなわち膜の緻密さが増していくことによってこの数十 nm の範囲での  $SiO_2$  膜の膜質の均一性が向上していくのではないかと考えている。20

#### 【0035】

また、具体的にこのエッチングレートを遅くする手段としては、 $SiO_2$  を主成分とする層をできるだけ高温で、できれば 500 以上で長い時間 10 時間以上焼成することが挙げられる。また、シリコンアルコキシドを加水分解することによって得られたシリカゾルから  $SiO_2$  層を形成する場合には、ゾル膜を乾燥させる時のプロセス条件、及びシリカゾルを溶解させる溶媒組成によっても非常に大きくエッチングレートを変化させることができることを明らかにした。30

#### 【0036】

尚、我々の鋭意研究の結果、基板表面の  $SiO_2$  を主成分とする層のフッ化水素アンモニウム水溶液 ( $NH_4 - HF_2$ ) でのエッチングレートが 150 nm / min よりも早くなると、活性化時の  $I_f$  の立ち上がり速度、及び最終到達  $I_f$  値が、各素子ごとに異なり、再現性よく電子放出素子を作成することが困難であることが判明した。また、電子放出量 ( $I_e$ ) の値が小さく、電子放出素子として不十分であった。40

#### 【0037】

更に、エッチングレートが 100 nm / min 以下では、複数の素子間における電子放出効率 ( $I_e / I_f$  : ここで  $I_e$  は放出電流であり、 $I_f$  は素子電流) の値の均一性が得られることが判明した。複数素子間での均一な効率得られることによって、例えば複数の電子放出素子を並べた電子源基板を用いた画像表示装置を作成する場合に、極めて有益である。つまり、複数素子間における素子電流に対する放出電流の比率が一定であることは、駆動信号の補正等の複雑な制御をすることなく、簡易な駆動方法でパネル全面内で均一な輝度が得られ、高品質の画像表示が可能となる。

#### 【0038】

そして、更にエッチングレートが 30 nm / min 以下になると、画面内の複数の電子放50

出素子の放出特性が揃うとともに、電子放出素子の寿命が延び、長期間にわたって均一性の高い電子源を提供できることが判明した。

【0039】

以下、図面に基づいて、具体的に説明する。

【0040】

図1は、本発明の電子源形成用基板における第2の実施形態を示す断面図である。

【0041】

図1において、1はNaを含有する基板であり、例えば青板ガラス、あるいはNaの一部をKに置換して歪み点を上昇させた高歪み点ガラスなどの基板、あるいは無アルカリガラス基板である。6は酸化スズ微粒子を含有した層、7はSiO<sub>2</sub>を主成分とした層である。なお、層6を省いた形が本発明の第1の実施形態に相当する。

10

【0042】

層7は、層6上の凹凸をカバーして平坦性を向上し、電子放出素子の形成を容易にしている。また、層6だけでは電子伝導性酸化物は基板に接着されないので、層7でその接着をし、電子伝導性酸化物粒子（酸化スズ微粒子）の脱落を防ぐ役割も担う。層7の厚さは、平坦性向上の効果、Naの拡散を防止する効果の点から、60nm以上がより好ましい。また、膜の応力によるクラックの発生や膜はがれを防止するという点で、更に1μm以下が好ましい。

【0043】

次に、典型的な電子源形成用基板の製造方法を説明する。

20

【0044】

基板としては、青板ガラス、高歪み点ガラス、あるいは無アルカリガラスなどの基板1を洗剤、純水および有機溶剤等を用いて十分に洗浄、乾燥を行う。かかる基板1上に第1の層6を形成する。成膜の方法は、スリットコーティングと呼ばれる装置を用いた。

【0045】

第1のSnO<sub>2</sub>微粒子を含有する層6の原料溶液は、酸化スズの微粒子8（メジアン値で表される平均粒子径は、20nm）約5wt%、更にSnO<sub>2</sub>に対してSiO<sub>2</sub>が約15wt%となるようにテトラメトキシシランを加水分解して得られたシリカゾルを添加したものを塗布液とした。塗布後、80℃で30分ほど乾燥した後次の層を形成する。

30

【0046】

第2の層となるSiO<sub>2</sub>を主成分とする層7の原料溶液は、上記とほぼ同様に得られたシリカゾルを約5wt%含有させた溶液を用いた。塗布は、スリットコーティングを用いた。塗布後、所定の温度、時間で焼成することによって、第1の層6が、第2の層7にて被覆される。

【0047】

以上のようにして、基板1上に、第1の層6、第2の層7がこの順にて積層された電子源形成用基板が作成される。

【0048】

なお、層7の形成方法に関しては、スピンドルコート法によるものだけではなく、同様の塗布液をディッピングによって成膜しても良いし、また、スパッタ法、化学的気相堆積法を採用することも可能である。

40

【0049】

また、無アルカリガラスなどナトリウムの基板表面への拡散をブロックする必要のない場合には、層6を省くことも可能である。

【0050】

なお、図2は、表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。図2において、1は基板、2、3は素子電極、4は導電性薄膜、5は電子放出部、Lは素子電極の間隔、Wは素子電極の幅、W'は導電性薄膜の幅である。

【0051】

次に、本発明における簡単な表示装置の製造方法を示す。

50

**【0052】**

図3乃至図7は、マトリクス状に電子放出素子を有する基板を示す平面図である。

**【0053】**

図3乃至図7において、1は電子源基板、2、3は素子電極、10はY方向配線、11は絶縁性膜、12はX方向配線、4は表面伝導型電子放出素子の導電性薄膜であり、電子放出部を形成している。

**【0054】**

以下この素子の作成方法を、図3から図7を用いて説明する。

**【0055】**

## ガラス基板

10

図3では、通常の青板ガラスよりも歪点が高いP D 2 0 0（旭硝子（株）社製）の2.8mm厚ガラスを用いた。

**【0056】**

## ナトリウムプロック層の形成

先に詳細に述べたように、スリットコート法によってガラス基板1上にナトリウムプロック層を形成する。

**【0057】**

## 素子電極形成

さらに素子電極2、3は、ガラス基板1上に、スパッタ法によって下引き層としてチタニウムTiを5nm、その上に白金Ptを40nm成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。

20

**【0058】**

本実施例では素子電極の間隔L=10μm、素子電極の幅W=100μmとした。

**【0059】**

## 下配線形成

X配線とY配線の配線材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗であることが望まれ、材料、膜厚、配線巾等が適宜設定される。

**【0060】**

図4に示すように、共通配線としてのY方向配線（下配線）10は、素子電極2、3の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Agフォトペーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後480℃前後の温度で焼成して配線を形成した。焼成後の配線の寸法は、厚さ約10μm、線幅50μmである。なお、終端部は配線取り出し電極として使うために、線幅をより大きくした。

30

**【0061】**

## 絶縁膜形成

図5に示すように、上下配線を絶縁するために、層間絶縁層11を配置する。後述のX配線（上配線）12下に、先に形成したY配線（下配線）10との交差部を覆うように、かつ上配線（X配線）12と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。

40

**【0062】**

工程はPbOを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光・現像した。これを4回繰り返し、最後に480℃前後の温度で焼成した。この層間絶縁層の厚みは、全体で約30μmであり、幅は150μmである。

**【0063】**

## 上配線形成

図6に示すように、X方向配線（上配線）12は、先に形成した絶縁膜11の上に、Agペーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、480℃前後の温度で焼成した。上記絶縁膜11を挟んでY方向配線（下配

50

線) 10 と交差しており、絶縁膜 11 のコンタクトホール部分で素子電極の他方とも接続されている。

**【0064】**

この配線によって他方の素子電極は連結されており、パネル化した後は走査電極として作用する。

**【0065】**

このX方向配線の厚さは、約 15 μm である。外部駆動回路との引出し配線もこれと同様の方法で形成した。

**【0066】**

図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。

10

**【0067】**

このようにして X-Y マトリクス配線を有する基板が形成された。

**【0068】**

素子膜形成

図 7 では、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する素子膜形成用の水溶液が、素子電極 2、3 上に適度な広がりをもって配置されるようになることが目的である。

**【0069】**

用いた撥水剤は、ジメトキシジエトキシシラン (D D S) のエチルアルコール溶液をスプレー法にて基板上に散布し、120 にて温風乾燥した。

20

**【0070】**

その後、素子電極 2、3 間にインクジェット塗布方法により、導電性薄膜 4 を形成した。

**【0071】**

本工程の模式図を図 8 に示す。図 8 において、1 は基板、2、3 は素子電極、4 は導電性薄膜、5 は電子放出部、14 は液滴付与手段、15 は液滴である。

**【0072】**

本実施例では、導電性薄膜 4 としてパラジウム膜を得る目的で、先ず水 85 : イソプロピルアルコール (I P A) 15 からなる水溶液に、パラジウム - プロリン錯体 0.15 重量 % を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。

30

**【0073】**

この溶液の液滴を、液滴付与手段 14 として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が 60 μm となるように調整して電極間に付与した。その後この基板を空気中にて、350 で 10 分間の加熱焼成処理をして酸化パラジウム (P d O) とした。ドットの直径は約 60 μm、厚みは最大で 10 nm の膜が得られた。

**【0074】**

以上の工程により、素子部分に酸化パラジウム (P d O) 膜が形成された。

**【0075】**

還元フォーミング

図 8 (c) (d) に示すように、フォーミングと呼ばれる本工程において、上記導電性薄膜 4 を通電処理して内部に亀裂を生じさせ、電子放出部 5 を形成する。

40

**【0076】**

具体的な方法は、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部から X-Y 配線間に電圧を印加し、素子電極間に通電する事によって、導電性薄膜 4 を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部 5 を形成する。

**【0077】**

このとき、若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウム (P d O) がパラジウム P d 膜に変化する。この変化時に膜の還元収縮によって、一部に亀裂が生じるが、この亀裂発生位置、及びその形状は元の膜の均一

50

性に大きく影響される。

【0078】

多数の素子の特性ばらつきを抑えるのに、上記亀裂は中央部に起こり、かつなるべく直線状になることがなによりも望ましい。

【0079】

なお、このフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起ころが、現状の条件ではまだ発生効率が非常に低いものである。

【0080】

また、得られた導電性薄膜4の抵抗値R<sub>s</sub>は、10<sup>2</sup>から10<sup>7</sup>の値である。

【0081】

10 フォーミング処理に用いた電圧波形について簡単に説明する。図9は、フォーミング波形を示す説明図である。

【0082】

印加した電圧はパルス波形を用いたが、パルス波高値が定電圧のパルスを印加する場合(図9(a))と、パルス波高値を増加させながら印加する場合(図9(b))とがある。

【0083】

図9(a)において、T1及びT2は電圧波形のパルス幅とパルス間隔であり、T1を1μsec~10msec、T2を10μsec~100msecとし、三角波の波高値(フォーミング時のピーク電圧)は適宜選択する。

【0084】

図9(b)では、T1及びT2の大きさは同様にとり、三角波の波高値(フォーミング時のピーク電圧)を、例えば0.1Vステップ程度ずつ増加させる。

【0085】

なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜4を局所的に破壊、変形しない程度の電圧、例えば0.1V程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して1000倍以上の抵抗を示した時点で、フォーミングを終了とした。

【0086】

活性化 - カーボン堆積

先に述べたように、この状態では電子発生効率は非常に低いものである。よって、電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。

【0087】

この処理は有機化合物が存在する適当な真空中のものとて、前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部からXY配線を通じてパルス電圧を素子電極に繰り返し印加することによって行う。そして、炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる工程である。

【0088】

本工程ではカーボン源としてトリニトリルを用い、スローリークバルブを通して真空中に導入し、 $1.3 \times 10^{-4}$ Paを維持した。導入するトリニトリルの圧力は、真空中装置の形状や真空中装置に使用している部材等によって若干影響されるが、 $1 \times 10^{-5}$ Pa~ $1 \times 10^{-2}$ Pa程度が好適である。

【0089】

図12の(a)、(b)に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、10~20Vの範囲で適宜選択される。図12の(a)中、T1は、電圧波形の正と負のパルス幅、T2はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図12の(b)中、T1およびT1'はそれぞれ、電圧波形の正と負のパルス幅、T2はパルス間隔であり、T1 > T1'、電圧値は正負の絶対値が等しく設定されている。

【0090】

10

20

30

40

50

このとき、素子電極3に与える電圧を正としており、素子電流I<sub>f</sub>は、素子電極3から素子電極2へ流れる方向が正である。約60分後に放出電流I<sub>e</sub>がほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。

#### 【0091】

以上の工程で、電子源素子を有する基板を作成することができた。

#### 【0092】

##### 封着 - パネル化

上記のような単純マトリクス配置の電子源基板を用いた電子源、及び表示等に用いる画像形成装置の一例について、図13を用いて説明する。

#### 【0093】

図13において、80は電子放出素子が多数配置された電子源基板を指し、81はガラス基板であって、リアプレートと呼ぶ。82はガラス基板83の内面に蛍光膜84とメタルバック85等が形成されたフェースプレートである。86は支持枠であり、リアプレート81、支持枠86及びフェースプレート82をフリットガラスによって接着し、400～500で、10分以上焼成することで、封着して、外囲器90を構成する。

#### 【0094】

この一連の工程を全て真空チャンバー中で行うことで、同時に外囲器90内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることが可能になった。

#### 【0095】

図13において、87は本発明の電子放出素子に相当する。88、89は、表面伝導型電子放出素子の一対の素子電極と接続されたX方向配線及びY方向配線である。

#### 【0096】

一方、フェースプレート82、リアプレート81間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器90を構成することもできる。

#### 【0097】

図14はフェースプレート上に設ける蛍光膜の説明図である。

#### 【0098】

封着時の真空度は $1.3 \times 10^{-5}$ Pa程度の真空度が要求される他、外囲器90の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器90の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器90内の所定の位置(不図示)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、例えば $1.3 \times 10^{-3}$ Paないしは $1.3 \times 10^{-5}$ Paの真空度を維持するものである。

#### 【0099】

##### 画像形成装置

前述した本発明に係る表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。

#### 【0100】

また、多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加することが可能となり、各素子をONすることができる。

#### 【0101】

また、中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。

#### 【0102】

##### 【実施例】

10

20

30

40

50

以下、具体的な実施例を上げて本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。

#### 【0103】

##### エッティングレートの評価方法

本発明における特徴点は、形成した  $\text{SiO}_2$  膜の膜質であり、その評価をフッ化水素酸による  $\text{SiO}_2$  膜の腐食速度で評価した。

#### 【0104】

エッティング液として、ステラケミファ（株）社製の高純度バッファードフッ酸 ( $\text{NH}_4\text{HF}_2$ ) 20.0% 6 : 1 を、0.4% 水溶液になるように純水にて希釈することによって得た。この濃度にしたのは、あまり高濃度で評価をするとエッティングレートが大きすぎるものでは、腐食速度が速すぎて、実験の正確性が損なわれるためであり、あまりにも薄すぎると実験に時間がかかるためである。10

#### 【0105】

エッティングレートの測定は以下に示すように行った。

#### 【0106】

まず、測定する  $\text{SiO}_2$  層面にレジストを約 500  $\mu\text{m}$  ライン & スペースでパターニングしたのち、エッティング液をゆっくりと攪拌しながら、基板を浸漬してエッティングする。このときのエッティング液の温度は 23 になるように調整した。その後、レジストをメチルエチルケトンなどの有機溶媒で剥離し、レジストでカバーされていたところとエッティングされたところの段差を触針式のプロファイラー（アルファステップ - 500）で測定し、その値をエッティング深さとする。以上の作業を、3 箇所以上の箇所について、各々エッティング時間を変えて行い、最小二乗法を用いて 1 分間あたりのエッティング深さ、すなわちエッティングレートを求めた。20

#### 【0107】

##### 本発明における活性化特性の評価方法

本発明の実施の形態において詳細に説明したように、本発明による電子源形成用基板の上に作成した電子放出素子を作成した後の、活性化工程での特性の評価方法に関して図 10 及び図 11 を用いて説明する。

#### 【0108】

図 10 は、前述した構成を有する素子の電子放出特性を測定するための測定評価装置の概略図である。30

#### 【0109】

電子放出素子の素子電極間を流れる素子電流  $I_f$ 、及びアノードへの放出電流  $I_e$  の測定にあたっては、素子電極 2、3 に電源 51 と電流計 50 とを接続し、該電子放出素子の上方に電源 53 と電流計 52 とを接続したアノード電極 54 を配置している。

#### 【0110】

図 10において、2、3 は素子電極、4 は電子放出部を含む薄膜、5 は電子放出部を示す。また、51 は素子に素子電圧  $V_f$  を印加するための電源、50 は素子電極 2、3 間の電子放出部を含む導電性薄膜 4 を流れる素子電流  $I_f$  を測定するための電流計、54 は素子の電子放出部より放出される放出電流  $I_e$  を捕捉するためのアノード電極、53 はアノード電極 54 に電圧を印加するための高圧電源、52 は素子の電子放出部 5 より放出される放出電流  $I_e$  を測定するための電流計である。40

#### 【0111】

また、本電子放出素子およびアノード電極 54 は真空装置内に設置され、その真空装置には不図示の排気ポンプおよび真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。

#### 【0112】

活性化の条件は、素子に印加するパルスの最大電圧を 16 V とし、60 分間行った。また、カーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入50

し、 $1.3 \times 10^{-4}$  Pa を維持した。

### 【0113】

図11(b)に、図10に示した測定評価装置により測定された、典型的な活性化時の素子電流 If の経時変化例を示す。活性化の開始直後から直ぐに If が大きくなるものや、ほぼ均等に増加していくもの、また最終的に到達する最大 If 値にも差があるなどいろいろな挙動を示す場合がある。いくつかの代表的なパターンを示したが、明確に理想的なパターンというものはないが、到達 If の再現性が良いものが、良いといえる。

### 【0114】

#### 〔実施例〕(実施例1～5)

本実施例では、図2の(a)(b)に示す電子放出素子を、図3～図7に示す製造工程に従って表1に示した電子源形成用基板を作成したのち、素子電極、導電性薄膜を形成した。なお、溶媒系とは、SiO<sub>2</sub>膜の塗布液となるシリカゾルを溶解させた溶液の主たる溶媒の種類であり、他に水、メタノールなどを若干含む。

### 【0115】

本実施例、及び後述する比較例とも、同一基板上にそれぞれ6素子ずつ作製して、特性の再現性を比較検討した。

### 【0116】

#### 【表1】

	基板ガラス	SnO <sub>2</sub> 微粒子層	SnO <sub>2</sub> 層	溶媒系	焼成温度 (deg.)	焼成時間 (hrs)	エッティング レート (nm/min)	特性評価結果
実施例1	PD200	300nm	60nm	アルコール	500	2	12	複数素子間での Ie 均一性良好
実施例2	PD200	250nm	100nm	グリコール	500	2	96	良好だが、長時間駆動すると、複数素子間での Ie の均一性に若干のばらつき有り
実施例3	PD200	250nm	100nm	グリコール	500	10	24.8	複数素子間での Ie 均一性良好
実施例4	PD200	なし	600nm	スペッタ	480	2	8.6	複数素子間での Ie 均一性良好
実施例5	無アルカリ	なし	100nm	グリコール	500	10	24.8	複数素子間での Ie 均一性良好
実施例6	OA-10	なし	100nm	グリコール	480	2	150	良好だが、複数素子間での Ie 均一性に若干のばらつき有り

### 【0117】

表1において、実施例1は、基板ガラスとしてPD200を採用し、この基板ガラス上にSnO<sub>2</sub>微粒子層を300nm、SiO<sub>2</sub>層を60nm形成し、溶媒系をアルコールとし、500で2時間の焼成を行っており、エッティングレートは12nm/minを示している。

### 【0118】

実施例2は、基板ガラスとしてPD200を採用し、この基板ガラス上にSnO<sub>2</sub>微粒子層を250nm、SiO<sub>2</sub>層を100nm形成し、溶媒系をグリコールとし、500で2時間の焼成を行っており、エッティングレートは96nm/minを示している。

### 【0119】

実施例3は、基板ガラスとしてPD200を採用し、この基板ガラス上にSnO<sub>2</sub>微粒子層を250nm、SiO<sub>2</sub>層を100nm形成し、溶媒系をグリコールとし、500で

10

20

30

40

50

10時間の焼成を行っており、エッティングレートは24.8 nm/minを示している。

#### 【0120】

実施例4は、基板ガラスとしてPD200を採用し、この基板ガラス上にSnO<sub>2</sub>層を600nm形成し、溶媒系をスパッタとし(溶媒なし)、480で2時間の焼成を行っており、エッティングレートは8.6 nm/minを示している。

#### 【0121】

実施例5は、基板ガラスとして無アルカリガラスを採用し、この基板ガラス上にSnO<sub>2</sub>層を100nm形成し、溶媒系をグリコールとし、500で10時間の焼成を行っており、エッティングレートは24.8 nm/minを示している。

#### 【0122】

実施例6は、基板ガラスとして無アルカリガラスを採用し、この基板ガラス上にSnO<sub>2</sub>層を100nm形成し、溶媒系をヘキシレンジリコールとし、480で2時間の焼成を行っており、エッティングレートは150 nm/minを示している。

#### 【0123】

表1に示すように、実施例1乃至5に示した構成の基板においては、いずれもエッティングレートが100 nm/min以下であった。また実施例6はエッティングレートが150 nm/minであった。尚、ここでエッティング条件は、前述のとおりフッ化水素アンモニウム水溶液(NH<sub>4</sub>-HF<sub>2</sub>)0.4%で温度23のエッティング液を用いてエッティングした。

#### 【0124】

評価の結果は、いずれの基板においても、作成した6個の素子いずれも再現性良く、活性化時の素子電流I<sub>f</sub>の立ち上がりが早く、到達I<sub>f</sub>の値がほぼ等しい優れた素子特性を示した。また、電子放出特性についても、十分な特性の素子が得られた。

#### 【0125】

次に、実施例3で作成した基板を用いて、マトリクス配線を施し各交点に電子放出素子を形成し、リアプレートとした。さらに、別途作成したフェイスプレートとフリットによって真空封着してパネル化し、画像形成装置としての評価を行った。そして、このパネルを駆動回路に接続して駆動したところ、長時間にわたり良好な画像を表示することができた。

#### 【0126】

##### 〔比較例〕

次に比較例として、表2にエッティングレートが150 nm/minを超えているか、あるいは本発明の構成をとらないものを示した。

#### 【0127】

##### 【表2】

	基板ガラス	SnO <sub>2</sub> 微粒子層	SnO <sub>2</sub> 層	溶媒系	焼成温度 (deg.)	焼成時間 (hrs)	エッティング レート (nm/min)	特性評価結果
比較例1	青板ガラス	なし	なし					活性化せず
比較例2	PD200	なし	なし					活性化せず
比較例3	PD200	300nm	60nm	アルコール	275	2	162	複数素子間で、If、Ieのばらつきが大きく画像表示不適
比較例4	PD200	250nm	100nm	グリコール	275	2	558	活性化が不安定で素子として不適
比較例5	PD200	250nm	100nm	グリコール	400	2	480	活性化が不安定で素子として不適

#### 【0128】

10

20

30

40

50

表2において、比較例1は、基板ガラスとして青板ガラスを採用し、表面に被膜を設けずそのまま使用した例である。

**【0129】**

比較例2は、基板ガラスとしてP D 2 0 0を採用し、表面に被膜を設けずそのまま使用した例である。

**【0130】**

比較例3は、基板ガラスとしてP D 2 0 0を採用し、この基板ガラス上にSnO<sub>2</sub>微粒子層を300nm、SiO<sub>2</sub>層を60nm形成し、溶媒系をアルコールとし、275で2時間の焼成を行っており、エッチングレートは162nm/minを示している。

**【0131】**

比較例4は、基板ガラスとしてP D 2 0 0を採用し、この基板ガラス上にSnO<sub>2</sub>微粒子層を250nm、SiO<sub>2</sub>層を100nm形成し、溶媒系をグリコールとし、275で2時間の焼成を行っており、エッチングレートは558nm/minを示している。

**【0132】**

比較例5は、基板ガラスとしてP D 2 0 0を採用し、この基板ガラス上にSnO<sub>2</sub>微粒子層を250nm、SiO<sub>2</sub>層を100nm形成し、溶媒系をグリコールとし、400で2時間の焼成を行っており、エッチングレートは480nm/minを示している。

**【0133】**

比較例1、2においては、活性化工程において素子電流の増加が殆ど見られず、良好な電子放出素子とはならなかった。

**【0134】**

また、比較例3乃至5においては、活性化時に素子電流I<sub>f</sub>の増加は見られた。しかし、立ち上がりが遅かったり、同じ構成で比較した6個の素子内でI<sub>f</sub>、I<sub>e</sub>のばらつきが最大40%近くもあるなど、電子放出素子の特性に再現性がなく、ムラのない画像形成装置として採用できるような電子放出素子とは言い難いものであった。

**【0135】**

**【発明の効果】**

以上説明したように、本発明によれば、低成本で電子放出素子の電子放出特性の経時的变化を低減することができ、かつ素子電流I<sub>f</sub>の増加速度、及び最終的に到達するI<sub>f</sub>の値の均一性を飛躍的に向上させ、電子放出特性のばらつきを大幅に低減することができる電子源の製造方法を提供することができる。

**【図面の簡単な説明】**

**【図1】**本発明の電子源形成用基板における第2の実施形態を示す断面図である。

**【図2】**本実施形態において、表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。

**【図3】**本実施形態において、マトリクス状に電子放出素子を有する基板における素子電極を形成した状態示す平面図である。

**【図4】**本実施形態において、マトリクス状に電子放出素子を有する基板におけるY方向配線を形成した状態示す平面図である。

**【図5】**本実施形態において、マトリクス状に電子放出素子を有する基板における絶縁膜を形成した状態示す平面図である。

**【図6】**本実施形態において、マトリクス状に電子放出素子を有する基板におけるX方向配線を形成した状態示す平面図である。

**【図7】**本実施形態において、マトリクス状に電子放出素子を有する基板における導電性薄膜を形成した状態示す平面図である。

**【図8】**本実施形態において、導電性薄膜の形成方法の一例を示す概略図である。

**【図9】**本実施形態におけるフォーミング波形を示す説明図である。

**【図10】**本実施形態により作製した電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。

**【図11】**本実施形態における電子放出素子のV-I特性を示す説明図である。

10

20

30

40

50

【図12】本実施形態における活性化波形を示す説明図である。


【図13】本実施形態における画像形成装置を示す模式図である。

【図14】本実施形態における画像形成装置に用いる蛍光膜の構成を示す模式図である。


【符号の説明】

- |     |   |    |
|-----|---|----|
| 1   | 基板                                      |    |
| 2、3 | 素子電極                                    |    |
| 4   | 導電性薄膜                                   |    |
| 5   | 電子放出部                                   |    |
| 6   | 第1の層(SnO <sub>2</sub> 層)                | 10 |
| 7   | 第2の層(SiO <sub>2</sub> 層)                |    |
| 8   | 微粒子                                     |    |
| 14  | 液滴付与装置                                  |    |
| 15  | 液滴                                      |    |
| 10  | X方向配線(列方向配線)                            |    |
| 11  | 絶縁膜                                     |    |
| 12  | Y方向配線(行方向配線)                            |    |
| 50  | 導電性薄膜を流れる素子電流I <sub>f</sub> を測定するための電流計 |    |
| 51  | 素子電圧V <sub>f</sub> を印加するための電源           |    |
| 52  | 放出電流I <sub>e</sub> を測定するための電流計          |    |
| 53  | アノード電極に電圧を印加するための高圧電源                   | 20 |
| 54  | 放出電流I <sub>e</sub> を捕捉するためのアノード電極       |    |
| 55  | 真空装置                                    |    |
| 56  | 排気ポンプ                                   |    |
| 80  | 電子源基板                                   |    |
| 81  | リアプレート                                  |    |
| 82  | フェースプレート                                |    |
| 83  | ガラス基板                                   |    |
| 84  | 蛍光膜                                     |    |
| 85  | メタルバック                                  |    |
| 86  | 支持枠                                     | 30 |
| 87  | 電子放出素子                                  |    |
| 88  | X配線                                     |    |
| 89  | Y配線                                     |    |
| 90  | 外囲器                                     |    |


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】



【図 1 4】



---

フロントページの続き

(72)発明者 竹沢 智  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

審査官 山口 剛

(56)参考文献 特開2001-199742(JP,A)  
特開2000-215789(JP,A)  
特開昭57-100940(JP,A)  
特開平11-008196(JP,A)  
特開平11-170428(JP,A)  
特開昭61-284564(JP,A)  
特開平07-115336(JP,A)  
特開2000-251634(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01J 9/02  
H01J 1/30- 1/316  
H01J 31/12  
H01J 29/04