



등록특허 10-2169962



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2020년10월26일
(11) 등록번호 10-2169962
(24) 등록일자 2020년10월20일

- (51) 국제특허분류(Int. Cl.)
G02F 1/133 (2006.01) *G02F 1/1362* (2006.01)
G09G 3/36 (2006.01)
- (21) 출원번호 10-2014-0089993
(22) 출원일자 2014년07월16일
심사청구일자 2019년07월08일
- (65) 공개번호 10-2015-0013025
(43) 공개일자 2015년02월04일
- (30) 우선권주장
JP-P-2013-154170 2013년07월25일 일본(JP)
- (56) 선행기술조사문현
JP2000356786 A*
JP2011186449 A*
KR1020120093844 A*
- *는 심사관에 의하여 인용된 문현

- (73) 특허권자
가부시키가이샤 한도오따이 에네루기 켄큐쇼
일본국 가나가와Ken 아쓰기시 하세 398
- (72) 발명자
후카이 슈지
일본국 243-0036 가나가와Ken 아쓰기시 하세 398
가부시키가이샤 한도오따이 에네루기 켄큐쇼 내
하츠미 료
일본국 243-0036 가나가와Ken 아쓰기시 하세 398
가부시키가이샤 한도오따이 에네루기 켄큐쇼 내
쿠보타 다이스케
일본국 243-0036 가나가와Ken 아쓰기시 하세 398
가부시키가이샤 한도오따이 에네루기 켄큐쇼 내
- (74) 대리인
황의만

전체 청구항 수 : 총 7 항


심사관 : 김민수

(54) 발명의 명칭 액정 표시 장치 및 전자 기기

(57) 요 약

본 발명은, 낮은 리프레시 레이트로 구동되는 FFS 모드의 액정 표시 장치의 플리커를 저감한다.

FFS 모드의 액정 표시 장치에서, 액정 소자를 구성하는 화소 전극과 제 1 공통 전극이 소자 기판 측에 형성되고, 제 2 공통 전극이 대향 기판 측에 형성된다. 제 1 공통 전극과 제 2 공통 전극의 전위를 같게 함으로써, 화소에 잔류 DC 전압이 발생하는 것을 억제할 수 있다. 따라서, 리프레시 레이트를 저하시키더라도, 데이터 유지 기간에서의 화소의 투과율의 변동이 억제되어, 플리커를 저감할 수 있다.

대 표 도 - 도1

명세서

청구범위

청구항 1

액정 표시 장치에 있어서:

제 1 기판;

상기 제 1 기판 위의 트랜지스터 및 배선;

상기 트랜지스터에 전기적으로 접속되는 소스선;

상기 트랜지스터 위의 제 1 절연층;

상기 제 1 절연층을 개재한 상기 트랜지스터 위의 제 1 공통 전극;

상기 제 1 공통 전극 위의 제 2 절연층;

상기 제 2 절연층을 개재한 상기 제 1 공통 전극 위의 화소 전극;

상기 화소 전극 위의 액정층;

상기 액정층 위의 제 2 공통 전극; 및

상기 제 2 공통 전극 위의 제 2 기판을 포함하고,

상기 화소 전극은 상기 제 1 공통 전극과 대향하고,

상기 제 2 공통 전극은 상기 제 1 공통 전극과 대향하고,

상기 제 1 공통 전극은 제 1 개구를 가지고,

상기 제 1 개구는 상기 소스선 위에 제공되고,

상기 제 1 공통 전극은 상기 제 1 절연층에 제공된 제 2 개구를 통하여 상기 배선과 접촉하고,

상기 화소 전극에는 상기 소스선으로부터 화상 데이터에 대응하는 데이터 신호가 공급되고,

상기 제 1 공통 전극 및 상기 제 2 공통 전극에는 같은 전위가 공급되는, 액정 표시 장치.

청구항 2

삭제

청구항 3

삭제

청구항 4

삭제

청구항 5

삭제

청구항 6

액정 표시 장치에 있어서:

서로 대향하는 제 1 기판 및 제 2 기판;

상기 제 1 기판과 상기 제 2 기판 사이의 액정층;

화소;

배선을 포함하는 접속부;

상기 화소에 접속되는 게이트선 및 소스선;

게이트 신호를 생성하고 상기 게이트 신호를 상기 게이트선에 출력하는 게이트 드라이버;

데이터 신호를 생성하고 상기 데이터 신호를 상기 소스선에 출력하는 소스 드라이버; 및

상기 게이트 드라이버 및 상기 소스 드라이버를 제어하는 컨트롤러를 포함하고,

상기 화소는 트랜지스터, 제 1 절연층, 화소 전극, 제 1 공통 전극, 제 2 공통 전극, 및 제 2 절연층을 포함하고,

상기 트랜지스터는 상기 제 1 기판 위에 제공되고,

상기 제 1 절연층은 상기 트랜지스터 위에 제공되고,

상기 제 1 공통 전극은 상기 제 1 절연층을 개재하여 상기 트랜지스터 위에 제공되고,

상기 제 2 절연층은 상기 제 1 공통 전극 위에 제공되고,

상기 화소 전극은 상기 제 2 절연층을 개재하여 상기 제 1 공통 전극 위에 제공되고,

상기 액정층은 상기 화소 전극 위에 제공되고,

상기 제 2 공통 전극은 상기 액정층 위에 제공되고,

상기 트랜지스터의 게이트는 상기 게이트선에 전기적으로 접속되고, 상기 트랜지스터는 상기 화소 전극과 상기 소스선 사이에 제공되고,

상기 화소 전극은 상기 제 1 공통 전극과 대향하고,

상기 제 2 공통 전극은 상기 제 1 공통 전극과 대향하고,

상기 제 1 공통 전극은 제 1 개구를 가지고,

상기 제 1 개구는 상기 소스선 위에 제공되고,

상기 제 1 공통 전극은 상기 제 1 절연층에 제공된 제 2 개구를 통하여 상기 배선과 접촉하고,

상기 제 2 공통 전극에는, 상기 제 1 공통 전극에 공급되는 전위와 같은 전위가 공급되고,

상기 컨트롤러는 상기 게이트 드라이버 및 상기 소스 드라이버가 상기 화소에 입력되는 데이터 신호를 1프레임 기간보다 긴 기간 동안 유지하게 하는 제어 기능을 가지는, 액정 표시 장치.

청구항 7

삭제

청구항 8

제 1 항 또는 제 6 항에 있어서,

상기 제 2 절연층은 제 3 개구를 가지고,

상기 화소 전극은 상기 제 1 개구 및 상기 제 3 개구를 통하여 상기 트랜지스터에 전기적으로 접속되는, 액정 표시 장치.

청구항 9

제 6 항에 있어서,

상기 화소는 2개 이상의 리프레시 레이트로 재기록되는, 액정 표시 장치.

청구항 10

제 6 항에 있어서,

상기 화소에 유지된 상기 데이터 신호가 재기록된 후, 표시된 화상이 변화되지 않는 동안 상기 화소의 상기 데이터 신호의 재기록이 정지되는, 액정 표시 장치.

청구항 11

제 1 항 또는 제 6 항에 있어서,

상기 트랜지스터의 채널은 산화물 반도체층에 형성되는, 액정 표시 장치.

청구항 12

제 1 항 또는 제 6 항에 따른 액정 표시 장치를 표시부에 포함하는, 전자 기기.

발명의 설명**기술 분야**

[0001] 본 발명은 액정 표시 장치 및 그 구동 방법 등에 관한 것이다. 또한, 액정 표시 장치를 표시부에 구비한 전자 기기에 관한 것이다.

[0002] 또한, 본 명세서에서 반도체 장치란 반도체 소자(트랜지스터, 다이오드 등)를 포함한 회로, 및 상기 회로를 갖는 장치를 말한다. 또한, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어, 집적 회로, 집적 회로를 구비한 칩, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 모두 반도체 장치이다.

배경 기술

[0003] 정보화 사회의 발전에 따라, 종이 매체보다 스마트폰이나 퍼스널 컴퓨터 등의 정보 단말에 의하여 정보를 얻는 경우가 많아지고 있다. 따라서, 가까운 거리에서 장시간에 걸쳐 화면을 계속 보기 때문에, 일상적으로 눈을 혹사하고 있다. 눈 피로의 원인은 복합적이지만 그 중 하나로서 화면의 깜박거림(플리커; flicker)을 들 수 있다.

[0004] 표시 장치에서는 1초간에 표시되는 화상이 수십회 전환된다. 1초당 화상의 전환 횟수는 리프레시 레이트라고 불린다. 또한, 리프레시 레이트를 구동 주파수라고 부르는 경우도 있다. 사람 눈으로 지각할 수 없는 이와 같은 고속 화면 전환은 눈 피로의 원인이라고 생각되고 있다. 정보 단말의 표시 수단으로서는 액정 표시 장치(LCD)가 대표적이다. 그래서, 비특허 문헌 1 및 비특허 문헌 2에서, LCD의 리프레시 레이트를 저하시켜 화상 재기록 횟수를 줄이는 것이 제안되어 있다.

[0005] 액티브 매트릭스형 LCD의 구동 방법(모드)은 액정 문자의 배향 제어 방법에 따라 구별된다. 예를 들어, TN(Twisted Nematic) 모드, VA(수직 배향) 모드, IPS(면내 스위칭) 모드, FFS(프린지 필드 스위칭; Fringe Field Switching) 모드 등이 알려져 있다. 구동 방법에 따라 LCD의 화소 구조도 다르다.

[0006] TN 모드, VA 모드의 LCD의 화소에서는 한 쌍의 기판 중 한쪽에 화소 전극이 형성되고 다른 쪽에 공통 전극(대향 전극이라고도 불림)이 형성되고, 화소 전극과 공통 전극 사이에 2개의 기판 면에 수직인 전계를 형성하여 액정 문자의 배향을 제어함으로써, 화소의 투과율을 제어한다.

[0007] 한편, IPS 모드나 FFS 모드의 LCD의 화소에서는, 공통 전극과 화소 전극이 같은 기판 위에 형성된다. IPS 모드의 LCD에서는 공통 전극과 화소 전극이 빗살상으로 같은 절연막 위에 형성된다. FFS 모드는 IPS 모드가 개량된 표시 방식이며, 절연막을 개재(介在)하여 화소 전극과 공통 전극이 대향하여 형성된다. FFS 모드의 LCD의 화소 전극은 예를 들어, 복수의 슬릿이 형성된 구조를 갖고, 화소 전극의 프린지와 공통 전극 사이에 형성되는 전계(프린지 필드)에 의하여 액정 문자의 배향을 제어하기 때문에, FFS 모드의 LCD는 IPS 모드의 LCD보다도 시야각이 넓고 투과율이 높다는 특징이 있다.

[0008] FFS 모드의 LCD에 대한 다양한 개량이 진행되고 있고, 예를 들어 화소 전극이 형성되지 않는 기판에 제 2 공통 전극을 형성하고, 이 제 2 공통 전극에 공급하는 전위에 의하여 고속 응답 및 광시야각의 LCD로 하는 것이 특허 문헌 1에 개시(開示)되어 있다.

선행기술문헌

특허문헌

[0009]

(특허문헌 0001) (특허 문헌 1)

(특허문헌 0002) 국제 공개 제 2004/019117호

비특허문헌

[0010]

(비특허문헌 0001) (비특허 문헌 1)

(비특허문헌 0002) S. Amano et al., "Low Power LC Display Using In-Ga-Zn-Oxide TFTs Based On Variable Frame Frequency", SID International Symposium Digest of Technical Papers, 2010, p. 626-629

(비특허문헌 0003) (비특허 문헌 2)

(비특허문헌 0004) R. Hatsumi et al., "Driving Method of FFS-Mode OS-LCD for Reducing Eye Strain", SID International Symposium Digest of Technical Papers, 2013, p. 338-341

발명의 내용

해결하려는 과제

[0011]

상술한 배경 기술을 감안하여, 본 발명의 일 형태는 신규 FFS 모드의 액정 표시 장치, 및 그 구동 방법 등을 제공하는 것을 과제 중 하나로 한다.

[0012]

또한, 본 발명의 일 형태는, 눈에 편한 표시가 가능한 액정 표시 장치, 및 그 구동 방법 등을 제공하는 것을 과제 중 하나로 한다.

[0013]

또한, 복수의 과제의 기재는 서로의 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 상술한 과제를 모두 해결할 필요는 없다. 또한, 열기한 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이고, 이들 과제도 본 발명의 일 형태의 과제가 될 수 있다.

과제의 해결 수단

[0014]

본 발명의 형태는, 대향하는 제 1 기판 및 제 2 기판과, 제 1 기판과 제 2 기판 사이의 액정층과, 제 1 기판에 형성된 화소 전극 및 제 1 공통 전극과, 제 2 기판에 형성된 제 2 공통 전극을 갖고, 화소 전극은 절연층을 개재하여 제 1 공통 전극과 대향하고, 제 2 공통 전극은 액정층을 개재하여 제 1 공통 전극과 대향하고, 화소 전극에는 화상 데이터에 대응하는 데이터 신호가 공급되고, 제 1 공통 전극 및 제 2 공통 전극에는 같은 전위가 인가되는 것을 특징으로 하는 액정 표시 장치이다.

[0015]

본 발명의 다른 형태는, 대향하는 제 1 기판 및 제 2 기판과, 제 1 기판과 제 2 기판 사이의 액정층과, 화소와, 화소에 접속된 게이트선 및 소스선과, 게이트 신호를 생성하며 게이트선에 출력하는 게이트 드라이버와, 데이터 신호를 생성하며 소스선에 출력하는 소스 드라이버와, 게이트 드라이버 및 소스 드라이버를 제어하는 컨트롤러를 갖고, 화소는 제 1 기판에 형성된 트랜지스터, 화소 전극, 및 제 1 공통 전극과, 제 2 기판에 형성된 제 2 공통 전극을 갖고, 트랜지스터는 게이트에 게이트선이 접속되며 화소 전극과 소스선의 접속을 제어하는 스위치로서 기능하고, 화소 전극은 절연층을 개재하여 제 1 공통 전극과 대향하고, 제 2 공통 전극은 액정층을 개재하여 제 1 공통 전극과 대향하며 제 1 공통 전극의 전위와 같은 전위가 인가되고, 컨트롤러는 게이트 드라이버 및 소스 드라이버가, 화소에 입력된 데이터 신호를 1프레임 기간보다 긴 기간에 걸쳐 유지하도록 제어하는 기능을 갖는 것을 특징으로 하는 액정 표시 장치이다.

[0016]

상술한 형태에서 화소의 트랜지스터는 화소 전극과 소스선의 접속을 제어하는 스위치로서, 채널이 산화물 반도체층으로 형성된 트랜지스터를 사용하는 것이 바람직하다.

발명의 효과

[0017]

본 발명의 일 형태에 의하여, 데이터 재기록에 따른 플리커를 저감할 수 있으므로, 눈에 편한 표시가 가능한 액정 표시 장치, 및 그 구동 방법 등을 제공할 수 있다.

도면의 간단한 설명

[0018]

도 1의 (A)는 FFS 모드의 LCD의 화소 구성의 일례를 설명하기 위한 회로도이고, 도 1의 (B)는 전극 구조를 도시한 모식적인 단면도이고, 도 1의 (C)는 그 사시도.

도 2의 (A)는 FFS 모드의 LCD의 구성의 일례를 설명하기 위한 블록도이고, 도 2의 (B)는 액정(LC) 패널의 구성의 일례를 도시한 평면도.

도 3의 (A)는 LCD의 구동 방법 중 통상 구동의 일례를 설명하기 위한 모식도이고, 도 3의 (B)는 IDS 구동의 일례를 설명하기 위한 모식도.

도 4의 (A)는 LCD의 구동 방법 중 통상 구동의 일례를 설명하기 위한 타이밍 차트이고, 도 4의 (B)는 IDS 구동의 일례를 설명하기 위한 타이밍 차트.

도 5는 IDS 구동의 일례를 설명하기 위한 도면.

도 6은 FFS 모드의 LC 패널의 화소 구성의 일례를 도시한 단면도.

도 7은 도 6에 도시된 LC 패널의 화소 구성의 일례를 도시한 레이아웃 도면.

도 8은 정보 처리 시스템의 구성의 일례를 도시한 블록도.

도 9는 정보 처리 시스템의 구체적인 예를 도시한 외관도.

도 10은 실시예 1 및 비교예 1의 LCD의 투과율의 변동량의 측정 결과를 나타낸 그래프.

도 11은 실시예 1 및 비교예 1의 LCD의 표시 품위에 관한 주관 평가 결과를 나타낸 그래프.

발명을 실시하기 위한 구체적인 내용

[0019]

이하에서 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.

[0020]

또한, 본 발명의 실시형태를 설명하기 위한 도면에서, 동일 부분 또는 유사한 기능을 갖는 부분에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.

[0021]

(실시형태 1)

[0022]

본 실시형태에서는 반도체 장치의 일례로서 LCD에 대하여 도 1 내지 도 4를 사용하여 설명한다. 본 실시형태에서는 FFS 방식의 LCD에 대하여 설명한다.

[0023]

≪LCD의 구성예≫

[0024]

도 2의 (A)는 LCD(100)의 구성의 일례를 도시한 블록도이다. 도 2의 (A)에 도시된 바와 같이, LCD(100)는 화소부(111), 게이트 드라이버(112), 소스 드라이버(113), 및 컨트롤러(180)를 갖는다. 또한, LCD(100)에서는, 도 2의 (A)의 일점 쇄선으로 둘러싸인 회로 블록이 모듈화되어 액정(LC) 패널(110)로서 구성된다. LC 패널(110)은 화소부(111), 게이트 드라이버(112), 및 소스 드라이버(113)를 갖는다.

[0025]

LCD(100)에는, 화상 신호(Video), 및 LC 패널(110)의 데이터 재기록을 제어하기 위한 동기 신호(SYNC), 및 기준 클럭 신호(CLK) 등의 제어 신호가 입력된다. 동기 신호로서는 예를 들어 수평 동기 신호, 수직 동기 신호 등이 있다. 또한, LCD(100)에는, 동작에 필요한 전압이 전원(190)으로부터 공급된다.

[0026]

화소부(111)는, 복수의 화소(121), 복수의 게이트선(122), 및 복수의 소스선(123)을 갖는다. 복수의 화소(121)는 2차원의 어레이상으로 배치되고, 화소(121)의 배치에 대응하여 게이트선(122) 및 소스선(123)이 제공된다. 같은 행의 화소(121)는 공통의 게이트선(122)을 통하여 게이트 드라이버(112)에 접속되고, 같은 열의 화소(121)

1)는 공통의 소스선(123)을 통하여 소스 드라이버(113)에 접속된다.

[0027] 컨트롤러(180)는 LC 패널(110) 전체를 제어하는 회로이며, LCD(100)를 구성하는 회로의 제어 신호를 생성한다. 컨트롤러(180)는 동기 신호(SYNC)로부터 드라이버(112, 113)의 제어 신호를 생성하는 제어 신호 생성 회로를 갖는다. 동기 신호(SYNC)란 수직 동기 신호, 수평 동기 신호, 기준 클럭 신호 등을 말한다.

[0028] 컨트롤러(180)는 게이트 드라이버(112)의 제어 신호로서 스타트 펄스 신호(GSP), 클럭 신호(GCLK) 등을 생성하고, 소스 드라이버(113)의 제어 신호로서 스타트 펄스 신호(SSP), 클럭 신호(SCLK) 등을 생성한다. 또한, 이들 제어 신호는 하나의 신호가 아닌 신호군인 경우가 있다.

[0029] 이하에서, 스타트 펄스 신호(GSP)를 단순히 GSP나 신호(GSP)라고 하여 설명하는 경우가 있다. 다른 신호, 전압, 전위, 회로, 및 배선 등에 대해서도 마찬가지이다.

[0030] 또한, 컨트롤러(180)는 전원 관리 유닛을 구비하여, 드라이버(112, 113)로의 전원 공급 및 전원 공급 정지를 제어하는 기능을 갖는다.

[0031] 게이트 드라이버(112)는, GSP가 입력되면 GCLK에 따라 게이트 신호를 생성하고 게이트선(122)에 순차적으로 출력한다. 게이트 신호는 데이터 신호가 기록되는 화소(121)를 선택하기 위한 신호이다.

[0032] 소스 드라이버(113)는 화상 신호(Video)를 처리하여 데이터 신호를 생성하며, 소스선(123)에 출력하는 기능을 갖는다. 소스 드라이버(113)는, SSP가 입력되면 SCLK에 따라 데이터 신호를 생성하고 소스선(123)에 순차적으로 출력한다.

[0033] 화소(121)는, 게이트 신호에 의하여 온 상태 및 오프 상태가 제어되는 스위칭 소자를 갖는다. 스위칭 소자가 온 상태가 되면 소스 드라이버(113)로부터 화소(121)에 데이터 신호가 기록된다. 스위칭 소자가 오프 상태가 되면 화소(121)는 기록된 데이터 신호를 유지하는 데이터 유지 상태가 된다.

«LC 패널의 구성예»

[0035] LC 패널(110)은, 서로 대향하여 제공된 기판(21) 및 기판(22)을 갖는다. 기판(21) 및 기판(22)은 간극(間隙)을 갖도록 밀봉 부재(23)에 의하여 고정된다. 기판(21)과 기판(22) 사이에는 액정층(20)이 존재한다(도 1의 (B) 참조).

[0036] 기판(21)은 LC 패널(110)의 백플레인(backplane)의 지지 기판이고, 기판(21) 위에는 회로(111 내지 113) 및 단자부(24)가 형성된다. 회로(111 내지 113)가 형성된 기판(21)은 소자 기판, TFT(박막 트랜지스터) 기판 등이라고 불린다.

[0037] 또한, 게이트 드라이버(112)를 2개의 회로(게이트 드라이버(112a, 112b))로 나누어 화소부(111)의 양쪽에 배치하는 구성예를 도 2의 (B)에 도시하였다. 물론, 게이트 드라이버(112)를 하나의 회로로 구성하여 화소부(111)의 한쪽에 배치할 수도 있다.

[0038] 단자부(24)에는 복수의 단자가 형성된다. 기판(21)에 형성된 전극 및 배선, 기판(22)에 형성된 전극 및 배선이 리드 배선 등을 통하여 단자부(24)의 단자에 접속된다. 이방성 도전막 등의 도전성 부재에 의하여, 단자부(24)에는 FPC(Flexible Printed Circuit)(25)가 접속된다. FPC(25)를 통하여 기판(21) 위의 회로(111 내지 113)에 전압 및 신호가 입력된다.

[0039] 또한, 컨트롤러(180)를 포함하는 IC 칩을 기판(21)에 실장하여도 좋다. 또한, 드라이버(112, 113)의 일부 또는 전체를 IC 칩으로 하여 기판(21)에 실장하여도 좋다. 제공 방법으로서는 COG(Chip On Glass)법, COF(Chip On Film)법, 와이어 본딩법, 및 TAB(Tape Automated Bonding)법 등이 있다.

[0040] 또한, 상술한 바와 같이, 기판(21)에는 액정 분자를 구동하기 위한 화소 전극 및 공통 전극이 형성된다. 기판(22)은 대향 기판 또는 컬러 필터 기판 등이라고 불리는 부품의 지지 기판이고, 기판(22)에도 공통 전극이 제공된다.

«화소의 구성예»

[0042] 도 1의 (A)는 화소(121)의 회로 구성의 일례를 도시한 회로도이다. 또한, 도 1의 (B) 및 (C)는 화소(121)의 전극 구조를 설명하기 위한 모식도이고, 도 1의 (B)는 화소(121)의 요부(要部)의 단면도이고, 도 1의 (C)는 그 사시도이다.

[0043] <회로 구성>

[0044] 도 1의 (A)에 도시된 바와 같이, 화소(121)는 트랜지스터(130), 액정 소자(131), 및 용량 소자(132)를 갖는다.

[0045] 트랜지스터(130)는 게이트가 게이트선(122)에 접속되고, 액정 소자(131)와 소스선(123)의 접속을 제어하는 스위칭 소자이다. 게이트 드라이버(112)로부터 출력되는 게이트 신호에 의하여 트랜지스터(130)의 온 상태 및 오프 상태가 제어된다.

[0046] 액정 소자(131)는 2개의 전극(30, 31)과, 액정층(20)을 갖는다(도 1의 (B) 참조). 여기서는 액정 소자(131)의 2개의 전극 중, 트랜지스터(130)를 통하여 소스선(123)에 접속되는 전극(30)을 "화소 전극"이라고 부르고, 다른 쪽 전극(31)을 "공통 전극"이라고 부르기로 한다. 공통 전극(31)에는 공통 전압(VCOM)이 인가된다.

[0047] 용량 소자(132)는 액정 소자(131)에 병렬로 접속되며, 액정 소자(131)의 보조 용량으로서 기능한다. 용량 소자(132)는, 절연층(40)을 유전체로 하고, 화소 전극(30) 및 공통 전극(31)을 한 쌍의 전극(단자)으로 하는 MIM 구조의 용량 소자이다(도 1의 (B) 참조).

[0048] <화소 전극, 공통 전극>

[0049] 도 1의 (B)에 도시된 바와 같이, 화소 전극(30) 및 공통 전극(31)은 기판(21) 위에 형성된다. 화소 전극(30)은 절연층(40)을 개재하여 공통 전극(31)과 대향한다.

[0050] 도 1의 (C)에 도시된 바와 같이, 화소 전극(30)은 화소(121)마다 전기적으로 분리되어 제공된다. 한편, 화소부(111)의 모든 화소(121)에 같은 전압(VCOM)을 공급하기 위해서, 공통 전극(31)은 화소부(111)에서 하나의 전극으로서 제공된다. 또한, 실제의 공통 전극(31)에는, 화소 전극(30)을 트랜지스터(130)에 접속하기 위한 개구가 제공된다.

[0051] 도 1의 (C)에 도시된 예에서는, 화소 전극(30)의 평면 형상을, 복수의 띠 형상의 개구를 갖는 사각형으로 하였지만, 이 형상에 한정되지 않는 것은 말할 나위 없다. 화소 전극(30)은, 화소 전극(30)과 공통 전극(31)에 전압을 인가함으로써 프린지 필드가 형성되는 형상이면 좋다. 화소 전극(30)은, 예를 들어 복수의 띠 형상 구조물이 규칙적으로 배열되는 부분과, 이들을 접속하는 접속부를 갖는 구조로 할 수 있다.

[0052] 기판(22) 위에는, 액정층(20)을 개재하여 공통 전극(31)과 대향하도록 공통 전극(32)이 형성된다. 공통 전극(31)과 마찬가지로, 공통 전극(32)도 모든 화소(121)에서 하나의 전극(하나의 도전막)으로서 제공된다. 또한, 표시 시에는 공통 전극(32)은 공통 전극(31)과 같은 전위가 되고, 공통 전압(VCOM)이 인가된다.

[0053] 공통 전극(31)과 공통 전극(32)을 같은 전위로 하기 위해서는, LC 패널(110) 내에서 공통 전극(31)과 공통 전극(32)을 접속하고, 공통의 리드 배선을 통하여 단자부(24)의 같은 단자에 접속시키고, 이 단자에 VCOM을 인가하여도 좋다. 또는, 공통 전극(31)과 공통 전극(32)을 서로 다른 리드 배선을 통하여 서로 다른 단자에 접속시키고, 각 단자에 VCOM을 인가하여도 좋다.

[0054] LC 패널(110)로의 VCOM 공급은, 전원(190)으로 VCOM을 생성하고, LC 패널(110)에 공급함으로써 수행할 수 있다. VCOM을 0V(접지 전위)로 하는 경우에는, 공통 전극(31)과 공통 전극(32)을 접지 전위(GND)용 단자에 접속시키면 좋고, 이로써 전원(190)으로부터의 전원 전압 공급이 불필요하게 된다.

[0055] <LCD의 화상 표시 방법>

[0056] 화상 표시 시에, 대향하는 2개의 기판에 각각 형성된 공통 전극의 전위를 같게 함으로써, 화상 재기록 시의 플리커가 저감된 FFS 모드의 LCD를 제공할 수 있다.

[0057] LCD에서는, 화소에 기록되는 신호(데이터 신호)의 극성을 데이터를 재기록할 때마다 반전시키는 반전 구동에 의하여 화상을 표시한다. 또한, 액정 재료의 성질상 데이터 신호의 극성에 따라 화소의 전압-투과율(V-T) 특성이 다르다. 따라서, 데이터 신호의 극성 반전에 따른 화소의 투과율 변동이, LCD로 인한 눈 피로의 원인이라고 생각되고 있다.

[0058] 그래서, 본 실시형태에서는, 데이터 재기록 횟수(데이터 극성 반전 횟수)를 줄임으로써 사용자의 눈에 대한 부담을 경감한다. 따라서, LCD(100)는 적어도 2개의 구동 방법(표시 모드)을 갖는다. 하나는 일반적인 동영상을 표시하기 위한 구동 방법이며 1프레임마다 데이터를 재기록하는 구동 방법이다. 이 방법을 "통상 구동"이라고 부른다. 다른 하나는, 데이터 기록 처리를 수행한 후, 데이터 재기록을 정지하는 구동 방법이다. 이 방법을 "아이들링 스탑(IDS) 구동"이라고 부른다. IDS 구동은 통상 구동보다 낮은 빈도로 데이터를 재기록하는 구동

방법이다.

[0059] 또한, 통상 구동, IDS 구동에 의하여 LCD(100)가 화상을 표시하는 모드를 각각 "통상 모드(상태)", "IDS 모드(상태)"라고 부른다.

[0060] 동영상 표시는 통상 구동에 의하여 수행된다. 정지 화상 표시는 통상 구동 또는 IDS 구동에 의하여 수행된다. 표시 모드를 결정하는 신호가 LCD(100)의 컨트롤러(180)에 입력되면, 컨트롤러(180)는 그 표시 모드로 표시가 수행되도록 드라이버(112, 113)를 제어한다.

[0061] 정지 화상은 1프레임마다 화상 데이터에 변화가 없기 때문에, 정지 화상을 표시하는 경우에는 1프레임마다 데이터를 재기록할 필요가 없다. 그래서, 정지 화상을 표시할 때는, LCD(100)를 IDS 모드로 동작시킴으로써, 화면의 플리커를 저감함과 함께, 소비 전력을 삭감할 수 있다. 도 3 및 도 4를 사용하여 통상 구동 및 IDS 구동에 대하여 이하에서 설명한다.

[0062] 도 3의 (A)는 통상 구동에 의한 정지 화상 표시 방법을 설명하기 위한 도면이고, 도 3의 (B)는 IDS 구동에 의한 정지 화상 표시 방법을 설명하기 위한 도면이다. 또한, 도 4의 (A)는 통상 구동의 일례를 나타낸 타이밍 차트이고, 도 4의 (B)는 IDS 구동의 일례를 나타낸 타이밍 차트이다. 도 4에서 Video는 LC 패널(110)에 입력되는 화상 신호이고, GVDD는 게이트 드라이버(112)의 고전원 전압이고, VData는 소스 드라이버(113)로부터 소스선(123)에 출력되는 데이터 신호이다.

[0063] <통상 구동>

[0064] 통상 구동은, 1프레임 기간(Tpd)마다 반전 구동을 수행하여 화소의 데이터를 주기적으로 재기록하는 구동 방법이다. 게이트 드라이버(112)는, GSP의 입력을 계기(trigger)로 하여 GCLK에 따라 게이트 신호를 생성하고 게이트선(122)에 출력한다. 소스 드라이버(113)는 SSP가 입력되면 SCLK에 따라 VData를 생성하고 소스선(123)에 출력한다.

[0065] 또한, 도 4의 (A)에 도시된 바와 같이, 각 화소(121)에 입력되는 VData는 1프레임 기간마다 극성이 반전된다. 반전 구동으로서는, 대표적으로는 도트 반전 구동, 게이트선 반전 구동, 소스선 반전 구동을 들 수 있다.

[0066] 여기서는, VData의 극성은 VCOM을 기준으로 결정된다. VData의 전압이 VCOM보다 높은 경우는 양의 극성이고, 낮은 경우는 음의 극성이다.

[0067] <IDS 구동>

[0068] IDS 구동에서는, 통상 구동보다 낮은 리프레시 레이트로 데이터가 주기적으로 재기록된다. 따라서, 데이터 유지 기간은 1프레임 기간보다 길다. 도 3의 (B)는 10프레임마다 화상을 재기록하는 예를 도시한 것이다. 이로써, IDS 구동의 리프레시 레이트는 통상 구동의 1/10이 된다. 예를 들어, 통상 구동의 리프레시 레이트가 60Hz이면, 도 3의 (B)에 도시된 IDS 구동의 리프레시 레이트는 6Hz이다.

[0069] 도 3의 (B) 및 도 4의 (B)에 도시된 바와 같이, IDS 구동에 의한 데이터 재기록 처리는 데이터 재기록(또는 기록 처리라고도 부를 수 있음)과 데이터 유지로 나눌 수 있다.

[0070] 우선, 통상 구동과 같은 리프레시 레이트(간격(Tpd))로 데이터 재기록이 한 번 또는 여러 번 수행되어 화소(121)에 데이터가 기록된다. 데이터 기록 후, 게이트 드라이버(112)에서의 게이트 신호 생성을 정지하여 데이터 재기록을 정지한다. 이로써, 모든 화소(121)에서 트랜지스터(130)는 오프 상태가 되어 데이터 유지 상태가 된다.

[0071] 데이터 재기록 횟수는 한 번이어도 좋고, 여러 번이어도 좋다. IDS 구동에서도, 통상 구동과 같은 리프레시 레이트로 데이터를 재기록하면 좋다. 데이터 재기록 횟수는 일반적으로, IDS 구동의 리프레시 레이트 등을 고려하여 설정하면 좋다. 도 3의 (B) 및 도 4의 (B)는 데이터 재기록 횟수가 세 번인 예를 도시한 것이다.

[0072] 또한, 마지막에 화소(121)에 기록하는 VData의 극성이 직전의 IDS 모드의 데이터 유지 기간에서 화소(121)가 유지하고 있었던 VData의 극성과는 반대 극성이 되도록 데이터 재기록 횟수를 조절한다. 이로써, IDS 구동으로 인한 액정 소자(131)의 열화를 억제할 수 있다. 예를 들어, 데이터 재기록 횟수를 홀수 번으로 하는 경우, 첫 번째 재기록에서는, 직전의 IDS 모드의 데이터 유지 기간에서 화소(121)가 유지하고 있었던 VData의 극성과는 반대 극성의 Vdata를 화소(121)에 기록하면 좋다.

[0073] 도 3, 도 4를 보면 알 수 있듯이, IDS 모드에 의한 정지 화상 표시는 통상 모드보다 데이터 재기록 횟수를 줄일

수 있기 때문에, IDS 모드에 의하여 정지 화상을 표시함으로써 화면의 플리커가 억제되므로 눈 피로를 억제할 수 있다.

[0074] 또한, 도 4의 (B)에 도시된 바와 같이, IDS 모드의 데이터 유지 기간에서는 컨트롤러(180)로부터 게이트 드라이버(112)로의 제어 신호(GSP, GCLK)의 공급이 정지된다. 따라서, 컨트롤러(180)가, 제어 신호(GSP, GCLK)의 공급이 정지된 후에, 게이트 드라이버(112)로의 전원 전압(GVDD)의 공급이 정지되도록 제어를 수행하여도 좋다. 또한, 데이터 유지 기간에서는 소스 드라이버(113)로의 제어 신호(SSP, SCLK)의 공급도 정지되기 때문에, 소스 드라이버(113)로의 전원 전압의 공급도 마찬가지로 정지되도록 제어를 수행할 수 있다. 즉, IDS 구동에 의하여, 눈에 편한 표시를 수행할 수 있고, 저소비 전력의 LCD(100)를 제공할 수 있다.

[0075] 또한, 본 명세서에서, "배선이나 단자 등에 신호 및 전압을 공급하지 않는다"란, 회로를 동작시키기 위한 소정의 전압과는 높이가 다른 신호나 전압을 배선 등에 인가하거나, 및/또는 배선 등을 전기적으로 부유 상태로 하는 것을 말한다.

[0076] 통상 구동이든 IDS 구동이든, 화소(121)에 공급된 전압은 다음에 데이터가 재기록될 때까지 유지할 필요가 있다. 이 전압의 변동은 LCD(100)의 표시 품위를 저하시킨다. 통상 구동에서는 60Hz 또는 120Hz의 빈도로 데이터가 재기록되기 때문에, 화소(121)는 교류 전압에 의하여 구동된다. 한편, IDS 구동은 표시 기간의 대부분이 데이터 유지 기간이기 때문에, 의사적인 직류(DC) 구동이라고 간주할 수 있다. 따라서, IDS 구동에서는, 잔류 DC 전압을 유기(誘起)시키는 상태가 통상 구동보다 길게 계속되기 때문에, 액정의 이온성 불순물의 국재화나, 액정층과 배향막의 계면에서의 잔류 전하의 축적이 일어나기 쉽다. 잔류 DC 전압은 화소(121)에서 유지하고 있는 전압을 변동시키고, 결과적으로 액정 셀의 투과율을 변동시킨다.

[0077] 플리커를 억제하는 방법으로서는, IDS 구동과 같이 데이터 재기록 횟수를 줄이는 방법을 들 수 있다. 하지만, 액정 셀에 잔류 DC 전압이 존재하면, 데이터 유지 시간이 긴 IDS 구동은 액정 셀의 투과율의 변동량이 통상 구동보다 커질 우려가 있다. 그 결과, IDS 구동은 데이터 재기록에 따른 플리커가 통상 구동보다 시인되기 쉽다는 새로운 문제도 생긴다. 본 실시형태는 이를 과제를 해결하는 것이다.

[0078] 본 실시형태의 LCD(100)에서는, 공통 전극(31)과 공통 전극(32)의 전위를 같게 함으로써, IDS 구동으로 인한 잔류 DC 전압 발생을 억제한다. 즉, 공통 전극(31)과 공통 전극(32)의 전위를 같게 함으로써, 데이터 유지 기간에 액정 셀에 인가되는 기판(21)(공통 전극(31))에 수직인 방향의 DC 전압 성분을 차게 한다. 이로써, 액정 셀 내의 잔류 전하의 축적을 억제하여, 데이터 유지 기간에 액정 셀의 투과율이 변동되는 것을 억제한다.

[0079] 액정 셀의 투과율의 변동을 억제하면 데이터 재기록 시의 플리커도 억제되기 때문에, LCD(100)에서 눈이 덜 피곤한 표시를 수행할 수 있다. 공통 전극(31)과 공통 전극(32)의 전위를 같게 함으로써, IDS 모드에 의한 동작 시에 액정 셀의 투과율이 변동되는 것을 억제하고, 이로써 플리커를 저감할 수 있다는 것은 실시예 1에서 증명한다.

[0080] 또한, 액정 셀의 투과율이 변동되는 다른 요인으로서는, 액정 셀에서 유지하는 전하가 누설됨으로 인한 유지 전압의 변화를 들 수 있다. 그래서, 액정 소자(131)의 인가 전압의 변동량을 더 적게 하기 위해서, 트랜지스터(130)로서 오프 전류가 매우 작은 트랜지스터를 사용하는 것이 바람직하고, 또한 액정층(20)의 액정 재료로서 저항이 높은 재료를 사용하는 것이 바람직하다.

[0081] <화소의 트랜지스터>

[0082] 트랜지스터의 오프 전류란, 오프 상태에서 소스-드레인 사이를 흐르는 전류를 말한다. 또한, 트랜지스터가 오프 상태란, n채널형 트랜지스터의 경우에는 게이트 전압이 문턱 전압보다 충분히 작은 상태를 말한다.

[0083] 트랜지스터(130)의 오프 전류는 작을수록 바람직하다. 트랜지스터(130)는 채널 폭 $1\mu\text{m}$ 당 오프 전류가 100zA 이하이면 좋다. 오프 전류는 작을수록 바람직하기 때문에, 이 규격화된 오프 전류가 $10\text{zA}/\mu\text{m}$ 이하 또는 $1\text{zA}/\mu\text{m}$ 이하, 더 바람직하게는 $10\text{yA}/\mu\text{m}$ 이하인 것이 바람직하다.

[0084] 이와 같이 오프 전류를 매우 작게 하기 위해서는, Si, Ge보다 밴드 갭이 넓은(3.0eV 이상) 산화물 반도체로 트랜지스터(130)의 채널을 구성하면 좋다. 여기서는, 산화물 반도체(OS)로 채널이 형성되는 트랜지스터를 OS 트랜지스터라고 부른다.

[0085] 전자 공여체(도너)가 되는 수분 또는 수소 등의 불순물을 저감하고 산소 결손도 저감함으로써, 산화물 반도체를 i형(진성 반도체)으로 하거나, 또는 i형에 매우 가깝게 할 수 있다. 여기서는, 이와 같은 산화물 반도체를 고순도화 산화물 반도체라고 부르기로 한다. 고순도화 산화물 반도체로 채널을 형성함으로써, 규격화된 오프 전

류를 수 μ A/ μ m 내지 수 μ A/ μ m 정도로 작게 할 수 있다.

[0086] OS 트랜지스터를 구성하는 산화물 반도체는 인듐(In) 또는 아연(Zn)을 적어도 포함하는 것이 바람직하다. 또한, 산화물 반도체는, 전기적 특성의 편차를 저감하기 위한 스테빌라이저가 되는 원소를 포함하는 것이 바람직하다. 이와 같은 원소로서 Ga, Sn, Hf, Al, Zr 등을 들 수 있다. OS 트랜지스터를 구성하는 산화물 반도체로서는 대표적으로 In-Ga-Zn계 산화물, In-Sn-Zn계 산화물을 들 수 있다. 산화물 반도체에 대해서는 실시형태 4에서 자세히 설명한다.

[0087] <액정 재료>

[0088] 트랜지스터(130)를 통하여 누설되는 전하량을 억제하기 위하여 트랜지스터(130)의 저항값을 높게 하면 좋다. 따라서, 액정층(20)의 액정 재료의 고유 저항률은 $1.0 \times 10^{13} \Omega \text{cm}$ 이상인 것이 바람직하고, $1.0 \times 10^{14} \Omega \text{cm}$ 이상인 것이 더 바람직하다. 예를 들어, 고유 저항률이 $1.0 \times 10^{13} \Omega \text{cm}$ 이상 $1.0 \times 10^{16} \Omega \text{cm}$ 이하의 재료, 바람직하게는 $1.0 \times 10^{14} \Omega \text{cm}$ 이상 $1.0 \times 10^{16} \Omega \text{cm}$ 이하의 재료를 액정 재료로서 선택하면 좋다. 또한, 액정 재료의 고유 저항률은 20°C에서 측정한 값이다.

[0089] 상술한 바와 같이, 본 실시형태에 의하여, 눈이 피곤해지기 어려운 표시가 가능하며 저소비 전력화가 가능한 LCD를 제공할 수 있다.

[0090] 본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.

[0091] (실시형태 2)

[0092] 본 실시형태에서는 IDS 구동의 다른 예에 대하여 설명한다.

[0093] <IDS 구동>

[0094] 도 3의 (B)에 도시된 IDS 구동에서는 통상 구동보다 낮은 리프레시 레이트로 데이터 재기록이 정기적으로 수행된다. 정지 화상 표시에서는, 표시하는 화상이 변화되지 않는 한 데이터 재기록을 정지할 수 있다. 그래서, 데이터 재기록을 정기적으로 수행하지 않고, 표시하는 화상이 변화될 때에 수행하는 구동 방법으로 정지 화상을 표시할 수 있다. 여기서는, 이 구동 방법을 제 2 IDS 구동이라고 부르고, 도 3의 (B)에 도시된 IDS 구동을 제 1 IDS 구동이라고 부르기로 한다. 제 2 IDS 구동에 대하여 도 5를 사용하여 이하에서 설명한다.

[0095] 여기서는, 도 5의 (A)에 도시된 바와 같이, 정지 화상(IM1)을 표시한 후, 정지 화상(IM2)을 표시하는 경우를 예로 들어 설명한다. 도 5의 (B)에 도시된 바와 같이, IDS 구동에 의하여 정지 화상(IM1)의 화상 데이터를 화소(121)에 기록한다. 데이터 기록은 제 1 IDS 구동과 마찬가지로 수행할 수 있다. 통상 구동과 같은 리프레시 레이트(간격(Tpd))로 데이터 재기록이 한 번 또는 여러 번 수행되어 화소(121)에 데이터가 기록된다. 도 5의 (B)는 데이터 재기록이 세 번 수행되는 예를 도시한 것이다.

[0096] 데이터 기록 후에 데이터 재기록을 정지하여 데이터 유지 상태로 한다. 제 2 IDS 구동에서는, 표시하는 화상이 전환될 때까지 데이터 유지 상태가 계속된다. 정지 화상(IM2)을 표시하기 위한 데이터의 재기록은 정지 화상(IM1)과 마찬가지로 수행되고, 우선 데이터 재기록을 세 번 수행한 후에 데이터 재기록을 정지하여 데이터 유지 상태로 한다.

[0097] 또한, 정지 화상(IM1)으로부터 정지 화상(IM2)으로의 화면 전환을 원활하게 수행하기 위하여, 정지 화상(IM1)의 표시와 정지 화상(IM2)의 표시 사이에, 통상 구동에 의하여 정지 화상(IM1)으로부터 정지 화상(IM2)으로의 화면 전환용 동영상을 표시하여도 좋다.

[0098] LCD(100)에서는, IDS 구동으로서 제 1 IDS 구동, 제 2 IDS 구동을 둘 다 수행할 수 있도록 하여도 좋고, 한쪽만을 수행하도록 하여도 좋다. LCD(100)가 적용되는 반도체 장치의 용도나, 화소(121)를 구성하는 부재(배향막, 액정 등)에 따라 적절한 IDS 구동이 실행되도록 하면 좋다.

[0099] 본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.

[0100] (실시형태 3)

[0101] 본 실시형태에서는, FFS 모드의 액정 패널의 더 구체적인 구성에 대하여 도 6 및 도 7을 참조하여 설명한다.

[0102] 《FFS 모드의 LC 패널》

- [0103] 도 6은 LC 패널(210)의 구성의 일례를 도시한 단면도이다. LC 패널(110)과 마찬가지로, LC 패널(210)도 화소부 및 드라이버(케이트 드라이버 및 소스 드라이버)가 동일 기판 위에 형성된다. 여기서는, 이를 회로를 구성하는 트랜지스터를 OS 트랜지스터로 한다. OS 트랜지스터는 n채널형 트랜지스터이다.
- [0104] 도 6에는 LC 패널(210)의 화소부(211) 및 단자부(224)를 대표적으로 도시하였다. 또한, 화소부(211)로서 화소(221), 및 공통 전극(331)(COM-1)의 접속부(222)를 대표적으로 도시하였다.
- [0105] 도 7은 화소(221)의 구성의 일례를 도시한 레이아웃 도면이다. 화소(221)의 회로 구성은 도 1의 (A)에 도시된 화소(121)의 회로 구성과 마찬가지이다.
- [0106] 도 6에 도시된 바와 같이, 기판(301)과 기판(302) 사이에는, 밀봉 부재(304)에 의하여 밀봉된 액정층(303)이 존재한다. 액정층(303)에는 상술한 바와 같이 고유 저항률이 $1.0 \times 10^{13} \Omega \text{cm}$ 이상인 액정 재료를 사용하는 것이 바람직하다.
- [0107] LC 패널(210)의 셀 캡을 유지하기 위한 부재로서 기판(302)에 스페이서(383)가 형성된다. 도 7에 도시된 바와 같이, 케이트선(311)과 소스선(321)이 중첩되는 영역에 스페이서(383)가 존재한다. 이와 같은 영역은 액정 재료의 배향이 흐트러지는 영역이며 표시에 기여하지 않는다. 스페이서(383)를 이와 같은 영역에 형성함으로써 화소(221)의 개구율을 높게 할 수 있다. 또한, 스페이서(383)는 기판(301) 측에 제공할 수도 있다.
- [0108] 기판(301)에서 밀봉 부재(304)의 외측의 영역에는, 복수의 단자(324)를 포함하는 단자부(224)가 형성된다. 이들 단자(324)는 이방성 도전막(226)에 의하여 FPC(225)에 접속된다. 단자(324)는 리드 배선(312)에 접속된다.
- [0109] 기판(302)의 표면에는 절연층(391)이 형성되고, 절연층(391) 위에 차광층(381) 및 컬러 필터층(382)이 형성된다. 절연층(391)은 예를 들어 절화 실리콘막으로 형성된다. 차광층(381) 및 컬러 필터층(382)은 예를 들어 수지를 사용하여 형성된다. 차광층(381)은 화소(221)에 형성되는 배선이나 전극 등 표시에 기여하지 않는 영역을 가리도록 제공된다.
- [0110] 수지 등으로 이루어지는 절연층(392)이 차광층(381) 및 컬러 필터층(382)을 덮도록 형성된다. 절연층(392) 위에 공통 전극(332)(COM-2)이 형성되고, 공통 전극(332) 위에 스페이서(383)가 형성된다. 스페이서(383)는 감광성 수지 재료를 사용하여 형성할 수 있다. 공통 전극(332) 및 스페이서(383)를 덮도록 배향막(352)이 형성된다. 공통 전극(332)은, TN 모드의 LCD 패널의 대향 전극과 마찬가지로, 기판(301)에 형성되는 접속부(공통 접속(common contact))의 단자에 이방성 도전막에 의하여 접속된다. 이 단자는 리드 배선(312)을 통하여 단자부(224)의 단자(324)에 접속된다.
- [0111] 트랜지스터(231)는 케이트선(311)(GL), 소스선(321)(SL), 전극(322), 및 산화물 반도체(OS)층(340)을 갖는다. 전극(322)에는 화소 전극(330)(PX)이 접속된다. OS층(340)은 채널이 형성되는 산화물 반도체층을 적어도 1층 갖는다. 절연층(371)은 트랜지스터(231)의 케이트 절연층을 구성한다.
- [0112] 또한, 트랜지스터(231)와 같은 소자 구조를 갖는 트랜지스터가 드라이버에도 형성된다.
- [0113] 도 6에 도시된 예에서는, 트랜지스터(231)를 보텀 케이트형 트랜지스터로 하였지만, 톱 케이트형으로 하여도 좋다. 또한, 채널을 끼운 2개의 케이트 전극을 갖는 듀얼 케이트형으로 하여도 좋다. 듀얼 케이트형으로 함으로써 OS 트랜지스터의 전류 구동 특성을 향상시킬 수 있다. 또한, 드라이버는 용도에 따라 일부의 트랜지스터를 듀얼 케이트형으로 하고 다른 트랜지스터를 보텀 케이트형 또는 톱 케이트형으로 할 수도 있다.
- [0114] 공통 전극(331)(COM-1)은 절연층(375)을 개재하여 화소 전극(330)과 대향하도록 제공된다. 화소 전극(330)이 화소(221)마다 형성되는 한편, 공통 전극(331)은 하나의 도전막으로 형성되어 모든 화소(221)에서 공유된다. 도 6, 도 7에 도시된 바와 같이, 공통 전극(331)에는, 트랜지스터(231)와 화소 전극(330)을 접속하기 위한 개구가 화소(221)마다 제공된다.
- [0115] 전극(330 내지 332)은 투광성을 갖는 도전막으로 형성된다. 투광성을 갖는 도전 재료로서는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하 ITO라고 함), 인듐 아연 산화물, 산화 실리콘이 첨가된 인듐 주석 산화물 등을 들 수 있다. 이들 도전 재료로 이루어지는 막은 스퍼터링법으로 형성할 수 있다.
- [0116] 첫 번째 층의 배선 및 전극으로서, 케이트선(311) 외에 리드 배선(312) 등이 형성된다. 첫 번째 층의 배선 및 전극(311, 312)을 덮도록 절연층(371)이 형성된다.

- [0117] 절연층(371) 위에 OS층(340)이 형성되고, 절연층(371) 및 OS층(340) 위에 두 번째 층의 배선 및 전극(321 내지 324)이 형성된다. 배선(323)은 공통 전극(331)을 리드 배선(312)에 접속하기 위한 배선이다. 두 번째 층의 배선 및 전극(321 내지 324)을 형성하기 전에, 절연층(371)에는 리드 배선(312)을 노출시키는 개구가 형성된다. 배선(323)이나 단자(324)는 이 개구에서 리드 배선(312)에 접속된다.
- [0118] 두 번째 층의 배선 및 전극(321 내지 324)을 덮도록, 무기 재료로 이루어지는 절연층(372, 373)이 형성된다. 절연층(372, 373)에 두 번째 층의 배선 및 전극(322 내지 324)을 노출시키는 개구를 형성한 후에, 예를 들어, 수지 재료로 이루어지는 절연층(374)이 형성된다. 감광성 수지 재료를 사용함으로써, 예초 공정을 사용하지 않으면서도 개구를 갖는 절연층(374)을 형성할 수 있다. 절연층(374)에는 접속용 개구 외에, 밀봉 부재(304)가 형성되는 영역에 개구가 형성된다.
- [0119] 절연층(374) 위에 공통 전극(331)이 형성된다. 공통 전극(331)을 덮도록 절연층(375)이 형성된다. 절연층(375)에는, 두 번째 층의 배선 및 전극(322 내지 324)을 노출시키는 개구가 형성된다. 절연층(375) 위에 화소 전극(330)이 형성되고, 화소 전극(330)을 덮도록 배향막(351)이 형성된다. 화소 전극(330)이 절연층(375)을 개재하여 공통 전극(331)과 중첩되는 영역이 액정 소자의 보조 용량으로서 기능한다.
- [0120] 기판(301, 302)에 적용할 수 있는 기판으로서는, 예를 들어 무알칼리 유리 기판, 바륨보로실리케이트 유리 기판, 알루미노보로실리케이트 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판, 금속 기판, 스테인리스 기판, 플라스틱 기판, 폴리에틸렌테레프탈레이트 기판, 폴리이미드 기판 등을 들 수 있다.
- [0121] 기판(301, 302)은 화소(221)나 공통 전극(332) 등을 제작하기 위하여 사용되는 지지 기판(유리 기판 등)이 아니라도 좋다. 화소(221) 등을 제작한 후에 지지 기판을 박리하고, 접착층에 의하여 가요성 기판을 부착하여도 좋다. 가요성 기판으로서는, 대표적으로 플라스틱 기판을 그 예로 들 수 있는 외에, 두께가 50 μm 이상 500 μm 이하의 얇은 유리 기판 등을 사용할 수도 있다. 기판(301, 302)을 가요성 기판으로 함으로써 LC 패널(210)을 구부릴 수 있게 된다.
- [0122] 첫 번째 층 및 두 번째 층의 배선 및 전극(311, 312, 321 내지 324)은 단층의 도전막 또는 2층 이상의 도전막으로 형성할 수 있다. 이와 같은 도전막으로서는, 알루미늄, 크롬, 구리, 은, 금, 백금, 탄탈, 니켈, 티타늄, 몰리브덴, 텉스텐, 하프늄, 바나듐, 니오븀, 망간, 마그네슘, 지르코늄, 베릴륨 등의 금속막을 사용할 수 있다. 또한, 이들 금속을 성분으로 하는 합금막 및 화합물막, 인 등의 불순물 원소를 포함시킨 다결정 실리콘막 등을 사용할 수 있다.
- [0123] 절연층(371 내지 375, 391, 392)은 단층의 절연막 또는 2층 이상의 절연막으로 형성할 수 있다. 무기 절연막으로서는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 게르마늄, 산화 이트륨, 산화 지르코늄, 산화 란탄, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈 등으로 이루어지는 막을 들 수 있다. 또한, 이를 절연막은 스퍼터링법, CVD법, MBE법, ALD법 또는 PLD법을 사용하여 형성할 수 있다. 또한, 수지막으로서는 아크릴 수지, 폴리이미드 수지, 벤조사이클로부텐계 수지, 실록산계 수지, 폴리아마이드 수지, 에폭시 수지 등의 유기 수지막을 들 수 있다. 또한, 본 명세서에서 산화 질화물이란, 질소보다 산소의 함유량이 많은 화합물을 말하고, 질화 산화물이란, 산소보다 질소의 함유량이 많은 화합물을 말한다.
- [0124] 본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.
- [0125] (실시형태 4)
- [0126] 본 실시형태에서는 OS 트랜지스터의 채널을 형성하는 산화물 반도체에 대하여 설명한다.
- [0127] OS 트랜지스터의 산화물 반도체로서, 산화 인듐, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-Zr-Zn계 산화물, In-Ti-Zn계 산화물, In-Sc-Zn계 산화물, In-Y-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.

- [0128] OS 트랜지스터를 구성하는 산화물 반도체는 인듐(In) 또는 아연(Zn)을 적어도 포함하는 것이 바람직하다. 또한, 산화물 반도체는, 전기적 특성의 편차를 저감하기 위한 스테빌라이저가 되는 원소를 포함하는 것이 바람직하다. 이와 같은 원소로서 Ga, Sn, Hf, Al, Zr 등을 들 수 있다. OS 트랜지스터를 구성하는 산화물 반도체로서는 대표적으로 In-Ga-Zn계 산화물, In-Sn-Zn계 산화물을 들 수 있다.
- [0129] 여기서 In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 포함하는 산화물을 의미하고, In과 Ga와 Zn의 비율은 불문한다. 또한, In과 Ga와 Zn 외의 금속 원소가 들어 있어도 좋다.
- [0130] 또한, 산화물 반도체로서, $InMO_3(ZnO)_m$ ($m>0$)으로 표기되는 재료를 사용하여도 좋다. 또한, M은, Ga, Fe, Mn 및 Co에서 선택된 하나의 금속 원소 또는 복수의 금속 원소, 또는 상술한 스테빌라이저로서의 원소를 나타낸다. 또한, 산화물 반도체로서, $In_2SnO_5(ZnO)_n$ ($n>0$)으로 표기되는 재료를 사용하여도 좋다.
- [0131] 예를 들어, 원자수비가 $In:Ga:Zn=1:1:1$, $In:Ga:Zn=1:3:2$, $In:Ga:Zn=3:1:2$, 또는 $In:Ga:Zn=2:1:3$ 인 In-Ga-Zn계 산화물이나 이 근방의 조성을 갖는 산화물을 사용하면 좋다.
- [0132] 산화물 반도체막에 수소가 다량으로 포함되면 산화물 반도체와 결합함으로써 수소의 일부가 도너가 되어, 캐리어인 전자가 생긴다. 이에 따라 OS 트랜지스터의 문턱 전압이 음 방향으로 시프트된다. 그러므로, 산화물 반도체막을 형성한 후에 탈수화 처리(탈수소화 처리)를 수행하여 산화물 반도체막으로부터 수소 또는 수분을 제거함으로써 불순물이 가능한 한 포함되지 않도록 고순도화하는 것이 바람직하다.
- [0133] 또한, 산화물 반도체막에 대한 탈수화 처리(탈수소화 처리)에 의하여 산화물 반도체막의 산소가 동시에 감소되는 경우가 있다. 따라서, 산화물 반도체막에 대한 탈수화 처리(탈수소화 처리)에 의하여 증가된 산소 결손을 보전하기 위하여 산화물 반도체막에 산소를 첨가하는 처리를 수행하는 것이 바람직하다. 여기서는 산화물 반도체막에 산소를 공급하는 처리를 가(加)산소화 처리 또는 과(過)산소화 처리라고 부르는 경우가 있다.
- [0134] 이와 같이 산화물 반도체막은 탈수화 처리(탈수소화 처리)에 의하여 수소 또는 수분이 제거되고 가산소화 처리에 의하여 산소 결손을 보전함으로써 i형(진성)화 또는 i형에 매우 가까우며 실질적으로 i형(진성)인 산화물 반도체막으로 할 수 있다. 또한, 실질적으로 진성이라는 것은 산화물 반도체막 내에 도너에서 유래하는 캐리어가 매우 적고(제로에 가까움), 캐리어 밀도가 $1\times 10^{17}/\text{cm}^3$ 이하, $1\times 10^{16}/\text{cm}^3$ 이하, $1\times 10^{15}/\text{cm}^3$ 이하, $1\times 10^{14}/\text{cm}^3$ 이하, $1\times 10^{13}/\text{cm}^3$ 이하임을 말한다.
- [0135] 이하에서는, 산화물 반도체막의 구조에 대하여 설명한다.
- [0136] 산화물 반도체막은 단결정 산화물 반도체막 또는 비단결정 산화물 반도체막으로 하면 좋다. 비단결정 산화물 반도체막이란, 비정질 산화물 반도체막, 미결정 산화물 반도체막, 다결정 산화물 반도체막, CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)막 등을 말한다.
- [0137] OS 트랜지스터의 산화물 반도체막은 단층 구조이어도 좋고, 예를 들어 비정질 산화물 반도체막, 미결정 산화물 반도체막, CAAC-OS막 중 2종 이상을 갖는 격층막이어도 좋다.
- [0138] 비정질 산화물 반도체막은 막 내의 원자 배열이 무질서하고 결정 성분을 갖지 않는 산화물 반도체막이다. 석영과 같은 무정형 상태를 갖는 산화물 반도체막이 일례이다. 비정질 산화물 반도체막은 고분해능 TEM상에서 결정부가 확인되지 않는다. 비정질 산화물 반도체막을 XRD 장치를 사용하여 구조 해석하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한, 비정질 산화물 반도체막에 대하여 전자 회절을 수행하면, 헤일로 패턴이 관측된다. 또한, 비정질 산화물 반도체막에 대하여 나노빔 전자 회절을 수행하면, 스폷이 관측되지 않고, 헤일로 패턴이 관측된다.
- [0139] 미결정 산화물 반도체막은 고분해능 TEM상에서 결정부가 확인되는 영역과, 명확한 결정부가 확인되지 않는 영역을 갖는다. 미결정 산화물 반도체막에 포함되는 결정부는 예를 들어 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하의 크기인 경우가 많다. 특히, 1nm 이상 10nm 이하의 크기의 미결정(nc: nanocrystal)을 갖는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 부른다. 또한, nc-OS막은 예를 들어 고분해능 TEM상에서는 결정 입체가 명확하게 확인되지 않는 경우가 있다. nc-OS막은 비정질 산화물 반도체막보다 질서성이 높은 산화물 반도체막이다. 따라서, nc-OS막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮다. 다만, nc-OS막은 상이한 결정부들간에서 결정 방위에 규칙성이 보이지 않는다. 따라서, nc-OS막은 CAAC-OS막보다 결함 준위 밀도가 높다.

- [0140] CAAC-OS막은 c축 배향된 복수의 결정부를 갖는 산화물 반도체막 중 하나이다. 이하에서는, CAAC-OS막에 대하여 자세히 설명한다.
- [0141] 투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의하여 CAAC-OS막의 명시야상(明視野像) 및 회절 패턴의 복합 해석상(고분해능 TEM상이라고도 함)을 관찰하면 복수의 결정부가 확인된다. 한편, 결정부들의 명확한 경계, 즉 결정 입계(그레이인 바운더리라고도 함)는 고분해능 TEM상에 의해서도 확인되지 않는다. 따라서, CAAC-OS막은 입계에 기인하는 전자 이동도 저하가 일어나기 어렵다고 할 수 있다.
- [0142] 시료면에 대략 평행한 방향으로부터 CAAC-OS막의 단면의 고분해능 TEM상을 관찰하면, 결정부에서 금속 원자가 층상으로 배열되어 있는 것이 확인된다. 금속 원자의 각종은 CAAC-OS막이 형성되는 면(괴형성면이라고도 함) 또는 CAAC-OS막의 상면의 요철을 반영한 형상이며 CAAC-OS막의 괴형성면 또는 상면에 평행하게 배열된다.
- [0143] 한편, 시료면에 대략 수직인 방향으로부터 CAAC-OS막의 평면의 고분해능 TEM상을 관찰하면, 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것이 확인된다. 그러나, 상이한 결정부들간에서 금속 원자의 배열에는 규칙성이 보이지 않는다.
- [0144] CAAC-OS막을 X선 회절(XRD: X-Ray Diffraction) 장치를 사용하여 구조 해석하면, 예를 들어 InGaZnO_4 의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 회절각(2Θ)이 31° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는, InGaZnO_4 의 결정의 (009)면에 귀속되기 때문에, CAAC-OS막의 결정이 c축 배향성을 갖고, c축이 괴형성면 또는 상면에 대략 수직인 방향으로 배향하는 것이 확인된다.
- [0145] 또한, 결정부는 CAAC-OS막을 형성하였을 때, 또는 가열 처리 등의 결정화 처리를 수행하였을 때에 형성된다. 상술한 바와 같이, 결정의 c축은 CAAC-OS막의 괴형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향한다. 따라서, 예를 들어 CAAC-OS막의 형상을 예칭 등에 의하여 변화시킨 경우에는, 결정의 c축이 CAAC-OS막의 괴형성면 또는 상면의 법선 벡터에 평행하게 배향하지 않을 수도 있다.
- [0146] 또한, CAAC-OS막 내의 결정화도가 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방으로부터의 결정 성장에 의하여 형성되는 경우에는, 상면 근방의 영역은 괴형성면 근방의 영역보다 결정화도가 높게 되는 경우가 있다. 또한, CAAC-OS막에 불순물을 첨가하는 경우에는, 불순물이 첨가된 영역의 결정화도가 변화되어, 부분적으로 결정화도가 상이한 영역이 형성될 수도 있다.
- [0147] 또한, InGaZnO_4 의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 2Θ 가 31° 근방일 때 나타나는 피크에 더하여, 2Θ 가 36° 근방일 때도 피크가 나타나는 경우가 있다. 2Θ 가 36° 근방일 때 나타나는 피크는 ZnGa_2O_4 의 결정의 (311)면에 귀속되기 때문에, InGaZnO_4 의 결정을 갖는 CAAC-OS막 내의 일부에 ZnGa_2O_4 의 결정이 포함되는 것을 가리킨다. CAAC-OS막은 2Θ 가 31° 근방일 때 피크가 나타나고, 2Θ 가 36° 근방일 때 피크가 나타나지 않는 것이 바람직하다.
- [0148] CAAC-OS막은 불순물 농도가 낮은 산화물 반도체막이다. 불순물은 수소, 탄소, 실리콘, 전이 금속 원소 등 산화물 반도체막의 주성분 이외의 원소이다. 특히 실리콘 등의, 산화물 반도체막을 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는 산화물 반도체막으로부터 산소를 빼앗음으로써 산화물 반도체막의 원자 배열을 흐트러지게 하고 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화 탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에 산화물 반도체막 내부에 포함되면 산화물 반도체막의 원자 배열을 흐트러지게 하고 결정성을 저하시키는 요인이 된다. 또한, 산화물 반도체막에 포함되는 불순물은 캐리어 트랩이나 캐리어 발생원이 되는 경우가 있다.
- [0149] 또한, CAAC-OS막은 결합 준위 밀도가 낮은 산화물 반도체막이다. 예를 들어, 산화물 반도체막 내의 산소 결손은 캐리어 트랩이 되거나, 수소를 포함함으로써 캐리어 발생원이 되는 경우가 있다.
- [0150] 불순물 농도가 낮고 결합 준위 밀도가 낮은(산소 결손이 적은) 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 부른다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적어 캐리어 밀도를 낮게 할 수 있다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터의 전기 특성은 문턱 전압이 음(노멀리 온이라고도 함)이 되는 경우가 적다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 트랩이 적다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터는 전기 특성의 변동이 작고 신뢰성이 높은 트랜지스터이다. 또한, 산화물 반도체막의 캐리어 트랩에 포함된 전하는 방출할 때까지 걸리는 시간이 길어 마치 고정 전하처럼 행동하는 경우가 있다. 그러므로, 불순물 농도가 높고 결합 준위 밀도가 높은

산화물 반도체막을 사용한 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.

[0151] CAAC-OS막을 사용한 트랜지스터는, 가시광이나 자외광의 조사로 인한 전기 특성의 변동이 작다. 따라서, 상기 트랜지스터는 신뢰성이 높다.

[0152] 또한, 결정 구조를 설명함에 있어서 '평행'이란, 두 개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.

[0153] CAAC-OS막은, 예를 들어, 금속 산화물의 다결정 타깃을 사용하여 스퍼터링법에 의하여 형성한다. 상기 타깃에 이온이 충돌하면, 타깃에 포함되는 결정 영역이 a-b면으로부터 벽개(劈開)되어 a-b면에 평행한 면을 갖는 평판상 또는 펠릿(pellet)상의 스퍼터링 입자로서 박리되는 경우가 있다. 이 경우 상기 평판상 또는 펠릿상의 스퍼터링 입자가 결정 상태를 유지한 채 기판에 도달됨으로써 CAAC-OS막이 형성될 수 있다.

[0154] 또한, CAAC-OS막을 형성하기 위하여 이하의 조건을 적용하는 것이 바람직하다.

[0155] 성막 시의 불순물 혼입을 저감함으로써, 불순물로 인하여 결정 상태가 무너지는 것을 억제할 수 있다. 예를 들어, 처리실 내에 존재하는 불순물 농도(수소, 물, 이산화 탄소, 및 질소 등)를 저감하면 좋다. 또한, 성막 가스 내의 불순물 농도를 저감하면 좋다. 구체적으로는, 이슬점이 -80°C 이하, 바람직하게는 -100°C 이하인 성막 가스를 사용한다.

[0156] 또한, 성막 시의 기판 가열 온도를 높게 함으로써, 평판상 또는 펠릿상의 스퍼터링 입자가 기판에 도달할 때 기판 위에서 마이그레이션이 일어나 스퍼터링 입자의 평평한 면이 기판에 부착된다. 예를 들어, 기판 가열 온도를 100°C 이상 740°C 이하, 바람직하게는 200°C 이상 500°C 이하로 하면 좋다.

[0157] 또한, 성막 가스 중의 산소 비율을 높이고 전력을 최적화함으로써, 성막 시의 플라즈마로 인한 손상을 경감시킬 수 있다. 예를 들어, 성막 가스 중의 산소 비율은 30vol% 이상, 바람직하게는 100vol%로 할 수 있다.

[0158] 본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.

[0159] (실시형태 5)

[0160] 본 실시형태에서는, LCD가 표시부에 사용된 전자 기기에 대하여 설명한다. 실시형태 1 내지 4를 적용함으로써, 눈에 편한 표시가 가능한 저소비 전력의 전자 기기를 제공할 수 있다.

[0161] 《정보 처리 시스템의 구성예》

[0162] 도 8은, LCD를 표시부에 구비한 정보 처리 시스템의 구성의 일례를 도시한 블록도이다. 정보 처리 시스템(500)은 연산부(510), LCD(520), 입력 장치(530), 및 기억 장치(540)를 구비한다.

[0163] 연산부(510)는 정보 처리 시스템(500) 전체를 제어하는 기능을 갖는다. 연산부(510)는 프로세서(511), 기억 장치(512), 입출력(I/O) 인터페이스(513), 및 버스(514)를 갖는다. 버스(514)에 의하여 프로세서(511), 기억 장치(512), 및 I/O 인터페이스(513)가 서로 접속된다. 연산부(510)는 I/O 인터페이스(513)를 통하여 LCD(520), 입력 장치(530), 및 기억 장치(540)와 통신한다. 예를 들어, 입력 장치(530)로부터의 입력 신호는 I/O 인터페이스(513) 및 버스(514)를 통하여 프로세서(511)나 기억 장치(512)에 전송된다.

[0164] 기억 장치(512)에는, 프로세서(511)의 처리에 필요한 데이터(프로그램도 포함됨)나, I/O 인터페이스(513)를 통하여 입력된 데이터가 저장된다.

[0165] 프로세서(511)는 프로그램을 실행하여 정보 처리 시스템(500)을 동작시킨다. 프로세서(511)는 예를 들어 입력 장치(530)로부터의 입력 신호를 해석하거나, 기억 장치(540)로부터 정보를 판독하거나, 기억 장치(512) 및 기억 장치(540)에 데이터를 기록하거나, LCD(520)에 출력하는 신호를 생성하는 등의 처리를 수행한다.

[0166] LCD(520)는 출력 장치로서 제공되며 정보 처리 시스템(500)의 표시부를 구성한다. 또한, 정보 처리 시스템(500)은 출력 장치로서 표시 장치 외에 스피커, 프린터 등의 다른 출력 장치를 구비하여도 좋다.

[0167] 입력 장치(530)는 연산부(510)에 데이터를 입력하기 위한 장치이다. 사용자는 입력 장치(530)를 조작함으로써 정보 처리 시스템(500)을 조작할 수 있다. 입력 장치(530)에는 다양한 휴면 인터페이스가 사용될 수 있으므로, 복수의 입력 장치를 정보 처리 시스템(500)에 제공할 수 있다. 입력 장치(530)로서는 예를 들어 터치 패널, 키보드, 조작 버튼 등이 있다. 이들을 사용자가 직접 조작함으로써 정보 처리 시스템(500)을 조작할 수 있다. 그 외에, 음성, 시선, 제스처 등을 검출하는 장치가 제공된 입력 장치를 제공하고, 이들에 의하여 정보 처리 시

스텝(500)을 조작하여도 좋다. 예를 들어 마이크로폰, 카메라(촬상 시스템) 등을 제공하여도 좋다.

[0168] 기억 장치(540)에는 프로그램이나 화상 신호 등의 각종 데이터가 저장된다. 기억 장치(540)의 기억 용량은 기억 장치(512)보다 크다. 기억 장치(540)로서는 플래시 메모리, DRAM, 하드디스크 드라이브(HDD) 등이 있다. 또한, 기억 장치(540)는 필요에 따라 제공하면 좋다.

[0169] 정보 처리 시스템(500)에서는 연산부(510) 등의 모든 장치가 하나의 하우징에 들어가 있는 형태의 장치이어도 좋고, 일부의 장치가 유선 또는 무선에 의하여 연산부(510)에 접속되는 형태의 장치이어도 좋다. 예를 들어, 전자(前者)의 형태로서는 노트북형 퍼스널 컴퓨터(PC), 태블릿 PC(단말), 전자책 단말기(단말), 및 스마트폰 등이 있다. 후자의 형태로서는 데스크톱형 PC, 키보드, 마우스, 및 모니터의 세트가 있다.

[0170] 정보 처리 시스템(500)의 LCD(520)에서는 통상 구동과 IDS 구동에 의한 표시가 가능하다. 또한, IDS 구동으로서는 제 1 IDS 구동 및 제 2 IDS 구동의 양쪽 또는 한쪽이 수행된다. 예를 들어, 제 2 IDS 구동(도 5 참조)에 의하여 정지 화상 표시를 수행하는 정보 처리 시스템(500)의 적합한 용도는, 전자책을 읽거나 디지털 카메라로 촬영한 사진을 감상하는 것 등이다. 즉, 정보 처리 시스템(500)을 사용하는 경우에, 같은 화상인 상태가 비교적 길고, 사용자의 조작에 의하여 화면 전체의 표시를 전환할 때, 제 2 IDS 구동에 의하여 정지 화상을 표시하는 것이 바람직하다.

[0171] 도 9의 (A) 내지 (F)를 참조하여 정보 처리 시스템(500)의 구체적인 예를 몇 가지 설명한다. 도 9의 (A) 내지 (F)는, 표시부가 LCD로 구성된 정보 처리 시스템의 일례를 도시한 외관도이다.

[0172] 도 9의 (A)에 도시된 휴대형 게임기(700)는 하우징(701), 하우징(702), 표시부(703), 표시부(704), 마이크로폰(705), 스피커(706), 조작 버튼(707), 및 스타일러스(708) 등을 갖는다. 표시부(703) 및/또는 표시부(704)에 입력 장치(530)로서 터치 패널을 제공하여도 좋다.

[0173] 도 9의 (B)에 도시된 비디오 카메라(710)는 하우징(711), 하우징(712), 표시부(713), 조작 버튼(714), 렌즈(715), 및 접속부(716) 등을 갖는다. 조작 버튼(714) 및 렌즈(715)는 하우징(711)에 제공되고, 표시부(713)는 하우징(712)에 제공된다. 그리고, 하우징(711)과 하우징(712)은 접속부(716)에 의하여 접속되고, 하우징(711)과 하우징(712) 사이의 각도는 접속부(716)에 의하여 변경할 수 있다. 표시부(713)의 화면은 접속부(716)에서의 하우징(711)과 하우징(712) 사이의 각도에 따라 전환되는 구성으로 하여도 좋다. 표시부(713)에 터치 패널을 제공하여도 좋다.

[0174] 도 9의 (C)에 도시된 태블릿 단말(720)은 하우징(721)에 제공된 표시부(722) 외에 조작 버튼(723), 스피커(724), 또한 도시되지 않은 마이크로폰, 스테레오 헤드폰 잭, 메모리 카드 삽입구, 카메라, USB 커넥터 등의 외부 접속 포트 등을 구비한다. 표시부(722)에는 입력 장치(530)로서 터치 패널이 제공된다.

[0175] 도 9의 (D)에 도시된 폴더형 태블릿 단말(730)은 하우징(731), 하우징(732), 표시부(733), 표시부(734), 접속부(735), 및 조작 버튼(736) 등을 갖는다. 표시부(733) 및 표시부(734)는 LCD(520)로 구성된다. 표시부(733, 734)에는 입력 장치(530)로서 터치 패널이 제공된다.

[0176] 도 9의 (E)에 도시된 스마트폰(740)은 하우징(741), 조작 버튼(742), 마이크로폰(743), 표시부(744), 스피커(745), 및 카메라용 렌즈(746) 등을 갖는다. 표시부(744)와 동일한 면 위에 카메라용 렌즈(746)를 구비하기 때문에 영상 전화가 가능하다. 표시부(744)에는 입력 장치(530)로서 터치 패널이 제공된다.

[0177] 도 9의 (F)에 도시된 노트북형 PC(750)는 하우징(751), 표시부(752), 키보드(753), 및 포인팅 디바이스(754) 등을 갖는다. 표시부(752)에는 LCD(520)가 사용된다. 또한, 표시부(752)에 입력 장치(530)로서 터치 패널이 제공되어도 좋다.

[0178] 본 실시형태는 다른 실시형태 및 실시예와 적절히 조합할 수 있다.

[0179] (실시예 1)

[0180] <LC 패널의 사양>

[0181] 실시형태 3의 FFS 모드의 LC 패널(도 6, 도 7 참조)을 제작하고 그 동작을 검증하였다. 제작한 LC 패널(이하, 테스트 패널이라고 부름)의 사양을 표 1에 나타내었다. 실제의 검증에서는 테스트 패널에 백 라이트 모듈 등을 제공하여 투과형 LCD로서 동작시켰다.

표 1

액정 모드	프린지 필드 스위칭
액정 재료	네거티브형 액정
화면 사이즈	3.64inch
화소 밀도	326ppi
해상도	540×RGB(H)×960(V): Quarter HD
화소 피치	26μm(H)×78μm(V)

[0182]

[0183] 테스트 패널의 2장의 기판은 유리 기판이다. 게이트 드라이버와 소스 드라이버는 화소부와 함께 소자 기판에 집적시켰다. 제작한 트랜지스터는 OS 트랜지스터이고, 그 산화물 반도체층은 CAAC 구조를 갖는 In-Ga-Zn계 산화물막으로 형성하였다.

[0184]

«테스트 패널의 평가»

[0185]

테스트 패널의 공통 전압(VCOM)(공통 전극(COM-1)의 전압)은 0V로 하였다. 또한, 공통 전극(COM-2)의 전압(VCOM2)도 0V로 하고, 공통 전극(COM-1)과 공통 전극(COM-2)의 전위를 같게 한 상태에서 동작시키고, 플리커에 관하여 객관 평가 및 주관 평가를 수행하였다.

[0186]

또한, 비교예 1로서, 공통 전극(COM-1)과 공통 전극(COM-2) 사이에 전위차가 있는 상태에서 테스트 패널을 동작시키고 같은 평가를 수행하였다. 비교예 1에서는 VCOM2=-1.7V로 하였다. 또한, VCOM은 -1.8V 내지 -1.7V의 범위에서 일정 전압으로 하였다. VCOM의 값은 테스트 패널마다 다르고, 중간조의 표시가 최적화되도록 결정되었다.

[0187]

<투과율의 측정>

[0188]

객관 평가로서 테스트 패널의 투과율을 측정하였다. IDS 구동에 의하여 테스트 패널에 희색의 정지 화상을 표시시켰다. 리프레시 레이트는 1Hz이다. 즉, 1초마다 데이터를 재기록하였다. 또한, IDS 구동에서, 화면을 한번 재기록하는 데 데이터를 3번 기록하였다(도 3의 (B), 도 4의 (B) 참조). 이것은 후술하는 주관 평가에서도 마찬가지이다.

[0189]

실시예 1 및 비교예 1은 둘 다 IDS 구동 직후의 투과율과 6시간 경과 후의 투과율을 측정하였다. 측정 결과를 도 10에 나타내었다. 도 10의 (A)는 실시예 1의 투과율의 변동을 나타내는 그래프이고, 도 10의 (B)는 비교예 1의 그래프이다.

[0190]

도 10의 (B)에 도시된 바와 같이, 비교예 1에서는 6시간 경과 후의 테스트 패널은 IDS 구동 직후의 투과율을 유지할 수 없고, 투과율이 1% 이상 저하된다. 한편, 도 10의 (A)에 도시된 바와 같이, 실시예 1에서는 IDS 구동을 6시간 연속적으로 수행하더라도 투과율의 변동은 구동 직후와 같은 정도이다.

[0191]

도 10을 보면 알 수 있듯이, FFS 모드의 LCD의 투과율의 변동은 공통 전극(COM-1)과 공통 전극(COM-2) 사이의 전위차가 원인이 된다. 2개의 공통 전극(COM-1, COM-2)의 전위를 같게 함으로써, 장시간 동안 IDS 구동하더라도 투과율의 변동이 억제되는 것이 확인되었다. IDS 구동은 의사적인 DC 구동이기 때문에, 2개의 공통 전극(COM-1, COM-2) 사이에 전위차가 있는 상태에서 IDS 구동을 수시간 연속적으로 수행하면, 액정 셀 내에 전하의 편석이 생기고, 이에 의하여 투과율이 변동되었다고 생각할 수 있다.

[0192]

LCD의 일반적인 V-T(전압-투과율) 특성에서는, 중간조(희색 표시)가 저계조(흑색 표시)나 고계조(백색 표시)보다 전압에 대한 투과율의 변동량이 크다. 도 10의 (A)의 실시예 1에서는 IDS 구동에 의한 희색 표시의 투과율의 변동이 억제되는 것이 나타내어졌다. 즉, 2개의 공통 전극(COM-1, COM-2)의 전위를 같게 함으로써, IDS 구동을 수행하더라도 중간조로 표현되는 자연 화상을 고품위로 표시할 수 있다는 것을 알 수 있었다.

[0193] <플리커에 관한 주관 평가>

[0194] 공통 전극(COM-1)과 공통 전극(COM-2) 사이의 전위차를 조정함으로써, 사람 눈이 느끼는 플리커를 저감할 수 있다는 것을 주관 평가로 확인하였다. 도 11의 (A)에 실시예 1의 주관 평가의 결과를, 도 11의 (B)에 비교예 1의 주관 평가의 결과를 나타내었다.

[0195] 주관 평가는, 2개의 테스트 패널을 준비하고, 한쪽을 통상 구동(리프레시 레이트 60Hz)에 의하여 동작시키고, 다른 쪽을 IDS 구동(리프레시 레이트 1Hz)에 의하여 동작시켰다. 각각의 표시 품위의 평가는 피검자가 동작 모드를 모르는 상태에서 2개의 테스트 패널의 화면을 비교함으로써 수행하였다.

[0196] 피검자에게 평가 목적에 대한 선입관을 주지 않도록 하기 위해서, '플리커' 외의 표시 품위에 관한 평가 항목을 추가하였다. 평가 항목은 '플리커' 외에 '색조', '해상도', '화면상의 반사', '표시 불균일', 및 '문자의 가독성'으로 하였다. 피검자는 이들에 대하여, '매우 좋음', '약간 좋음', '좋지도 나쁘지도 않음', '약간 나쁨', '매우 나쁨'의 5단계로 평가하였다.

[0197] 평가에는, 동물이나 풍경 등 13개의 자연 화상과, 7개의 텍스트(알파벳, 히라가나)의 총 20개의 정지 화상을 사용하였다. 슬라이드 쇼 형식에 의하여 이들 정지 화상을 5초 간격으로 테스트 패널에 표시시켰다. 또한, 실시예 1 및 비교예 1은 둘 다 2개의 테스트 패널을 6시간 계속해서 동작시켰다. 6시간 사이에 피검자는 랜덤적으로 평가하였기 때문에, 피검자마다 테스트 패널의 동작 시작으로부터 평가 시까지 경과한 시간이 다르다. 표 2에 피검자의 성별과 세대를 나타내었다. (a)가 실시예 1이고, (b)가 비교예 1이다.

표 2

(a) 실시예 1

성별		세대	
남성	34 명	20 대	45 명
여성	52 명	30 대	34 명
합계	86 명	40 대	7 명

(b) 비교예 1

성별		세대	
남성	27 명	20 대	40 명
여성	57 명	30 대	38 명
합계	84 명	40 대	5 명
		50 대	1 명

[0198]

[0199] 도 11의 (A)에 나타내어진 바와 같이, 실시예 1에서는 통상 구동과 IDS 구동 사이의, 플리커에 관한 평가 결과의 차이가 작다. 86명 중 3명이 IDS 구동에서 더 플리커를 느끼고 6명이 통상 구동에서 더 플리커를 느꼈다는 회답이었다. 실시예 1에 대한 종합적인 평가 결과는 IDS 구동이 통상 구동보다 플리커를 느끼지 않는다는 것이다.

[0200]

도 11의 (B)에 나타내어진 바와 같이, 플리커에 관한 평가 결과에 있어서 표시 모드에 따른 차이가 비교예 1에서는 실시예 1의 경우보다 커졌다. 84명 중 11명이 IDS 구동에서 더 플리커를 느끼고 3명은 통상 구동에서 더 플리커를 느꼈다는 회답이었다. 비교예 1에 대한 종합적인 평가 결과는 IDS 구동이 통상 구동보다 플리커를 느낀다는 것이다. 또한, 테스트 시작으로부터 시간이 경과할수록 IDS 구동에서 플리커를 더 느낀다는 회답이 많아졌다. 비교예 1의 주관 평가 결과는 도 10의 (B)의, 시간 경과에 따른 투과율의 변동량의 증가라는 객관 평가와 합치한다.

[0201]

상술한 바와 같이, 2개의 공통 전극(COM-1, COM-2)의 전위를 같게 함으로써 의사적인 DC 구동인 IDS 구동을 장시간 수행하더라도 투과율의 변동을 억제할 수 있는 것이 확인되었다. 또한, IDS 구동 시의 데이터 채기록에 따른 플리커를 저감할 수 있는 것이 확인되었다.

[0202]

또한, 도 11의 주관 평가 결과는, 실시예 1에서는 IDS 구동과 통상 구동 사이에, 표시 품위에 대한 평가 결과에 큰 차이가 없지만, 비교예 1에서는 IDS 구동은 통상 구동보다 표시 품위가 떨어지는 것이 시사되었다. 이 결과는, 2개의 공통 전극(COM-1, COM-2)의 전위를 갖게 함으로써, 장시간 동안 IDS 구동이 수행된 LCD에서도, 통상

구동의 동작 시와 같은 표시 품위를 유지할 수 있다는 것이 시사되었다.


부호의 설명

[0203]

- 20: 액정층
- 21: 기판
- 22: 기판
- 23: 밀봉 부재
- 24: 단자부
- 25: FPC
- 30: 화소 전극
- 31: 공통 전극
- 32: 공통 전극
- 40: 절연층
- 100: 액정 표시 장치(LCD)
- 110: 액정(LC) 패널
- 111: 화소부
- 112: 게이트 드라이버
- 113: 소스 드라이버
- 121: 화소
- 122: 게이트선
- 123: 소스선
- 130: 트랜지스터
- 131: 액정 소자
- 132: 용량 소자
- 180: 컨트롤러
- 190: 전원


도면

도면1




도면2


(A)




(B)




도면3




도면4



도면5




도면6




도면7


221



도면8




도면9



도면10


(A)

< 실시예 1 >




(B)

< 비교예 1 >



도면11

(A)
< 실시예 1 >(B)
< 비교예 1 >