

(19) Weltorganisation für geistiges Eigentum
Internationales Büro



(43) Internationales Veröffentlichungsdatum
3. Januar 2008 (03.01.2008)

PCT


(10) Internationale Veröffentlichungsnummer
WO 2008/000373 A1

- (51) Internationale Patentklassifikation:
H03K 17/16 (2006.01) H03K 17/687 (2006.01)
H02M 7/5387 (2007.01)
- (21) Internationales Aktenzeichen: PCT/EP2007/005396
- (22) Internationales Anmeldedatum:
20. Juni 2007 (20.06.2007)
- (25) Einreichungssprache: Deutsch
- (26) Veröffentlichungssprache: Deutsch
- (30) Angaben zur Priorität:
10 2006 030 821.2 30. Juni 2006 (30.06.2006) DE
- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): BRAUN GMBH [DE/DE]; Frankfurter Strasse 145, 61476 Kronberg/Taunus (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): KLEMM, Torsten [DE/DE]; Alleestrasse 19, 65812 Bad Soden (DE). VETTER, Ingo [DE/DE]; Hessenring 31, 61184 Karben (DE).
- (74) Gemeinsamer Vertreter: BRAUN GMBH; Frankfurter Strasse 145, 61476 Kronberg/Taunus (DE).
- (81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY,

[Fortsetzung auf der nächsten Seite]

(54) Title: CIRCUIT ARRANGEMENT AND METHOD FOR CONTROLLING AN ELECTRICAL CONSUMER

(54) Bezeichnung: SCHALTUNGSANORDNUNG UND VERFAHREN ZUM ANSTEUERN EINES ELEKTRISCHEN VERBRAUCHERS



(57) Abstract: The invention relates to a circuit arrangement for controlling an electrical consumer (M), said arrangement being provided with a bridge circuit which comprises four electronic switches (V1, V2, V3, V4) and the consumer (M) which is arranged in the transversal leg of the bridge circuit, and a control circuit (uC) comprising control terminals for the four electronic switches. The control terminal for the first electronic switch (V1) is connected to the control terminal for the fourth electronic switch (V4) by means of a series connection consisting of a first capacitor (C1) and a first resistance (R1), and the control terminal for the third electronic switch (V3) is connected to the control terminal for the second electronic switch (V2) by means of a series connection consisting of a second capacitor (C2) and a second resistance (R2). The invention also relates to a method for switching an electronic switch by means of a control circuit (uC) comprising a control terminal for controlling the electronic switch which can either be switched ("tristate") as an input ("high impedance") or as an output ("low" or "high"). The switching of the electronic switch from the conductive state to the non-conductive state and/or vice versa is carried out in two steps, namely the control terminal is switched from "low" via "high impedance" to "high" or from "high" via "high impedance" to "low".

(57) Zusammenfassung: Die Erfindung betrifft eine Schaltungsanordnung zum Ansteuern eines elektrischen Verbrauchers (M) mit einer Brückenschaltung, die vier elektronische Schalter (V1, V2, V3, V4) aufweist und in deren Quersweig der Verbraucher (M) angeordnet ist, und mit einer Steuerschaltung (uC), die Steueranschlüsse für die vier elektronischen Schalter aufweist. Der Steueranschluß für den ersten

[Fortsetzung auf der nächsten Seite]

WO 2008/000373 A1



TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Erklärung gemäß Regel 4.17:

— *Erfindererklärung (Regel 4.17 Ziffer iv)*

Veröffentlicht:

— *mit internationalem Recherchenbericht*
— *vor Ablauf der für Änderungen der Ansprüche geltenden Frist; Veröffentlichung wird wiederholt, falls Änderungen eintreffen*

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

elektronischen Schalter (V1) ist über eine Reihenschaltung aus einem ersten Kondensator (C1) und einem ersten Widerstand (R1) mit dem Steueranschluß für den vierten elektronischen Schalter (V4) verbunden, und der Steueranschluß für den dritten elektronischen Schalter (V3) ist über eine Reihenschaltung aus einem zweiten Kondensator (C2) und einem zweiten Widerstand (R2) mit dem Steueranschluß für den zweiten elektronischen Schalter (V2) verbunden. Die Erfindung betrifft ferner ein Verfahren zum Schalten eines elektronischen Schalters mittels einer Steuerschaltung (uC), die einen Steueranschluß zum Steuern des elektronischen Schalters aufweist, der entweder als Eingang ("high impedance") oder als Ausgang ("Low" oder "High") geschaltet sein kann ("tristate"). Das Umschalten des elektronischen Schalters vom leitenden Zustand in den nicht leitenden Zustand und/oder umgekehrt erfolgt in zwei Schritten, nämlich indem der Steueranschluß von "Low" über "high impedance" auf "High" bzw. von "High" über "high impedance" auf "Low" umgeschaltet wird.

Schaltungsanordnung und Verfahren zum Ansteuern eines elektrischen Verbrauchers

Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zum Ansteuern eines elektrischen Verbrauchers, beispielsweise von einer Steuerschaltung gesteuerte elektronische Schalter in Brückenschaltung, mit der ein Elektromotor eines batteriebetriebenen Elektrokleingeräts betrieben wird.

Eine derartige Schaltungsanordnung ist in der DE 10 2005 059 571 beschrieben. Aus der DE 102 46 520 A1 ist ferner eine Schaltungsanordnung und ein Verfahren zum Ansteuern eines oszillierenden Elektromotors eines batteriebetriebenen Elektrokleingeräts mittels einer Brückenschaltung bekannt. Wird das Elektrokleingerät beispielsweise mit einem Li-Ionen-Akkumulator betrieben, und werden die elektronischen Schalter der Brückenschaltung durch eine Steuerschaltung entweder mit einem "Low"-Pegel oder einem "High"-Pegel angesteuert, kann beim Umschalten der elektronischen Schalter die Versorgungsspannung stark einbrechen oder sich sogar mehr als verdoppeln, da ein Li-Ionen-Akkumulator eine im Vergleich zu anderen Akkumulatoren große parasitäre Induktivität besitzt, die bei Stromänderungen eine entsprechend große Gegenspannung induziert.

Es ist Aufgabe der vorliegenden Erfindung eine Schaltungsanordnung und ein Verfahren zum Ansteuern eines elektrischen Verbrauchers anzugeben, die/das speziell für den Betrieb an einer Spannungsquelle mit großer parasitärer Induktivität ausgelegt ist.

Erfindungsgemäß ist diese Aufgabe durch eine Schaltungsanordnung gelöst, die mindestens einen elektronischen Schalter und eine Steuerschaltung aufweist, die den elektronischen Schalter so vom nichtleitenden Zustand in den leitenden Zustand umschaltet und/oder umgekehrt, daß die zeitlichen Änderungen des fließenden Stroms relativ klein sind. Auf diese Weise kann die relativ große parasitäre Induktivität eines zur Stromversorgung verwendeten Li-Ionen-Akkumulators keine allzugroßen Gegenspannungen erzeugen, sodaß beispielsweise ein als Steuerschaltung verwendeter Mikrokontroller unmittelbar vom Akkumulator mit Strom versorgt werden kann, d.h. beispielsweise auf Kondensatoren zur Glättung der Spannung des Akkumulators verzichtet werden kann. Die Schaltungsanordnung ist vorzugsweise für elektrische Zahnbürsten oder elektrische Rasierapparate gedacht, die als Antrieb einen oszillierenden Elektromotor oder Linearmotor aufweisen und mit einem Li-Ionen-Akkumulator betrieben werden, und zeichnet sich durch geringen schaltungstechnischen Aufwand aus.

Große zeitliche Änderungen des fließenden Stroms können jedoch nicht nur wegen der relativ großen parasitären Induktivität eines zur Stromversorgung verwendeten Li-Ionen-Akkumulators unerwünscht große Gegenspannungen erzeugen sondern natürlich auch wegen der Induktivität des durch die Schaltungsanordnung gesteuerten elektrischen Verbrauchers. Stellt der Verbraucher eine induktive Last dar, wird das erfindungsgemäße Verfahren zumindest beim Ausschalten des durch den Verbraucher fließenden Stroms angewendet.

Beim erfindungsgemäßen Verfahren zum Ansteuern eines elektrischen Verbrauchers schaltet die Steuerschaltung den/die elektronischen Schalter in mindestens zwei Schritten vom leitenden Zustand in den nicht leitenden Zustand und/oder umgekehrt, beispielsweise wird der Pegel am Steueranschluß der Steuerschaltung bzw. am Steueranschluß des elektronischen Schalters von "Low" über "Offen" auf "High" bzw. von "High" über "Offen" auf "Low" geschaltet. Das erfindungsgemäße Verfahren läßt sich bei einer Steuerschaltung in CMOS-Technik vorzugsweise dadurch realisieren, daß der Steueranschluß der Steuerschaltung entweder als Eingang ("high impedance") oder als Ausgang ("Low" oder "High") geschaltet werden kann ("tristate"), und zum Umschalten des elektronischen Schalters vom leitenden Zustand in den nicht leitenden Zustand und/oder umgekehrt der Steueranschluß des elektronischen Schalters von "Low" über "high impedance" auf "High" bzw. von "High" über "high impedance" auf "Low" umgeschaltet wird. Vorzugsweise führt die Steuerschaltung den zweiten Schritt, d.h. das Umschalten von "high impedance" auf "High" oder "Low", erst dann durch, nachdem der elektronische Schalter seinen Zustand ("leitend" bzw. "nicht leitend") geändert hat.

Bei einer erfindungsgemäßen Schaltungsanordnung, bei der die Steuerschaltung den elektrischen Verbraucher durch vier elektronische Schalter in Brückenschaltung ansteuert, und der Verbraucher im Querzweig der Brückenschaltung angeordnet ist, weist die Steuerschaltung Steueranschlüsse für die vier elektronischen Schalter auf. Erfindungsgemäß ist der Steueranschluß für den ersten elektronischen Schalter über eine Reihenschaltung aus einem ersten Kondensator und einem ersten Widerstand mit dem Steueranschluß für den vierten elektronischen Schalter verbunden, und der Steueranschluß für den dritten elektronischen Schalter ist über eine Reihenschaltung aus einem zweiten Kondensator und einem zweiten Widerstand mit dem Steueranschluß für den zweiten elektronischen Schalter verbunden. Der erste und vierte elektronische Schalter sind mit dem einen Ende des elektrischen Verbrauchers verbunden, und der zweite und dritte elektronische Schalter sind mit dem anderen Ende des elektrischen Verbrauchers verbunden.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels für eine erfindungsgemäße Schaltungsanordnung zum Ansteuern eines elektrischen Verbrauchers erläutert, die in der einzigen Zeichnung dargestellt ist. Weitere Ausgestaltungen sind in der Beschreibung beschrieben.

Die in der Figur dargestellte erfindungsgemäße Schaltungsanordnung enthält einen Akkumulator A, der eine parasitäre Induktivität L aufweist. Ferner ist eine Brückenschaltung vorhanden, die vier Transistoren V1, V2, V3, V4 aufweist, und in deren Querzweig ein Elektromotor M oder ein anderer elektrischer Verbraucher angeordnet ist. Die vier Transistoren V1, V2, V3, V4 sind MOS-FETs, die in an sich bekannter Weise je eine Schutzdiode aufweisen. Sie können von einer Steuerschaltung uC gesteuert werden, die zu diesem Zweck vier Steueranschlüsse aufweist, von denen jeder die Zustände "high impedance" (Eingang) oder "Low" oder "High" (Ausgang) annehmen kann ("tristate"). Die Steuerschaltung uC wird direkt vom Akkumulator A mit Strom versorgt. Der erste V1 und dritte Transistor V3 sind n-Kanal-MOS-FETs, deren Source-Anschlüsse mit dem Minuspol des Akkumulators A verbunden sind; der zweite V2 und vierte Transistor V4 sind p-Kanal-MOS-FETs, deren Source-Anschlüsse mit dem Pluspol des Akkumulators A verbunden sind. Die Drain-Anschlüsse des ersten V1 und vierten MOS-FETs V4 sind mit dem einen Ende des Motors M verbunden, und die Drain-Anschlüsse des zweiten V2 und dritten MOS-FETs V3 sind mit dem anderen Ende des Motors M verbunden. Die Gate-Anschlüsse der vier Transistoren V1, V2, V3, V4 sind über je einen Gate-Widerstand Rg mit je einem der vier Steueranschlüsse der Steuerschaltung uC verbunden. Die Gate-Widerstände Rg dienen zum Begrenzen des Gesamtstroms, der beim Ansteuern der Transistoren in die Steuereinrichtung fließt. Sie können auch weggelassen sein, wenn die Steuerschaltung für entsprechend höhere Ströme ausgelegt ist. Die Source-Anschlüsse eines jeden Transistors sind über je einen Pull-up/Pull-down-Widerstand Rp und den zugehörigen Gate-Widerstand Rg mit dem Gate-Anschluß des jeweiligen Transistors verbunden. Der Steueranschluß für den ersten Transistor V1 ist über eine Reihenschaltung aus einem ersten Widerstand R1 und einem ersten Kondensator C1 mit dem Steueranschluß für den vierten Transistor V4 verbunden. Der Steueranschluß für den dritten Transistor V3 ist über eine Reihenschaltung aus einem zweiten Widerstand R2 und einem zweiten Kondensator C2 mit dem Steueranschluß für den zweiten Transistor V2 verbunden.

Die Funktionsweise der in der Figur dargestellten Schaltungsanordnung wird nachstehend beschrieben. In der zunächst betrachteten Ausgangssituation befindet sich die Schaltungsanordnung in einem Zustand, in dem an den Steueranschlüssen für den vierten V4 und den ersten Transistor V1 ein "Low"-Potential herrscht, und an den Steueranschlüssen für den

zweiten V2 und den dritten Transistor V3 ein "High"-Potential herrscht. Somit ist der vierte V4 und der dritte Transistor V3 durchgeschaltet, wogegen der erste V1 und der zweite Transistor V2 sperren, sodaß aus dem Akkumulator A über den vierten V4 und den dritten Transistor V3 ein Strom durch den Motor M fließt. Die Schaltungsanordnung soll nun in den Zustand umgeschaltet werden, in dem der Strom durch den Motor M in der umgekehrten Richtung, d.h. aus dem Akkumulator A über den zweiten V2 und den ersten Transistor V1 fließt. Dieses Umschalten, d.h. Abschalten des gerade fließenden Stroms und anschließendes Einschalten eines Stroms in umgekehrter Richtung, wird nachfolgend erläutert.

In der oben angegebenen Ausgangssituation herrscht an den Steueranschlüssen für den vierten V4 und den ersten Transistor V1 ein "Low"-Potential, sodaß der erste Kondensator C1 entladen ist. Das Abschalten des gerade fließenden Stroms beginnt nun damit, daß die Steuerschaltung uC zu einem Zeitpunkt T1 den Steueranschluß für den vierten Transistor V4 von "Low" auf "high impedance" umschaltet, wodurch die Spannung am Gate des vierten Transistors V4 auf einen durch das Verhältnis R_p/R_1 bestimmten Wert springt. Dadurch liegt jetzt eine Spannung am Kondensator C1 an, durch die dieser aufgeladen wird. Gleichzeitig wird die Miller-Kapazität (parasitäre Gate-Drain-Kapazität) des vierten Transistors V4 entladen. Das Aufladen des Kondensators C1 bewirkt ein weiteres Ansteigen der Spannung am Gate des vierten Transistors V4, und somit ein weiteres Entladen der Miller-Kapazität des vierten Transistors V4. Wenn die Gate-Source-Spannung zu einem Zeitpunkt $T_2 > T_1$ ungefähr denselben Wert erreicht hat wie die Drain-Source-Spannung geht der vierte Transistor V4 in seinen ausgeschalteten Zustand über, und die Miller-Kapazität fällt auf einen vergleichsweise kleinen Wert ab. Die Spannung am Gate des vierten Transistors V4 steigt daraufhin noch weiter an, wobei die Zeitkonstante dieser Spannungsänderung jetzt allerdings kaum noch von der Miller-Kapazität des vierten Transistors V4 sondern hauptsächlich von der Kapazität des ersten Kondensators C1 und der Summe R_p+R_1 bestimmt ist. Zu einem Zeitpunkt $T_3 > T_2$ schaltet die Steuerschaltung uC den Steueranschluß für den vierten Transistor V4 von "high impedance" auf "High" um, wodurch das Abschalten des vierten Transistors V4 beendet wird. Bei geeigneter Dimensionierung des ersten Kondensators C1 und der Widerstände R_p und R_g und geeigneter Wahl des Schaltzeitpunkts T3 in Bezug auf T1 bzw. T2 ergibt sich ein weiches Ausschalten des vierten Transistors V4, sodaß die zeitliche Änderung des fließenden Stroms so klein ist, daß die Akkuspannung davon kaum beeinflusst wird.

Das Ausschalten des dritten Transistors V3 kann zeitlich parallel zum Ausschalten des vierten Transistors V4 erfolgen. Vorzugsweise wird jedoch der dritte Transistor V3 erst dann ausgeschaltet, wenn nur noch ein geringer oder gar kein Strom mehr fließt, d.h. zeitversetzt

zum Ausschalten des vierten Transistors V4. Das Ausschalten des dritten Transistors V3 kann nach demselben Verfahren erfolgen, wie es oben anhand des vierten Transistors V4 beschrieben wurde. Wenn allerdings nur noch ein geringer oder gar kein Strom mehr durch den dritten Transistor V3 fließt, kann dieser auch "hart" ausgeschaltet werden, indem die Steuerschaltung uC den zugehörigen Steueranschluß direkt von "High" auf "Low" umschaltet, ohne dadurch nennenswerte Störspannungen hervorzurufen. Durch das Ausschalten des dritten Transistors V3 wird der zweite Kondensator C2 aufgeladen.

Besonders vorteilhaft ist es jedoch, wenn nach dem Ausschalten des vierten Transistors V4 der erste Transistor V1 eingeschaltet wird, und der dritte Transistor V3 zunächst noch eingeschaltet bleibt, d.h. der Motor M über den ersten V1 und dritten Transistor V3 kurzgeschlossen wird, wie in der DE 102 46 520 A1 beschrieben ist. Der dann wegen der Induktivität des Motors M auch nach dem Abschalten des vierten Transistors V4 immer noch durch den Motor M fließende Kurzschlußstrom wird verbraucht, und kann nicht über die Schutzdioden des ersten V1 und zweiten Transistors V2 in den Akku fließen. Auf diese Weise wird der Wirkungsgrad der Schaltungsanordnung verbessert und verhindert, daß die parasitäre Induktivität des Akkumulators Störspannungen induziert. Erst wenn praktisch kein Strom mehr durch den Motor M fließt, wird der dritte Transistor V3 ausgeschaltet. Danach kann der zweite Transistor V2 eingeschaltet werden, indem die Steuerschaltung uC den zugehörigen Steueranschluß direkt von "High" auf "Low" umschaltet, sodaß jetzt über den ersten V1 und zweiten Transistor V2 ein Strom in umgekehrter Richtung durch den Motor M fließen kann, wobei wegen der Induktivität des Motors die zeitliche Änderung des Stroms beim Einschalten des zweiten Transistors V2 hinreichend klein ist.

In dem Fall, in dem das Einschalten des ersten V1 und zweiten Transistors V2 erst nach dem Ausschalten des dritten V3 und vierten Transistors V4 erfolgt, um einen Strom in umgekehrter Richtung durch den Motor M fließen zu lassen, wird vorzugsweise zuerst der erste Transistor V1 und danach der zweite Transistor V2 eingeschaltet, wobei der erste Transistor V1 auch "hart" eingeschaltet werden kann, indem die Steuerschaltung uC den zugehörigen Steueranschluß direkt von "Low" auf "High" umschaltet, ohne dadurch nennenswerte Störspannungen hervorzurufen. Durch das Einschalten des ersten Transistors V1 wird der erste Kondensator C1 entladen. Danach wird der zweite Transistor V2 eingeschaltet, was ebenfalls "hart" erfolgen kann, wenn der elektrische Verbraucher eine induktive Last darstellt.

Das Abschalten des durch den Motor M und den zweiten V2 und ersten Transistor V1 fließenden Stroms erfolgt so, wie schon oben anhand des Abschaltens des durch den vierten V4 und dritten Transistors V3 fließenden Stroms beschrieben wurde.

Somit erfolgt das Aus- und ggfs. Einschalten der elektronischen Schalter nach folgendem Verfahren: Die Steuerschaltung schaltet ihren Steueranschluß, der zum Steuern des elektronischen Schalters entweder als Eingang ("high impedance") oder als Ausgang ("Low" oder "High") geschaltet sein kann ("tristate"), in einem ersten Schritt von "Low" auf "high impedance" und erst in einem zweiten Schritt auf "High" bzw. in einem ersten Schritt von "High" auf "high impedance" und erst in einem zweiten Schritt auf "Low" um. Der zeitliche Abstand zwischen dem ersten Schritt und dem zweiten Schritt ist durch geeignete Dimensionierung einer mindestens einen Widerstand und einen Kondensator enthaltenden Beschaltung des elektronischen Schalters auf die Miller-Kapazität des elektronischen Schalters abgestimmt und vorzugsweise fest eingestellt, wobei die Beschaltung im Falle der oben beschriebenen Brückenschaltung aus den Widerständen R_p , R_g , R_1 , R_2 und dem ersten C1 und zweiten Kondensator C2 gebildet ist.

Patentansprüche

1. Schaltungsanordnung zum Ansteuern eines elektrischen Verbrauchers (M) mit einer Brückenschaltung, die vier elektronische Schalter (V1, V2, V3, V4) aufweist und in deren Querzweig der Verbraucher (M) angeordnet ist, und mit einer Steuerschaltung (uC), die Steueranschlüsse für die vier elektronischen Schalter aufweist, dadurch gekennzeichnet, daß der Steueranschluß für den ersten elektronischen Schalter (V1) über eine Reihenschaltung aus einem ersten Kondensator (C1) und einem ersten Widerstand (R1) mit dem Steueranschluß für den vierten elektronischen Schalter (V4) verbunden ist, und der Steueranschluß für den dritten elektronischen Schalter (V3) über eine Reihenschaltung aus einem zweiten Kondensator (C2) und einem zweiten Widerstand (R2) mit dem Steueranschluß für den zweiten elektronischen Schalter (V2) verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die elektronischen Schalter (V1, V2, V3, V4) aus Transistoren, vorzugsweise aus MOS-Leistungstransistoren bestehen.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuerschaltung (uC) aus einem Mikrokontroller, vorzugsweise einem Mikrokontroller in CMOS-Technik, besteht.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Steueranschlüsse der Steuerschaltung (uC) als Eingang ("high impedance") oder als Ausgang ("Low" oder "High") geschaltet werden können ("tristate").
5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Steueranschluß der Steuerschaltung (uC) mit dem Steueranschluß des zugehörigen elektronischen Schalters über einen Gate-Widerstand (Rg) verbunden ist.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 2 bis 5, dadurch gekennzeichnet,

daß jeder Steueranschluß der Steuerschaltung (uC) mit dem Source-Anschluß des zugehörigen elektronischen Schalters über einen Pull-up- bzw. Pull-down-Widerstand (R_p) verbunden ist.

7. Elektrokleingerät mit einer Schaltungsanordnung nach einem der vorhergehenden Ansprüche.
8. Verfahren zum Schalten eines elektronischen Schalters mittels einer Steuerschaltung, die einen Steueranschluß zum Steuern des elektronischen Schalters aufweist, der entweder als Eingang ("high impedance") oder als Ausgang ("Low" oder "High") geschaltet sein kann ("tristate"),
dadurch gekennzeichnet, daß
die Steuerschaltung zum Umschalten des elektronischen Schalters (V1, V2, V3, V4) vom leitenden Zustand in den nicht leitenden Zustand und/oder umgekehrt nacheinander zwei Schritte durchführt, nämlich den zugehörigen Steueranschluß der Steuerschaltung (uC) zunächst von "Low" auf "high impedance" und dann auf "High" bzw. zunächst von "High" auf "high impedance" und dann auf "Low" umschaltet.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß
die Steuerschaltung den zweiten Schritt, d.h. das Umschalten von "high impedance" auf "High" oder "Low", erst durchführt, nachdem der elektronische Schalter (V1, V2, V3, V4) seinen Zustand ("leitend" bzw. "nicht leitend") geändert hat.
10. Verfahren nach Anspruch 8 oder 9,
dadurch gekennzeichnet, daß
der zeitliche Abstand zwischen dem ersten Schritt und dem zweiten Schritt durch geeignete Dimensionierung einer mindestens einen Widerstand (R_1 ; R_2 ; R_p) und einen Kondensator (C1; C2) enthaltenden Beschaltung des elektronischen Schalters (V1, V2, V3, V4) auf die Miller-Kapazität des elektronischen Schalters (V1, V2, V3, V4) abgestimmt ist.
11. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 10,
dadurch gekennzeichnet,
daß mehrere elektronische Schalter (V1, V2, V3, V4) geschaltet werden, die eine Brückenschaltung bilden.

12. Elektrokleingerät mit mindestens einem elektronischen Schalter (V1, V2, V3, V4), der nach dem Verfahren nach einem der Ansprüche 8 bis 11 geschaltet wird.




Fig.

INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2007/005396

A. CLASSIFICATION OF SUBJECT MATTER
INV. H03K17/16 H02M7/5387 H03K17/687

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H03K H02M H02P

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	FR 2 847 354 A (ATEL NANTES SA [FR]) 21 May 2004 (2004-05-21) page 5, line 3 - line 12; claims 1,7,10; figure 1	8-12
A	DE 102 06 392 A1 (SIEMENS AG [DE]) 4 September 2003 (2003-09-04) paragraph [0043]; figures 3,5	8
A	WO 95/24076 A (APPLE COMPUTER [US]) 8 September 1995 (1995-09-08) figures 4,7	1-7
A	US 7 019 551 B1 (BIESTERFELDT RANDALL PAUL [US]) 28 March 2006 (2006-03-28) abstract; figure 1	1
	-/--	

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents :

- *A* document defining the general state of the art which is not considered to be of particular relevance
- *E* earlier document but published on or after the international filing date
- *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- *O* document referring to an oral disclosure, use, exhibition or other means
- *P* document published prior to the international filing date but later than the priority date claimed

- *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
- * & * document member of the same patent family

Date of the actual completion of the international search

16 November 2007

Date of mailing of the international search report

28/11/2007

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Imbernon, Lisa

INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2007/005396

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	"CMOS DELAY CONTROLLED CIRCUIT" IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 38, no. 3, 1 March 1995 (1995-03-01), pages 279-280, XP000508053 ISSN: 0018-8689 the whole document -----	1

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/EP2007/005396

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
FR 2847354	A	21-05-2004	NONE
DE 10206392	A1	04-09-2003	NONE
WO 9524076	A	08-09-1995	NONE
US 7019551	B1	28-03-2006	NONE

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/EP2007/005396

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
 INV. H03K17/16 H02M7/5387 H03K17/687

Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
 H03K H02M H02P

Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	FR 2 847 354 A (ATEL NANTES SA [FR]) 21. Mai 2004 (2004-05-21) Seite 5, Zeile 3 - Zeile 12; Ansprüche 1,7,10; Abbildung 1	8-12
A	DE 102 06 392 A1 (SIEMENS AG [DE]) 4. September 2003 (2003-09-04) Absatz [0043]; Abbildungen 3,5	8
A	WO 95/24076 A (APPLE COMPUTER [US]) 8. September 1995 (1995-09-08) Abbildungen 4,7	1-7
A	US 7 019 551 B1 (BIESTERFELDT RANDALL PAUL [US]) 28. März 2006 (2006-03-28) Zusammenfassung; Abbildung 1	1
	----- -/--	

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen Siehe Anhang Patentfamilie

- * Besondere Kategorien von angegebenen Veröffentlichungen :
- *A* Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist
- *E* älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist
- *L* Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)
- *O* Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht
- *P* Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist
- *T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist
- *X* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden
- *Y* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist
- *&* Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche	Absenddatum des internationalen Recherchenberichts
16. November 2007	28/11/2007
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Bevollmächtigter Bediensteter Imbernon, Lisa

C. (Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	<p>"CMOS DELAY CONTROLLED CIRCUIT" IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, Bd. 38, Nr. 3, 1. März 1995 (1995-03-01), Seiten 279-280, XP000508053 ISSN: 0018-8689 das ganze Dokument</p>	1

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/EP2007/005396

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
FR 2847354	A	21-05-2004	KEINE	
DE 10206392	A1	04-09-2003	KEINE	
WO 9524076	A	08-09-1995	KEINE	
US 7019551	B1	28-03-2006	KEINE	