

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年12月2日(02.12.2021)



(10) 国際公開番号


WO 2021/241208 A1

- (51) 国際特許分類:
H03H 7/09 (2006.01) *H01F 27/00* (2006.01)
H01G 4/40 (2006.01)
- (21) 国際出願番号: PCT/JP2021/017900
- (22) 国際出願日: 2021年5月11日(11.05.2021)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2020-090711 2020年5月25日(25.05.2020) JP
- (71) 出願人: 株式会社村田製作所
(MURATA MANUFACTURING CO., LTD.) [JP/
- JP]; 〒6178555 京都府長岡京市東神足 1
丁目 1 0 番 1 号 Kyoto (JP).
- (72) 発明者: 元山 洋人 (MOTOYAMA, Hiroto);
〒6178555 京都府長岡京市東神足 1 丁目 1 0 番
1 号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 特許業務法人深見特許事務所(FUKAMI
PATENT OFFICE, P.C.); 〒5300005 大阪府大
阪市北区中之島三丁目 2 番 4 号 中之島フェス
ティバルタワー・ウエスト Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ,
BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,
CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ,
EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN,

(54) Title: LC FILTER

(54) 発明の名称: LC フィルタ

FIG.1



(57) **Abstract:** An LC filter (100) is provided with an input terminal (T1), an output terminal (T2), a stacked body (110), flat plate electrodes (PG1, PG2), connecting electrodes (VG11 to VG13) connecting the flat plate electrodes together, a plurality of capacitor electrodes, and a plurality of inductor vias. Each capacitor electrode faces the flat plate electrode (PG2). One end of the inductor via (V11) is connected to the input terminal (T1) by way of the capacitor electrode (P1). The other end of the inductor via (V11) is connected to the middle of the connection electrode (VG11). The inductor via

HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH,
KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

(V12) is connected between the flat plate electrode (PG1) and the capacitor electrode (P12). The inductor via (V14) is connected between the flat plate electrode (PG1) and the capacitor electrode (P14). One end of the inductor via (V15) is connected to the output terminal (T2) by way of a capacitor electrode (P15). The other end of the inductor via (V15) is connected to the middle of the connection electrode (VG13).

(57) 要約: LCフィルタ(100)は、入力端子(T1)と、出力端子(T2)と、積層体(110)と、平板電極(PG1, PG2)と、平板電極を接続する接続電極(VG11~VG13)と、複数のキャパシタ電極と、複数のインダクタビアとを備える。各キャパシタ電極は、平板電極(PG2)と対向している。インダクタビア(V11)の一方端はキャパシタ電極(P1)を介して入力端子(T1)に接続される。インダクタビア(V11)の他方端は接続電極(VG11)の中間に接続される。インダクタビア(V12)は、平板電極(PG1)とキャパシタ電極(P12)との間に接続される。インダクタビア(V14)は、平板電極(PG1)とキャパシタ電極(P14)との間に接続される。インダクタビア(V15)の一方端はキャパシタ電極(P15)を介して出力端子(T2)に接続される。インダクタビア(V15)の他方端は接続電極(VG13)の中間に接続される。

明 細 書

発明の名称：ＬＣフィルタ

技術分野

[0001] 本開示はＬＣフィルタに関し、より特定のには、積層ＬＣフィルタにおける特性を改善するための技術に関する。

背景技術

[0002] 特開２０００－１６５１７１号公報（特許文献１）には、インダクタおよびキャパシタにより構成された複数段の共振器が多層基板内に形成されたＬＣフィルタが開示されている。特開２０００－１６５１７１号公報（特許文献１）に開示されたＬＣフィルタにおいては、各段の共振器が、隣接する他の共振器と磁気結合および／または容量結合することによって、所望のフィルタ特性を実現している。

先行技術文献

特許文献

[0003] 特許文献１：特開２０００－１６５１７１号公報

発明の概要

発明が解決しようとする課題

[0004] 上記のようなＬＣフィルタは、携帯電話あるいはスマートフォンに代表される携帯用の通信機器に用いられる場合がある。このような携帯端末においては、小型化および薄型化のニーズが依然として高く、それに伴って内部に搭載される電子部品についても小型化が求められている。

[0005] 特開２０００－１６５１７１号公報（特許文献１）に開示されたような複数段の共振器を有するＬＣフィルタにおいては、共振器の段数を増加することによって、非通過帯域における減衰特性を改善することができることが知られている。しかしながら、積層体内に形成される共振器の数が増加すると、共振器同士の結合が強まってしまい、フィルタの損失は低下するものの、かえって非通過帯域の信号が十分に減衰できない状態となる可能性がある。

[0006] 本開示は、このような課題を解決するためになされたものであって、その目的は、多段型の積層LCフィルタにおいて、フィルタ損失の増加を抑制しつつ、減衰特性を向上させることである。

課題を解決するための手段

[0007] 本開示に係るLCフィルタは、入力端子と、出力端子と、複数の誘電体層を含む積層体と、第1電極および第2電極と、第1電極と第2電極とを接続する接続電極と、第1キャパシタ電極、第2キャパシタ電極、第3キャパシタ電極および第4キャパシタ電極と、第1インダクタビア、第2インダクタビア、第3インダクタビアおよび第4インダクタビアとを備える。第1電極および第2電極は、積層体において、互いに異なる誘電体層に設けられている。第1キャパシタ電極、第2キャパシタ電極、第3キャパシタ電極および第4キャパシタ電極は、第2電極と対向している。第1キャパシタ電極は第1インダクタビアに接続されている。第2キャパシタ電極は第2インダクタビアに接続されている。第3キャパシタ電極は第3インダクタビアに接続されている。第4キャパシタ電極は第4インダクタビアに接続されている。第1インダクタビアの一方端は、第1キャパシタ電極を介して入力端子に接続される。第1インダクタビアの他方端は、接続電極における第1電極と第2電極との間の位置に接続される。第2インダクタビアは、第1電極と第2キャパシタ電極との間に接続される。第3インダクタビアは、第1電極と第3キャパシタ電極との間に接続される。第4インダクタビアの一方端は、第4キャパシタ電極を介して出力端子に接続される。第4インダクタビアの他方端は、接続電極における第1電極と第2電極との間の位置に接続される。

発明の効果

[0008] 本開示によるLCフィルタによれば、フィルタを構成する多段構成の共振回路のうち、入出力端子に接続される共振回路が、第1電極と第2電極とを接続する接続電極に直接接続される。これによって、入出力端子に接続される共振回路による磁気結合が弱まる。したがって、フィルタの損失の増加を抑制しつつ、減衰特性を向上させることができる。

図面の簡単な説明

- [0009] [図1]実施の形態1に従うLCフィルタの斜視透視図である。
- [図2]図1のLCフィルタの側面透視図である。
- [図3]図1のLCフィルタの平板電極PG1における信号（電流）の伝達経路を説明するための平面図である。
- [図4]比較例のLCフィルタの斜視透視図である。
- [図5]実施の形態1および比較例におけるLCフィルタの通過特性を説明するための図である。
- [図6]変形例1のLCフィルタの平面図である。
- [図7]変形例2 LCフィルタの平面図である。
- [図8]変形例3のLCフィルタの平面図である。
- [図9]実施の形態2に従うLCフィルタの斜視透視図である。
- [図10]図9のLCフィルタの側面透視図である。
- [図11]実施の形態3に従うLCフィルタの斜視透視図である。

発明を実施するための形態

- [0010] 以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

[0011] [実施の形態1]

(フィルタの構成)

まず、図1および図2を用いて、実施の形態1に従うLCフィルタ100の構成について説明する。図1はLCフィルタ100の斜視透視図である。また、図2は、LCフィルタ100の側面透視図である。LCフィルタ100は、複数の誘電体層が積層方向に積層された、直方体または略直方体の積層体110を備えている。積層体110の各誘電体層は、たとえばセラミックにより形成されている。積層体110の内部において、各誘電体層に設けられた複数の配線パターンおよび電極、ならびに誘電体層間に設けられた複数のビアによってインダクタおよびキャパシタが構成されている。これらの

インダクタおよびキャパシタにより、LC共振回路が構成される。

[0012] 以下の説明においては、積層体110の積層方向を「Z軸方向」とし、Z軸方向に垂直であって積層体110の長辺に沿った方向を「X軸方向」とし、積層体110の短辺に沿った方向を「Y軸方向」とする。また、以下では、各図におけるZ軸の正方向を上側、負方向を下側と称する場合がある。

[0013] なお、図1および後述する図4、図9、図11においては、積層体110の誘電体は省略してあり、内部に形成される配線パターン、ビアおよび端子の導電体のみが示されている。

[0014] 図2は、図1のY軸の負方向からLCフィルタ100を見た、LCフィルタ100の側面透視図である。図1および図2を参照して、積層体110は、上面111および下面112を有する。積層体110の下面112に、入力端子T1、出力端子T2および接地端子GNDが設けられている。入力端子T1、出力端子T2および接地端子GNDは、LCフィルタ100と外部機器とを接続するための外部端子であり、平板状の電極である。具体的には、入力端子T1、出力端子T2および接地端子GNDは、積層体110の下面112に規則的に配置されたLGA (Land Grid Array) 端子である。

[0015] 積層体110の下面112に近接した誘電体層に、平板電極PG2が設けられている。図2に示されるように、平板電極PG2はビアVGA、VGBを介して接地端子GNDに接続されている。また、積層体110の上面111に近接した誘電体層に、平板電極PG1が設けられている。なお、図1においては、平板電極PG1は破線で示されている。

[0016] 平板電極PG1および平板電極PG2は、積層体110の積層方向に延在するランドビアVG11、VG12、VG13によって接続されている。ランドビアVG11、VG13は、積層体110のY軸の正方向の側面113（第1側面）に沿って配置されている。ランドビアVG11はX軸の負方向の隅に配置され、ランドビアVG13はX軸の正方向の隅に配置されている。ランドビアVG12は、積層体110の負方向の側面114（第2側面）に沿って、X軸方向のほぼ中央付近に配置されている。側面11

3と側面114とは互いに対向している。

[0017] 平板電極PG1と平板電極PG2との間の誘電体層には、複数の平板状の電極P11～P15が設けられている。これらの複数の電極P11～P15は、平板電極PG2から離間して配置されており、平板電極PG2との間でキャパシタを構成する。以下、電極P11～P15を「キャパシタ電極」とも称する。キャパシタ電極P11～P15は、互いに離間して配置されており、互いに容量結合している。キャパシタ電極P11～P15には、LC共振回路を構成するインダクタビアV11～V15がそれぞれ接続されている。

[0018] 入力端子T1は、ビアV11Aおよび配線電極P11Aを介して、キャパシタ電極P11に接続されている。インダクタビアV11は、一方端がキャパシタ電極P11に接続されており、他方端が配線電極PA1に接続されている。配線電極PA1は、平板電極PG1とキャパシタ電極P11との間の誘電体層に設けられており、インダクタビアV11とグランドビアVG11とを接続している。すなわち、インダクタビアV11の他方端は、配線電極PA1によって、グランドビアVG11における平板電極PG1と平板電極PG2との間の位置に接続されている。このような構成によって、インダクタビアV11およびキャパシタ電極P11は、グランドビアVG11に直接接続されたLC共振回路（第1共振回路RC1）を構成する。

[0019] 出力端子T2は、ビアV15Aおよび配線電極P15Aを介して、キャパシタ電極P15に接続されている。インダクタビアV15は、一方端がキャパシタ電極P15に接続されており、他方端が配線電極PA2に接続されている。配線電極PA2は、平板電極PG1とキャパシタ電極P15との間の誘電体層に設けられており、インダクタビアV15とグランドビアVG13とを接続している。すなわち、インダクタビアV15の他方端は、配線電極PA2によって、グランドビアVG13における平板電極PG1と平板電極PG2との間の位置に接続されている。このような構成によって、インダクタビアV15およびキャパシタ電極P15は、グランドビアVG13に直接

接続されたLC共振回路（第5共振回路RC5）を構成する。

[0020] インダクタビアV12は、側面114に沿って、X軸の負方向の隅に配置されている。インダクタビアV12は、平板電極PG1およびキャパシタ電極P12に接続されており、LC共振回路（第2共振回路RC2）を構成する。

[0021] インダクタビアV13は、側面113に沿って、X軸の中央付近に配置されている。すなわち、インダクタビアV13は、側面113に沿って、グラウンドビアVG11とグラウンドビアVG13との間に配置されている。インダクタビアV13は、平板電極PG1およびキャパシタ電極P13に接続されており、LC共振回路（第3共振回路RC3）を構成する。

[0022] インダクタビアV14は、側面114に沿って、X軸の正方向の隅に配置されている。インダクタビアV14は、平板電極PG1およびキャパシタ電極P14に接続されており、LC共振回路（第4共振回路RC4）を構成する。

[0023] このように、LCフィルタ100は、複数の共振回路が隣接した構成を有しており、隣接する共振回路同士が磁気結合および／または容量結合することによって生じる減衰極によりバンドパスフィルタとして機能する。入力端子T1に供給された高周波信号は、第1共振回路RC1、第2共振回路RC2、第3共振回路RC3、第4共振回路RC4および第5共振回路RC5を経由して、出力端子T2から出力される。

[0024] 図3は、図1のLCフィルタ100の平板電極PG1における信号（電流）の伝達経路を説明するための平面図である。図3を参照して、入力端子T1に供給された高周波信号は、矢印AR0で示すように、第1共振回路RC1から、磁気結合によって、隣接する第2共振回路RC2へ伝達される。第2共振回路RC2に伝達された信号は、矢印AR1で示すように、平板電極PG1を通して隣接する第3共振回路RC3へ伝達され、さらに、矢印AR2で示すように、第3共振回路RC3に隣接する第4共振回路RC4へと伝達される（矢印AR2）。そして、第4共振回路RC4に伝達された信号は

、矢印A R 3で示すように、第5共振回路R C 5に磁気結合により伝達されて、出力端子T 2から出力される。

[0025] ここで、各共振回路間において信号を伝達する場合、所望の通過帯域の信号の損失を低減させる観点からは、共振回路間の結合度を高くしてQ値を高めることが重要である。一方で、フィルタ装置の場合、非通過帯域の信号はできるだけ伝達されないようにすることが好ましい。すなわち、非通過帯域の信号を減衰させる観点からは、共振回路間の結合度を低減することも必要となる。

[0026] そこで、実施の形態1のLCフィルタ100においては、共振回路間の結合度が高くなり過ぎないようにするために、入出力端子に接続される共振回路である第1共振回路R C 1、第5共振回路R C 5が、配線電極P A 1、P A 2によってグランドビアV G 1 1、V G 1 3に接続されている構成としている。より詳細には、図1等にも示されるように、第1共振回路R C 1および第5共振回路R C 5におけるインダクタビアV 1 1、V 1 5は、他の共振回路のように平板電極P G 1に直接接続されておらず、配線電極P A 1、P A 2をそれぞれ介して、グランドビアV G 1 1、V G 1 3により平板電極P G 1、P G 2に接続されている。このような構成とすることによって、第1共振回路R C 1と第2共振回路R C 2との間の結合度、および、第4共振回路R C 4と第5共振回路R C 5との間の結合度を、第1共振回路R C 1および第5共振回路R C 5が平板電極P G 1に直接接続される場合に比べて低減することができる。

[0027] なお、一般的に、多段型のLCフィルタにおいては、中段部に配置された共振回路のQ値がフィルタ装置全体のQ値に大きく寄与し、端部（入出力端子）に近い共振回路のQ値はフィルタ全体のQ値への影響が比較的小さいことが知られている。そのため、上記のように、入出力端子に接続された共振回路がグランドビアに接続された回路とすることで、フィルタ全体のQ値を維持しつつ、共振回路間の結合度が高くなり過ぎないようにすることができる。

[0028] また、実施の形態１のＬＣフィルタ１００においては、図３に示されるように、積層体１１０を積層方向（Ｚ軸方向）から平面視した場合に、平板電極ＰＧ１におけるインダクタビアＶ１２，Ｖ１３，Ｖ１４間の信号伝達経路（矢印ＡＲ１，ＡＲ２）の両側にグラントビアＶＧ１１，ＶＧ１２，ＶＧ１３が配置されている。具体的には、インダクタビアＶ１２とインダクタビアＶ１３とを結ぶ仮想線ＣＬ１（第１仮想線）と、グラントビアＶＧ１１とグラントビアＶＧ１２とを結ぶ仮想線ＣＬ２（第２仮想線）とが交差している。同様に、インダクタビアＶ１３とインダクタビアＶ１４とを結ぶ仮想線ＣＬ３と、グラントビアＶＧ１２とグラントビアＶＧ１３とを結ぶ仮想線ＣＬ４とが交差している。

[0029] なお、フィルタにおける特性の対称性を実現するために、仮想線ＣＬ１と仮想線ＣＬ２とが互いに中点で交差し、仮想線ＣＬ３と仮想線ＣＬ４とが互いに中点で交差するように、インダクタビアおよびグラントビアを対称的に配置することが好ましい。

[0030] このようなビアの配置によって、平板電極ＰＧ１上において、インダクタビアＶ１２からインダクタビアＶ１３へ伝達される信号（電流）の一部が、矢印ＡＲ１Ａ，矢印ＡＲ１ＢのようにグラントビアＶＧ１１，ＶＧ１２へと漏洩する。同様に、インダクタビアＶ１３からインダクタビアＶ１４へ伝達される信号（電流）の一部が、矢印ＡＲ２Ａ，矢印ＡＲ２ＢのようにグラントビアＶＧ１２，ＶＧ１３へと漏洩する。これによって、第２共振回路ＲＣ２と第３共振回路ＲＣ３との間の結合度、および、第３共振回路ＲＣ３と第４共振回路ＲＣ４との間の結合度が若干低減される。

[0031] なお、実施の形態１における「平板電極ＰＧ１」および「平板電極ＰＧ２」は、本開示における「第１電極」および「第２電極」にそれぞれ対応する。実施の形態１における「グラントビアＶＧ１１～ＶＧ１３」は、本開示における「第１グラントビア」～「第３グラントビア」にそれぞれ対応し、包括的に本開示における「接続電極」に対応する。実施の形態１における「キャパシタ電極Ｐ１１」，「キャパシタ電極Ｐ１２」，「キャパシタ電極Ｐ１

3」, 「キャパシタ電極 P 1 5」, 「キャパシタ電極 P 1 4」は、本開示における「第 1 キャパシタ電極」～「第 5 キャパシタ電極」にそれぞれ対応する。実施の形態 1 における「インダクタビア V 1 1」, 「インダクタビア V 1 2」, 「インダクタビア V 1 3」, 「インダクタビア V 1 5」, 「インダクタビア V 1 4」は、本開示における「第 1 インダクタビア」～「第 5 インダクタビア」にそれぞれ対応する。

[0032] (フィルタ特性)

次に、実施の形態 1 の LC フィルタ 1 0 0 の通過特性を、比較例の場合と比較しつつ説明する。

[0033] 図 4 は、比較例の LC フィルタ 1 0 0 # の斜視透視図である。比較例の LC フィルタ 1 0 0 # においては、実施の形態 1 の LC フィルタ 1 0 0 において、入力端子 T 1 に接続された第 1 共振回路 RC 1 および出力端子 T 2 に接続された第 5 共振回路 RC 5 が、それぞれ第 1 共振回路 RC 1 # および第 5 共振回路 RC 5 # に置き換わった構成となっている。

[0034] 具体的には、比較例における第 1 共振回路 RC 1 # においては、実施の形態 1 における配線電極 P A 1 が削除されている。そして、インダクタビア V 1 1 # は、平板電極 P G 1 およびキャパシタ電極 P 1 1 に接続されている。同様に、第 5 共振回路 RC 5 # においては、実施の形態 1 における配線電極 P A 2 が削除されており、インダクタビア V 1 5 # は、平板電極 P G 1 およびキャパシタ電極 P 1 5 に接続されている。すなわち、第 1 共振回路 RC 1 # および第 5 共振回路 RC 5 # は、平板電極 P G 1 に直接接続された構成となっている。

[0035] 図 5 は、実施の形態 1 の LC フィルタ 1 0 0、および比較例における LC フィルタ 1 0 0 # の通過特性を説明するための図である。図 5 においては、横軸には周波数が示されており、縦軸には入力端子 T 1 から出力端子 T 2 への挿入損失が示されている。図 5 において、実線 L N 1 0、L N 1 0 A は実施の形態 1 の LC フィルタ 1 0 0 の場合を示しており、破線 L N 1 1、L N 1 1 A は比較例の LC フィルタ 1 0 0 # の場合を示している。なお、実線 L

N 1 0 A および破線 L N 1 1 A は、実線 L N 1 0 および破線 L N 1 1 の縦軸を拡大したものである（右軸目盛）。なお、当該 L C フィルタの通過帯域の仕様は 4 4 0 0 M H z ～ 5 0 0 0 M H z である。

[0036] 図 5 を参照して、通過帯域における挿入損失については、実線 L N 1 0 A および破線 L N 1 1 A に示されるように、ピーク値で見ると、実施の形態 1 の L C フィルタ 1 0 0 の方が、比較例の L C フィルタ 1 0 0 # に比べて挿入損失が大きくなっている。これは、実施の形態 1 においては、上述のように第 1 共振回路 R C 1 および第 5 共振回路 R C 5 がグランドビアに直接接続された構成とすることによって結合度が減少していることに起因している。ただし、挿入損失が 3 d B 以下となる周波数帯域幅については、両者ともほぼ同程度の帯域幅が実現できている。

[0037] 減衰特性については、通過帯域よりも低周波数側については、比較例では約 2 5 d B の減衰であるのに対し、実施の形態 1 では約 6 0 d B までの減衰が実現できている。また、通過帯域よりも高周波数側については、減衰量についてはほぼ同程度ではあるが、実施の形態 1 の方がより急峻な減衰を実現できている。

[0038] このように、実施の形態 1 の L C フィルタ 1 0 0 においては、入出力端子に接続される共振回路がグランドビアに直接接続された構成とすることによって、通過帯域におけるフィルタの損失の増加を抑制しつつ、非通過帯域における減衰特性を向上させることができる。

[0039] （変形例）

実施の形態 1 においては、5 段の共振回路を有する L C フィルタの構成の例について説明した。以下の変形例 1 ～ 3 においては、異なる段数の共振回路を有する L C フィルタの例について説明する。

[0040] （a）変形例 1

図 6 は、変形例 1 の L C フィルタ 1 0 0 A の平面図である。L C フィルタ 1 0 0 A は、4 段の共振回路を有している。より具体的には、L C フィルタ 1 0 0 A は、インダクタビア V 2 1 および配線電極 P A 2 1 を含む第 1 共振

回路RC1Aと、インダクタビアV22を含む第2共振回路RC2Aと、インダクタビアV23を含む第3共振回路RC3Aと、インダクタビアV24および配線電極PA22を含む第4共振回路RC4Aとを備えている。なお、図6には図示されていないが、各インダクタビアには、実施の形態1のLCフィルタ100と同様に、キャパシタ電極が接続されている。

[0041] 積層体110を積層方向から平面視した場合に、インダクタビアV22、V23は矩形上の平板電極PG1の一方の対角線の隅に配置されている。また、グラントビアVG21、VG22は、平板電極PG1の他方の対角線の隅に配置されている。言い換えれば、グラントビアVG21およびインダクタビアV23は、積層体110の側面113に沿って配置されている。また、グラントビアVG22およびインダクタビアV22は、積層体110の側面114に沿って配置されている。インダクタビアV22、V23を結ぶ仮想線と、グラントビアVG21、VG22を結ぶ仮想線とが交差するように、インダクタビアV22、V23およびグラントビアVG21、VG22が配置されている。

[0042] インダクタビアV21は、グラントビアVG21とインダクタビアV22との間に配置されている。インダクタビアV21の一方端は、キャパシタ電極を介して入力端子に接続されている。また、インダクタビアV21の他方端は、配線電極PA21を介して、グラントビアVG21の中間位置（平板電極PG1と平板電極PG2との間の位置）に接続されている。すなわち、第1共振回路RC1Aはグラントビアに直接接続された構成となっている。

[0043] インダクタビアV24は、グラントビアVG22とインダクタビアV23との間に配置されている。インダクタビアV24の一方端は、キャパシタ電極を介して出力端子に接続されている。また、インダクタビアV24の他方端は、配線電極PA22を介して、グラントビアVG22の中間位置（平板電極PG1と平板電極PG2との間の位置）に接続されている。すなわち、第4共振回路RC4Aはグラントビアに直接接続された構成となっている。

[0044] 入力端子に供給された高周波信号は、矢印AR20で示すように、磁気結

合により、第1共振回路RC1Aから第2共振回路RC2Aに伝達される。第2共振回路RC2Aに伝達された信号は、矢印AR21で示すように、平板電極PG1を通過して第3共振回路RC3Aへと伝達され、さらに、矢印AR22で示すように、磁気結合により第4共振回路RC4Aに伝達されて、出力端子から出力される。

[0045] LCフィルタ100Aにおいては、入力端子に接続される第1共振回路RC1A、および、出力端子に接続される第4共振回路RC4Aがグランドビアに直接接続された構成となっている。さらに、平板電極PG1における第2共振回路RC2Aから第3共振回路RC3Aへの信号（電流）の伝達経路の両側に、グランドビアVG21、VG22が配置されている。このような構成とすることによって、変形例1のLCフィルタ100Aにおいても、実施の形態1と同様に、フィルタ全体のQ値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

[0046] なお、変形例1における「グランドビアVG21、VG22」は、本開示における「第1グランドビア」および「第2グランドビア」にそれぞれ対応し、包括的に本開示における「接続電極」に対応する。変形例1における「インダクタビアV21～V24」は、本開示における「第1インダクタビア」～「第4インダクタビア」にそれぞれ対応する。

[0047] (b) 変形例2

図7は、変形例2のLCフィルタ100Bの平面図である。LCフィルタ100Bは、実施の形態1のLCフィルタ100の構成にさらにもう1段共振回路を追加した、6段の共振回路を含む構成を有している。

[0048] より具体的には、LCフィルタ100Bは、インダクタビアV31および配線電極PA31を含む第1共振回路RC1Bと、インダクタビアV32を含む第2共振回路RC2Bと、インダクタビアV33を含む第3共振回路RC3Bと、インダクタビアV34を含む第4共振回路RC4Bと、インダクタビアV35を含む第5共振回路RC5Bと、インダクタビアV36および

配線電極 P A 3 2 を含む第 6 共振回路 R C 6 B とを備えている。なお、図 7 には図示されていないが、各インダクタビアには、キャパシタ電極が接続されている。

[0049] 積層体 1 1 0 を積層方向から平面視した場合に、グランドビア V G 3 1, V G 3 3 およびインダクタビア V 3 3, V 3 5 は、積層体 1 1 0 の側面 1 1 3 に沿って X 軸の正方向に、グランドビア V G 3 1、インダクタビア V 3 3、グランドビア V G 3 3、およびインダクタビア V 3 5 の順に配置されている。また、グランドビア V G 3 2, V G 3 4 およびインダクタビア V 3 2, V 3 4 は、積層体 1 1 0 の側面 1 1 4 に沿って X 軸の正方向に、インダクタビア V 3 2、グランドビア V G 3 2、インダクタビア V 3 4、およびグランドビア V G 3 4 の順に配置されている。

[0050] 第 1 共振回路 R C 1 B は、配線電極 P A 3 1 によってグランドビア V G 3 1 の中間位置に直接接続された構成となっている。また、第 6 共振回路 R C 6 B は、配線電極 P A 3 2 によってグランドビア V G 3 4 の中間位置に直接接続された構成となっている。

[0051] 入力端子に供給された高周波信号は、図 7 における矢印 A R 3 0 ~ A R 3 4 で示されるように、第 1 共振回路 R C 1 B、第 2 共振回路 R C 2 B、第 3 共振回路 R C 3 B、第 4 共振回路 R C 4 B、第 5 共振回路 R C 5 B および第 6 共振回路 R C 6 B の順に伝達されて、出力端子から出力される。グランドビア V G 3 1 ~ V G 3 4 は、平板電極 P G 1 における信号の伝達経路（矢印 A R 3 1 ~ A R 3 3）の両側に配置されている。

[0052] L C フィルタ 1 0 0 B においては、入力端子に接続される第 1 共振回路 R C 1 B、および、出力端子に接続される第 6 共振回路 R C 6 B がグランドビアに直接接続された構成となっている。さらに、平板電極 P G 1 において、隣接する共振回路間の信号伝達経路の両側にグランドビアが配置されている。このような構成とすることによって、変形例 2 の L C フィルタ 1 0 0 B においても、フィルタ全体の Q 値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減

衰特性を向上させることができる。

[0053] なお、変形例2における「グラントビアVG31～VG33」は、本開示における「第1グラントビア」～「第3グラントビア」にそれぞれ対応する。変形例2における「グラントビアVG31～VG34」は、包括的に本開示における「接続電極」に対応する。変形例2における「インダクタビアV31」, 「インダクタビアV32」, 「インダクタビアV33」, 「インダクタビアV36」, 「インダクタビアV34」は、本開示における「第1インダクタビア」～「第5インダクタビア」にそれぞれ対応する。

[0054] (c) 変形例3

図8は、変形例3のLCフィルタ100Cの平面図である。LCフィルタ100Cは、変形例2のLCフィルタ100Bの構成にさらにもう1段共振回路を追加した、7段の共振回路を含む構成を有している。

[0055] より具体的には、LCフィルタ100Cは、インダクタビアV41および配線電極PA41を含む第1共振回路RC1Cと、インダクタビアV42を含む第2共振回路RC2Cと、インダクタビアV43を含む第3共振回路RC3Cと、インダクタビアV44を含む第4共振回路RC4Cと、インダクタビアV45を含む第5共振回路RC5Cと、インダクタビアV46を含む第6共振回路RC6Cと、インダクタビアV47および配線電極PA42を含む第7共振回路RC7Cとを備えている。なお、図8には図示されていないが、各インダクタビアには、キャパシタ電極が接続されている。

[0056] 積層体110を積層方向から平面視した場合に、グラントビアVG41, VG43, VG45およびインダクタビアV43, V45は、積層体110の側面113に沿ってX軸の正方向に、グラントビアVG41、インダクタビアV43、グラントビアVG43、インダクタビアV45、およびグラントビアVG45の順に配置されている。また、グラントビアVG42, VG44およびインダクタビアV42, V44, V46は、積層体110の側面114に沿ってX軸の正方向に、インダクタビアV42、グラントビアVG42、インダクタビアV44、グラントビアVG44、およびインダクタビ

アV 4 6の順に配置されている。

[0057] 第1共振回路RC 1 Cは、配線電極PA 4 1によってグラントビアVG 4 1の中間位置に直接接続された構成となっている。また、第7共振回路RC 7 Cは、配線電極PA 4 2によってグラントビアVG 4 5の中間位置に直接接続された構成となっている。

[0058] 入力端子に供給された高周波信号は、図8における矢印AR 4 0～AR 4 5で示されるように、第1共振回路RC 1 C、第2共振回路RC 2 C、第3共振回路RC 3 C、第4共振回路RC 4 C、第5共振回路RC 5 C、第6共振回路RC 6 C、および第7共振回路RC 7 Cの順に伝達されて、出力端子から出力される。グラントビアVG 4 1～VG 4 5は、平板電極PG 1における信号の伝達経路（矢印AR 4 1～AR 4 4）の両側に配置されている。

[0059] LCフィルタ100Cにおいては、入力端子に接続される第1共振回路RC 1 C、および、出力端子に接続される第7共振回路RC 7 Cがグラントビアに直接接続された構成となっている。さらに、平板電極PG 1において、隣接する共振回路間の信号伝達経路の両側にグラントビアが配置されている。このような構成とすることによって、変形例3のLCフィルタ100Cにおいても、フィルタ全体のQ値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

[0060] なお、変形例3における「グラントビアVG 4 1～VG 4 3」は、本開示における「第1グラントビア」～「第3グラントビア」にそれぞれ対応する。変形例3における「グラントビアVG 4 1～VG 4 5」は、包括的に本開示における「接続電極」に対応する。変形例3における「インダクタビアV 4 1」，「インダクタビアV 4 2」，「インダクタビアV 4 6」，「インダクタビアV 4 7」は、本開示における「第1インダクタビア」～「第4インダクタビア」にそれぞれ対応する。

[0061] 上記の実施の形態1および変形例においては、4段～7段の共振回路を有するLCフィルタの例について説明したが、さらに多くの段数を有するLC

フィルタにおいても同様の構成を適用することができる。

[0062] [実施の形態 2]

実施の形態 2 においては、インダクタビアおよびグラントビアを異なる配置とした LC フィルタの構成の例について説明する。

[0063] 図 9 は、実施の形態 2 に従う LC フィルタ 100D の斜視透視図である。

また、図 10 は、LC フィルタ 100D において、積層体 110 の側面 114 から見たときの側面透視図である。LC フィルタ 100D は、上述の実施の形態 1 における変形例 1 と同様に、4 段の共振回路を備えた構成を有している。

[0064] 図 9 および図 10 を参照して、LC フィルタ 100D は、積層体 110 に設けられた平板電極 PG1, PG2 と、入力端子 T1 および出力端子 T2 と、インダクタビア V51 ~ V54 と、グラントビア VG51 ~ VG54 と、キャパシタ電極 P51 ~ P54 と、配線電極 PA51, PA52 とを備える。

[0065] 実施の形態 1 の LC フィルタ 100 と同様に、積層体 110 の上面 111 に近接した誘電体層に平板電極 PG1 が設けられ、下面 112 に近接した誘電体層に平板電極 PG2 が設けられている。平板電極 PG2 は、ビア VGA, VGB を介して下面 112 に設けられた接地端子 GND に接続されている。

[0066] グラントビア VG51 ~ VG54 は、積層体 110 を積層方向（Z 軸方向）から平面視した場合に、積層体 110 の四隅にそれぞれ配置されている。具体的には、グラントビア VG51, VG53 は、積層体 110 の側面 113 に沿って X 軸方向に、グラントビア VG51 およびグラントビア VG53 の順に配置されている。また、グラントビア VG52, VG54 は、積層体 110 の側面 114 に沿って X 軸方向に、グラントビア VG52 およびグラントビア VG54 の順に配置されている。グラントビア VG51 ~ VG54 の各々は、平板電極 PG1 と平板電極 PG2 とを接続している。

[0067] 平板電極 PG1 と平板電極 PG2 との間の誘電体層には、平板状のキャパ

シタ電極 P 5 1 ~ P 5 4 が設けられている。キャパシタ電極 P 5 1 ~ P 5 4 は、平板電極 P G 2 から離間して配置されており、平板電極 P G 2 との間でキャパシタを形成する。

[0068] キャパシタ電極 P 5 2, P 5 3 は、積層体 1 1 0 を積層方向から平面視した場合に、X 軸方向の中央付近に Y 軸に沿って互いに離間して配置されている。キャパシタ電極 P 5 2, P 5 3 には、一方端が平板電極 P G 1 に接続されたインダクタビア V 5 2, V 5 3 がそれぞれ接続されている。インダクタビア V 5 2 は、積層体 1 1 0 の側面 1 1 4 に沿って、グラントビア V G 5 2 とグラントビア V G 5 4 との間に配置されている。インダクタビア V 5 3 は、積層体 1 1 0 の側面 1 1 3 に沿って、グラントビア V G 5 1 とグラントビア V G 5 3 との間に配置されている。インダクタビア V 5 2 およびキャパシタ電極 P 5 2 によって、L C 共振回路（第 2 共振回路 R C 2 D）が構成される。インダクタビア V 5 3 およびキャパシタ電極 P 5 3 によって、L C 共振回路（第 3 共振回路 R C 3 D）が構成される。

[0069] キャパシタ電極 P 5 1, P 5 4 は、積層体 1 1 0 を積層方向から平面視した場合に、Y 軸方向の中央付近に X 軸に沿って互いに離間して配置されている。キャパシタ電極 P 5 1 とキャパシタ電極 P 5 4 との間に、キャパシタ電極 P 5 2, P 5 3 の一部が配置されている。

[0070] キャパシタ電極 P 5 1 は、ビア V 5 1 A を介して、積層体 1 1 0 の下面 1 1 2 に設けられた入力端子 T 1 に接続される。また、キャパシタ電極 P 5 1 には、インダクタビア V 5 1 の一方端が接続される。インダクタビア V 5 1 の他方端は、配線電極 P A 5 1 に接続されている。配線電極 P A 5 1 は、平板電極 P G 1 と平板電極 P G 2 との間の誘電体層に設けられている。インダクタビア V 5 1 は、配線電極 P A 5 1 によって、グラントビア V G 5 1 の中間位置（平板電極 P G 1 と平板電極 P G 2 との間の位置）に接続される。インダクタビア V 5 1、配線電極 P A 5 1 およびキャパシタ電極 P 5 1 によって、グラントビアに直接接続された L C 共振回路（第 1 共振回路 R C 1 D）が構成される。

[0071] キャパシタ電極P 5 4は、ビアV 5 4 Aを介して、積層体1 1 0の下面1 1 2に設けられた出力端子T 2に接続される。また、キャパシタ電極P 5 4には、インダクタビアV 5 4の一方端が接続される。インダクタビアV 5 4の他方端は、配線電極P A 5 2に接続されている。配線電極P A 5 2は、平板電極P G 1と平板電極P G 2との間の誘電体層に設けられている。インダクタビアV 5 4は、配線電極P A 5 2によって、グランドビアV G 5 3の中間位置（平板電極P G 1と平板電極P G 2との間の位置）に接続される。インダクタビアV 5 4、配線電極P A 5 2およびキャパシタ電極P 5 4によって、グランドビアに直接接続されたLC共振回路（第4共振回路R C 4 D）が構成される。

[0072] このように、LCフィルタ1 0 0 Dは、複数の共振回路が隣接した構成を有しており、隣接する共振回路同士が磁気結合および／または容量結合することによって生じる減衰極によりバンドパスフィルタとして機能する。入力端子T 1に供給された高周波信号は、第1共振回路R C 1 D、第2共振回路R C 2 D、第3共振回路R C 3 D、および第4共振回路R C 4 Dを経由して、出力端子T 2から出力される。

[0073] LCフィルタ1 0 0 Dにおいては、複数段の共振回路において、入出力端子に接続される第1共振回路R C 1 Dおよび第4共振回路R C 4 Dが、グランドビアに直接接続された構成となっている。さらに、平板電極P G 1において、インダクタビアV 5 2とインダクタビアV 5 3とを結ぶ仮想線が、グランドビアV G 5 1とグランドビアV G 5 4とを結ぶ仮想線、あるいは、グランドビアV G 5 2とグランドビアV G 5 3とを結ぶ仮想線と交差している。このような構成によって、実施の形態1で説明したように、フィルタ全体のQ値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

[0074] なお、実施の形態2における「グランドビアV G 5 1～V G 5 4」は、本開示における「第1グランドビア」，「第2グランドビア」，「第5グラン

ドビア」，「第6 グランドビア」にそれぞれ対応し、包括的に本開示における「接続電極」に対応する。実施の形態2における「キャパシタ電極P 5 1～P 5 4」は、本開示における「第1 キャパシタ電極」～「第4 キャパシタ電極」にそれぞれ対応する。実施の形態2における「インダクタビアV 5 1～V 5 4」は、本開示における「第1 インダクタビア」～「第4 インダクタビア」にそれぞれ対応する。

[0075] [実施の形態3]

実施の形態3においては、平板電極P G 1と平板電極P G 2との接続の他の構成例について説明する。

[0076] 図1 1は、実施の形態3に従うLCフィルタ1 0 0 Eの斜視透視図である。LCフィルタ1 0 0 Eにおいては、実施の形態2のLCフィルタ1 0 0 Dにおけるグランドビアに代えて、積層体1 1 0の側面に設けられた平板状の電極によって、平板電極P G 1および平板電極P G 2が接続される。なお、図1 1において、図1 0のLCフィルタ1 0 0 Dと重複する要素の説明は繰り返さない。

[0077] 図1 1を参照して、LCフィルタ1 0 0 Eにおいては、積層体の側面1 1 3に平板状の側面電極P G Aが設けられており、側面1 1 4に平板状の側面電極P G Bが設けられている。側面電極P G A，P G Bには、平板電極P G 1，P G 2の端面が接続されている。

[0078] そして、入力端子T 1に接続されるインダクタビアV 5 1は、配線電極P A 5 1 Aによって、側面電極P G Aに接続されている。また、出力端子T 2に接続されるインダクタビアV 5 4は、配線電極P A 5 2 Aによって、側面電極P G Aに接続されている。配線電極P A 5 1 A，P A 5 2 Aの各々は、平板電極P G 1と平板電極P G 2との間の誘電体層に設けられており、側面電極P G Aの平板電極P G 1と平板電極P G 2との間の位置において接続される。これにより、インダクタビアV 5 1、キャパシタ電極P 5 1および配線電極P A 5 1 Aによって、グランドビアに直接接続されたLC共振回路（第1 共振回路R C 1 E）が構成される。また、インダクタビアV 5 4、キャ

パシタ電極 P 5 4 および配線電極 P A 5 4 A によって、グランドビアに直接接続された L C 共振回路（第 4 共振回路 R C 4 E）が構成される。なお、配線電極 P A 5 1 A, P A 5 2 A の一方あるいは双方が、側面電極 P G A に代えて側面電極 P G B に接続される構成であってもよい。

[0079] 入力端子 T 1 に供給された高周波信号は、第 1 共振回路 R C 1 E、インダクタビア V 5 2 およびキャパシタ電極 P 5 2 で形成される第 2 共振回路 R C 2 E、インダクタビア V 5 3 およびキャパシタ電極 P 5 3 で形成される第 3 共振回路 R C 3 E、および第 4 共振回路 R C 4 E を経由して伝達され、出力端子 T 2 から出力される。

[0080] このように、グランドビアに代えて、側面電極 P G A, P G B によって平板電極 P G 1, P G 2 が接続された構成を有する多段型の L C フィルタ 1 0 0 E においては、入出力端子に接続される第 1 共振回路 R C 1 E および第 4 共振回路 R C 4 E がグランドビアに直接接続された構成とされている。そのため、L C フィルタ 1 0 0 E においても、フィルタ全体の Q 値の低下を抑制しながら、各共振回路間の結合度が低減されるので、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

[0081] 実施の形態 3 における「側面電極 P G A, P G B」は、包括的に本開示における「接続電極」に対応する。

[0082] 今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

符号の説明

[0083] 1 0 0, 1 0 0 A ~ 1 0 0 E フィルタ、1 1 0 積層体、1 1 1 上面、1 1 2 下面、1 1 3, 1 1 4 側面、GND 接地端子、P 1 1 ~ P 1 5, P 5 1 ~ P 5 4 キャパシタ電極、P 1 1 A, P 1 5 A, P A 1, P A 2, P A 2 1, P A 2 2, P A 3 1, P A 3 2, P A 4 1, P A 4 2, P A 5 1, P A 5 1 A, P A 5 2, P A 5 2 A, P A 5 4 A 配線電極、P G 1

， P G 2 平板電極、 P G A ， P G B 側面電極、 R C 1 ， R C 1 A ～ R C 1 E ， R C 1 # ， R C 2 ， R C 2 A ～ R C 2 E ， R C 3 ， R C 3 A ～ R C 3 E ， R C 4 ， R C 4 A ～ R C 4 E ， R C 5 ， R C 5 B ， R C 5 C ， R C 5 # ， R C 6 B ， R C 6 C ， R C 7 C 共振回路、 T 1 入力端子、 T 2 出力端子、 V 1 1 ～ V 1 5 ， V 2 1 ～ V 2 4 ， V 3 1 ～ V 3 6 ， V 4 1 ～ V 4 7 ， V 5 1 ～ V 5 4 ， V 1 1 # ， V 1 5 # インダクタビア、 V 1 1 A ， V 1 5 A ， V 5 1 A ， V 5 4 A ， V G A ， V G B ビア、 V G 1 1 ～ V G 1 3 ， V G 2 1 ， V G 2 2 ， V G 3 1 ～ V G 3 4 ， V G 4 1 ～ V G 4 5 ， V G 5 1 ～ V G 5 4 グランドビア。

請求の範囲

[請求項1]

入力端子と、
出力端子と、
複数の誘電体層を含む積層体と、
前記積層体において、互いに異なる誘電体層に設けられた第1電極および第2電極と、
前記第1電極と前記第2電極とを接続する接続電極と、
前記第2電極と対向する第1キャパシタ電極、第2キャパシタ電極、第3キャパシタ電極および第4キャパシタ電極と、
前記第1キャパシタ電極に接続された第1インダクタビアと、
前記第2キャパシタ電極に接続された第2インダクタビアと、
前記第3キャパシタ電極に接続された第3インダクタビアと、
前記第4キャパシタ電極に接続された第4インダクタビアとを備え、
前記第1インダクタビアの一方端は前記第1キャパシタ電極を介して前記入力端子に接続され、
前記第1インダクタビアの他方端は前記接続電極における前記第1電極と前記第2電極との間の位置に接続され、
前記第2インダクタビアは、前記第1電極と前記第2キャパシタ電極との間に接続され、
前記第3インダクタビアは、前記第1電極と前記第3キャパシタ電極との間に接続され、
前記第4インダクタビアの一方端は前記第4キャパシタ電極を介して前記出力端子に接続され、
前記第4インダクタビアの他方端は前記接続電極における前記第1電極と前記第2電極との間の位置に接続される、LCフィルタ。

[請求項2]

接地端子をさらに備え、
前記第1電極および前記第2電極は、前記接地端子に接続されてお

り、

前記積層体は、互いに対向する第1側面および第2側面を有する直方体に設けられており、

前記接続電極は、前記積層体の積層方向に延在する第1グラウンドビアおよび第2グラウンドビアを含み、

前記積層体の積層方向から平面視した場合に、

前記第1グラウンドビアおよび前記第3インダクタビアは、前記第1側面に沿って配置され、

前記第2グラウンドビアおよび前記第2インダクタビアは、前記第2側面に沿って配置される、請求項1に記載のLCフィルタ。

[請求項3] 前記積層体の積層方向から平面視した場合に、前記第2インダクタビアと前記第3インダクタビアとを結ぶ第1仮想線と、前記第1グラウンドビアと前記第2グラウンドビアとを結ぶ第2仮想線とが交差する、請求項2に記載のLCフィルタ。

[請求項4] 前記第2仮想線は、前記第1仮想線の midpoint において前記第1仮想線と交差する、請求項3に記載のLCフィルタ。

[請求項5] 前記第2仮想線は、前記第2仮想線の midpoint において前記第1仮想線と交差する、請求項4に記載のLCフィルタ。

[請求項6] 前記第2電極と対向する第5キャパシタ電極と、
前記第2側面に沿って配置され、前記第1電極および前記第5キャパシタ電極に接続された第5インダクタビアとをさらに備え、

前記積層体の積層方向から平面視した場合に、

前記接続電極は、前記第1側面に沿って配置され、前記第1電極と前記第2電極とを接続する第3グラウンドビアをさらに含み、

前記第2グラウンドビアは、前記第2インダクタビアと前記第5インダクタビアとの間に配置され、

前記第3インダクタビアは、前記第1グラウンドビアと前記第3グラウンドビアとの間に配置される、請求項2～5のいずれか1項に記載の

ＬＣフィルタ。

[請求項7] 前記第１電極と前記第２電極とを接続する第５グラウンドビアおよび第６グラウンドビアをさらに備え、

前記積層体の積層方向から平面視した場合に、

前記第３インダクタビアは、前記第１側面に沿って、前記第１グラウンドビアと前記第５グラウンドビアとの間に配置され、

前記第２インダクタビアは、前記第２側面に沿って、前記第２グラウンドビアと前記第６グラウンドビアとの間に配置される、請求項２に記載のＬＣフィルタ。

[請求項8] 前記積層体は、互いに対向する第１側面および第２側面を有する直方体であり、


前記接続電極は、前記第１側面および前記第２側面に設けられた平板状の電極である、請求項１に記載のＬＣフィルタ。

[請求項9] 前記積層体は、セラミックで形成される、請求項１～８のいずれか１項に記載のＬＣフィルタ。

[請求項10] 前記ＬＣフィルタは、バンドパスフィルタである、請求項１～９のいずれか１項に記載のＬＣフィルタ。


[FIG. 1]

FIG. 1




[図2]

FIG.2




[図3]

FIG.3




[図5]

FIG.5




[図6]

FIG.6



[図7]

FIG. 7



[図8]





FIG. 8


[図9]

FIG.9




[図10]

FIG.10



[図11]

FIG. 11



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/017900

A. CLASSIFICATION OF SUBJECT MATTER

H03H 7/09 (2006.01) i; H01G 4/40 (2006.01) i; H01F 27/00 (2006.01) i
FI: H03H7/09 Z; H01G4/40 321; H01F27/00 S

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03H7/09; H01G4/40; H01F27/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2021
Registered utility model specifications of Japan	1996-2021
Published registered utility model applications of Japan	1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	WO 2007/119356 A1 (MURATA MANUFACTURING CO., LTD.)	1, 8-10
Y	25 October 2007 (2007-10-25) paragraphs [0066]-	2, 9-10
A	[0081], [0133]-[0135], fig. 2(A)-3(B), 11, 29-30	3-7
Y	WO 2010/018798 A1 (HITACHI METALS, LTD.) 18 February 2010 (2010-02-18) paragraphs [0024]- [0027], fig. 1(a)	2, 9-10
Y	WO 2018/100923 A1 (MURATA MANUFACTURING CO., LTD.) 07 June 2018 (2018-06-07) paragraphs [0024]-[0030], fig. 4	2, 9-10
Y	JP 2019-12977 A (TDK CORPORATION) 24 January 2019 (2019-01-24) paragraphs [0023]-[0073], fig. 1-10	2, 9-10
A	JP 2014-27690 A (MURATA MANUFACTURING CO., LTD.) 06 February 2014 (2014-02-06) paragraphs [0018]- [0052], fig. 1-3	1-10

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
09 July 2021 (09.07.2021)

Date of mailing of the international search report
20 July 2021 (20.07.2021)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application no.

PCT/JP2021/017900

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
WO 2007/119356 A1	25 Oct. 2007	US 2007/0241839 A1 paragraphs [0130]- [0145], [0208]- [0211], fig. 2A-3B, 11, 29-30 EP 2009787 A1 CN 101421918 A KR 10-2008-0096820 A	
WO 2010/018798 A1	18 Feb. 2010	US 2011/0133860 A1 paragraphs [0041]- [0044], fig. 1(a) EP 2328270 A1 CN 102119485 A KR 10-2011-0042171 A	
WO 2018/100923 A1	07 Jun. 2018	US 2019/0305745 A1 paragraphs [0036]- [0042], fig. 4 CN 110024283 A	
JP 2019-12977 A	24 Jan. 2019	US 2019/0007018 A1 paragraphs [0060]- [0110], fig. 1-10 CN 109216837 A	
JP 2014-27690 A	06 Feb. 2014	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H03H 7/09(2006.01)i; H01G 4/40(2006.01)i; H01F 27/00(2006.01)i FI: H03H7/09 Z; H01G4/40 321; H01F27/00 S		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H03H7/09; H01G4/40; H01F27/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2021年 日本国実用新案登録公報 1996-2021年 日本国登録実用新案公報 1994-2021年 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	WO 2007/119356 A1（株式会社村田製作所）25.10.2007（2007-10-25） 段落[0066]-[0081], [0133]-[0135], 図2(A)-3(B), 11, 29-30	1, 8-10
Y		2, 9-10
A		3-7
Y	WO 2010/018798 A1（日立金属株式会社）18.02.2010（2010-02-18） 段落[0024]-[0027], 図1(a)	2, 9-10
Y	WO 2018/100923 A1（株式会社村田製作所）07.06.2018（2018-06-07） 段落[0024]-[0030], 図4	2, 9-10
Y	JP 2019-12977 A（TDK株式会社）24.01.2019（2019-01-24） 段落[0023]-[0073], 図1-10	2, 9-10
A	JP 2014-27690 A（株式会社村田製作所）06.02.2014（2014-02-06） 段落[0018]-[0052], 図1-3	1-10
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 09.07.2021		国際調査報告の発送日 20.07.2021
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 志津木 康 5W 1787 電話番号 03-3581-1101 内線 3576

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/017900

引用文献			公表日	パテントファミリー文献	公表日
WO	2007/119356	A1	25.10.2007	US 2007/0241839 A1 段落[0130]-[0145], [0208]- [0211], 図2A-3B, 11, 29-30 EP 2009787 A1 CN 101421918 A KR 10-2008-0096820 A	
WO	2010/018798	A1	18.02.2010	US 2011/0133860 A1 段落[0041]-[0044], 図1(a) EP 2328270 A1 CN 102119485 A KR 10-2011-0042171 A	
WO	2018/100923	A1	07.06.2018	US 2019/0305745 A1 段落[0036]-[0042], 図4 CN 110024283 A	
JP	2019-12977	A	24.01.2019	US 2019/0007018 A1 段落[0060]-[0110], 図1-10 CN 109216837 A	
JP	2014-27690	A	06.02.2014	(ファミリーなし)	