

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.



[12] 发明专利说明书

H01L 27/14 (2006.01)

H01L 31/0256 (2006.01)

H04N 5/225 (2006.01)

专利号 ZL 200410100705.7

[45] 授权公告日 2008 年 11 月 26 日

[11] 授权公告号 CN 100438049C

[22] 申请日 2004. 12. 10

[21] 申请号 200410100705.7

[30] 优先权

[32] 2003. 12. 12 [33] JP [31] 415011/2003

[32] 2004. 8. 31 [33] JP [31] 252310/2004

[73] 专利权人 佳能株式会社

地址 日本东京

[72] 发明人 让原浩 三岛隆一 渡边高典

市川武史 田村清一

[56] 参考文献

US6504194B1 2003. 1. 7

US2003/0085399A1 2003. 5. 8

US6483129B2 2002. 11. 19

CN1453628A 2003. 11. 5

审查员 王 丹

[74] 专利代理机构 中国国际贸易促进委员会专利
商标事务所

代理人 吴丽丽


权利要求书 3 页 说明书 19 页 附图 14 页

[54] 发明名称

光电变换装置和摄像系统

[57] 摘要

本发明提供光电变换装置及其制造方法和摄像系统。作为本发明特征的构成是具有第一导电型的半导体基板和光电变换元件的光电变换装置，所述光电变换元件备有设置在包含多个导电型与第一导电型相反的第二导电型的杂质区域的阱内的第一导电型的杂质区域，多个上述第二导电型的杂质区域至少包含第 1 杂质区域、比该第 1 杂质区域更配置在基板表面侧的第 2 杂质区域、和比该第 2 杂质区域更配置在基板表面侧的第 3 杂质区域，上述第 1 杂质区域的杂质浓度峰值的浓度 C1、上述第 2 杂质区域的杂质浓度峰值的浓度 C2 和上述第 3 杂质区域的杂质浓度峰值的浓度 C3 满足下列关系： $C2 < C3 < C1$ 。



1.一种形成在第一导电型半导体基板中的光电变换装置，所述第一导电型是与信号载流子相同的导电型并且是用于积累信号载流子的区域的导电型，所述光电变换装置包括：

光电变换元件，其具有第一导电型杂质区域、以及设置在该第一导电型杂质区域下面并与该第一导电型杂质区域形成光电二极管的多个第二导电型杂质区域；以及

元件分离组件，

其中，所述多个第二导电型杂质区域至少包括第一杂质区域、设置在所述第一杂质区域和所述第一导电型杂质区域之间的第二杂质区域、以及设置在所述第二杂质区域与所述第一导电型杂质区域之间的第三杂质区域，所述多个第二导电型杂质区域中的每一个都具有深度方向上的杂质浓度峰值，并且

其中，光电变换元件具有杂质浓度分布，使得对应于所述第一杂质区域中的杂质浓度峰值的浓度 C_1 、对应于所述第二杂质区域中的杂质浓度峰值的浓度 C_2 、以及对应于所述第三杂质区域中的杂质浓度峰值的浓度 C_3 满足关系 $C_2 < C_3 < C_1$ 。

2.根据权利要求 1 所述的光电变换装置，其中，上述光电变换元件还具有：

在上述第一导电型杂质区域上方的基板表面侧上、与上述第一导电型杂质区域相邻形成的第二导电型的第四杂质区域。

3.根据权利要求 1 所述的光电变换装置，其中， $3 \times C_2 \leq C_1$ 。

4.根据权利要求 3 所述的光电变换装置，其中， $5 \times C_2 \leq C_1$ 。

5.根据权利要求 1 所述的光电变换装置，其中，上述第一导电型

杂质区域被配置在至少一个上述第一、第二、第三杂质区域的相邻对之间，并由内置电位耗尽。

6.根据权利要求 1 所述的光电变换装置，其中，

$$1 \times 10^{16} \text{cm}^{-3} < C1 < 1 \times 10^{18} \text{cm}^{-3} \quad , \quad 1 \times 10^{15} \text{cm}^{-3} < C2 < 5 \times 10^{16} \text{cm}^{-3} \quad , \\ 2 \times 10^{15} \text{cm}^{-3} < C3 < 2 \times 10^{17} \text{cm}^{-3} .$$

7.根据权利要求 1 所述的光电变换装置，其中，浓度 $C3$ 在 $3 \times 10^{15} \text{cm}^{-3} < C3 < 2 \times 10^{17} \text{cm}^{-3}$ 的范围内，并且对应于所述第一导电型杂质区域内的杂质浓度峰值的浓度 $C4$ 在 $3 \times 10^{16} \text{cm}^{-3} < C4 < 8 \times 10^{17} \text{cm}^{-3}$ 的范围内。

8.根据权利要求 1 所述的光电变换装置，其中： $C2 < C3 < 4 \times C2$ 。

9.根据权利要求 1 所述的光电变换装置，其中，对应于所述第一导电型杂质区域内的杂质浓度峰值的浓度 $C4$ 和浓度 $C3$ 满足关系式 $C4/4 < C3 < C4$ 。

10.根据权利要求 1 所述的光电变换装置，其中所述第三杂质区域位于所述第一导电型杂质区域的下面，并且没有位于晶体管和读出区域中的至少一个的下面，其中该晶体管和读出区域位于像素形成部分中。

11.根据权利要求 1 所述的光电变换装置，其中所述第一导电型杂质区域内的杂质浓度峰值的深度 $V1$ 和所述第三杂质区域内的杂质浓度峰值的深度 $V2$ 具有 $V1 < V2 < 2 \times V1$ 的关系。

12.根据权利要求 1 所述的光电变换装置，还包括设置在像素形成部分内的传送晶体管，所述传送晶体管具有栅极，其中，如果光电二

极管具有两个值 $Dy1$ 和 $Dy2$ 作为其在与所述传送晶体管的沟道宽度平行的方向上的宽度, 则 $Dy1$ 部分比 $Dy2$ 部分更接近传送晶体管的栅极, 并且如果深度方向上的耗尽层的宽度在光电二极管重置时为 Dz , 则在 $Dy2 > Dy1$ 时, 设定阱浓度以满足 $Dy1 > Dz$ 的关系。

13.一种形成在第一导电型半导体基板中的光电变换装置, 所述第一导电型是与信号载流子相同的导电型并且是用于积累信号载流子的区域的导电型, 所述光电变换装置包括: 光电变换元件, 其具有设置在阱中的第一导电型杂质区域, 所述阱还包括与信号载流子的导电型相反的多个第二导电型杂质区域, 并且该多个第二导电型杂质区域与第一导电型杂质区域形成光电二极管, 并且该第一导电型杂质区域和该多个第二导电型杂质区域中的每一个都具有深度方向上的杂质浓度峰值, 所述多个第二导电型杂质区域从第一导电型杂质区域下面的位置连续地延伸到与所述光电变换元件相邻的元件分离区域下面的位置。

14.根据权利要求 13 所述的光电变换装置, 其特征在于:

上述光电变换元件还具有: 在所述设置在阱中的第一导电型杂质区域上方的基板表面侧上、与所述设置在阱中的第一导电型杂质区域相邻形成的另一第二导电型杂质区域。

15.一种摄像系统, 其特征在于包括:

权利要求 1 所述的光电变换装置;

光学系统, 光通过该光学系统在该光电变换装置上成像; 以及处理从该光电变换装置输出的信号的信号处理电路。

16.一种摄像系统, 其特征在于包括:

权利要求 13 所述的光电变换装置;

光学系统, 光通过该光学系统在该光电变换装置上成像; 以及处理从该光电变换装置输出的信号的信号处理电路。

光电变换装置和摄像系统

技术领域

本发明涉及光电变换装置及其制造方法和摄像系统，特别是涉及 CMOS 图像传感器及其制造方法和摄像系统。

背景技术

以往，作为将图像信号转换成电信号的固体摄像元件，CCD 是众所周知的。该 CCD 具有光二极管阵列，将脉冲电压加到在各光二极管中积累的电荷上作为电信号进行读取。另外近年来，将把光二极管和包含 MOS 晶体管的周边电路进行 1 块芯片化的 CMOS 图像传感器用作固体摄像元件。CMOS 图像传感器与 CCD 比较，具有消耗功率小，驱动功率低等的优点，预想今后对它的需要将会扩大。

作为光电变换装置的代表例，我们用图 9 说明 CMOS 图像传感器。图 9 表示 CMOS 图像传感器的光二极管单元 301 和传送 MOS 晶体管单元 302 的剖面模式图。303 是 N 型硅基板，304 是 P 型阱，307 是传送 MOS 晶体管的栅极，308 是光二极管的 N 型电荷积累区域，309 是用于形成埋入光二极管构造的表面 P 型区域，305 是用于元件分离的场氧化膜，310 是形成浮置扩散区域，保持作为传送 MOS 晶体管的漏极区域的功能的 N 型高浓度区域。311 是使栅极和第一配线层绝缘的硅氧化膜，312 是接触插头，313 是第一配线层，314 是使第一配线层和第二配线层绝缘的层间绝缘膜，315 是第二配线层，316 是使第二配线层和第三配线层绝缘的层间绝缘膜，317 是第三配线层，318 是钝化膜。在钝化膜 318 的上层形成未图示的滤色器层和进一步用于提高灵敏度的微透镜。从表面入射的光通过由第三配线层 317 规定的孔单元，入射到光二极管。该光在光二极管的 N 型电荷积累区域 308 或 P 型阱 304 内被吸收，生成电子/孔穴对。其中电子积累在 N 型

电荷积累区域 308 中。

作为 CMOS 图像晶体管的已有技术，例如，在美国专利第 6,483,129 号中所记载的，具有如图 10（美国专利第 6,483,129 号的图 6）所示的载流子分布的构造。可以认为该构造在基板内的深的区域中具有浓度高的杂质扩散区域 6A，具有提高将由于阱内吸收的光而产生的电荷取出到表面侧的效率，提高灵敏度的效果。

已有的光电变换装置，特别是，在 CMOS 图像传感器中，因为光二极管的阱层是通过在注入离子后进行热扩散形成的，所以如图 11 表示，一般地基板深度方向的浓度分布徐徐降低。结果，成为在基板深度方向不持有势垒的构造，在 P 型阱内吸收的光的一部分由于在基板方向上损失了而对作为光电变换信号没有贡献。特别是出现了随着像素尺寸减小，不能得到所要灵敏度那样的课题。另外，也存在着当控制灵敏度、饱和电荷数、从光二极管到浮置扩散区域的传送等的诸特性时，因为可以操纵的制造条件的参数少，所以不能满足这些性能的课题。

另一方面，可以认为上述专利文献的图 10 所示的构造在基板内的深的区域中持有浓度高的杂质扩散区域，具有提高灵敏度的效果，但是也存在着当控制要同时满足的饱和电荷数和从光二极管到浮置扩散区域的传送等的诸特性时，因为可以操纵的制造条件的参数少，所以不能满足这些性能的课题。另外，在上述美国专利第 6,483,129 号中记载的那种单纯的回射光栅阱构造中，在基板中产生的暗电流漏入光二极管内，使传感器的性能恶化。即，至今没有解决同时满足提高灵敏度和提高饱和电荷数、传送效率的技术课题。

本发明就是为了解决上述课题而完成的，本发明的目的是提供以提高以光二极管的灵敏度为首的诸特性的 CMOS 图像传感器为代表的光电变换装置及其制造方法。

发明内容

根据本发明，提供了一种形成在第一导电型的半导体基板中的光

电变换装置，所述第一导电型是与信号载流子相同的导电型，包括：光电变换元件，其具有第一导电型杂质区域、以及多个与信号载流子的导电型相反的第二导电型杂质区域，以及元件分离组件，其中所述多个第二导电型杂质区域与所述第一导电型杂质区域形成光电二极管，并至少包括第一杂质区域、设置在所述第一杂质区域和所述基板的表面之间的第二杂质区域、以及设置在所述第二杂质区域和所述基板的表面之间的第三杂质区域，并且该第一、第二和第三杂质区域都设置在第一导电型杂质区域的下面，并且该多个杂质区域中的每一个都具有深度方向上的杂质浓度峰值，并且其中，对应于所述第一杂质区域中的杂质浓度峰值的浓度 C_1 、对应于所述第二杂质区域中的杂质浓度峰值的浓度 C_2 、以及对应于所述第三杂质区域中的杂质浓度峰值的浓度 C_3 满足以下关系： $C_2 < C_3 < C_1$ 。

根据本发明，提供了一种形成在第一导电型半导体基板中的光电变换装置，所述第一导电型是与信号载流子相同的导电型并且是用于积累信号载流子的区域的导电型，所述光电变换装置包括：光电变换元件，其具有设置在阱中的第一导电型杂质区域，所述阱还包括与信号载流子的导电型相反的多个第二导电型杂质区域，并且该多个第二导电型杂质区域与第一导电型杂质区域形成光电二极管，并且该第一导电型杂质区域和该多个第二导电型杂质区域中的每一个都具有深度方向上的杂质浓度峰值，所述多个第二导电型杂质区域从第一导电型杂质区域下面的位置连续地延伸到与所述光电变换元件相邻的元件分离区域下面的位置。

根据本发明，提供了一种摄像系统，其特征在于包括：上述的光电变换装置；光学系统，光通过该光学系统在该光电变换装置上成像；以及处理从该光电变换装置输出的信号的信号处理电路。

根据本发明，提供了一种根据权利要求 1 所述的光电变换装置，其中，浓度 C_3 在 $3 \times 10^{15} \text{cm}^{-3} < C_3 < 2 \times 10^{17} \text{cm}^{-3}$ 的范围内，并且对应于所述第一导电型杂质区域内的杂质浓度峰值的浓度 C_4 在 $3 \times 10^{16} \text{cm}^{-3} < C_4 < 8 \times 10^{17} \text{cm}^{-3}$ 的范围内。

根据本发明，提供了一种形成在第一导电型半导体基板中的光电变换装置，所述第一导电型是与信号载流子相同的导电型并且是用于积累信号载流子的区域的导电型，所述光电变换装置包括：光电变换元件，其具有第一导电型杂质区域、以及设置在该第一导电型杂质区域下面并与该第一导电型杂质区域形成光电二极管的多个第二导电型杂质区域；以及元件分离组件，其中，所述多个第二导电型杂质区域至少包括第一杂质区域、设置在所述第一杂质区域和所述第一导电型杂质区域之间的第二杂质区域、以及设置在所述第二杂质区域与所述第一导电型杂质区域之间的第三杂质区域，所述多个第二导电型杂质区域中的每一个都具有深度方向上的杂质浓度峰值，并且其中，光电变换元件具有杂质浓度分布，使得对应于所述第一杂质区域中的杂质浓度峰值的浓度 C_1 、对应于所述第二杂质区域中的杂质浓度峰值的浓度 C_2 、以及对应于所述第三杂质区域中的杂质浓度峰值的浓度 C_3 满足关系 $C_2 < C_3 < C_1$ 。

根据本发明，提供了一种摄像系统，其特征在于包括：上述的光电变换装置；光学系统，光通过该光学系统在该光电变换装置上成像；以及处理从该光电变换装置输出的信号的信号处理电路。

作为本发明特征的构成是在具有第一导电型的半导体基板、和备有设置在包含多个导电型与第一导电型相反的第二导电型的杂质区域的阱内的第一导电型的杂质区域的光电变换元件的光电变换装置中，多个上述杂质区域至少包含第 1 杂质区域、比该第 1 杂质区域更配置在基板表面侧的第 2 杂质区域、和比该第 2 杂质区域更配置在基板表面侧的第 3 杂质区域，上述第 1 杂质区域的杂质浓度峰值的浓度 C_1 、上述第 2 杂质区域的杂质浓度峰值的浓度 C_2 、和上述第 3 杂质区域的杂质浓度峰值的浓度 C_3 满足下列关系。

$$C_2 < C_3 < C_1$$

又如果根据本发明的别的实施方式，则在具有第一导电型的半导体基板、和备有设置在包含多个导电型与第一导电型相反的第二导电型的杂质区域的阱内的第一导电型的杂质区域的光电变换元件的光电变换装置中，连续地配设多个上述第二导电型的杂质区域，直到与

上述光电变换元件邻接的元件分离区域下部。

又如果根据本发明的别的实施方式,则在具有第一导电型的半导体基板、和备有设置在包含多个导电型与第一导电型相反的第二导电型的杂质区域的阱内的第一导电型的杂质区域的光电变换元件的光电变换装置中,在多个上述杂质区域中,至少,与上述第一导电型的杂质区域接近的第1杂质区域的杂质浓度峰值的浓度 $C1$ 在 $3 \times 10^{15} \text{ cm}^{-3} < C1 < 2 \times 10^{17} \text{ cm}^{-3}$ 的范围内。

本发明的其它特点和优点将从结合附图进行的下列描述中清楚地看到,其中在全部附图中相同的参照标号表示相同或相似的部件。

附图说明

图1是第1实施方式的CMOS图像传感器的剖面图。

图2是光二极管单元阱内的电位图。

图3是表示第1实施方式的杂质浓度分布的图。

图4是表示扩散层4A的浓度和扩散层4B、4C的比与灵敏度的关系的特性图。

图5是表示扩散层4D的浓度峰值位置与饱和电子数的关系的特性图。

图6是用于说明第1实施方式的杂质浓度分布的图。

图7是表示各扩散层的峰值和谷底之比与饱和电子数的关系的图。

图8是第2实施方式的光电变换装置的剖面图。

图9是已有的CMOS图像传感器的剖面图。

图10是已有P型阱浓度分布的模式图。

图11是已有P型阱浓度分布的模式图。

图12是第3实施方式的光电变换装置的剖面图。

图13是表示第3实施方式的光电变换装置的光二极管单元的杂质分布的图。

图14是用于说明第4实施方式的剖面图。

图 15 是模式地表示根据第 4 实施方式的浓度分布的图。

图 16 是用于说明第 5 实施方式的剖面图。

图 17 是用于说明第 6 实施方式的上面图。

图 18 是用于说明第 6 实施方式的剖面图。

图 19 是表示将本发明的光电变换装置应用于静象摄像机时的方框图。

这些附图与本专利申请书相结合并构成本专利申请书的一部分，说明本发明的实施方式，并与描述一起，用于阐明本发明的原理。

具体实施方式

本发明是用多个具有杂质浓度峰值的杂质区域构成形成光电变换元件的光二极管的第一导电型的杂质区域，使第 1 杂质区域的杂质浓度峰值的浓度 C_1 、比该第 1 杂质区域更配置在基板表面侧的第 2 杂质区域的杂质浓度峰值的浓度 C_2 和比该第 2 杂质区域更配置在基板表面侧，接近（连接）形成光二极管的第 2 导电型的杂质区域所形成的第 3 杂质区域的杂质浓度峰值的浓度 C_3 具有 $C_2 < C_3 < C_1$ 的关系的发明。

如果根据这种构成，则在基板侧因为不损失经过光电变换的载流子，另外能够减少来自基板的噪声电荷的进入，所以可以提高灵敏度，进而，可以提高饱和电荷数和传送效率。

另外，用多个具有杂质浓度峰值的杂质区域构成形成光电变换元件的光二极管的第一导电型的杂质区域，将接近（连接）该多个杂质区域中形成光二极管的第 2 导电型的杂质区域的杂质浓度峰值的浓度 C 设置为 $3 \times 10^{15} \text{ cm}^{-3} < C_1 < 2 \times 10^{17} \text{ cm}^{-3}$ ，则可以达到提高饱和电荷数和传送效率的目的。

下面，我们用附图详细说明本发明的实施方式。

（第 1 实施方式）

图 1 是说明本发明的实施方式的剖面模式图，表示形成 CMOS 图像传感器的光电变换元件的光二极管单元 1 和传送 MOS 晶体管单

元 2。3 是 N 型硅基板，4 是包含多个 P 型杂质区域的 P 型阱，在本实施例中，具有 4A~4D 的杂质区域。另外，在杂质区域 4A~4D 的各区域间夹着 N 型杂质区域 4E~4G。7 是传送 MOS 晶体管的栅极，8 是形成光二极管的 N 型杂质区域（电荷积累区域），9 是用于埋入光二极管构造的表面 P 型区域（表面电荷再耦合区域），5 是用于元件分离的场氧化膜，10 是作为传送来自电荷积累区域 8 的电荷的浮置扩散区域而发挥功能的 N 型杂质区域，由 4A~4D 的 P 型杂质区域构成用于形成光二极管的 P 型杂质区域，由 N 型杂质区域 8 构成用于形成光二极管的 N 型杂质区域。11 是作为用于使栅极和第一配线层绝缘的层间绝缘膜而发挥功能的硅氧化膜，12 是接触插头，13 是第一配线层，14 是使第一配线层和第二配线层绝缘的层间绝缘膜，15 是第二配线层，16 是使第二配线层和第三配线层绝缘的层间绝缘膜，17 是第三配线层，18 是钝化膜。进而，在钝化膜 18 的上层形成未图示的滤色器层和用于提高灵敏度的微透镜。在本实施方式中形成 3 层配线层，但是根据传感器的规格，只要能确保光学特性，使配线层为 1 层或 2 层也与本发明的主旨没有矛盾。另外，为了进一步提高受光率，与其设置 1 层滤色层不如在受光单元侧设置透镜（层内透镜）。

如图 3 所示，杂质区域 4A，它的杂质浓度峰值的浓度在从 $1 \times 10^{16} \text{cm}^{-3}$ 到 $1 \times 10^{18} \text{cm}^{-3}$ 的范围内，峰值所在位置的深度在从基板表面的 $2.0 \mu\text{m}$ 到 $4.0 \mu\text{m}$ 的范围内。杂质区域 4B，它的杂质浓度峰值的浓度在从 $1 \times 10^{15} \text{cm}^{-3}$ 到 $5 \times 10^{16} \text{cm}^{-3}$ 的范围内，峰值所在位置的深度在从表面的 $1.2 \mu\text{m}$ 到 $2.5 \mu\text{m}$ 的范围内。杂质区域 4C，它的杂质浓度峰值的浓度在从 $1 \times 10^{15} \text{cm}^{-3}$ 到 $5 \times 10^{16} \text{cm}^{-3}$ 的范围内，峰值所在位置的深度在从基板表面的 $0.8 \mu\text{m}$ 到 $1.5 \mu\text{m}$ 的范围内。杂质区域 4D，它的杂质浓度峰值的浓度在从 $2 \times 10^{15} \text{cm}^{-3}$ 到 $2 \times 10^{17} \text{cm}^{-3}$ 的范围内，峰值所在位置的深度在从表面的 $0.5 \mu\text{m}$ 到 $1.0 \mu\text{m}$ 的范围内。关于这些范围将在后面进行论述。

另外，本实施方式说明了 CMOS 图像传感器，但是即便应用于 CCD 也得到同样的效果。这时，将浮置扩散区域 10 置换成 VCCD。

这里我们说明杂质区域 4A~4D 的功能。在位于浅的部分（基板表面侧）的杂质区域 4B~4D 中，形成将光载流子导入像素内的光二极管的连接部分，在比其深的部分的杂质区域 4A 中，形成决定光谱灵敏度的电位峰值。这里使最深部分的杂质区域 4A 的浓度比杂质区域 4B 的浓度大，优选为大于等于 3 倍的浓度，最好优选为大于等于 5 倍的浓度，在两者之间形成势垒，因为由入射光产生的载流子在基板方向没有损失，能够高效率地导入光二极管，所以可以提高灵敏度。在电子热扩散方面，是否成为势垒，大致可以用下列公式表现出来。

$$V_b = (kT/q) \cdot \ln(N_1/N_2) < kT/q$$

这里， V_b 是势垒， k 是玻耳兹曼常数， T 是温度， q 是电子电荷， N_1 是势垒的峰值浓度， N_2 是势垒前的浓度。在不等式表示的区域内，通过热激励电荷能够越过势垒。即，当 $N_1/N_2 < e$ 时（大致小于等于 3 时）能够越过势垒。

所以，当 N_1/N_2 超过 3 时，存在势垒，并且，当 N_1/N_2 超过 5 时，大致可以忽略越过势垒的载流子。

另外，通过控制杂质区域 4D、4C 的浓度和深度，也能够控制在 N 型电荷积累区域 8 中能够保持的饱和电荷数。关于浓度，当论述 4A~4D 的浓度关系时，通过使第 1 杂质区域（4A）的杂质浓度峰值的浓度 C_1 、比该第 1 杂质区域更配置在基板表面侧的第 2 杂质区域（4B、4C）的杂质浓度峰值的浓度 C_2 、和比该第 2 杂质区域更配置在基板表面侧，接近（连接）形成光二极管的第 2 导电型的杂质区域所形成的第 3 杂质区域（4D）的杂质浓度峰值的浓度 C_3 具有下列关系 $C_2 < C_3 < C_1$ ，减少电荷到基板的损失，能够使提高灵敏度和提高传送效率两者同时成立。

要提高灵敏度希望形成更深的阱，这是为了增大能够吸收光的杂质区域的容积，为了实现它要增加离子注入的次数，这从缩短工期的观点来看是要避免的。因此，与阱相反的区域 4E~4G 由于内部电位而完全耗尽化，为了使工作上不成为问题并保留区域 4E~4G，通过设定各杂质区域 4A~4D 的离子注入的能量，可以使离子注入次数为最

低限度地形成多个杂质区域。

在本实施方式中，由多个杂质区域构成的 P 型阱 4 是用于高效率地将电荷运送到电荷积累区域的 4B~4D 和最深部阱层的 4 层构成，但是在本实施方式中，因为应该与成为 4B~4D 的杂质区域所需的灵敏度相应地设定阱深度，所以不特别地设定它的数量。又，如果至少形成一层的连接阱，则可以得到提高灵敏度的效果。即，多个杂质区域包含第 1 杂质区域（4A）、和比该第 1 杂质区域更配置在基板表面侧的第 2 杂质区域（4B、4C、4D 中的至少一个），与该第 2 杂质区域比较，希望第 1 杂质区域的杂质浓度峰值的浓度高。

即便不存在被夹在多个 P 型杂质区域中的 N 型杂质区域 4E~4G，也没有问题。另外，将 P 型杂质区域上下分离进行设置时，2 个 P 型杂质区域不相接，结果，即便在 P 型杂质区域之间存在 N 型杂质区域也没有问题。但是，这时，需要使被 2 个 P 型杂质区域夹着的 N 型杂质区域耗尽化。

图 2 是阱内的电位图。将载流子作为电子进行表示。即便多个 P 型杂质区域的各区域不相接也没有问题。但是这时通过使处于其间的 N 型杂质区域 4E~4G 耗尽化，能够求得大致平坦的电位分布。当不是平坦时，由于势垒使在深的阱层附近产生的电子向电子积累区域移动的效率恶化，结果使灵敏度降低。

图 3 是表示形成光二极管的 P 型阱的杂质分布。在本实施方式中，P 型杂质区域 4A~4D 分别持有杂质浓度峰值，杂质区域 4A~4D 对光二极管特性的影响是不同的。

杂质区域 4A，因为以提高灵敏度为目的需要使电位具有峰值，所以在杂质浓度中需要存在峰值。

杂质区域 4B，为了形成如图 2 所示的势垒，需要使它的杂质浓度峰值的杂质浓度比杂质区域 4A 低，需要设定杂质浓度峰值以使杂质区域 4A 持有最大电位峰值。

需要杂质区域 4C 对后述的杂质区域 4D 的杂质浓度分布没有影响，并且维持 4A 和 4B 的关系。

处在基板表面附近的杂质区域 4D 可以与二极管的电荷积累区域相接，对可以积累在电荷积累区域中的饱和电子数和从电荷积累区域到浮置扩散区域的传送特性能够独立地控制。

各杂质区域的浓度峰值的位置不限于此，特别是 4D 也可以以覆盖下面（在基板深度方向的深处）的形式形成 N 型杂质区域 8。

下面，我们说明 4A 和比它更位于基板表面侧的 4B、4C 的峰值浓度关系。图 4 表示杂质区域 4A 的杂质峰值浓度和杂质区域 4B、4C 的杂质峰值浓度的关系。这里，设杂质区域 4B 和杂质区域 4C 的峰值浓度相等。根据这些条件决定上述杂质浓度和峰值深度的范围。

如果（4A 的浓度）/（4B 的浓度）比 1 大，则认为作为有意差的灵敏度有提高，如果大于等于 2 则具有进一步提高灵敏度的效果，进而如果大于等于 5 则认为充分地提高了灵敏度。

下面，我们说明接近杂质区域 8 的 4D 的峰值位置。图 5 表示杂质区域 4D 的杂质浓度峰值的深度与饱和电子数的关系。从图 5 可知杂质区域 4D 的扩散层的深度存在最佳区域。具体地说，如果是 0.5~1.0 μm 则与图 11 的构成相比较灵敏度提高了。

图 6 是表示由多个杂质区域构成的 P 型阱的杂质浓度分布，图 7 表示该浓度分布与饱和电子数和灵敏度的关系。当通过对持有杂质浓度峰值的杂质区域进行高温热处理，形成平坦的杂质浓度分布（各扩散层的 P/V 接近 1）时，饱和电子数和灵敏度中任何一个的特性都恶化。这是因为通过高温热处理，配置在基板的深位置的杂质区域的杂质浓度峰值和比它浅的杂质区域的杂质浓度之比变小和浅的杂质区域的杂质浓度分布的峰值位置变得不确定的缘故。

从上述可见，通过在包含具有杂质浓度峰值的多个杂质区域的阱中形成光二极管，可以制造同时满足提高灵敏度和提高饱和电荷数的光电变换装置。

下面，我们根据图 1 的剖面图说明制造步骤。

用通常的 LOCOS 分离法或切口（recess）LOCOS 法等由硅构成的基板 3 上形成场氧化膜 5。而且，在场氧化膜 5 的下面形成沟

道停止层 6 后，利用高能离子注入装置，在本实施方式中从深的区域顺次注入 4 次 P 型杂质（硼等），此后进行深入扩散那样的高温热处理形成由多个杂质区域构成的 P 型阱 4。此后的热处理最高约为 950°C。因为该 P 型阱 4 不进行热扩散，所以容易控制各个区域的浓度。因为通过使作为上层部分的杂质区域 4B~4D 为低浓度，能够降低该处的电位，所以容易提高灵敏度和与杂质区域 4A 形成电位差。而且，在形成多晶硅电极 7 后，通过离子注入，形成成为光二极管的 N 型电荷积累区域的杂质区域 8、成为 P 型表面层的杂质区域 9 和成为浮置扩散区域的 N 型杂质区域 10。

因为接触孔步骤以后的制造方法与已有的 CMOS 图像传感器相同，所以省略对它们的说明。

如上所述，通过由多个具有杂质浓度峰值的杂质区域构成形成光电变换元件的光二极管的第一导电型的杂质区域，使第 1 杂质区域的杂质浓度峰值的浓度 C_1 、比该第 1 杂质区域更配置在基板表面侧的第 2 杂质区域的杂质浓度峰值的浓度 C_2 、和比该第 2 杂质区域更配置在基板表面侧，接近（连接）形成光二极管的第 2 导电型的杂质区域所形成的第 3 杂质区域的杂质浓度峰值的浓度 C_3 具有 $C_2 < C_3 < C_1$ 的关系，能够使吸收的光载流子在基板方向没有损失高效率地导入光二极管，可以提高灵敏度，进而，可以提高从电荷积累区域到浮置扩散区域（读取区域）的传送效率。

（第 2 实施方式）

图 8 表示本实施方式的剖面模式图。与第 1 实施方式不同的地方是在元件分离场氧化膜 205 下并且到邻接像素单元为止连续形成由多个 P 型杂质区域构成的阱 204 这一点，在场氧化膜下不存在用于元素分离的沟道停止区域。这样，通过包含多个杂质区域的 P 型阱 204 中的杂质区域 204D 备有与邻接像素间的元素分离功能，能够与形成阱的杂质区域同时进行元素分离所需的离子注入，能够减少步骤和掩膜个数。如果降低处于比杂质区域 204D 深的位置上的 204C、204B 的浓度，使杂质区域 204A 的浓度比它们大，设定优选大于等于 2 倍、

最好优选大于等于 5 倍的浓度，则能够一面维持元件分离特性，一面与第 1 实施方式同样地提高灵敏度。

(第 3 实施方式)

图 12 表示本实施方式的模式剖面图，图 13 是模式地表示光二极管单元的杂质分布的图。在本实施方式中，形成使作为电荷积累区域发挥功能的电荷积累区域埋入接近该电荷积累区域的 4D 的一部分中的方式。通过这样地形成，可以将耗尽层的扩展适当地限制在 4D 内。

又，在图 12 中，4H 所示的 P 型杂质区域通过在传送 MOS 晶体管的栅极下的沟道单元中，形成使作为沟道掺杂层形成的区域和 4D 的 P 型杂质区域连续，作为 P 型杂质区域而被形成。4H 是为了传送 MOS 晶体管正常工作所需的区域，重要的是不存在 N 型杂质区域。具体地，用图 13 的杂质分布进行说明。分别地，4A' 与 P 型杂质区域 4A 对应，4B' 与 P 型杂质区域 4B 对应，4C' 与 P 型杂质区域 4C 对应，4D' 是 P 型杂质区域 4D 对应，8' 与 N 型杂质区域 8 对应，9' 与 P 型杂质区域 9 对应，4H' 与 P 型杂质区域 4H 对应。通过调整沟道掺杂区域 4H' 和 P 型杂质区域 4D 的形成条件，在传送 MOS 晶体管下面，实现不形成 N 型杂质区域的构造。如果根据这种构造，则可以与上述实施方式同样地提高灵敏度，进而也可以提高传送 MOS 晶体管的传送效率。

(第 4 实施方式)

在本实施方式中，我们特别论述关于接近电荷积累区域的杂质区域的杂质浓度峰值的浓度。通过降低接近电荷积累区域的杂质区域的杂质浓度，在光二极管的构造上，在灵敏度以外的特性中产生不利点。存在着因为在光二极管的电荷积累区域直接下面的阱的浓度降低，所以当充分耗尽化地重置电荷积累单元时，特别当完全耗尽化时，耗尽化电压增高那样的问题。对这一点进行更详细地说明。

作为用于除去光二极管的重置噪声的方法，重置时和读取电荷时使光二极管内完全耗尽化的重置操作对减少噪声特别具有效果，实际上已经实用化。为了实现它，需要使用于使光二极管充分地（最好是

完全地)耗尽化的电压比重置电压低,另外,当传送栅极的接通(ON)时在电压控制范围内,需要充分地进行电荷传送。从该电荷传送容易的观点来看,也需要进行使光二极管的耗尽化电压尽可能低的设计。另一方面,为了确保充分的动态范围,即充分的光二极管的饱和电荷数,希望光二极管的电荷积累区域的浓度高。因此,尽管具有降低电荷积累区域的浓度能够降低耗尽化电压的效果,但是从确保充分的动态范围的观点出发是不能令人满意的。

所以,希望具有同时满足容易传送电荷和确保动态范围两者的要求的固体摄像元件。

所以在本实施方式中,光二极管是通过至少包含在第一导电型的半导体基板上形成的第二导电型阱、第一导电型的杂质区域(电荷积累区域)形成的,并且上述阱包含多个具有杂质浓度峰值的杂质区域,将接近上述电荷积累区域的杂质区域的杂质浓度峰值的浓度设定在 $3 \times 10^{15} \sim 2 \times 10^{17} \text{ cm}^{-3}$ 的范围内。

这样,通过将接近电荷积累区域的杂质区域的杂质浓度峰值(第11杂质浓度峰值)的浓度设定得比已有技术的高,可以抑制向阱侧延伸的耗尽层的扩展,结果可以一面降低二极管的耗尽化电压的,一面维持饱和电荷。

具体地说,在上述美国专利第6,483,129号中记载的载流子分布中,在接近电荷积累区域的阱的表面附近,积累区域下的区域具有约 $1 \times 10^{15} \text{ cm}^{-3}$ 的浓度,这时,耗尽层在阱侧延伸约 $1 \mu\text{m}$ 。根据本发明者的实测,这时,对饱和电荷没有贡献无用地需要的耗尽层电压大致为1V。对此,在本实施方式中,通过规定积累区域下的杂质区域的浓度,可以大幅度地降低耗尽层电压。这里配置规定杂质浓度的杂质区域的位置是接近电荷积累区域,配置在形成耗尽层的位置上的区域。

进一步,优选将在该杂质区域下侧(基板深度方向)所形成的中间区域109的杂质浓度峰值(第3杂质浓度峰值)的浓度大于等于接近电荷积累区域的杂质浓度峰值的浓度的 $1/4$,并且小于等于配置在深度位置的杂质区域110的峰值浓度(第2杂质浓度峰值的浓度)的

1/3。如果根据这种构成，则可以取入已有技术中在基板侧损失的载流子作为信号电荷，可以提高量子化效率，这更加令人满意。

另外，作为像素构造，可以适当地应用于在像素内，具有放大光电变换的电荷的放大元件的构造。

图 14 是用于说明本实施方式的剖面图。101 是 N 型硅基板（半导体基板），在 N 型硅基板 101 上形成包含具有杂质浓度峰值的杂质区域的 P 型阱 108~110，在基板表面上形成元件分离区域 102、传送晶体管的栅极 103、成为浮置扩散区域的 N 型杂质区域 104、成为光二极管的电荷积累区域的 N 型杂质区域 105、光二极管的表面 P 型杂质区域 106、和用于提供传送 MOS 晶体管的沟道的 P 型杂质区域 111。在遮光层 107 上具有孔单元用于遮住射到二极管以外区域的光。此外，在该图中省略了遮光层以外的配线层。在图 14 中，表示根据不同的目的将形成阱的 P 型杂质区域分成 3 个区域。在图 14 中，在表面近旁，配置接近光二极管的电荷积累区域 105 下面的具有第 1 杂质浓度峰值的 P 型杂质区域 108。杂质区域 108 具有抑制在与光二极管的积累区域（N 型杂质区域）105 之间的接合中的耗尽层的宽度的作用。通过这个效果，可以使光二极管的耗尽化电压下降，不使对杂质区域 104 进行重置的电位上升地对光二极管进行重置，可以提高传送效率，更令人满意的是可以进行完全传送。

另外，能够减小在光二极管的重置和传送中所需的传送栅极电压，即减小给予传送晶体管的栅极 103 的接通（ON）时的电压，可以不会导致电源电压的上升地确保动态范围。

另外，例如能够通过注入硼离子形成具有比杂质区域 108 配置在更深位置上的第 2 杂质浓度峰值的杂质区域 110，当以 2MeV 的加速能量进行注入时，能够在离开硅表面大致 3 μ m 的深度上形成。关于在比形成杂质区域 110 的杂质浓度峰值的地方更深的地方产生的光载流子在硅基板中发生损失，但是关于比杂质区域 110 浅的部分中产生的光载流子能够汇集在光二极管侧。109 是配置在中间的杂质区域，为了使在杂质区域 110 附近产生的光载流子扩散到表面侧，以比杂质区

域 110 低的浓度形成。

图 15 是光二极管单元的垂直方向的浓度分布的说明图。206 是表示光二极管的表面 P 型杂质区域的浓度分布，与图 14 的 106 对应。206 可以通过注入硼或氟化硼形成。205 是光二极管的积累区域的浓度分布，与图 14 的 105 对应。205 可以通过注入磷或砷形成。208 是接近积累区域 205 的 P 型杂质区域的浓度分布，与图 14 的 108 对应。209、209' 是中间区域的浓度分布，与图 14 的 109 对应。在图 15 中，中间区域持有 2 段峰值而被形成。这样，按照所希望的构造通过多段的离子注入来形成的情形也是有效的。209、209' 可以通过加速能量不同的 2 次注入硼或氟化硼来形成。210 表示比 208、209 位于更深的地方的杂质区域的浓度分布，与图 14 的 110 对应。另外我们省略了关于 111 的说明。

这里，下面详细论述用于同时提高灵敏度和提高饱和电荷数的方法。

在电子热扩散方面，是否形成势垒，大致可以用下列公式表现出来。

$$V_b = (kT/q) \cdot \ln(N_1/N_2) < kT/q$$

这里， V_b 是势垒， k 是玻耳兹曼常数， T 是温度， q 是电子电荷， N_1 是势垒的峰值浓度， N_2 是势垒前的浓度。在不等式表示的区域内，通过热激励电荷能够越过势垒。即，当 $N_1/N_2 < e$ 时（大致小于等于 3 时）能够越过势垒。因此在本实施方式中优选 210 形成的电位发挥势垒的功能，另外，接近积累区域 205 的阱区域 208 形成的电位具有不形成势垒的构成。具体地如上所述，（1）杂质区域 210 的杂质浓度峰值的浓度大于等于中间区域 209、209' 的峰值浓度的 3 倍。（2）接近积累区域 205 的杂质区域 208 的峰值浓度小于等于中间区域 209、209' 的峰值浓度的 4 倍。

关于（2）取小于等于 4 倍的理由是因为接近积累区域 205 的阱区域 208 具有作为 Net（纯）浓度相互抵消的关系，所以当只着眼于阱（硼）浓度时即便是 4 倍左右的浓度，实效的 Net（纯）浓度实际

上也降低的缘故。进一步，当表示满足这种条件的浓度关系的具体例时，因为接近积累区域 205 的杂质区域 208 的峰值浓度如上所述设为 $3 \times 10^{15} \sim 2 \times 10^{17} \text{cm}^{-3}$ ，所以中间区域 209、209' 的峰值浓度为 $1 \times 10^{15} \sim 5 \times 10^{16} \text{cm}^{-3}$ ，杂质区域 210 的峰值浓度为 $3 \times 10^{15} \sim 1 \times 10^{18} \text{cm}^{-3}$ 是有效的。

下面，详细论述用于抑制光二极管的耗尽化电压的方法。作为本实施方式的理想的设计，使耗尽层的扩展留在接近的杂质区域 108 内是重要的。在耗尽层中，当考虑到将正的固定电荷作为起点的电力线将负的固定电荷作为终点时，积累区域 105 的固定电荷的总数等于表面 P 型杂质区域 106 中的耗尽层内的固定电荷数与接近的 P 型杂质区域 108 中的耗尽层内的固定电荷数之和。

当我们考虑到表面 P 型杂质区域 106 的峰值浓度比 108 高时，过半数的固定电荷数能够由表面 P 型杂质区域 106 担当，接近的杂质浓度 108 的峰值浓度在积累区域 105 的 1/2 以下也可以成为一个解决方法。如果根据本发明者的实验、研讨，则在积累区域 105 的峰值浓度为 $3 \times 10^{16} \text{cm}^{-3} < \text{积累区域 205 的峰值浓度} < 8 \times 10^{17} \text{cm}^{-3}$ ，接近的杂质区域 208 的峰值浓度为 $3 \times 10^{15} \text{cm}^{-3} < \text{杂质区域 208 的峰值浓度} < \text{积累区域 205 的峰值浓度}$ 的情况下，能够得到本实施方式的效果。较合适的是，如果大于等于积累区域 205 的 1/4 则效果高。更令人满意的是，令积累区域 205 的峰值浓度为 $5 \times 10^{16} \text{cm}^{-3} < \text{积累区域 205 的峰值浓度} < 2 \times 10^{17} \text{cm}^{-3}$ ，并且接近的杂质区域 208 的峰值浓度为 $1 \times 10^{16} \text{cm}^{-3} < \text{杂质区域 208 的峰值浓度} < \text{积累区域 205 的峰值浓度}$ ，上限为积累区域的浓度。

另外，关于各浓度峰值的深度具有下列关系是更有效的。当令积累区域的浓度峰值的深度为 V1、接近的杂质区域 208 的浓度峰值为 V2 时，通过 $V1 < V2 < 2 \times V1$ 的关系能够更有效地得到本实施方式的效果。

(第 5 实施方式)

图 16 是本实施方式的说明图。301~311 分别与图 14 的 101~111

对应。在本实施方式中，不在像素的整个面上形成接近光二极管的积累区域 305 的杂质区域 308，而只在积累区域 305 的下面部分中形成。

这种构造具有下列优点。

(1) [构造上的优点]因为能够读取从邻接的像素溢出的电荷，吸入区域 304，所以具有防止模糊现象、污点、混色的效果。308 的浓度设计能够减少对像素内和像素区域外（图中未画出）的晶体管的特性的影响，增加设计自由度。具有因读取区域的接合电容量小、增益增加引起 SN 比增加等等的优点。

(2) [处理上的优点]可以用与积累区域 305 相同或与表面 P 型杂质区域 306 相同的光刻胶形成接近的 P 型杂质区域 308。原理上也可以用同一的光刻胶形成 P 型杂质区域 310，但对于深的离子注入也需要形成厚的能够确保阻止性能的光刻胶，难以与细微的图案对应。另外，在也可以用 Epitaxial（外延）法形成杂质区域 310 那样的情形中，在用与积累区域 305 相同或与表面 P 型杂质区域 306 相同的光刻胶形成接近积累区域 305 的 P 型杂质区域 308 的过程中，也能够不增加步骤，得到本实施方式的效果。

(第 6 实施方式)

图 17 是根据本实施方式的像素构造的上面图。401 表示有源区域，402 表示传送栅极，403 表示光二极管区域，404 表示读取区域。另外，与晶体管的沟道宽度平行的方向的长度是 $Dy1$ 和 $Dy2$ ，它们表示光二极管区域的宽度。因为一般地耗尽化电压在宽度宽的部分增高，所以如图 15 所示当在接近传送栅极 402 侧中采用宽度窄的布局时，产生完全传送变得困难那样的问题。即，存在着在重置或传送时， $Dy1$ 部分比 $Dy2$ 部分先完全耗尽化，在 $Dy2$ 部分中残留电荷，产生重置噪声那样的问题。该问题是由于来自耗尽层的横方向（ $Dy1$ 、 $Dy2$ 的长度方向）的扩展的影响，耗尽化电压与尺寸有关产生的。当说到具体的构造时，在设计阱表面附近的浓度低，使耗尽层向深度方向广阔地扩展的情形中成为特别显著的问题。在本实施方式中抑制耗尽层在深度方向的扩展的结果，可以减轻对布局的制约，即便进行图 17

所示的布局，也不会产生重置噪声。其理由用图 18 来说明。图 18 是表示沿图 17 的 $Dy1$ 和 $Dy2$ 的剖面的模式图。405 表示在光二极管和阱中扩展的耗尽层区域，在图中表示出它的深度 Dz 。406 表示就在完全耗尽化前最后残存的中性区域。407 表示在深度方向扩展的耗尽层的样子，408 表示在横方向（ $Dy1$ 、 $Dy2$ 的长度方向）扩展的耗尽层的样子。如该图所示，由在深度方向扩展的耗尽层的效果引起完全耗尽化的情形，没有与布局有关的依赖关系，在 $Dy1$ 、 $Dy2$ 中都形成相同的耗尽化电压，可以进行光二极管的完全重置和完全传送。在 $Dy1$ 比该图窄的情形和耗尽层的深度方向的扩展 407 大的构造的情形中，因为在 $Dy1$ 的地方由耗尽层的横方向扩展 408 的影响引起完全耗尽化，所以耗尽化电压与 $Dy1$ 宽度的关系很小。鉴于以上的问题，在本实施方式中，为了使 $Dy1$ 部分和 $Dy2$ 部分的耗尽化电压等同，采用下列的构造。

在 $Dy2 > Dy1$ 的布局的像素中，抑制耗尽层在深度方向伸展的宽度，设定阱浓度以使 $Dy1 > Dz$ 。

在本实施方式的构造中，能够在光二极管的平面布局上，在无论哪个地方都使耗尽化电压相同，可以进行高速工作，又可以抑制由重置噪声引起的画质恶化。

另外各本实施方式可以进行多个 2 维状配置作为图像传感器（固体摄像装置）使用。另外，使在各实施例中说明的读取区域与绝缘栅极型晶体管的栅极连接，能够用于通过电荷电压变换读取那样的放大型固体摄像装置（Active Pixel Sensor（有源像素传感器））中。

另外在全部实施方式中，我们将载流子作为电子进行了述说，但是在载流子为空穴的情形中，可以使各杂质区域的导电型成为相反的导电型。

（在摄像系统的应用）

图 18 是表示将本发明的光电变换装置应用于摄像机时的方框图的例子的图。在摄影透镜 1002 前是快门 1001，控制曝光。由光圈 1003 控制需要的光量，使其成像在固体摄像装置 1004 上。由信号处理电

路 1005 处理从固体摄像装置 1004 输出的信号，由 A/D 变换器 1006 将模拟信号变换到数字信号。进一步由信号处理单元 1007 对输出的数字信号进行计算处理。将经过处理的数字信号存储在存储器 1010 中，通过外部 I/F1013 发送给外部设备。除了用定时发生单元 1008 对固体摄像装置 1004、摄像信号处理电路 1005、A/D 变换器 1006、信号处理单元 1007 进行控制外，由整体控制单元/计算单元 1009 对整个系统进行控制。为了将图像记录在记录介质 1012 中，通过由整体控制单元/计算单元控制的记录介质控制 I/F 单元 1011，记录输出数字信号。

图1




图2








图3












图 8





图 9






图11




图12




图13




图14




图15




图16




图 17




图 18




图19

