

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2018年1月4日(04.01.2018)



(10) 国際公開番号

WO 2018/003391 A1

- (51) 国際特許分類:
H05K 1/18 (2006.01) H05K 3/46 (2006.01)
H05K 3/40 (2006.01)
- (21) 国際出願番号: PCT/JP2017/020382
- (22) 国際出願日: 2017年6月1日(01.06.2017)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-128673 2016年6月29日(29.06.2016) JP
- (71) 出願人: 株式会社村田製作所
(MURATA MANUFACTURING CO., LTD.) [JP/
JP]; 〒6178555 京都府長岡京市東神足 1
丁目 10 番 1 号 Kyoto (JP).
- (72) 発明者: 杉田 博史 (SOMADA Hiroshi);
〒6178555 京都府長岡京市東神足 1 丁目 10 番
1 号 株式会社村田製作所内 Kyoto (JP).


(74) 代理人: 特許業務法人 楓国際特許事務所 (KAEDE PATENT ATTORNEYS' OFFICE);
〒5400011 大阪府大阪市中央区農人橋 1
丁目 4 番 3 4 号 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ,

(54) Title: COMPONENT-EMBEDDED SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND HIGH-FREQUENCY MODULE

(54) 発明の名称: 部品内蔵基板及びその製造方法、並びに高周波モジュール



(57) Abstract: This method for manufacturing a component-embedded substrate comprises: a resist formation step; a patterning step; a first electrode formation step; a resist removal step; a component arrangement step; a substrate formation step; and a separation step. In the resist formation step, a resist (53) for patterning is formed on a support (51). In the patterning step, patterning is applied to the resist (53) to form a through-hole that runs through the resist. In the first electrode formation step, a through-hole electrode is formed by filling the through-hole with an electrode material. The resist (53) is removed in the resist removal step, and an electronic component is arranged in the component arrangement step. In the substrate formation step, a resin substrate is formed by sealing the electronic component with resin. In the separation step, the support (51) is separated from the resin substrate. In this manufacturing method, the first electrode formation step is performed before the substrate formation step.



TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告（条約第21条(3)）

(57) 要約：部品内蔵基板の製造方法は、レジスト形成工程と、パターンニング工程と、第1の電極形成工程と、レジスト除去工程と、部品配置工程と、基板形成工程と、剥離工程と、を有する。レジスト形成工程では、支持体（51）にパターンニング用のレジスト（53）を形成する。パターンニング工程では、レジスト（53）にパターンニングを施すことにより、レジストを貫通する貫通孔を形成する。第1の電極形成工程では、貫通孔を電極材料で埋めることにより、貫通ビア電極を形成する。レジスト除去工程ではレジスト（53）を除去し、部品配置工程では電子部品を配置する。基板形成工程では、電子部品を樹脂封止して樹脂基板を形成する。剥離工程では、樹脂基板から支持体（51）を剥離する。この製造方法では、基板形成工程の前に第1の電極形成工程を実施する。

明 細 書

発明の名称：

部品内蔵基板及びその製造方法、並びに高周波モジュール

技術分野

[0001] 本発明は、部品内蔵基板及びその製造方法、並びに高周波モジュールに関する。

背景技術

[0002] プリント基板には、電子部品が平面的に搭載されることが多い。近年、電子機器の小型化及び高機能化に伴い、プリント基板に対して電子部品を高密度で搭載することが必要になっている。そこで、その様な電子部品の高密度化を実現するべく、電子部品を立体的に搭載する技術が提案されている。例えば、特許文献１には、電子部品の立体的な搭載を可能にする部品内蔵基板が開示されている。

[0003] そして、特許文献１に開示されている様に、部品内蔵基板には、これを貫通する貫通ビア電極が形成されることが多い。この貫通ビア電極は、部品内蔵基板上に搭載された電子部品を、当該部品内蔵基板を介してプリント基板上の配線に接続するために用いられる。そして、貫通ビア電極は、一般的に、部品内蔵基板を構成する樹脂基板に貫通孔を形成し、その貫通孔を電極材料で埋めることにより形成される。又、樹脂基板の形成に用いられる樹脂には、樹脂基板の線膨張率を均一にするために、酸化ケイ素等の硬質な材料から成るフィラーが含まれている。

先行技術文献

特許文献

[0004] 特許文献１：特開２００１－２４４６３８号公報

発明の概要

発明が解決しようとする課題

[0005] しかしながら、部品内蔵基板において貫通ビア電極を形成する従来の方法

では、貫通ビア電極の側面（樹脂基板と接する面）における表面粗さが大きくなっていた。理由は、次の通りである。樹脂基板への貫通孔の形成にはレーザーが用いられることが多いが、レーザーでは、フィラーを部分的に削り取ることが困難である。このため、貫通孔を形成した際に貫通孔の内面に露出したフィラーは、内面から突出した状態でそのまま残置するか、又は、内面から脱離して窪み（フィラー痕）を形成する。従って、貫通孔の内面には、フィラーに起因した凹凸が形成されることになる。よって、貫通孔を電極材料で埋めて形成される貫通ビア電極の側面には、貫通孔の内面と同様に凹凸が形成されることになる。

[0006] 貫通ビア電極に高周波領域の電流が流れた場合、その電流は、貫通ビア電極の側面を含む表層部を流れることになる。このため、貫通ビア電極の側面における表面粗さが大きいと、貫通ビア電極における電流の流れが阻害され、その結果として貫通ビア電極での抵抗値が増大してしまう。従って、部品内蔵基板が高周波モジュールに適用された場合、貫通ビア電極の側面において表面粗さが大きいことは、高周波特性を低下させる原因となる。

[0007] そこで本発明の目的は、貫通ビア電極の側面における表面粗さが小さい部品内蔵基板及びその製造方法、並びに高周波モジュールを提供することである。

課題を解決するための手段

[0008] 本発明に係る部品内蔵基板の製造方法は、レジスト形成工程と、パターニング工程と、第1の電極形成工程と、レジスト除去工程と、部品配置工程と、基板形成工程と、剥離工程と、を有する。レジスト形成工程では、支持体にパターニング用のレジストを形成する。パターニング工程では、レジストにパターニングを施すことにより、レジストを貫通する貫通孔を形成する。第1の電極形成工程では、貫通孔を電極材料で埋めることにより、貫通ビア電極を形成する。レジスト除去工程ではレジストを除去し、部品配置工程では電子部品を配置する。基板形成工程では、電子部品を樹脂封止して樹脂基板を形成する。剥離工程では、樹脂基板から支持体を剥離する。そして、こ

の製造方法では、基板形成工程の前に第１の電極形成工程を実施する。

[0009] フォトリソグラフィ技術によって形成されるパターニング用のレジストは、封止樹脂に一般的に含まれる様なフィラーを含まず、形成したレジストにおいて滑らかな表面が得られる様に設計されている。このため、レジストに形成された貫通孔の内面には、フィラーに起因した凹凸が形成されることがなく、それらの内面は滑らかになる。よって、貫通孔を電極材料で埋めることで形成される貫通ビア電極の側面は、貫通孔の内面と同様に凹凸が少ない滑らかなものとなる。

[0010] 本発明に係る部品内蔵基板の製造方法では、レジスト形成工程は、支持体にベース導体を支持させる工程と、ベース導体上にパターニング用のレジストを形成する工程と、を含んでいることが好ましい。この場合、パターニング工程では、貫通孔を形成することによりベース導体の表面を露出させる。部品配置工程では、ベース導体上に電子部品を配置する。基板形成工程では、ベース導体上に樹脂基板を形成する。剥離工程では、樹脂基板から支持体を剥離する際、樹脂基板にベース導体を残置させる。そして、このような方法においては、剥離工程の後、樹脂基板からベース導体を除去する導体除去工程を更に実行することが好ましい。

[0011] この方法によれば、第１の電極形成工程において、ベース導体をメッキ用の電極として、フィリングメッキ等の電解メッキで貫通ビア電極を形成することができる。又、剥離工程において、樹脂基板にベース導体を残置させることにより、剥離時に生じ得る静電気を、ベース導体を通じて外部に逃がすことができる。よって、剥離工程での電子部品の静電破壊を防止することができる。

[0012] 本発明に係る部品内蔵基板の製造方法では、導体除去工程において、樹脂基板からベース導体を化学的に除去することが好ましい。この方法によれば、静電気を発生させることなくベース導体を除去することが可能になる。よって、導体除去工程での電子部品の静電破壊を防止することができる。

[0013] 本発明に係る部品内蔵基板の製造方法では、基板形成工程において、フィ

ラーを含んだ樹脂を用いて電子部品を樹脂封止することが好ましい。この方法によれば、樹脂基板の線膨張率を均一にすることができ、その結果として、製造される部品内蔵基板の信頼性を向上させることができる。

[0014] 本発明に係る部品内蔵基板の製造方法では、樹脂基板のうちの支持体側の主面に、剥離工程の後、電子部品の端子と貫通ビア電極とを互いに接続する配線電極を形成する第2の電極形成工程を更に実行することが好ましい。この方法で製造される部品内蔵基板によれば、その部品内蔵基板上に別の電子部品を搭載したときに、当該別の電子部品を、部品内蔵基板に内蔵されている電子部品と接続することが可能となる。

[0015] 本発明に係る部品内蔵基板は、樹脂基板と、樹脂基板に内蔵された電子部品と、貫通ビア導体と、配線電極とを備える。樹脂基板は、フィラーを含んだ樹脂で形成された基板であり、貫通ビア電極は、樹脂基板を貫通している。配線電極は、樹脂基板の少なくとも一方の主面に形成された電極であって、電子部品の端子と貫通ビア電極とを互いに接続している。そして、貫通ビア電極における樹脂基板と接する側面の表面粗さを表すパラメータが、フィラーのサイズを表すパラメータより小さい。

[0016] 上記部品内蔵基板によれば、貫通ビア電極の側面は、凹凸が少ない滑らかなものとなる。

[0017] 本発明に係る高周波モジュールは、上記部品内蔵基板と、別の電子部品とを備える。当該別の電子部品は、部品内蔵基板が備える樹脂基板の一方の主面上に搭載されると共に、当該一方の主面にて貫通ビア電極に接続されている。

[0018] 上記高周波モジュールによれば、貫通ビア電極の側面における表面粗さが小さいため、優れた周波数特性が得られる。

発明の効果

[0019] 本発明に係る部品内蔵基板及びその製造方法、並びに高周波モジュールによれば、貫通ビア電極の側面における表面粗さが小さくなる。

図面の簡単な説明

[0020] [図1]本発明の実施形態に係る部品内蔵基板を概念的に示した断面図である。

[図2]本発明の実施形態に係る高周波モジュールを概念的に示した断面図である。

[図3] (A) ~ (C) 部品内蔵基板を製造する際に実行する工程を順に示した図である。

[図4] (A) ~ (C) 部品内蔵基板を製造する際に実行する工程を、図3 (C) に続けて順に示した図である。

[図5] (A) ~ (C) 部品内蔵基板を製造する際に実行する工程を、図4 (C) に続けて順に示した図である。

[図6]実際に製造された部品内蔵基板における貫通ビア電極の側面の一部を示した断面画像である。

発明を実施するための形態

[0021] [1] 部品内蔵基板の構成

図1は、本発明の実施形態に係る部品内蔵基板101を概念的に示した断面図である。図1に示される様に、部品内蔵基板101は、樹脂基板1と、電子部品2と、貫通ビア電極3A及び3Bと、配線電極4A及び4Bと、を備える。

[0022] 樹脂基板1は、酸化ケイ素等の硬質な材料から成るフィラーを含んだ樹脂で形成された基板であり、互いに反対側に位置する第1の主面1a及び第2の主面1bを有する。

[0023] 電子部品2は、例えば高周波デバイスであって樹脂基板1に内蔵されている。本実施形態では、電子部品2は、2つの端子21A及び21Bを有し、それらの端子21A及び21Bを樹脂基板1の第2の主面1bに露出させている。尚、第2の主面1bに露出する電子部品2の端子の数は、2つに限らず、1つであってもよいし、3つ以上の複数であってもよい。

[0024] 貫通ビア電極3A及び3Bはそれぞれ、電子部品2の両側の位置において、第1の主面1aから第2の主面1bまで樹脂基板1を貫通している。尚、樹脂基板1に形成される貫通ビア電極の位置や本数は、第2の主面1bに露

出する電子部品 2 の端子の数や、第 1 の主面 1 a 上に搭載される別の電子部品 1 0 2 (図 2 参照) の端子の数などに応じて、適宜変更されてもよい。又、貫通ビア電極の本数に関しては、2 本に限らず、1 本であってもよいし、3 本以上の複数本であってもよい。

[0025] そして、本実施形態では、貫通ビア電極 3 A 及び 3 B の何れにおいても、それらの側面 3 A a 及び 3 B a (樹脂基板 1 と接する面) における表面粗さを表すパラメータ P 1 が、樹脂基板 1 を構成している樹脂に含まれるフィラーのサイズを表すパラメータ P 2 より小さくなっている。一例として、パラメータ P 1 は、マイクロ스코プの測長機能を用いて計測したときの値であって、 $1\ \mu\text{m} \sim 3\ \mu\text{m}$ である。又、パラメータ P 2 は、同様の方法で計測したときの値であって、 $2\ \mu\text{m} \sim 20\ \mu\text{m}$ である。

[0026] 配線電極 4 A 及び 4 B は、第 2 の主面 1 b における互いに離間した領域に形成された平面電極である。本実施形態では、配線電極 4 A は、電子部品 2 の端子 2 1 A と貫通ビア電極 3 A とを第 2 の主面 1 b にて互いに接続し、配線電極 4 B は、電子部品 2 の端子 2 1 B と貫通ビア電極 3 B とを第 2 の主面 1 b にて互いに接続している。

[0027] 尚、第 2 の主面 1 b に形成される配線電極の位置や数は、第 2 の主面 1 b に露出する電子部品 2 の端子の位置や数、更には樹脂基板 1 に形成される貫通ビア電極の位置や数などに応じて、適宜変更されてもよい。又、配線電極の数に関しては、2 つに限らず、1 つであってもよいし、3 つ以上の複数であってもよい。更に、配線電極は、電子部品 2 の端子と貫通ビア電極とを接続するものに限らず、端子又は貫通ビア電極の何れかにのみ接続されたものであってもよい。

[0028] [2] 高周波モジュールの構成

図 2 は、本発明の実施形態に係る高周波モジュールを概念的に示した断面図である。図 2 に示される様に、上述した部品内蔵基板 1 0 1 上に別の電子部品 1 0 2 を搭載することにより、高周波モジュールを構成することができる。具体的には、電子部品 1 0 2 は、樹脂基板 1 の第 1 の主面 1 a 上に搭載

されると共に、当該第1の主面1aにて半田等により貫通ビア電極3A及び3Bに接続される。

[0029] [3] 部品内蔵基板の製造方法

[3-1] 第1の実施形態

上述した部品内蔵基板101を製造する際には、レジスト形成工程、パターニング工程、第1の電極形成工程、レジスト除去工程、部品配置工程、基板形成工程、剥離工程、導体除去工程、及び第2の電極形成工程が順に実行される。図3(A)～(C)、図4(A)～(C)、及び図5(A)～(C)は、これらの工程を順に示した図である。

[0030] レジスト形成工程には、2つの工程が含まれている。第1の工程では、平坦面51aを有する支持体51と、金属膜52とを用意する。そして、図3(A)に示される様に、支持体51の平坦面51aに金属膜52を貼り付けることにより、支持体51に金属膜52を支持させる。

[0031] 支持体51には、例えばプリント基板やシリコン基板など、適度な剛性を持った基板が用いられる。金属膜52には、例えば銅箔が用いられる。又、金属膜52の貼付けには、両面テープ等、支持体51や金属膜52からの剥離が可能な貼付け材511が用いられる。

[0032] 尚、支持体51の平坦面51aには、銅箔等の金属膜52に限らず、導電性を有する種々の薄膜（シートや板状のものを含む）が貼り付けられてもよい。金属膜52を含む種々の薄膜は、特許請求の範囲においてベース導体に対応するものである。

[0033] 第2の工程では、図3(B)に示される様に、金属膜52の表面52a（支持体51と反対側の平坦面）上にパターニング用のレジスト53を形成する。このとき、レジスト53は、部品内蔵基板101において形成しようとする貫通ビア電極3A及び3Bの長さに応じた所定の厚さTで形成される。パターニング用のレジスト53には、例えばソルダーレジストが用いられる。

[0034] パターニング工程では、図3(C)に示される様に、レジスト53にパタ

ーニングを施すことにより、レジスト53を貫通する貫通孔54A及び54Bを形成する。これにより、金属膜52の表面52aを露出させる。一例として、パターニングにはフォトリソグラフィ技術が用いられる。

[0035] これらの貫通孔54A及び54Bは、形成しようとする貫通ビア電極3A及び3Bのそれぞれに対応するものである。貫通孔54A及び54Bの形成位置に関して、互いの相対的な位置関係が高い精度で維持されていれば、レジスト53における絶対的な位置については高い精度は要求されない。即ち、貫通孔54A及び54Bを形成した際に、それぞれの実際の形成位置が目標位置からずれたとしても、目標位置から同じ方向へ同じ距離だけずれたものであれば許容される。なぜなら、従来の製造方法とは異なり、貫通ビア電極3A及び3Bの形成後に、後述する電子部品2の配置（位置決め）が行われるからである。

[0036] フォトリソグラフィ技術によって形成されるパターニング用のレジスト53は、封止樹脂に一般的に含まれる様なフィラーを含まず、形成したレジスト53において滑らかな表面が得られる様に設計されている。このため、レジスト53に形成された貫通孔54A及び54Bの内面には、フィラーに起因した凹凸が形成されることがなく、それらの内面は滑らかになる。この様に、フィラーを含む樹脂基板1を形成する前（即ち、後述する基板形成工程の前）に、レジスト53を用いて貫通ビア電極3A及び3B用の貫通孔54A及び54Bを形成することが、貫通ビア電極3A及び3Bのそれぞれの側面3Aa及び3Baにおける表面粗さを小さくする上で重要である。

[0037] 第1の電極形成工程では、図4（A）に示される様に、貫通孔54A及び54Bを電極材料で埋めることにより、貫通ビア電極3A及び3Bを形成する。一例として、貫通孔54A及び54Bへの電極材料の充填には、フィリングメッキ等の電解メッキが用いられる。このとき、金属膜52が、メッキ用の電極として用いられる。又、電極材料には、銅（Cu）、ニッケル（Ni）、スズ（Sn）、金（Au）等、導電率の高い材料が用いられる。

[0038] この様にメッキで形成される電極は、パターニングされたレジストに沿っ

て成長するため、貫通ビア電極 3 A 及び 3 B のそれぞれの側面 3 A a 及び 3 B a は、貫通孔 5 4 A 及び 5 4 B の内面と同様に凹凸が少ない滑らかなものとなる。その結果、製造される部品内蔵基板 1 0 1 において、貫通ビア電極 3 A 及び 3 B のそれぞれの側面 3 A a 及び 3 B a における表面粗さが小さくなる。この様に、レジスト 5 3 に貫通孔 5 4 A 及び 5 4 B を形成するパターンニング工程に続けて、更に貫通孔 5 4 A 及び 5 4 B を電極材料で埋める第 1 の電極形成工程を実施することにより、側面 3 A a 及び 3 B a における表面粗さを顕著に改善することができる。

[0039] 第 1 の電極形成工程の後、図 4 (B) に示される様に、レジスト除去工程を行う。この工程では、金属膜 5 2 の表面 5 2 a 上からレジスト 5 3 を除去する。これにより、金属膜 5 2 は、表面 5 2 a が露出すると共に、その表面 5 2 a に貫通ビア電極 3 A 及び 3 B が立設された状態となる。

[0040] レジスト除去工程の後、図 4 (C) に示される様に、部品配置工程を行う。この工程では、金属膜 5 2 の表面 5 2 a 上に、固定材等を用いて電子部品 2 を配置する。このとき、電子部品 2 は、貫通ビア電極 3 A 及び 3 B のそれぞれの位置との関係で予め設定された所定の位置に配置される。このときの所定の位置への電子部品 2 の位置決めは、従来の製造方法にて電子部品を樹脂基板に内蔵した後に当該電子部品の位置との関係で樹脂基板への貫通孔の形成位置を決める場合に比べて、容易に且つ精度良く行うことができる。

[0041] 部品配置工程の後、図 5 (A) に示される様に、基板形成工程を行う。この工程では、金属膜 5 2 の表面 5 2 a 上に電子部品 2 を樹脂封止する。これにより、金属膜 5 2 の表面 5 2 a 上に樹脂基板 1 を形成する。このとき、樹脂基板 1 は、電子部品 2 を内蔵すると共に、樹脂基板 1 の表面（金属膜 5 2 とは反対側の面。第 1 の主面 1 a となる面）に貫通ビア電極 3 A 及び 3 B の端面が露出する様に形成される。

[0042] 樹脂基板 1 の形成には、フィラーを含んだ樹脂が用いられる。これにより、樹脂基板 1 の線膨張率を均一にすることができ、その結果として、製造される部品内蔵基板 1 0 1 の信頼性を向上させることができる。尚、フィラー

がなくても十分な信頼性が得られる場合には、樹脂基板 1 の形成に、フィラーを含まない樹脂が用いられてもよい。

[0043] 剥離工程では、図 5 (B) に示される様に、樹脂基板 1 に金属膜 5 2 を残置させつつ、樹脂基板 1 から支持体 5 1 を剥離する。即ち、両面テープ等の貼付け材 5 1 1 の箇所で、支持体 5 1 と金属膜 5 2 とを分離させる。この様に樹脂基板 1 に金属膜 5 2 を残置させることにより、剥離時に生じ得る静電気を、金属膜 5 2 を通じて外部に逃がすことができる。よって、剥離工程での電子部品 2 の静電破壊を防止することができる。

[0044] 剥離工程の後、図 5 (C) に示される様に、導体除去工程を行う。この工程では、樹脂基板 1 から金属膜 5 2 を化学的に除去する。一例として、金属膜 5 2 の除去には、ウェットエッチングが用いられる。この様に化学的な除去処理を行うことにより、静電気を発生させることなく金属膜 5 2 を除去することが可能になる。よって、導体除去工程での電子部品 2 の静電破壊を防止することができる。

[0045] 導体除去工程の後、第 2 の電極形成工程を行う (図 1 参照)。この工程では、樹脂基板 1 の第 2 の主面 1 b (剥離工程の前において支持体 5 1 側に位置していた面) に、電子部品 2 の端子 2 1 A と貫通ビア電極 3 A とを互いに接続する配線電極 4 A と、電子部品 2 の端子 2 1 B と貫通ビア電極 3 B とを互いに接続する配線電極 4 B とを形成する。

[0046] 第 1 の実施形態に係る部品内蔵基板 1 0 1 の製造方法によれば、基板形成工程の前に第 1 の電極形成工程が実施されるため、樹脂基板 1 の形成に用いられる樹脂の種類やフィラーの有無に関係なく、貫通ビア電極 3 A 及び 3 B のそれぞれの側面 3 A a 及び 3 B a は、凹凸が少ない平滑なものとなる。即ち、貫通ビア電極 3 A 及び 3 B の何れにおいても、それらの側面 3 A a 及び 3 B a における表面粗さを表すパラメータ P 1 が、樹脂基板 1 を構成している樹脂に含まれるフィラーのサイズを表すパラメータ P 2 より小さくなる。

[0047] 図 6 は、実際に製造された部品内蔵基板 1 0 1 における貫通ビア電極の側面の一部を示した断面画像である。この断面画像から、側面の凹凸の大きさ

がフィラーの径より十分に小さいことが分かる。よって、上記製造方法によれば、貫通ビア電極の側面が平滑になることが分かる。

[0048] 従って、製造される部品内蔵基板 101 において、貫通ビア電極 3A 及び 3B のそれぞれの側面 3Aa 及び 3Ba における表面粗さが小さくなる。ここで、貫通ビア電極 3A に高周波領域の電流が流れた場合、その電流は、貫通ビア電極 3A の側面 3Aa を含む表層部を流れることになる。本実施形態の様に側面 3Aa における表面粗さが小さいと、貫通ビア電極 3A において電流の流れが阻害されることがなく、その結果として貫通ビア電極 3A での抵抗値は低いままである。貫通ビア電極 3B についても同様である。よって、部品内蔵基板 101 が高周波モジュールに適用された場合、その高周波モジュールにおいて優れた周波数特性が得られる。

[0049] [3-2] 第 2 の実施形態

第 2 の実施形態として、上述した製造方法において、金属膜 52 を用いずに、支持体 51 上に直接的又は貼付け材 511 を介して間接的にレジスト 53 を形成してもよい。この場合、第 1 の電極形成工程では、貫通孔 54A 及び 54B への電極材料の充填に、無電解メッキ等、金属膜 52 を必要としない方法が用いられる。又、剥離工程では、静電気が発生し難い環境下で、樹脂基板 1 から支持体 51 が剥離される。

[0050] 上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。更に、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

符号の説明

[0051] 1 樹脂基板

1a 第 1 の主面

1b 第 2 の主面

2 電子部品

3A、3B 貫通ビア電極

3 A a、3 B a 側面
4 A、4 B 配線電極
2 1 A、2 1 B 端子
5 1 支持体
5 1 a 平坦面
5 2 金属膜
5 2 a 表面
5 3 レジスト
5 4 A、5 4 B 貫通孔
1 0 1 部品内蔵基板
1 0 2 電子部品
5 1 1 貼付け材
P 1、P 2 パラメータ
T 所定の厚さ


請求の範囲

- [請求項1] 支持体にパターニング用のレジストを形成するレジスト形成工程と、
- 、
- 前記レジストにパターニングを施すことにより、レジストを貫通する貫通孔を形成するパターニング工程と、
- 前記貫通孔を電極材料で埋めることにより、貫通ビア電極を形成する第1の電極形成工程と、
- 前記レジストを除去するレジスト除去工程と、
- 電子部品を配置する部品配置工程と、
- 前記電子部品を樹脂封止して樹脂基板を形成する基板形成工程と、
- 前記樹脂基板から前記支持体を剥離する剥離工程と、
- を備え、
- 前記基板形成工程の前に前記第1の電極形成工程を実施する、部品内蔵基板の製造方法。
- [請求項2] 前記レジスト形成工程は、
- 前記支持体にベース導体を支持させる工程と、
- 前記ベース導体上に前記レジストを形成する工程と、
- を含み、
- 前記パターニング工程では、前記貫通孔を形成することにより前記ベース導体の表面を露出させ、
- 前記部品配置工程では、前記ベース導体上に前記電子部品を配置し、
- 、
- 前記基板形成工程では、前記ベース導体上に前記樹脂基板を形成し、
- 、
- 前記剥離工程では、前記樹脂基板から前記支持体を剥離する際、前記樹脂基板に前記ベース導体を残置させ、
- 前記剥離工程の後、前記樹脂基板から前記ベース導体を除去する導体除去工程を更に有する、請求項1に記載の部品内蔵基板の製造方法


。

- [請求項3] 前記導体除去工程では、前記樹脂基板から前記ベース導体を化学的に除去する、請求項2に記載の部品内蔵基板の製造方法。
- [請求項4] 前記基板形成工程では、フィラーを含んだ樹脂を用いて前記電子部品を樹脂封止する、請求項1～3の何れか1つに記載の部品内蔵基板の製造方法。
- [請求項5] 前記樹脂基板のうちの前記支持体側の主面に、前記剥離工程の後、前記電子部品の端子と前記貫通ビア電極とを互いに接続する配線電極を形成する第2の電極形成工程を更に有する、請求項1～4の何れか1つに記載の部品内蔵基板の製造方法。
- [請求項6] フィラーを含んだ樹脂で形成された樹脂基板と、
前記樹脂基板に内蔵された電子部品と、
前記樹脂基板を貫通する貫通ビア電極と、
前記樹脂基板の少なくとも一方の主面に形成された配線電極であって、前記電子部品の端子と前記貫通ビア電極とを互いに接続する配線電極と、
を備え、
前記貫通ビア電極における前記樹脂基板と接する側面の表面粗さを表すパラメータが、前記フィラーのサイズを表すパラメータより小さい、部品内蔵基板。
- [請求項7] 請求項6に記載の部品内蔵基板と、
前記部品内蔵基板が備える前記樹脂基板の前記一方の主面上に搭載されると共に、当該一方の主面にて前記貫通ビア電極に接続された別の電子部品と、
を備える、高周波モジュール。

[図1]




[図2]




[図3]


(A)




(B)



(C)




[図4]




[図5]


(A)




(B)



(C)



[図6]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/020382

A. CLASSIFICATION OF SUBJECT MATTER

H05K1/18(2006.01)i, H05K3/40(2006.01)i, H05K3/46(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H05K1/00-3/46

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2014/188760 A1 (Murata Mfg. Co., Ltd.), 27 November 2014 (27.11.2014), fig. 4, 5; paragraphs [0038] to [0045], [0024] & CN 105230135 A & US 2016/0073499 A1 fig. 4A to 5C; paragraphs [0048] to [0055], [0034]	1-7
Y	WO 2009/072482 A1 (Murata Mfg. Co., Ltd.), 11 June 2009 (11.06.2009), fig. 2 (Family: none)	1-7

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
14 July 2017 (14.07.17)

Date of mailing of the international search report
25 July 2017 (25.07.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/020382

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2008/136251 A1 (Murata Mfg. Co., Ltd.), 13 November 2008 (13.11.2008), fig. 4(a) to 4(e); paragraphs [0031], [0002] & CN 101663926 A & EP 2141972 A1 & US 2010/0027225 A1 fig. 4A to 4E; paragraphs [0045], [0004]	1-7
Y	JP 2008-277750 A (Samsung Electro-Mechanics Co., Ltd.), 13 November 2008 (13.11.2008), paragraph [0039]; fig. 3; paragraphs [0035], [0002] & KR 10-0811034 B1 & CN 101299908 A & US 2008/0263860 A1 paragraph [0044]; fig. 3A to 3G; paragraphs [0040], [0005]	2-7
Y	JP 2006-114621 A (D.T. Circuit Technology Co., Ltd.), 27 April 2006 (27.04.2006), paragraphs [0028], [0032], [0025]; fig. 1, 2 (Family: none)	2-7
Y	WO 2010/150522 A1 (Murata Mfg. Co., Ltd.), 29 December 2010 (29.12.2010), paragraphs [0007], [0031], [0032] (Family: none)	4-7
A	US 2008/0189942 A1 (UNITEST, INC.), 14 August 2008 (14.08.2008), paragraphs [0047] to [0060]; fig. 4a to 4f & KR 10-0796206 B1	1-7
A	WO 2015/119396 A1 (LG INNOTEK CO., LTD.), 13 August 2015 (13.08.2015), paragraphs [0139] to [0195]; fig. 11 to 15 & CN 106165554 A1 & KR 10-2015-0092881 A1 & US 2016/0351543 A1 paragraphs [0138] to [0192]; fig. 11 to 15	1-7

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H05K1/18(2006.01)i, H05K3/40(2006.01)i, H05K3/46(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl.

H05K1/00-3/46

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	WO 2014/188760 A1（株式会社村田製作所）2014. 1 1. 27, 図4, 図5, 段落0038から0045, 段落0024, & CN 105230135 A, & US 2016/0073499 A1（図4 Aから図5C, 段落0048から0055, 段落0034）.	1-7
Y	WO 2009/072482 A1（株式会社村田製作所）2009. 0 6. 11, 図2.（ファミリーなし）	1-7

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

14. 07. 2017

国際調査報告の発送日

25. 07. 2017

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

齊藤 健一

5 D

9742

電話番号 03-3581-1101 内線 3551

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	WO 2008/136251 A1 (株式会社村田製作所) 2008. 11. 13, 図4 (a) から図4 (e), 段落0031, 段落0002, & CN 101663926 A, & EP 2141972 A1, & US 2010/0027225 A1 (図4Aから図4E, 段落0045, 段落0004).	1-7
Y	J P 2008-277750 A (三星電機株式会社) 2008. 11. 13, 段落0039, 図3, 段落0035, 段落0002, & KR 10-0811034 B1, & CN 101299908 A, & US 2008/0263860 A1 (段落0044, 図3Aから図3G, 段落0040, 段落0005).	2-7
Y	J P 2006-114621 A (ディー・ティー・サーキットテクノロジー株式会社) 2006. 04. 27, 段落0028, 段落0032, 段落0025, 図1, 図2. (ファミリーなし)	2-7
Y	WO 2010/150522 A1 (株式会社村田製作所) 2010. 12. 29, 段落0007, 0031, 0032. (ファミリーなし)	4-7
A	US 2008/0189942 A1 (UNITEST, INC.) 2008. 08. 14, 段落0047から0060, 図4aから図4f, & KR 10-0796206 B1.	1-7
A	WO 2015/119396 A1 (LG INNOTEK CO., LTD.) 2015. 08. 13, 段落139から195, 図11から図15, & CN 106165554 A1, & KR 10-2015-0092881 A1, & US 2016/0351543 A1 (段落0138から0192, 図11から図15).	1-7