

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5477140号
(P5477140)

(45) 発行日 平成26年4月23日(2014.4.23)

(24) 登録日 平成26年2月21日(2014.2.21)

(51) Int.Cl. F I
GO2F 1/1343 (2006.01) GO2F 1/1343
GO2F 1/1368 (2006.01) GO2F 1/1368
GO2F 1/133 (2006.01) GO2F 1/133 550

請求項の数 13 (全 30 頁)

(21) 出願番号	特願2010-96327 (P2010-96327)	(73) 特許権者	000001443
(22) 出願日	平成22年4月19日 (2010.4.19)		カシオ計算機株式会社
(65) 公開番号	特開2011-227263 (P2011-227263A)		東京都渋谷区本町1丁目6番2号
(43) 公開日	平成23年11月10日 (2011.11.10)	(74) 代理人	100108855
審査請求日	平成25年3月27日 (2013.3.27)		弁理士 蔵田 昌俊
		(74) 代理人	100091351
			弁理士 河野 哲
		(74) 代理人	100088683
			弁理士 中村 誠
		(74) 代理人	100109830
			弁理士 福原 淑弘
		(74) 代理人	100075672
			弁理士 峰 隆司
		(74) 代理人	100095441
			弁理士 白根 俊郎

最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【特許請求の範囲】

【請求項1】

第一薄膜トランジスタに接続された第一画素電極と第二薄膜トランジスタに接続された第二画素電極とが画素毎に形成され、

前記第一薄膜トランジスタと前記第二薄膜トランジスタとが、互いに同じデータ信号線及び走査信号線に接続され、

前記第一画素電極と共通電極との間及び前記第二画素電極と前記共通電極との間に液晶層が形成された液晶表示装置であって、

前記第一画素電極との間に第一誘電層が介在されて第一補償容量を形成する第一容量電極と、

前記第二画素電極との間に第二誘電層が介在されて第二補償容量を形成する第二容量電極と、

前記第二薄膜トランジスタと前記第二画素電極とを電氣的に接続する接続部と、

前記接続部との間に第三誘電層が介在されて第三補償容量を形成する第三容量電極と、

前記第一容量電極と前記第二容量電極とに前記共通電極への印加電圧と同じ第一の電圧を印加し、前記第三容量電極に前記第一の電圧とは異なる第二の電圧を印加する手段と、を備え、

前記第一、第二、第三の各容量電極は、同一面上に形成されている、ことを特徴とする液晶表示装置。

【請求項2】

第一薄膜トランジスタに接続された第一画素電極と第二薄膜トランジスタに接続された第二画素電極とが画素毎に形成され、

前記第一薄膜トランジスタと前記第二薄膜トランジスタとが、互いに同じデータ信号線及び走査信号線に接続され、

前記第一画素電極と共通電極との間及び前記第二画素電極と前記共通電極との間に液晶層が形成された液晶表示装置であって、

前記第一画素電極との間に第一誘電層が介在されて第一補償容量を形成する第一容量電極と、

前記第二画素電極との間に第二誘電層が介在されて第二補償容量を形成する第二容量電極と、

前記第二薄膜トランジスタと前記第二画素電極とを電氣的に接続する接続部と、

前記接続部との間に第三誘電層が介在されて第三補償容量を形成する第三容量電極と、

前記第一容量電極と前記第二容量電極とに前記共通電極への印加電圧と同じ第一の電圧を印加し、前記第三容量電極に前記第一の電圧とは異なる第二の電圧を印加する手段と、を備え、

前記第一容量電極は、前記第一画素電極の全ての辺に重なるように、前記第一画素電極の全周に亘って連続した形状に形成され、前記第二容量電極は、前記第二画素電極の全ての辺に重なるように、前記第二画素電極の全周に亘って連続した形状に形成されている、ことを特徴とする液晶表示装置。

【請求項 3】

前記第三容量電極は、前記接続部のうちの前記走査信号線と前記第二画素電極との間の領域に対応する部分に重なるように配置されていることを特徴とする請求項 1 又は 2 に記載の液晶表示装置。

【請求項 4】

前記第三容量電極は、前記接続部のうちの前記走査信号線と前記第二容量電極との間の領域に対応する部分に重なるように配置されていることを特徴とする請求項 3 に記載の液晶表示装置。

【請求項 5】

前記第三容量電極が所定の方向に延伸した形状に形成され、前記接続部の前記第三容量電極と重なる部分が、前記第三容量電極の延伸方向に沿った長尺形状に形成されていることを特徴とする請求項 4 に記載の液晶表示装置。

【請求項 6】

前記接続部の前記第三容量電極と重なる部分は、前記第二画素電極の前記第三容量電極と隣接する辺と同じ長さに形成されていることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 7】

前記第一容量電極は、前記第一画素電極の全ての辺に重なるように、前記第一画素電極の全周に亘って連続した形状に形成され、前記第二容量電極は、前記第二画素電極の全ての辺に重なるように、前記第二画素電極の全周に亘って連続した形状に形成されていることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 8】

前記液晶層は、負の誘電異方性を有し、液晶分子が、前記第一及び第二画素電極と前記共通電極との間に電圧が印加されていないときに垂直に配向し、前記第一及び第二画素電極と前記共通電極との間への電圧の印加により倒れ込み配向するネマティック液晶からなり、

前記第一容量電極は、前記第一画素電極の各辺に重なる部分の外側縁がそれぞれ前記第一画素電極の外方に張り出した形状に形成され、前記第二容量電極は、前記第二画素電極の各辺に重なる部分の外側縁がそれぞれ前記第二画素電極の外方に張り出した形状に形成されていることを特徴とする請求項 2 又は 7 に記載の液晶表示装置。

【請求項 9】

10

20

30

40

50

前記第一及び第二薄膜トランジスタは、ゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に前記ゲート電極と対向させて形成された半導体薄膜と、前記半導体薄膜の上に形成されたソース電極及びドレイン電極とからなり、前記各容量電極は前記ゲート電極の形成面と同じ面上に形成され、前記接続部は前記ゲート絶縁膜上に形成され、前記第一及び第二画素電極は前記第一及び第二薄膜トランジスタと前記接続部を覆って設けられた被覆絶縁膜の上に形成されており、前記第一誘電層と前記第二誘電層は、前記ゲート絶縁膜と前記被覆絶縁膜との二層膜からなり、前記第三誘電層は、前記ゲート絶縁膜からなっていることを特徴とする請求項 1 又は 2 に記載の液晶表示装置。

【請求項 10】

10

前記第一及び第二薄膜トランジスタは、ゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に前記ゲート電極と対向させて形成された半導体薄膜と、前記半導体薄膜の上に形成されたソース電極及びドレイン電極とからなり、前記接続部は前記ゲート絶縁膜上に形成され、前記各容量電極は前記第一及び第二薄膜トランジスタと前記接続部を覆って設けられた第一被覆絶縁膜の上に形成され、前記第一及び第二画素電極は前記各容量電極を覆って設けられた第二被覆絶縁膜の上に形成されており、前記第一誘電層と前記第二誘電層は、前記第二被覆絶縁膜からなり、前記第三誘電層は、前記第一被覆絶縁膜からなっていることを特徴とする請求項 1 又は 2 に記載の液晶表示装置。

【請求項 11】

20

前記走査信号線の延伸方向に対して交差する方向に隣接する画素のうち一方の画素の前記第一容量電極と他方の画素の前記第二容量電極とが一体に形成されていることを特徴とする請求項 1 から 10 の何れかに記載の液晶表示装置。

【請求項 12】

前記第一の電圧は、電圧レベルが所定の周期で反転する矩形波交流電圧であり、前記第二の電圧は、一定レベルの直流電圧であることを特徴とする請求項 1 から 11 の何れかに記載の液晶表示装置。

【請求項 13】

前記第一の電圧は、電圧レベルが所定の周期で反転する矩形波交流電圧であり、前記第二の電圧は、電圧レベルが前記第一の電圧と同じ周期で反転し、且つ、振幅が前記第一の電圧の振幅よりも小さい矩形波交流電圧であることを特徴とする請求項 1 から 11 の何れかに記載の液晶表示装置。

30

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、広い視野角をもった液晶表示装置に関する。

【背景技術】

【0002】

液晶表示装置は、表示の視野角を広くすることが望まれている。そのために、画素を二つの領域に区分し、その一方の領域と他方の領域とで液晶に印加される電圧値を異ならせることにより、前記二つの領域の視野角特性を互いに異ならせ、その両方の視野角特性が相乗した広い視野角を得ることが考えられている。

40

【0003】

この種の液晶表示装置としては、例えば、第一薄膜トランジスタに接続された第一画素電極と第二薄膜トランジスタに接続された第二画素電極とを画素毎に形成したものがあ

【0004】

この液晶表示装置において、第一薄膜トランジスタと第二薄膜トランジスタは、互いに同じデータ信号線及び走査信号線に接続されている。また、走査信号線は、第一画素電極と第二画素電極との間を延伸するように配線されている。

50

【 0 0 0 5 】

そして、この液晶表示装置では、第一薄膜トランジスタの充電能力と、第二薄膜トランジスタの充電能力とを異ならせることにより、前記一方の領域の液晶と他方の領域の液晶とに、異なる値の電圧を印加するようにしている。

【 先行技術文献 】

【 特許文献 】

【 0 0 0 6 】

【 特許文献 1 】 特開平 7 - 1 5 2 0 1 3 号 公 報

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 7 】

ところで、液晶表示装置は、各種の工程を経て製造されるため、同機種の液晶表示装置であっても、製造工程で生じた絶縁膜厚や基板間隙等の誤差により、表示装置相互間に視野角のばらつきを生じることがある。そして、上記従来の液晶表示装置は、視野角のばらつきの補正が難しいため、所定の視野角の液晶表示装置を歩留まり良く得ることができない。

【 0 0 0 8 】

この発明は、視野角のばらつきを容易に補正することができる液晶表示装置を提供することを目的としている。

【 課題を解決するための手段 】

【 0 0 0 9 】

上記の目的を達成するために、本発明の液晶表示装置の様態は、第一薄膜トランジスタに接続された第一画素電極と第二薄膜トランジスタに接続された第二画素電極とが画素毎に形成され、前記第一薄膜トランジスタと前記第二薄膜トランジスタとが、互いに同じデータ信号線及び走査信号線に接続され、前記第一画素電極と共通電極との間及び前記第二画素電極と前記共通電極との間に液晶層が形成された液晶表示装置であって、前記第一画素電極との間に第一誘電層が介在されて第一補償容量を形成する第一容量電極と、前記第二画素電極との間に第二誘電層が介在されて第二補償容量を形成する第二容量電極と、前記第二薄膜トランジスタと前記第二画素電極とを電気的に接続する接続部と、前記接続部との間に第三誘電層が介在されて第三補償容量を形成する第三容量電極と、前記第一容量電極と前記第二容量電極とに前記共通電極への印加電圧と同じ第一の電圧を印加し、前記第三容量電極に前記第一の電圧とは異なる第二の電圧を印加する手段と、を備え、前記第一、第二、第三の各容量電極は、同一面上に形成されている、ことを特徴とする。

【 0 0 1 0 】

上記の目的を達成するために、本発明の液晶表示装置の様態は、第一薄膜トランジスタに接続された第一画素電極と第二薄膜トランジスタに接続された第二画素電極とが画素毎に形成され、前記第一薄膜トランジスタと前記第二薄膜トランジスタとが、互いに同じデータ信号線及び走査信号線に接続され、前記第一画素電極と共通電極との間及び前記第二画素電極と前記共通電極との間に液晶層が形成された液晶表示装置であって、前記第一画素電極との間に第一誘電層が介在されて第一補償容量を形成する第一容量電極と、前記第二画素電極との間に第二誘電層が介在されて第二補償容量を形成する第二容量電極と、前記第二薄膜トランジスタと前記第二画素電極とを電気的に接続する接続部と、前記接続部との間に第三誘電層が介在されて第三補償容量を形成する第三容量電極と、前記第一容量電極と前記第二容量電極とに前記共通電極への印加電圧と同じ第一の電圧を印加し、前記第三容量電極に前記第一の電圧とは異なる第二の電圧を印加する手段と、を備え、前記第一容量電極は、前記第一画素電極の全ての辺に重なるように、前記第一画素電極の全周に亘って連続した形状に形成され、前記第二容量電極は、前記第二画素電極の全ての辺に重なるように、前記第二画素電極の全周に亘って連続した形状に形成されている、ことを特徴とする。

【 発明の効果 】

10

20

30

40

50

【 0 0 2 2 】

この発明によれば、前記第三容量電極に印加する第二電圧の値を制御するだけで視野角を微調整することができ、従って、視野角のばらつきを容易に補正することができる。

【 図面の簡単な説明 】

【 0 0 2 3 】

【 図 1 】 この発明の第一実施例を示す液晶表示装置の構成図。

【 図 2 】 第一実施例における液晶表示素子の平面図。

【 図 3 】 前記液晶表示素子の側面図。

【 図 4 】 前記液晶表示素子の第一基板の一部分の平面図。

【 図 5 】 図 4 の一つの画素部の拡大図。

10

【 図 6 】 図 4 のVI - VI矢視線に沿う拡大断面図。

【 図 7 】 図 4 のVII - VII矢視線に沿う拡大断面図。

【 図 8 】 図 4 のVIII - VIII矢視線に沿う拡大断面図。

【 図 9 】 図 4 のIX - IX矢視線に沿う拡大断面図。

【 図 1 0 】 前記液晶表示素子の液晶分子の初期配向状態を示す断面図。

【 図 1 1 】 前記液晶表示素子の一つの画素の回路図。

【 図 1 2 】 前記液晶表示素子を駆動する走査信号とデータ信号と第一及び第二電圧の波形図。

【 図 1 3 】 前記第一電圧と第二電圧の関係を示す図。

【 図 1 4 】 前記画素の第一領域における第一画素電極と共通電極との間に印加される電圧を示す図。

20

【 図 1 5 】 前記画素の第二領域における第二画素電極と共通電極との間に印加される電圧を示す図。

【 図 1 6 】 前記第一領域と第二領域の液晶層での電圧 - 透過率特性図。

【 図 1 7 】 第一実施例の液晶表示装置における電圧印加時の液晶分子の配向状態を模式的に示す平面図。

【 図 1 8 】 比較例の液晶表示装置を示す第一基板の一つの画素部の平面図。

【 図 1 9 】 図 1 2 の走査信号とデータ信号と第一及び第二電圧のうちの第二電圧を矩形波交流電圧とした例を示す波形図。

【 図 2 0 】 図 1 2 の走査信号とデータ信号と第一及び第二電圧のうちの第二電圧を他の矩形波交流電圧とした例を示す波形図。

30

【 図 2 1 】 この発明の第二実施例を示す液晶表示素子の第一基板の一つの画素部の平面図。

【 図 2 2 】 図 2 1 のXXII - XXII矢視線に沿う拡大断面図。

【 図 2 3 】 図 2 1 のXXIII - XXIII矢視線に沿う拡大断面図。

【 図 2 4 】 この発明の第三実施例を示す液晶表示素子の図 2 3 に対応する部分の断面図。

【 図 2 5 】 この発明の第四実施例を示す液晶表示素子の第一基板の一部分の平面図。

【 図 2 6 】 この発明の第五実施例を示す液晶表示素子の第一基板の一部分の平面図。

【 発明を実施するための形態 】

【 0 0 2 4 】

40

[第一実施例]

この発明の第一実施例の液晶表示装置は、図 1 のように、液晶表示素子 1 と前記液晶表示素子 1 を駆動する駆動手段 3 5 とにより構成されている。

【 0 0 2 5 】

前記液晶表示素子 1 は、薄膜トランジスタ（以下、TFTと記す）をスイッチング素子としたアクティブマトリクス型液晶表示素子であり、複数の画素 3 2 が、図 2 のように、行方向（図において左右方向）及び列方向（図において上下方向）に配列させて形成されている。

【 0 0 2 6 】

この液晶表示素子 1 は、図 2 ~ 図 1 0 のように、対向配置された透明な第一基板 3 と第

50

二基板 4 を備えている。そして、前記第一基板（例えば表示面側とは反対側の基板）3 の第二基板 4 と対向する面に、複数の透明な画素電極 5 が行方向及び列方向に配列させて設けられ、前記第二基板 4 の第一基板 3 と対向する面に、前記各画素電極 5 と対向する一枚膜状の透明な共通電極 6 が設けられている。

【0027】

前記各画素電極 5 はそれぞれ、電氣的に分離して形成された第一画素電極 5 a と第二画素電極 5 b とからなっている。この実施例において、第一画素電極 5 a と第二画素電極 5 b は、同じ横幅（行方向の幅）を有しており、第一画素電極 5 a は、縦幅（列方向の幅）が前記横幅の約 2 倍である縦長矩形形状に形成され、第二画素電極 5 b は、縦幅と横幅が同程度の正方形形状に形成されている。

10

【0028】

さらに、前記第一基板 3 には、各画素電極 5 の行毎に行方向に延伸させて配線された複数の走査信号線 7 と、各画素電極 5 の列毎に列方向に延伸させて配線された複数のデータ信号線 8 とが設けられている。

【0029】

前記走査信号線 7 は、第一画素電極 5 a と第二画素電極 5 b との間を延伸するように配置されている。また、前記データ信号線 8 は、各列の画素電極 5 の一側の領域に、列方向に延伸するように配置されている。

【0030】

また、前記第一基板 3 には、各画素電極 5 にそれぞれ対応させて、前記第一画素電極 5 a に接続された第一 T F T 9 a と、前記第二画素電極 5 b に接続された第二 T F T 9 b とが配置されている。この第一 T F T 9 a と第二 T F T 9 b は、前記第一画素電極 5 a と第二画素電極 5 b との間の領域に、データ信号線 8 の延伸方向に並べて配置されている。

20

【0031】

前記第一 T F T 9 a と第二 T F T 9 b はそれぞれ、図 4、図 5、図 6 及び図 7 のように、第一基板 3 上に形成されたゲート電極 10 と、前記第一基板 3 上の全域に前記ゲート電極 10 を覆って形成された透明なゲート絶縁膜 11 と、このゲート絶縁膜 11 上にゲート電極 10 と対向させて形成された真正アモルファスシリコンからなる半導体薄膜 12 と、前記半導体薄膜 12 の上面の中央部に設けられたチャンネル保護膜 13 と、前記半導体薄膜 12 のチャンネル領域を挟んで、その一方の側と他方の側との上にそれぞれ n 型アモルファスシリコンからなるコンタクト層 14 を介して形成されたソース電極 15 及びドレイン電極 16 とからなっている。

30

【0032】

なお、前記第一 T F T 9 a と第二 T F T 9 b は、互いに逆向きの形状に形成されている。すなわち、第一 T F T 9 a は、第一画素電極 5 a と対向する側にドレイン電極 16 が設けられ、その反対側にソース電極 15 が設けられた形状に形成されている。また、第二 T F T 9 b は、第二画素電極 5 b と対向する側にドレイン電極 16 が設けられ、その反対側にソース電極 15 が設けられた形状に形成されている。

【0033】

そして、前記第一 T F T 9 a のゲート電極 10 と第二 T F T 9 b のゲート電極 10 は、前記第一画素電極 5 a と第二画素電極 5 b との間を延伸するように配置された走査信号線 7 に接続されている。

40

【0034】

前記走査信号線 7 は、第一基板 3 上に、第一及び第二 T F T 9 a , 9 b のゲート電極 10 と同じ金属膜により前記ゲート電極 10 と一体に形成されている。なお、この実施例において、走査信号線 7 は、第一画素電極 5 a と第二画素電極 5 b との間を直線状に延伸するように形成され、第一及び第二 T F T 9 a , 9 b は、前記走査信号線 7 の上に形成されており、各 T F T 9 a , 9 b のゲート電極 10 は、前記走査信号線 7 の第一 T F T 9 a 及び第二 T F T 9 b に対応する部分からなっている。

【0035】

50

さらに、前記第一TF T 9 aのソース電極15と第二TF T 9 bのソース電極15は、前記第一画素電極5aと第二画素電極5bの一侧を延伸するように配置されたデータ信号線8に接続されている。

【0036】

前記データ信号線8は、前記ゲート絶縁膜11の上に、第一及び第二TF T 9 a, 9 bのソース、ドレイン電極15, 16と同じ金属膜により、前記各ソース電極15, 15と一体に形成されている。

【0037】

前記データ信号線8には、各行の画素電極5の第一画素電極5aと第二画素電極5bとの間の領域に向かって伸びる複数の分岐線8aが一体に形成されている。この分岐線8aは、互いに逆向きの形状に形成された前記第一TF T 9 aと第二TF T 9 bのうちの前記データ信号線8に近い側に配置された第一TF T 9 aのソース電極15側を通り、さらに前記データ信号線8から遠い側に配置された第二TF T 9 bのソース電極15側に達するように屈曲させた形状に形成されている。そして、前記データ信号線8は、前記分岐線8aを介して、前記第一TF T 9 aのソース電極15及び第二TF T 9 bのソース電極15に一体的に接続されている。

10

【0038】

この実施例において、第一TF T 9 a及び第二TF T 9 bと走査信号線7とデータ信号線8は、第一基板3上にゲート電極10と走査信号線7を形成し、さらにゲート絶縁膜11と半導体薄膜12とチャネル保護膜13とを順次成膜して前記チャネル保護膜13を半導体薄膜12の中央部を覆う形状にパターンニングした後に、コンタクト層14と金属膜とを順次成膜し、前記金属膜とコンタクト層14及び半導体薄膜12を一括してソース電極15及びドレイン電極とデータ信号線8の形状にパターンニングする工程で形成されている。そのため、前記データ信号線8は、第一TF T 9 a及び第二TF T 9 bを構成する積層膜のうちの半導体薄膜12とコンタクト層14とからなる下地層の上に形成されている。

20

【0039】

また、前記ゲート絶縁膜11の上には、第一TF T 9 aのドレイン電極16と第一画素電極5aとを電気的に接続する第一画素電極接続部17と、第二TF T 9 bのドレイン電極16と第二画素電極5bとを電気的に接続する第二画素電極接続部18が形成されている。

30

【0040】

前記第一画素電極接続部17は、第一TF T 9 aのドレイン電極16から第一画素電極5aの方向に向けて、前記第一画素電極5aの走査信号線7に隣接する辺に重なる長さに延長されている。また、第二画素電極接続部18は、第二TF T 9 bのドレイン電極16から第二画素電極5bの方向に向けて、前記第二画素電極5bの走査信号線7に隣接する辺に重なる長さに延長されている。

【0041】

なお、前記走査信号線7と第一及び第二TF T 9 a, 9 bは、第一画素電極5aと第二画素電極5bとの間隔の中心よりも第一画素電極5a側に片寄った位置に配置されている。そのため、前記第二画素電極接続部18は、前記第一画素電極接続部17よりも長く延長されている。

40

【0042】

また、前記第一画素電極接続部17と第二画素電極接続部18は、第一TF T 9 a及び第二TF T 9 bのソース、ドレイン電極15, 16の形成と同時に形成されている。従って、これらの画素電極接続部17, 18は、前記半導体薄膜12とコンタクト層14とからなる下地層の上に形成されている。

【0043】

さらに、前記ゲート絶縁膜11の上には、前記各TF T 9 a, 9 bと第一画素電極接続部17及び第二画素電極接続部18とデータ信号線8を覆って透明な被覆絶縁膜19が設けられており、この被覆絶縁膜19の上に、第一画素電極5aと第二画素電極5bがIT

50

膜により形成されている。なお、図4及び図5では前記被覆絶縁膜19を省略している。

【0044】

前記被覆絶縁膜19の上に形成された第一及び第二画素電極5a, 5bのうち、第一画素電極5aは、第一TFT9aのドレイン電極16に前記第一画素電極接続部17を介して接続され、第二画素電極5bは、第二TFT9bのドレイン電極16に前記第二画素電極接続部18を介して接続されている。

【0045】

なお、前記被覆絶縁膜19には、前記第一画素電極接続部17の第一画素電極5aと重なる部分に穿設された第一コンタクト孔20と、前記第二画素電極接続部18の第二画素電極5bと重なる部分に穿設された第二コンタクト孔21が形成されている。

10

【0046】

そして、第一画素電極5aは、前記第一コンタクト孔20において第一TFT9aのドレイン電極16から延長された第一画素電極接続部17に接続され、第二画素電極5bは、前記第二コンタクト孔21において第二TFT9bのドレイン電極16から延長された第二画素電極接続部18に接続されている。

【0047】

このように、前記液晶表示素子1は、第一TFT9aに接続された第一画素電極5aと第二TFT9bに接続された第二画素電極5bとが画素32毎に形成され、前記第一TFT9aと第二TFT9bとが、互いに同じデータ信号線8及び走査信号線7に接続されたものである。

20

【0048】

そのため、各画素32はそれぞれ、第一画素電極5aと第二画素電極5bとの間の部分を境にして、第一画素電極5aが設けられた第一領域32aと、第二画素電極5bが設けられた第二領域32bとに区分されている。

【0049】

そして、第一TFT9aと第二TFT9bは、同じ走査信号線7からの走査信号によりオン、オフを制御され、同じデータ信号線8から供給されたデータ信号を第一画素電極5aと第二画素電極5bに同時に印加する。

【0050】

30

また、前記第一基板3には、各画素32毎に、第一画素電極5aとの間に第一誘電層が介在されて第一補償容量Cs1を形成する第一容量電極22と、第二画素電極5bとの間に第二誘電層が介在されて第二補償容量Cs2を形成する第二容量電極23とが設けられている。

【0051】

前記第一容量電極22は、第一画素電極5aの全ての辺に重なるように、前記第一画素電極5a全周に亘って連続した矩形枠形状に形成されている。また、第二容量電極23は、第二画素電極5bの全ての辺に重なるように、前記第二画素電極5bの全周に亘って連続した矩形枠形状に形成されている。以下、前記第一容量電極22の第一画素電極5aの各辺に重なる部分及び第二容量電極23の第二画素電極5bの各辺に重なる部分のうち、第一及び第二画素電極5a, 5bの走査信号線7の延伸方向に沿った二つの辺に重なる部分をそれぞれ横辺部という。また、第一及び第二画素電極5a, 5bのデータ信号線8の延伸方向に沿った二つの辺に重なる部分をそれぞれ縦辺部という。

40

【0052】

さらに、第一容量電極22は、第一画素電極5aの各辺に重なる横辺部及び縦辺部の外側縁がそれぞれ前記第一画素電極5aの外方に張り出した形状に形成され、第二容量電極23は、第二画素電極5bの各辺に重なる横辺部及び縦辺部の外側縁がそれぞれ前記第二画素電極5bの外方に張り出した形状に形成されている。

【0053】

そして、各画素32の第一容量電極22は、行毎に、隣り合う第一容量電極22, 22

50

一方の横辺部（図では走査信号線 7 に隣接する側とは反対側の横辺部）の端部同士を連続させて形成することにより共通接続されている。また、各画素 3 2 の第二容量電極 2 3 は、行毎に、隣り合う第二容量電極 2 3 ， 2 3 の一方の横辺部（図では走査信号線 7 に隣接する側とは反対側の横辺部）の端部同士を連続させて形成することにより共通接続されている。

【 0 0 5 4 】

さらに、前記第一基板 3 には、各画素 3 2 毎に、第二 T F T 9 b と第二画素電極 5 b とを電氣的に接続する接続部との間に第三誘電層が介在されて第三補償容量 C s 3 を形成する第三容量電極 2 4 が設けられている。

【 0 0 5 5 】

前記第二 T F T 9 b と第二画素電極 5 b との接続部は、第二 T F T 9 b のドレイン電極 1 6 から延長された第二画素電極接続部 1 8 であり、前記第三容量電極 2 4 は、走査信号線 7 と第二画素電極 5 b との間に、前記走査信号線 7 及び第二画素電極 5 b との間に間隔をあけて、前記第二画素電極接続部 1 8 のうちの走査信号線 7 と第二画素電極 5 b との間の領域に対応する部分に重なるように配置されている。

【 0 0 5 6 】

なお、前記第一容量電極 2 2 及び第二容量電極 2 3 の各辺部の外側縁は、第一画素電極 5 a 及び第二画素電極 5 b の外方に張り出している。そのため、前記第三容量電極 2 4 は、走査信号線 7 と第二容量電極 2 3 との間に、前記走査信号線 7 及び第二容量電極 2 3 との間に間隔をあけて、前記第二画素電極接続部 1 8 のうちの走査信号線 7 と第二容量電極 2 3 との間の領域に対応する部分に重なるように配置されている。

【 0 0 5 7 】

前記第三容量電極 2 4 は、所定の方向に延伸した形状に形成されており、前記第二画素電極接続部 1 8 の第三容量電極 2 4 と重なる部分 1 8 a は、前記第三容量電極 2 4 の延伸方向に沿った長尺形状に形成されている。以下、第二画素電極接続部 1 8 の第三容量電極 2 4 と重なる部分 1 8 a を容量形成部という。

【 0 0 5 8 】

この実施例において、第三容量電極 2 4 は、走査信号線 7 の延伸方向と平行な方向に延伸させて形成されており、第二画素電極接続部 1 8 の容量形成部 1 8 a は、第三容量電極 2 4 の延伸方向に沿って、第二画素電極 5 b の第三容量電極 2 4 と隣接する辺と同じ長さの横長形状に形成されている。そして、各画素 3 2 の第三容量電極 2 4 は、行毎に、隣り合う第三容量電極 2 4 ， 2 4 の端部同士を連続させて形成することにより共通接続されている。

【 0 0 5 9 】

また、前記第一、第二、第三の各容量電極 2 2 ， 2 3 ， 2 4 は、同一面上に配置されている。この実施例において、前記各容量電極 2 2 ， 2 3 ， 2 4 は、走査信号線 7 及び各 T F T 9 a ， 9 b のゲート電極 1 0 の形成面と同じ面上、つまり第一基板 3 上に、前記走査信号線 7 及びゲート電極 1 0 と同じ金属膜により形成され、前記ゲート絶縁膜 1 1 により覆われている。

【 0 0 6 0 】

そして、前記第一容量電極 2 2 は、第一画素電極 5 a の全周の各辺に対して、ゲート絶縁膜 1 1 と被覆絶縁膜 1 9 との二層膜からなる第一誘電層を介して対向し、第一画素電極 5 a との間に第一補償容量 C s 1 を形成している。

【 0 0 6 1 】

また、前記第二容量電極 2 3 は、第二画素電極 5 b の全周の各辺に対して、前記ゲート絶縁膜 1 1 と被覆絶縁膜 1 9 との二層膜からなる第二誘電層を介して対向し、第二画素電極 5 b との間に第二補償容量 C s 2 を形成している。

【 0 0 6 2 】

さらに、前記第三容量電極 2 4 は、前記第二画素電極接続部 1 8 に形成された横長の容量形成部 1 8 a に対して、前記ゲート絶縁膜 1 1 と被覆絶縁膜 1 9 との二層膜からなる第

10

20

30

40

50

三誘電層を介して対向し、前記第二画素電極接続部 18 との間に第三補償容量 $Cs3$ を形成している。

【0063】

一方、第二基板 4 には、図 6 ~ 図 9 のように、赤色フィルタ 25R、緑色フィルタ 25G 及び青色フィルタ 25B の三色のカラーフィルタが、各画素 32 の列毎に交互に並べて形成されている。さらに、前記第二基板 4 には、各行及び各列の隣り合う画素 32, 32 の間の領域及び各画素 32 の第一領域 32a と第二領域 32b との間の領域に対応させて遮光膜 26 が形成されている。

【0064】

この実施例において、前記遮光膜 26 は、例えば黒色系の顔料を添加した感光性樹脂により形成されており、前記三色のカラーフィルタ 25R, 25G, 25B は、第二基板 4 上の遮光膜 26 の無い領域に形成されている。そして、前記共通電極 6 は、前記カラーフィルタ 25R, 25G, 25B 及び遮光膜 26 の上に、各画素 32 の配列領域の全域に亘って形成されている。

10

【0065】

さらに、前記第一基板 3 には、第一画素電極 5a 及び第二画素電極 5b を覆って第一配向膜 27 が設けられ、第二基板 4 には、共通電極 6 を覆って第二配向膜 28 が設けられている。なお、図 4 及び図 5 では前記第一配向膜 27 を省略している。

【0066】

前記第一基板 3 と第二基板 4 は、図 2 及び図 3 のように、所定の間隙を設けて対向配置され、画面エリア 1a を囲む枠状のシール材 29 を介して貼り合わされている。そして、第一画素電極 5a と共通電極 6 との間及び第二画素電極 5b と前記共通電極 6 との間に液晶層 2 が設けられている。前記液晶層 2 は、第一基板 3 と第二基板 4 との間隙の前記シール材 29 で囲まれた領域に液晶を封入して形成されている。

20

【0067】

また、第一基板 3 の外面には、第一偏光板 30 が、その吸収軸を所定の方向に向けて配置され、第二基板 4 の外面には、第二偏光板 31 が、その吸収軸を所定の方向に向けて配置されている。

【0068】

この実施例の液晶表示素子 1 は、垂直配向型液晶表示素子であり、前記第一配向膜 27 と第二配向膜 28 は、垂直配向膜からなっている。また、液晶層 2 は、負の誘電異方性を有し、第一及び第二画素電極 5a, 5b と共通電極 6 との間に電圧が印加されていないときに、液晶分子 2a が図 10 のように基板 3, 4 面に対して垂直に配向し、前記第一及び第二画素電極 5a, 5b と共通電極 6 との間への電圧の印加により、液晶分子 2a が基板 3, 4 面に対して倒れ込み配向するネマティック液晶からなっている。

30

【0069】

そして、前記第一偏光板 30 と第二偏光板 31 は、第一画素電極 5a 及び第二画素電極 5b と共通電極 6 との間への印加電圧が 0V のときの表示が最も暗いノーマリーブラックモードの液晶表示素子を構成するように、各偏光板 30, 31 の吸収軸 (図示せず) を互いに直交させて配置されている。

40

【0070】

また、第一基板 3 には、図 2 及び図 3 のように、例えば画面エリア 1a の上下方向 (列方向) の一端側に、第二基板 4 の外方に張出すドライバ搭載部 3a が形成されており、このドライバ搭載部 3a に、複数の入力端子と複数の走査信号出力端子及び複数のデータ信号出力端子 (図示せず) が形成された LSI からなるドライバ素子 33 が搭載されている。

【0071】

そして、前記各走査信号線 7 は、画面エリア 1a の外側を迂回させて前記ドライバ素子 33 の各走査信号出力端子にそれぞれ接続され、前記各データ信号線 8 は、前記ドライバ素子 33 の各データ信号出力端子にそれぞれ接続されている。

50

【 0 0 7 2 】

さらに、前記ドライバ搭載部 3 a には、第一電圧入力端子 3 4 a と第二電圧入力端子 3 4 b が一つずつ形成されている。そして、前記共通電極 6 は、前記棒状のシール材 2 9 による基板接合部に設けられたクロス接続部（図示せず）を介して、前記第一電圧入力端子 3 4 a に接続されている。

【 0 0 7 3 】

また、図では省略しているが、前記第一基板 3 には、前記画面エリア 1 a の外側に、前記第一電圧入力端子 3 4 a に接続された一本の第一電圧供給線と、前記第二電圧入力端子 3 4 b に接続された一本の第二電圧供給線が、データ信号線 8 と平行に配線されている。

【 0 0 7 4 】

そして、行毎に共通接続された全ての行の第一容量電極 2 2 と、行毎に共通接続された全ての行の第二容量電極 2 3 は、前記一本の第一電圧供給線に接続され、この第一電圧供給線を介して、前記共通電極 6 と共に前記第一電圧入力端子 3 4 a に接続されている。

【 0 0 7 5 】

また、行毎に共通接続された全ての行の第三容量電極 2 4 は、前記一本の第二電圧供給線に接続され、この第二電圧供給線を介して前記第二電圧入力端子 3 4 b に接続されている。

【 0 0 7 6 】

前記液晶表示素子 1 は、前記各画素 3 2 の行（以下、画素行という）を一行ずつ順次選択し、各画素行毎にその行の各画素 3 2 の第一画素電極 5 a 及び第二画素電極 5 b と共通電極 6 との間に電圧を印加することにより駆動され、前記電圧の印加による液晶分子の配向状態の変化により、前記画素 3 2 の第一領域 3 2 a と第二領域 3 2 b の光の透過を制御して画像を表示する。なお、この液晶表示素子 1 の背後（表示面側とは反対側）には、画面エリア 1 a の全域に向けて均一な照度の光を照射する面光源（図示せず）が配置されている。

【 0 0 7 7 】

次に、前記液晶表示素子 1 を駆動する駆動手段 3 5 について説明する。この駆動手段 3 5 は、図 1 のように、外部から入力される画像データを一時的に記憶する画像メモリ 3 6 と、前記液晶表示素子 1 の各走査信号線 7 に走査信号を印加する走査信号線駆動回路 3 7 と、前記液晶表示素子 1 の各データ信号線 8 にデータ信号を印加するデータ信号線駆動回路 3 4 とを備えている。なお、前記走査信号線駆動回路 3 7 とデータ信号線駆動回路 3 8 は、前記液晶表示素子 1 のドライバ搭載部 3 a に搭載されたドライバ素子 3 3 に形成されている。

【 0 0 7 8 】

さらに、前記駆動手段 3 5 は、第一電圧発生回路 3 9 と、第二電圧発生回路 4 0 と、前記走査信号線駆動回路 3 7 及びデータ信号線駆動回路 3 8 と第一電圧発生回路 3 9 及び第二電圧発生回路 4 0 を制御する制御部 4 1 を備えている。

【 0 0 7 9 】

前記走査信号線駆動回路 3 7 は、制御部 4 1 からの同期用クロック信号等の制御信号に基づいて、各走査信号線 7 にそれぞれ、第一 T F T 9 a 及び第二 T F T 9 b をオン、オフさせる走査信号を印加する。

【 0 0 8 0 】

図 1 2 において、 $t_1, t_2, t_3, t_4, \dots, t_n$ は、一画面を表示する 1 フレーム（第一行から最終行までの各画素行を順次選択して全ての画素行の各画素 3 2 に一画面分のデータ信号を印加する期間）を前記各画素の行数で分割した各画素行の選択期間であり、 t_1 は第一行の選択期間、 t_2 は第二行の選択期間、 t_3 は第三行の選択期間、 t_4 は第四行の選択期間、 t_5 は第五行の選択期間、 t_n は最終行（ n 行）の選択期間である。

【 0 0 8 1 】

また、図 1 2 において、 $G_1, G_2, G_3, G_4, \dots, G_n$ は各走査信号線 7 にそれぞれ印加される走査信号であり、 G_1 は第一行の走査信号線 7 に印加される走査信号、 G_2 は

10

20

30

40

50

第二行の走査信号線 7 に印加される走査信号、G 3 は第三行の走査信号線 7 に印加される走査信号、G 4 は第四行の走査信号線 7 に印加される走査信号、G 5 は第五行の走査信号線 7 に印加される走査信号、G n は最終行 (n 行) の走査信号線 7 に印加される走査信号である。

【 0 0 8 2 】

これらの走査信号は、該走査信号を印加する走査信号線 7 が対応する画素行の選択期間 $t_1, t_2, t_3, t_4, \dots, t_n$ の開始時よりも所定時間遅れた書込み開始時に、第一 T F T 9 a 及び第二 T F T 9 b をオンさせる所定値のオン電位になり、前記選択期間 $t_1, t_2, t_3, t_4, \dots, t_n$ の終了時よりも所定時間早い書込み終了時に、前記第一 T F T 9 a 及び第二 T F T 9 b をオフさせるオフ電位になる波形の信号であり、他の期間は前記オフ電圧に保たれる。

10

【 0 0 8 3 】

前記データ信号線駆動回路 3 8 は、制御部 4 1 からの制御信号に基づいて、画像メモリ 3 6 に一時的に記憶された画像データを一行の画素分ずつ前記制御部 4 1 を介して取り込み、各画素行の選択期間毎に、一行の画素分の各画像データそれぞれの階調値に対応したデータ信号を各データ信号線 8 に印加する。

【 0 0 8 4 】

また、第一電圧発生回路 3 9 は、制御部 4 1 からの制御信号に基づいて、第一の電圧 V 1 を発生する。この第一電圧 V 1 は、液晶表示素子 1 のドライバ搭載部 3 a に形成された第一電圧入力端子 3 4 a を介して、前記共通電極 6 と、前記各行の第一容量電極 2 2 及び第二容量電極 2 3 とに印加される。

20

【 0 0 8 5 】

すなわち、各行の第一容量電極 2 2 及び第二容量電極 2 3 に印加される電圧 V 1 は、共通電極 6 への印加電圧と同じ電圧である。以下、前記電圧 V 1 のうちの共通電極 6 に印加する電圧をコモン信号 V c o m という。

【 0 0 8 6 】

前記第一電圧発生回路 3 9 から前記共通電極 6 と各行の第一容量電極 2 2 及び第二容量電極 2 3 に印加される第一電圧 V 1 は、電圧レベルが所定の周期で反転する矩形波交流電圧である。

【 0 0 8 7 】

この実施例において、前記第一電圧 V 1 は、図 1 2 に示したように、各画素行の選択期間 $t_1, t_2, t_3, t_4, \dots, t_n$ 毎に電圧レベルが反転し、さらに前記電圧レベルが 1 フレーム毎に反転する矩形波交流電圧である。

30

【 0 0 8 8 】

また、図 1 2 に示したデータ信号 D は、各画素行のうちの一つの画素行の選択期間に、前記走査信号線駆動回路 3 7 から各データ信号線 8 に印加される信号であり、各画素行の選択期間 $t_1, t_2, t_3, t_4, \dots, t_n$ 毎に各データ信号線 8 に印加される各データ信号 D はそれぞれ、前記選択期間 $t_1, t_2, t_3, t_4, \dots, t_n$ 毎に、共通電極 6 に印加されるコモン信号 V c o m (= V 1) との電位差が各画像データそれぞれの階調値に対応する値になるように電位が変化する矩形波信号である。

40

【 0 0 8 9 】

一方、第二電圧発生回路 4 0 は、制御部 4 1 からの制御信号に基づいて、前記第一電圧 V 1 とは異なる第二の電圧 V 2 を発生する。この第二電圧 V 2 は、図 1 2 に示したように、一定レベルの直流電圧であり、液晶表示素子 1 のドライバ搭載部 3 a に形成された第二電圧入力端子 3 4 b を介して、各行の第三容量電極 2 4 に印加される。

【 0 0 9 0 】

この実施例において、前記第二電圧 V 2 は、図 1 3 のように、前記第一電圧 V 1 のハイレベル値 V_{1H} とローレベル値 V_{1L} との間の値の電圧、例えば前記各レベル値 V_{1H}, V_{1L} の中間の値の電圧である。

【 0 0 9 1 】

50

このように、前記駆動手段 35 は、第一画素電極 5a との間に第一補償容量 C_{s1} を形成する第一容量電極 22 と、第二画素電極 5b との間に第二補償容量 C_{s2} を形成する第二容量電極 23 とに、共通電極 6 への印加電圧（コモン信号 V_{com} ）と同じ第一の電圧 V_1 を印加し、第二 TFT 9b と第二画素電極 5b の接続部（第二 TFT 9b のドレイン電極 16 から延長された第二画素電極接続部）18 との間に第三補償容量 C_{s3} を形成する第三容量電極 24 に、前記第一の電圧 V_1 とは異なる第二の電圧 V_2 を印加する。

【0092】

この液晶表示装置において、前記液晶表示素子 1 の各画素 32 はそれぞれ、図 11 のような回路で表すことができる。すなわち、一つの画素 32 の第一領域 32a は、第一画素電極 5a と共通電極 6 及びその間の液晶層 2 とからなる第一画素容量 C_{LC1} と、前記第一画素電極 5a と第一容量電極 22 及びその間の第一誘電層（ゲート絶縁膜 11 と被覆絶縁膜 19 との二層膜）とからなる第一補償容量 C_{s1} とが第一画素電極 5a において接続され、前記第一画素電極 5a に第一 TFT 9a が接続された回路からなっている。

10

【0093】

また、前記画素 32 の第二領域 32b は、第二画素電極 5b と共通電極 6 及びその間の液晶層 2 とからなる第二画素容量 C_{LC2} と、前記第二画素電極 5b と第二容量電極 23 及びその間の第二誘電層（ゲート絶縁膜 11 と被覆絶縁膜 19 との二層膜）とからなる第二補償容量 C_{s2} とが第二画素電極 5b において接続され、前記第二画素電極 5b に第二 TFT 9b が接続されると共に、前記第二 TFT 9b と第二画素電極 5b との間に、第二 TFT 9b と第二画素電極 5b の接続部 18 と第三容量電極 24 及びその間の第三誘電層（ゲート絶縁膜 11 と被覆絶縁膜 19 との二層膜）とからなる第三補償容量 C_{s3} が接続された回路からなっている。

20

【0094】

そして、前記共通電極 6 には、各画素行の選択期間毎に電圧レベルがハイレベル値 V_{H1} とローレベル値 V_{L1} とに反転するコモン信号 V_{com} が印加され、前記第一容量電極 22 と前記第二容量電極 23 にはそれぞれ、前記コモン信号 V_{com} と同じ第一電圧 V_1 が印加され、前記第三容量電極 24 には、前記第一電圧 V_1 とは異なる第二電圧（例えば、第一電圧 V_1 のハイレベル値 V_{H1} とローレベル値 V_{L1} の間の値の直流電圧） V_2 が印加される。

【0095】

また、選択された画素行の各画素 32 の第一画素電極 5a と第二画素電極 5b には、第一 TFT 9a 及び第二 TFT 9b のオンにより、データ信号線 8 から供給されたデータ信号 D がそれぞれ印加される。

30

【0096】

前記第一画素電極 5a と共通電極 6 との間と、前記第二画素電極 5b と共通電極 6 との間に印加される電圧（以下、書込み電圧という）はそれぞれ、前記第一電圧 V_1 と前記データ信号 D との電圧差に対応した値の電圧であり、その書込み電圧が第一画素容量 C_{LC1} と第二画素容量 C_{LC2} とにチャージされる。

【0097】

また、前記第一容量電極 22 と前記第二容量電極 23 への印加電圧はそれぞれ前記共通電極 6 へ印加されるコモン信号 V_{com} と同じ第一電圧 V_1 であるため、第一画素電極 5a と第一容量電極 22 との間の第一補償容量 C_{s1} と、第二画素電極 5b と第二容量電極 23 との間の第二補償容量 C_{s2} にはそれぞれ、前記書込み電圧と同じ電圧がチャージされる。

40

【0098】

一方、前記第三容量電極 24 への印加電圧は前記第一電圧 V_1 とは異なる第二電圧 V_2 であるため、第二 TFT 9b と第二画素電極 5b の接続部 18 と第三容量電極 24 との間の第三補償容量 C_{s3} には、前記書込み電圧とは異なる電圧（書込み電圧に対して第一電圧 V_1 と第二電圧 V_2 との差に対応した電圧差をもった電圧）がチャージされる。

【0099】

50

なお、第一画素電極 5 a と走査信号線 7 及びデータ信号線 8 との間には、第一 T F T 9 a のゲート - ソース間容量及びドレイン - ソース間容量等の寄生容量（以下、第一寄生容量という）が存在する。また、第二画素電極 5 b と走査信号線 7 及び走査信号線 7 との間には、第二 T F T 9 b のゲート - ソース間容量及びドレイン - ソース間容量等の寄生容量（以下、第二寄生容量という）が存在する。

【 0 1 0 0 】

そのため、第一 T F T 9 a 及び第二 T F T 9 b がオフし、書込みが終了すると、第一画素容量 C_{LC1} 及び第二補償容量 C_{S2} にチャージされた電圧が、前記第一寄生容量への電圧の引込みによってある程度低下し、第二画素容量 C_{LC2} と第二補償容量 C_{S2} 及び第三補償容量 C_{S3} にチャージされた電圧が、前記第二寄生容量への電圧の引込みによってある程度低下する。

10

【 0 1 0 1 】

そして、画素 3 2 の第一領域 3 2 a の液晶は、前記第一画素容量 C_{LC1} のチャージ電圧（第一画素電極 5 a と共通電極 6 との間の電圧）により駆動される。また、前記画素 3 2 の第二領域 3 2 b の液晶は、前記第二画素容量 C_{LC2} のチャージ電圧（第二画素電極 5 b と共通電極 6 との間の電圧）により駆動される。

【 0 1 0 2 】

図 1 4 は、第一行の各画素 3 2 のうちの 1 つの画素 3 2 の第一領域 3 2 a における第一画素電極 5 a と共通電極 6 との間に印加される電圧を示し、図 1 5 は、前記画素 3 2 の第二領域 3 2 b における第二画素電極 5 b と共通電極 6 との間に印加される電圧を示している。図 1 4 において、 V_{p1} は第一画素電極 5 a の電位である。また、図 1 5 において、 V_{p2} は第二画素電極 5 b の電位である。なお、図 1 4 及び図 1 5 では、前記第一画素電極 5 a 及び第二画素電極 5 b の電位 V_{p1} , V_{p2} とコモン信号 V_{com} とを区別しやすいように、これらの立ち上がり及び立ち下がり傾斜させている。

20

【 0 1 0 3 】

図 1 4 のように、第一画素電極 5 a と共通電極 6 との間の電圧は、前記第一行の選択期間 t_1 のうちの第一及び第二 T F T 9 a , 9 b のオン期間に、データ信号線 8 から第一 T F T 9 a を介して第一画素電極 5 a に印加されたデータ信号 D と、共通電極 6 に印加されたコモン信号 V_{com} との電位差に対応した書込み電圧 V_a になる。

【 0 1 0 4 】

そして、第一 T F T 9 a がオフすると、第一画素電極 5 a と共通電極 6 との間の電圧が、前記書込み電圧 V_a に対して前記第一寄生容量による引込み電圧 V_1 分だけ低下した電圧 V_{a1} になる。以下、この電圧 V_{a1} を第一保持電圧という。

30

【 0 1 0 5 】

また、共通電極 6 に印加されるコモン信号 V_{com} の電圧レベルは、各画素行の選択期間 t_1 , t_2 , t_3 , t_4 , ... t_n 毎に反転するが、前記コモン信号 V_{com} と第一容量電極 2 2 に印加される第一電圧 V_1 は同じ電圧であるため、コモン信号 V_{com} の電圧レベルが反転しても、第一画素容量 C_{LC1} 及び第一補償容量 C_{S1} のチャージ電圧は変化しない。そのため、前記第一画素電極 5 a と共通電極 6 との間の電圧は、第二行以下の各画素行の選択期間線 t_2 , t_3 , t_4 , ... t_n においても前記第一保持電圧 V_{a1} に保たれる。

40

【 0 1 0 6 】

従って、第一画素電極 5 a と共通電極 6 との間の第一保持電圧 V_{a1} は、コモン信号 V_{com} の電圧レベル反転にかかわらず、第一行の選択期間 t_1 の書込み終了後から 1 フレームの終了時までの期間中、前記第一行の選択期間 t_1 における第一保持電圧 V_{a1} と実質的に同じ電圧に維持され、その電圧が、第一領域 3 2 a の液晶に 1 フレームの実効電圧として印加される。

【 0 1 0 7 】

また、第二画素電極 5 b と共通電極 6 との間の電圧は、図 1 5 のように、前記第一行の選択期間 t_1 のうちの第一及び第二 T F T 9 a , 9 b のオン期間に、データ信号線 8 から

50

第二TFT9bを介して第二画素電極5bに印加されたデータ信号Dと、共通電極6に印加されたコモン信号Vcomとの電位差に対応した書込み電圧Vaになる。この書込み電圧Vaは、前記第一画素電極5aと共通電極6との間に印加された書込み電圧Vaと同じ値の電圧である。

【0108】

そして、第二TFT9bがオフすると、第二画素電極5bと共通電極6との間の電圧が、前記書込み電圧Vaに対して前記第二寄生容量による引込み電圧V2分だけ低下した電圧Va2になる。以下、この電圧Va2を第二保持電圧という。なお、前記第二寄生容量による引込み電圧V2は、前記第一寄生容量による引込み電圧V1と同じであり、従って、前記第二保持電圧Va2は、前記第一保持電圧Va1と同じ値の電圧である。

10

【0109】

一方、第二容量電極23への印加電圧である第一電圧V1は、共通電極6に印加されるコモン信号Vcomと同じ電圧（各画素行の選択期間t1, t2, t3, ... tn毎に電圧レベルが反転する電圧）であるが、第三容量電極24への印加電圧である第二電圧V2は、前記第一電圧V1とは異なる一定レベルの直流電圧である。

【0110】

そのため、前記コモン信号Vcomの電圧レベルが第一行の選択期間t1の電圧レベルに対して反転すると、共通電極6と第三容量電極24との間の電圧値の低下に伴って、第二画素容量CLC2と第二補償容量Cs2及び第三補償容量Cs3のそれぞれのチャージ電圧が、これらのCLC2, Cs2, Cs3の容量値に対応した比率で降圧する。

20

【0111】

また、前記コモン信号Vcomの電圧レベルが第一行の選択期間t1の電圧レベルと同じになると、第二画素容量CLC2及び第二補償容量Cs2のチャージ電圧と第三補償容量Cs3のチャージ電圧がそれぞれ前記第一画素行の選択期間t1における書込み終了後の電圧（第二TFT9bがオフした後の電圧）になる。

【0112】

そのため、第二画素電極5bと共通電極6との間の電圧は、第二行以下の各画素行のうちの偶数番の画素行の選択期間（コモン信号Vcomの電圧レベルが第一行の選択期間t1の電圧レベルに対して反転する選択期間）t2, t4, ...に、前記第二保持電圧Va2に対して降圧した電圧Va3になり、奇数番の画素行の選択期間（コモン信号Vcomの電圧レベルが第一行の選択期間t1の電圧レベルと同じになる選択期間）t3, t5, ...に、前記第二保持電圧Va2と実質的に同じ電圧に戻る。

30

【0113】

従って、第二領域32bの液晶には、各画素行の選択期間t1, t2, t3, ... tn毎に交互に印加される前記電圧Va2, Va3を平均した値の電圧が、1フレームの実効電圧として印加される。

【0114】

なお、前記第二保持電圧Va2と、この第二保持電圧Va2に対して降圧した電圧Va3は、次の(1)式及び(2)式により求めることができる。

【0115】

$$V a 2 = (C_{i c} + C_2) \times (V_{p i x} - V_{c o m L}) + C_3 \times (V_{p i x} - C_3) + C_{d s} \times (V_{p i x} - V_{s i g H}) + C_{g s} \times (V_{p i x} - V_{g L}) \quad \dots$$

(1)

$$V a 3 = (C_{i c} + C_2) \times (V_{p i x} - V_{c o m H}) + C_3 \times (V_{p i x} - C_3) + C_{d s} \times (V_{p i x} - V_{s i g L}) + C_{g s} \times (V_{p i x} - V_{g L}) \quad \dots$$

(2)

C_{1c}; 第二画素容量CLC2の容量値

C₂; 第二補償容量Cs2の容量値

C₃; 第三補償容量Cs3の容量値

C_{gs}; 第二TFT9bのゲート-ソース間容量

40

50

C_{ds} ; 第二 TFT 9 b のドレイン - ソース間容量
 V_{sigH} ; 第一画素行の選択期間におけるデータ信号の電位
 V_{sigL} ; 第二画素行の選択期間におけるデータ信号の電位
 V_{gL} ; 走査信号のオフ電圧
 V_{pix} ; 第二画素電極 5 b の電位
 V_{comL} ; コモン信号 V_{com} のローレベル値値 (V_{1L})
 V_{comH} ; コモン信号 V_{com} のハイレベル値値 (V_{1H})

また、前記第二領域 3 2 b の液晶に印加される 1 フレームの実効電圧は、次の (3) 式により求めることができる。

【0116】

$$\text{実効電圧} = \{ (V_{a2}^2 + V_{a3}^2) / 2 \}^{1/2} \dots (3)$$

このように、各画素 3 2 の第二領域 3 2 b の 1 フレームの実効電圧は、同じ画素 3 2 の第一領域 3 2 a の 1 フレームの実効電圧に対して降圧した電圧である。そして、第一領域 3 2 a の液晶分子 2 a は、該第一領域 3 2 a の 1 フレームの実効電圧の強さに対応して倒れ込み配向し、第二領域 3 2 b の液晶分子 2 a は、該第二領域 3 2 a の 1 フレームの実効電圧の強さに対応して倒れ込み配向する。

【0117】

従って、同じ階調値のデータ信号に対する液晶分子 2 a の倒れ込み角 (基板 3, 4 の法線方向に対する液晶分子 2 a の分子長軸の角度) は、第一領域 3 2 a と第二領域 3 2 b とで異なる。すなわち、前記第二領域 3 2 b の液晶分子 2 a は、前記第一領域 3 2 a の液晶分子 2 a の倒れ込み角よりも小さい角度で倒れ込む。

【0118】

そのため、各画素 3 2 の第二領域 3 2 b の液晶層 2 での電圧 - 透過率特性は、前記第一領域 3 2 a の液晶層 2 での電圧 - 透過率特性とは異なる特性である。図 16 は、前記ノーマリーブラックモードの液晶表示素子 1 における第一領域 3 2 a と第二領域 3 2 b の電圧 - 透過率特性を示している。図 16 のように、第二領域 3 2 b の電圧 - 透過率特性は、第一領域 3 2 a の電圧 - 透過率特性に対して高電圧側にシフトした特性である。

【0119】

従って、液晶層 2 の層厚 (第一基板 1 と第二基板 2 との間隙) 等を、第一領域 3 2 a の電圧 - 透過率特性が所定の視野角が得られる特性になるように設計し、さらに、前記第二電圧 V_2 の値を、第二領域 3 2 b の電圧 - 透過率特性が前記第一領域 3 2 a の電圧 - 透過率特性に対して所定量だけシフトした特性、つまり第一領域 3 2 a の視野角とは異なる視野角が得られる特性になるように設定することにより、第一領域 3 2 a の視野角特性と第二領域 3 2 b の視野角特性とが相乗した広い視野角を得ることができる。

【0120】

なお、第一領域 3 2 a の視野角特性と第二領域 3 2 b の視野角特性とが相乗した視野角は、前記第一領域 3 2 a と第二領域 3 2 b との面積比 (第一画素電極 5 a と第二画素電極 5 b との面積比) に対応する。従って、前記第一領域 3 2 a と第二領域 3 2 b との面積比面積比を選択することにより、所定の広さの視野角を得ることができる。

【0121】

そして、上記実施例の液晶表示装置は、前記第三容量電極 2 4 に印加する電圧値を制御するだけで視野角を微調整することができる。そのため、製造工程で生じた絶縁膜厚や基板間隙等の誤差により、表示装置相互間に視野角のばらつきが生じても、前記視野角のばらつきを容易に補正することができる。

【0122】

すなわち、上記実施例の液晶表示装置は、前記第一容量電極 2 2 と第二容量電極 2 3 とに共通電極 6 への印加電圧と同じ第一電圧 V_1 を印加し、前記第三容量電極 2 4 に前記第一の電圧 V_1 とは異なる第二電圧 V_2 を印加するようにしているため、前記第三容量電極 2 4 に印加する第二電圧 V_2 の値を制御することにより、前記第二領域 3 2 b の電圧 - 透過率特性を変化させることができる。

10

20

30

40

50

【0123】

前記第二領域32bの電圧-透過率特性は、図16に示したように、第一領域32aの電圧-透過率特性に対して高電圧側にシフトした特性であり、そのシフト量は、第二容量電極23に印加された第一電圧 V_1 と、第三容量電極24に印加された第二電圧 V_2 との差に対応する。

【0124】

この実施例において、第一領域32aの電圧-透過率特性に対する第二領域32bの電圧-透過率特性のシフト量は、前記第一電圧 V_1 に対する第二電圧 V_2 の差を小さくするのに伴って小さくなり、前記第一電圧 V_1 に対する第二電圧 V_2 の差を大きくするのに伴って大きくなる。

10

【0125】

このように、上記液晶表示装置は、前記第二領域32bの電圧-透過率特性を変化させることができるため、前記第二領域32bの視野角特性を任意に調整することができる。従って、第一領域32aの視野角特性と第二領域32bの視野角特性とを相乗させた視野角を所定の値になるように微調整し、表示装置相互間の視野角のばらつきを補正することができる。この視野角のばらつきの補正は、前記第三容量電極24に印加する第二電圧 V_2 を制御するだけで容易に行うことができる。

【0126】

また、上記実施例では、共通電極6に印加するコモン信号 V_{com} と第一容量電極22に印加する第一電圧 V_1 ($V_{com} = V_1$)を、電圧レベルが所定の周期で反転する矩形波交流電圧、例えば1フレーム中の各画素行の選択期間 $t_1, t_2, t_3, t_4, \dots, t_n$ 毎に電圧レベルが反転する矩形波交流電圧としている。そのため、各画素32の第一領域32aの液晶に、第一行の選択期間 t_1 の書込み終了後から1フレームの終了時までの期間中、前記第一保持電圧 V_{a1} に対応した一定値の実効電圧を印加することができる。

20

【0127】

さらに、上記実施例では、第二容量電極23に、共通電極6及び第一容量電極22への印加電圧と同じ第一電圧(矩形波交流電圧) V_1 を印加し、前記第三容量電極24に、一定レベル、例えば前記第一電圧 V_1 を形成するハイレベル値 V_{1H} とローレベル値 V_{1L} との間の値の直流電圧からなる第二電圧 V_2 を印加している。

【0128】

そのため、第二画素電極5bと共通電極6との間の電圧を、図15のように、第二保持電圧 V_{a2} とそれよりも降圧した電圧 V_{a3} とに交互に変化させ、各画素32の第二領域32bの液晶に、第一行の選択期間 t_1 の書込み終了後から1フレームの終了時までの期間中、前記二つの電圧 V_{a2}, V_{a3} を平均した値の実効電圧を印加することができる。

30

【0129】

また、上記液晶表示装置は、第一画素電極5aとの間に第一補償容量 C_{s1} を形成する第一容量電極22を、第一画素電極5aの全ての辺に重なるように、前記第一画素電極5aの全周に亘って連続した形状に形成し、第二画素電極5bとの間に第二補償容量 C_{s2} を形成する第二容量電極23を、第二画素電極5bの全ての辺に重なるように、前記第二画素電極5bの全周に亘って連続した形状に形成しているため、前記第一補償容量 C_{s1} の容量値と、前記第二補償容量 C_{s2} の容量値をそれぞれ充分大きくすることができる。

40

【0130】

さらに、上記液晶表示装置は、前記第三容量電極24を所定の方向(上記実施例では走査信号線7の延伸方向と平行な方向)に延伸した形状に形成し、第二TFT9bと第二画素電極5bとの接続部(第二TFT9bのドレイン電極16から延長された第二画素電極接続部)18の第三容量電極24と重なる容量形成部18aを、前記第三容量電極24の延伸方向に沿った長尺形状に形成しているため、前記第三補償容量 C_{s3} の容量値を充分に確保することができる。

【0131】

上記実施例では、前記容量形成部18aを、第二画素電極5bの第三容量電極24と隣

50

接する辺と同じ長さに形成しているため、前記第三補償容量 $Cs3$ の容量値を充分大きくすることができる。

【0132】

さらに、上記実施例では、前記第一、第二、第三の各容量電極 22, 23, 24 を同一面上に配置しているため、これらの容量電極 22, 23, 24 を一括して同時に形成することができる。なお、上記実施例では、前記各容量電極 22, 23, 24 を、走査信号線 7 及び各 TFT9a, 9b のゲート電極 10 の形成面と同じ面（第一基板 3 上）に、前記走査信号線 7 及びゲート電極 10 と同じ金属膜により形成しているため、前記走査信号線 7 及びゲート電極 10 の形成と同時に各容量電極 22, 23, 24 を形成することができる。

10

【0133】

しかも、上記実施例では、前記各容量電極 22, 23, 24 を第一及び第二 TFT9a, 9b のゲート電極 10 の形成面と同じ面上（第一基板 3 上）に形成し、前記第二画素電極接続部 18 を各 TFT9a, 9b のゲート絶縁膜 11 上に形成し、第一及び第二画素電極 5a, 5b を各 TFT9a, 9b と第二画素電極接続部 18 を覆って設けられた被覆絶縁膜 19 の上に形成することにより、前記第一補償容量 $Cs1$ の第一誘電層と第二補償容量 $Cs2$ の第二誘電層を、前記ゲート絶縁膜 11 と被覆絶縁膜 19 との二層膜により形成し、前記第三補償容量 $Cs3$ の第三誘電層を、前記ゲート絶縁膜 11 により形成している。そのため、前記第一、第二、第三の各補償容量 $Cs1$, $Cs2$, $Cs3$ を、各 TFT9a, 9b 及び第一、第二画素電極 5a, 5b の形成工程を利用して形成することができる。

20

【0134】

また、上記液晶表示装置は、前記第一容量電極 22 の第一画素電極 5a の各辺に重なる部分の外側縁がそれぞれ前記第一画素電極 5a の外方に張り出しているため、第一画素電極 5a の各辺と第一容量電極 22 の各辺部の外側縁との間に横電界が生じる。この横電界は、第一画素電極 5a の全周に亘って同じ強さの電界である。

【0135】

また、前記第二容量電極 23 の第二画素電極 5b の各辺に重なる部分の外側縁がそれぞれ前記第二画素電極 5b の外方に張り出しているため、第二画素電極 5b の各辺と第二容量電極 23 の各辺部の外側縁との間に横電界が生じる。この横電界は、第二画素電極 5b の全周に亘って同じ強さの電界である。

30

【0136】

そのため、第一画素電極 5a 及び第二画素電極 5b と共通電極 6 との間に電圧を印加すると、図 17 のように、第一領域 32a の液晶分子 2a が第一画素電極 5a の各辺から前記第一画素電極 5a の中心に向かって倒れ込むように配向し、第二領域 32b の液晶分子 2a が、第二画素電極 5b の各辺から前記第二画素電極 5b の中心に向かって倒れ込むように配向する。

【0137】

一方、図 18 に示した比較例の液晶表示装置は、第一領域 32a の電圧 - 透過率特性に対して第二領域 32b の電圧 - 透過率特性を異ならせるための第三補償容量 $Cs13$ を、第二画素電極 5b の所定の辺に重なるように設けられた第三容量電極 124 により形成したものである。なお、図 18 において、上記実施例の液晶表示装置に対応するものには図に同符号を付し、同一のものについてはその説明を省略する。この図 18 でも被覆絶縁膜 19 と第一配向膜 27 を省略している。

40

【0138】

この比較例において、走査信号線 7 と第一及び第二 TFT9a, 9b は、第一画素電極 5a と第二画素電極 5b との間の中間位置に配置されており、第一 TFT9a のドレイン電極 16 から延長された第一画素電極接続部 17 と、第二 TFT9b のドレイン電極 16 から延長された第二画素電極接続部 18 は、同じ長さに形成されている。また、前記第二画素電極接続部 18 は、上記実施例のような容量形成部 18a を有しない形状に形成され

50

ている。

【0139】

そして、第一画素電極5aとの間に第一補償容量Cs11を形成する第一容量電極122は、上記実施例と同様に、第一画素電極5aの全周に亘って連続した形状に形成され、ゲート絶縁膜11と被覆絶縁膜19との二層膜からなる第一誘電層を介して前記第一画素電極5aと対向している。

【0140】

一方、前記第三補償容量Cs13を形成する第三容量電極124は、第二画素電極5bの各辺のうちの所定の一辺、例えば走査信号線7に隣接する辺に重なるように形成され、前記ゲート絶縁膜11と被覆絶縁膜19との二層膜からなる第三誘電層を介して前記第二画素電極5bと対向している。また、前記第二画素電極5bとの間に第二補償容量Cs2を形成する第二容量電極123は、前記第三容量電極124との間に間隔をあけて、前記第二画素電極5bの他の三辺に重なるように形成され、前記ゲート絶縁膜11と被覆絶縁膜19との二層膜からなる第三誘電層を介して前記第二画素電極5bと対向している。

10

【0141】

また、前記第一容量電極122は、その各辺部の外側縁がそれぞれ第一画素電極5aの外方に張り出した形状に形成され、第二容量電極123と第三容量電極124は、それぞれの外側縁が第二画素電極5bの外方に張り出した形状に形成されている。

【0142】

この比較例においても、前記第一容量電極122と第二容量電極123とに共通電極6(図6～図9参照)への印加電圧と同じ第一の電圧V1を印加し、前記第三容量電極124に前記第一の電圧V1とは異なる第二の電圧V2を印加することにより、各画素32の第一領域32aの液晶層2での電圧-透過率特性と、第二領域32bの液晶層2での電圧-透過率特性とを異ならせ、その両方の視野角特性とが相乗した広い視野角を得ることができる。

20

【0143】

また、第一画素電極5aの各辺と第一容量電極122の各辺部の外側縁との間に生じる横電界は、第一画素電極5aの全周に亘って同じ強さの電界であるため、第一領域32aでは、上記実施例と同様に、液晶分子2aが第一画素電極5aの各辺から前記第一画素電極5aの中心に向かって倒れ込むように配向する。

30

【0144】

しかし、第二領域32bでは、第二容量電極123に印加される第一電圧V1と、第三容量電極124に印加される第二電圧V2とが異なるため、第二画素電極5bの三辺と前記第二容量電極123の各辺部の外側縁との間に生じる横電界と、前記第二画素電極5bの他の一辺と前記第三容量電極124の外側縁との間に生じる横電界は、異なる強さの電界である。

【0145】

そのため、前記比較例の液晶表示装置は、各画素32の第二領域32bにおける液晶分子2aの倒れ込み方向に乱れが生じ、それに対応して前記第二領域32bの各部の光の透過率に差が生じるため、表示品質が低下する。

40

【0146】

前記比較例に対して、上記実施例の液晶表示装置は、第一領域32aの電圧-透過率特性に対して第二領域32bの電圧-透過率特性を異ならせるための第三補償容量Cs3を、第二TF9bと第二画素電極5bの接続部18に重なるように第三容量電極24を配置することにより形成しているため、第二画素電極5bとの間に第二補償容量Cs2を形成する第二容量電極23を、第二画素電極5bの全周に亘って連続した形状に形成することができる。

【0147】

従って、上記実施例の液晶表示装置は、第一画素電極5aの各辺と第一容量電極22の各辺部の外側縁との間に、第一画素電極5aの全周に亘って同じ強さの横電界を生じさせ

50

ると共に、第二画素電極 5 b の各辺と第二容量電極 2 3 の各辺部の外側縁との間に、第二画素電極 5 b の全周に亘って同じ強さの横電界を生じさせることができる。

【 0 1 4 8 】

そのため、上記実施例の液晶表示装置では、図 1 7 に示したように、各画素 3 2 の第一領域 3 2 a において、液晶分子 2 a が、第一画素電極 5 a の各辺から前記第一画素電極 5 a の中心に向かって倒れ込み配向すると共に、第二領域 3 2 b においても、液晶分子 2 a が、第二画素電極 5 b の各辺から前記第二画素電極 5 b の中心に向かって倒れ込み配向する。従って、前記比較例のような液晶分子 2 a の倒れ込み配向の乱れによる表示品質の低下が無く、良好な品質の画像を表示することができる。

【 0 1 4 9 】

なお、上記実施例の液晶表示装置において、第三容量電極 2 4 に印加する第二電圧 V_2 は、第一及び第二容量電極 2 2 , 2 3 に印加する第一電圧 V_1 のハイレベル値 V_{1H} とローレベル値 V_{1L} との間の値の電圧に限らず、任意の値の直流電圧でもよく、その場合も、第二領域 3 2 b の液晶に、前記各選択期間 $t_1, t_2, t_3, t_4, \dots, t_n$ 毎に交互に変化する 2 つの電圧値を平均した、前記第一領域 3 2 a の実効電圧とは異なる値の実効電圧を印加することができる。

【 0 1 5 0 】

また、前記第三容量電極 2 4 に印加する第二電圧 V_2 は、一定レベルの直流電圧に限らず、電圧レベルが前記第一電圧 V_1 と同じ周期で反転し、且つ、振幅が前記第一電圧 V_1 の振幅よりも小さい矩形波交流電圧でもよい。

【 0 1 5 1 】

図 1 9 は、前記第二電圧 V_2 を矩形波交流電圧とした例を示している。この第二電圧 V_2 は、第一電圧 V_1 と同位相で、且つ振幅が前記第一電圧 V_1 の振幅よりも小さい矩形波交流電圧である。

【 0 1 5 2 】

また、図 2 0 は、前記第二電圧 V_2 を矩形波交流電圧とした他の例を示している。この第二電圧 V_2 は、第一電圧 V_1 とは逆位相で、且つ振幅が前記第一電圧 V_1 の振幅よりも小さい矩形波交流電圧である。

【 0 1 5 3 】

前記図 1 9 または図 2 0 の何れの波形の第二電圧 V_2 を第三容量電極 2 4 に印加しても、第二画素電極 5 b と共通電極 6 との間の電圧を、前記第二保持電圧 V_{a2} とそれよりも降圧した電圧とに交互に変化させることができる。従って、各画素 3 2 の第二領域 3 2 b の液晶に、第一行の選択期間 t_1 の書込み終了後から 1 フレームの終了時までの期間中、第一領域 3 2 a の実効電圧とは異なる値の実効電圧を印加することができる。

【 0 1 5 4 】

[第二実施例]

次に、この発明の第二実施例を図 2 1 ~ 図 2 3 を参照して説明する。なお、この第二実施例において、上記第一実施例に対応するものには同符号を付し、同一のものについてはその説明を省略する。

【 0 1 5 5 】

この第二実施例において、第一 T F T 9 a と第二 T F T 9 b は、上記第一実施例と同じ積層膜により構成されている。また、走査信号線 7 は、第一基板 3 上に形成され、第一 T F T 9 a 及び第二 T F T 9 b のゲート絶縁膜 1 1 により覆われている。そして、データ信号線 8 は、ゲート絶縁膜 1 1 の上に形成されている。なお、この第二実施例においても、データ信号線 8 は、第一及び第二 T F T 9 a , 9 b を構成する積層膜のうちの半導体薄膜 1 2 とコンタクト層 1 4 とからなる下地層の上に形成されている。

【 0 1 5 6 】

一方、第一画素電極 5 a との間に第一補償容量 C_{s1} を形成する第一容量電極 2 2 と、第二画素電極 5 b との間に第二補償容量 C_{s2} を形成する第二容量電極 2 3 と、第二 T F T 9 b と第二画素電極 5 b とを電氣的に接続する接続部 (第二 T F T 9 b のドレイン電極

10

20

30

40

50

16から延長された第二画素電極接続部)18との間に第三補償容量 $Cs3$ を形成する第三容量電極24は、ゲート絶縁膜11上に各TFT9a, 9b及びデータ信号線8を覆って設けられた透明な第一被覆絶縁膜19aの上に、上記第一実施例と同じ形状に形成されている。

【0157】

また、第一画素電極5aと第二画素電極5bは、前記第一被覆絶縁膜19a上に各容量電極22, 23, 24を覆って設けられた透明な第二被覆絶縁膜19bの上に、上記第一実施例と同じ形状に形成されている。なお、図21では前記第二被覆絶縁膜19bを省略している。

【0158】

なお、前記第一被覆絶縁膜19a及び第二被覆絶縁膜19bには、第一TFT9aのドレイン電極16から延長された第一画素電極接続部17の第一画素電極5aと重なる部分に穿設された第一コンタクト孔20aと、第二TFT9bのドレイン電極16から延長された第二画素電極接続部18の第二画素電極5bと重なる部分に穿設された第二コンタクト孔21aが形成されている。

【0159】

そして、第一画素電極5aは、前記第一コンタクト孔20aにおいて第一TFT9aのドレイン電極16から延長された第一画素電極接続部17に接続され、第二画素電極5bは、前記第二コンタクト孔21aにおいて第二TFT9bのドレイン電極16から延長された第二画素電極接続部18に接続されている。

【0160】

すなわち、この第二実施例において、第一画素電極5aと第一容量電極22との間の第一誘電層と、第二画素電極5bと第二容量電極23との間の第二誘電層は、前記第二被覆絶縁膜19bからなっている。また、前記第二画素電極接続部18と第三容量電極24との間の第三誘電層は、前記第一被覆絶縁膜19aからなっている。

【0161】

また、この第二実施例では、第一画素電極5aの第一コンタクト孔20a内に入り込んだ部分(第一画素電極接続部17との接続部)が第一容量電極22と短絡することがないように、第一容量電極22を、第一コンタクト孔20aを形成する部分を前記第一コンタクト孔20aの平面形状よりも大きく切欠した形状に形成している。また、第二画素電極5bの第二コンタクト孔21a内に入り込んだ部分(第二画素電極接続部18との接続部)が第二容量電極23と短絡することがないように、前記第二容量電極23を、第二コンタクト孔21aを形成する部分を前記第二コンタクト孔21aの平面形状よりも大きく切欠した形状に形成している。

【0162】

さらに、この第二実施例の液晶表示装置は、垂直配向型のものであり、第一配向膜27と第二配向膜28は垂直配向膜からなっている。なお、図21では前記第一配向膜27を省略している。また、液晶層2は、負の誘電異方性を有し、第一及び第二画素電極5a, 5bと共通電極6との間に電圧が印加されていないときに、液晶分子2aが基板3, 4面に対して垂直に配向し、前記第一及び第二画素電極5a, 5bと共通電極6との間への電圧の印加により、液晶分子2aが基板3, 4面に対して倒れ込み配向するネマティック液晶からなっている。

【0163】

この第二実施例の液晶表示装置においても、第一容量電極22と第二容量電極23とに共通電極6への印加電圧と同じ第一電圧 $V1$ を印加し、第三容量電極24に前記第一電圧 $V1$ とは異なる第二電圧 $V2$ を印加することにより、上記第一実施例と同様に、視野角のばらつきを容易に補正することができる。

【0164】

また、この第二実施例においても、第一容量電極22を、第一画素電極5aの全ての辺に重なるように、前記第一画素電極5aの全周に亘って連続した形状に形成し、第二容量

10

20

30

40

50

電極 23 を、第二画素電極 5b の全ての辺に重なるように、前記第二画素電極 5b の全周に亘って連続した形状に形成しているため、前記第一容量 C_{s1} の容量値と、前記第二補償容量 C_{s2} の容量値をそれぞれ充分大きくすることができる。

【0165】

さらに、前記第三容量電極 24 を所定の方向（走査信号線 7 の延伸方向と平行な方向）に延伸した形状に形成し、第二 TFT 9b と第二画素電極 5b との接続部（第二 TFT 9b のドレイン電極 16 から延長された第二画素電極接続部）18 の第三容量電極 24 と重なる容量形成部 18a を、前記第三容量電極 24 の延伸方向に沿った長尺形状に形成しているため、前記第三補償容量 C_{s3} の容量値を十分に確保することができる。なお、この第二実施例においても、前記容量形成部 18a を、第二画素電極 5b の走査信号線 7 と隣接する辺と同じ長さ

10

【0166】

また、上記第二実施例では、前記第一、第二、第三の各容量電極 22, 23, 24 を同一面上（第一被覆絶縁膜 19a 上）に配置しているため、これらの容量電極 22, 23, 24 を一括して同時に形成することができる。

【0167】

そして、上記第二実施例では、前記第二画素電極接続部 18 を各 TFT 9a, 9b のゲート絶縁膜 11 上に形成し、各容量電極 22, 23, 24 と第二画素電極接続部 18 を覆って設けられた第一被覆絶縁膜 19a の上に形成し、第一及び第二画素電極 5a, 5b を前記各容量電極 22, 23, 24 を覆って設けられた第二被覆絶縁膜 19b の上に形成することにより、前記第一補償容量 C_{s1} の第一誘電層と第二補償容量 C_{s2} の第二誘電層を、前記第二被覆絶縁膜 19b により形成し、前記第三補償容量 C_{s3} の第三誘電層を、前記第一被覆絶縁膜 19a により形成している。そのため、前記第一、第二、第三の各補償容量 C_{s1} , C_{s2} , C_{s3} を、各 TFT 9a, 9b 及び第一、第二画素電極 5a, 5b の形成工程を利用して形成することができる。

20

【0168】

さらに、上記第二実施例においても、前記第一容量電極 22 の第一画素電極 5a の各辺に重なる部分の外側縁がそれぞれ前記第一画素電極 5a の外方に張り出し、前記第二容量電極 23 の第二画素電極 5b の各辺に重なる部分の外側縁がそれぞれ前記第二画素電極 5b の外方に張り出している。そのため、第一画素電極 5a の各辺と第一容量電極 22 の各辺部の外側縁との間に、第一画素電極 5a の全周に亘って同じ強さの横電界を生じさせると共に、第二画素電極 5b の各辺と第二容量電極 23 の各辺部の外側縁との間に、第二画素電極 5b の全周に亘って同じ強さの横電界を生じさせることができる。

30

【0169】

従って、第一画素電極 5a 及び第二画素電極 5b と共通電極 6 との間に電圧を印加すると、第一領域 32a の液晶層 2 の液晶分子 2a が、第一画素電極 5a の各辺から前記第一画素電極 5a の中心に向かって倒れ込むように配向し、第二領域 32b の液晶層 2 の液晶分子 2a が、第二画素電極 5b の各辺から前記第二画素電極 5b の中心に向かって倒れ込むように配向するため、液晶分子 2a の倒れ込み配向の乱れによる表示品質の低下が無く、良好な品質の画像を表示することができる。

40

【0170】

[第三実施例]

図 24 に示した第三実施例は、上記第二実施例の液晶表示装置において、第一、第二、第三の各容量電極 22, 23, 24（第一容量電極 22 と第三容量電極 24 は図示せず）を、金属膜 201 と、この金属膜 201 の上に積層された ITO 膜等の透明導電膜 202 とにより形成したものである。

【0171】

この実施例において、第一及び第二容量電極 22, 23 は、前記金属膜 201 を、第一及び第二画素電極 5a, 5b の各辺に重なり、且つ外側縁が第一及び第二画素電極 5a,

50

5 bの外方に張り出した形状に形成し、その上に透明導電膜202を、前記金属膜201上から第一及び第二画素電極5a, 5bの方向に張り出す幅に形成した積層膜からなっている。また、第三容量電極24は、金属膜201と透明導電膜202とを同じ形状に形成した積層膜からなっている。

【0172】

この第三実施例によれば、前記第一及び第二容量電極22, 23を形成する金属膜201と透明導電膜202とのうちの透明導電膜202を、第一及び第二画素電極5a, 5bと所定の幅で重ならせることにより、十分な容量値の第一及び第二補償容量Cs1, Cs2を形成することができるため、前記金属膜201の第一及び第二画素電極5a, 5bとの重なり幅を小さくし、画素32の開口率を高くすることができる。

10

【0173】

なお、図24には、前記第二実施例の液晶表示装置における各容量電極22, 23, 24を前記積層膜により形成した例を示したが、上記第一実施例の液晶表示装置における各容量電極22, 23, 24を前記積層膜により形成してもよい。

【0174】

また、上記第三実施例では、第一、第二、第三容量電極22, 23, 24の全てを前記積層膜により形成しているが、第一容量電極22と第二容量電極23とを前記積層膜により形成し、第三容量電極24は金属膜のみで形成してもよい。

【0175】

[第四実施例]

図25に示した第四実施例は、第一容量電極22を、走査信号線7の延伸方向に隣り合う各第一容量電極22, 22の縦辺部同士が前記縦辺部の全長に亘って一体に繋がった形状に形成し、第二容量電極23を、走査信号線7の延伸方向に隣り合う各第二容量電極23, 23の縦辺部同士が前記縦辺部の全長に亘って一体に繋がった形状に形成したものであり、他の構成は上記第二実施例と同じである。なお、この第四実施例は、上記第二実施例に限らず、上記第一実施例の液晶表示装置にも適用することができる。

20

【0176】

[第五実施例]

図26に示した第五実施例は、データ信号線8の延伸方向に隣り合う画素32, 32のうちの一方の画素32の第一容量電極22と他方の画素32の第二容量電極23とを一体に繋がった形状に形成したものであり、他の構成は上記第二実施例と同じである。

30

【0177】

この第五実施例によれば、前記隣り合う画素32, 32のうちの一方の画素32の第一容量電極22と他方の画素32の第二容量電極23への第一電圧V1の印加を一括して行うことができる。

【0178】

なお、この第五実施例は、上記第二実施例に限らず、上記第一実施例の液晶表示装置にも適用することができる。また、この第五実施例は、上記第三実施例のように走査信号線7の延伸方向に隣り合う各第二容量電極23, 23の縦辺部同士を前記縦辺部の全長に亘って一体に繋がった形状に形成する場合にも適用することができる。

40

【0179】

[他の実施例]

なお、上述した各実施例の液晶表示装置は垂直配向型のものであるが、この発明は、垂直配向型に限らず、TN型、STN型、非ツイストのホモジニアス配向型等の液晶表示装置にも適用することができる。

【0180】

その場合、第一及び第二容量電極22, 23は、第一及び第二画素電極5a, 5bの所定の部分に重なる形状に形成すればよく、また、これらの容量電極22, 23を第一及び第二画素電極5a, 5bの外方に張り出させる必要もない。

【0181】

50

但し、垂直配向型以外の液晶表示装置においても、前記第一及び第二容量電極 2 2 , 2 3 を、上記各実施例と同様に、第一及び第二画素電極 5 a , 5 b の全周に亘って連続した形状に形成するのが望ましく、このようにすることにより、第一及び第二補償容量 C s 1 , C s 2 の容量値を充分大きくすることができる。


【符号の説明】

【 0 1 8 2 】


1 ... 液晶表示素子、2 ... 液晶層、3 , 4 ... 基板、5 a ... 第一画素電極、5 b ... 第二画素電極、6 ... 共通電極、7 ... 走査信号線、8 ... データ信号線、9 a ... 第一TFT、9 b ... 第二TFT、10 ... ゲート電極、11 ... ゲート絶縁膜、12 ... 半導体薄膜、13 ... チャンネル保護膜、14 ... コンタクト層、15 ... ソース電極、16 ... ドレイン電極、17 ... 第一画素電極接続部、18 ... 第二画素電極接続部、18 a ... 容量形成部、22 ... 第一容量電極、23 ... 第二容量電極、24 ... 第三容量電極、C s 1 ... 第一補償容量、C s 2 ... 第二補償容量、C s 3 ... 第三補償容量、19 ... 被覆絶縁膜、19 a ... 第一被覆絶縁膜、19 b ... 第二被覆絶縁膜、20 , 20 a , 21 , 21 a ... コンタクト孔、32 ... 画素、32 a ... 第一領域、32 b ... 第二領域、35 ... 駆動手段

10


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【図 8】




【図 9】




【図 12】




【図 10】




【図 11】




【図 13】




【図 14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図 20】




【図 21】




【図 22】




【図 25】



【図 23】




【図 24】



【 図 26 】

図 26



フロントページの続き

- (74)代理人 100084618
弁理士 村松 貞男
- (74)代理人 100103034
弁理士 野河 信久
- (74)代理人 100119976
弁理士 幸長 保次郎
- (74)代理人 100153051
弁理士 河野 直樹
- (74)代理人 100140176
弁理士 砂川 克
- (74)代理人 100101812
弁理士 勝村 紘
- (74)代理人 100124394
弁理士 佐藤 立志
- (74)代理人 100112807
弁理士 岡田 貴志
- (74)代理人 100111073
弁理士 堀内 美保子
- (74)代理人 100134290
弁理士 竹内 将訓
- (74)代理人 100127144
弁理士 市原 卓三
- (74)代理人 100141933
弁理士 山下 元
- (72)発明者 中村 やよい
東京都八王子市石川町2 9 5 1 番地の5 カシオ計算機株式会社八王子技術センター内

審査官 鈴木 俊光

- (56)参考文献 特開2009-244818(JP,A)
特開2005-091646(JP,A)
特開2007-304599(JP,A)
国際公開第2008/111490(WO,A1)
特開2006-091064(JP,A)
特開2006-184507(JP,A)

(58)調査した分野(Int.Cl., DB名)

G02F 1/1343 - 1/1368
G02F 1/133