

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4422337号
(P4422337)

(45) 発行日 平成22年2月24日 (2010. 2. 24)

(24) 登録日 平成21年12月11日 (2009. 12. 11)

(51) Int. Cl.		F I			
GO 1 S	19/24	(2010. 01)	GO 1 S	5/14	5 4 2
GO 1 S	19/37	(2010. 01)	GO 1 S	5/14	5 5 5
HO 4 B	1/707	(2006. 01)	HO 4 J	13/00	D

請求項の数 6 (全 23 頁)

(21) 出願番号	特願2000-565416 (P2000-565416)	(73) 特許権者	500480274
(86) (22) 出願日	平成10年4月14日 (1998. 4. 14)		スナップトラック・インコーポレーテッド
(65) 公表番号	特表2002-522794 (P2002-522794A)		アメリカ合衆国、カリフォルニア州 9 2
(43) 公表日	平成14年7月23日 (2002. 7. 23)		1 2 1 サン・ディエゴ、モアハウス・ド
(86) 国際出願番号	PCT/US1998/007471		ライブ 5 7 7 5、クゥアルコム・インコ
(87) 国際公開番号	W02000/010030		ーポレーテッド内
(87) 国際公開日	平成12年2月24日 (2000. 2. 24)	(74) 代理人	100058479
審査請求日	平成17年4月13日 (2005. 4. 13)		弁理士 鈴江 武彦
前置審査		(74) 代理人	100108855
			弁理士 蔵田 昌俊
		(74) 代理人	100091351
			弁理士 河野 哲
		(74) 代理人	100088683
			弁理士 中村 誠

最終頁に続く

(54) 【発明の名称】 高速・高感度GPS受信器

(57) 【特許請求の範囲】

【請求項 1】

整合フィルタ回路であって、GPS（グローバルポジショニングシステム）信号のサンプルを受信するように動作可能な入力と、

複数のタップされた遅延出力を有し、前記入力に結合されたデータシフトレジスタと、

各々が前記データシフトレジスタの前記複数のタップされた遅延出力に結合された複数の整合フィルタチャネルであって、各整合フィルタチャネルは、GPS信号の前記サンプルに関して個々の整合フィルタリング操作を実行するとともに、各整合フィルタチャネルは個々の出力を提供する複数の整合フィルタチャネルと、を具備し、

各整合フィルタチャネルはさらに、整合フィルタ重みとして、疑似ランダム系列に対応する第1組の重み付き係数と、キャリア周波数系列に対応する第2組の重み付き係数を提供するように動作可能な整合フィルタを具備する整合フィルタ回路。

【請求項 2】

前記データシフトレジスタの長さは、前記複数の整合フィルタチャネルにおける各整合フィルタの長さに対応する請求項1に記載の整合フィルタ回路。

【請求項 3】

前記複数の整合フィルタチャネルの各整合フィルタチャネルはさらに、

所定の時間に渡って前記第2組の重み付き係数の1つまたはそれ以上の重み付き係数を変更すべく動作可能な第1の回路と、

前記整合フィルタリング動作に続いてGPS信号の前記サンプルに対するキャリア補正

を適用すべく補正可能な第2の回路と、を具備する請求項1に記載の整合フィルタ回路。

【請求項4】

前記データシフトレジスタは多元ビットシフトレジスタであり、入力量子化をもつ同相及び直交成分をシフトすることが可能である請求項1に記載の整合フィルタ回路。

【請求項5】

グローバルポジショニングシステム信号を獲得及び追跡する方法であって、
 グローバルポジショニングシステム信号のサンプルを受信し、
 シフトレジスタの複数のタップされた遅延出力を介して、グローバルポジショニングシステム(GPS)の前記サンプルを複数の整合フィルタチャンネルに供給し、
 前記複数の整合フィルタの各整合フィルタチャンネルにおける整合フィルタ重みとして、
 疑似ランダム系列に対応する第1組の重み付き係数と、キャリア周波数系列に対応する第2組の重み付き係数を提供すること、を具備する方法。

10

【請求項6】

前記シフトレジスタの長さは、前記複数の整合フィルタチャンネルにおける各整合フィルタの長さに対応する請求項5に記載の方法。

【発明の詳細な説明】

【0001】

(技術分野)

本発明は一般的にはグローバルポジショニングシステムの分野に関し、より特定的には、内蔵された高速・高感度受信器における受信信号と追跡信号に関する。

20

【0002】

(背景技術)

従来型のほとんどのグローバルポジショニングシステム(GPS)受信器は、Navstar衛星から送信された信号を獲得し、追跡し、復調するために直列相関器を利用している。送信された各GPS信号は直接シーケンスのスペクトル拡散信号である。この商業利用可能な信号は標準位置決めサービス(SSS)と関連した信号であり、1575.42MHzのキャリアに載せられた毎秒1.023Mチップの速度の直接シーケンスの二相拡散信号を利用している。疑似ランダム雑音(PN)シーケンス長は1023チップであり、これは1ミリ秒の期間に相当する。衛星は各々が互いに異なったPNコード(ゴールドコード)を送信するが、このコードによって、複数の衛星から同時に信号を送信し、また、受信器で同時に受信でき、しかも互いの干渉はほとんどない。加えて、各信号に重畳されたデータは、PNフレームの開始と整合したビット境界を持つ二相PSK(BPSK)データであり；1データビット周期(20ミリ秒)に20個のPNフレームが発生する。

30

【0003】

GPS受信器の主要な目的はPNコードの到達時間を決定することである。これは(各受信信号毎に)、ローカルで発生されたPN基準を受信信号と比較して、ローカル基準を、それが受信信号と時間整合するまで時間的に「滑らせる」ことによって遂行される。この2つの信号は、相関プロセスとして知られる乗算と積分から成るプロセスによって互いに比較される。この2つの信号を時間整合させると、大きな出力が結果として得られる。標準のGPS受信器で使用される一般的な直列相関器は、ローカル受信信号と、所与の時間に1回オフセットされた受信信号と、を比較する。このような比較が半チップ時間間隔毎に実行されると、1つのPNエポックを完全に探索するには2046回の比較(又は試験)が必要である。このような探索を実行するには複数個の衛星が視野に存在しなければならない。加えて、受信信号周波数の誤差のためしばしば、様々な仮説の信号周波数に対して追加の探索を実行する必要がある。この探索に必要な時間は、特に入力信号対雑音比が低い状況では非常に長くなる。従来型のGPS受信器は並列に動作する相関器を複数個利用して、獲得プロセスをスピードアップしている。それでもなお、探索・獲得プロセスは、特に受信信号対雑音比が低い場合には非常に時間がかかる。

40

【0004】

したがって、現行の従来型GPS受信器の獲得速度と感度を改善するハードウェアアーキ

50

テクチャを提供するのが望ましい。このようなアーキテクチャによって受信器は、入力信号対雑音比が非常に低い場合でも動作することが可能である。さらに、獲得手順の後でこのような信号を追跡する、受信されたGPS信号の獲得と追跡の双方にハードウェア全体を用いる方法を内蔵するのが望ましい。

【0005】

(発明の開示)

関連出願へのクロスリファレンス

本出願は、同じ発明者であるクラスナー(Norman F. Krasner)によって1997年2月1日に提出され本発明の譲受人に譲受された「高速・高感度GPS受信器」という題名の、暫定米国特許出願第06/037,904号の部分継続出願である。

10

【0006】

本発明は、高獲得速度と高感度でグローバルポジショニングシステム信号を獲得して追跡する方法と装置を開示する。本発明による方法では、第1の疑似ランダム雑音整合フィルタ動作がグローバルポジショニングシステム信号の現行のサンプルに対して実行されて現行の整合したフィルタの結果を提供する。この現行整合フィルタ結果は次に、グローバルポジショニングシステム信号の先行サンプルから得られた先行の整合したフィルタ結果と共に蓄積されて、蓄積された整合フィルタ結果となる。

【0007】

本発明の1つの実施形態では、整合フィルタと検出回路は事前検出ループ積分器と事後検出ループ積分器と合成される。これらのループ積分器によって、受信されたグローバルポジショニングシステム信号を含んだ複数フレームのデータを獲得して追跡することが可能となる。この結果、高速獲得という性能と高感度が組み合わせられる。整合したフィルタを実現する効率的な手段を開示する。

20

【0008】

本発明の他の特徴は添付図面を以下の詳細な説明から明らかであろう。

【0009】

(詳細な説明)

高速捕捉高感度受信機を通るグローバルポジショニングシステム信号を受信する方法および装置が記載されている。下記の説明において、説明のために、多数の特定の詳細は、本発明の完全な理解を行うために詳述される。しかしながら、本発明が、これらの特定の詳記なしで実施されてもよいことは当業者に明らかである。他の例では、周知の構造および装置は説明を容易にするためにブロック図形式で示されている。

30

【0010】

グローバルポジショニングシステム(GPS)受信機は、軌道飛行しているGPS衛星から送信されるGPS信号を受信し、受信信号と内部発生信号との間の時間ずれを比較することによって適切なコードの到達時間を決定する。信号比較は、受信信号および発生信号を乗算し、積分することを必要とする相関処理で実行される。共通GPS受信機で使用される典型的な従来技術の直列相関器回路が図1に示されている。相関器100は、入力GPS信号102を受信し、乗算器104で、受信信号102をPN発生器110によって発生された内部発生PNコードと結合する。次に、絶対値を2乗する(あるいは他の検出)演算106は、累積された結合信号のサンプルセットで実行される。マイクロコントローラ108は、PN発生器110によって発生されたPNチップの順序づけを制御する。相関器100のシステムによれば、受信信号102は、一度に1時間オフセット長いシーケンスのPNチップに比較されるので、1PNフレームに対応する全てのオフセットにわたって検索するのに非常に長い時間を必要とする。

40

【0011】

(捕捉回路)

本発明の一実施形態によるGPS受信機で使用するための改良された捕捉回路は、GPS信号の敏捷な捕捉および高感度を得るように前処理機能および後処理機能とともに1つあ

50

るいはそれ以上の整合フィルタを使用する。特に、受信機が低信号対雑音比環境で作動できる後整合フィルタループ積分器（「くし形フィルタ」とも呼ばれる）は、非常に高い感度を得るのに必要な積分を行う。図2は、複数の入力チャネルのための別個の捕捉回路を備えているGPS入力信号捕捉回路200を示している。GPS捕捉回路の単一チャネル201のための捕捉回路のブロック図が本発明の1つの態様により示されている。

【0012】

入力ベースバンド信号202は、捕捉回路200内のいくつかの整合フィルタ204に並列に供給される。入力ベースバンド信号202は、別個の同相（I）分および直角（Q）分で構成されている。各チャネル内のフィルタの各々のタップは、時間がひっくり返される同じあるいは異なるPN送信波形表示をサンプリングされるように配置されている。通常、入力サンプルレートはチップレートの倍数であるので、一般的には整合フィルタの1023Mタップがある。ここでは、Mは小さい整数であり、一般的には2である。入力信号が所与の整合フィルタに整合された送信波形を含む場合、その出力はほぼ1チップ持続時間の狭いスパイクを含む。1スパイクは、各フレーム期間に対して生じ、到達時間情報、すなわちモジュロ1PNフレーム期間を生じる。この信号は示された直角位相であるので、スパイクは実際複素数である。その極性は、送信データストリームに従ってデータボー境界で同相で反転する。さらに、位相角は、受信信号搬送波周波数と局部的に発生された周波数との間の小さい周波数差のために時間をゆっくりと進めてもよいしあるいは遅らしてもよい。

【0013】

信号が例えば、木あるいは建物のような物体による妨害のために非常に弱い場合、これらのスパイクの各々は、雑音によっておおい隠されるかもしれないので、到達時間測定のために直接使えない。スパイクのエネルギーを増大するために、整合フィルタの出力は、今述べた変動する位相角を取り除くために2乗検波動作あるいは他の検波動作206を介して検出されてもよい。次に、1PNフレームからのエネルギーは、遅延線積分器210を通して前のフレームのエネルギーに加えられる。1PNフレームの遅延に関しては、前のフレームからのスパイクは、正確に1PNフレームだけ遅延されるので、このエネルギーは、次のフレームのスパイクがまさに遅延線211に丁度入るときに遅延線211を出る。次に、2つのスパイクは、より強いスパイクを生じるように加算回路208によって一

緒に加えられる。雑音のランダム部は、ばらばらに加えられる（DCレベルは増加される）ので、加算されたフレーム数の平方根としてのみ増大する。雑音に関連したDCレベルは、積分器出力で平均化処理によって決定され、この最終出力から減算されてもよい。これは適切な検出閾値の決定を容易にする。

【0014】

図2に示されるように、ループ積分器210からのフィードバックは1でなく、その代わりに $1 - e$ であり、ここで e は1に比べて小さい数である。ループ積分器210は、実際は、実行する意味で、およそ $1/e$ に等しい多数のフレームを平均化する「漏れやすい」加算回路の役目をこのように効果的に果たす。本発明の他の実施形態では、遅延・減算回路が後に続く1のフィードバックを有するループ積分器210が使用されてもよい。この場合、遅延は $M T_f$ に等しくセットされる。これは、最後のMフレームを一緒に直接加える「ボックスカー」式フィルタを実施する。M個のフレームのデータを収納するのに必要な記憶装置は簡素である。

【0015】

捕捉回路200のさらにもう一つの実施形態では、ループ積分器210は、1のフィードバックを使用し、あらゆるM個のフレームの後、ゲート212を通るフィードバックをゲート出力することによってM個のフレームのデータを繰り返して加算する。このように、ループ積分器の出力は、第M番目のフレーム毎にだけ有効出力（すなわちM個のフレームのデータを示す有効出力）を有する。多数の例では、この更新周波数は捕捉のために許容し得る。

10

20

30

40

50

【 0 0 1 6 】

捕捉回路 2 0 0 のループ積分器 2 1 0 内の遅延線回路 2 1 1 は、回路を通る信号の伝搬を遅延するためにシフトレジスタを使用して実行されてもよい。一方、シフトレジスタの代わりにランダムアクセスメモリ（単一ポートあるいはデュアルポートのいずれか）が使用されてもよい。この場合、メモリは、ロードされ、ループ積分機能でシフトレジスタの動作をエミュレートする方法でアクセスされる。

【 0 0 1 7 】

図 3 は、捕捉回路 2 0 0 の単一捕捉回路 2 0 1 内のいろいろの処理点の信号波形を示している。図示する目的のために、図 3 は、通常の GPS 信号におけるように 1 0 2 3 の代わりに PN フレーム当たり 7 個のチップだけを有する簡略 PN 信号を示している。図 3 の波形の範囲は、ビット当たり 4 つの PN フレーム 3 0 2 を有する 3 つのデータビット 3 0 4、3 0 6、3 0 8 に対して拡張する。簡単にするために、雑音は全然示されていないくて、同相チャンネル範囲だけが示されている。ループフィルタ 2 1 0 が 1 のフィードバックを使用することも考えられる。ベースバンド PF 信号 3 1 0 波形は、捕捉回路 2 0 0 に入力される代表的な I / Q 入力信号 2 0 2 を示している。整合フィルタ波形 3 1 2 後の出力は、I / Q 入力信号 2 0 2 が整合フィルタ 2 0 4 によって処理された後の信号波形を示している。整合フィルタ 2 0 4 から、この信号は、2 乗波形 3 1 4 後の出力を発生する絶対値 2 乗回路 2 0 6 に伝搬される。絶対値 2 乗回路 2 0 6 から、この信号は、ループ積分波形 3 1 6 後の出力を発生するループ積分器 2 1 0 に伝搬される。ループ積分波形 3 1 6 後の出力は、2 乗検波器の動作およびループ積分器 2 1 0 を通る反復伝搬により時間とともに増加する信号ピーク振幅を示している。図 3 は、ループ積分波形 3 1 6 後の出力に重ね合わされた検出閾値レベルも示している。検出閾値レベルは、捕捉回路 2 0 0 の閾値比較器 2 1 4 によって設定された閾値信号レベルを示している。

【 0 0 1 8 】

信号のベースラインも時間とともに増大するけれども、その DC 成分は出力を平均化することによって容易に取り除かれる。ピークの幅は全フレーム期間に対して小さいので、平均値のこのピークの影響は実際の GPS 信号に対して小さい。ピークの位置は受信 GPS 信号モジュロ 1 フレーム期間の到達時間を与えることに注目すべきである。図 3 の波形に対する振幅スケールは必ずしも互いに対してスケールされないことも注目すべきである。

【 0 0 1 9 】

本発明による単一チャンネル GPS の捕捉の他の実施形態は図 4 に示されている。図 4 の捕捉回路 4 0 0 は、図 2 の単一チャンネル捕捉と同様な単一チャンネル捕捉であるが、付加処理素子を含む単一チャンネル捕捉である。これらの付加素子は、ドップラーおよび LO 周波数オフセットを補償するデジタル変換回路 4 0 4 と、ドップラーおよび LO サンプルレートオフセットを補償するデジタルリサンブラ 4 0 6 と、事前検出ループフィルタ 4 1 0 とを含んでいる。

【 0 0 2 0 】

図 4 に関しては、本発明の一態様による信号トラッキングの処理およびデータ復調が記載されている。デジタル周波数変換 4 0 4 回路は、単に I / Q 入力信号 4 0 2 を式 $e^{x p (-j 2 \pi n f_d T_s)}$ の指数関数と乗算する。ここで、 f_d は、結合ドップラーおよび LO 周波数オフセット、 T_s はサンプル期間であり、 n は実行時間インデックスである。この補償は、残留信号周波数誤差が PN フレームレート (1 k H z) よりも非常に小さい。特に、周波数オフセットの効果は、 $|\sin(\pi f_d T_s)|$ に等しい量だけ整合フィルタ 4 0 8 出力信号の振幅を減らすことにある。例えば、 $f_d = 1 / T_s$ である場合、整合フィルタからの信号の振幅はゼロである。

【 0 0 2 1 】

ドップラーシフトの結果として時間を「伸ばすか」あるいは「収縮する」受信 I / Q 入力信号 4 0 2 から生じる小さい誤差を補正するドップラーサンプルレート補正信号 4 3 0 は、デジタルリサンブラ 4 0 6 に入力される。例えば、 $2 \mu s e c / s e c$ のドップラー誤差 (GPS 衛星の観測されたドップラーの範囲内で十分である) は 1 秒間にわたって 2

10

20

30

40

50

つのチップの時間ずれを示している。後の時間での検出スパイクは初期の時間での検出スパイクと整列しないので、このような時間ずれは、ループ積分数を制限し、したがって、処理利得は、増加された積分時間に関して一様にする（あるいは実際には減少される）。さらに、ループ積分器からの相関ピークは広くなり、測定された到達時間の誤差（すなわち「擬似範囲」）の一因となる。

【0022】

デジタルリサンブラ回路406は、特定サンプルレート補正によって与えられるサンプリング例に従ってサンプリング例で元のサンプル点間にある新しいデータサンプルを計算するために捕捉回路400に供給されたデータを利用する。例えば、回路400に供給されたサンプルレートがチップ当たり2個のサンプルであり、所望のサンプルレートはチップ当たり(2-d)個のサンプルである場合、新しいサンプル間隔は、 $T_c / (2 - d)$ に等しいので、新しいサンプルは元のデータの対応する時間後多数の位置でとられる。結局は、ずれは $T_c / 2$ 、すなわち1つの全サンプル期間に等しい。これは、回路400から1サンプルクロックを減らすことによって迅速に処理される。デジタルリサンプリングは、デジタル端数補間と呼ばれる処理によって行われる。その最も簡単な形態では、関心のある新しいサンプル時間の位置についてのいくつかのサンプルは、適切な時間に信号値を計算する多項式適合度あるいはスプライン適合度のような適切な補間に供給される。

10

【0023】

回路400の他の実施形態では、デジタルリサンブラ406は省略され、時間にわたる小さい追加遅延を効果的に含む新しい係数を有する整合フィルタを絶えず再ロードする処理と交換される。したがって、デジタルリサンブラ406は、これらのフィルタ重みで遅延動作を行うように整合フィルタのフィルタ重みの更新と置き換えられてもよい。この方法は、正確に実行するために各々1ビット以上のサイズのフィルタ係数を必要とするので、複雑さを回路に加える。しかしながら、整合フィルタの係数を左右に1桁移動させることはサンプルを減らすあるいは加えるための代替である。

20

【0024】

捕捉回路400は2つのループ積分器回路を含んでいる。事前検出積分器回路410は検出動作よりも前に使用され、事後検出ループ積分器回路420は検出動作416後に使用される。双対ループ積分器回路は、データ期間が20PNフレームに等しいという事実を利用する。したがって、PN信号は、存在するデータが信号の極性を反転する前に数回繰り返す。したがって、ドップラー補正が適切である場合、整合フィルタ動作を実行する前後いずれかに一緒にPNフレームを連続して付加できる。データ極性反転が悪化する性能を生じる前に、はっきりと最大20のこのようなフレームだけを付加できる。連続した積分は、2乗動作416を実行する前にスパイクの位置で信号対雑音比を増大するので、このような連続した加算は連続しない（擬似検出）積分の代わりに改良された感度をもたらす。

30

【0025】

図5は、回路400内のいろいろの処理点の信号波形を示している。図示する目的のために、図4は、通常のGPS信号におけるように1023の代わりにPNフレーム当たり7つのチップだけを有する簡略PN信号を示している。図4の波形の範囲は、ビット当たり4つのPNフレーム502を有する3つのデータビット504、506、508に対して拡張する。簡単にするために、雑音は全然示されなくて、同相チャネルに対する信号だけが示される。事前ループフィルタ410および事後検出ループフィルタ420の両方が1のフィードバックを使用することも考えられる。事前ループフィルタ410は実行する意味で最後の4つのフレームを累積すると思われる。

40

【0026】

ベースバンドPN信号510は、捕捉回路400に入力される代表的なI/Q入力信号402を示している。整合フィルタ波形512後の出力は、I/Q入力信号402が整合フィルタ408によって処理された後の信号波形を示している。整合フィルタ408から、

50

この信号は事前検出ループフィルタ波形514後の出力を発生する事前検出ループフィルタ410を通して伝搬される。この信号は、次に2乗動作波形516後の出力を発生する2乗回路416に入力される。2乗回路416から、この信号はループ積分波形518後の出力を発生する事後検出ループ積分器420に伝搬される。ループ積分波形518後の出力は、2乗検波器の動作およびループ積分器420を通る反復伝搬により時間とともに増加する信号ピーク振幅を示している。図5は、ループ積分波形518後の出力に重ね合わされた検出閾値レベルも示している。検出閾値レベルは、捕捉回路400の閾値比較器426によってセットされる閾値信号レベルを示している。ループ積分波形518後の出力のピークは、図3に示されるように単ループ積分回路200に対して増加するので、直線的に増加しないことに注目すべきである。しかしながら、事前検出フィルタメモリに対応する第4のピーク毎の振幅はほぼ直線的に増加する。図3のように、図5の波形に対する振幅スケールは必ずしも互いに対してスケールされないことにさらに注目すべきである。

10

【0027】

捕捉回路400の動作に関連したいろいろのパラメータに対する入力対出力信号雑音比の解析は下記の式にもたらず。

【0028】

$$(S/N)_{out} = L(S/N)_i^2 \times F \times n_{postd} \times n_{pred} / (1/(F \times n_{pred}) + 2(S/N)_i)$$

上記の式では、変数は下記の値を有する。

【0029】

$$L = L_{dopp} \times L_{data}$$

$$L_{dopp} = \text{sinc}^2(\text{freq_offset} \times n_{pred} \times 0.001) L_{data}$$

$$L_{data} = (1 - 0.315 \times n_{pred} / 20)^2$$

上記の式では、変数は下記の意味を有する。

【0030】

n_{pred} : 加算される事前検出フレーム数

n_{postd} : 加算された独立した事後検出フレームの数 = 全数フレーム / n_{pred}

F : 1023であるようにとられるPNフレーム当たりの独立したサンプル数

L_{dopp} : ドップラーの誤差による損失

L_{data} : 連続した積分を低下させるデータ遷移による損失

freq_offset : 受信信号と受信機の推定値との間のキャリア周波数誤差 (局部発振器およびドップラー誤差を含む)

上記の式では、 $(S/N)_{out}$ は、平均二乗背景雑音パワーで割られたピーク出力信号パワーであり、 $(S/N)_i$ は、チップレート(およそ1MHz)に等しいバンド幅で測定された平均雑音パワーで割られた平均信号パワーである。 $(n_{pred} \times n_{postd})$ は積分されるPNフレームの全数に等しいことに注目。したがって、上記の式は、最大出力SNR(通常、十分な検出可能性および低い誤った検出レートに対して約15dB、すなわち約30倍を越えるべきである)最大出力SNRを得るためにパラメータ n_{postd} および n_{pred} (図4のMおよびN)を選択するために使用できる。いくつかの場合、ドップラー誤差が大きいかもしいかな、検出が生じるまで、マイクロコントローラ428から出力であるドップラー制御線をゆっくりと進むかあるいは同調できる。

20

30

40

【0031】

図4の捕捉回路400はレジスタバンク418も含む。レジスタバンク418は、事後検出ループ積分器420あるいは事前検出ループ積分器410のいずれかからデータを受信できる。事後ループ積分器420からの事後データは捕捉ノードに対応する。信号トラッキングおよび復調中、GPS受信機は、キャリア周波数および位相、ならびにPNコード位相を追跡し、50ボーデータメッセージを復調する。これは、信号ピークでおよび信号ピークの近くの整合フィルタからのIサンプルおよびQサンプルを使用することによって行われる。この場合、事前検出ループ積分器410は、およそ10フレームのデータ(すなわち、1/2ビット期間)を有効的に連続して付加し、ピークでおよびピークの近くに

50

この結果をレジスタバンクに送信する。すなわち、典型的な更新レートは100個の更新/秒である。マイクロプロセッサは、これらの結果を読み出し、キャリア、コードおよびビットのトラッキンググループをソフトウェアで実行し、制御信号（例えば、マイクロコントローラ428から）を送信し、適切なトラッキングを保持する。このようなトラッキンググループの設計は当業者に周知である。図4に示された2つの代わりに1つのループ積分器だけを使用できることに注目。単一ループ積分器は捕捉あるいはトラッキングのいずれかの目的に役立つ。しかしながら、この状況では、捕捉中事前積分が全然ないし、トラッキング中事後積分が全然ない。しかしながら、マイクロプロセッサはトラッキング中事後検出積分を実行できた。

【0032】

整合フィルタ

図6は、本発明の一実施形態による捕捉回路400の整合フィルタ408の詳細図を示している。整合フィルタ408は、重み付けタップ付遅延線構造を利用する。フィルタ408は2つの別個のセクションに分割される。一方のセクションは個別チップの時間波形に整合されるチップ整合フィルタ604を含む。チップ整合フィルタ604は、擬似ランダム信号パターンの実際のパターンに整合されるタップ付フィルタ608が後に続く。フィルタをこのようにばらばらにすることによって、タップ付フィルタは±1の値だけとるタップを含み、さらに、あらゆる他のタップはゼロに設定されてもよい。図6に例証された整合フィルタでは、タップ付フィルタ608に供給されたサンプルレートは、ダウンサンブラ606によって発生されるようにチップ当たり2個のサンプルである。

【0033】

タップ付フィルタ608は加算器ツリー610および乗算器612も含んでいる。図6のシステムでは、加算器ツリー610は、加算を完了するために約512の加算器を必要とする。この例では、加算器のサイズは、qからq+10ビットまでの範囲に及び、qは入力量子化（一般的には2~4ビットのIおよびQ）である。生じる複雑さは、乗算器612からの出力の連続セットを加算する高速アキュムレータのセットを使用することによって大いに減少することができる。例えば、1つのアキュムレータは、乗算器w1~w16の出力を加算でき、第2のアキュムレータは、乗算器w17~32等からの出力を加算できる。これは図8および図9に示されている。アキュムレータを使用する簡単な方式は、その入力がレジスタG1~G16（図9に示されている）の各々に接続されている16:1のマルチプレクサを使用し、これらのレジスタの出力を順に選択し、これらを累算する。いくつかの場合、これは大きなゲートカウントを生じる。

【0034】

図8は、16タップの連続グループに対して重み付けおよび加算を行う一連の16タップフィルタ/アキュムレータ710を示している。同じ構造706および712はこれらの要素710の出力の加算を実行する。

【0035】

図9はフィルタ/アキュムレータ710の詳細をさらに示している。図9の回路は、各々がデータを重み乗算器およびアキュムレータに供給するように2つのループに配置されている2つのシフトレジスタ802、804を含む一連のサブブロックを使用する。サブブロック802はマルチプレクサ806を含み、サブブロック804はマルチプレクサ808を含む。いくつかの実行で真のゲート集中システムを生じるこの配置は、データを選択するために16:1マルチプレクサのセットを有する要件を避ける。2046MHzクロックサイクル中、シフトレジスタは1回右シフトされ、データの価値がある16のレジスタに対応するフィルタリング動作はこのマスタクロックの16倍の速度のクロックを使用して完了されるように15回循環シフトされる。サブブロック802およびサブブロック804を含むシフトレジスタは、偶数番号および奇数番号のデータサンプルに対応する。上部半分のサブブロック802は、1つの2.046MHzサイクル中処理され、下部、サブブロック804は次の2.046MHzサイクル中に処理される。この双対ブロック構造は、タップレジスタ608のレジスタ半分だけがどんな時にも加算器ツリー610に

10

20

30

40

50

接続されるという事実を利用する。

【0036】

回路800内の2つのシフトレジスタの動作は下記のとおりである。偶数の2MHzのf₀クロック境界で、マルチプレクサ806は「A」位置にあり、マルチプレクサ810は「A」位置にあり、レジスタG16はタップ重み814と乗算され、アキュムレータ812に記憶され、全「G」レジスタは右シフトする。レジスタG16からのデータは次のブロックのレジスタG1に供給される。マルチプレクサ806は、そのとき「B」位置にあり、レジスタG2～G16の上部セット802のデータは、循環シフトされ、タップ重み814と乗算され、アキュムレータ812に累算される。奇数の2MHzのf₀クロック境界で、乗算器808は「A」位置にあり、乗算器810は「B」位置にあり、レジスタH16はタップ重み814と乗算され、アキュムレータ812に記憶され、全「H」レジスタは右シフトする。レジスタH16からのデータは次のブロックのレジスタH1（図示せず）に供給される。マルチプレクサ808はそのとき「B」位置にあり、レジスタH2～H16の下部セット804のデータは、循環シフトされ、タップ重み814と乗算され、アキュムレータ812に累算される。それからこの処理は繰り返す。

10

【0037】

タップに対する重み値はシフトレジスタ814を通してシフト入力される。重み値がシフト入力されるので、重み値は、乗算器816で、アキュムレータ812への入力より前にマルチプレクサ810からの出力と結合される。重み値は+/-1であるので、マルチプレクサ816は選択可能なインバータの役目を果たす。このシフトレジスタは長い32段である。それはf₀クロックサイクル当たり16回シフトする。

20

【0038】

図8に関して、フィルタの入力レートはおよそ2.046MHzであると仮定される。この入力レートに関しては、累算レートは、低コストの集積回路技術の能力の範囲内で適切であるおよそ32.736MHzである。したがって、図8のブロック702の上部列（「16タップフィルタ/アキュムレータ」と示される）として示されるタップフィルタ608の主処理は、各々がサイズq+4ビットの64のこのようなアキュムレータによって実行される。q=4の場合、これは、複雑さで2つの16×16の乗算器（アキュムレータの一部であるレジスタを含まない）に等しいおよそ512の全加算器に対応する。したがって、1つのIおよび1つのQの整合フィルタチャネルは、およそ4つの16×16の乗算器のゲートの複雑さ+およそ17500の多数の記憶ビットのサイズ（4ビットのIおよびQ量子化）を有する。次に、この数は使用される整合フィルタチャネル数によって乗算される。もちろん、アキュムレータは高速レートで実行される場合、必要とされるゲート数はさらに減少することができる。

30

【0039】

上記の例のための図8の64のアキュムレータ702の出力は2.046MHzのレートでダンプされる。これらの信号は64のレジスタのセットに入ることができ、再び4つのセットの16のレジスタとして編成される。これらの動作はブロック712によって実行される。ダンプレートは32.736MHzであるので、16のレジスタの各グループの出力は、図9と同様な構造（1にセットされるタップ重みを有する）によって累算できる。4つのこのようなアキュムレータが必要とされる。これに続くことは、16のタップアキュムレータと同様である4つのタップアキュムレータ706であり得るが、この装置の1/4のクロックレートを使用し、16の代わりに長さ4のシフトレジスタを有する。したがって、加算を完了するのに必要なハードウェアが最初の64のフィルタ/累算動作のセットを実行するのに必要なハードウェアよりも約10%だけ大きいことに注目すべきである。1つのチップレベル整合フィルタ604だけが全てのこのようなPNレベル整合フィルタに役立つために使用される必要があることに注目。

40

【0040】

本発明の他の実施形態では、整合フィルタは、高速フーリエ変換（FFT）アルゴリズムを実行する回路によって実現されてもよい。この場合、捕捉回路400のタップ付遅延線

50

フィルタ408は高速畳み込みのためのFFT動作を実行する。FFT回路がタップ付遅延線フィルタ608に取って代わると理解すべきである図6に関して、FFT動作は、信号データ602および重みベクトル612で実行される。次に、2つは一緒に乗算され、この結果は、当業者にもまた理解されるように循環畳み込みを計算するために逆変換される。この一連の動作は各PNフレームに対して実行されてもよく、生じるデータは、累算され、素子410、416、および420によって検出されてもよい。

【0041】

循環畳み込みの代わりに、他の方式は「重なり加算」あるいは「重なりセーブ」動作を実行することにある。これらの動作は当業者に公知であり、より複雑な処理という犠牲を払って循環畳み込みを避ける。しかしながら、この他の方式は、改良された機能を生じ得る。他の高速畳み込み方法は当該技術にも存在する。例えば、1982年、ニューヨーク市のSpringer Verlag社発行のH. J. Nusbaumer著の「高速フーリエ変換および畳み込みアルゴリズム」で論議されているこれらの方法は本発明のフィルタ実装の代用でも利用されてもよい。

10

【0042】

本発明のさらに他の実施形態では、捕捉回路400の整合フィルタ408はループ400の連続積分動作と交換されてもよい。整合フィルタ動作および連続積分動作の両方は線形時間不変フィルタリング機能であり、このような交換は複合機能の同一出力を生じ、十分正確な数値精度をとることは周知である。これらの動作の交換は、各動作を実行するために使用された正確な方法を左右するハードウェアの減少を生じ得る（例えば、FFT整合フィルタ対タップ付遅延線合計回路網）。

20

【0043】

さらにもう一つの実施形態では、2乗動作206および214は、この回路に伝送された累算信号から信号位相を除去する平方根動作あるいは他の非線形検出動作と取り換えられてもよい。

【0044】

削減された複雑さの整合フィルタ

前述の議論では、整合フィルタ408は、GPSフレームの全てのPNチップに対応するサンプル値の各々（1023チップ、一般的にはチップ当たり2サンプルで2046個のサンプル値）を連続して計算した。しかしながら、整合フィルタの複雑さを減らし、本発明の長所をなお保持することができる。

30

【0045】

整合フィルタ部の複雑さを減らす1つの方法は、出力を連続して供給する整合フィルタを使用することにあるが、出力の長さ（すなわち、インパルス応答持続時間）は全PNシーケンスよりも小さい。一実施形態によれば、図6の整合フィルタ408は構造的に簡略化される。例えば、シフトレジスタ614は、全2045レジスタの代わりに127個のレジスタだけを使用でき、重み構造612は、全1023重みの代わりに64の重みを使用できる。これは、16倍だけ整合フィルタ408の複雑さの減少を生じる。本実施形態では、加算器ツリー610は、シフトレジスタおよび重み構造の減少されたスケールに合うようにも減少される。

40

【0046】

この減少された構造複雑さの方法による整合フィルタは、出力データワード当たりの全積分時間は全PNフレームよりも少ないので、削減されたシステム感度を生じる。しかしながら、このフィルタは、PNフレーム毎に1回ピークを発生することが保証され、他の方法よりも優れている捕捉速度の性能もある。シフトレジスタ、重み構造、および明確に示されたこれら以外の整合フィルタ408の加算器ツリーのスケール減少は可能であり、適当に変更された性能特性を生じる。図7は、本発明の他の実施形態による削減された複雑さの整合フィルタを示している。整合フィルタシステム640は、PNフレーム当たり可能な出力の何分の一かを生じるが、PNフレーム長さとは有効的に同じ整合フィルタの長さを有する。例えば、これは、PNフレーム当たり2046の中の64の連続クロックの各

50

々に対する出力を生じるフィルタを構成するのに相当する。各出力は可能性のある擬似範囲を示している。

【 0 0 4 7 】

整合フィルタ 6 2 0 は、 P N フレーム長さに等しい長さを有する通常の整合フィルタ 4 0 8 と同じ感度を有する。しかしながら、このフィルタはフレーム当たり全出力数の何分の一かだけを生じるので、各フレーム当たりピークを発生するその確率は P N フレーム長さで割られた発生された出力数の比である。 1 0 0 % 確率の捕捉を得るために、発生された出力は、 1 P N フレームに対応する時間オフセットの全範囲にわたり「段をつけられ」なければならない。例えば、上記に示された例に対しては、 6 4 の出力が P N フレーム当たり 2 0 4 6 クロックの全部の中から供給される場合、全 P N 範囲をカバーするのに必要な 2 0 4 6 / 6 4 あるいは 3 2 ステップがある。この他の実施形態による整合フィルタは、上記に開示された減少された複雑さの整合フィルタ方法よりも感度において優れている。

10

【 0 0 4 8 】

整合フィルタシステム 6 4 0 は、 P N フレーム当たり可能な出力の部分集合を生じる整合フィルタ 6 2 0 を含んでいる。特に、図示された構造は、長さ 1 0 2 3 の P N フレーム当たり 3 2 の出力を発生する。下記の論議を明らかにするために、サンプルレートが、チップ当たり 1 サンプル、すなわち（標準位置決めサービス G P S を使用する C / A コードに対して） 1 . 0 2 3 M サンプル / 秒であると仮定される。さらに明らかにするために、図 7 は、一度に 3 2 のデータサンプルを処理できる単一整合フィルタ 6 2 0 を示している。このフィルタは、より大きい長さ、特に長さ 1 0 2 3 の 1 つを有するフィルタを構成するようにループ積分器 6 3 0 で増大できる。

20

【 0 0 4 9 】

下記の論議において、シフトレジスタ 6 2 2 の素子および重み構造 6 2 4 が特定されるが典型的な値を特定の時間に割り当てられる図 7 の参照が行われる。時間 0 (t = 0) で、レジスタ R 1 ~ R 3 2 のデータサンプルは、それぞれ x (3 2)、 x (3 1)、 . . . x (1) であり、ここで、 x (1) は時間における第 1 の入力データサンプル、 x (2) は時間における第 2 のデータサンプルであり、以下同様である。 t = 0 で、フィルタ構造 6 2 0 は、結果 x (1) w 1 0 2 3 + x (2) w (1 0 2 2) + . . . + x (3 1) w (9 9 2) を生じる。同様に、時間 t = 1 ~ t = 3 1 で、フィルタ重み 6 2 4 は同じままであるが、データは 1 桁シフトされ、同じ計算が生じる。次に、下記のデータは、整合フィルタから出力され、第 1 の 3 2 のクロックサイクルの間ループ積分器 6 3 0 に記憶される（各ラインは 1 つの連続出力データサンプルを示している）。

30

【 0 0 5 0 】

ブロック 1 整合フィルタ計算

$$\begin{aligned}
& x(1)w(1023)+x(2)w(1022)+\dots+x(32)w(992) \\
& x(2)w(1023)+x(3)w(1022)+\dots+x(33)w(992) \\
& \quad \cdot \\
& \quad \cdot \\
& \quad \cdot \\
& x(32)w(1023)+x(33)w(1022)+\dots+x(63)w(992)
\end{aligned}$$

40

この時に、 3 2 のサンプルが処理された後、重みは、そのときその元の値よりも小さい指数（すなわち、 w (9 9 1) . . . w (9 6 0) ）を有する重みと取り換えられ、整合フィルタは次の 3 2 のサンプルに対する結果を生じる（時間 t = 3 2 ~ t = 6 3 ）。

【 0 0 5 1 】

ブロック 2 整合フィルタ計算

$$\begin{aligned}
& x(33)w(991)+x(34)w(990)+\dots+x(64)w(960) \\
& x(34)w(991)+x(35)w(1022)+\dots+x(65)w(960) \\
& \quad \cdot \\
& \quad \cdot \\
& \quad \cdot
\end{aligned}$$

$$x(64)w(991)+x(65)w(990)+\dots+x(95)w(960)$$

しかしながら、ループ積分器 6 3 0 の効果は、上記の 2 つのアレイの対応する行を一緒に加えることにあり、それによってその記憶レジスタ内に時間 (t = 3 2 から t = 6 3) の各々に対する全結果を生じる。

【 0 0 5 2 】

ブロック 2 ループ積分器出力

$$\begin{aligned}
& x(1)w(1023)+x(2)w(1022)+\dots+x(64)w(960) \\
& x(2)w(1023)+x(3)w(1022)+\dots+x(65)w(960) \\
& \quad \cdot \\
& \quad \cdot \\
& \quad \cdot
\end{aligned}$$

$$x(32)w(1023)+x(33)w(1022)+\dots+x(95)w(960)$$

この後のアレイの各行は、出力時間 t = 0、1、. . . 3 1 に対応する長さ 6 4 の整合フィルタに対して発生された各行と同じである。したがって、ループフィルタは、整合フィルタがより長い長さ整合フィルタの役目を果たすことができるように必要とされる機能を実行する。同様に、あらゆる付加的 3 2 のサンプルの後、新しい重みのセットは前のセットよりも小さい値 3 2 の指数とともに導入される。上記の解析は利用され、あらゆる付加的 3 2 のサンプル後のループ積分器の出力は、いっそう長い整合フィルタのために生じる時間 t = 0 ~ t = 3 1 のフィルタ出力を示している。3 2 のこのような期間の後、整合フィルタ 6 2 0 によって発生されたデータセットは下記のとおりである。

【 0 0 5 3 】

ブロック 3 2 整合フィルタ計算

$$\begin{aligned}
& x(993)w(31)+x(994)w(30)+\dots+x(1024)w(0) \\
& x(994)w(31)+x(995)w(30)+\dots+x(1025)w(0) \\
& \quad \cdot \\
& \quad \cdot \\
& \quad \cdot
\end{aligned}$$

$$x(1024)w(31)+x(1025)w(30)+\dots+x(1055)w(0)$$

このデータは、動作を完了するために前のデータに付加される。ループ積分器 6 3 0 がこの最終ブロックで更新される度に、その内容は他のバッファに送ることができる。次の時間にループ積分器 6 3 0 は更新され、数フレームにわたって積分したくない場合、その最初の状態はゼロにセットできる。

【 0 0 5 4 】

上記の例の方法に関連した 1 つの欠点は、PN フレーム当たり 1 0 2 3 の重みだけがあるのでサイズ w (0) の重みが全然ないことである (サンプルレートは PN 長さに対応する場合) 。しかしながら、w (0) が w (1 0 2 3) にセットされるならば、1 0 2 4 の適切なフィルタ長さは効率的に生成される。この方式は PN 信号の周期性を利用する。

【 0 0 5 5 】

上記の例と関連する第 2 の欠点は、ブロック 3 2 の最後の行が x (1 0 2 4) で開始することにある。しかしながら、この言葉は次の PN フレームに対してブロック 1 の第 1 の言葉であった場合、有利であるので、整合フィルタ出力の同じセットが各々のフレームに対して、モジュロフレーム長さ 1 0 2 3 を計算された。ここで問題は 3 2 が 1 0 2 3 に均一に分割しないことにある。このピーク整列問題は、整列フィルタがブロック 3 2 の最後の行を計算することを防止し、それをループ積分器 6 3 0 に加えることによって解決できる。これは、効率的にループ内の第 3 2 番目の量を誤りのあるようにするので、3 1 の連続

10

20

30

40

50

した整合フィルタ出力は有効である。整合フィルタ620では、重み $w(1023)$ 、 $w(1022) + \dots + w(992)$ は、サイクル32でよりもむしろブロック32の開始に続く第31番目のサイクルで重み構造624に単にロードされる。さらに、ループ積分器カウンタは今度もまたリセットされる。他の補正はそのいずれかが均一に1023に分割する長さ31あるいは33の整合フィルタを使用することにある。

【0056】

いくつかの変動は図7の減少された整合フィルタ構造640に関して可能である。まず第一に、整合フィルタ620は、単一乗算器/アキュムレータだけを使用する図9の回路800によって実行できる。さらに、フィルタ重みはシフトレジスタを介して供給されてもよい。この場合、上記の方法によって必要とされる動作の順序は、逐次順序 $w(1023)$ 、 $w(1022)$ 、 \dots 、 $w(1)$ の重みを単に供給することと一貫している。

10

【0057】

より長い長さ(例えば、64あるいは128)の整合フィルタを構成するように図8の2つあるいはそれ以上のフィルタ/アキュムレータを図7のアキュムレータと結合することもできる。実際は、ほとんどいかなる整合フィルタ構造も整合フィルタ620の簡単なタップ付遅延線構造622の代わりに使用できる。もちろん、いくつかの手段によって整合フィルタの出力の非隣接セットを計算できる。例えば、整合フィルタ620のシフトレジスタ620は、第4の整合フィルタ出力毎に供給するために各整合フィルタ計算当たり4回シフトできる。

【0058】

GPS受信機

図10は、本発明の一実施形態による従来のGPS受信機900の捕捉回路400の実現を示している。GPS信号は、GPSアンテナ902によって受信され、入力回路904を通過してGPS受信機900に入力される。受信GPS信号内のPNコードは、図4~8に関して前述された動作に従って外部プロセッサとともに回路400aで得られ、追跡される。捕捉400aの出力は、信号が受信された各GPS衛星から受信された信号に対応する擬似範囲データ908を含む。各衛星は、入力回路904によって受信され、回路400bによって復調される天体位置表データも送信する。プロセッサ910は、天体位置表データおよび擬似範囲データを処理し、受信機の位置を決定する。プロセッサ910の出力は、ユニットの位置を図形であるいは構成上表示する表示装置912のような入出力装置を駆動する。この構成では、図4の回路は、プロセッサ910とともに捕捉機能およびトラッキング機能の両方を実行する。

20

30

【0059】

図11は、本発明の他の実施形態によるGPS受信機1000の捕捉回路の実現を示している。GPS受信機1000は、結合GPS・通信受信機送信機である。受信機1000は、捕捉回路400および通信トランシーバ部1020を含むGPS受信機段を含む。GPS信号は、GPSアンテナ1002を通して受信され、いろいろの受信衛星に対するPNコードを得る捕捉回路400に入力される。捕捉回路400によって発生された擬似範囲データは、トランシーバ1020によって送信するためにプロセッサ1012によって処理される。トランシーバ1020は、通信アンテナ1004および受信機1000へおよび通信アンテナ1004および受信機1000から通信信号(一般的にはRF)を経路選択する送受信機スイッチ(またはデュプレクサ)を含む。受信通信信号は、通信受信機1010に入力され、処理するためにプロセッサ1012に送られる。プロセッサ1012から送信される通信信号は、変調器1014および周波数変換器1016に伝搬される。電力増幅器1018は、信号の利得を基地局1006に送信するための適切なレベルに増加する。受信機1000の結合GPS/通信システムでは、捕捉回路400によって発生された擬似範囲データは、通信リンクを介して基地局1006に送信される。次に、基地局1006は、遠隔受信機からの擬似範囲データおよびそれ自身のGPS受信機あるいはこのような他のデータ源から受信された天体位置表データに基づいて受信機1000の位置を決定する。次に、位置データは、GPS受信機1000あるいは他の遠隔位置に送

40

50

り返すことができる。受信機 1000 と基地局 1006 との間の通信リンクは、直接リンクあるいはセルラ電話リンクを含む多数のいろいろの実施形態で実現される。

【0060】

レジスタカウントを減少する方法

G P S 捕捉回路全ての前述の例は、入来データを記憶するために別個のシフトレジスタを必要とする各々（例えば図 2 の捕捉回路 200）と並列の複数の整合フィルタを実現した。これらの回路に対して、多数のチャネル、例えば 8 つのチャネルが並列に実現される場合、レジスタ数は大きくなり、システムの全ゲートカウントを支配してもよい。さらに、多数のレジスタに関連したかなりの電力ドレインがあってもよい。本発明の一実施形態では、入力 G P S 信号データを保持する G P S 捕捉回路は入力段で単一シフトレジスタを利用する。

10

【0061】

複数の整合フィルタチャネルが複数のシフトレジスタを従来必要とする理由は、ドップラーキャリア補正およびドップラー時間補正（すなわち、サンプルクロック変動）を実行する条件が 1 つのチャネルから次のチャネルに変わることである。したがって、ドップラーキャリア補正は入来データで実行される場合、N 個のチャネルに対する N 個の異なるドップラーに対応する N 個の新しいデータストリームが発生される。同様に、信号の変化するチップレートを追跡するために、データを保持するシフトレジスタに供給されるクロックは、特別のチャネルに関連したドップラーによって要求されたクロックに従って変更される。さらに、これは、別個のシフトレジスタが各チャネルのためのデータを保持するために使用されるべきであることを従来は意味していた。

20

【0062】

本発明の 1 つの実施形態は、整合フィルタ後のキャリア補正の利用とともに、規則的に（例えば、PN フレーム毎に 1 回、あるいはミリ秒毎に 1 回）整合フィルタ重みを変えることによって変動キャリアを補償する。したがって、本実施形態は、別個のシフトレジスタを使用する要件を除去する。有効なサンプリング時間を変える方法は、整合フィルタ動作後データ信号の再サンプリングを行うとともに規則的に整合フィルタの重みを再び変えることにある。

【0063】

図 12 は、本発明の一実施形態による減少レジスタ G P S 捕捉回路のブロック図である。回路 1100 では、入力データは単一データシフトレジスタ 1102 に供給される。入力シフトレジスタのサイズは、一般的にはチップ当たりのサンプル数によって決まる長さ 1023 あるいは 2046 のものである。シフトレジスタ 1102 の出力は、N 個の整合フィルタチャネル 1104、1106、...、1108 に並列に供給される。第 1 の整合フィルタチャネル 1104 を含む回路は詳細に示されている。しかしながら、N 個の整合フィルタチャネルは同一の回路を含むことを理解すべきである。各チャネルは、キャリア係数値 1112 のための記憶装置および PN 係数値 1114 のための記憶装置を含んでいる。キャリア係数はキャリア重み付け回路に入力される。同様に、PN 係数は PN 重み付け回路 1120 に入力される。次に、重み付けられたキャリアおよび PN 係数は加算回路網 1122 で結合される。

30

40

【0064】

シフトレジスタ 1102 からのデータは、その各々が PN 係数および周波数係数の両方のための重み付けを結合する N 個の整合フィルタ回路網を通して伝搬される。この配置の目的は、入力信号の単一 PN フレームが式 $s(t) = P(t-d) \exp(j2\pi f t)$ である場合、ここで、 $P(t)$ は長さ 1023 チップの PN シーケンスであり、 f は残留ドップラー周波数、および d は相対遅延である、この信号に整合されたフィルタは時間がひっくり返されることを除いて $s(t)$ と同じであるインパルス応答を有することにある。この重み付け関数は 2 つの部分に分割でき、一方は PN シーケンス $P(t-d)$ に対応し、他方はキャリア重み付け関数 $\exp(j2\pi f t)$ に対応し、 t は、0 からフィルタインパルス応答長さ（一般的には 1 ミリ秒）までの範囲に及ぶ。 f および d がチャネル毎に

50

変わり、時間に対してもゆっくりと変わるので、これらの重み付け関数は規則的に更新されねばならない。大部分の場合、ミリ秒毎に1回の更新(PNフレーム)は、キャリア周波数で非常に小さい変化(一般的には1Hzよりも小さい)があり、1ミリ秒期間にPN位相で非常に小さい変化(0.003チップよりも小さい)があるので、適切であるよりも大きい。

【0065】

キャリア重み付け回路1118およびPN重み付け回路1120の動作は図13でより詳細に示されている。図12および図13に使用された結合「w」および「c」のフィルタ係数は、ベースバンドでなく周波数fでフィルタ伝達関数に対応する。したがって、整合フィルタから出るデータもベースバンドにない。したがって、整合フィルタ(例えば、図4の遅延線積分器)からの連続PNフレームが連続して一緒に加えられるべきである場合、整合フィルタを出る信号のキャリア周波数は、位相が1フレームから次のフレームまで並ぶように補償されねばならない。この補償は、図12のチャンネル1の出力で乗算器1124によって実行される。最も一般的な形態では、乗算器1124に供給するローカル発振器1116は、単に $\exp(-j2\pi f t)$ であり、fは、補正されるドップラーであり、tは連続的に増加する時間である。次に、これは、フィルタ出力の信号を0周波数にダウン変換し、フレームをフレーム積分によって可能にする。

【0066】

フレーム加算に対する連続フレームの目的のために、回路1100のキャリア位相合成器1116を連続して実行する必要がなく、その代わりに1位相は全フレームのために使用できる。次に、この位相は、フレーム当たりの累算ドップラー位相量、すなわち $2\pi f T_f$ 、ここで、 T_f はフレーム持続時間(1ミリ秒)によって次のフレーム間増加されねばならない。この方式はキャリア位相合成器1116の動作の速度を減らす。この周波数変換に続く整合フィルタからの隣接サンプルは、この場合、わずかに異なる位相、すなわち $2\pi f T_c$ (ここでは、 T_c はチップ持続時間である)を有する。通常、GPS衛星に関連する小さいドップラー誤差(一般的には3500Hzよりも小さい)は、とるに足りないこの位相差(1度よりも小さい)を生じる。

【0067】

キャリア位相合成器1116の出力はデジタルリサンブラ回路1126に供給される。この回路は、 $\pm 1/2$ サンプルの範囲にわたって入力信号を遅延できる可変遅延線の役目を果たす。これは、そのどちらかの側の最も近い2つのサンプル時間の時間に対する所望のサンプル時間の時間差に比例して2つの隣接サンプルを単に重み付ける線形補間によって最も簡単な方法で行われてもよい。線形補間は信号スペクトルのロールオフを生じる。しかしながら、これは、例えば、図13のチップ整合フィルタ1202の一部として整合フィルタより前に置かれる等化フィルタによって補償できる。1/2サンプルよりも多い遅延が必要である場合、これは、図12に示されるように、「進み/遅れコマンド」を介して記憶装置1114に記憶されたPN係数を単に循環シフト(前方あるいは後方)し、次にリサンブラ回路の細かい補間を調整することによって行われる。PN係数をこのように更新することは、GPS衛星に関連した比較的わずかな時間(一般的には2700ns/sec/sec)により毎秒3回よりも少なく要求される比較的たまの動作である。全ての上記の動作の制御は、従来のマイクロコントローラあるいはマイクロプロセッサ1110によって回路1100で実行されてもよい。

【0068】

図13は、いかにPNおよびキャリア周波数の別個の重み付けが本発明の実施形態によって実行され得るかの例を示している。整合フィルタ1200は重み付けされたタップ付遅延線構造を使用する。同相あるいは直角位相のデータ入力は、個別のチップの時間波形に整合されるチップ整合フィルタ1202に入力される。次に、チップ整合フィルタからの出力はダウンサンブラ1204のチップ毎の2つのサンプルにダウンサンプルされる。次に、ダウンサンプルされる信号は、擬似信号パターンの実際のパターンに整合されるタップ付遅延線フィルタに供給される。「w」係数1206タップ付フィルタはPN係数に対

10

20

30

40

50

応する係数であり、「c」係数1208はキャリア周波数に対応する係数である。次に、重み付け信号からの出力を発生するように加算ツリー1210で結合される。図13の回路は図6に示された簡単な実施形態の修正を示している。しかしながら、回路1200の重み付け方法は、図7、図8および図9の整合フィルタ構造のようないろいろの有効な整合フィルタ構造で同様に使用されてもよい。

【0069】

理解できるように、図13の重みを結合することができる。すなわち、wおよびcは、重み $d_1 = w_1 \times c_1$ 、 $d_2 = w_2 \times c_2$ 等を生じるように結合されてもよい。このような結合は2つの乗算動作を避ける。しかしながら、回路1200に示された配置はこの方式よりも優れたいくつかの長所を有する。まず第一に、多数の場合、PN係数wは完全に実数である、すなわち、この係数は直角分を有する。したがって、図13では、w係数は、1023ワードの記憶および出力同相点あるいは直角位相点毎に1023回の乗算だけを必要とする。複素数である周波数cは、同相分および直角分の両方を有する。したがって、この係数は、最大2046ワードの記憶を必要としてもよいし、出力点同相あるいは直角位相点毎に4092回の乗算および2048回の加算も必要とする。c係数の多数の連続値が同一、例えば16であることを必要とされる場合、この大量の周波数係数記憶は劇的に減少することができる。これは、ドップラー補正は数kHzで通常非常に小さいので、これは多数の場合に行われてもよく、連続係数で重み付けられたサンプル間の有効空間は約1MHzである。したがって、連続周波数係数は、約0.003最大の位相変化、あるいは位相が1度に対応する。行の16の周波数係数が同一である場合、この場合に対する最大位相誤差は、0.09dB未満だけ信号エネルギーの損失を生じる約8度である。

【0070】

大部分の場合、GPSのためのドップラーは秒毎に3つのチップを超えないので、PN重みwはめったに更新される必要がない。しかしながら、ドップラーは秒毎に約1Hzで変えることができるので、キャリアドップラー重みcは、よりしばしば秒毎に約100回更新される必要がある。重みはこの更新処理中に分散されるので、更新処理は信号エネルギーの若干損失を生じる（高価な二重バッファが使用されない場合）。PN重みよりも多数の小さいドップラー重みがあるので（行の16個のドップラー重みは同一であると仮定する）、外乱の持続期間（すなわち、キャリア係数記憶装置1112への新しいデータのロード）は、図13に示されるように重み手順を分離することによって最小にされる。

【0071】

いくつかのGPS受信機では、不十分に制御された基準局部発振器により非常に大きい周波数およびサンプリングレート誤差がある。例えば、100万当たり10部品（PPM）水晶発振器が使用される場合、約15750Hzの周波数誤差が全てのチャンネルに対してある（非常に小さいドップラー周波数誤差を無視する）、同様に秒当たり10マイクロ秒のサンプリング時間誤差が生じる。図12および図13の回路1100および1200のそれぞれはこのような大きな周波数誤差を調整できるが、このような大きな周波数誤差がシステム性能および/または複雑さに期待に反する影響を及ぼすことが前述の論議から推定できる。これは、特に同一である多数の連続周波数重みがあることが望まれる場合である。全てのチャンネルに共通である（すなわち、共通モードである）この種の大きな周波数誤差は、図12の整合フィルタより前（例えば、データシフトレジスタ前あるいはその直後）単一デジタル周波数変換回路を使用することによって容易に補償できる。サンプリング時間誤差はなお比較的の小さいので、この誤差は同様な方法で別々に補償される必要がない。

【0072】

本発明の方法および装置はGPS衛星に関して記載されたけれども、教示がプセドライト（pseudolite）あるいは衛星およびプセドライトの組み合わせを利用する位置決めシステムに同様に応用可能であることが理解される。プセドライトは、一般にGPS時間と同期化されるLバンドキャリア信号で変調されたPNコード（GPS信号と同様である）を放送する地上基地送信機である。プセドライトは、軌道飛行している衛星からの

10

20

30

40

50

GPS信号はトンネル、鉱山、建物あるいは他の閉鎖領域のような利用できないかもしれない状況で役に立つ。ここに使用されているような用語「衛星」はプセドライトあるいはプセドライトの均等物を含むことを意図され、ここに使用されているような用語GPS信号は、プセドライトあるいはプセドライトの均等物からのGPS信号を含むように意図されている。

【0073】

前述の論議において、本発明は、米国のグローバルポジショニング衛星（GPS）システムの応用に関して記載された。しかしながら、これらの方法がロシアグロナスシステムのような同じ衛星ポジショニングシステムと同様に応用可能であることは明白であるべきである。ここに使用される用語「GPS」は、ロシアグロナスシステムを含むこのような他の衛星ポジショニングシステムを含む。用語「GPS信号」は他の衛星ポジショニングシステムからの信号を含む。

10

【0074】

前述において、高速捕捉、高感度捕捉回路を通るGPS信号を受信するシステムは記載された。本発明は特定の典型的な実施形態に関して記載されたけれども、いろいろの修正および変更は、クレームに記載されているような本発明のより広い精神および範囲から逸脱しないでこれらの実施形態になさていることは明白だ。したがって、明細書および図面は、限定的な意味よりもむしろ例示的であるみなされるべきである。

【図面の簡単な説明】

【図1】 先行技術によるグローバルポジショニングシステム関連器回路を示すブロック図である。

20

【図2】 本発明の1実施形態によるグローバルポジショニングシステムの獲得回路を示すブロック図である。

【図3】 図2の獲得回路の様々な処理ステージにおける信号の波形の図である。

【図4】 本発明のある代替実施形態による、追跡機能をも実行するグローバルポジショニングシステム獲得回路を示すブロック図である。

【図5】 図4の獲得回路の様々な処理ステージにおける信号の波形の図である。

【図6】 本発明の1実施形態による、図4の獲得回路によって利用される整合フィルタを示すブロック図である。

【図7】 PNフレーム1つ当たりの可能な出力から成るサブ集合が発生される本発明のある代替実施形態による、図4の獲得回路によって利用される整合フィルタを示す図である。

30

【図8】 本発明の1実施形態による、図6の整合フィルタの最も複雑な部分を示す代替図である。

【図9】 本発明の代替実施形態による、図8の整合フィルタのある構成部品の詳細な図である。

【図10】 本発明の1実施形態による獲得と追跡の動作を実現するグローバルポジショニングシステムを示すブロック図である。

【図11】 本発明の代替実施形態による獲得回路を実現する遠隔グローバルポジショニングシステムのブロック図である。

40

【図12】 本発明の1実施形態による、低レジスタカウント値を特徴とするグローバルポジショニングシステムの獲得回路を示すブロック図である。

【図13】 本発明の1実施形態による、図12の獲得回路によって利用される整合フィルタを示すブロック図である。

【符号の説明】

201 チャンネル1

202 I/Q入力信号

204 PN整合フィルタ


206 絶対値2乗回路

208 加算回路


50

- 2 1 0 遅延線積分器
- 2 1 1 遅延線 (遅延 = 1 P N フレーム)
- 2 1 2 ゲート
- 2 1 4 閾値の比較


【 図 1 】




【 図 2 】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



フロントページの続き

- (74)代理人 100109830
弁理士 福原 淑弘
- (74)代理人 100075672
弁理士 峰 隆司
- (74)代理人 100095441
弁理士 白根 俊郎
- (74)代理人 100084618
弁理士 村松 貞男
- (74)代理人 100103034
弁理士 野河 信久
- (74)代理人 100119976
弁理士 幸長 保次郎
- (74)代理人 100153051
弁理士 河野 直樹
- (74)代理人 100140176
弁理士 砂川 克
- (74)代理人 100100952
弁理士 風間 鉄也
- (74)代理人 100101812
弁理士 勝村 紘
- (74)代理人 100070437
弁理士 河井 将次
- (74)代理人 100124394
弁理士 佐藤 立志
- (74)代理人 100112807
弁理士 岡田 貴志
- (74)代理人 100111073
弁理士 堀内 美保子
- (74)代理人 100134290
弁理士 竹内 将訓
- (74)代理人 100127144
弁理士 市原 卓三
- (74)代理人 100141933
弁理士 山下 元
- (72)発明者 クラスナー、ノーマン・エフ
アメリカ合衆国、カリフォルニア州 94070 サン・カルロス、コベントリー・コート 117

審査官 大和田 有軌

- (56)参考文献 特開平08-262124(JP,A)
国際公開第98/002975(WO,A1)
特開平02-103487(JP,A)
特開昭53-108310(JP,A)
特開昭63-073731(JP,A)
国際公開第97/014049(WO,A2)
特開平06-077932(JP,A)

(58)調査した分野(Int.Cl. , D B 名)

G01S 5/00- 5/14
H04B 1/69- 1/713
H04J 1/00- 1/20
H04J 4/00-13/06
H04J 99/00
H04L 5/00- 5/12