

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5568220号
(P5568220)

(45) 発行日 平成26年8月6日 (2014.8.6)

(24) 登録日 平成26年6月27日 (2014.6.27)

(51) Int. Cl.

F I

HO 1 L 21/336 (2006.01)
 HO 1 L 29/786 (2006.01)
 GO 9 F 9/00 (2006.01)
 HO 1 L 27/12 (2006.01)
 HO 1 L 21/02 (2006.01)

HO 1 L 29/78 6 2 7 D
 GO 9 F 9/00 3 4 6 A
 HO 1 L 29/78 6 1 2 B
 HO 1 L 27/12 B
 GO 9 G 3/20 6 1 1 A

請求項の数 8 (全 56 頁) 最終頁に続く

(21) 出願番号 特願2008-127971 (P2008-127971)
 (22) 出願日 平成20年5月15日 (2008.5.15)
 (65) 公開番号 特開2009-4757 (P2009-4757A)
 (43) 公開日 平成21年1月8日 (2009.1.8)
 審査請求日 平成23年4月20日 (2011.4.20)
 (31) 優先権主張番号 特願2007-133517 (P2007-133517)
 (32) 優先日 平成19年5月18日 (2007.5.18)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷 3 9 8 番地
 (72) 発明者 木村 肇
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 梅崎 敦司
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内

審査官 市川 武宜

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項 1】

第 1 のトランジスタを有するコントローラを有し、第 2 のトランジスタを有するシフトレジスタを有し、第 3 のトランジスタを有し、前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、単結晶半導体基板に、前記第 1 のチャネル形成領域を有し、単結晶半導体層に、前記第 2 のチャネル形成領域を有し、酸化物半導体層に、前記第 3 のチャネル形成領域を有し、基板の上方に、前記単結晶半導体層と前記酸化物半導体層とを有する特徴とする半導体装置。

【請求項 2】

第 1 のトランジスタを有するコントローラを有し、第 2 のトランジスタを有するシフトレジスタを有し、第 3 のトランジスタを有し、透光性を有する電極を有し、前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、

10

20

前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、
単結晶半導体基板に、前記第 1 のチャネル形成領域を有し、
単結晶半導体層に、前記第 2 のチャネル形成領域を有し、
第 1 の酸化物半導体層に、前記第 3 のチャネル形成領域を有し、
前記透光性を有する電極は、第 2 の酸化物半導体層を有し、
基板の上方に、前記単結晶半導体層と前記第 1 の酸化物半導体層と前記第 2 の酸化物半
導体層とを有する特徴とする半導体装置。

【請求項 3】

第 1 のトランジスタを有するコントローラを有し、
第 2 のトランジスタを有するシフトレジスタを有し、 10
第 3 のトランジスタを有し、
抵抗素子を有し、
前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、
前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、
前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、
単結晶半導体基板に、前記第 1 のチャネル形成領域を有し、
単結晶半導体層に、前記第 2 のチャネル形成領域を有し、
第 1 の酸化物半導体層に、前記第 3 のチャネル形成領域を有し、
前記抵抗素子は、第 2 の酸化物半導体層を有し、
基板の上方に、前記単結晶半導体層と前記第 1 の酸化物半導体層と前記第 2 の酸化物半 20
導体層とを有する特徴とする半導体装置。

【請求項 4】

第 1 のトランジスタを有するコントローラを有し、
第 2 のトランジスタを有するシフトレジスタを有し、
第 3 のトランジスタを有し、
画素電極を有し、
前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、
前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、
前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、
単結晶半導体基板に、前記第 1 のチャネル形成領域を有し、 30
単結晶半導体層に、前記第 2 のチャネル形成領域を有し、
第 1 の酸化物半導体層に、前記第 3 のチャネル形成領域を有し、
前記画素電極は、第 2 の酸化物半導体層を有し、
基板の上方に、前記単結晶半導体層と前記第 1 の酸化物半導体層と前記第 2 の酸化物半
導体層とを有する特徴とする半導体装置。

【請求項 5】

第 1 のトランジスタを有するコントローラを有し、
第 2 のトランジスタを有するシフトレジスタを有し、
第 3 のトランジスタを有し、
前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、 40
前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、
前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、
S O I 基板に、前記第 1 のチャネル形成領域を有し、
単結晶半導体層に、前記第 2 のチャネル形成領域を有し、
酸化物半導体層に、前記第 3 のチャネル形成領域を有し、
基板の上方に、前記単結晶半導体層と前記酸化物半導体層とを有する特徴とする半導体
装置。

【請求項 6】

第 1 のトランジスタを有するコントローラを有し、
第 2 のトランジスタを有するシフトレジスタを有し、 50

第 3 のトランジスタを有し、
 透光性を有する電極を有し、
 前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、
 前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、
 前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、
 S O I 基板に、前記第 1 のチャネル形成領域を有し、
 単結晶半導体層に、前記第 2 のチャネル形成領域を有し、
 第 1 の酸化物半導体層に、前記第 3 のチャネル形成領域を有し、
 前記透光性を有する電極は、第 2 の酸化物半導体層を有し、
 基板の上方に、前記単結晶半導体層と前記第 1 の酸化物半導体層と前記第 2 の酸化物半
 導体層とを有する特徴とする半導体装置。 10

【請求項 7】

第 1 のトランジスタを有するコントローラを有し、
 第 2 のトランジスタを有するシフトレジスタを有し、
 第 3 のトランジスタを有し、
 抵抗素子を有し、
 前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、
 前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、
 前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、
 S O I 基板に、前記第 1 のチャネル形成領域を有し、
 単結晶半導体層に、前記第 2 のチャネル形成領域を有し、
 第 1 の酸化物半導体層に、前記第 3 のチャネル形成領域を有し、
 前記抵抗素子は、第 2 の酸化物半導体層を有し、
 基板の上方に、前記単結晶半導体層と前記第 1 の酸化物半導体層と前記第 2 の酸化物半
 導体層とを有する特徴とする半導体装置。 20

【請求項 8】

第 1 のトランジスタを有するコントローラを有し、
 第 2 のトランジスタを有するシフトレジスタを有し、
 第 3 のトランジスタを有し、
 画素電極を有し、
 前記第 1 のトランジスタは、第 1 のチャネル形成領域を有し、
 前記第 2 のトランジスタは、第 2 のチャネル形成領域を有し、
 前記第 3 のトランジスタは、第 3 のチャネル形成領域を有し、
 S O I 基板に、前記第 1 のチャネル形成領域を有し、
 単結晶半導体層に、前記第 2 のチャネル形成領域を有し、
 第 1 の酸化物半導体層に、前記第 3 のチャネル形成領域を有し、
 前記画素電極は、第 2 の酸化物半導体層を有し、
 基板の上方に、前記単結晶半導体層と前記第 1 の酸化物半導体層と前記第 2 の酸化物半
 導体層とを有する特徴とする半導体装置。 30

【発明の詳細な説明】 40

【技術分野】

【0001】

本発明は、物、方法、または、物を生産する方法に関する。特に、表示装置または半導体装置に関する。特に、単結晶半導体を絶縁基板に固定して形成された表示装置に関する。

【背景技術】

【0002】

近年、画素だけでなく、駆動回路もガラス基板上に形成した表示装置が開発されている。画素には、液晶素子や有機 E L 素子などが用いられている。そのとき、ガラス基板上では、低温ポリシリコンで形成された薄膜トランジスタ (T F T) を用いて、回路が形成されている。しかしながら、T F T は、単結晶で形成されるトランジスタと比較すると、電流 50

特性が悪く、しきい値電圧が大きい。したがって、電源電圧や信号振幅を大きくして、動作させている。振幅を大きくするためには、レベルシフト回路などが用いられている（例えば、特許文献1参照）。

【特許文献1】特開2000-259111号公報

【発明の開示】

【発明が解決しようとする課題】

【0003】

しかしながら、電源電圧や信号振幅が大きいため、低温ポリシリコンのTFTで形成された回路は、非常に消費電力が大きいという問題点があった。また、低温ポリシリコンのTFTで形成された回路で動作させるためには、電源電圧を高くする必要があった。そのため、低温ポリシリコンのTFTで形成された回路専用の電源電圧を供給する必要があった。専用の電源電圧を供給する電源回路は、そのモジュールの大きさが大きいため、表示装置の小型化や軽量化の妨げとなった。また、電源回路は、電力の利用効率が低かった。そのため、無駄になってしまう電力も多く、消費電力が大きくなってしまっていた。

10

【0004】

このような問題に鑑み、消費電力の少ない半導体装置及び表示装置を提供することを課題とする。または、小型の半導体装置及び表示装置を提供することを課題とする。または、薄型の半導体装置及び表示装置を提供することを課題とする。

【課題を解決するための手段】

【0005】

20

そこで、単結晶半導体基板から、単結晶半導体層を取り出し、それを絶縁基板に固定し、絶縁基板上でTFTを形成する。または、単結晶半導体基板を絶縁基板に貼り付け、単結晶半導体基板を分離することによって、単結晶半導体基板の一部の単結晶半導体層を絶縁基板に固定し、絶縁基板上でTFTを形成する。そして、そのTFTを用いて、駆動回路を形成する。そのTFTは、活性層が概ね単結晶状態にあるため、電流特性が良い。その結果、消費電力が低く、薄型で、小型な表示装置を形成することが出来る。

【0006】

単結晶半導体としては、代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法のようにして単結晶半導体基板から分離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による単結晶半導体層を適用することもできる。また、絶縁基板としては、代表的には、ガラス基板が用いられる。その他に、プラスチック基板、ステンレス基板など、さまざまな絶縁基板もしくは絶縁表面を有する基板を用いることが出来る。

30

【0007】

本発明は、薄膜トランジスタを有するシフトレジスタと、コントローラとを有し、薄膜トランジスタは、単結晶半導体基板を絶縁基板に貼り付け、単結晶半導体基板を分離することによって、絶縁基板に固定された単結晶半導体層を有し、コントローラおよびシフトレジスタに電源電圧が供給され、電源電圧の大きさが3ボルト以下であることを特徴としている。

【0008】

40

また、本発明は、薄膜トランジスタを有するシフトレジスタと、コントローラとを有し、薄膜トランジスタは、単結晶半導体基板を絶縁基板に貼り付け、単結晶半導体基板を分離することによって、絶縁基板に固定された単結晶半導体層を有し、コントローラおよびシフトレジスタに電源電圧が供給され、コントローラから信号が出力され、シフトレジスタに信号が入力されることを特徴としている。

【0009】

また、本発明は、ソースドライバとコントローラとを有し、ソースドライバは、薄膜トランジスタを有するシフトレジスタと、レベルシフトとを有し、薄膜トランジスタは、単結晶半導体基板を絶縁基板に貼り付け、単結晶半導体基板を分離することによって、絶縁基板に固定された単結晶半導体層を有し、レベルシフトは、能動負荷を有し、コントローラ

50

およびシフトレジスタに電源電圧が供給されることを特徴としている。

【0010】

また、本発明は、前記構成において、絶縁基板は、ガラス基板であることを特徴としている。

【0011】

また、本発明は、前記構成において、単結晶半導体基板は、シリコン基板であり、単結晶半導体層は、シリコン層であることを特徴としている。

【0012】

また、本発明は、前記構成において、表示素子を具備することを特徴としている。

【0013】

また、本発明は、前記構成において、液晶素子を具備することを特徴としている。

【0014】

また、本発明は、前記構成において、発光素子を具備することを特徴としている。

【0015】

また、本発明は、前記構成において、操作スイッチを具備することを特徴としている。

【0016】

なお、スイッチは、様々な形態のものを用いることができる。例としては、電氣的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、MOSトランジスタなど）、ダイオード（例えば、PNダイオード、PINダイオード、ショットキーダイオード、MIM（Metal Insulator Metal）ダイオード、MIS（Metal Insulator Semiconductor）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。

【0017】

機械的なスイッチの例としては、デジタルマイクロミラーデバイス（DMD）のように、MEMS（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによって、接続と非接続とを制御して動作する。

【0018】

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（ V_{ss} 、GND、0Vなど）の電位に近い状態で動作する場合はNチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（ V_{dd} など）の電位に近い状態で動作する場合はPチャネル型トランジスタを用いることが望ましい。なぜなら、Nチャネル型トランジスタではソース端子が低電位側電源の電位に近い状態で動作するとき、Pチャネル型トランジスタではソース端子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値を大きくできるからである。ソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。

【0019】

なお、Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMOS型のスイッチをスイッチとして用いてもよい。CMOS型のスイッチにすると、Pチャネル型トランジスタまたはNチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さら

10

20

30

40

50

に、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。

【 0 0 2 0 】

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。

【 0 0 2 1 】

なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電氣的に接続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続されている場合とを含むものとする。ここで、A、Bは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。

【 0 0 2 2 】

例えば、AとBとが電氣的に接続されている場合として、AとBとの電氣的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、NAND回路、NOR回路など）、信号変換回路（DA変換回路、AD変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが直接接続されている場合として、AとBとの間に他の素子や他の回路を挟まずに、AとBとが接続されていてもよい。

【 0 0 2 3 】

なお、AとBとが直接接続されている、と明示的に記載する場合は、AとBとが直接接続されている場合（つまり、AとBとの間に他の素子や他の回路を間に介さずに接続されている場合）を含むものとする。

【 0 0 2 4 】

なお、AとBとが電氣的に接続されている、と明示的に記載する場合は、AとBとが電氣的に接続されている場合（つまり、AとBとの間に別の素子や別の回路を挟んで接続されている場合）と、AとBとが機能的に接続されている場合（つまり、AとBとの間に別の回路を挟んで機能的に接続されている場合）と、AとBとが直接接続されている場合（つまり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電氣的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。

【 0 0 2 5 】

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。表示素子、または発光素子としては、例えば、EL素子（有機物及び無機物を含むEL素子、有機EL素子、無機EL素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（GLV）、プラズマディスプレイパネル（PDP）、デジタルマイクロミラーデバイス（DMD）、圧電セラミックディスプレイ、カーボンナノチューブ、などを用いることができる。これらは、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する素子である。なお、EL素子を用いた表示装置として

10

20

30

40

50

はELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED: Surface-conduction Electron-emitter Display)など、液晶素子を用いた表示装置としては液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。

【0026】

なお、EL素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたEL層とを有する素子である。なお、EL層としては、1重項励起子からの発光(蛍光)を利用するもの、3重項励起子からの発光(燐光)を利用するもの、1重項励起子からの発光(蛍光)を利用するものと3重項励起子からの発光(燐光)を利用するものを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものを含むもの、高分子の材料、低分子の材料、高分子の材料と低分子の材料とを含むものなどを用いることができる。ただし、これに限定されず、EL素子として様々なものを用いることができる。

10

【0027】

なお、電子放出素子とは、先鋭な陰極に高電界を集中して電子を引き出す素子である。例えば、電子放出素子として、スピント型、カーボンナノチューブ(CNT)型、金属絶縁体金属を積層したMIM(Metal-Insulator-Metal)型、金属絶縁体半導体を積層したMIS(Metal-Insulator-Semiconductor)型、MOS型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面伝導エミッタSCD型、金属絶縁体半導体-金属型等の薄膜型、HEED型、EL型、ポーラスシリコン型、表面伝導(SED)型などを用いることができる。ただし、これに限定されず、電子放出素子として様々なものを用いることができる。

20

【0028】

なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶(PALC)、パナナ型液晶などを挙げることができる。また液晶の駆動方式としては、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi-domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optical Compensated Birefringence)モード、ECB(Electrically Controlled Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(Anti Ferroelectric Liquid Crystal)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、ゲストホストモードなどを用いることができる。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

30

40

【0029】

なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示されるもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フィルム的一端が移動することにより表示されるもの、分子の発色/相変化により表示される

50

もの、分子の光吸収により表示されるもの、電子とホールが結合して自発光により表示されるものなどのことをいう。例えば、電子ペーパーの表示方法として、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェットティング、光散乱（透明／白濁変化）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料による発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機ＥＬなどを用いることができる。ただし、これに限定されず、電子ペーパー及びその表示方法として様々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリー性などのメリットを有する。

10

【 0 0 3 0 】

なお、プラズマディスプレイパネルは、電極を表面に形成した基板と、電極及び微小な溝を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行うことができる。なお、プラズマディスプレイパネルとしては、ＤＣ型ＰＤＰ、ＡＣ型ＰＤＰでもよい。ここで、プラズマディスプレイパネルの駆動方式としては、ＡＷＳ（Ａｄｄｒｅｓｓ　Ｗｈｉｌｅ　Ｓｕｓｔａｉｎ）駆動、サブフレームをリセット期間、アドレス期間、維持期間に分割するＡＤＳ（Ａｄｄｒｅｓｓ　Ｄｉｓｐｌａｙ　Ｓｅｐａｒａｔｅｄ）駆動、ＣＬＥＡＲ（Ｈｉｇｈ－Ｃｏｎｔｒａｓｔ，　Ｌｏｗ　Ｅｎｅｒｇｙ　Ａｄｄｒｅｓｓ　ａｎｄ　Ｒｅｄｕｃｔｉｏｎ　ｏｆ　Ｆａｌｓｅ　Ｃｏｎｔｏｕｒ　Ｓｅｑｕｅｎｃｅ）駆動、ＡＬＩＳ（Ａｌｔｅｒｎａｔｅ　Ｌｉｇｈｔｉｎｇ　ｏｆ　Ｓｕｒｆａｃｅｓ）方式、ＴＥＲＥＳ（Ｔｅｃｈｎｏｌｏｇｙ　ｏｆ　Ｒｅｃｉｐｒｏｃａｌ　Ｓｕｓｔａｉｎｅｒ）駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイパネルの駆動方式としては、様々なものを用いることができる。

20

【 0 0 3 1 】

なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源としては、エレクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなどを用いることができる。ただし、これに限定されず、光源として様々なものを用いることができる。

30

【 0 0 3 2 】

なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトランジスタを製造できる。そして、透光性を有する基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄い場合、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。

40

【 0 0 3 3 】

50

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、D/A変換回路など）を基板上に一体形成することが出来る。

【0034】

なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、高画質の画像を表示することが出来る。

10

【0035】

ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。

【0036】

なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なく済むため、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させることが出来る。

20

30

【0037】

または、半導体基板やSOI基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することが出来る。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。

【0038】

または、ZnO、a-InGaZnO、SiGe、GaAs、酸化インジウム酸化亜鉛（IZO）、インジウム錫酸化物（ITO）、SnOなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。

40

【0039】

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができ

50

る。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。

【 0 0 4 0 】

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。そのため、有機半導体やカーボンナノチューブを有するトランジスタなどを用いた装置は衝撃に強くできる。

10

【 0 0 4 1 】

さらに、様々な構造のトランジスタを用いることができる。例えば、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。MOS型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多くのトランジスタを搭載することが出来る。バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。

【 0 0 4 2 】

なお、MOS型トランジスタ、バイポーラトランジスタなどを1つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。

20

【 0 0 4 3 】

その他、様々なトランジスタを用いることができる。

【 0 0 4 4 】

なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板としては、例えば、単結晶半導体基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが出来る。あるいは、人などの動物の皮膚（表皮、真皮）又は皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置してもよい。トランジスタが転置される基板としては、単結晶半導体基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（表皮、真皮）又は皮下組織をトランジスタが転置される基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶半導体基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（表皮、真皮）又は皮下組織を研磨される基板として用いてもよい。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

30

40

【 0 0 4 5 】

50

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート電極が2個以上のマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回路を実現することが出来る。別の例として、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるS値の低減を図ることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。

10

【0046】

あるいは、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。あるいは、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことができる。あるいは、LDD領域を設けても良い。LDD領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。また、LDD領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、傾きがフラットである電圧・電流特性を得ることができる。

20

【0047】

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶半導体基板、またはSOI基板を用いて形成されていてもよく、さまざまな基板を用いて形成されていてもよい。所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成されていてもよい。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶半導体基板に形成され、単結晶半導体基板を用いて形成されたトランジスタで構成されたICチップをCOG(Chip On Glass)でガラス基板に接続して、ガラス基板上にそのICチップを配置してもよい。あるいは、そのICチップをTAB(Tape Automated Bonding)やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い部分の回路は、消費電力が大きくなってしまいうので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶半導体基板にその部分の回路を形成して、その回路で構成されたICチップを用いるようにすれば、消費電力の増加を防

30

40

50

ることができる。

【0048】

なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、R（赤）G（緑）B（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、RGB以外の色を用いても良い。例えば、白色を加えて、RGBW（Wは白）としてもよい。あるいは、RGBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加してもよい。あるいは、例えば、RGBの中の少なくとも一色に類似した色を、RGBに追加してもよい。例えば、R、G、B1、B2としてもよい。B1とB2とは、どちらも青色であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとしてもよい。このような色要素を用いることにより、より実物に近い表示を行うことができる。このような色要素を用いることにより、消費電力を低減することが出来る。別の例としては、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素としてもよい。よって、一例として、面積階調を行う場合または副画素（サブ画素）を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素としてもよい。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が一つの色要素の中に複数あっても、それらをまとめて、一つの色要素を1画素としてもよい。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、一つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっているもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出来る。

【0049】

なお、一画素（三色分）と明示的に記載する場合は、RとGとBの三画素分を一画素と考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。

【0050】

なお、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばRGB）でフルカラー表示を行う場合に、ストライプ配置されている場合、又は三色の色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW（Wは白）、又はRGBに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素のドット毎にその表示領域の大きさが異なっているもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。

【0051】

なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。

【0052】

アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、MIM（Metal Insulator Metal）やTFD（

10

20

30

40

50

Thin Film Diode)などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることができる。

【0053】

なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることができる。

10

【0054】

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端子、第2端子と表記する場合がある。あるいは、それぞれを第1の電極、第2の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。

20

【0055】

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第2端子と表記する場合がある。

【0056】

なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、LDD（Lightly Doped Drain）領域またはソース領域（またはドレイン領域）と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。

30

【0057】

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャネル領域がオーバーラップしている場合、その部分（領域、導電膜、配線など）はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

40

【0058】

なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）も、ゲート配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、チャネル領域とオーバーラップしていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲ-

50

ト電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もゲート電極またはゲート配線と呼んでも良い。

【0059】

なお、例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分（領域、導電膜、配線など）は、ゲート電極とゲート電極とを接続させるための部分（領域、導電膜、配線など）であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを1つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

10

【0060】

なお、ゲート端子とは、ゲート電極の部分（領域、導電膜、配線など）または、ゲート電極と電氣的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。

【0061】

なお、ある配線をゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。

20

【0062】

なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、P型不純物（ボロンやガリウムなど）やN型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が含まれる領域、いわゆる、LDD（Lightly Doped Drain）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電氣的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。

30

【0063】

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜、配線など）はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

40

【0064】

なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同

50

じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。

【 0 0 6 5 】

なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

10

【 0 0 6 6 】

なお、ソース端子とは、ソース領域や、ソース電極や、ソース電極と電氣的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。

【 0 0 6 7 】

なお、ある配線をソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。

20

【 0 0 6 8 】

なお、ドレインについては、ソースと同様である。

【 0 0 6 9 】

なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。また、半導体材料を有する装置のことを半導体装置と言う。

【 0 0 7 0 】

なお、表示素子とは、光学変調素子、液晶素子、発光素子、E L 素子（有機 E L 素子、無機 E L 素子又は有機物及び無機物を含む E L 素子）、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（DMD）、などのことを言う。ただし、これに限定されない。

30

【 0 0 7 1 】

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオンガラス（COG）で接続された IC チップ、または、TAB などで接続された IC チップを含んでいても良い。なお、表示装置は、IC チップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（FPC）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（FPC）などを介して接続され、IC チップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基盤（PCB）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。ここで、バックライトユニットのような照明装置は、導光板、プリズムシート、拡散シート、反射シート、光源（LED、冷陰極管など）、冷却装置（水冷式、空冷式）などを含んでいても良い。

40

【 0 0 7 2 】

50

なお、照明装置とは、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管、熱陰極管など）、冷却装置などを有している装置のことをいう。

【００７３】

なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子を有している場合は、発光装置は、表示装置の具体例の一つである。

【００７４】

なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。

【００７５】

なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。

【００７６】

なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。

【００７７】

なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。

【００７８】

なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【００７９】

従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。

【００８０】

さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。

【００８１】

なお、Ａの上にＢが直接接して形成されている、と明示的に記載する場合は、Ａの上に直接接してＢが形成されている場合を含み、ＡとＢと間に別の対象物が介在する場合は含まないものとする。

【００８２】

10

20

30

40

50

なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。

【0083】

なお、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。

【発明の効果】

【0084】

単結晶半導体基板から、単結晶半導体層を取り出し、それを絶縁基板に固定し、絶縁基板上でTFTを形成し、そのTFTを用いて、駆動回路を形成する。その結果、消費電力が低く、薄型で、小型な表示装置を形成することが出来る。

10

【発明を実施するための最良の形態】

【0085】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本発明の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

【0086】

20

(第1の実施の形態)

図1に示すように、ガラス基板101に、画素配列104、画素を駆動する駆動回路として、ソースドライバ102、ゲートドライバ103が配置されている。ただし、これに限定されず、さまざまな回路を配置出来る。これらの回路の全てまたは一部は、単結晶半導体基板から、単結晶半導体層を取り出し、それを絶縁基板に固定し、絶縁基板上で形成したTFT、または、単結晶半導体基板を絶縁基板に貼り付け、単結晶半導体基板を分離することによって、単結晶半導体基板の一部の単結晶半導体層を絶縁基板に固定し、絶縁基板上で形成されたTFTを用いて構成されている。なお、単結晶半導体基板から、単結晶半導体層を取り出し、それを絶縁基板に固定し、絶縁基板上で形成したTFT、または、単結晶半導体基板を絶縁基板に貼り付け、単結晶半導体基板を分離することによって、単結晶半導体基板の一部の単結晶半導体層を絶縁基板に固定し、絶縁基板上で形成されたTFTは、以下、単結晶TFTと呼ぶ。なお、単結晶TFTについて、その製造方法は、別の実施の形態で述べる。なお、本実施の形態では、絶縁基板として、ガラス基板を用いている。

30

【0087】

少なくとも、ソースドライバ102、ゲートドライバ103の全てまたは一部は、単結晶TFTを用いて形成されている。単結晶TFTは、活性層(チャネル領域、LDD領域、ソース領域又はドレイン領域など)が、概ね単結晶状態にあるため、たいへん電流特性がよい。また、しきい値電圧の絶対値も、非常に小さい。つまり、単結晶TFTは、通常の単結晶半導体基板に形成されたトランジスタまたはSOI基板を用いて形成されたトランジスタと、同レベルのトランジスタ特性を有している。したがって、単結晶半導体基板やSOI基板を用いて形成された集積回路(IC)と、同レベルの電源電圧で動作させることが出来る。その結果、低い消費電力で動作させることが出来る。

40

【0088】

図1は、ソースドライバ102に供給される信号、電源107などに着目し、図面を記載している。そして、少なくとも第1の電源電圧111および第2の電源電圧112が、電源107からソースドライバ102に供給される。そして、第1の電源電圧111は、ソースドライバ102およびゲートドライバ103を制御するコントローラ106にも供給される。通常、第2の電源電圧112の方が、第1の電源電圧111よりも、高い電位を有している。また、図示していないが、コントローラ106およびソースドライバ102

50

などには、接地電位も供給されている。

【0089】

電源107は、インダクタ、レギュレータ、電源ICなどで構成されている。

【0090】

コントローラ106は、単結晶半導体基板やSOI基板を用いて形成された集積回路(IC)である。したがって、低い電源電圧で動作させることが出来る。

【0091】

電源107およびコントローラ106は、ガラス基板101以外の場所に配置されている。例えば、電源107およびコントローラ106は、基板105に配置されている。ただし、これに限定されない。例えば、各々別の基板に配置されていてもよい。あるいは、ガラス基板101に、COG(チップオンガラス)で配置されている場合もある。あるいは、電源107またはコントローラ106の一部が、ガラス基板101上で、TFTを用いて形成されていてもよい。

【0092】

そして、コントローラ106から、信号110がソースドライバ102に供給されている。このとき、コントローラ106とソースドライバ102で、信号110の振幅の大きさは同じである。ここで信号110の振幅の大きさが同じであるということは、必ずしもコントローラ106とソースドライバ102で信号110の振幅が完全に一致することを意味しない。例えば、信号の遅延、配線抵抗、寄生容量、他の信号とのクロストークなどの影響によるノイズで、コントローラ106とソースドライバ102の間で信号110の振幅が乱れたとしても、信号100の振幅の大きさが同じであるとみなす。信号110は、タイミング信号、クロック信号などである。コントローラ106には、接地電位および第1の電源電圧111が供給されている。そして、コントローラ106では、接地電位および第1の電源電圧111を用いて、様々な処理を行っている。そのため、信号110のローレベルおよびハイレベルの電位は、接地電位または第1の電源電圧111と概ね同じ大きさの電位を有している。

【0093】

なお、接地電位の例は、0ボルトである。第1の電源電圧111の例は、3ボルト、5ボルト、1.8ボルトなどである。望ましくは、3ボルト以下が望ましい。より望ましくは、1.0ボルト以下が望ましい。出願時の技術レベルでは、単結晶半導体基板やSOI基板を用いて形成された集積回路(IC)は、3ボルトで動作させることが多い。したがって、そのICをそのまま利用することができ、コストの低い汎用品を用いることが出来る。ただし、ICの動作電圧の低電圧化が進んでいるため、さらに低い電圧で動作させるようになってきている。

【0094】

ソースドライバ102の構成の一例を図2に示す。第1の電源電圧111および信号110がシフトレジスタ501に入力される。なお、図示していないが、シフトレジスタ501には、接地電位も供給されている。したがって、シフトレジスタ501は、接地電位および第1の電源電圧111を用いて、動作を行う。信号110としては、スタートパルス信号、クロック信号などがコントローラ106から供給されている。

【0095】

ここで、シフトレジスタ501は、単結晶TFTを用いて形成されている。その結果、供給される電圧および信号の電圧が小さくても、正常に動作させることが出来る。

【0096】

もし仮に、従来の低温ポリシリコンTFTまたは従来の高温ポリシリコンTFTを用いてシフトレジスタが構成されている場合は、コントローラに供給されているのと同じ電源電圧、つまり、接地電位および第1の電源電圧111がシフトレジスタに供給されても、シフトレジスタは動作することが出来ない。従来の低温ポリシリコンTFTまたは従来の高温ポリシリコンTFTは、しきい値電圧の絶対値が高く、移動度が低い、というように電流特性が悪いからである。そこで、仮に、シフトレジスタに供給される電源電圧の大きさ

10

20

30

40

50

を大きくしたとする。ただし、コントローラ 106 の信号 110 の振幅は、接地電位または第 1 の電源電圧 111 と概ね同じ大きさであるとする。その場合、シフトレジスタを構成するインバータなどが、うまくオンオフすることが出来ず、ずっとオンしている状況になってしまい、正常に動作することが難しい。また、トランジスタの特性がばらつくと、さらに正常動作が困難となる。そこで、シフトレジスタに供給する信号（スタートパルス信号、クロック信号など）の振幅を、大きくしたときの電源電圧と同程度まで、レベルシフトする必要がある。そのためのレベルシフト回路を、ガラス基板上に作製したい場合、高速に動作するクロック信号は正常に動作させにくいものとなる。仮に動作したとしても、波形がゆがんでしまい、回路の動作に支障をきたしてしまう。または、ガラス基板の外の集積回路でレベルシフト回路を配置する場合は、部品を追加する必要があり、コストが上昇してしまう。その上、シフトレジスタの電源電圧が大きいため、消費電力が大きくなってしまう。さらに、コントローラに供給する電源とは別の電源電圧を供給するためには、さらに電源回路が必要となってしまう。電源回路は、サイズが大きいため、装置を小型にすること、薄型にすることなどに悪い影響を与えてしまう。

10

【0097】

しかしながら、シフトレジスタ 501 を、単結晶 T F T を用いて形成することにより、これらの課題を解決することが出来る。単結晶 T F T を用いることにより、コントローラ 106 から出力される信号 110 の電位を、ガラス基板 101 の内外を問わず、レベルシフトする必要がない。したがって、シフトレジスタ 501 に供給する信号の振幅を大きくするためのレベルシフト回路を削除することが出来る。そのため、部品点数を減らすことが出来る。また、同じ電源をコントローラ 106 とシフトレジスタ 501 に供給して動作させることが出来るため、シフトレジスタ 501 において、電源電圧を大きくする必要がない。そのため、消費電力を低くすることが出来る。そして、電源回路を増やす必要もない。電源回路は、サイズが大きいため、電源回路のサイズの分だけ、小型にすること、薄型にすることが可能となる。また、シフトレジスタ 501 に供給される電源と同じ電位を有する信号 110 が供給されるため、シフトレジスタを構成するインバータなどは、うまくオンオフすることができ、正常に動作させることが出来る。また、出力波形がゆがんでしまうこともない。

20

【0098】

このように、ガラス基板 101 上に、単結晶 T F T を用いてシフトレジスタ 501 を作製することにより、シフトレジスタ 501 に供給する信号の振幅を大きくするためのレベルシフト回路を削除することが出来る。

30

【0099】

ただし、画素配列 104 には、様々な表示素子、例えば、液晶素子、発光素子（E L 素子（有機物及び無機物を含む E L 素子、有機 E L 素子、無機 E L 素子）、電子放出素子など）、電気泳動素子などが配置されており、それぞれの素子の特性に合わせて、必要となる電圧のレベルが決まってくる。したがって、シフトレジスタ 501 から出力された信号をレベルシフトするために、レベルシフト 502 を配置する。レベルシフト 502 には、第 1 の電源電圧 111 および第 2 の電源電圧 112 が少なくとも供給されている。レベルシフト 502 によって電圧振幅が大きくなった信号が、サンプリング回路 503 に供給される。サンプリング回路 503 では、ビデオ信号がサンプリングされ、画素配列 104 に供給される。

40

【0100】

なお、レベルシフト 502 またはサンプリング回路 503 は、単結晶 T F T で作製されていることが望ましい。ただし、これに限定されない。

【0101】

なお、ソースドライバ 102 の構成は、図 2 に限定されない。さまざまな構成をとることが出来る。例えば、デジタルのビデオ信号が供給される場合のソースドライバ 102 の構成例を図 3 に示す。シフトレジスタ 501 から出力された信号は、レベルシフトされることなく、ラッチ 1 回路 601 に供給される。さらに、ラッチ 1 回路 601 から出力された

50

信号は、レベルシフトされることなく、ラッチ 2 回路 6 0 2 に供給される。ラッチ 1 回路 6 0 1 およびラッチ 2 回路 6 0 2 も、単結晶 T F T を用いて形成されている。したがって、ラッチ 1 回路 6 0 1 およびラッチ 2 回路 6 0 2 にも、少なくとも、接地電位および第 1 の電源電圧 1 1 1 が供給されている。したがって、シフトレジスタと同様、低い電圧で動作することとなる。なお、ラッチ 1 回路 6 0 1 には、デジタルのビデオ信号が供給されるが、この信号のローレベルおよびハイレベルの電位も、接地電位または第 1 の電源電圧 1 1 1 と概ね同じ大きさの電位を有している。よって、消費電力が低く動作させることが出来る。

【 0 1 0 2 】

このように、ガラス基板 1 0 1 上に、単結晶 T F T を用いてシフトレジスタ 5 0 1、ラッチ 1 回路 6 0 1 およびラッチ 2 回路 6 0 2 を作製することにより、シフトレジスタ 5 0 1 に供給する信号の振幅を大きくするためのレベルシフト回路を削除することが出来る。

10

【 0 1 0 3 】

ただし、画素配列 1 0 4 に適切な電圧を供給するため、レベルシフト 5 0 2 を配置する。そして、デジタル信号をアナログ信号に変換するため、D A C 6 0 3 を配置する。ただし、画素配列 1 0 4 にデジタル信号を供給する場合は、D A C 6 0 3 は省略することが出来る。そして、画素配列 1 0 4 に、ビデオ信号が供給される。

【 0 1 0 4 】

なお、レベルシフト 5 0 2 または D A C 6 0 3 は、単結晶 T F T で作製されていることが望ましい。ただし、これに限定されない。

20

【 0 1 0 5 】

図 1 乃至図 3 において、ソースドライバ 1 0 2 に着目して述べてきた。次に、ゲートドライバについて述べる。図 4 には、ゲートドライバ 1 0 3 に供給される信号、電源 1 0 7 などに着目し、図面を記載している。そして、少なくとも第 1 の電源電圧 1 1 1 および第 3 の電源電圧 2 1 2 が、電源 1 0 7 からゲートドライバ 1 0 3 に供給される。なお、図示していないが、コントローラ 1 0 6 およびゲートドライバ 1 0 3 などには、接地電位も供給されている。

【 0 1 0 6 】

そして、コントローラ 1 0 6 から、信号 2 1 0 がゲートドライバ 1 0 3 に供給されている。このとき、コントローラ 1 0 6 とゲートドライバ 1 0 3 で、信号 2 1 0 の振幅の大きさは同じである。ここで信号 2 1 0 の振幅の大きさが同じであるということは、必ずしもコントローラ 1 0 6 とゲートドライバ 1 0 3 で信号 2 1 0 の振幅が完全に一致することを意味しない。例えば、信号の遅延、配線抵抗、寄生容量、他の信号とのクロストークなどの影響によるノイズで、コントローラ 1 0 6 とゲートドライバ 1 0 3 の間で信号 2 1 0 の振幅が乱れたとしても、信号 2 1 0 の振幅の大きさが同じであるとみなす。信号 2 1 0 は、タイミング信号、クロック信号などである。コントローラ 1 0 6 には、接地電位および第 1 の電源電圧 1 1 1 が供給されている。そして、コントローラ 1 0 6 では、接地電位および第 1 の電源電圧 1 1 1 を用いて、様々な処理を行っている。そのため、信号 2 1 0 のローレベルおよびハイレベルの電位は、接地電位または第 1 の電源電圧 1 1 1 と概ね同じ大きさの電位を有している。

30

40

【 0 1 0 7 】

ゲートドライバ 1 0 3 の構成の一例を図 5 に示す。第 1 の電源電圧 1 1 1 および信号 2 1 0 がシフトレジスタ 7 0 1 に入力される。なお、図示していないが、シフトレジスタ 7 0 1 には、接地電位も供給されている。したがって、シフトレジスタ 7 0 1 は、接地電位および第 1 の電源電圧 1 1 1 を用いて、動作を行う。信号 2 1 0 としては、スタートパルス信号、クロック信号などがコントローラ 1 0 6 から供給されている。

【 0 1 0 8 】

ここで、シフトレジスタ 7 0 1 は、単結晶 T F T を用いて形成されている。その結果、供給される電圧および信号の電圧が小さくても、正常に動作させることが出来る。そのため、ソースドライバの場合と同様、様々なメリットがある。

50

【 0 1 0 9 】

このように、ガラス基板 1 0 1 上に、単結晶 T F T を用いてシフトレジスタ 7 0 1 を作製することにより、シフトレジスタ 7 0 1 に供給する信号の振幅を大きくするためのレベルシフト回路を削除することが出来る。

【 0 1 1 0 】

ただし、画素配列 1 0 4 に適切な電圧を供給するため、レベルシフト 7 0 2 を配置する。そして、波形のなまりを低減するために、バッファ 7 0 3 を配置する。そして、画素配列 1 0 4 に、選択信号が供給される。

【 0 1 1 1 】

なお、レベルシフト 7 0 2 またはバッファ 7 0 3 は、単結晶 T F T で作製されていることが望ましい。ただし、これに限定されない。

10

【 0 1 1 2 】

このように、ガラス基板 1 0 1 上に、単結晶 T F T を用いてシフトレジスタ、ラッチ回路などを作製することにより、シフトレジスタに供給する信号の振幅を大きくするためのレベルシフト回路を削除することが出来る。図 6 (A) (B) に、電圧の推移を示す。図 6 (A) には、ソースドライバの電圧の推移を示す。コントローラ側 1 6 0 1 a では、0 ~ 3 V で電位が変化する信号、0 V の電源電位、3 V の電源電位を用いる。そして、ガラス基板上に形成された T F T 側 1 6 0 2 a では、シフトレジスタ、ラッチ回路などは、0 ~ 3 V で電位が変化する信号、0 V の電源電位、3 V の電源電位を用いる。その後、画素に入力するため、画素に適応した電圧、例えば、6 ~ 6 V にレベルシフトさせる。その結果、殆どの領域は、I C と同じ電圧で動作させ、画素とその近接部のみ、適応した電圧で動作させることができ、消費電力を低減することが出来る。図 6 (B) には、ゲートドライバの電圧の推移を示す。T F T 側 1 6 0 2 b のゲートドライバにおいても、ソースドライバと同様、殆どの領域は、コントローラ側 1 6 0 1 a の I C と同じ電圧で動作させ、画素とその近接部のみ、適応した電圧で動作させることができ、消費電力を低減することが出来る。

20

【 0 1 1 3 】

なお、図 1 または図 4 において、第 2 の電源電圧 1 1 2 または第 3 の電源電圧 2 1 2 は、電源 1 0 7 から第 1 の電源電圧 1 1 1 とは別に供給されているが、これに限定されない。図 7 に示すように、昇圧回路 3 0 1 を用いて第 1 の電源電圧 1 1 1 から新たな電圧を作り出して良い。図 7 では、昇圧回路 3 0 1 が、第 1 の電源電圧 1 1 1 を用いて、第 2 の電源電圧 3 1 2 または第 3 の電源電圧 3 1 3 を作り出して、ソースドライバ 1 0 2 またはゲートドライバ 1 0 3 に供給している。

30

【 0 1 1 4 】

なお、昇圧回路 3 0 1 は、単結晶 T F T で作製されていることが望ましい。ただし、これに限定されない。

【 0 1 1 5 】

なお、図 1、図 4 または図 7 において、電源 1 0 7 は、コントローラ 1 0 6 などに電源電圧を供給しているが、これに限定されない。様々な回路に電源電圧を供給している。例えば、図 8 に示すように、メモリ 4 0 1、グラフィック用プロセッサ 4 0 2 などにも電源電圧を供給している。これらすべてに、同じ電源電圧を供給することで、装置を小さくする、或いは軽くすることが出来る。

40

【 0 1 1 6 】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容 (一部でもよい) は、別の図で述べた内容 (一部でもよい) に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【 0 1 1 7 】

同様に、本実施の形態の各々の図で述べた内容 (一部でもよい) は、別の実施の形態の図

50

で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【 0 1 1 8 】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【 0 1 1 9 】

（第2の実施の形態）

本実施の形態では、第1の実施の形態で述べた構成の具体例を示す。図9（A）に、シフトレジスタの一例を示す。シフトレジスタは、クロックインバータ801、インバータ802、NAND回路803などによって構成されている。コントローラ106から送られた信号は、配線800を通してシフトレジスタに入力される。それから、クロックインバータ801、インバータ802、NAND回路803などを介して、配線804から出力される。なお、クロックインバータ801には、クロック信号（CLK）およびクロック反転信号（CLKB）が入力されている。上記図3におけるラッチ1回路601、ラッチ2回路602も、クロックインバータ、インバータ、などから構成されており、図9（A）と類似した回路構成となっている。

【 0 1 2 0 】

図9（B）に、シフトレジスタの中で用いられているクロックインバータ801の一例を示す。クロックインバータ801は、第1のPチャネル型トランジスタ809、第2のPチャネル型トランジスタ810、第1のNチャネル型トランジスタ811、第2のNチャネル型トランジスタ812から構成されている。高電位側電源線805が第1のPチャネル型トランジスタ809に接続されており、低電位側電源線806が第2のNチャネル型トランジスタ812に接続されている。第2のPチャネル型トランジスタ810及び第1のNチャネル型トランジスタ811のゲート電極に接続されている配線807から入力された信号は、第2のPチャネル型トランジスタ810及び第1のNチャネル型トランジスタ811のソース電極またはドレイン電極に接続されている配線808から出力される。なお、クロック信号が第2のNチャネル型トランジスタ812に入力され、クロック反転信号が第1のPチャネル型トランジスタ809に入力されている。

【 0 1 2 1 】

ガラス基板上で結晶TFETを用いて形成されたシフトレジスタ、または、クロックインバータ、インバータ、NAND回路などに、ICで形成されたコントローラ106から信号が入力されている。この部分をトランジスタレベルで記載した図を図10～図12に示す。

【 0 1 2 2 】

図10では、コントローラ側901の回路として、例えば、インバータ905が配置されている。インバータ905は、第1のPチャネル型トランジスタ908及び第1のNチャネル型トランジスタ909から構成される。TFET側902の回路としては、例えば、インバータ906が配置されている。インバータ906は、第2のPチャネル型トランジスタ910及び第2のNチャネル型トランジスタ911から構成される。そして、高電位側電源線903及び低電位側電源線904によって、インバータ905で用いられた電源電圧が、ガラス基板上で結晶TFETを用いて形成されたインバータ906にも、供給されている。つまり、コントローラ側901と、TFET側902とで、同じ電源電圧を用いている。したがって、高電位側電源線903は、インバータ905およびインバータ906の第1のPチャネル型トランジスタ908及び第2のPチャネル型トランジスタ910に接続されている。また、低電位側電源線904は、インバータ905およびインバータ906の第1のNチャネル型トランジスタ909及び第2のNチャネル型トランジスタ911

に接続されている。そのため、レベルシフトが必要ない。インバータ906は、活性層が概ね単結晶状態にあるため、電流特性が良い。しきい値電圧の絶対値も小さく、移動度も大きい。したがって、ICと同じ電源電圧を供給されても、動作させることが出来る。その結果、消費電力が低く、薄型で、小型な表示装置を形成することが出来る。また、インバータ905が出力し、配線907を介して、インバータ906に入力される信号の振幅は、電源電圧に等しいため、回路は正常に動作し、波形のひずみもない。

【0123】

図10では、TF T側の回路がインバータ906の場合について述べたが、クロックドインバータなどの場合も同様である。図11, 図12に、TF T側の回路がクロックドインバータの場合の例を示す。図11では、コントローラ側1001の回路として、例えば、インバータ1005が配置されている。インバータ1005は、第1のPチャネル型トランジスタ1008及び第1のNチャネル型トランジスタ1009から構成される。TF T側1002の回路としては、例えば、クロックドインバータ1006が配置されている。クロックドインバータ1006は、第2のPチャネル型トランジスタ1010、第3のPチャネル型トランジスタ1011、第2のNチャネル型トランジスタ1012及び第3のNチャネル型トランジスタ1013から構成される。そして、高電位側電源線1003及び低電位側電源線1004によって、インバータ1005で用いられた電源電圧が、ガラス基板上で結晶TF Tを用いて形成されたクロックドインバータ1006にも、供給されている。つまり、コントローラ側1001と、TF T側1002とで、同じ電源電圧を用いている。したがって、高電位側電源線1003は、インバータ1005およびクロックドインバータ1006の第1のPチャネル型トランジスタ1008及び第2のPチャネル型トランジスタ1010に接続されている。また、低電位側電源線1004は、インバータ1005およびクロックドインバータ1006の第1のNチャネル型トランジスタ1009及び第3のNチャネル型トランジスタ1013に接続されている。そのため、レベルシフトが必要ない。クロックドインバータ1006は、活性層が概ね単結晶状態にあるため、電流特性が良い。しきい値電圧の絶対値も小さく、移動度も大きい。したがって、ICと同じ電源電圧を供給されても、動作させることが出来る。その結果、消費電力が低く、薄型で、小型な表示装置を形成することが出来る。また、インバータ1005が出力し、配線1007を介して、クロックドインバータ1006に入力される信号の振幅は、電源電圧に等しいため、回路は正常に動作し、波形のひずみもない。

【0124】

図12には、クロックで制御される部分にコントローラから信号が入る場合のクロックドインバータ1106a、1106bの場合について示す。図12では、コントローラ側1101の回路として、インバータ1105a、およびインバータ1105bが配置されている。インバータ1105aは、第1のPチャネル型トランジスタ1111及び第1のNチャネル型トランジスタ1112から構成される。インバータ1105bは、第2のPチャネル型トランジスタ1113及び第2のNチャネル型トランジスタ1114から構成される。TF T側1102の回路としては、クロックドインバータ1106aおよびクロックドインバータ1106bが配置されている。クロックドインバータ1106aは、第3のPチャネル型トランジスタ1115、第4のPチャネル型トランジスタ1116、第3のNチャネル型トランジスタ1117及び第4のNチャネル型トランジスタ1118から構成される。クロックドインバータ1106bは、第5のPチャネル型トランジスタ1119、第6のPチャネル型トランジスタ1120、第5のNチャネル型トランジスタ1121及び第6のNチャネル型トランジスタ1122から構成される。

【0125】

コントローラ側1101のインバータ1105aから、配線1107および配線1108を通して、TF T側1102のクロックドインバータ1106a、クロックドインバータ1106bのクロック同期用TF Tである第3のPチャネル型トランジスタ1115、第6のNチャネル型トランジスタ1122に信号が供給される。コントローラ側1101のインバータ1105bから、配線1109および配線1110を通して、TF T側110

2のクロックドインバータ1106a、クロックドインバータ1106bのクロック同期用TFTである第4のNチャネル型トランジスタ1118、第5のPチャネル型トランジスタ1119に信号が供給される。そして、インバータ1105a、1105bで用いられた電源電圧が、高電位側電源線1103及び低電位側電源線1104によって、ガラス基板上で結晶TFTを用いて形成されたクロックドインバータ1106a、1106bにも、供給されている。つまり、コントローラ側1101と、TFT側1102とで、同じ電源電圧を用いている。したがって、高電位側電源線1103は、インバータ1105a、1105b、クロックドインバータ1106a、1106bのPチャネル型トランジスタに接続されている。また、低電位側電源線1104は、インバータ1105a、1105b、クロックドインバータ1106a、1106bのNチャネル型トランジスタに接続されている。そのため、レベルシフタが必要ない。クロックドインバータ1106a、1106bは、活性層が概ね単結晶状態にあるため、電流特性が良い。しきい値電圧の絶対値も小さく、移動度も大きい。したがって、ICと同じ電源電圧を供給されても、動作させることが出来る。その結果、消費電力が低く、薄型で、小型な表示装置を形成することが出来る。また、インバータ1105a、1105bが出力し、クロックドインバータ1106a、1106bに入力される信号の振幅は、電源電圧に等しいため、回路は正常に動作し、波形のひずみもない。

【0126】

つぎに、上記図2に示したレベルシフタ502、上記図5に示したレベルシフタ702の構成例を示す。図13(A)、(B)に、回路図を示す。図13(A)のレベルシフタは、第1のPチャネル型トランジスタ1201、第1のNチャネル型トランジスタ1202、第2のPチャネル型トランジスタ1203および第2のNチャネル型トランジスタ1204から構成される。第1のPチャネル型トランジスタ1201と第2のPチャネル型トランジスタ1203は高電位側電源線1205によって接続され、第1のNチャネル型トランジスタ1202と第2のNチャネル型トランジスタ1204は、低電位側電源線1206によって接続される。配線1207から信号が入力され、配線1208からは、反転した信号が入力され、配線1209から増幅された信号が出力される。図13(B)のレベルシフタは、第1のPチャネル型トランジスタ1210、第2のPチャネル型トランジスタ1211、第1のNチャネル型トランジスタ1212、第3のPチャネル型トランジスタ1213、第4のPチャネル型トランジスタ1214および第2のNチャネル型トランジスタ1215から構成される。第1のPチャネル型トランジスタ1210と第3のPチャネル型トランジスタ1213は高電位側電源線1216によって接続され、第1のNチャネル型トランジスタ1212と第2のNチャネル型トランジスタ1215は、低電位側電源線1217によって接続される。配線1218から信号が入力され、配線1219からは、反転した信号が入力され、配線1220から増幅された信号が出力される。ただし、図13(A)、(B)のレベルシフタでは、出力信号の波形が整うのが遅く、十分に動作できない場合がある。結晶TFTを用いた回路の場合、ずっと低い電圧で動作させ、画素の直前で、大きな電圧にレベルシフトさせることになる。したがって、レベルシフト量が非常に多く、出力信号の波形が整うのに多くの時間が掛かるからである。

【0127】

そこで、図14～図16に示すように、能動負荷回路(アクティブ負荷、アクティブロード、カレントミラー回路などとも言う)を配置したレベルシフタ回路を用いればよい。図14は、Nチャネル型トランジスタを用いた能動負荷回路1301を用いたレベルシフタを示している。図14のレベルシフタは第1のPチャネル型トランジスタ1302、第2のPチャネル型トランジスタ1303、第1のNチャネル型トランジスタ1304および第2のNチャネル型トランジスタ1305から構成される。第1のPチャネル型トランジスタ1302と第2のPチャネル型トランジスタ1303は高電位側電源線1306によって接続され、第1のNチャネル型トランジスタ1304と第2のNチャネル型トランジスタ1305は、低電位側電源線1307によって接続される。配線1308から信号が入力され、配線1309からは、反転した信号が入力され、配線1310から増幅された

信号が出力される。能動負荷回路 1301 は、第 1 の N チャンネル型トランジスタ 1304 および第 2 の N チャンネル型トランジスタ 1305 から構成され、2 つのトランジスタのゲート電極が互いに接続され、第 1 の N チャンネル型トランジスタ 1304 のゲート電極とドレイン電極とが接続されている。

【0128】

図 15 には、P チャンネル型トランジスタを用いた能動負荷回路 1401 を用いたレベルシフタを示している。図 15 のレベルシフタは第 1 の P チャンネル型トランジスタ 1402、第 2 の P チャンネル型トランジスタ 1403、第 1 の N チャンネル型トランジスタ 1404 および第 2 の N チャンネル型トランジスタ 1405 から構成される。第 1 の P チャンネル型トランジスタ 1402 と第 2 の P チャンネル型トランジスタ 1403 は高電位側電源線 1406 によって接続され、第 1 の N チャンネル型トランジスタ 1404 と第 2 の N チャンネル型トランジスタ 1405 は、低電位側電源線 1407 によって接続される。配線 1408 から信号が入力され、配線 1409 からは、反転した信号が入力され、配線 1410 から増幅された信号が出力される。能動負荷回路 1401 は、第 1 の P チャンネル型トランジスタ 1402 および第 2 の P チャンネル型トランジスタ 1403 から構成され、2 つのトランジスタのゲート電極が互いに接続され、第 1 の P チャンネル型トランジスタ 1402 のゲート電極とドレイン電極とが接続されている。

【0129】

図 16 には、差動増幅回路と類似した形にしたレベルシフタであり、能動負荷回路 1501 を用いている。図 16 のレベルシフタは第 1 の P チャンネル型トランジスタ 1502、第 2 の P チャンネル型トランジスタ 1503、第 3 の P チャンネル型トランジスタ 1504、第 1 の N チャンネル型トランジスタ 1505 および第 2 の N チャンネル型トランジスタ 1506 から構成される。第 1 の P チャンネル型トランジスタ 1502 は高電位側電源線 1507 によって接続され、第 1 の N チャンネル型トランジスタ 1505 と第 2 の N チャンネル型トランジスタ 1506 は、低電位側電源線 1508 によって接続される。配線 1509 から信号が入力され、配線 1510 からは、反転した信号が入力され、配線 1511 から増幅された信号が出力される。能動負荷回路 1501 は、第 1 の N チャンネル型トランジスタ 1505 および第 2 の N チャンネル型トランジスタ 1506 から構成され、2 つのトランジスタのゲート電極が互いに接続され、第 1 の N チャンネル型トランジスタ 1505 のゲート電極とドレイン電極とが接続されている。

【0130】

このような能動負荷回路を配置したレベルシフタ回路を用いれば、素早く出力信号を切り替えられるので、レベルシフト量が非常に多くても、正常にレベルシフトさせることが出来る。

【0131】

次に、図 17 に昇圧回路 301 の具体例を示す。図 17 の昇圧回路 301 は、第 1 乃至第 4 トランジスタ 1701 乃至 1704 と、第 1 乃至第 4 のコンデンサ 1705 乃至 1708 と、インバータ 1709 から構成されている。配線 1710 から入力された電圧は、昇圧されて配線 1711 から出力される。チャージポンプ回路を用いて、昇圧回路を構成することが出来る。トランジスタとコンデンサの段数を変えることにより、出力電圧を調整することが出来る。

【0132】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0133】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に

10

20

30

40

50

行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0134】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0135】

（第3の実施の形態）

つぎに、単結晶TFTの製造方法について述べる。

【0136】

SOI基板を図18（A）（B）に示す。図18（A）においてベース基板2100は絶縁表面を有する基板若しくは絶縁基板であり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板が適用される。その他に石英ガラス、シリコンウエハーのような半導体基板も適用可能である。SOI層2102は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他に、水素イオン注入剥離法のようにして単結晶半導体基板から分離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による単結晶半導体層を適用することもできる。

【0137】

このようなベース基板2100とSOI層2102の間には、平滑面を有し親水性表面を形成する接合層2104を設ける。この接合層2104として酸化シリコン層が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン層が好ましい。有機シランガスとしては、珪酸エチル（TEOS：化学式 $\text{Si}(\text{OC}_2\text{H}_5)_4$ ）、テトラメチルシラン（TMS：化学式 $\text{Si}(\text{CH}_3)_4$ ）、テトラメチルシクロテトラシロキサン（TMCTS）、オクタメチルシクロテトラシロキサン（OMCTS）、ヘキサメチルジシラザン（HMDS）、トリエトキシシラン（ $\text{SiH}(\text{OC}_2\text{H}_5)_3$ ）、トリシメチルアミノシラン（ $\text{SiH}(\text{N}(\text{CH}_3)_2)_3$ ）等のシリコン含有化合物を用いることができる。

【0138】

上記平滑面を有し親水性表面を形成する接合層2104は5nm乃至500nmの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。ベース基板2100にも同様の酸化シリコン層を設けておいても良い。すなわち、絶縁表面を有する基板若しくは絶縁性のベース基板2100にSOI層2102を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン層でなる接合層2104を設けることで強固な接合を形成することができる。

【0139】

図18（B）はベース基板2100にバリア層2105と接合層2104を設けた構成を示す。SOI層2102をベース基板2100に接合した場合に、ベース基板2100として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してSOI層2102が汚染されることを防ぐことができる。また、ベース基板2100側の接合層2104は適宜設ければ良い。

【0140】

図19（A）はSOI層2102と接合層2104の間に窒素含有絶縁層2120を設けた構成を示す。窒素含有絶縁層2120は窒化シリコン層、窒化酸化シリコン層若しくは酸化窒化シリコン層から選ばれた一又は複数の膜を積層して形成する。例えば、SOI層2102側から酸化窒化シリコン層、窒化酸化シリコン層を積層して窒素含有絶縁層21

10

20

30

40

50

20とすることができる。接合層2104がベース基板2100と接合を形成するために設けるのに対し、窒素含有絶縁層2120は、可動イオンや水分等の不純物がSOI層2102に拡散して汚染されることを防ぐために設けることが好ましい。

【0141】

なお、ここで酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法(RBS: Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS: Hydrogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50~70原子%、窒素が0.5~15原子%、Siが25~35原子%、水素が0.1~10原子%の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、RBS及びHFSを用いて測定した場合に、濃度範囲として酸素が5~30原子%、窒素が20~55原子%、Siが25~35原子%、水素が10~30原子%の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、Si及び水素の含有比率が上記の範囲内に含まれるものとする。

【0142】

図19(B)はベース基板2100に接合層2104を設けた構成である。ベース基板2100と接合層2104との間にはバリア層2105が設けられていることが好ましい。ベース基板2100として用いられるガラス基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してSOI層2102が汚染されることを防ぐためである。また、SOI層2102には酸化シリコン層2121が形成されている。この酸化シリコン層2121が接合層2104と接合を形成し、ベース基板2100上にSOI層2102を固定する。酸化シリコン層2121は熱酸化により形成されたものが好ましい。また、接合層2104と同様にTEOSを用いて化学気相成長法により成膜したものを適用しても良い。また、酸化シリコン層2121としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体基板表面を処理することで形成することができる。ケミカルオキサイドは半導体基板の表面の平坦性を反映して形成されるので好ましい。

【0143】

このようなSOI基板の製造方法について図20(A)乃至図20(C)と図21を参照して説明する。

【0144】

図20(A)に示す半導体基板2101は清浄化されており、その表面から電界で加速されたイオンを所定の深さに添加し、脆化層2103を形成する。イオンの添加はベース基板に転置するSOI層の厚さを考慮して行われる。当該単SOI層の厚さは5nm乃至500nm、好ましくは10nm乃至200nmの厚さとする。イオンを添加する際の加速電圧はこのような厚さを考慮して、半導体基板2101に添加されるようにする。脆化層2103は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを添加することで形成される。この場合、一種類のイオン又は同一の原子から成る質量数の異なる複数の種類のイオンを添加することが好ましい。水素イオンを添加する場合には、 H^+ 、 H_2^+ 、 H_3^+ イオンを含ませると共に、 H_3^+ イオンの割合を高めておくことが好ましい。水素イオンを添加する場合に、 H^+ 、 H_2^+ 、 H_3^+ イオンを含ませると共に、 H_3^+ イオンの割合を高めておくことと添加効率を高めることができ、添加時間を短縮することができる。このような構成とすることで、分離を容易に行うことができる。

【0145】

イオンを高ドーズ条件で添加する必要がある、半導体基板2101の表面が粗くなってしまう場合がある。そのためイオンが添加される表面に窒化シリコン層若しくは窒化酸化シリコン層などによりイオン添加に対する保護膜を50nm乃至200nmの厚さで設けておいても良い。

【0146】

次に、図 20 (B) で示すようにベース基板と接合を形成する面に接合層 2104 として酸化シリコン層を形成する。酸化シリコン層としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン層が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン層を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層 2103 から脱ガスが起こらない温度として、例えば 350 以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から SOI 層を分離する熱処理は、成膜温度よりも高い熱処理温度が適用される。

【0147】

図 20 (C) はベース基板 2100 と半導体基板 2101 の接合層 2104 が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板 2100 と接合層 2104 を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板 2100 と半導体基板 2101 とを圧接することで水素結合により強固な接合を形成することが可能である。

【0148】

良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により 200 乃至 400 の温度であっても異種材料間の接合を形成することが容易となる。

【0149】

ベース基板 2100 と半導体基板 2101 を接合層 2104 を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板 2100 の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板 2100 及び半導体基板 2101 の耐圧性を考慮して行う。

【0150】

図 21 において、ベース基板 2100 と半導体基板 2101 を貼り合わせた後、熱処理を行い、脆化層 2103 を劈開面として半導体基板 2101 をベース基板 2100 から分離する。熱処理の温度は接合層 2104 の成膜温度以上、ベース基板 2100 の耐熱温度以下で行うことが好ましい。例えば、400 乃至 600 の熱処理を行うことにより、脆化層 2103 に形成された微小な空洞の体積変化が起こり、脆化層 2103 に沿って劈開することが可能となる。接合層 2104 はベース基板 2100 と接合しているので、ベース基板 2100 上には半導体基板 2101 と同じ結晶性の SOI 層 2102 が残存することとなる。

【0151】

図 22 はベース基板 2100 側に接合層を設けて SOI 層を形成する工程を示す。図 22 (A) は酸化シリコン層 2121 が形成された半導体基板 2101 に電界で加速されたイオンを所定の深さに添加し、脆化層 2103 を形成する工程を示している。水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンの添加は図 20 (A) の場合と同様である。半導体基板 2101 の表面に酸化シリコン層 2121 を形成しておくことでイオンドーピングによって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。

【0152】

図 22 (B) は、バリア層 2105 及び接合層 2104 が形成されたベース基板 2100 と半導体基板 2101 の酸化シリコン層 2121 が形成された面を密着させて接合を形成する工程を示している。ベース基板 2100 上の接合層 2104 と半導体基板 2101 の酸化シリコン層 2121 を密着させることにより接合が形成される。

【0153】

その後、図 2 2 (C) で示すように半導体基板 2 1 0 1 を分離する。半導体基板 2 1 0 1 を分離する熱処理は図 2 1 の場合と同様にして行う。このようにして図 1 9 (B) で示す S O I 基板を得ることができる。

【 0 1 5 4 】

このように、本形態によれば、ガラス基板等の耐熱温度が 7 0 0 以下のベース基板 2 1 0 0 であっても接合部の接着力が強固な S O I 層 2 1 0 2 を得ることができる。ベース基板 2 1 0 0 として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が 1 メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路を製造することができる。

10

【 0 1 5 5 】

図 2 7 (A) 乃至 (C) と図 2 8 (A) 及び (B) は、半導体基板 2 1 0 1 に B O X 層 2 1 2 2 を設けて S O I 層を形成する場合の工程を示す。ここで、B O X 層とは、シリコン酸化物でなる埋め込み酸化物 (B u r i e d O x i d e) 層のことを指す。図 2 7 (A) は B O X 層 2 1 2 2 を有する半導体基板 2 1 0 1 に電界で加速されたイオンを所定の深さに添加し、脆化層 2 1 0 3 を形成する工程を示している。水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンの添加は図 2 0 (A) の場合と同様である。ここで、イオン分布のピーク位置が B O X 層 2 1 2 2 となるようにする。つまり、脆化層 2 1 0 3 が B O X 層 2 1 2 2 の中となる。

20

【 0 1 5 6 】

図 2 7 (B) は、ベース基板と接合を形成する面に接合層 2 1 0 4 として酸化シリコン層を形成する工程を示す。酸化シリコン層としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン層が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン層を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層 2 1 0 3 から脱ガスが起こらない温度として、例えば 3 5 0 以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から S O I 層を分離する熱処理は、成膜温度よりも高い熱処理温度が適用される。

【 0 1 5 7 】

図 2 7 (C) は、ベース基板 2 1 0 0 と半導体基板 2 1 0 1 の接合層 2 1 0 4 が形成された面とを密接させ、この両者を接合させる工程を示す。接合を形成する面は、十分に清浄化しておく。そして、ベース基板 2 1 0 0 と接合層 2 1 0 4 を密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、ベース基板 2 1 0 0 と半導体基板 2 1 0 1 とを圧接することで水素結合により強固な接合を形成することが可能である。

30

【 0 1 5 8 】

良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により 2 0 0 乃至 4 0 0 の温度であっても異種材料間の接合を形成することが容易となる。

40

【 0 1 5 9 】

ベース基板 2 1 0 0 と半導体基板 2 1 0 1 を接合層 2 1 0 4 を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板 2 1 0 0 の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板 2 1 0 0 及び半導体基板 2 1 0 1 の耐圧性を考慮して行う。

【 0 1 6 0 】

50

図28(A)において、ベース基板2100と半導体基板2101を貼り合わせた後、熱処理を行い脆化層2103を劈開面として半導体基板2101をベース基板2100から分離する。熱処理の温度は接合層2104の成膜温度以上、ベース基板2100の耐熱温度以下で行うことが好ましい。例えば、400乃至600の熱処理を行うことにより、脆化層2103に形成された微小な空洞の体積変化が起こり、脆化層2103に沿って劈開することが可能となる。接合層2104はベース基板2100と接合しているので、ベース基板2100上には半導体基板2101と同じ結晶性のSOI層2102が残存することとなる。

【0161】

図28(B)は、ベース基板2100に残存するBOX層2122を希フッ酸でウエットエッチングして除去する工程を示す。

【0162】

図27(A)乃至(C)と図28(A)及び(B)とに示した工程では、分離面のダングリングボンド、結晶欠陥などは、BOX層2122に発生する。つまり、ベース基板2100が有する半導体層には、ダングリングボンド、結晶欠陥などが発生しない。そして、BOX層2122を除去することによって、半導体層の膜厚均一性を損なうことを防止することができる。

【0163】

次いで、SOI基板を用いた半導体装置について図23と図24を参照して説明する。図23(A)において、ベース基板2100に接合層2104を介してSOI層2102が設けられている。SOI層2102上には、素子形成領域に合わせて窒化シリコン層2123、酸化シリコン層2106を形成する。酸化シリコン層2106は、素子分離のためにSOI層2102をエッチングするときのハードマスクとして用いる。窒化シリコン層2123はエッチングストッパーである。

【0164】

SOI層2102の膜厚は5nm乃至500nm、好ましくは10nm乃至200nmの厚さとすることが好ましい。SOI層2102の厚さは、図20で説明した脆化層2103の深さを制御することにより適宜設定できる。SOI層2102にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型不純物を添加する。例えば、p型不純物として硼素を $5 \times 10^{17} \text{ cm}^{-3}$ 以上 $1 \times 10^{18} \text{ cm}^{-3}$ 以下の濃度で添加

【0165】

図23(B)は、酸化シリコン層2106をマスクとしてSOI層2102、接合層2104をエッチングする工程である。SOI層2102及び接合層2104の露出した端面に対してプラズマ処理により窒化する。この窒化处理により、少なくともSOI層2102の周辺端部には窒化シリコン層2107が形成される。窒化シリコン層2107は絶縁性であり、SOI層2102の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、SOI層2102と接合層2104との間に、端面から酸化膜が成長してバースピークが形成されるのを防ぐことができる。

【0166】

図23(C)は、素子分離絶縁層2108を堆積する工程である。素子分離絶縁層2108はTEOSを用いて酸化シリコン層を化学気相成長法で堆積する。素子分離絶縁層2108はSOI層2102が埋め込まれるように厚く堆積する。

【0167】

図23(D)は窒化シリコン層2123が露出するまで素子分離絶縁層2108を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨によって行っても良い。窒化シリコン層2123はエッチングストッパーとなる。素子分離絶縁層2108はSOI層2102の間に埋め込まれるように残存する。窒化シリコン層2123はその後除去する。

【0168】

図23(E)において、SOI層2102が露出した後ゲート絶縁層2109、ゲート電極2110、サイドウォール絶縁層2111を形成し、第1不純物領域2112、第2不純物領域2113を形成する。絶縁層2114は窒化シリコンで形成し、ゲート電極2110をエッチングするときのハードマスクとして用いる。

【0169】

図24(A)において、層間絶縁層2115を形成する。層間絶縁層2115はBPSG(Borophosphosilicate Glass)膜を形成してリフローにより平坦化させる。また、TEOSを用いて酸化シリコン層を形成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極2110上の絶縁層2114はエッチングストッパーとして機能する。層間絶縁層2115にはコンタクトホール2116を形成する。コンタクトホール2116は、サイドウォール絶縁層2111を利用してセルフアラインコンタクトの構成となっている。

10

【0170】

その後、図24(B)で示すように、六フッ化タングステンを用い、CVD法でコンタクトプラグ2117を形成する。さらに絶縁層2118を形成し、コンタクトプラグ2117に合わせて開口を形成して配線2119を設ける。配線2119はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。

【0171】

このように、ベース基板2100に接合されたSOI層2102を用いて電界効果トランジスタを作製することができる。本形態に係るSOI層2102は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。

20

【0172】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることができる。

30

【0173】

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることができる。

【0174】

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

40

【0175】

(第4の実施の形態)

SOI基板の製造方法について図25と図26を参照して説明する。図25(A)は、自然酸化膜が除去された単結晶シリコン基板2301にSiH₄ガスとN₂Oガスを用い、プラズマCVD法で100nmの厚さで酸化窒化シリコン層2305を形成する。さらにSiH₄ガス、N₂Oガス及びNH₃ガスを用い、50nmの厚さで窒化酸化シリコン層2306を成膜する。

【0176】

そして、図25(B)で示すように、窒化酸化シリコン層2306の表面からイオンドー

50

ピング装置を用い水素イオンを添加する。イオンドーピング装置はイオン化したガスを質量分離せず、そのまま電界で加速して基板に添加させる方式である。この装置を用いると、大面積基板であっても高効率に高ドーズのイオンドーピングを行うことができる。本例では、水素をイオン化して単結晶シリコン基板 2301 に脆化層 2303 を形成する。イオンドーピングは加速電圧 80 kV で、ドーズ量は $2 \times 10^{16} / \text{cm}^2$ として行う。

【0177】

この場合、一種類のイオン又は同一の原子から成る質量数の異なる複数の種類のイオンを添加することが好ましい。水素イオンを添加する場合には、 H^+ 、 H_2^+ 、 H_3^+ イオンを含ませると共に、 H_3^+ イオンの割合を約 80% にまで高めておくことが好ましい。このように質量数が小さく高次のイオンを単結晶シリコン基板 2301 に多く含ませることにより、熱処理工程において脆化層 2303 の劈開を容易なものとすることができる。この場合において、単結晶シリコン基板 2301 のイオンドーピング面に窒化酸化シリコン層 2306 及び酸化窒化シリコン層 2305 を設けておくことで、イオンドーピングにより単結晶シリコン基板 2301 の表面荒れを防ぐことができる。

【0178】

次に、図 25 (C) で示すように窒化酸化シリコン層 2306 上に酸化シリコン層 2304 を形成する。酸化シリコン層 2304 はプラズマ CVD 法で、珪酸エチル (TEOS: 化学式 $\text{Si}(\text{OC}_2\text{H}_5)_4$) と酸素ガスを用いて 50 nm の厚さで成膜する。成膜温度は 350 以下として、脆化層 2303 から水素が離脱しないようにする。

【0179】

図 26 (A) は、オゾン含有水を用いて超音波洗浄されたガラス基板 2300 と単結晶シリコン基板 2301 を、酸化シリコン層 2304 を挟んで重ね合わせ、押圧することで接合を形成する工程を示している。その後、窒素雰囲気中において 400 で 10 分間の熱処理を行い、さらに 500 にて 2 時間の熱処理を行い、さらに 400 で数時間保持した後、室温まで徐冷した。これにより図 26 (B) で示すように、脆化層 2303 に亀裂を形成させて単結晶シリコン基板 2301 を分離すると共に、酸化シリコン層 2304 とガラス基板 2300 との接合を強固なものとすることができる。

【0180】

このようにしてガラス基板 2300 上に単結晶シリコン層 2302 を、ガラス基板 2300 が歪まない温度で形成することができる。本例で作製される単結晶シリコン層 2302 はガラス基板 2300 と強固に接合しており、テープ剥離試験を行っても該シリコン層が分離することはない。すなわち、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板上に単結晶シリコン層を設けることが可能となり、一辺が 1 メートルを超える基板を使って様々な集積回路、表示装置を製造することが可能となる。

【0181】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容 (一部でもよい) は、別の図で述べた内容 (一部でもよい) に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0182】

同様に、本実施の形態の各々の図で述べた内容 (一部でもよい) は、別の実施の形態の図で述べた内容 (一部でもよい) に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0183】

なお、本実施の形態は、他の実施の形態で述べた内容 (一部でもよい) を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示

10

20

30

40

50

している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0184】

(第5の実施の形態)

本実施形態においては、第1の実施の形態で述べた表示装置の画素構造について説明する。特に、有機EL素子を用いた表示装置の画素構造について説明する。

【0185】

図45(A)は、1つの画素に2つのトランジスタを有する画素の上面図(レイアウト図)の一例である。図45(B)は、図45(A)に示すX-X'の部分の断面図の一例である。

10

【0186】

図45は、第1のトランジスタ3105、第1の配線3106、第2の配線3107、第2のトランジスタ3108、第3の配線3111、対向電極3112、コンデンサ3113、画素電極3115、隔壁3116、有機導電体膜3117、有機薄膜3118及び基板3119を示している。なお、第1のトランジスタ3105はスイッチング用トランジスタとして、第1の配線3106はゲート信号線として、第2の配線3107はソース信号線として、第2のトランジスタ3108は駆動用トランジスタとして、第3の配線3111は電流供給線として、それぞれ用いられるのが好適である。

【0187】

第1のトランジスタ3105のゲート電極は、第1の配線3106と電氣的に接続され、第1のトランジスタ3105のソース電極及びドレイン電極の一方は、第2の配線3107と電氣的に接続され、第1のトランジスタ3105のソース電極及びドレイン電極の他方は、第2のトランジスタ3108のゲート電極及びコンデンサ3113の一方の電極と電氣的に接続されている。なお、第1のトランジスタ3105のゲート電極は、複数のゲート電極によって構成されている。こうすることで、第1のトランジスタ3105のオフ状態におけるリーク電流を低減することができる。

20

【0188】

第2のトランジスタ3108のソース電極及びドレイン電極の一方は、第3の配線3111と電氣的に接続され、第2のトランジスタ3108のソース電極及びドレイン電極の他方は、画素電極3115と電氣的に接続されている。こうすることで、画素電極3115に流れる電流を、第2のトランジスタ3108によって制御することができる。

30

【0189】

画素電極3115上には、有機導電体膜3117が設けられ、さらに有機薄膜3118(有機化合物層)が設けられている。有機薄膜3118(有機化合物層)上には、対向電極3112が設けられている。なお、対向電極3112は、全ての画素で共通に接続されるように、一面に形成されていてもよく、シャドーマスクなどを用いてパターン形成されていてもよい。

【0190】

有機薄膜3118(有機化合物層)から発せられた光は、画素電極3115又は対向電極3112のうちいずれかを透過して発せられる。

40

【0191】

図45(B)において、画素電極側、すなわちトランジスタ等が形成されている側に光が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。

【0192】

下面放射の場合、画素電極3115は透光性を有する導電膜によって形成されるのが好適である。逆に、上面放射の場合、対向電極3112は透光性を有する導電膜によって形成されるのが好適である。

【0193】

カラー表示の発光装置においては、R、G、Bそれぞれの発光色を持つEL素子を塗り分けても良いし、単色のEL素子を一面に塗り、カラーフィルタによってR、G、Bの発光

50

を得るようにしても良い。

【0194】

なお、図45に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素子の電極の積層順等に関して、図45に示した構成以外にも、様々な構成をとることができる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。

【0195】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることができる。

10

【0196】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0197】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

20

【0198】

（第6の実施の形態）

本実施形態においては、電子機器の例について説明する。

【0199】

図29は表示パネル4101と、回路基板4111を組み合わせた表示パネルモジュールを示している。表示パネル4101は画素部4102、走査線駆動回路4103及び信号線駆動回路4104を有している。回路基板4111には、例えば、コントロール回路4112及び信号分割回路4113などが形成されている。表示パネル4101と回路基板4111とは接続配線4114によって接続されている。接続配線にはFPC等を用いることができる。

30

【0200】

第1の実施の形態のように、表示パネル4101上の走査線駆動回路4103及び信号線駆動回路4104のシフトレジスタに、単結晶半導体基板から単結晶半導体層を分離し、それをガラス基板に固定することで形成された単結晶TFTを用いることで、消費電力が低く、薄型で、小型な表示パネルモジュールを形成することができる。

【0201】

図29に示した表示パネルモジュールによって、テレビ受像機を完成させることができる。図30は、テレビ受像機の主要な構成を示すブロック図である。チューナ4201は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路4202と、映像信号増幅回路4202から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路4203と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路4212により処理される。コントロール回路4212は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路4213を設け、入力デジタル信号をm個（mは正の整数）に分割して供給する構成としても良い。

40

【0202】

チューナ4201で受信した信号のうち、音声信号は音声信号増幅回路4205に送られ

50

、その出力は音声信号処理回路4206を経てスピーカ4207に供給される。制御回路4208は受信局（受信周波数）及び音量の制御情報を入力部4209から受け、チューナ4201又は音声信号処理回路4206に信号を送出する。

【0203】

図30とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図31(A)に示す。図31(A)において、筐体4301内に収められた表示画面4302は、表示パネルモジュールで形成される。なお、スピーカ4303、操作スイッチ4304、入力手段4305、センサ4306（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフ

10

【0204】

図31(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体4312にはバッテリー及び信号受信器が収められており、そのバッテリーで表示部4313、スピーカ部4317、センサ4319（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）及びマイクロフォン4320を駆動させる。バッテリーは充電器4310で繰り返し充電が可能となっている。充電器4310は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。図31(B)に示す装置は、操作キ

20

【0205】

図32(A)は、表示パネル4401とプリント配線基板4402を組み合わせたモジュールを示している。表示パネル4401は、複数の画素が設けられた画素部4403と、第1の走査線駆動回路4404、第2の走査線駆動回路4405と、選択された画素にビデオ信号を供給する信号線駆動回路4406を備えていてもよい。第1の実施の形態のように、表示パネル4401上の第1の走査線駆動回路4404、第2の走査線駆動回路4405及び信号線駆動回路4406のシフトレジスタに、単結晶半導体基板から単結晶半導体層を分離し、それをガラス基板に固定することで形成された単結晶TFTを用いることで、消費電力が低く、薄型で、小型なモジュールを形成することが出来る。

30

【0206】

プリント配線基板4402には、コントローラ4407、中央処理装置(CPU)4408、メモリ4409、電源回路4410、音声処理回路4411及び送受信回路4412などが備えられている。プリント配線基板4402と表示パネル4401は、フレキシブル配線基板(FPC)4413により接続されている。フレキシブル配線基板(FPC)4413には、保持容量、バッファ回路などを設け、電源電圧又は信号にノイズの発生、及び信号の立ち上がり時間の増大を防ぐ構成としても良い。なお、コントローラ4407、音声処理回路4411、メモリ4409、中央処理装置(CPU)4408、電源回路4410などは、COG(Chip On Glass)方式を用いて表示パネル4401に実装することもできる。COG方式により、プリント配線基板4402の規模を縮小することができる。

40

【0207】

プリント配線基板4402に備えられたインターフェース(I/F)部4414を介して

50

、各種制御信号の入出力が行われる。そして、アンテナとの間の信号の送受信を行うためのアンテナ用ポート４４１５が、プリント配線基板４４０２に設けられている。

【０２０８】

図３２（Ｂ）は、図３２（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ４４０９としてＶＲＡＭ４４１６、ＤＲＡＭ４４１７、フラッシュメモリ４４１８などが含まれている。ＶＲＡＭ４４１６にはパネルに表示する画像のデータが、ＤＲＡＭ４４１７には画像データ又は音声データが、フラッシュメモリ４４１８には各種プログラムが記憶されている。

【０２０９】

電源回路４４１０は、表示パネル４４０１、コントローラ４４０７、中央処理装置（ＣＰＵ）４４０８、音声処理回路４４１１、メモリ４４０９、送受信回路４４１２を動作させる電力を供給する。ただし、パネルの仕様によっては、電源回路４４１０に電流源が備えられている場合もある。

【０２１０】

中央処理装置（ＣＰＵ）４４０８は、制御信号生成回路４４２０、デコーダ４４２１、レジスタ４４２２、演算回路４４２３、ＲＡＭ４４２４、中央処理装置（ＣＰＵ）４４０８用のインターフェース（Ｉ／Ｆ）部４４１９などを有している。インターフェース（Ｉ／Ｆ）部４４１９を介して中央処理装置（ＣＰＵ）４４０８に入力された各種信号は、一旦レジスタ４４２２に保持された後、演算回路４４２３、デコーダ４４２１などに入力される。演算回路４４２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ４４２１に入力された信号はデコードされ、制御信号生成回路４４２０に入力される。制御信号生成回路４４２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路４４２３において指定された場所、具体的にはメモリ４４０９、送受信回路４４１２、音声処理回路４４１１、コントローラ４４０７などに送る。

【０２１１】

メモリ４４０９、送受信回路４４１２、音声処理回路４４１１、コントローラ４４０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

【０２１２】

入力手段４４２５から入力された信号は、インターフェース（Ｉ／Ｆ）部４４１４を介してプリント配線基板４４０２に実装された中央処理装置（ＣＰＵ）４４０８に送られる。制御信号生成回路４４２０は、ポインティングデバイス又はキーボードなどの入力手段４４２５から送られてきた信号に従い、ＶＲＡＭ４４１６に格納してある画像データを所定のフォーマットに変換し、コントローラ４４０７に送付する。

【０２１３】

コントローラ４４０７は、パネルの仕様に合わせて中央処理装置（ＣＰＵ）４４０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル４４０１に供給する。コントローラ４４０７は、電源回路４４１０から入力された電源電圧、又は中央処理装置（ＣＰＵ）４４０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号（ＣＬＫ）、交流電圧（ＡＣ　Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル４４０１に供給する。

【０２１４】

送受信回路４４１２では、アンテナ４４２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいてもよい。送受信回路４４１２において送受信される信号のうち音声情報を含む信号が、中央処理装置（ＣＰＵ）４４０８からの命令に従って、音声処理回路４４１１に送られる。

【０２１５】

中央処理装置（ＣＰＵ）４４０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路４４１１において音声信号に復調され、スピーカ４４２７に送られる。マイク

10

20

30

40

50

4 4 2 6 から送られてきた音声信号は、音声処理回路 4 4 1 1 において変調され、中央処理装置（CPU）4 4 0 8 からの命令に従って、送受信回路 4 4 1 2 に送られる。

【0 2 1 6】

コントローラ 4 4 0 7、中央処理装置（CPU）4 4 0 8、電源回路 4 4 1 0、音声処理回路 4 4 1 1、メモリ 4 4 0 9 を、本実施形態のパッケージとして実装することができる。

【0 2 1 7】

勿論、本実施の形態はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅又は空港などにおける情報表示盤、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

10

【0 2 1 8】

次に、図 3 3 を参照して、携帯電話の構成例について説明する。

【0 2 1 9】

表示パネル 4 5 0 1 はハウジング 4 5 3 0 に脱着自在に組み込まれる。ハウジング 4 5 3 0 は表示パネル 4 5 0 1 のサイズに合わせて、形状又は寸法を適宜変更することができる。表示パネル 4 5 0 1 を固定したハウジング 4 5 3 0 はプリント基板 4 5 3 1 に嵌入されモジュールとして組み立てられる。

【0 2 2 0】

表示パネル 4 5 0 1 は F P C 4 5 1 3 を介してプリント基板 4 5 3 1 に接続される。プリント基板 4 5 3 1 には、スピーカ 4 5 3 2、マイクロフォン 4 5 3 3、送受信回路 4 5 3 4、CPU、コントローラなどを含む信号処理回路 4 5 3 5 及びセンサ 4 5 4 1（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、に於て又は赤外線測定する機能を含むもの）が形成されている。このようなモジュールと、入力手段 4 5 3 6、バッテリー 4 5 3 7 を組み合わせ、アンテナ 4 5 4 0 と共に、筐体 4 5 3 9 に収納する。表示パネル 4 5 0 1 の画素部は筐体 4 5 3 9 に形成された開口窓から視認できるように配置する。

20

【0 2 2 1】

図 3 3 に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図 3 3 に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。

30

【0 2 2 2】

図 3 4 で示す携帯電話機は、操作スイッチ類 4 6 0 4、マイクロフォン 4 6 0 5 などが備えられた本体（A）4 6 0 1 と、表示パネル（A）4 6 0 8、表示パネル（B）4 6 0 9、スピーカ 4 6 0 6、センサ 4 6 1 1（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、に於て又は赤外線測定する機能を含むもの）などが備えられた本体（B）4 6 0 2 とが、蝶番 4 6 1 0 で開閉可能に連結されている。表示パネル（A）4 6 0 8 と表示パネル（B）4 6 0 9 は、回路基板 4 6 0 7 と共に本体（B）4 6 0 2 の筐体 4 6 0 3 の中に収納される。表示パネル（A）4 6 0 8 及び表示パネル（B）4 6 0 9 の画素部は筐体 4 6 0 3 に形成された開口窓から視認できるように配置される。

40

【0 2 2 3】

表示パネル（A）4 6 0 8 と表示パネル（B）4 6 0 9 は、その携帯電話機 4 6 0 0 の機

50

能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）４６０８を主画面とし、表示パネル（Ｂ）４６０９を副画面として組み合わせることができる。

【０２２４】

本実施形態に係る携帯電話機は、その機能又は用途に応じてさまざまな態様に変容し得る。例えば、蝶番４６１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。操作スイッチ類４６０４、表示パネル（Ａ）４６０８、表示パネル（Ｂ）４６０９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同様な効果を得ることができる。

10

【０２２５】

図３４に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じてバイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が発生する機能を有する。なお、図３４に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。

20

【０２２６】

本実施の形態に係る携帯電話機は、第１の実施の形態のように、表示パネル上の走査線駆動回路及び信号線駆動回路のシフトレジスタに、単結晶半導体基板から単結晶半導体層を分離し、それをガラス基板に固定することで形成された単結晶ＴＦＴを用いることで、携帯電話の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。また、薄型で、小型な携帯電話機を作製することが出来る。

【０２２７】

本実施の形態の各々の図で述べた内容（一部でもよい）を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラなどのカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンボ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

30

【０２２８】

図３５（Ａ）はディスプレイであり、筐体４７１１、支持台４７１２、表示部４７１３、入力手段４７１４、センサ４７１５（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン４７１６、スピーカ４７１７、操作キー４７１８、ＬＥＤランプ４７１９等を含む。図３５（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図３５（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。

40

【０２２９】

図３５（Ｂ）はカメラであり、本体４７３１、表示部４７３２、受像部４７３３、操作キー４７３４、外部接続ポート４７３５、シャッターボタン４７３６、入力手段４７３７、センサ４７３８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気

50

、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン４７３９、スピーカ４７４０、ＬＥＤランプ４７４１等を含む。図３５（Ｂ）に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像（静止画、動画）を自動で補正する機能を有する。撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能を有する。撮影した画像を表示部に表示する機能を有する。なお、図３５（Ｂ）に示すカメラが有する機能はこれらに限定されず、様々な機能を有することができる。

【０２３０】

図３５（Ｃ）はコンピュータであり、本体４７５１、筐体４７５２、表示部４７５３、キーボード４７５４、外部接続ポート４７５５、ポインティングデバイス４７５６、入力手段４７５７、センサ４７５８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン４７５９、スピーカ４７６０、ＬＥＤランプ４７６１、リーダ/ライタ４７６２等を含む。図３５（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信又は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図３５（Ｃ）に示すコンピュータが有する機能はこれらに限定されず、様々な機能を有することができる。

【０２３１】

図４２（Ａ）はモバイルコンピュータであり、本体５４１１、表示部５４１２、スイッチ５４１３、操作キー５４１４、赤外線ポート５４１５、入力手段５４１６、センサ５４１７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５４１８、スピーカ５４１９、ＬＥＤランプ５４２０等を含む。図４２（Ａ）に示すモバイルコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア（プログラム）によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々なデータの送信又は受信を行う機能を有する。なお、図４２（Ａ）に示すモバイルコンピュータが有する機能はこれらに限定されず、様々な機能を有することができる。

【０２３２】

図４２（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、本体５４３１、筐体５４３２、表示部Ａ５４３３、表示部Ｂ５４３４、記録媒体（ＤＶＤ等）読み込み部５４３５、操作キー５４３６、スピーカ部５４３７、入力手段５４３８、センサ５４３９（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５４４０、ＬＥＤランプ５４４１等を含む。表示部Ａ５４３３は主として画像情報を表示し、表示部Ｂ５４３４は主として文字情報を表示することができる。

【０２３３】

図４２（Ｃ）はゴーグル型ディスプレイであり、本体５４５１、表示部５４５２、イヤホン５４５３、支持部５４５４、入力手段５４５５、センサ５４５６（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５４５７、スピーカ５４５８、ＬＥＤランプ５４５９等を含む。図４２（Ｃ）に示すゴーグル型ディスプレイは、外部から取得した画像（静止

画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、図42(C)に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。

【0234】

図43(A)は携帯型遊技機であり、筐体5511、表示部5512、スピーカ部5513、操作キー5514、記憶媒体挿入部5515、入力手段5516、センサ5517(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5518、LEDランプ5519等を含む。図43(A)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図43(A)に示す携帯型遊技機が有する機能はこれらに限定されず、様々な機能を有することができる。

10

【0235】

図43(B)はテレビ受像機能付きデジタルカメラであり、本体5531、表示部5532、操作キー5533、スピーカ5534、シャッターボタン5535、受像部5536、アンテナ5537、入力手段5538、センサ5539(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5540、LEDランプ5541等を含む。図43(B)に示すテレビ受像機能付きデジタルカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから取得した情報を表示部に表示する機能を有する。なお、図43(B)に示すテレビ受像機能付きデジタルカメラが有する機能はこれらに限定されず、様々な機能を有することができる。

20

【0236】

図44は携帯型遊技機であり、筐体5611、第1表示部5612、第2表示部5613、スピーカ部5614、操作キー5615、記録媒体挿入部5616、入力手段5617、センサ5618(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5619、LEDランプ5620等を含む。図44に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図44に示す携帯型遊技機が有する機能はこれらに限定されず、様々な機能を有することができる。

30

【0237】

図35(A)乃至(C)、図42(A)乃至(C)、図43(A)及び(B)、及び図44に示したように、電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。第1の実施の形態のように、表示部の走査線駆動回路及び信号線駆動回路のシフトレジスタに、単結晶半導体基板から単結晶半導体層を分離し、それをガラス基板に固定することで形成された単結晶TFTを用いることで、消費電力が低く、長時間の電池駆動が可能である電子機器を作製することが出来る。

40

【0238】

次に、半導体装置の応用例を説明する。

【0239】

図36に、半導体装置を、建造物と一体にして設けた例について示す。図36は、筐体4810、表示部4811、操作部であるリモコン装置4812、スピーカ部4813等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。

50

【 0 2 4 0 】

図 3 7 に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル 4 9 0 1 は、ユニットバス 4 9 0 2 と一体に取り付けられており、入浴者は表示パネル 4 9 0 1 の視聴が可能になる。表示パネル 4 9 0 1 は入浴者が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。

【 0 2 4 1 】

なお、半導体装置は、図 3 7 で示したユニットバス 4 9 0 2 の側壁だけではなく、様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一体にするなどとしてもよい。このとき、表示パネル 4 9 0 1 の形状は、鏡面又は浴槽の形状に合わせたものとなっていてよい。

10

【 0 2 4 2 】

図 3 8 に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル 5 0 0 2 は、柱状体 5 0 0 1 の曲面に合わせて湾曲させて取り付けられている。なお、ここでは柱状体 5 0 0 1 を電柱として説明する。

【 0 2 4 3 】

図 3 8 に示す表示パネル 5 0 0 2 は、人間の視点より高い位置に設けられている。電柱のように屋外で繰り返し林立している建造物に表示パネル 5 0 0 2 を設置することで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル 5 0 0 2 は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示、及び広告効果が得られる。表示パネル 5 0 0 2 に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。電柱に設置することで、表示パネル 5 0 0 2 の電力供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。

20

【 0 2 4 4 】

なお、表示パネル 5 0 0 2 としては、たとえば、フィルム状の基板に有機トランジスタなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表示パネルを用いることができる。

【 0 2 4 5 】

第 1 の実施の形態のように、表示パネルの走査線駆動回路及び信号線駆動回路のシフトレジスタに、単結晶半導体基板から単結晶半導体層を分離し、それをガラス基板に固定することで形成された単結晶 T F T を用いることで、消費電力が低い表示パネルを作製することが出来る。なお、本実施形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実施形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。

30

【 0 2 4 6 】

次に、半導体装置を、移動体と一体にして設けた例について示す。

【 0 2 4 7 】

図 3 9 は、半導体装置を、自動車と一体にして設けた例について示した図である。表示パネル 5 1 0 2 は、自動車の車体 5 1 0 1 と一体に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。

40

【 0 2 4 8 】

なお、半導体装置は、図 3 9 で示した車体 5 1 0 1 だけではなく、様々な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル 5 1 0 2 の形状は、設置するものの形状に合わせたものとなっていてよい。

【 0 2 4 9 】

図 4 0 は、半導体装置を、列車車両と一体にして設けた例について示した図である。

【 0 2 5 0 】

50

図４０（ａ）は、列車車両のドア５２０１のガラスに表示パネル５２０２を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要な人件費がかからないという利点がある。表示パネル５２０２は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができ、より効果的な広告効果が得られる。

【０２５１】

図４０（ｂ）は、列車車両のドア５２０１のガラスの他に、ガラス窓５２０３、及び天井５２０４に表示パネル５２０２を設けた例について示した図である。このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情報伝達が可能となる。

10

【０２５２】

なお、半導体装置は、図４０で示したドア５２０１、ガラス窓５２０３、及び天井５２０４だけではなく、様々な場所に設置することができる。たとえば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル５２０２の形状は、設置するものの形状に合わせたものとなってもよい。

【０２５３】

図４１は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。

20

【０２５４】

図４１（ａ）は、旅客用飛行機の座席上部の天井５３０１に表示パネル５３０２を設けたときの、使用時の形状について示した図である。表示パネル５３０２は、天井５３０１とヒンジ部５３０３を介して一体に取り付けられており、ヒンジ部５３０３の伸縮により乗客は表示パネル５３０２の視聴が可能になる。表示パネル５３０２は乗客が操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を有する。図４１（ｂ）に示すように、ヒンジ部を折り曲げて天井５３０１に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネル５３０２の表示素子を点灯させることで、情報伝達手段及び誘導灯としても利用可能である。

【０２５５】

30

なお、半導体装置は、図４１で示した天井５３０１だけではなく、様々な場所に設置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしてもよい。複数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル５３０２の形状は、設置するものの形状に合わせたものとなってもよい。

【０２５６】

第１の実施の形態のように、表示パネルの走査線駆動回路及び信号線駆動回路のシフトレジスタに、単結晶半導体基板から単結晶半導体層を分離し、それをガラス基板に固定することで形成された単結晶ＴＦＴを用いることで、消費電力が低い表示パネルを作製することが出来る。なお、本実施形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれらに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定複数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可能となる。

40

【０２５７】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ

50

とが出来る。

【 0 2 5 8 】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【 0 2 5 9 】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

10

【図面の簡単な説明】

【 0 2 6 0 】

【図 1】本発明の半導体装置の構成を説明する図。

【図 2】本発明の半導体装置の構成を説明する図。

【図 3】本発明の半導体装置の構成を説明する図。

【図 4】本発明の半導体装置の構成を説明する図。

【図 5】本発明の半導体装置の構成を説明する図。

【図 6】本発明の半導体装置の動作電圧を説明する図。

20

【図 7】本発明の半導体装置の構成を説明する図。

【図 8】本発明の半導体装置の構成を説明する図。

【図 9】本発明の半導体装置の構成を説明する図。

【図 10】本発明の半導体装置の構成を説明する図。

【図 11】本発明の半導体装置の構成を説明する図。

【図 12】本発明の半導体装置の構成を説明する図。

【図 13】本発明の半導体装置の構成を説明する図。

【図 14】本発明の半導体装置の構成を説明する図。

【図 15】本発明の半導体装置の構成を説明する図。

【図 16】本発明の半導体装置の構成を説明する図。

30

【図 17】本発明の半導体装置の構成を説明する図。

【図 18】本発明の半導体装置の製造工程を説明する図。

【図 19】本発明の半導体装置の製造工程を説明する図。

【図 20】本発明の半導体装置の製造工程を説明する図。

【図 21】本発明の半導体装置の製造工程を説明する図。

【図 22】本発明の半導体装置の製造工程を説明する図。

【図 23】本発明の半導体装置の製造工程を説明する図。

【図 24】本発明の半導体装置の製造工程を説明する図。

【図 25】本発明の半導体装置の製造工程を説明する図。

【図 26】本発明の半導体装置の製造工程を説明する図。

40

【図 27】本発明の半導体装置の製造工程を説明する図。

【図 28】本発明の半導体装置の製造工程を説明する図。

【図 29】本発明の半導体装置の構成を説明する図。

【図 30】本発明の半導体装置の構成を説明する図。

【図 31】本発明の電子機器の構成を説明する図。

【図 32】本発明の電子機器の構成を説明する図。

【図 33】本発明の電子機器の構成を説明する図。

【図 34】本発明の電子機器の構成を説明する図。

【図 35】本発明の電子機器の構成を説明する図。

【図 36】本発明の電子機器の構成を説明する図。

50

【図 3 7】本発明の電子機器の構成を説明する図。
【図 3 8】本発明の電子機器の構成を説明する図。
【図 3 9】本発明の電子機器の構成を説明する図。
【図 4 0】本発明の電子機器の構成を説明する図。
【図 4 1】本発明の電子機器の構成を説明する図。
【図 4 2】本発明の電子機器の構成を説明する図。
【図 4 3】本発明の電子機器の構成を説明する図。
【図 4 4】本発明の電子機器の構成を説明する図。
【図 4 5】本発明の半導体装置の上面図および断面図を説明する図。

【符号の説明】

10


【 0 2 6 1 】

1 0 1 ガラス基板
1 0 2 ソースドライバ
1 0 3 ゲートドライバ
1 0 4 画素配列
1 0 5 基板
1 0 6 コントローラ
1 0 7 電源
1 1 0 信号
1 1 1 第 1 の電源電圧
1 1 2 第 2 の電源電圧
2 1 0 信号
2 1 2 第 3 の電源電圧
3 0 1 昇圧回路
3 1 2 第 2 の電源電圧
3 1 3 第 3 の電源電圧
4 0 1 メモリ
4 0 2 グラフィック用プロセッサ
5 0 1 シフトレジスタ
5 0 2 レベルシフタ
5 0 3 サンプリング回路
6 0 1 ラッチ 1 回路
6 0 2 ラッチ 2 回路
6 0 3 D A C
7 0 1 シフトレジスタ
7 0 2 レベルシフタ
7 0 3 バッファ


20

30


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 2 1】




【図 2 2】




【図 2 3】




【図 2 4】




【図 25】




【図 26】




【図 27】




【図 28】




【図 29】




【図 30】




【図 31】




【図 32】




【図 3 3】




【図 3 4】




【図 3 5】




【図 3 6】




【図 3 7】




【図 38】




【図 39】




【図 40】




【図 41】




【図 4 2】




【図 4 4】



【図 4 3】



【図 4 5】



フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/20	(2006.01)	G 0 9 G	3/36	
G 0 9 G	3/36	(2006.01)	G 0 9 G	3/20	6 1 2 R
G 0 9 G	3/30	(2006.01)	G 0 9 G	3/20	6 2 3 H
G 0 2 F	1/133	(2006.01)	G 0 9 G	3/20	6 2 1 M
G 0 2 F	1/1368	(2006.01)	G 0 9 G	3/20	6 8 0 G
H 0 1 L	51/50	(2006.01)	G 0 9 G	3/20	6 2 1 L
H 0 5 B	33/02	(2006.01)	G 0 9 G	3/20	6 2 2 E
			G 0 9 G	3/30	H
			G 0 2 F	1/133	5 5 0
			G 0 2 F	1/1368	
			H 0 5 B	33/14	A
			H 0 5 B	33/02	

(56)参考文献 特開 2 0 0 0 - 2 9 9 4 6 9 (J P , A)
 特開 2 0 0 6 - 3 2 3 3 7 0 (J P , A)
 特開平 0 5 - 2 7 3 5 9 1 (J P , A)
 特開 2 0 0 3 - 0 1 7 7 0 3 (J P , A)
 国際公開第 2 0 0 7 / 0 4 0 1 9 4 (W O , A 1)
 特開 2 0 0 6 - 1 6 5 5 3 2 (J P , A)
 特開 2 0 0 3 - 0 4 5 8 9 2 (J P , A)
 特開 2 0 0 3 - 2 8 2 8 8 5 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

H 0 1 L 2 1 / 3 3 6
 H 0 1 L 2 9 / 7 8 6
 G 0 2 F 1 / 1 3 6