

①9 RÉPUBLIQUE FRANÇAISE
INSTITUT NATIONAL
DE LA PROPRIÉTÉ INDUSTRIELLE
PARIS

①1 N° de publication :
(à n'utiliser que pour les
commandes de reproduction)

2 722 018

②1 N° d'enregistrement national : **94 08024**

⑤1 Int Cl⁶ : G 06 K 19/073

①2

DEMANDE DE BREVET D'INVENTION

A1

②2 Date de dépôt : 29.06.94.

③0 Priorité :

④3 Date de la mise à disposition du public de la demande : 05.01.96 Bulletin 96/01.

⑤6 Liste des documents cités dans le rapport de recherche préliminaire : *Se reporter à la fin du présent fascicule.*

⑥0 Références à d'autres documents nationaux apparentés :

⑦1 Demandeur(s) : SOLAIC SOCIETE ANONYME — FR.

⑦2 Inventeur(s) : MENNECART JOSE.

⑦3 Titulaire(s) :


⑦4 Mandataire : SOLAIC.

⑤4 CARTE A MEMOIRE AMELIORANT LA GESTION DE LA ZONE D'ACCES ET PROCEDE DE GESTION DE CETTE ZONE.

⑤7 La carte à mémoire selon l'invention est pourvue d'au moins une mémoire et d'un circuit d'autorisation pour valider l'échange de données avec un lecteur de carte, carte dotée de moyens d'enregistrement d'une valeur PORT et d'une valeur EMET, et de moyens de comptage d'une part du nombre de mauvaises présentations successives Q, ce nombre étant initialement à 0 et étant augmenté d'une unité à chaque mauvaise présentation et remis à 0 à chaque présentation correcte et d'autre part du nombre de présentations correctes Q', ce nombre étant initialement à 0 et étant augmenté d'une unité à chaque présentation correcte et remis à 0 au bout d'un nombre prédéterminé PCMAX de présentations correctes, ladite mémoire contenant au moins :

- un premier espace-mémoire ou zone d'accès pour mémoriser les demandes d'accès en provenance du lecteur ;
- un second espace-mémoire ou zone code-porteur pour mémoriser la donnée code-porteur CP ;
- un troisième espace-mémoire ou zone code-émetteur pour mémoriser la donnée code-émetteur CE ;
- un quatrième espace-mémoire ou zone de présentation maximum pour mémoriser la donnée nombre maximum de mauvaises présentations NMP ;
- un cinquième espace-mémoire ou zone de paramétrage pour mémoriser ladite donnée nombre maximum de présentations correctes PCMAX, la zone d'accès étant af-

fectée à une mémoire M permanente, effaçable séquentiellement et réinscriptible, par exemple du type EEPROM.



FR 2 722 018 - A1



"Carte à mémoire améliorant la gestion de la zone d'accès et procédé de gestion de cette zone"

La présente invention porte sur une carte à mémoire, pourvue d'au moins une mémoire et d'un circuit d'autorisation pour valider l'échange de données avec un lecteur de carte, carte dotée de moyens d'enregistrement d'une valeur PORT et d'une valeur EMET, et de moyens de comptage d'une part du nombre de mauvaises présentations successives Q, ce nombre étant initialement à 0 et étant augmenté d'une unité à chaque mauvaise présentation et remis à 0 à chaque présentation correcte et d'autre part du nombre de présentations correctes Q', ce nombre étant initialement à 0 et étant augmenté d'une unité à chaque présentation correcte et remis à 0 au bout d'un nombre prédéterminé PCMAX de présentations correctes, ladite mémoire contenant au moins :

- un premier espace-mémoire ou zone d'accès pour mémoriser les demandes d'accès en provenance du lecteur ;
- un second espace-mémoire ou zone code-porteur pour mémoriser la donnée code-porteur CP ;
- un troisième espace-mémoire ou zone code-émetteur pour mémoriser la donnée code-émetteur CE ;
- un quatrième espace-mémoire ou zone de présentation maximum pour mémoriser la donnée nombre maximum de mauvaises présentations NMP ;
- un cinquième espace-mémoire ou zone de paramétrage pour mémoriser ladite donnée nombre maximum de présentations correctes PCMAX.

On connaît de telles cartes à mémoire dans lesquelles l'accès aux données présentes en mémoire est contrôlé par le circuit d'autorisation qui, suivant certains algorithmes, autorise ou refuse l'échange des données avec le lecteur de carte.

Lors d'un fonctionnement normal d'une carte avec des sécurités de type code confidentiel, la carte, avant d'autoriser les échanges de données avec le lecteur de carte, vérifie que le porteur est habilité à réaliser les transactions sur la carte. Une présentation est l'ensemble des opérations réalisées par la carte, à la suite de l'envoi d'un code (porteur ou émetteur) par le lecteur, jusqu'à ce que celle-ci autorise ou non les échanges de données avec le lecteur.

Chaque présentation est réalisée en plusieurs phases :

- lecture du code-porteur PORT envoyé par le lecteur ;
- vérification par le circuit d'autorisation qu'il existe un espace dans la zone d'accès où il pourra enregistrer le résultat de la demande d'accès ;
- comparaison par le circuit d'autorisation entre :
 - 5 * le code-porteur PORT envoyé par le lecteur, et
 - * la donnée code-porteur CP présente dans la zone code-porteur.

Dans le cas où les deux codes correspondent :

- la carte enregistre le résultat "bonne présentation" dans la zone d'accès, en augmentant d'une unité le nombre Q', initialement à zéro, de présentations correctes ;
 - 10 - la carte compare le nombre Q' ainsi obtenu avec la donnée PCMAX et remet Q' à zéro si $Q' = PCMAX$;
 - le circuit d'autorisation autorise l'échange des données avec le lecteur.

La présentation est alors terminée.

15 Au contraire, si les codes sont différents :

- la carte enregistre le résultat "mauvaise présentation" dans la zone d'accès ;
- le circuit d'autorisation compare la quantité Q de mauvaises présentations successives à la donnée nombre maximum de mauvaises présentations NMP enregistré dans la zone de présentation maximum.

20 Dans le cas où Q est inférieur à NMP, la carte demande à nouveau la présentation du code-porteur PORT par le lecteur.

Si au contraire Q est supérieur ou égal à NMP, le circuit d'autorisation :

- enregistre le résultat "quantité de tentatives d'accès successifs infructueux trop importante" dans la zone d'accès ;
 - 25 - bloque la carte pour toute tentative d'accès par un porteur ;
 - attend la présentation par un lecteur d'une "clé émetteur".

La présentation est alors terminée.

Lorsqu'ensuite la carte attend la présentation d'un code appelé "clé émetteur", dans le cas où la clé émetteur EMET présentée par le lecteur et la donnée code-émetteur CE
 30 contenue dans la zone code-émetteur ne sont pas identiques, le circuit d'autorisation

enregistre le résultat "clé émetteur fausse" dans la zone d'accès et bloque définitivement les accès à la carte.

Si au contraire la clé émetteur EMET et le code-émetteur CE sont identiques, le circuit d'autorisation autorise les échanges de la carte et du lecteur.

5 A l'heure actuelle, la gestion du premier espace-mémoire ou zone d'accès est rendue difficile pour diverses raisons.

D'une part, la zone d'accès a une capacité limitée, en raison notamment de sa taille et de sa structure ; d'autre part, le nombre maximum de mauvaises présentations NMP est au plus égal à 3 ; enfin, la gestion actuelle de la zone d'accès nécessite l'utilisation
10 d'un nombre de bits excessif.

En effet, la zone d'accès est divisée en quartets, soit des zones de 4 bits ; le circuit d'autorisation agit sur le premier quartet dont le premier bit n'est pas activé avant le début de la communication ; ce quartet, appelé quartet en cours, peut donc prendre les valeurs [1000], [0100], [0110], [1100], [1110] ou [0111], le 1 étant la convention
15 employée pour symboliser un bit activé et le zéro pour symboliser un bit non activé.

Une présentation correcte mémorise un 1 dans le premier bit du quartet en cours soit [1000] et autorise la carte à dialoguer.

Puis, une mauvaise présentation mémorise un 1 dans le deuxième bit du nouveau quartet en cours, soit [1000,0100].

20 Ensuite, une deuxième mauvaise présentation mémorise à nouveau un 1 dans le troisième bit du quartet en cours, soit [1000,0110] ; si la deuxième présentation est correcte, on a alors [1000, 1100].

Une présentation bonne, après deux mauvaises présentations, mémorise un 1 dans le premier bit du quartet en cours, et autorise la carte à dialoguer, soit [1000,1110].

25 Une troisième mauvaise présentation, suite à deux autres mauvaises présentations, mémorise un 1 dans le quatrième bit du quartet en cours, soit [1000,0111] ; la carte est alors invalidée.

Une telle carte à mémoire présente les inconvénients suivants :

- la zone d'accès a une capacité limitée et elle est gérée de manière linéaire ;
- 30 - lorsque le dernier quartet de la zone d'accès est inscrit, la carte est inutilisable pour des opérations ultérieures et doit être renouvelée, ce qui est coûteux ;

De plus, le mode de gestion actuel de la zone d'accès induit d'autres inconvénients :

- le nombre maximum de mauvaises présentations NMP est au plus égal à 3 ;
- chaque présentation correcte nécessite l'emploi de 4 bits, donc le nombre total de bits utilisés peut atteindre 4 fois le nombre PCMAX ;
- la dimension de la zone d'accès étant limitée, la carte arrive rapidement à saturation.

Pour remédier à ces inconvénients, la présente invention vise une carte à mémoire qui se caractérise en ce qu'au moins la zone d'accès est affectée à une mémoire M permanente, effaçable séquentiellement et réinscriptible, par exemple du type EEPROM.

Une telle carte à mémoire permet de disposer :

- d'un nombre théoriquement illimité d'utilisations de la carte et de présentations correctes, tout en utilisant une zone d'accès de taille restreinte ;
- d'un nombre maximum de mauvaises présentations NMP paramétrable, par exemple à 1, 2 ou 3 et jusqu'à un grand nombre.

Selon un mode de réalisation préféré de l'invention, la zone d'accès comporte au moins :

- le sous-ensemble E pour mémoriser l'état de la carte lorsque $Q \geq NMP$;
- le sous-ensemble C pour mémoriser l'état de la carte lorsque $EMET \neq NMP$;
- le sous-ensemble DAF pour gérer le nombre Q de mauvaises présentations ;
- le sous-ensemble DAC pour gérer le nombre Q' de présentations correctes ;
- le sous-ensemble COMP pour assurer la compatibilité avec des systèmes existants ou d'autres programmes.

Avantageusement, lesdits sous-ensembles ont une dimension minimum de 1 bit, 6 à 8 bits, 8 à 16 bits, 8 bits, respectivement, et de préférence :

- le sous-ensemble E a une dimension égale à 1 bit,
- le sous-ensemble C a une dimension égale à 1 bit,
- le sous-ensemble DAF a une dimension égale à 6 bits,
- le sous-ensemble DAC a une dimension égale à 16 bits,
- le sous-ensemble COMP a une dimension égale à 8 bits.

L'invention porte également sur un procédé de gestion paginée d'une carte à mémoire telle que définie ci-dessus, les bits de la zone d'accès ayant été mis à zéro, c'est-à-dire placés à l'état inactif, avant la mise en service de la carte, procédé caractérisé en ce qu'il comporte les étapes suivantes :

- 5 a) comparaison de la valeur PORT avec la donnée CP ; et
- b) si $PORT = CP$, activation du premier bit situé avant le dernier bit actif dans le sous-ensemble DAC et remise à zéro du sous-ensemble DAF ;
- c) si le sous-ensemble DAC est saturé, il est remis à zéro, c'est-à-dire tous ses bits sont inactivés et le traitement de la carte est poursuivi ;
- 10 d) si $PORT \neq CP$, activation du premier bit situé avant le dernier bit actif dans le sous-ensemble DAF ;
- e) comptage du nombre NBE de bits activés dans le sous-ensemble DAF et comparaison du nombre NBE et de la donnée NMP ;
- f) si $NBE \geq NMP$, activation du sous-ensemble C, ce qui bloque la carte, et si
- 15 $NBE < NMP$, poursuite du traitement de la carte, c'est-à-dire attente par la carte d'un nouveau code-porteur PORT ;

De plus, le procédé objet de l'invention comporte les étapes ci-après, dans le cas où le nombre NBE de bits activés dans le sous-ensemble est supérieur ou égal à NMP, c'est-à-dire lorsque la carte est bloquée à l'étape f).

- 20 Lorsque la carte reçoit le code-émetteur EMET, on a les étapes :
- g) comparaison de la valeur EMET avec la donnée CE ;
- h) activation du sous-ensemble E si $EMET \neq CE$, ce qui a pour conséquence de bloquer définitivement la carte ;
- i) poursuite du traitement si EMET est égal à CE.

25 Divers modes de réalisation de la présente invention vont maintenant être décrits à titre d'exemples non limitatifs en référence aux figures 1 à 15, qui sont des représentations schématiques de la mémoire M d'une carte à mémoire ou de la zone d'accès de celle-ci, carte pourvue en outre d'un circuit d'autorisation non représenté, pour valider l'échange de données en provenance d'un lecteur de carte.

30 On voit à la figure 1 une mémoire M contenant un premier espace-mémoire Z_a ou zone d'accès pour mémoriser les demandes d'accès en provenance du lecteur, un

second espace-mémoire ou zone code-porteur pour mémoriser la donnée code-porteur CP, un troisième espace-mémoire ou zone code-émetteur pour mémoriser la donnée code-émetteur CE, un quatrième espace-mémoire ou zone de présentation maximum pour mémoriser la donnée nombre maximum de mauvaises présentations NMP et un
 5 cinquième espace-mémoire ou zone de paramétrage pour mémoriser la donnée nombre maximum de présentations correctes PCMAX.

Ainsi qu'il a été exposé, la zone d'accès de l'art antérieur, représentée aux figures 2 et 2A à 2H, est divisée en quartets, qui sont des zones de 4 bits ; le porteur de carte, qui souhaite utiliser celle-ci pour effectuer, par exemple, une opération bancaire, introduit
 10 sa carte dans un lecteur de carte ; la carte, avant d'autoriser les échanges de données avec le lecteur de carte, vérifie que le porteur est habilité à réaliser des transactions sur la carte ; par convention, une présentation est l'ensemble des opérations réalisées par la carte, à la suite de l'envoi d'un code (porteur ou émetteur) par le lecteur, jusqu'à ce que celle-ci autorise ou non les échanges de données avec le lecteur.

15 Chaque présentation est réalisée en plusieurs phases :

- lecture par la carte d'un code-porteur PORT envoyé par le lecteur ;
- vérification par le circuit d'autorisation qu'il existe un espace dans la zone d'accès où il pourra enregistrer le résultat de la demande d'accès ;
- comparaison par le circuit d'autorisation entre :

20 * le code-porteur PORT envoyé par le lecteur, et

* la donnée code-porteur CP présente dans la zone code-porteur.

Comme on l'a vu, le quartet en cours peut prendre les valeurs représentées à la figure 2.

25 Une première présentation correcte mémorise un 1 dans le premier bit du quartet en cours et autorise la carte à dialoguer, ainsi qu'il apparaît figure 2A.

Une première mauvaise présentation mémorise un 1 dans le 2ème bit du quartet en cours, ainsi qu'il apparaît figure 2B.

Une mauvaise présentation, suite à une première présentation correcte, mémorise un 1 dans le deuxième bit du nouveau quartet en cours, ainsi qu'il apparaît figure 2C.

Ensuite, une deuxième mauvaise présentation mémorise un 1 dans le troisième bit du quartet en cours, ainsi qu'il apparaît figure 2D, mais si la deuxième présentation est correcte, le premier bit du quartet en cours est activé, ainsi qu'il apparaît figure 2E.

5 Une présentation correcte, après deux mauvaises présentations, mémorise un 1 dans le premier bit du quartet en cours, et autorise la carte à dialoguer, ainsi qu'il apparaît figure 2F.

Une troisième mauvaise présentation, suite à deux autres mauvaises présentations, mémorise un 1 dans le quatrième bit du quartet en cours, ainsi qu'il apparaît figure 2G ; la carte est alors invalidée.

10 La séquence suivante : une présentation correcte, deux mauvaises, une correcte, trois mauvaises, est représentée figure 2H.

Donc, dans l'art antérieur, le nombre maximum de mauvaises présentations est égal à 3, au mieux.

15 Au contraire, la présente invention se propose d'employer une carte à mémoire dotée de moyens d'enregistrement d'une valeur PORT et d'une valeur EMET émises par le lecteur et de moyens de comptage, d'une part du nombre de mauvaises présentations successives Q, ce nombre étant initialement à 0 et étant augmenté d'une unité à chaque mauvaise présentation et remis à 0 à chaque présentation correcte et d'autre part du nombre de présentations correctes Q', ce nombre étant initialement à 0 et étant augmenté
20 d'une unité à chaque présentation correcte et remis à 0 au bout d'un nombre prédéterminé PCMAX de présentations correctes, carte dont la zone d'accès au moins est affectée à une mémoire M permanente, effaçable séquentiellement et réinscriptible, par exemple du type EEPROM.

25 Selon l'invention, les sous-ensembles E, C, DAF, DAC et COMP, représentés aux figures 3 à 15 schématiquement au moyen du nombre de bits qu'ils contiennent, sont gérés de la manière ci-après.

Chaque bit peut prendre la valeur 0 ou la valeur 1, selon qu'il est inactif ou actif.

30 Le sous-ensemble E a une dimension d'un bit e ; le sous-ensemble C a une dimension d'un bit c ; le sous-ensemble DAF a une dimension de 6 bits n, ou 14 bits n aux figures 14 et 15 ; le sous-ensemble DAC a une dimension de 8 bits b, ou 16 bits b à la figure 15 ; le sous-ensemble COMP a une dimension de 8 bits x.

La figure 3 représente la zone d'accès telle que définie ci-dessus.

Lors de l'initialisation de la carte, les bits de la zone d'accès sont remis à zéro, ainsi qu'il apparaît figure 4.

5 Lorsqu'un code-porteur PORT est envoyé par le lecteur, les cas suivants peuvent se présenter, selon le procédé objet de l'invention :

1/ Si le code-porteur PORT est égal à la donnée CP présente en zone code-porteur, il y a activation dans le sous-ensemble DAC du premier bit situé avant le dernier bit actif et remise à zéro du sous-ensemble DAF, comme on voit figure 5.

10 Une présentation ultérieure correcte d'un code-porteur PORT conduit encore à une activation dans le sous-ensemble DAC du premier bit situé avant le dernier bit actif, comme on voit figure 6.

Cependant, lorsque le sous-ensemble DAC est saturé, comme on voit figure 7, il est remis à zéro, comme on voit figure 8.

15 2/ Si le code-porteur PORT est incorrect, c'est-à-dire différent de la donnée CP, il y a activation, dans le sous-ensemble DAF, du premier bit situé avant le dernier bit actif, comme on voit figure 9, et comptage du nombre NBE de bits activés dans ce sous-ensemble DAF ; à cette figure 9, NBE est égal à 1, alors que figure 10, NBE est égal à 3.

20 Aux figures 9 et 10, le nombre de bits actifs dans le sous-ensemble DAC est respectivement de 8 et 3.

Si le nombre NBE est inférieur à la donnée nombre maximum de mauvaises présentations NMP, la carte accepte une nouvelle présentation de code-porteur.

25 Au contraire, si par exemple NMP est égal à 4, lors d'une mauvaise présentation suivante, après activation du premier bit situé avant le dernier bit actif dans le sous-ensemble DAF, il y a activation du sous-ensemble C, comme on voit figure 11, ce qui bloque la carte pour le porteur de carte.

30 Dans ce dernier cas, l'organisme émetteur de la carte, par exemple la banque, doit présenter à son tour un code-émetteur EMET, dans le but de débloquer la carte ; ce code-émetteur EMET est comparé avec la donnée CE présente en zone code-émetteur, et si le code-émetteur EMET est différent de la donnée CE, le sous-ensemble E est

alors activé, comme on voit figure 12, ce qui a pour conséquence de bloquer définitivement la carte.

Si au contraire $EMET = CE$, donc dans le cas d'un code-émetteur correct, l'organisme émetteur de la carte peut alors ré-initialiser celle-ci, par exemple en remettant à zéro tous les bits.

Ainsi, avec une carte à mémoire telle que décrite ci-dessus, ou figure 13, il suffit de 24 bits au total pour les cinq sous-ensembles E, C, DAF, DAC et COMP de la zone d'accès pour gérer à la fois un nombre non limité de présentations correctes et un nombre maximum de mauvaises présentations égal à 6 (6 bits dans le sous-ensemble DAF).

A la figure 14, on voit que 32 bits suffisent, avec 14 bits dans le sous-ensemble DAF pour gérer un nombre illimité de présentations correctes, et un nombre maximum de mauvaises présentations égal à 14.

A la figure 15, où le sous-ensemble DAC est constitué de deux groupes de 8 bits, un premier groupe G_1 et un second groupe G_2 , une gestion dite par boulier peut être assurée, de la manière suivante :

- lorsque le second groupe G_2 est saturé, c'est-à-dire tous les bits activés, le premier bit présent avant un bit déjà actif est activé dans le premier groupe G_1 , puis le second groupe G_2 est remis à zéro ;
- lorsque tous les bits du second groupe G_2 sont activés, celui-ci est aussi remis à zéro, de même que le premier groupe G_1 .

Ceci permet de gérer un nombre illimité de présentations correctes.

Les exemples ci-dessus permettent d'utiliser une carte à mémoire ayant une zone d'accès de faible encombrement, en paramétrant le nombre maximum de mauvaises présentations.

La description ci-dessus fournit des exemples non limitatifs des cartes à mémoire et du procédé selon l'invention.

REVENDICATIONS

1. Carte à mémoire, pourvue d'au moins une mémoire et d'un circuit d'autorisation pour valider l'échange de données avec un lecteur de carte, carte dotée de moyens d'enregistrement d'une valeur PORT et d'une valeur EMET, et de moyens de comptage
- 5 d'une part du nombre de mauvaises présentations successives Q, ce nombre étant initialement à 0 et étant augmenté d'une unité à chaque mauvaise présentation et remis à 0 à chaque présentation correcte et d'autre part du nombre de présentations correctes Q', ce nombre étant initialement à 0 et étant augmenté d'une unité à chaque présentation correcte et remis à 0 au bout d'un nombre prédéterminé PCMAX de présentations
- 10 correctes, ladite mémoire contenant au moins :
- un premier espace-mémoire ou zone d'accès pour mémoriser les demandes d'accès en provenance du lecteur ;
 - un second espace-mémoire ou zone code-porteur pour mémoriser la donnée code-porteur CP ;
 - 15 - un troisième espace-mémoire ou zone code-émetteur pour mémoriser la donnée code-émetteur CE ;
 - un quatrième espace-mémoire ou zone de présentation maximum pour mémoriser la donnée nombre maximum de mauvaises présentations NMP ;
 - un cinquième espace-mémoire ou zone de paramétrage pour mémoriser ladite
 - 20 donnée nombre maximum de présentations correctes PCMAX,
- caractérisée en ce qu'au moins la zone d'accès est affectée à une mémoire M permanente, effaçable séquentiellement et réinscriptible, par exemple du type EEPROM.
2. Carte à mémoire selon la revendication 1, caractérisée en ce que la zone d'accès comporte au moins :
- 25 - le sous-ensemble E pour mémoriser l'état de la carte lorsque $Q \geq NMP$;
 - le sous-ensemble C pour mémoriser l'état de la carte lorsque $EMET \neq NMP$;
 - le sous-ensemble DAF pour gérer le nombre Q de mauvaises présentations ;
 - le sous-ensemble DAC pour gérer le nombre Q' de présentations correctes ;
 - le sous-ensemble COMP pour assurer la compatibilité avec des systèmes
 - 30 existants ou d'autres programmes.

3. Carte à mémoire selon la revendication 2, caractérisée en ce que lesdits sous-ensembles ont une dimension minimum de 1 bit, 1 bit, 6 à 8 bits, 8 à 16 bits, 8 bits, respectivement.

4. Carte à mémoire selon la revendication 3, caractérisée en ce que :

- 5 - le sous-ensemble E a une dimension égale à 1 bit,
- le sous-ensemble C a une dimension égale à 1 bit,
- le sous-ensemble DAF a une dimension égale à 6 bits,
- le sous-ensemble DAC a une dimension égale à 16 bits,
- le sous-ensemble COMP a une dimension égale à 8 bits.










10 5. Procédé de gestion paginée d'une carte à mémoire selon l'une quelconque des revendications 2 à 4, caractérisé en ce qu'il comporte les étapes suivantes :

- a) comparaison de la valeur PORT avec la donnée CP ; et
- b) si $PORT = CP$, activation du premier bit situé avant le dernier bit actif dans le sous-ensemble DAC et remise à zéro du sous-ensemble DAF ;
- 15 c) si le sous-ensemble DAC est saturé, il est remis à zéro, c'est-à-dire tous ses bits sont inactivés et le traitement de la carte est poursuivi ;
- d) si $PORT \neq CP$, activation du premier bit situé avant le dernier bit actif dans le sous-ensemble DAF ;
- e) comptage du nombre NBE de bits activés dans le sous-ensemble DAF et
- 20 comparaison du nombre NBE et de la donnée NMP ;
- f) si $NBE \geq NMP$, activation du sous-ensemble C, ce qui bloque la carte, et si $NBE < NMP$, poursuite du traitement de la carte, c'est-à-dire attente par la carte d'un nouveau code-porteur PORT ;

25 6. Procédé de gestion paginée d'une carte à mémoire dans l'état bloqué selon la revendication 5, dans le cas où le nombre NBE de bits activés dans le sous-ensemble DAF est supérieur ou égal à NMP, caractérisé en ce qu'il comporte en outre les étapes suivantes, lorsque la carte reçoit le code-émetteur EMET :

- g) comparaison de la valeur EMET avec la donnée CE ;
- h) activation du sous-ensemble E si $EMET \neq CE$, ce qui a pour conséquence de
- 30 bloquer définitivement la carte ;
- i) poursuite du traitement si EMET est égal à CE.

1/2



2/2

	E	C	DAF	DAC	COMP
FIG. 3	e	c	nnnnnn	bbbbbbbb	XXXXXXXX
FIG. 4	0	0	000000	0000 0000	0000 0000
FIG. 5	0	0	000000	00000001	0000 0000
FIG. 6	0	0	000000	0000 0011	0000 0000
FIG. 7	0	0	nnnnnn	1111 1111	0000 0000
FIG. 8	0	0	000 000	0000 0000	0000 0000
FIG. 9	0	0	000 001	1111 1111	0000 0000
FIG. 10	0	0	000 111	0000 0111	0000 0000
FIG. 11	0	1	001 111	0000 0111	0000 0000
FIG. 12	1	1	001 111	0000 0111	0000 0000
FIG. 13	e	c	nnn nnn	bbbb bbbb	0000 0000
FIG. 14	e	c	nnnnnn nnnnnnn	bbbb bbbb	0000 0000
FIG. 15	e	c	nnnnnn nnnnnnn	$\underbrace{bbbbbbb}_{G_1}$ $\underbrace{bbbbbbb}_{G_2}$	0000 0000

DOCUMENTS CONSIDERES COMME PERTINENTS		Revendications concernées de la demande examinée
Catégorie	Citation du document avec indication, en cas de besoin, des parties pertinentes	
A	FR-A-2 674 647 (WIDMER) * abrégé; revendication 1 * * page 9, ligne 28 - page 10, ligne 20 * * page 8, ligne 12 - ligne 26 * ---	1
A	EP-A-0 298 831 (SCHLUMBERGER INDUSTRIES) * colonne 5, ligne 2 - colonne 7, ligne 45 * ---	1
A	EP-A-0 481 882 (GEMPLUS CARD INTERNATIONAL) * abrégé; revendication 1 * * colonne 1, ligne 17 - ligne 54 * -----	1
		DOMAINES TECHNIQUES RECHERCHES (Int.CL.6)
		G07F
Date d'achèvement de la recherche		Examineur
15 Mars 1995		Taccoen, J-F
<p>CATEGORIE DES DOCUMENTS CITES</p> <p>X : particulièrement pertinent à lui seul Y : particulièrement pertinent en combinaison avec un autre document de la même catégorie A : pertinent à l'encontre d'au moins une revendication ou arrière-plan technologique général O : divulgation non-écrite P : document intercalaire</p> <p>T : théorie ou principe à la base de l'invention E : document de brevet bénéficiant d'une date antérieure à la date de dépôt et qui n'a été publié qu'à cette date de dépôt ou qu'à une date postérieure. D : cité dans la demande L : cité pour d'autres raisons & : membre de la même famille, document correspondant</p>		

1
EPO FORM 1503 03.82 (P04C11)