

發明專利說明書

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：94123563

※申請日期：94 年 07 月 12 日

※IPC 分類：H01L 21/306S

一、發明名稱：

(中) 電漿處理方法及電漿處理裝置
(英)

二、申請人：(共 1 人)

1. 姓 名：(中) 日立全球先端科技股份有限公司
(英) HITACHI HIGH-TECHNOLOGIES CORPORATION
代表人：(中) 1. 林將章
(英)
地 址：(中) 日本國東京都港區西新橋一丁目二四番一四號
(英) 24-14, Nishishinbashi 1-chome, Minato-ku, Tokyo, Japan
國籍：(中英) 日本 JAPAN

三、發明人：(共 4 人)

1. 姓 名：(中) 池上英治
(英) IKEGAMI, EIJI
國 籍：(中) 日本
(英) JAPAN

2. 姓 名：(中) 頃安邦彥
(英) KOROYASU, KUNIHICO
國 籍：(中) 日本
(英) JAPAN

3. 姓 名：(中) 金清任光
(英) KANEKIYO, TADAMITSU
國 籍：(中) 日本
(英) JAPAN

4. 姓 名：(中) 角屋誠浩
(英) SUMIYA, MASAHIRO
國 籍：(中) 日本

(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利 ☐ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本 ; 2005/03/07 ; 2005-062842 ☒ 有主張優先權

(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利 ☐ 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 日本 ; 2005/03/07 ; 2005-062842 ☒ 有主張優先權

(1)

九、發明說明

【發明所屬之技術領域】

本發明係關於一種在進行半導體積體裝置之加工時所使用的電漿處理方法及電漿處理裝置，尤其是關於一種電漿蝕刻方法及電漿蝕刻裝置。

【先前技術】

近年來，半導體元件需要較高的功能，而有高密度地將元件集積的趨勢，因此，高微細化加工已為必要所需。基於上述背景，在電漿蝕刻加工中，為了確保加工精密度，大多傾向於使用沈積性較強的氣體。沈積性較強的氣體係在晶圓表面以外之與電漿相接的加工處理室構件表面形成薄膜，其一部分藉由濺鍍等而沈積在斜邊（bevel）（晶圓端部）及晶圓背面。其沈積物（沈積膜）的一部分會在加工過程中剝離而浮遊，且落在晶圓上而阻礙加工，因而無法獲得所期望的加工結果。此外，在電漿蝕刻加工中產生在斜邊的沈積（bevel deposition）會有成為下一製程的異物來源之虞。

為解決該問題，而提案出一種半導體裝置之製造方法，其將形成沈積膜用之可交換構件設置在晶圓載置電極外周部，以抑制在晶圓載置電極側面之沈積之形成（例如參照專利文獻1）。

（專利文獻1）日本專利特開 2001-230234 號公報

（專利文獻2）日本專利特願 2004-264168 號公報

(2)

【發明內容】

（發明所欲解決之課題）

在專利文獻 2 中提案出一種技術係在處理時間中調整施加至載置於晶圓周邊部之環部（ring）的偏壓電力（bias power），藉此使滯留在晶圓上之空間的異物導至該環部上，而落在該環部上，由此可達到降低異物之目的。

然而，在習知技術中，當反覆進行電漿蝕刻時，反應生成物等會附著在晶圓外周部（斜邊）下面，而會有形成較厚之沈積膜的問題產生。

本發明係鑑於前述問題所開發者，目的為提供一種半導體積體裝置製造用之電漿處理裝置及電漿蝕刻方法中，可抑制在晶圓端部（斜邊）產生沈積物（沈積膜）之電漿處理裝置及電漿處理方法。

（解決課題之手段）

為解決上述課題，本發明係設置可控制載置有晶圓之電極上與載置於其周邊部之構件上的離子鞘（ion sheath）的機構，使晶圓端部的離子斜向入射，而減少晶圓端部背面的沈積。

（發明之效果）

根據本發明，當製造半導體積體裝置時，可阻止斜邊沈積（bevel deposition）產生，而可提升生產良率。

(3)

【實施方式】

第 1 實施例

以下使用第 1 圖及第 2 圖說明本發明之第 1 實施例。

第 1 圖係表示使用適用本發明之 UHF-ECR (Ultra High Frequency-Electron Cyclotron Resonance, 極短波-電子迴旋共振) 的電漿蝕刻裝置, 在此係表示由天線 12 放射 UHF (ultra high frequency, 極短波) 電磁波, 而藉由與磁場之間的相互作用來產生電漿之 UHF-ECR 方式的電漿蝕刻裝置。

電漿蝕刻裝置 1 係具有以下構件而構成: 蝕刻 (電漿) 處理室 11; 配置在蝕刻處理室 11 之上部的天線 12; 介電質 13; 與天線 12 相對向配置的下部電極 14; 對於天線 12 供應用以產生電漿之高頻電力的 UHF 電源 15; 對於下部電極 14 供應偏壓電力之高頻偏壓電源 16; 以及使電漿產生在電漿處理室 (蝕刻處理室) 11 內的磁場線圈 17。對於天線 12, 係透過導波管 121 及匹配箱 (matching box) 122 而由 UHF 電源 15 供應有用以產生電漿的高頻電力。對於下部電極 14 則係由高頻偏壓電源 16 供應偏壓電力。在本發明中, 在下部電極 14 之外周部之未載置晶圓 2 的部分設置作為聚磁環 (focus ring) 而發揮作用的矽環 141、導體環 142 及絕緣環 143, 由高頻偏壓電源 16 經由阻抗調整電路 161 來供應高頻電力。

本實施例之蝕刻處理室 11 係藉由未圖示之調溫手段

(4)

，可將其內壁面 111 調整溫度在 20 至 100℃ 的溫度範圍。

蝕刻處理室 11 的上部係配置有天線 12，在蝕刻處理室 11 與天線 12 之間係設置有可穿透 UHF 電磁波之介電質 13。對於天線 12，係透過導波管 121 及匹配箱 122，連接有此時使 UHF 電磁波產生的 UHF 電源 15。在蝕刻處理室 11 的外周部係繞設有用以在蝕刻處理室 11 內形成磁場之磁場線圈 17。蝕刻處理室 11 內之天線 12 的下方係設有用以配置晶圓 2 之作爲試料台的下部電極 14。在下部電極 14 的晶圓非載置部係透過絕緣環 143、導體環 142 而設置有矽環 141。對於導體環 142 係由蝕刻處理室 11 外透過阻抗調整電路 161 而連接高頻偏壓電源 16。

在如上所述之構成的電漿蝕刻裝置中，由 UHF 電源 15 輸出的 UHF 電磁波係透過匹配箱 122、導波管 121 及介電質 13，而由天線 12 供應至蝕刻處理室 11。另一方面，由蝕刻處理室 11 周圍的磁場線圈 17 所產生的磁場係形成於蝕刻處理室 11，藉由 UHF 電磁波的電場與磁場線圈的磁場的相互作用，而使導入蝕刻處理室 11 內的蝕刻氣體有效地電漿化。於上述電漿處理中，將由高頻偏壓電源 16 輸出的偏壓調整爲：相較於使用阻抗調整電路 161 而施加至晶圓 2 的電壓，施加至矽環 141 的電壓會較小，藉此來抑制斜邊沈積。

利用第 2 圖說明斜邊沈積抑制的原理。例如，由 UHF 電源 15 施加 200MHz 的 UHF 電磁波至天線 12，使用 Ar、CHF₃、N₂ 作爲電漿氣體，將處理壓力控制在 4Pa，由高頻

(5)

偏壓電源 16 施加 4Hz 的高頻偏壓至下部電極 14，例如使用以可變電容器（variable condenser）構成的阻抗調整電路 161，相較於施加至載置有晶圓 2 之電極部分的電壓 V_w ，使施加至載置於其周邊部的矽環（聚磁環）141 的電壓 V_f 較小（例如由 1500V 至 500V）。

藉此方式，使聚磁環 141 上的離子鞘 32f 比晶圓 2 上的離子鞘 32w 為薄。由此，在晶圓 2 之外周部附近，在離子鞘 32 中形成由離子鞘 32w 朝向離子鞘 32f 下降的離子鞘的傾斜 32s。

其結果使得，藉由施加至電極 14 的偏壓，使得位於晶圓 2 上及聚磁環 141 上的離子 31 分別垂直入射至晶圓 2 及聚磁環 141，且位於晶圓 2 外周部之離子鞘 32s 之離子 31 係斜向入射至晶圓 2 側面。斜向入射至晶圓 2 側面的離子 31 係抑制產生形成在晶圓 2 之斜邊（外周部）背面的沈積膜。

使用第 3 圖說明本發明之效果。VC100 意指當施加至晶圓 2 之電壓 V_w 與施加至聚磁環 141 之電壓 V_f 相等的情形（ $V_w : V_f = 100 : 100$ ），VC75 意指當施加至聚磁環 141 之電壓 V_f 小於施加至晶圓 2 之電壓 V_w 的情形（ $V_w : V_f = 100 : 75$ ），VC30 意指當施加至聚磁環 141 之電壓 V_f 小於施加至晶圓 2 之電壓 V_w 時的情形（ $V_w : V_f = 100 : 30$ ）。將施加至晶圓 2 之電壓 V_w 與施加至聚磁環 141 之電壓 V_f 之關係設為 $V_w > V_f$ ，亦即設為 VC75、VC30，藉此可使在晶圓 2 之斜邊（周邊部）背面的沈積膜產生速度

(6)

小於 VC100。由此可知，藉由使施加至聚磁環 141 之電壓 V_f 小於施加至晶圓 2 之電壓 V_w ，可降低斜邊沈積。

其中，在 VC75、VC30 中，自晶圓最外周部（0mm）至 0.3mm 之間，雖然沈積膜產生速度暫時上升，但是如第 4 圖所示，這是由於斜向入射之離子 31 在矽環 141 反射，並無助於降低自晶圓最外周（0mm）至 0.3mm 之後的沈積膜 21 所致，或是由於是附著係數較高的沈積膜，因此易於附著於對向角較大的晶圓端部所致。然而，藉由控制鞘 32 的厚度，亦可降低晶圓最外周部（0mm）至 0.3mm 之間的沈積膜 21。

接著，上述之電漿產生高頻電源（UHF 電源）15 亦可適用於 10MHz 至 2.5GHz，而非限定在 200MHz。10MHz 係用以得到最低所需電漿密度的頻率，2.5GHz 係可得大口徑均一性之界限的頻率。此外，引入離子 31 之高頻電源（高頻偏壓電源）16 亦可適用於 400kHz 至 200MHz 之頻率，而非限定在 4MHz 之高頻電力。400kHz 係不會發生晶圓損壞之最低限的頻率，當超過 200MHz 時，不會產生自生偏壓的頻率。處理壓力則非限定在 4Pa，即使在 0.1Pa 至 100Pa 的壓力範圍內，亦可獲得與本發明相同的效果。0.1Pa 係蝕刻所需蝕刻劑及產生離子之界限壓力，100Pa 係使離子彼此不會散亂，而可以離子鞘 32 來控制離子 31 之界限壓力。

在上述實施例中，係以 UHF-ECR 蝕刻裝置為例加以說明，惟本發明並非限定於上述之實施例，亦可適用於

(7)

CCP (Capacitive Coupled Plasma, 電容耦合型電漿) 蝕刻裝置、ICP (Inductively Coupled Plasmas, 電容耦合型電漿) 蝕刻裝置、SWP (Surface Wave Plasma, 表面波電漿) 蝕刻裝置、HEP (Helico-Wave Excited Plasma, 螺旋波激發電漿) 蝕刻裝置、TCP (Transfer Coupled Plasma, 轉送耦合型電漿) 蝕刻裝置等。

接著，使用上述 UHF-ECR 蝕刻裝置，在使用 O_2 作為電漿氣體之阻劑遮罩剝離的電漿處理（灰化（ashing））中實施本發明的結果表示在第 5 圖中。在 VC30 中，使灰化速度快於 VC100。其可考慮為藉由使用阻抗調整電路 161 來使施加至矽環 141 之電壓 V_f 小於施加至晶圓 2 之電壓 V_w ，而使離子斜向入射而到達晶圓外周部之背面，利用離子加速效應（effect of ion assist）促進 O 自由基的反應，而使沈積膜去除速率加速所致。氣體種類並非限定為 O_2 ，亦可適用 H_2 或包含 O 或 H 之氣體。

其中，阻劑剝離之電漿處理（灰化（ashing））的實施例係以 UHF-ECR 蝕刻裝置為例加以說明，惟本發明並非限定為上述之實施形態，亦可適用於 CCP 蝕刻裝置、ICP 蝕刻裝置、SWP 蝕刻裝置、HEP 蝕刻裝置、TCP 蝕刻裝置等。

第 2 實施例

使用第 6 圖說明本發明之第 2 實施例。第 2 實施例係將施加至下部電極 14 之第 1 高頻偏壓電源 162 及施加至

(8)

矽環 121 之第 2 高頻偏壓電源 163 分別作為各別電源，使第 2 高頻偏壓電源 163 的電力小於第 1 高頻偏壓電源 162 的電力，藉此使矽環 141 上的離子鞘厚度小於晶圓 2 上之離子鞘厚度，而形成離子鞘的傾斜部，使斜邊中的離子斜向入射，而減少斜邊沈積膜。

第 3 實施例

使用第 7 圖說明本發明之第 3 實施例。第 3 實施例係使用升降機 18 使矽環 141 的高度低於晶圓 2 的高度，藉此使矽環 141 上的離子鞘 32f 低於晶圓 2 上之離子鞘 32w，而形成離子鞘 32 的傾斜部，使斜邊中的離子斜向入射，而減少斜邊沈積膜。

第 4 實施例

使用第 8 圖說明本發明之第 4 實施例。第 4 實施例係使用矽材 144 與絕緣材 145 的層積物來替代第 1 實施例之矽環 141 之例，使矽環 141 上的離子鞘厚度小於晶圓 2 上之離子鞘厚度，而形成離子鞘的傾斜部，使斜邊中的離子斜向入射，而減少斜邊沈積膜。

第 5 實施例

使用第 9 圖說明本發明之第 5 實施例。第 5 實施例係使用絕緣材環 146 來替代第 1 實施例之矽環 141 之例，使矽環 141 上的離子鞘厚度小於晶圓 2 上之離子鞘厚度，而

(9)

形成離子鞘的傾斜部，使斜邊中的離子斜向入射，而減少斜邊沈積膜。

【圖式簡單說明】

第 1 圖係用以說明本發明之第 1 實施例之 UHF 波電漿蝕刻處理裝置概略剖面圖。

第 2 圖係用以說明斜邊沈積膜減少原理之原理圖。

第 3 圖係用以說明蝕刻處理中之斜邊沈積膜減少效果之示意圖。

第 4 圖係為晶圓外周部之沈積膜減少原理之原理圖。

第 5 圖係為灰化處理中之斜邊沈積膜去除效果說明圖。

第 6 圖係用以說明本發明之第 2 實施例之蝕刻處理裝置之下部電極部之構造之概略剖面圖。

第 7 圖係用以說明本發明之第 3 實施例之由升降機控制高度之蝕刻處理裝置之下部電極部之構造之概略剖面圖。

第 8 圖係用以說明本發明之第 4 實施例之晶圓外周部之載置構件為層積物之蝕刻處理裝置之下部電極部之構造之概略剖面圖。

第 9 圖係用以說明本發明之第 5 實施例之晶圓外周部之載置構件為絕緣材環之蝕刻處理裝置之下部電極部之構造之概略剖面圖。

(10)

【主要元件符號說明】

- 1 電漿蝕刻裝置
- 2 晶圓（試料）
- 11 蝕刻處理室（電漿處理室）
- 12 天線
- 13 介電質
- 14 下部電極（試料台）
- 15 UHF 電源
- 16 高頻偏壓電源
- 17 磁場線圈
- 18 升降機
- 21 沈積膜
- 31 離子
- 32、32f、32s、32w 離子鞘
- 111 內壁面
- 121 導波管
- 122 匹配箱
- 141 矽環（聚磁環）
- 142 導體環
- 143 絕緣環
- 144 矽材
- 145 絕緣材
- 146 絕緣材環
- 161 阻抗調整電路

(11)

162 第 1 高 頻 偏 壓 電 源

163 第 2 高 頻 偏 壓 電 源

V f 施 加 至 聚 磁 環 之 電 壓

V w 施 加 至 晶 圓 之 電 壓

五、中文發明摘要

發明之名稱：電漿處理方法及電漿處理裝置

本發明提供一種電漿蝕刻方法及電漿蝕刻裝置，目的在於使半導體製造裝置的運轉率不會在半導體元件加工時下降，而可減少造成缺陷原因的異物，以使生產良率提升。本發明係具有可控制載置晶圓 2 之電極 14 上的離子鞘 32w 與載置於其周邊部之構件 141 上的離子鞘 32f 的機構，使離子鞘 32f 的厚度小於離子鞘 32w 的厚度，而在晶圓 2 之端部附近設置離子鞘的傾斜部 32s，以使離子 31 斜向射入晶圓端部，而去除晶圓端部的沈積膜。

六、英文發明摘要

發明之名稱：

(1)

十、申請專利範圍

1.一種電漿處理方法，係使用具有可控制載置有晶圓之電極上與載置於該電極之周邊部的構件上之鞘（sheath）的機構的電漿處理裝置，使離子斜向入射至晶圓端部而減少晶圓端部之沈積。

2.一種電漿處理裝置，係產生電漿，以處理晶圓者，其特徵為：具有：載置晶圓之電極；設在該電極之周邊部的構件；以及對前述電極及設在前述電極周邊部的構件施加高頻偏壓之高頻偏壓電源；

調整施加於電極之高頻偏壓與施加於設在其周邊部之構件的高頻偏壓之比率。

3.如申請專利範圍第 2 項之電漿處理裝置，其中，作為調整前述高頻偏壓之比率的機構，使用阻抗調整電路來分配施加於設在前述電極之周邊部的高頻偏壓。

4.如申請專利範圍第 2 項之電漿處理裝置，其中，作為調整前述高頻偏壓之比率的機構，使用採用可變電容器的阻抗調整電路來分配施加於設在前述電極之周邊部的高頻偏壓。

5.如申請專利範圍第 2 項之電漿處理裝置，其中，作為調整高頻偏壓之比率的機構，使用 2 個高頻偏壓電源來進行調整。

6.如申請專利範圍第 2 項之電漿處理裝置，其中，使用矽材作為設在前述電極之周邊部的構件。

7.如申請專利範圍第 2 項之電漿處理裝置，其中，使

(2)

用矽材與絕緣物之層積物作為設在前述電極周邊部的構件。

8.如申請專利範圍第 2 項之電漿處理裝置，其中，使用絕緣材作為設在前述電極周邊部的構件。

9.如申請專利範圍第 2 項之電漿處理裝置，其中，使用 400kHz 至 200MHz 的高頻偏壓電源作為高頻偏壓電源。

10.如申請專利範圍第 2 項之電漿處理裝置，其中，使用 10MHz 至 2.5GHz 的高頻電源作為電漿產生高頻電源。

11.如申請專利範圍第 2 項之電漿處理裝置，其中，以 0.1 至 100Pa 的壓力範圍作為電漿處理壓力來進行處理。

12.如申請專利範圍第 2 項之電漿處理裝置，其中，在阻劑遮罩剝離電漿處理中，將晶圓外周部的沈積膜去除。

13.如申請專利範圍第 2 項之電漿處理裝置，其中，在使用包含 O₂ 或 O、包含 H₂ 或 H 之氣體之阻劑遮罩剝離電漿處理中，將晶圓外周部的沈積膜去除。


14.一種電漿處理裝置，係產生電漿，以處理晶圓者，其特徵為：具有：載置晶圓之電極；設在該電極周邊部的構件；以及對前述電極及設在前述電極周邊部的構件施加高頻偏壓之高頻偏壓電源；

作為控制施加於電極之高頻偏壓與設在其周邊部之構


(3)

件上之離子鞘的機構，係具備可調整載置於前述電極周邊部的構件高度的機構。


第1圖




第2圖




第3圖




第4圖




第5圖




第6圖




第7圖



第8圖



第9圖



七、指定代表圖：

(一)、本案指定代表圖為：第 (2) 圖

(二)、本代表圖之元件代表符號簡單說明：

2 晶圓 (試料)
14 下部電極 (試料台)
31 離子
32、32f、32s、32w 離子鞘
141 矽環 (聚磁環)
Vf 施加至聚磁環之電壓
Vw 施加至晶圓之電壓

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：