(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2024年2月22日(22.02.2024)

WIPO | PCT

(10) 国際公開番号
WO 2024/038650 A1

(51) 国際特許分類:
H01G 4/30 (2006.01)

(21) 国際出願番号： PCT/JP2023/019394

(22) 国際出願日： 2023年5月24日(24.05.2023)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2022-130642 2022年8月18日(18.08.2022) JP

(71) 出願人: 株式会社村田製作所 (**MURATA MANUFACTURING CO., LTD.**) [JP/JP]; 〒6178555 京都府長岡京市東神足１丁目１０番１号 Kyoto (JP).

(72) 発明者: 筑摩 忍 (**CHIKUMA Shinobu**); 〒6178555 京都府長岡京市東神足１丁目１０番１号 株式会社村田製作所内 Kyoto (JP).


(74) 代理人: 加藤 竜太, 外 (**KATO Ryuta** et al.); 〒1000005 東京都千代田区丸の内１－７－１２ サピアタワー Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY,

(54) **Title:** MULTILAYER CERAMIC CAPACITOR

(54) 発明の名称： 積層セラミックコンデンサ

図 2



(57) **Abstract:** Provided is a multilayer ceramic capacitor that can suppress dielectric vibration attributed to a piezoelectric phenomenon that occurs when the capacitor is mounted on a wiring board and reduce harsh vibration noise. A multilayer ceramic capacitor 1 comprises: a laminate 2 in which dielectric layers 5 and internal electrode layers 6 are alternately laminated; and external electrodes 4 that are respectively arranged at end surfaces on both sides in the length direction L orthogonal to the lamination direction T of the laminate 2 and are connected to the internal electrode layer 6. In a plan

WO 2024/038650 A1

［続葉有］

MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能):ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一　国際調査報告(条約第21条(3))

view from the length direction L, the surface of each external electrode 4 is covered by an insulating layer 8 with the exception of a frame region 9 having a width of 1-100 μm from an outer peripheral edge.

(57) 要約:配線基板に実装した際に生じる圧電現象を起因とする誘電体の振動を抑え、耳障りな振動音を低減することができる積層セラミックコンデンサを提供すること。 誘電体層５と内部電極層６とが交互に積層された積層体２と、前記積層体２の積層方向Ｔと直交する長さ方向Ｌの両側の端面にそれぞれ配置され且つ前記内部電極層６と接続された外部電極４と、を有する積層セラミックコンデンサであって、前記外部電極４は、前記長さ方向Ｌから平面視したときの表面を、外周縁から幅１μｍ以上１００μｍ以下の枠領域９を除き、絶縁層８で覆われている、積層セラミックコンデンサ１。

明　細　書

発明の名称 ： 積層セラミックコンデンサ

技術分野

[0001]　本発明は、実装時における圧電現象を起因とする振動音の発生を抑制することができる積層セラミックコンデンサに関する。

背景技術

[0002]　従来より、積層セラミックコンデンサなどの電子部品は、携帯電話機等の移動体端末機器又はパーソナルコンピューターなどの各種電子機器に多く利用されている。積層セラミックコンデンサは、誘電体層と内部電極層とを交互に積層した直方体状の積層体と、当該積層体の対向する両端に形成された外部電極とから構成される。

[0003]　誘電体層を構成する誘電体は、通常、チタン酸バリウムなどのペロブスカイト型構造の誘電体セラミックを用いることから、直流電圧を印加しながら、交流電圧を印加すると圧電現象により振動が発生する。そのため、積層セラミックコンデンサが配線基板に実装され、例えば、２０Ｈｚ～２０ｋＨｚの可聴周波数帯域の交流電圧が外部電極に印加されると、積層セラミックコンデンサが伸縮振動し、周囲の空気が振動して音が発生すると共に、配線基板も共鳴振動し、音が増幅され耳障りになるという問題があった。

[0004]　このため、配線基板に実装した際に生じる圧電現象を起因とする誘電体の振動を抑え、耳障りな振動音を低減することができる積層セラミックコンデンサの開発が求められる。

先行技術文献

特許文献

[0005] 特許文献1：特開２０００－１８２８８８号公報

発明の概要

発明が解決しようとする課題

[0006]　本発明は、配線基板に実装した際に生じる圧電現象を起因とする誘電体の

振動を抑え、耳障りな振動音を低減することができる積層セラミックコンデンサを提供することを目的とする。

課題を解決するための手段

[0007] 本発明者は、積層セラミックコンデンサの外部電極の所定の位置に絶縁体を配置することにより、実装した際に生じる圧電現象を起因とする振動音を抑制できることを見出し、本発明を完成するに至った。

[0008] すなわち本発明は、誘電体層と内部電極層とが交互に積層された積層体と、前記積層体の積層方向と直交する長さ方向の両側の端面にそれぞれ配置され且つ前記内部電極層と接続された外部電極と、を有する積層セラミックコンデンサであって、

前記外部電極は、前記長さ方向から平面視したときの表面を、外周縁から幅１μｍ以上１００μｍ以下の枠領域を除き、絶縁層で覆われている、積層セラミックコンデンサである。

発明の効果

[0009] 本発明によれば、配線基板に実装した際に生じる圧電現象を起因とする誘電体の振動を抑え、耳障りな振動音を低減することができる積層セラミックコンデンサを提供することが可能となる。

図面の簡単な説明

[0010] [図1]積層セラミックコンデンサの外観図である。

[図2]図１に示す積層セラミックコンデンサのＡ－Ａ線断面図である。

[図3]内層部の一例を模式的に示す分解斜視図である。

[図4]本発明に係る積層セラミックコンデンサの実装状態の一例を示す外観図である。

[図5]従来の積層セラミックコンデンサの実装状態の一例を示す外観図である。

[図6]本発明に係る積層セラミックコンデンサの振動音を低減する効果を示す図である。

発明を実施するための形態

[0011] 以下、本発明の実施形態の積層セラミックコンデンサについて説明するが、本発明がこれに限定されることはない。また、図面は、発明の内容を説明するため、模式的に簡略化して描画している場合があり、描画された構成要素又は構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

[0012] （積層セラミックコンデンサ）

図１～図３に、積層セラミックコンデンサ１の形状及び構造を示す。図１は、積層セラミックコンデンサ１の外観図である。図２は、図１に示す幅方向Ｗ中央部のＡ－Ａ線で切断した積層セラミックコンデンサ１の断面図（ＬＴ断面図）である。図３は、内層部３の構造を示す模式図である。なお、誘電体層と内部電極層を積層する方向を積層方向Ｔとし、積層方向Ｔに直交する長さ方向Ｌ、さらに積層方向Ｔと長さ方向Ｌに直交する幅方向Ｗを用いて、積層セラミックコンデンサ１の構造について言及する。なお、実施形態においては、幅方向Ｗ、長さ方向Ｌ、及び積層方向Ｔは、互いに直交しているが、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。

[0013] 積層セラミックコンデンサ１は、直方体形状からなる積層体２を備えている。積層体２は、内層部３を含み、積層方向Ｔにおいて相互に対向する１対の第１主面ＴＳ１、第２主面ＴＳ２と、積層方向Ｔに直交する長さ方向Ｌにおいて相互に対向する１対の第１端面ＬＳ１、第２端面ＬＳ２と、積層方向Ｔ及び長さ方向Ｌの両方に直交する幅方向Ｗにおいて相互に対向する１対の第１側面ＷＳ１、第２側面ＷＳ２を有している。

[0014] 積層セラミックコンデンサ１の寸法は、特に限定されるべきものではないが、例えば、積層方向Ｔの寸法を０．１ｍｍ～２．５ｍｍ程度とし、長さ方向Ｌの寸法を０．１ｍｍ～３．２ｍｍ程度とし、幅方向Ｗの寸法を０．１ｍ

ｍ～２．５ｍｍ程度とすることができる。

[0015] 内層部３は、複数の誘電体層５と複数の内部電極層６が積層されたものからなる。内部電極層６は、第１内部電極層６ａと第２内部電極層６ｂで構成される。第１内部電極層６ａと第２内部電極層６ｂは、それぞれ誘電体層５ａ、５ｂの上に配置されている。

[0016] 内部電極層６は、長さ方向Ｌに伸び、積層方向Ｔからの平面視において矩形形状をしている。そして、第１内部電極層６ａが積層体２の第１端面ＬＳ１に引き出され、第２内部電極層６ｂが積層体２の第２端面ＬＳ２に引き出されている。

[0017] 誘電体層５は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉO_3、ＣａＴｉO_3、ＳｒＴｉO_3、又はＣａＺｒO_3などの成分を含む誘電体セラミックを用いることができる。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。

[0018] 誘電体層５の厚みは、特に限定されるべきものではないが、例えば、第１内部電極層６ａと第２内部電極層６ｂにより形成された容量形成の実効領域において、０．３μｍ～２．０μｍ程度とすることができる。

[0019] 誘電体層５の層数は、特に限定されるべきものではないが、例えば、第１内部電極層６ａと第２内部電極層６ｂにより形成された容量形成の実効領域において、１層～６０００層とすることができる。

[0020] 内層部３の上下両側に、内部電極層６が形成されず、誘電体層５のみで構成された外層部７が設けられている。外層部７の厚みは限定されるものではないが、例えば、１５μｍ～１５０μｍとすることができる。なお、外層部７における誘電体層の厚みは、内部電極層６が形成されている容量形成の実効領域の誘電体層の厚みよりも大きくしてもよい。また、外層部における誘電体層の材質は、内層部における誘電体層の材質と異なっていてもよい。

[0021] 図３は、内層部３を積層方向Ｔに誘電体層５ごとに分解して示したものである。

[0022] 内部電極層６は、導電体となる金属粉末と、有機溶剤と、バインダーと、分散剤と、を含む導電性ペーストを誘電体層上で焼結することにより形成される。内部電極層６と誘電体層５は交互に積層され内層部３を形成する。内部電極層６は、第１内部電極層６ａと第２内部電極層６ｂにより構成され、第１内部電極層６ａと第２内部電極層６ｂは、それぞれ誘電体層５ａ、５ｂの上に配置されている。

[0023] 内部電極層６は、例えばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどの金属を使用することができる。また、これらの金属は、これら金属元素を含む化合物や他の金属との合金であってもよい。

[0024] 内部電極層６の厚みは特に限定されるものではないが、例えば、０．３μｍ～１．５μｍ程度とすることができる。

[0025] 積層体２の第１端面ＬＳ１と第２端面ＬＳ２には、それぞれ第１外部電極４ａと第２外部電極４ｂが形成されている。

[0026] 第１外部電極４ａは、第１下地電極層４１ａと、第１下地電極層４１ａ上に配置された第１めっき層４２ａと、を有する。

[0027] 第２外部電極４ｂは、第２下地電極層４１ｂと、第２下地電極層４１ｂ上に配置された第２めっき層４２ｂと、を有する。

[0028] 第１下地電極層４１ａは、第１端面ＬＳ１上に配置されている。第１下地電極層４１ａは、第１内部電極層６ａに接続されている。本実施形態においては、第１下地電極層４１ａは、第１端面ＬＳ１上から第１主面ＴＳ１の一部及び第２主面ＴＳ２の一部、ならびに第１側面ＷＳ１の一部及び第２側面ＷＳ２の一部にまで延びて形成されている。

[0029] 第２下地電極層４１ｂは、第２端面ＬＳ２上に配置されている。第２下地電極層４１ｂは、第２内部電極層６ｂに接続されている。本実施形態においては、第２下地電極層４１ｂは、第２端面ＬＳ２上から第１主面ＴＳ１の一部及び第２主面ＴＳ２の一部、ならびに第１側面ＷＳ１の一部及び第２側面ＷＳ２の一部にまで延びて形成されている。

[0030] 第１下地電極層４１ａ及び第２下地電極層４１ｂは、焼き付け層、導電性

樹脂層、薄膜層等から選ばれる少なくとも１つを含む。本実施形態の第１下地電極層４１ａ及び第２下地電極層４１ｂは、焼き付け層である。焼き付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層５と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、$BaTiO_3$、$CaTiO_3$、（Ｂａ，Ｃａ）TiO_3、$SrTiO_3$、$CaZrO_3$等から選ばれる少なくとも１つを含む。

[0031] 焼き付け層は、例えば、ガラス及び金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極層及び誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層及び誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層及び誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。

[0032] 第１端面ＬＳ１に位置する第１下地電極層４１ａの長さ方向Ｌの厚みは、第１下地電極層４１ａの積層方向Ｔ及び幅方向Ｗの中央部において、例えば、３μｍ以上１６０μｍ以下程度であることが好ましい。

[0033] 第２端面ＬＳ２に位置する第２下地電極層４１ｂの長さ方向Ｌの厚みは、第２下地電極層４１ｂの積層方向Ｔ及び幅方向Ｗの中央部において、例えば、３μｍ以上１６０μｍ以下程度であることが好ましい。

[0034] 第１主面ＴＳ１又は第２主面ＴＳ２の少なくも一方の面の一部にも第１下地電極層４１ａを設ける場合には、この部分に設けられた第１下地電極層４１ａの積層方向Ｔの厚みは、この部分に設けられた第１下地電極層４１ａの長さ方向Ｌ及び幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

[0035] 第１側面ＷＳ１又は第２側面ＷＳ２の少なくも一方の面の一部にも第１下地電極層４１ａを設ける場合には、この部分に設けられた第１下地電極層４１ａの幅方向Ｗの厚みは、この部分に設けられた第１下地電極層４１ａの長さ方向Ｌ及び積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

[0036] 第１主面ＴＳ１又は第２主面ＴＳ２の少なくも一方の面の一部にも第２下地電極層４１ｂを設ける場合には、この部分に設けられた第２下地電極層４１ｂの積層方向Ｔの厚みは、この部分に設けられた第２下地電極層の長さ方向Ｌ及び幅方向Ｗの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

[0037] 第１側面ＷＳ１又は第２側面ＷＳ２の少なくも一方の面の一部にも第２下地電極層４１ｂを設ける場合には、この部分に設けられた第２下地電極層４１ｂの幅方向Ｗの厚みは、この部分に設けられた第２下地電極層４１ｂの長さ方向Ｌ及び積層方向Ｔの中央部において、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。

[0038] なお、第１下地電極層４１ａ及び第２下地電極層４１ｂを設けずに、積層体２上に後述の第１めっき層４２ａ及び第２めっき層４２ｂが直接配置される構成であってもよい。

[0039] また、第１下地電極層４１ａ及び第２下地電極層４１ｂは、焼き付け層に限らず、薄膜層であってもよい。薄膜層は、スパッタ法又は蒸着法等の薄膜形成法により形成される。薄膜層は、金属粒子が堆積された１μｍ以下の層である。

[0040] 第１めっき層４２ａは、第１下地電極層４１ａを覆うように配置されてい

る。

[0041] 第２めっき層４２ｂは、第２下地電極層４１ｂを覆うように配置されている。

[0042] 第１めっき層４２ａ及び第２めっき層４２ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１めっき層４２ａ及び第２めっき層４２ｂは、それぞれ複数層により形成されていてもよい。

[0043] 第１めっき層４２ａ及び第２めっき層４２ｂは、それぞれＮｉめっき層４２１ａ，４２１ｂの上にＳｎめっき層４２２ａ，４２２ｂが形成された２層構造が好ましい。その場合、Ｎｉめっき層４２１ａ，４２１ｂは、第１下地電極層４１ａ及び第２下地電極層４１ｂが、積層セラミックコンデンサ１を実装する際のはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ１を実装する際にはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ１の実装を容易にする。第１めっき層４２ａ及び第２めっき層４２ｂのそれぞれをＮｉめっき層とＳｎめっき層との２層構造とする場合、Ｎｉめっき層とＳｎめっき層それぞれの厚みは、２μｍ以上１５μｍ以下であることが好ましい。

[0044] 第１外部電極４ａと第２外部電極４ｂは、長さ方向Ｌから平面視したときの表面を、外周縁から幅１μｍ以上１００μｍ以下の枠領域９を除き、絶縁層８で覆われている。

[0045] 外部電極が、下地電極層とめっき層により構成される場合、絶縁層は、めっき層の表面の所定範囲に配置することができるが、下地電極層の表面の所定範囲に絶縁層を配置したときは、めっき層は絶縁層を配置した範囲を除いて下地電極層の表面に形成する。

[0046] また、めっき層が複数の層からなる場合、最外層となるめっき層の表面の所定範囲に絶縁層を配置することができるが、最外層以外のいずれか層のめっき層の表面に絶縁層を配置する場合には、絶縁層を配置しためっき層の上に配置するめっき層は、絶縁層を配置した範囲を除いた部分にめっき層を積

層することとし、はんだフィレットと接触し得る外部電極の表面には絶縁層が配置されるような構成とする。

[0047] 図２に示す実施形態においては、第１外部電極４ａと第２外部電極４ｂをそれぞれ構成する第１下地電極層４１ａと第２下地電極層４１ｂの上に、長さ方向Ｌから平面視したときの表面を、外周縁から幅１μｍ以上１００μｍ以下の枠領域９を除いた範囲に絶縁層８を形成し、絶縁層８を配置した範囲を除いた第１下地電極層４１ａと第２下地電極層４１ｂ表面にＮｉめっき層４２１ａ，４２１ｂとＳｎめっき層４２２ａ，４２２ｂを形成している。

[0048] 積層セラミックコンデンサ１は、第１外部電極４ａと第２外部電極４ｂの絶縁層８より下方の表面にはんだを塗布し、ランド５１ａ，５１ｂに接続される。枠領域９を設けることにより、外周縁の下方から一定の高さの範囲にはんだフィレットを形成することができるため、配線基板への接合を確実に行うことができる。

[0049] 絶縁層８の材質としては、絶縁特性を備えるものであれば特に制限されるものではないが、合成樹脂を用いれば外部電極の表面に絶縁層を容易に形成することができるため好ましい。合成樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の熱硬化性樹脂、ポリエチレン樹脂、ポリアミド樹脂等の熱可塑性樹脂を用いることができる。

[0050] 長さ方向Ｌから平面視したとき、内部電極層６が積層する領域に相当する第１外部電極４ａと第２外部電極４ｂの表面に絶縁層８を配置することにより、実装時おいて、内部電極層６が配置される高さまで、はんだフィレット５２ａ，５２ｂが濡れ上がることを防ぐことができる。これにより、圧電現象を起因とする振動音の発生を効果的に抑制することができる。

[0051] 絶縁層８は、長さ方向Ｌの厚みを２００μｍ以下とし、長さ方向Ｌから見た略中央において最も厚い形状とする。これにより、積層セラミックコンデンサが大型化することを防ぐと共に、配線基板に実装した際、絶縁層の表面の中央部分が底辺部分より外方に突き出した形状となることから、はんだフィレットの濡れ上がりを確実に防止することが可能となる。

[0052] 積層セラミックコンデンサ１は、第１外部電極４ａと第２外部電極４ｂの表面にはんだを塗布し、ランド５１ａ，５１ｂに接続することにより実装されるが、従来の積層セラミックコンデンサ１は、図５に示すように、実装時に形成されるはんだフィレット５２ａ，５２ｂの濡れ上がる高さが高く、内部電極層６が配置する高さに至ると、誘電体の圧電現象が生じ、積層セラミックコンデンサ１の伸縮振動が発生し易い。

[0053] 図４に、本実施形態に係る積層セラミックコンデンサ１の実装例を示す。積層セラミックコンデンサ１は、第１外部電極４ａと第２外部電極４ｂの表面の所定範囲に絶縁層８が設けられているため、はんだフィレット５２ａ，５２ｂの濡れ上がる高さは低く抑えられ、圧電現象を起因とする振動音の発生を抑制することができる。

[0054]（確認試験）

本発明による積層セラミックコンデンサについて、振動音を抑制する効果の確認試験を実施した。

[0055] 確認試験は、本発明の外部電極表面の所定範囲に絶縁層を配置した積層セラミックコンデンサをサンプルとした実施例と従来の絶縁層を備えない積層セラミックコンデンサをサンプルとした比較例について、直流３Ｖと交流１Ｖを印加した際に生じる振動音の音圧（ｄＢ）を測定した。

[0056] 図６に示すように、本発明の積層セラミックコンデンサ（実施例）においては、配線基板に実装した際に生じる圧電現象を起因とする誘電体の振動を抑え、耳障りな振動音を低減することを確認することができた。

[0057] 以上、本発明の実施形態について説明したが、本発明は実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、実施形態は、第１外部電極４ａと第２外部電極４ｂの双方に絶縁層８を設けた例を示したが、第１外部電極４ａと第２外部電極４ｂのいずれかに絶縁層８を設けた場合にも同様の効果を得ることが期待できる。

[0058] 本発明は以下のとおりである。

＜１＞

誘電体層と内部電極層とが交互に積層された積層体と、前記積層体の積層方向と直交する長さ方向の両側の端面にそれぞれ配置され且つ前記内部電極層と接続された外部電極と、を有する積層セラミックコンデンサであって、

前記外部電極は、前記長さ方向から平面視したときの表面を、外周縁から幅１μｍ以上１００μｍ以下の枠領域を除き、絶縁層で覆われている、積層セラミックコンデンサ。

＜２＞

前記外部電極は、前記長さ方向から平面視したときの前記内部電極層が積層する領域に相当する表面を前記絶縁層で覆われている、＜１＞記載の積層セラミックコンデンサ。

＜３＞

前記絶縁層は、前記長さ方向の厚みが２００μｍ以下であり、前記長さ方向から見た略中央において最も厚い形状である、＜１＞又は＜２＞記載の積層セラミックコンデンサ。

＜４＞

＜１＞乃至＜３＞のいずれかに記載される積層セラミックコンデンサと、配線基板上に配置されたランドと、前記積層セラミックコンデンサの前記外部電極と前記ランドを接続するはんだと、を備えた実装構造であって、前記はんだが前記絶縁層より下方に配置されている、積層セラミックコンデンサの実装構造。

符号の説明

[0059] １　積層セラミックコンデンサ

２　積層体

３　内層部

４　外部電極

４ａ　第１外部電極

４ｂ　第２外部電極

５　誘電体層

５ａ　誘電体層

５ｂ　誘電体層

６　内部電極層

６ａ　第１内部電極層

６ｂ　第２内部電極層

７　外層部

８　絶縁層

９　枠領域

４１ａ　第１下地電極層

４１ｂ　第２下地電極層

４２ａ　第１めっき層

４２ｂ　第２めっき層

４２１ａ　Ｎｉめっき層

４２１ｂ　Ｎｉめっき層

４２２ａ　Ｓｎめっき層

４２２ｂ　Ｓｎめっき層

５０　配線基板

５１ａ　ランド

５１ｂ　ランド

５２ａ　はんだフィレット

５２ｂ　はんだフィレット

ＴＳ１　第１主面

ＴＳ２　第２主面

ＷＳ１　第１側面

ＷＳ２　第２側面

ＬＳ１　第１端面

ＬＳ２　第２端面

請求の範囲

[請求項1] 誘電体層と内部電極層とが交互に積層された積層体と、前記積層体の積層方向と直交する長さ方向の両側の端面にそれぞれ配置され且つ前記内部電極層と接続された外部電極と、を有する積層セラミックコンデンサであって、

前記外部電極は、前記長さ方向から平面視したときの表面を、外周縁から幅１μｍ以上１００μｍ以下の枠領域を除き、絶縁層で覆われている、積層セラミックコンデンサ。


[請求項2] 前記外部電極は、前記長さ方向から平面視したときの前記内部電極層が積層する領域に相当する表面を前記絶縁層で覆われている、請求項１記載の積層セラミックコンデンサ。

[請求項3] 前記絶縁層は、前記長さ方向の厚みが２００μｍ以下であり、前記長さ方向から見た略中央において最も厚い形状である、請求項１又は２記載の積層セラミックコンデンサ。

[請求項4] 請求項１乃至請求項３のいずれかに記載される積層セラミックコンデンサと、配線基板上に配置されたランドと、前記積層セラミックコンデンサの前記外部電極と前記ランドを接続するはんだと、を備えた実装構造であって、前記はんだが前記絶縁層より下方に配置されている、積層セラミックコンデンサの実装構造。

[図1]

図 1



[図2]




T
L
1
2
3
4a(4)
41a
42a
421a
422a
4b(4)
41b
42b
421b
422b
5
5a
5b
6
6a
6b
7
8
9
LS1
LS2
TS1
TS2

図2


[図3]

図 3




[図4]

図 4




[図5]

図 5



[図6]

図 6



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2023/019394

A. CLASSIFICATION OF SUBJECT MATTER

H01G 4/30(2006.01)i
FI: H01G4/30 201F; H01G4/30 513

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01G4/30

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2023
Registered utility model specifications of Japan 1996-2023
Published registered utility model applications of Japan 1994-2023

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2015-53503 A (SAMSUNG ELECTRO-MECHANICS CO., LTD.) 19 March 2015 (2015-03-19) paragraphs [0002]-[0008], [0012]-[0013], [0039]-[0061], [0067], [0070]-[0075], fig. 1-2, 5-6	1-4
A	JP 2016-105488 A (TDK CORP) 09 June 2016 (2016-06-09)	1-4
A	JP 2-155209 A (NEC CORP) 14 June 1990 (1990-06-14)	1-4

☐ Further documents are listed in the continuation of Box C.

☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
10 July 2023	**25 July 2023**
Name and mailing address of the ISA/JP **Japan Patent Office (ISA/JP)** **3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915** **Japan**	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2023/019394

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2015-53503 A	19 March 2015	US 2014/0116766 A1 paragraphs [0005]-[0011], [0016]-[0017], [0050]-[0070], [0076], [0079]-[0083], fig. 1-2, 5-6 KR 10-2014-0053562 A CN 103794364 A	
JP 2016-105488 A	09 June 2016	(Family: none)	
JP 2-155209 A	14 June 1990	(Family: none)	

国際調査報告

国際出願番号
PCT/JP2023/019394

A.　発明の属する分野の分類（国際特許分類（ＩＰＣ））

H01G 4/30(2006.01)i
FI: H01G4/30 201F; H01G4/30 513

B.　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

H01G4/30

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２３年
日本国実用新案登録公報	１９９６－２０２３年
日本国登録実用新案公報	１９９４－２０２３年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C.　関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
X	JP 2015-53503 A (サムソン エレクトロ-メカニックス カンパニーリミテッド.) 19.03.2015 (2015-03-19) [0002]-[0008],[0012]-[0013],[0039]-[0061],[0067],[0070]-[0075],図1-2,5-6	1-4
A	JP 2016-105488 A (ＴＤＫ株式会社) 09.06.2016 (2016-06-09)	1-4
A	JP 2-155209 A (日本電気株式会社) 14.06.1990 (1990-06-14)	1-4

☐ Ｃ欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

*　引用文献のカテゴリー
“A” 特に関連のある文献ではなく、一般的技術水準を示すもの
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
“O” 口頭による開示、使用、展示等に言及する文献
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
“Y” 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
“&” 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
10.07.2023	25.07.2023

名称及びあて先

日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）

田中　晃洋 5D 1981

電話番号 03-3581-1101 内線 3551

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2023/019394

引用文献	公表日	パテントファミリー文献	公表日
JP 2015-53503 A	19.03.2015	US 2014/0116766 A1 [0005]-[0011], [0016]-[0017],[0050]-[0070],[0076],[0079]-[0083],Figs.1-2,5-6 KR 10-2014-0053562 A CN 103794364 A	
JP 2016-105488 A	09.06.2016	（ファミリーなし）	
JP 2-155209 A	14.06.1990	（ファミリーなし）	