(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2017 年 10 月 19 日 (19.10.2017)

WIPO | PCT

(10) 国际公布号
WO 2017/177519 A1

(51) 国际专利分类号:
H01L 29/786 (2006.01) *H01L 21/77* (2017.01)
H01L 27/12 (2006.01)

(21) 国际申请号: PCT/CN2016/084131

(22) 国际申请日: 2016 年 5 月 31 日 (31.05.2016)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201610227996.9 2016 年 4 月 12 日 (12.04.2016) CN

(71) 申请人: **中山大学 (SUN YAT-SEN UNIVERSITY)** [CN/CN]; 中国广东省广州市海珠新港西路 135 号刘召军, Guangdong 510275 (CN)。 **广东顺德中山大学卡内基梅隆大学国际联合研究院 (SUN YAT-SEN UNIVERSITY CARNEGIE MELLON UNIVERSITY SHUNDE INTERNATIONAL JOINT RESEARCH INSTITUTE)** [CN/CN]; 中国广东省佛山市顺德大良南国东路 9 号中山大学卡内基梅隆大学国际联合研究院刘召军, Guangdong 528300 (CN)。

(72) 发明人: **刘召军 (LIU, Shaojun)**; 中国广东省广州市海珠区新港西路 135 号, Guangdong 510275 (CN)。 **张珂 (ZHANG, Ke)**; 中国广东省广州市海珠区新港西路 135 号刘召军, Guangdong 510275 (CN)。 **彭灯 (PENG, Deng)**; 中国广东省广州市海珠区新港西路 135 号刘召军, Guangdong 510275 (CN)。 **王河深 (WANG, Heshen)**; 中国广东省广州市海珠区新港西路 135 号刘召军, Guangdong 510275 (CN)。 **莫炜静 (MO, Weijing)**; 中国广东省广州市海珠区新港西路 135 号刘召军, Guangdong 510275 (CN)。 **刘熹 (LIU, Xi)**; 中国广东省广州市海珠区新港西路 135 号刘召军, Guangdong 510275 (CN)。 **黄茂森 (HUANG, Maosen)**; 中国广东省广州市海珠区新港西路 135 号刘召军, Guangdong 510275 (CN)。

(74) 代理人: **广州粤高专利商标代理有限公司 (YOGO PATENT & TRADE MARK AGENCY LIMITED COMPANY)**; 中国广东省广州天河体育西路中石化大厦 B 塔 3912 室龚素琴, Guangdong 510620 (CN)。

(81) 指定国 (除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST,

[见续页]

(54) Title: MOS TRANSISTOR FOR SUPPRESSING GENERATION OF PHOTO-INDUCED LEAKAGE CURRENT IN ACTIVE CHANNEL REGION, AND APPLICATION OF SAME

(54) 发明名称 : 一种抑制有源沟道区光致漏电流产生的 MOS 管及应用




图 5

AA METAL COVERING LAYER
BB DRAIN
CC GATE (POLYSILICON)
DD DRAIN
EE SUBSTRATE

(57) Abstract: A MOS transistor for suppressing generation of a photo-induced leakage current in an active channel region, and an application of same. The preparation process comprises: forming a source and a drain at two ends of a substrate by means of ion implantation; preparing a gate oxide layer in the middle of the upper surface of the substrate; depositing polysilicon or metal on the gate oxide layer to form a gate; depositing an isolating layer above the gate, the source, and the drain; etching contact holes above the source and the drain so as to lead out the source and the drain; depositing metal on the contact holes above the source and the drain; etching the metal on the drain to isolate the source from the drain; and enabling the metal on the source to directly extend to cover an active channel region, so as to shade light rays. Light rays incident from above the MOS transistor are effectively shaded, so that the generation of a photo-induced leakage current is suppressed; therefore, the off-state characteristics of the transistor are improved, and the working performance of an active addressing drive circuit is improved as well.

(57) 摘要:

[见续页]

WO 2017/177519 A1

SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) **指定国** (除另有指明，要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

一种抑制有源沟道区光致漏电流产生的 MOS 管及应用，其制备过程为：通过离子注入在衬底两端形成源极和漏极。在衬底上表面的中部制备栅氧化层，在栅氧化层上沉积多晶硅或金属形成栅极，在栅极、源极与漏极上方沉积隔离层，并在源极和漏极上方刻蚀出接触孔，以引出源极和漏极，在源极和漏极上方的接触孔上沉积金属，刻蚀漏极上的金属用于隔离开源极和漏极，而源极上的金属直接延伸覆盖过有源沟道区，起到遮挡光线的作用。该 MOS 管有效的遮挡了其上方射入的光线，抑制了光致漏电流的产生，既改善了晶体管的关态特性，也提高了有源寻址驱动电路的工作性能。

一种抑制有源沟道区光致漏电流产生的MOS管及应用

技术领域

本发明涉及光电子器件领域，更具体地，涉及一种抑制有源沟道区光致漏电流产生的MOS管及应用。

背景技术

可寻址驱动电路目前已应用于诸多方面。在寻址机制上，一般分为两种，即有源矩阵和无源矩阵。相比于无源矩阵，有源矩阵拥有更好的可控性，可减少串扰，能实现大规模及高分辨率的显示。并且还有能量利用率高，可为高质量显示实现更多的灰度的优点。有源矩阵显示目前已经发展了数十年，并且已有诸多应用，比如有源矩阵液晶显示，有源矩阵有机发光二极管显示，以及最近正在发展的有源矩阵发光二极管显示等。

有源驱动电路有许多种，其中常用的2T1C驱动电路如图1所示，包括寻址晶体管T1，驱动晶体管T2和一个存储电容。Vselect信号用来控制选通T1晶体管，当T1晶体管打开，Vdata信号被传输至T2晶体管的栅极，控制选通T2管。当T2管打开时，LED阳极即与VDD相连，从而能够正常工作，即发光。当选择信号经过后，T1晶体管关闭，但还需要LED继续发光，此时存储电容就用来保持A点的电位，以保证在一整个帧周期内，都能有足够的电流流经LED。但是当有环境光存在时，尤其当该电路被应用于本身就具有比较高的发光强度LED显示时，光线将在MOS管有源沟道区激发额外的电子空穴对，导致MOS管关闭时，依然存在一定量的反向漏电流。当该漏电流较大时，将严重影响存储电容保持电位的能力，从而减小了相应LED的发光时间及发光质量。同理，T2管的关态漏电流也将带来预期之外的不利效果。这些都将降低基于该种有源驱动的电路的LED，LCD及OLED显示，或光通信设备的应用质量和效果。

发明内容

本发明为克服上述现有技术所述的光照激发的光电流导致MOS管关态时的反向漏电流增加的现象，首先提供一种抑制有源沟道区光致漏电流产生的MOS管的制备方法。

本发明还提出一种抑制有源沟道区光致漏电流产生的MOS管。

本发明还提出一种应用该抑制有源沟道区光致漏电流产生的MOS管的有源寻址电路。

为解决上述技术问题，本发明的技术方案如下：

一种抑制有源沟道区光致漏电流产生的MOS管的制备方法，其制备过程为：通过离子注入在衬底两端形成源极和漏极，在衬底上表面的中部制备栅氧化层，在栅氧化层上沉积多晶硅或金属形成栅极，该制备过程还包括：在栅极、源极与漏极上方沉积隔离层，并在源极和漏极上方刻蚀出接触孔，以引出源极和漏极，在源极和漏极上方的接触孔中沉积金属，刻蚀漏极上接触孔中的金属用于隔离开源极和漏极，而源极上接触中的金属直接延伸覆盖过有源沟道区，起到遮挡光线的作用。

优选的，所述衬底为硅衬底。

优选的，所述隔离层为SiO_2隔离层。

一种抑制有源沟道区光致漏电流产生的MOS管，包括衬底，衬底上表面的中部沉积有栅绝缘层，在栅绝缘层上有多晶硅或金属形成栅极，通过离子注入在衬底两端形成的源极和漏极，在栅极、源极与漏极上方沉积有隔离层，源极和漏极上方的隔离层刻蚀有用于引出源极和漏极的接触孔，在源极和漏极上的接触孔中沉积有金属，漏极上接触孔中金属刻蚀有用于隔离源极和漏极的隔离缺口，源极上的金属直接延伸覆盖过有源沟道区。

优选的，所述衬底为硅衬底。

优选的，所述二隔离层为SiO_2隔离层。

一种应用所述抑制有源沟道区光致漏电流产生的MOS管的有源寻址电路，所述有源寻址电路中的MOS管为抑制有源沟道区光致漏电流产生的MOS管。

与现有技术相比，本发明技术方案的有益效果是：本发明提出的MOS管有效的遮挡了光线，抑制了光电流的产生，既改善了晶体管的关态特性，也提高了有源寻址驱动电路的工作性能。

附图说明

图1为2T1C有源驱动电路示意图。

图2为对晶体管不同条件下转移特性曲线的对比图。

图3为传统MOS管的截面示意图。

图 4 为本发明所述 MOS 管的三维结构图。

图 5 为本发明所述 MOS 管的平面结构示意图。

图 6 为对本发明 MOS 管进行仿真的仿真基本参数设置示意图。

图 7 为基于本发明的不同 X 长度的 PMOS 管的转移特性曲线图。

图 8 为自动消除光致漏电流的有源寻址电路的 PCB 版图。

图 9 为实施例有源驱动电路中存储电容充放电对比图。

图 10 为四组不同 X 长度和梳状栅个数的 MOS 管进行的 PCB 版图。

图 11 为基于图 10 的转移特性曲线的对比示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。下面结合附图和实施例对本发明的技术方案做进一步的说明。

针对现有技术中提到的光照激发的光电流导致 MOS 管关态时的反向漏电流增加的现象，本发明提出从 MOS 管源极引伸出一定长度金属，覆盖在 MOS 管有源沟道区上面，从而起到避免光线直射沟道的效果。

该种设计有效的遮挡了光线，抑制了光电流的产生，既改善了晶体管的关态特性，也提高了有源寻址驱动电路的工作性能。且金属覆盖层越长，抑制效果越好，但是却会降低器件的沟道宽长比，从而降低器件开态时的特性。所以应在覆盖层和沟道宽长比之间做出合适的取舍，从而达到最优化设计。

经过大量的实验及研究发现，光照会影响 MOS 晶体管性能：

光照会在 MOS 晶体管有源沟道区激发出额外的电子空穴对，从而使晶体管在关闭状态时，也存在着较大的反向漏电流。我们通过软件仿真验证了该想法。

我们分别测试了无光条件下，以及蓝光，红光，绿光照射时，沟道长度为 2um 的 PMOS 晶体管的 I_{ds}。光照功率为 1w，并设置 V_{ds} 为-1V，栅极电压由-5V 逐渐增加到 5V，阈值电压为-0.5V，即当其大于-0.5V 时即为关闭状态。

图 2 则为对晶体管不同条件下转移特性曲线的对比，由此可看出 MOS 管在光照条件下性能的差别。从图中可清晰看出，有光条件下关态的漏电流要比无光条件时大几个数量级，可见光照对 MOS 管性能的影响还是非常大的。由此证明了我们的想法，光照条件确实会对 MOS 晶体管关闭状态时的漏电流有巨大影

响。

基于上述发现，本发明设计了一种能遮挡光照，抑制有源沟道区光致漏电流产生的新型 MOS 管结构。

传统 MOS 管是利用掺杂工艺在硅衬底两端生成源极与漏极，并通过沉积金属以及适当的刻蚀将这两极引出。之后，在有源沟道区之上沉积栅氧化层，再将多晶硅沉积其上形成栅极。截面图如图 3 所示。

而本发明所提出的新型结构与传统的主要区别是将源极的金属部分延伸一定长度，覆盖在有源沟道区上面，从而避免了有源沟道区直接暴露在光照下而产生多余的光电流。具体做法如下：

一种抑制有源沟道区光致漏电流产生的 MOS 管制备方法，其制备过程为：通过离子注入在衬底两端形成源极和漏极，在衬底上表面的中部制备栅氧化层，在栅氧化层上沉积多晶硅或金属形成栅极，在栅极、源极与漏极上方沉积隔离层，并在源极和漏极上方刻蚀出接触孔，以引出源极和漏极，在源极和漏极上方的接触孔上沉积金属，刻蚀漏极上的金属用于隔离开源极和漏极，而源极上的金属直接延伸覆盖过有源沟道区，起到遮挡光线的作用。

采用上述制备方法制备得到的一种抑制有源沟道区光致漏电流产生的 MOS 管，包括衬底，衬底上表面的中部沉积有栅绝缘层，在栅绝缘层上有多晶硅或金属形成栅极，通过离子注入在衬底两端形成的源极和漏极，在栅极、源极与漏极上方沉积有隔离层，源极和漏极上方的隔离层刻蚀有用于引出源极和漏极的接触孔，在源极和漏极上的接触孔中沉积有金属，漏极上接触孔中金属刻蚀有用于隔离源极和漏极的隔离缺口，源极上的金属直接延伸覆盖过有源沟道区。

这样的结构既不会加入其它多余材料而引起无法预期的其他性能改变，也能达到良好的遮光效果，且简便易行，便于实现。具体三维、平面结构图如图 4、5 所示，其中箭头表示光照方向，X 表示金属覆盖层的长度。

为证明该该 MOS 管结构的有效性，本实施例用软件进行仿真，仿真的基本参数如图 6 所示。采用晶体管为硅衬底，磷掺杂的 PMOS，并通过半导体工艺对其沉积 SiO2 层和金属部分。仿真时，V_{GS} 从-5V 逐渐增加至 5V，V_{DS} 设置为-1V，并使用 1w 功率，波长为 625nm 的光照对此 PMOS 晶体管进行光照。该 PMOS 管的转移特性曲线如图 7 所示。

其中，MCF（Metal Cover Factor）为金属覆盖层的长度与沟道长度的比值，

即：

$$MCF = \frac{X}{L} \times 100\%$$

该参数作为一个更具有相对借鉴意义的参考指数，更形象的表示出覆盖层长度与有源沟道长度的关系。从图 7 中可以看出，无光条件下，漏电流大小为 2.5×10^{-13}A，有光照却无金属覆盖层时（MCF=0%），漏电流约为 1×10^{-8}A，增加了几个数量级。而当有一定长度的金属覆盖层后，光照下的激发的光电流有明显的减少，且 MCF 指数越高，光电流抑制效果越好。说明本发明确实能有有效的消除光电流的影响，提高晶体管性能。

本实施例中还设计了一种可以自动消除光致漏电流的有源寻址电路。

本实施例是基于背景部分已介绍了传统 2T1C 电路，在该电路中 T1 为寻址晶体管，T2 为驱动晶体管，C 为存储电容。Vselect 为选择信号，控制 T1 晶体管开关，Vdata 为数据信号，承载着控制 LED 亮灭的信号。在本实例中，基于所提出的新的 MOS 设计了一种可以自动消除光致漏电流的有源寻址电路。其版图如图 8 所示：

图 8 已简洁的显示了 2T1C 电路版图。对于晶体管 T2，①处细长区域即为梳状栅，其下方的②处部分为金属覆盖层。同理可理解 T1 晶体管的结构。而在该种电路结构中，存储电容由两部分组成。第一部分为源极金属和多晶硅之间夹着 SiO2 钝化层构成。第二部分为多晶硅与有源单晶硅层之间夹着栅极绝缘物（通常为 SiO2 或者高 k 材料）构成。LED 像素接与输出部分即可。

该种电路结构能成功的消除光电流影响，且结构简便易实现。下面我们将通过计算与对比，来展示该新型电路对电容保持电位能力的增强效果。

我们分别从两方面进行讨论。写入时期代表着 T1 晶体管被选通，数据信号通过 T1 到达 T2 栅极的时期，此时对于电容来说即为充电部分。保持时期代表着选择信号已经通过，T1 晶体管关闭但仍需 LED 发光，此时主要靠电容保持的电位来驱动 T2 晶体管。若存在漏电流，则电容将表现为逐渐放电。

令 V_D 代表 *Vdata*。当像素被选中时，写入电压和保持电压满足：

$$V_{write} = V_D(1-e^{-\frac{t}{\tau_{on}}}) \qquad V_{hold} = V_D e^{-\frac{t}{\tau_{off}}}$$

其中，$\tau_{on} = R_{on}C_{holding}$ $\tau_{off} = R_{off}C_{holding}$

R_{on} 和 R_{off} 为 T1 晶体管分别在打开和关闭状态时的沟道电阻。而电路正常运行要求：

$$V_{signal} > 0.99V_D \Rightarrow T_{writing} > 4.6\tau_{on}$$

$$V_{signal} > 0.95V_D \Rightarrow T_{holding} < \frac{\tau_{off}}{19.5}$$

其中，V_{signal} 即为 A 点的电压。$T_{writing}$ 和 $T_{holding}$ 分别是写入期时间和保持期时间。这意味着，写入期时间越短，保持期时间越长，该驱动电路的效果越好。

我们通过实验测得有金属覆盖层以及无金属覆盖层的晶体管开态电流 Ids 分别是：2.75×10^{-5}A 和 3.11×10^{-5}A, 而关态电流 Ids 则是：3.43×10^{-13} A 和 6.94×10^{-9}A，实验所用的总电容为 15.6pf。最终，应用该设计前后的存储电容充放电对比为图 9 所示。

由图 9 可以看出，金属覆盖层的设计对充电时间的影响并不大，可能会引起几个 us 的延迟。但是在 MOS 管关闭状态时，加入金属覆盖层后明显能使存储电容的电位保持时间更长，即大于 40ms。若无金属覆盖层，该电位只能保持几个 ms，远远不能达到维持 LED 在整个周期内正常工作的要求。由此说明，该设计确实能增强电路中存储电容保持电位的能力，从而提高电路的工作质量等。

本发明提出了能消除光电流影响的新型 MOS 管结构和电路结构。由于金属覆盖层越长，抑制效果越好，但是因此器件漏极与栅极之间的距离也越大。尤其当版图的面积有限，这种结构将会影响原有的布局，甚至将直接影响器件的宽长比而导致其他性能的下降。所以应在覆盖层和沟道宽长比之间做出合适的取舍，从而达到最优化设计。

定义源极至漏极断口的距离为覆盖层长度（X 部分），通过分析仿真来验证不同覆盖层长度的影响。

本发明通过设计多组不同 X 长度和梳状栅个数的 MOS 管进行对比，来达到最优化结果，以如图 10，表 1 几组数据为例，最终测得梳状栅个数为 9，金属覆盖层长度为 5um 时，器件性能最好。

表 1

模型编号	金属覆盖层长度（μm）	梳状栅个数	宽长比(μm/μm)
(a)	0	10	1380/5
(b)	5	9	1242/5
(c)	10	7	966/5
(d)	15	7	966/5

其转移特性曲线的对比如图 11 所示。

由此看以看出梳状栅个数为 9，金属覆盖层长度为 5um 时，该结构的工作性能最好。

采用本方案所示结构的晶体管，可以有效的避免有源沟道区直接暴露在光线下，消除不必要的光电流。而以此为基础的源寻址电路结构也可有效的消除光致漏电流现象。此时，MOS 晶体管将有更好的关态特性，驱动电路中存储电容保持电位的效果也会更好，电路性能更加稳定，LED 也将呈现出更好的工作质量。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

权 利 要 求 书

1、一种抑制有源沟道区光致漏电流产生的 MOS 管的制备方法，其制备过程为：通过离子注入在衬底两端形成源极和漏极，在衬底上表面的中部制备栅氧化层，在栅氧化层上沉积多晶硅或金属形成栅极，其特征在于，该制备过程还包括：在栅极、源极与漏极上方沉积隔离层，并在源极和漏极上方刻蚀出接触孔，以引出源极和漏极，在源极和漏极上方的接触孔中沉积金属，刻蚀漏极上接触孔中的金属用于隔离开源极和漏极，而源极上接触中的金属直接延伸覆盖过有源沟道区，起到遮挡光线的作用。

2、根据权利要求 1 所述的抑制有源沟道区光致漏电流产生的 MOS 管制备方法，其特征在于，所述衬底为硅基材料衬底，玻璃石英衬底或氮化物衬底。

3、根据权利要求 1 所述的抑制有源沟道区光致漏电流产生的 MOS 管制备方法，其特征在于，所述栅氧化层为 SiO_2、HfO、Al2O3 或 ZrO 氧化物， 隔离层为 SiO_2 或 SiNx 隔离层。

4、一种抑制有源沟道区光致漏电流产生的 MOS 管，包括衬底，衬底上表面的中部沉积有栅绝缘层，在栅绝缘层上有多晶硅或金属形成栅极，通过离子注入在衬底两端形成的源极和漏极，其特征在于，在栅极、源极与漏极上方沉积有隔离层，源极和漏极上方的隔离层刻蚀有用于引出源极和漏极的接触孔，在源极和漏极上的接触孔中沉积有金属，漏极上接触孔中金属刻蚀有用于隔离源极和漏极的隔离缺口，源极上的金属直接延伸覆盖过有源沟道区。

5、根据权利要求 4 所述的抑制有源沟道区光致漏电流产生的 MOS 管，其特征在于，所述衬底为硅基材料衬底，玻璃石英衬底或氮化物衬底。

6、根据权利要求 4 所述的抑制有源沟道区光致漏电流产生的 MOS 管，其特征在于，所述栅氧化层为 SiO_2、HfO、Al2O3 或 ZrO 氧化物， 隔离层为 SiO_2 或 SiNx 隔离层。

7、一种应用权利要求 4 至 6 任一项所述抑制有源沟道区光致漏电流产生的 MOS 管的有源寻址电路，其特征在于，所述有源寻址电路中的 MOS 管为抑制有源沟道区光致漏电流产生的 MOS 管。



V data
VDD
C1
V select
T2
T1
A
LED

图 1



蓝光
绿光
红光
无光
I_{ds} (uA/um)
L=2um
Vds=-1V
光功率=1w
V_g (V)

图 2



多晶硅
栅极
SiO2
铝
铝
漏极
源极

图 3




图 4




图 5



Net doping(/cm³)
20
18.8
17.7
16.5
15.4
Materials
Silicon
SiO2
Polysilicon
Aluminum
Electrodes
Microns
Microns
0
1
2
3
4
5

图 6



MCF=185% (有光)
MCF=150% (有光)
MCF=100% (有光)
MCF=50% (有光)
MCF=0% (有光)
无光
L=2um
Vds=-1V
光功率=1w
I_{ds} (uA/um)
V_g (V)

图 7



②
①
V_{Select}
T1
T2
VDD
Output
100μm
V_{data}

图 8



t (us)
0 2 4 6 8 10
Vhold (V)
Vwrite (V)
t (ms)
-5 0 5 10 15 20 25 30 35 40 45
Vhold (无金属覆盖层)
Vhold (有金属覆盖层)
Vwrite (无金属覆盖层)
Vwrite (有金属覆盖层)

图 9



(a)
(b)
(c)
(d)

图 10



10 gates (no cover)
9 gates (5um cover)
7 gates (10um cover)
7 gates (15um cover)
Vds=-1V
Light on
I_{DS} (mA)
V_{GS} (V)

图 11

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2016/084131

A. CLASSIFICATION OF SUBJECT MATTER

H01L 29/786 (2006.01) i; H01L 27/12 (2006.01) i; H01L 21/77 (2017.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

DWPI, CNABS, CNTXT, CNKI, EPODOC: thin-film transistor, TFT, source, drain, gate, shield, light, leakage

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 101000914 A (EPSON IMAGING DEVICES CORP.), 18 July 2007 (18.07.2007), description, page 4, line 23 to page 14, line 26, and figures 1-14	1-7
A	CN 102487041 A (BOE TECHNOLOGY GROUP CO., LTD.), 06 June 2012 (06.06.2012), the whole document	1-7
A	CN 102184965 A (CANON INC.), 14 September 2011 (14.09.2011), the whole document	1-7

☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
11 January 2017 (11.01.2017)	**18 January 2017 (18.01.2017)**
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer **WANG, Xiaofeng** Telephone No.: (86-10) **62089918**

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2016/084131

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 101000914 A	18 July 2007	CN 100559596 C	11 November 2009
		JP 2007188936 A	26 July 2007
		US 2007159565 A1	12 July 2007
		US 8174633 B2	08 May 2012
		KR 100846543 B1	15 July 2008
		KR 20080015502 A	19 February 2008
		KR 20070075316 A	18 July 2007
		TW I351568 B	01 November 2011
		CN 101452174 B	18 July 2012
		CN 101452174 A	10 June 2009
		TW 200730983 A	16 August 2007
CN 102487041 A	06 June 2012	CN 102487041 B	23 July 2014
CN 102184965 A	14 September 2011	JP 5743407 B2	01 July 2015
		CN 102184965 B	10 December 2014
		JP 2011146574 A	28 July 2011
		US 2011175674 A1	21 July 2011
		US 9373724 B2	21 June 2016

国际检索报告

国际申请号
PCT/CN2016/084131

A. 主题的分类

H01L 29/786(2006.01)i；H01L 27/12(2006.01)i；H01L 21/77(2017.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用））

DWPI, CNABS, CNTXT, CNKI, EPODOC: 薄膜晶体管，源，漏，栅，遮，光，泄漏; thin-film transistor, TFT, source, drain, gate, shield, light, leakage

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
X	CN 101000914 A (爱普生映像元器件有限公司) 2007年 7月 18日 (2007-07-18) 说明书第4页第23行-第14页第26行，附图1-14	1-7
A	CN 102487041 A (京东方科技集团股份有限公司) 2012年 6月 6日 (2012-06-06) 全文	1-7
A	CN 102184965 A (佳能株式会社) 2011年 9月 14日 (2011-09-14) 全文	1-7

☐ 其余文件在C栏的续页中列出。

☑ 见同族专利附件。

* 引用文件的具体类型：

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
2017年 1月 11日	2017年 1月 18日

ISA/CN的名称和邮寄地址	受权官员
中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088	王晓峰
传真号 (86-10)62019451	电话号码 (86-10)62089918

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2016/084131

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	101000914	A	2007年 7月 18日	CN	100559596	C	2009年 11月 11日
				JP	2007188936	A	2007年 7月 26日
				US	2007159565	A1	2007年 7月 12日
				US	8174633	B2	2012年 5月 8日
				KR	100846543	B1	2008年 7月 15日
				KR	20080015502	A	2008年 2月 19日
				KR	20070075316	A	2007年 7月 18日
				TW	I351568	B	2011年 11月 1日
				CN	101452174	B	2012年 7月 18日
				CN	101452174	A	2009年 6月 10日
				TW	200730983	A	2007年 8月 16日
CN	102487041	A	2012年 6月 6日	CN	102487041	B	2014年 7月 23日
CN	102184965	A	2011年 9月 14日	JP	5743407	B2	2015年 7月 1日
				CN	102184965	B	2014年 12月 10日
				JP	2011146574	A	2011年 7月 28日
				US	2011175674	A1	2011年 7月 21日
				US	9373724	B2	2016年 6月 21日