

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)公開番号

特開2024-28099

(P2024-28099A)

(43)公開日 令和6年3月1日(2024.3.1)

(51)国際特許分類 F I テーマコード(参考)
 H 0 1 L 27/146(2006.01) H 0 1 L 27/146 D 4 M 1 1 8

審査請求 未請求 請求項の数 20 O L (全24頁)

(21)出願番号	特願2023-68545(P2023-68545)	(71)出願人	390019839
(22)出願日	令和5年4月19日(2023.4.19)		三星電子株式会社
(31)優先権主張番号	10-2022-0104084		Samsung Electronics Co., Ltd.
(32)優先日	令和4年8月19日(2022.8.19)		大韓民国京畿道水原市靈通区三星路129
(33)優先権主張国・地域又は機関	韓国(KR)		129, Samsung-ro, Yeongtong-gu, Suwon-si, Gyeonggi-do, Republic of Korea
		(74)代理人	110000051
			弁理士法人共生国際特許事務所
		(72)発明者	任周娟
			大韓民国 京畿道 水原市 靈通区 三星路 129

最終頁に続く


(54)【発明の名称】 イメージセンサー

(57)【要約】

【課題】感度を向上させたイメージセンサーを提供する。

【解決手段】本発明のイメージセンサーは、ピクセルアレイ領域及びピクセルアレイピクセル領域を囲むオプティカルブラック領域を含む基板と、ピクセルアレイ領域上に提供されるマイクロレンズと、オプティカルブラック領域上に提供されるダミーレンズと、オプティカルブラック領域上に提供されるブロッキングバーと、を備え、ブロッキングバーの長さは、マイクロレンズの長さ及びダミーレンズの長さよりも長く、ブロッキングバーの上面は、曲がっている。

【選択図】図3A



10

20

【特許請求の範囲】

【請求項 1】

ピクセルアレイ領域及び前記ピクセルアレイ領域を囲むオプティカルブラック領域を含む基板と、

前記ピクセルアレイ領域上に提供されるマイクロレンズと、

前記オプティカルブラック領域上に提供されるダミーレンズと、

前記オプティカルブラック領域上に提供されるブロッキングバーと、を備え、

前記ブロッキングバーの長さは、前記マイクロレンズの長さ及び前記ダミーレンズの長さよりも長く、

前記ブロッキングバーの上面は、曲がっていることを特徴とするイメージセンサー。

10

【請求項 2】

前記ブロッキングバーは、前記マイクロレンズを囲むことを特徴とする請求項 1 に記載のイメージセンサー。

【請求項 3】

前記ブロッキングバーは、前記マイクロレンズを囲む第 1 ブロッキングバー及び前記第 1 ブロッキングバーを囲む第 2 ブロッキングバーを含むことを特徴とする請求項 2 に記載のイメージセンサー。

【請求項 4】

前記ダミーレンズは、前記第 1 ブロッキングバーによって囲まれる第 1 ダミーレンズ、及び第 1 ブロッキングバーと第 2 ブロッキングバーとの間に配置される第 2 ダミーレンズを含むことを特徴とする請求項 3 に記載のイメージセンサー。

20

【請求項 5】

前記ブロッキングバーの上面の曲率半径は、前記マイクロレンズの上面の曲率半径と同一であることを特徴とする請求項 1 に記載のイメージセンサー。

【請求項 6】

前記ブロッキングバーの幅は、前記マイクロレンズの幅と同一であることを特徴とする請求項 1 に記載のイメージセンサー。

【請求項 7】

前記ブロッキングバーは、第 1 方向に延長される複数のブロッキングバーを含み、

前記ブロッキングバーは、前記第 1 方向に配列されることを特徴とする請求項 1 に記載のイメージセンサー。

30

【請求項 8】

前記ブロッキングバーは、第 1 ブロッキングバー及び前記第 1 ブロッキングバーよりも前記マイクロレンズに対して遠くに配置される第 2 ブロッキングバーを含み、

前記第 1 ブロッキングバーは、第 1 方向に配列され、

前記第 2 ブロッキングバーは、前記第 1 方向に配列されることを特徴とする請求項 1 に記載のイメージセンサー。

【請求項 9】

前記第 1 ブロッキングバーの間には、ギャップが定義され、

前記第 1 ブロッキングバーの各々の長さは、前記ギャップの各々の長さよりも大きいことを特徴とする請求項 8 に記載のイメージセンサー。

40

【請求項 10】

前記ブロッキングバーの最上部のレベルは、前記マイクロレンズの最上部のレベルと同一であることを特徴とする請求項 1 に記載のイメージセンサー。

【請求項 11】

ピクセルアレイ領域及び前記ピクセルアレイ領域を囲むオプティカルブラック領域を含む基板と、

前記ピクセルアレイ領域上のマイクロレンズと、

前記オプティカルブラック領域上のダミーレンズと、

前記オプティカルブラック領域上のブロッキングバーと、を備え、

50

前記ブロッキングバーの長さは、前記マイクロレンズの長さ及び前記ダミーレンズの長さよりも長く、

前記ブロッキングバーは、前記マイクロレンズを囲むことを特徴とするイメージセンサー。

【請求項 12】

前記マイクロレンズ、前記ダミーレンズ、及び前記ブロッキングバーに連結されるベース部を更に含むことを特徴とする請求項 11 に記載のイメージセンサー。

【請求項 13】

前記ブロッキングバーは、第 1 ブロッキングバー及び前記第 1 ブロッキングバーを囲む第 2 ブロッキングバーを含み、

前記ベース部は、前記第 1 ブロッキングバーと前記第 2 ブロッキングバーとを連結するフラット上面を含むことを特徴とする請求項 12 に記載のイメージセンサー。

【請求項 14】

前記ブロッキングバーは、第 1 方向に延長されるブロッキングバーを含み、

前記ブロッキングバーは、前記第 1 方向に配列され、

前記ブロッキングバーの間には、ギャップが提供されることを特徴とする請求項 11 に記載のイメージセンサー。

【請求項 15】

前記マイクロレンズ、前記ダミーレンズ、及び前記ブロッキングバーを覆うコーティング膜を更に含むことを特徴とする請求項 11 に記載のイメージセンサー。

【請求項 16】

前記ブロッキングバーの上面は、曲がっていることを特徴とする請求項 11 に記載のイメージセンサー。

【請求項 17】

前記ブロッキングバーの幅は、前記マイクロレンズの幅と同一であることを特徴とする請求項 11 に記載のイメージセンサー。

【請求項 18】

前記ブロッキングバーの幅は、前記マイクロレンズの幅とは異なることを特徴とする請求項 11 に記載のイメージセンサー。

【請求項 19】

ピクセルアレイ領域及び前記ピクセルアレイ領域を囲むオプティカルブラック領域を含む基板と、

前記ピクセルアレイ領域上のカラーフィルターと、

前記オプティカルブラック領域上のブラックバルクフィルタリング膜と、

前記カラーフィルター及び前記ブラックバルクフィルタリング膜上のレンズ膜と、

前記レンズ膜上のコーティング膜と、を備え、

前記レンズ膜は、

ベース部と、

前記ベース部上のマイクロレンズと、

前記ベース部上のダミーレンズと、

前記ベース部上のブロッキングバーと、を含み、

前記ブロッキングバーの長さは、前記マイクロレンズの長さ及び前記ダミーレンズの長さよりも長く、

前記ブロッキングバーは、前記マイクロレンズを囲み、

前記ブロッキングバーの上面は、曲がっていることを特徴とするイメージセンサー。

【請求項 20】

前記コーティング膜は、前記マイクロレンズ上の第 1 部分、前記ダミーレンズ上の第 2 部分、及び前記ブロッキングバー上の第 3 部分を含み、

前記コーティング膜の前記第 3 部分の上面は、曲がっていることを特徴とする請求項 19 に記載のイメージセンサー。

10

20

30

40

50

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、イメージセンサーに関し、より詳細には、ブロッキングバーを含むイメージセンサーに関する。

【背景技術】

【0002】

イメージセンサーは光学映像 (Optical image) を電気的信号に変換する素子である。イメージセンサーはCCD (Charge coupled device) 型及びCMOS (Complementary metal oxide semiconductor) 型に分類される。CMOS型イメージセンサーはCIS (CMOS image sensor) と略称される。CISは2次元的に配列された複数のピクセルを具備する。ピクセルの各々はフォトダイオード (photodiode: PD) を含む。フォトダイオードは入射する光を電気信号に変換する役割をする。

10

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第10170511号明細書

【発明の概要】

【発明が解決しようとする課題】

20

【0004】

本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、感度を向上させたイメージセンサーを提供することにある。

【課題を解決するための手段】

【0005】

上記目的を達成するためになされた本発明の一態様によるイメージセンサーは、ピクセルアレイ領域及び前記ピクセルアレイ領域を囲むオプティカルブラック領域を含む基板と、前記ピクセルアレイ領域上に提供されるマイクロレンズと、前記オプティカルブラック領域上に提供されるダミーレンズと、前記オプティカルブラック領域上に提供されるブロッキングバーと、を備え、前記ブロッキングバーの長さは、前記マイクロレンズの長さ及び前記ダミーレンズの長さよりも長く、前記ブロッキングバーの上面は、曲がっている。

30

【0006】

上記目的を達成するためになされた本発明の他の態様によるイメージセンサーは、ピクセルアレイ領域及び前記ピクセルアレイ領域を囲むオプティカルブラック領域を含む基板と、前記ピクセルアレイ領域上のマイクロレンズと、前記オプティカルブラック領域上のダミーレンズと、前記オプティカルブラック領域上のブロッキングバーと、を備え、前記ブロッキングバーの長さは、前記マイクロレンズの長さ及び前記ダミーレンズの長さよりも長く、前記ブロッキングバーは、前記マイクロレンズを囲む。

【0007】

上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサーは、ピクセルアレイ領域及び前記ピクセルアレイ領域を囲むオプティカルブラック領域を含む基板と、前記ピクセルアレイ領域上のカラーフィルターと、前記オプティカルブラック領域上のブラックバルクフィルタリング膜と、前記カラーフィルター及び前記ブラックバルクフィルタリング膜上のレンズ膜と、前記レンズ膜上のコーティング膜と、を備え、前記レンズ膜は、ベース部と、前記ベース部上のマイクロレンズと、前記ベース部上のダミーレンズと、前記ベース部上のブロッキングバーと、を含み、前記ブロッキングバーの長さは、前記マイクロレンズの長さ及び前記ダミーレンズの長さよりも長く、前記ブロッキングバーは、前記マイクロレンズを囲み、前記ブロッキングバーの上面は、曲がっている。

40

【発明の効果】

【0008】

50

本発明のイメージセンサーによれば、オプティカルブラック領域上のブロッキングバーを含むことによって、オプティカルブラック領域上に塗布される接着性物質がピクセルアレイ領域に浸透することが防止され、イメージセンサーの感度が低下することを防止することができる。

【図面の簡単な説明】

【0009】

【図1】一実施形態によるイメージセンサーを説明するためのブロック図である。

【図2】一実施形態によるイメージセンサーのアクティブピクセルセンサーアレイの回路図である。

【図3A】一実施形態によるイメージセンサーの第1例の平面図である。

10

【図3B】図3AのA領域の拡大図である。

【図3C】図3AのB-B'線に沿う断面図である。

【図3D】図3BのC-C'線に沿う断面図である。

【図3E】図3Aに示すイメージセンサーのレンズ膜を説明するための斜視図である。

【図4A】一実施形態によるイメージセンサーの第2例の平面図である。

【図4B】図4AのD-D'線に沿う断面図である。

【図5】一実施形態によるイメージセンサーの第3例の平面図である。

【図6】一実施形態によるイメージセンサーの第4例の平面図である。

【図7】一実施形態によるイメージセンサーパッケージの断面図である。

【図8A】一実施形態によるイメージセンサーの他の例の断面図である。

20

【図8B】一実施形態によるイメージセンサーの他の例の断面図である。

【図9】一実施形態によるイメージセンサーの更に他の例の断面図である。

【発明を実施するための形態】

【0010】

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。

【0011】

図1は、一実施形態によるイメージセンサーを説明するためのブロック図である。図2は、一実施形態によるイメージセンサーのアクティブピクセルセンサーアレイの回路図である。

【0012】

30

図1を参照すると、イメージセンサーは、アクティブピクセルセンサーアレイ(Active Pixel Sensor array)1001、行デコーダー(row decoder)1002、行ドライバー(row driver)1003、列デコーダー(column decoder)1004、タイミング発生器(timing generator)1005、相関二重サンプラー(CDS:Correlated Double Sampler)1006、アナログデジタルコンバータ(ADC:Analog to Digital Converter)1007、及び入出力バッファ(I/O buffer)1008を含む。

【0013】

アクティブピクセルセンサーアレイ1001は、2次元的に配列された複数の単位ピクセルを含み、光信号を電気的信号に変換する。アクティブピクセルセンサーアレイ1001は、行ドライバー1003からのピクセル選択信号、リセット信号、及び電荷伝送信号のような複数の駆動信号によって駆動される。また、変換された電気的信号は相関二重サンプラー1006に提供される。

40

【0014】

行ドライバー1003は、行デコーダー1002でデコーディングされた結果に応じて多数の単位ピクセルを駆動するための多数の駆動信号をアクティブピクセルセンサーアレイ1001に提供する。単位ピクセルが行列形状に配列された場合には各行別に駆動信号が提供される。

【0015】

50

タイミング発生器 1005 は行デコーダー 1002 及び列デコーダー 1004 にタイミング (t i m i n g) 信号及び制御信号を提供する。

【 0 0 1 6 】

相関二重サンプラー (C D S) 1006 はアクティブピクセルセンサーアレイ 1001 で生成された電気信号を受信してホールド (h o l d) 及びサンプリングする。相関二重サンプラー 1006 は、特定の雑音レベル (n o i s e l e v e l) 及び電氣的信号による信号レベルを二重にサンプリングして、雑音レベルと信号レベルとの差分に該当する差分レベルを出力する。

【 0 0 1 7 】

アナログデジタルコンバータ (A D C) 1007 は相関二重サンプラー 1006 から出力された差分レベルに該当するアナログ信号をデジタル信号に変換して出力する。 10

【 0 0 1 8 】

入出力バッファ 1008 はデジタル信号をラッチ (l a t c h) し、ラッチされた信号は列デコーダー 1004 におけるデコーディング結果に応じて順次的に映像信号処理部 (図示せず) にデジタル信号を出力する。

【 0 0 1 9 】

図 1 及び図 2 を参照すると、アクティブピクセルセンサーアレイ 1001 は複数の単位画素 U P を含み、単位画素 U P はマトリックス形状で配列される。各々の単位画素 U P は伝送トランジスタ T X を含む。各々の単位画素 U P はロジックトランジスタ (R X 、 S X 、 D X) を更に含む。ロジックトランジスタは、リセットトランジスタ R X 、選択トランジスタ S X 、又はソースフォロワートランジスタ D X である。伝送トランジスタ T X は伝送ゲート T G を含む。各々の単位画素 U P は光電変換領域 P D 及びフローティング拡散領域 F D を更に含む。ロジックトランジスタ (R X 、 S X 、 D X) は複数の単位画素 U P 同士で互いに共有される。 20

【 0 0 2 0 】

光電変換領域 P D は外部から入射した光の量に比例して光電荷を生成及び蓄積する。光電変換領域 P D は、フォトダイオード、フォトトランジスタ、フォトゲート、ピンドフォトダイオード、及びこれらの組合を含む。伝送トランジスタ T X は光電変換領域 P D で生成された電荷をフローティング拡散領域 F D に伝送する。フローティング拡散領域 F D は光電変換領域 P D で生成された電荷が伝送されて累積的に格納する。フローティング拡散領域 F D に蓄積された光電荷の量に応じてソースフォロワートランジスタ D X が制御される。 30

【 0 0 2 1 】

リセットトランジスタ R X はフローティング拡散領域 F D に蓄積された電荷を周期的にリセットする。リセットトランジスタ R X のドレーン電極はフローティング拡散領域 F D に連結され、ソース電極は電源電圧 V D D に連結される。リセットトランジスタ R X がターンオン (t u r n - o n) されると、リセットトランジスタ R X のソース電極に連結された電源電圧 V D D がフローティング拡散領域 F D に印加される。従って、リセットトランジスタ R X がターンオンされると、フローティング拡散領域 F D に蓄積された電荷が排出されてフローティング拡散領域 F D がリセットされる。 40

【 0 0 2 2 】

ソースフォロワーゲート電極 S F を含むソースフォロワートランジスタ D X はソースフォロワーバッファ増幅器 (s o u r c e f o l l o w e r b u f f e r a m p l i f i e r) の役割をする。ソースフォロワートランジスタ D X は、フローティング拡散領域 F D における電位変化を増幅して、これを出力ライン V o u t に出力する。

【 0 0 2 3 】

選択ゲート電極 S E L を含む選択トランジスタ S X は行単位に読み出す単位画素 U P を選択する。選択トランジスタ S X がターンオンされる時、電源電圧 V D D がソースフォロワートランジスタ D X のドレーン電極に印加される。

【 0 0 2 4 】

図 3 A は、一実施形態によるイメージセンサーの第 1 例の平面図である。図 3 B は、図 3 A の A 領域の拡大図である。図 3 C は、図 3 A の B - B' 線に沿う断面図である。図 3 D は、図 3 B の C - C' 線に沿う断面図である。図 3 E は、図 3 A に示すイメージセンサーのレンズ膜を説明するための斜視図である。

【 0 0 2 5 】

図 3 A、図 3 B、図 3 C、図 3 D、及び図 3 E を参照すると、イメージセンサーはセンサーチップ 1 0 を含む。センサーチップ 1 0 は第 1 基板 1 0 0 を含む。第 1 基板 1 0 0 は第 1 方向 D 1 及び第 2 方向 D 2 によって定義される平面に沿って拡張されるプレートの形状を有する。第 1 方向 D 1 及び第 2 方向 D 2 は互いに交差する。一例として、第 1 方向 D 1 及び第 2 方向 D 2 は互いに直交する水平方向である。

10

【 0 0 2 6 】

第 1 基板 1 0 0 は半導体基板である。例えば、第 1 基板 1 0 0 は、シリコン基板、ゲルマニウム基板、又はシリコン - ゲルマニウム基板である。第 1 基板 1 0 0 は第 1 導電型の不純物を含む。例えば、第 1 基板 1 0 0 は、アルミニウム (A l)、ホウ素 (B)、インジウム (I n)、又はガリウム (G a) を第 1 導電型の不純物で含む。一実施形態において、第 1 基板 1 0 0 は S O I (S i l i c o n o n i n s u l a t o r) 基板である。

【 0 0 2 7 】

第 1 基板 1 0 0 は、ピクセルアレイ領域 A P S、ダミー領域 D M R、オプティカルブラック領域 O B R、及びパッド領域 P D R を含む。ピクセルアレイ領域 A P S、ダミー領域 D M R、オプティカルブラック領域 O B R、及びパッド領域 P D R は第 1 方向 D 1 及び第 2 方向 D 2 によって定義される平面的に区分される領域である。ダミー領域 D M R はピクセルアレイ領域 A P S を囲み、オプティカルブラック領域 O B R はダミー領域 D M R 及びピクセルアレイ領域 A P S を囲み、パッド領域 P D R は、オプティカルブラック領域 O B R、ダミー領域 D M R、及びピクセルアレイ領域 A P S を囲む。

20

【 0 0 2 8 】

第 1 基板 1 0 0 は互いに反対になる前面及び背面を含む。光は第 1 基板 1 0 0 の背面に入射する。

【 0 0 2 9 】

第 1 基板 1 0 0 のピクセルアレイ領域 A P S は複数のピクセル領域 P X を含む。ピクセルアレイ領域 A P S のピクセル領域 P X は入射光 (i n c i d e n t l i g h t) から光電信号を出力する。ピクセル領域 P X はピクセルアレイ領域 A P S 内で平面的に配列される。

30

【 0 0 3 0 】

一実施形態において、第 1 基板 1 0 0 のダミー領域 D M R は複数のピクセル領域 P X を含む。ダミー領域 D M R のピクセル領域 P X はダミーピクセル領域である。

【 0 0 3 1 】

第 1 基板 1 0 0 は複数の光電変換領域 P D を含む。光電変換領域 P D は第 1 基板 1 0 0 の前面と背面との間に配置される。光電変換領域 P D は第 1 基板 1 0 0 のピクセル領域 P X 内に各々提供される。

【 0 0 3 2 】

光電変換領域 P D は第 2 導電形の不純物を含む。第 2 導電型は第 1 導電型とは異なる。例えば、光電変換領域 P D は、リン、ヒ素、ビスマス、又はアンチモンを第 2 導電型の不純物で含む。光電変換領域 P D は第 1 基板 1 0 0 の背面に隣接する。

40

【 0 0 3 3 】

第 1 基板 1 0 0 は複数のフローティング拡散領域 F D を含む。フローティング拡散領域 F D は第 1 基板 1 0 0 のピクセル領域 P X 内に各々提供される。フローティング拡散領域 F D は第 2 導電型の不純物を含む。フローティング拡散領域 F D は第 1 基板 1 0 0 の前面に隣接する。

【 0 0 3 4 】

センサーチップ 1 0 はピクセル分離パターン 1 1 0 を含む。ピクセル分離パターン 1 1

50

0は第1基板100内に提供される。ピクセル分離パターン110は第3方向D3に延長されて第1基板100を貫通する。第3方向D3は第1の方向D1及び第2方向D2と交差する。一例として、第3方向D3は第1方向D1及び第2方向D2と直交する垂直方向である。ピクセル分離パターン110によってピクセル領域PXが定義される。ピクセル分離パターン110は、例えばグリッドの形状を有する。

【0035】

ピクセル分離パターン110は分離導電膜111及び分離絶縁膜112を含む。分離導電膜111は第1基板100を貫通する。分離絶縁膜112は分離導電膜111と第1基板100との間に介在する。分離導電膜111は導電物質を含む。分離絶縁膜112は絶縁材料を含む。

【0036】

センサーチップ10は素子分離パターン120を含む。素子分離パターン120は第1基板100内に提供される。素子分離パターン120は第1基板100の前面に隣接するように配置される。素子分離パターン120は第1基板100の活性領域を定義する。素子分離パターン120は絶縁材料を含む。

【0037】

センサーチップ10は第1基板100の前面を覆う第1配線絶縁膜130を含む。第1配線絶縁膜130は第1基板100の活性領域を覆う。第1配線絶縁膜130は絶縁材料を含む。一実施形態において、第1配線絶縁膜130は複数の絶縁膜を含む多重絶縁膜である。

【0038】

センサーチップ10は伝送ゲートTG及びゲート絶縁膜GIを含む。伝送ゲートTGは第1基板100と第1配線絶縁膜130との間に提供される。伝送ゲートTGは導電物質を含む。

【0039】

伝送ゲート電極TGと第1基板100との間にゲート絶縁膜GIが提供される。ゲート絶縁膜GIは絶縁材料を含む。

【0040】

第1配線絶縁膜130内に第1コンタクトCT1及び第1導電ラインCL1が提供される。第1コンタクトCT1の中の少なくともいくつかはフローティング拡散領域FDに連結される。第1導電ラインCL1の中の少なくともいくつかは第1コンタクトCT1に連結される。第1コンタクトCT1及び第1導電ラインCL1は導電物質を含む。

【0041】

センサーチップ10は第1基板100の背面を覆う固定電荷膜140を含む。固定電荷膜140は、例えば化学量論比より不足する量の酸素を含む金属酸化膜又は化学量論比より不足する量の弗素を含む金属フッ化膜である。固定電荷膜140は、負の固定電荷を有し、正孔の蓄積(hole accumulation)を発生させる。固定電荷膜140によって第1基板100の暗電流及びホワイトスポット(white spot)を効果的に減少することができる。一実施形態において、固定電荷膜140は互いに異なる複数の膜を含む。

【0042】

センサーチップ10は固定電荷膜140上の反射防止膜150を含む。反射防止膜150は、例えばアルミニウム酸化物を含む。一実施形態において、反射防止膜150は互いに異なる複数の膜を含む。

【0043】

センサーチップ10は反射防止膜150上のフェンスパターン160を含む。フェンスパターン160は第1基板100のピクセルアレイ領域APS上に配置される。フェンスパターン160は後述するカラーフィルターCFを互いに分離する。例えば、フェンスパターン160はグリッドの形状を有する。フェンスパターン160は導電物質を含む。例えば、フェンスパターン160はタングステンを含む。

10

20

30

40

50

【0044】

センサーチップ10は反射防止膜150上の遮光膜170を含む。遮光膜170は第1基板100のダミー領域DMR、オプティカルブラック領域OBR、及びパッド領域PDR上に配置される。遮光膜170は導電物質を含む。遮光膜170はフェンスパターン160と同一の物質を含む。例えば、遮光膜170はタングステンを含む。

【0045】

一実施形態において、センサーチップ10はフェンスパターン160及び遮光膜170を覆う保護膜を含む。保護膜は絶縁材料を含む。

【0046】

センサーチップ10は連結コンタクト180を含む。連結コンタクト180は第1基板100のオプティカルブラック領域OBR上に配置される。連結コンタクト180は固定電荷膜140及び反射防止膜150を貫通してピクセル分離パターン110に連結される。連結コンタクト180はピクセル分離パターン110に連結される第1コンタクトパターン181及び第1コンタクトパターン181上の第2コンタクトパターン182を含む。

10

【0047】

第1コンタクトパターン181は遮光膜170に境界なしで連結される。第1コンタクトパターン181と遮光膜170とは一体の構造をなす。第1コンタクトパターン181は遮光膜170と同一の物質を含む。第2コンタクトパターン182は第1コンタクトパターン181とは異なる物質を含む。一例として、第2コンタクトパターン182はアルミニウムを含む。

20

【0048】

センサーチップ10は第1連結構造体190を含む。第1連結構造体190は第1基板100のオプティカルブラック領域OBR上に配置される。第1連結構造体190は、固定電荷膜140、反射防止膜150、第1基板100、及び第1配線絶縁膜130を貫通して後述する回路チップ20に連結される。第1連結構造体190は第1配線絶縁膜130内の第1導電ラインCL1の中の少なくとも1つに連結される。

【0049】

第1連結構造体190は、回路チップ20に連結される第1導電パターン191、第1導電パターン191上の第1絶縁パターン192、及び第1絶縁パターン192上の第1キャッピングパターン193を含む。第1導電パターン191は遮光膜170に境界なしで連結される。第1導電パターン191と遮光膜170とは一体の構造をなす。第1導電パターン191は遮光膜170と同一の物質を含む。

30

【0050】

第1絶縁パターン192は絶縁材料を含む。第1キャッピングパターン193は絶縁材料を含む。

【0051】

センサーチップ10は導電パッド210を含む。導電パッド210は第1基板100のパッド領域PDR上に配置される。導電パッド210は固定電荷膜140及び反射防止膜150を貫通して第1基板100に連結される。

40

【0052】

導電パッド210は第1基板100上の第1パッドパターン211及び第1パッドパターン211上の第2パッドパターン212を含む。第1パッドパターン211は遮光膜170に境界なしで連結される。第1パッドパターン211と遮光膜170とは一体の構造をなす。第1パッドパターン211は遮光膜170と同一の物質を含む。

【0053】

第2パッドパターン212は第1パッドパターン211とは異なる物質を含む。一例として、第2パッドパターン212はアルミニウムを含む。

【0054】

センサーチップ10は第2連結構造体220を含む。第2連結構造体220は第1基板

50

100のパッド領域PDR上に配置される。第2連結構造体220は、固定電荷膜140、反射防止膜150、第1基板100、及び第1配線絶縁膜130を貫通して後述する回路チップ20に連結される。第2連結構造体220は第1配線絶縁膜130内の第1導電ラインCL1の中の少なくとも1つに連結される。

【0055】

第2連結構造体220は、回路チップ20に連結される第2導電パターン221、第2導電パターン221上の第2絶縁パターン222、及び第2絶縁パターン222上の第2キャッピングパターン223を含む。第2導電パターン221は遮光膜170に境界なしで連結される。第2導電パターン221と遮光膜170とは一体の構造をなす。第2導電パターン221は遮光膜170と同一の物質を含む。

10

【0056】

第2絶縁パターン222は絶縁材料を含む。第2キャッピングパターン223は絶縁材料を含む。

【0057】

センサーチップ10はカラーフィルターCFを含む。カラーフィルターCFは第1基板100のピクセルアレイ領域APS及びダミー領域DMR上に配置される。カラーフィルターCFはピクセル領域PX上に各々配置される。カラーフィルターCFは光電変換領域PDに対応する位置に各々提供される。カラーフィルターCFの各々は、レッドフィルター、ブルーフィルター、及びグリーンフィルターの中の1つである。カラーフィルターCFはカラーフィルターアレイを成す。例えば、カラーフィルターCFはベイヤーパターン(Bayer pattern)方式で2次元的に配列される。

20

【0058】

ピクセルアレイ領域APS上に配置されるカラーフィルターCF間にフェンスパターン160が提供される。ダミー領域DMR上に配置されるカラーフィルターCFは遮光膜170上に提供される。一実施形態において、ダミー領域DMR上に配置されるカラーフィルターCFはダミーカラーフィルターである。

【0059】

センサーチップ10はブラックバルクフィルタリング膜FIを含む。ブラックバルクフィルタリング膜FIは第1基板100のオプティカルブラック領域OBR上に配置される。ブラックバルクフィルタリング膜FIは遮光膜170上に配置される。ブラックバルクフィルタリング膜FIはカラーフィルターCFとは異なる波長の光を遮断する。

30

【0060】

センサーチップ10はレンズ膜230を含む。レンズ膜230は、第1基板100のピクセルアレイ領域APS、ダミー領域DMR、オプティカルブラック領域OBR、及びパッド領域PDR上に配置される。レンズ膜230はカラーフィルターCF及びブラックバルクフィルタリング膜FI上に配置される。レンズ膜230は透明である。レンズ膜230は光を透過させる。レンズ膜230は有機物質を含む。例えば、レンズ膜230はフォトレジスト物質又は熱硬化性樹脂を含む。

【0061】

レンズ膜230はカラーフィルターCF及びブラックバルクフィルタリング膜FI上のベース部231を含む。レンズ膜230は、ベース部231上のマイクロレンズ232、ダミーレンズ233、及びブロッキングバー234を含む。マイクロレンズ232、ダミーレンズ233、及びブロッキングバー234は同一のレベルに配置される。マイクロレンズ232、ダミーレンズ233、及びブロッキングバー234はベース部231で第3方向D3に突出する部分である。マイクロレンズ232、ダミーレンズ233、及びブロッキングバー234はベース部231に境界無しで連結される。マイクロレンズ232、ダミーレンズ233、ブロッキングバー234、及びベース部231は一体の構造をなす。マイクロレンズ232は第1基板100のピクセルアレイ領域APS及びダミー領域DMR上に配置される。ダミーレンズ233及びブロッキングバー234は第1基板100のオプティカルブラック領域OBR上に配置される。

40

50

【 0 0 6 2 】

マイクロレンズ 2 3 2 はピクセル領域 P X 上に各々配置される。マイクロレンズ 2 3 2 は光電変換領域 P D に対応する位置に各々提供される。ダミー領域 D M R 上に配置されるマイクロレンズ 2 3 2 はダミーマイクロレンズである。

【 0 0 6 3 】

ブロッキングバー 2 3 4 は第 1 方向 D 1 に延長される 2 つの部分及び第 2 方向 D 2 に延長される 2 つの部分を含む。ブロッキングバー 2 3 4 はマイクロレンズ 2 3 2 を囲む。マイクロレンズ 2 3 2 はブロッキングバー 2 3 4 の第 1 方向 D 1 に延長される 2 つの部分の間に配置される。マイクロレンズ 2 3 2 はブロッキングバー 2 3 4 の第 2 方向 D 2 に延長される 2 つの部分の間に配置される。ブロッキングバー 2 3 4 はダミーレンズ 2 3 3 の中の少なくとも幾つかを囲む。図 3 A に示す平面視において、ブロッキングバー 2 3 4 はリングの形状を有する。

10

【 0 0 6 4 】

ブロッキングバー 2 3 4 の長さはマイクロレンズ 2 3 2 の長さ及びダミーレンズ 2 3 3 の長さよりも大きい。一例として、ブロッキングバー 2 3 4 の第 1 方向 D 1 に延長される部分の第 1 方向 D 1 への長さはマイクロレンズ 2 3 2 の第 1 方向 D 1 への長さ及びダミーレンズ 2 3 3 の第 1 方向 D 1 への長さよりも大きい。ブロッキングバー 2 3 4 の長さは第 1 基板 1 0 0 のピクセルアレイ領域 A P S の長さよりも大きい。

【 0 0 6 5 】

マイクロレンズ 2 3 2 の上面 2 3 2 t、ダミーレンズ 2 3 3 の上面 2 3 3 t、及びブロッキングバー 2 3 4 の上面 2 3 4 t は曲がっている。マイクロレンズ 2 3 2 の上面 2 3 2 t の曲率半径、ダミーレンズ 2 3 3 の上面 2 3 3 t の曲率半径、及びブロッキングバー 2 3 4 の上面 2 3 4 t の曲率半径は同一である。例えば、図 3 C 及び図 3 D に示す断面的観点で、マイクロレンズ 2 3 2 の上面 2 3 2 t の曲率半径、ダミーレンズ 2 3 3 の上面 2 3 3 t の曲率半径、及びブロッキングバー 2 3 4 の上面 2 3 4 t の曲率半径は同一である。他の実施形態において、マイクロレンズ 2 3 2 の上面 2 3 2 t の曲率半径、ダミーレンズ 2 3 3 の上面 2 3 3 t の曲率半径、及びブロッキングバー 2 3 4 の上面 2 3 4 t の曲率半径は互いに異なる。

20

【 0 0 6 6 】

マイクロレンズ 2 3 2 の最大幅、ダミーレンズ 2 3 3 の最大幅、及びブロッキングバー 2 3 4 の最大幅は同一である。一例として、マイクロレンズ 2 3 2 の第 1 方向 D 1 への最大幅 W 1、ダミーレンズ 2 3 3 の第 1 方向 D 1 への最大幅 W 2、及びブロッキングバー 2 3 4 の第 1 方向 D 1 への最大幅 W 3 は同一である。他の実施形態において、マイクロレンズ 2 3 2 の最大幅、ダミーレンズ 2 3 3 の最大幅、及びブロッキングバー 2 3 4 の最大幅は互いに異なる。

30

【 0 0 6 7 】

マイクロレンズ 2 3 2 の最上部のレベル、ダミーレンズ 2 3 3 の最上部のレベル、及びブロッキングバー 2 3 4 の最上部のレベルは同一である。他の実施形態において、マイクロレンズ 2 3 2 の最上部のレベル、ダミーレンズ 2 3 3 の最上部のレベル、及びブロッキングバー 2 3 4 の最上部のレベルは互いに異なる。

40

【 0 0 6 8 】

センサーチップ 1 0 はレンズ膜 2 3 0 上のコーティング膜 2 4 0 を含む。コーティング膜 2 4 0 は透明である。コーティング膜 2 4 0 はレンズ膜 2 3 0 の上面をコンフォーマルに覆う。

【 0 0 6 9 】

コーティング膜 2 4 0 はマイクロレンズ 2 3 2 上の第 1 部分、ダミーレンズ 2 3 3 上の第 2 部分、及びブロッキングバー 2 3 4 上の第 3 部分を含む。コーティング膜 2 4 0 の第 1 部分の上面、第 2 部分の上面、及び第 3 部分の上面は曲がっている。

【 0 0 7 0 】

コーティング膜 2 4 0 及びレンズ膜 2 3 0 を貫通するリセス R S が定義される。リセス

50

RSによって導電パッド210が露出する。

【0071】

イメージセンサーは回路チップ20を含む。回路チップ20は第2基板300を含む。第2基板300は半導体基板である。一実施形態において、第2基板300はSOI基板である。

【0072】

回路チップ20は第2基板300上の第2配線絶縁膜310を含む。第2配線絶縁膜310は第2基板300の活性領域を覆う。第2配線絶縁膜310は絶縁材料を含む。一実施形態において、第2配線絶縁膜310は複数の絶縁膜を含む多重絶縁膜である。

【0073】

回路チップ20は第2基板300と第2配線絶縁膜310との間の集積回路320を含む。集積回路320はロジック回路及びメモリ回路の中の少なくとも1つを含む。

【0074】

回路チップ20は第2配線絶縁膜310内の第2コンタクトCT2及び第2導電ラインCL2を含む。第2コンタクトCT2の中の少なくともいくつかは集積回路320に連結される。第2導電ラインCL2の中の少なくともいくつかは第2コンタクトCT2に連結される。第2導電ラインCL2の中の少なくとも1つは第1連結構造体190に連結される。第2導電ラインCL2の中の少なくとも1つは第2連結構造体220に連結される。第2コンタクトCT2及び第2導電ラインCL2は導電物質を含む。

【0075】

図3A及び図3Bを参照すると、ダミーレンズ233は、第1ダミーレンズDL1、第2ダミーレンズDL2、第3ダミーレンズDL3、及び第4ダミーレンズDL4を含む。ブロッキングバー234は、第1ブロッキングバーBB1、第2ブロッキングバーBB2、及び第3ブロッキングバーBB3を含む。

【0076】

図示したものと異なり、ブロッキングバー234の数は3つに制限されない。他の実施形態において、ブロッキングバー234の数は2つ以下であってもよく、4つ以上であってもよい。

【0077】

第1ブロッキングバーBB1は第1ダミーレンズDL1及びマイクロレンズ232を囲む。第2ブロッキングバーBB2は、第1ブロッキングバーBB1、第2ダミーレンズDL2、第1ダミーレンズDL1、及びマイクロレンズ232を囲む。第3ブロッキングバーBB3は、第2ブロッキングバーBB2、第3ダミーレンズDL3、第1ブロッキングバーBB1、第2ダミーレンズDL2、第1ダミーレンズDL1、及びマイクロレンズ232を囲む。

【0078】

第1ダミーレンズDL1とマイクロレンズ232との間の距離は第1ブロッキングバーBB1とマイクロレンズ232との間の距離よりも小さい。第2ダミーレンズDL2は第1ブロッキングバーBB1と第2ブロッキングバーBB2との間に配置される。第3ダミーレンズDL3は第2ブロッキングバーBB2と第3ブロッキングバーBBと3の間に配置される。第4ダミーレンズDL4とマイクロレンズ232との間の距離は第3ブロッキングバーBB3とマイクロレンズ232との間の距離よりも大きい。第1ダミーレンズDL1と第4ダミーレンズDL4との間に第1～第3ブロッキングバー(BB1、BB2、BB3)が配置される。

【0079】

一実施形態によるイメージセンサーを含むイメージセンサーパッケージを製造する方法は、イメージセンサーの第1基板100のパッド領域PDR上に接着性物質を塗布し、接着性物質上にダム構造体を形成することを含む。例えば、接着性物質はエポキシを含む。

【0080】

オプティカルブラック領域OBR上にブロッキングバー234が提供されることによっ

10

20

30

40

50

て、パッド領域 P D R 上に塗布される接着性物質がピクセルアレイ領域 A P S に浸透することが防止され、イメージセンサーの感度が低下することを防止することができる。

【 0 0 8 1 】

一実施形態によるイメージセンサーはブロッキングバー 2 3 4 内に圧縮応力が生成され、ブロッキングバー 2 3 4 の圧縮応力によってオプティカルブラック領域 O B R 上で発生したコーティング膜 2 4 0 のクラックがピクセルアレイ領域 A P S 上に伝播することを防止することができる。

【 0 0 8 2 】

図 4 A は、一実施形態によるイメージセンサーの第 2 例の平面図である。図 4 B は、図 4 A の D - D ' 線に沿う断面図である。

【 0 0 8 3 】

図 4 A 及び図 4 B を参照すると、イメージセンサーはセンサーチップ 1 0 a 及び回路チップ 2 0 a を含む。センサーチップ 1 0 a はレンズ膜 2 3 0 a を含む。

【 0 0 8 4 】

レンズ膜 2 3 0 a はベース部 2 3 1 a を含む。レンズ膜 2 3 0 a は、ベース部 2 3 1 a 上の第 1 ダミーレンズ D L 1 a、第 2 ダミーレンズ D L 2 a、第 1 ブロッキングバー B B 1 a、第 2 ブロッキングバー B B 2 a、及び第 3 ブロッキングバー B B 3 a を含む。

【 0 0 8 5 】

第 1 ダミーレンズ D L 1 a は第 1 ~ 第 3 ブロッキングバー (B B 1 a、B B 2 a、B B 3 a) によって囲まれる。第 2 ダミーレンズ D L 2 a は第 3 ブロッキングバー B B 3 a よりもパッド領域 P D R に近く配置される。第 1 ブロッキングバー B B 1 a と第 2 ブロッキングバー B B 2 a との間にはダミーレンズが配置されない。第 2 ブロッキングバー B B 2 a と第 3 ブロッキングバー B B 3 a との間にはダミーレンズが配置されない。

【 0 0 8 6 】

ベース部 2 3 1 a は、第 1 ブロッキングバー B B 1 a と第 2 ブロッキングバー B B 2 a との間の第 1 フラット上面 F S 1 a、及び第 2 ブロッキングバー B B 2 a と第 3 ブロッキングバー B B 3 a との間の第 2 フラット上面 F S 2 a を含む。

【 0 0 8 7 】

第 1 フラット上面 F S 1 a は第 1 ブロッキングバー B B 1 a と第 2 ブロッキングバー B B 2 a とを連結する。第 1 フラット上面 F S 1 a は平らである。第 1 フラット上面 F S 1 a は第 1 方向 D 1 に延長される 2 つの部分及び第 2 方向 D 2 に延長される 2 つの部分を含む。平面視において、第 1 フラット上面 F S 1 a はリングの形状を有する。第 1 フラット上面 F S 1 a の幅は第 1 ブロッキングバー B B 1 a の幅及び第 2 ブロッキングバー B B 2 a の幅よりも大きい。一例として、第 1 フラット上面 F S 1 a の第 2 方向 D 2 に延長される部分の第 1 方向 D 1 への幅は第 1 ブロッキングバー B B 1 a の第 2 方向 D 2 に延長される部分の第 1 方向 D 1 への幅及び第 2 ブロッキングバー B B 2 a の第 2 方向 D 2 に延長される部分の第 1 方向 D 1 への幅よりも大きい。

【 0 0 8 8 】

第 2 フラット上面 F S 2 a は第 2 ブロッキングバー B B 2 a と第 3 ブロッキングバー B B 3 a とを連結する。第 2 フラット上面 F S 2 a は平らである。第 2 フラット上面 F S 2 a は第 1 方向 D 1 に延長される 2 つの部分及び第 2 方向 D 2 に延長される 2 つの部分を含む。平面視において、第 2 フラット上面 F S 2 a はリングの形状を有する。第 2 フラット上面 F S 2 a の幅は第 2 ブロッキングバー B B 2 a の幅及び第 3 ブロッキングバー B B 3 a の幅よりも大きい。一例として、第 2 フラット上面 F S 2 a の第 2 方向 D 2 に延長される部分の第 1 方向 D 1 への幅は第 2 ブロッキングバー B B 2 a の第 2 方向 D 2 に延長される部分の第 1 方向 D 1 への幅及び第 3 ブロッキングバー B B 3 a の第 2 方向 D 2 に延長される部分の第 1 方向 D 1 への幅よりも大きい。

【 0 0 8 9 】

図 5 は、一実施形態によるイメージセンサーの第 3 例の平面図である。

【 0 0 9 0 】

10

20

30

40

50

図5を参照すると、イメージセンサーは、第1ダミーレンズDL1b、第2ダミーレンズDL2b、第3ダミーレンズDL3b、第4ダミーレンズDL4b、第1ブロッキングバーBB1b、第2ブロッキングバーBB2b、及び第3ブロッキングバーBB3bを含む。

【0091】

第1ブロッキングバーBB1bは互いに離隔される。第1ブロッキングバーBB1bは第1方向D1に延長される第1ブロッキングバーBB1b及び第2方向D2に延長される第1ブロッキングバーBB1bを含む。第1方向D1に延長される第1ブロッキングバーBB1bは第1方向D1に配列される。第2方向D2に延長される第1ブロッキングバーBB1bは第2方向D2に配列される。

10

【0092】

第2ブロッキングバーBB2bは互いに離隔される。第2ブロッキングバーBB2bは第1方向D1に延長される第2ブロッキングバーBB2b及び第2方向D2に延長される第2ブロッキングバーBB2bを含む。第1方向D1に延長される第2ブロッキングバーBB2bは第1方向D1に配列される。第2方向D2に延長される第2ブロッキングバーBB2bは第2方向D2に配列される。

【0093】

第3ブロッキングバーBB3bは互いに離隔される。第3ブロッキングバーBB3bは第1方向D1に延長される第3ブロッキングバーBB3b及び第2方向D2に延長される第3ブロッキングバーBB3bを含む。第1方向D1に延長される第3ブロッキングバーBB3bは第1方向D1に配列される。第2方向D2に延長される第3ブロッキングバーBB3bは第2方向D2に配列される。

20

【0094】

互いに隣接する第1ブロッキングバーBB1bの間に第1ギャップGA1bが定義される。互いに隣接する第2ブロッキングバーBB2bの間に第2ギャップGA2bが定義される。互いに隣接する第3ブロッキングバーBB3bの間に第3ギャップGA3bが定義される。第1～第3ギャップ(GA1b、GA2b、GA3b)を通じてベース部231bの上面の一部が露出する。

【0095】

ギャップ(GA1b、GA2b、GA3b)の幅はブロッキングバー(BB1b、BB2b、BB3b)の幅と同一である。一例として、第2方向D2に延長される第1ブロッキングバーBB1bの間に提供される第1ギャップGA1bの第1方向D1への幅は第2方向D2に延長される第1ブロッキングバーBB1bの第1方向D1への幅と同一である。

30

【0096】

ギャップ(GA1b、GA2b、GA3b)の長さよりもブロッキングバー(BB1b、BB2b、BB3b)の長さが大きい。一例として、第2方向D2に延長される第1ブロッキングバーBB1bの間に提供される第1ギャップGA1bの第2方向D2への長さよりも第2方向D2に延長される第1ブロッキングバーBB1bの第2方向D2への長さが大きい。

40

【0097】

図6は、一実施形態によるイメージセンサーの第4例の平面図である。

【0098】

図6を参照すると、イメージセンサーは、第1ブロッキングバーBB1c、第2ブロッキングバーBB2c、第3ブロッキングバーBB3c、第1ブロッキングバーBB1cによって囲まれる第1ダミーレンズDL1c、第3ブロッキングバーBB3cを囲む第2ダミーレンズDL2cを含む。

【0099】

第1ブロッキングバーBB1cの間に第1ギャップGA1cが定義され、第2ブロッキングバーBB2cの間に第2ギャップGA2cが定義され、第3ブロッキングバーBB3

50

c の間に第 3 ギャップ G A 3 c が定義される。

【 0 1 0 0 】

ベース部 2 3 1 c は第 1 ブロッキングバー B B 1 c と第 2 ブロッキングバー B B 2 c との間の第 1 フラット上面 F S 1 c 及び第 2 ブロッキングバー B B 2 c と第 3 ブロッキングバー B B 3 c との間の第 2 フラット上面 F S 2 c を含む。第 1 フラット上面 F S 1 c は第 1 及び第 2 ギャップ (G A 1 c 、 G A 2 c) に連結される。第 2 フラット上面 F S 2 c は第 2 及び第 3 ギャップ (G A 2 c 、 G A 3 c) に連結される。

【 0 1 0 1 】

図 7 は、一実施形態によるイメージセンサーパッケージの断面図である。

【 0 1 0 2 】

図 7 を参照すると、イメージセンサーパッケージはパッケージ基板 4 1 0 を含む。パッケージ基板 4 1 0 は、例えば印刷回路基板 (P r i n t e d C i r c u i t B o a r d : P C B) である。

【 0 1 0 3 】

パッケージ基板 4 1 0 は上部パッド 4 3 0 を含む。上部パッド 4 3 0 は導電物質を含む。パッケージ基板 4 1 0 下に外部連結端子 4 2 0 が提供される。外部連結端子 4 2 0 を通じてイメージセンサーパッケージが外部装置に電氣的に連結される。外部連結端子 4 2 0 は導電物質を含む。

【 0 1 0 4 】

パッケージ基板 4 1 0 上に接着膜 4 4 0 が提供される。接着膜 4 4 0 は、例えば高分子物質を含む。

【 0 1 0 5 】

接着膜 4 4 0 上にイメージセンサー 4 5 0 が提供される。イメージセンサー 4 5 0 は、ピクセルアレイ領域 (A P S) 4 5 1 、オプティカルブラック領域 (O B R) 4 5 2 、及びパッド領域 (P D R) 4 5 3 を含む。イメージセンサー 4 5 0 はパッド領域 4 5 3 内の導電パッド 4 5 4 を含む。導電パッド 4 5 4 は、例えばワイヤを通じて上部パッド 4 3 0 に電氣的に連結される。

【 0 1 0 6 】

一実施形態において、イメージセンサー 4 5 0 はセンサーチップ及び回路チップを含み、導電パッド 4 5 4 はイメージセンサー 4 5 0 のセンサーチップと回路チップとの間に提供されて回路チップに直接連結される。

【 0 1 0 7 】

イメージセンサー 4 5 0 のピクセルアレイ領域 4 5 1 にマイクロレンズが提供される。イメージセンサー 4 5 0 のオプティカルブラック領域 4 5 2 にダミーレンズ及びブロッキングバーが提供される。

【 0 1 0 8 】

イメージセンサー 4 5 0 のパッド領域 4 5 3 及びオプティカルブラック領域 4 5 2 の一部上にダム構造体 4 8 0 が提供される。一実施形態において、イメージセンサー 4 5 0 はパッド領域 4 5 3 上のみ提供される。ダム構造体 4 8 0 は接着性物質を利用してイメージセンサー 4 5 0 に付着される。ダム構造体 4 8 0 によってイメージセンサー 4 5 0 のピクセルアレイ領域 4 5 1 が露出する。ダム構造体 4 8 0 は、例えば高分子物質又は金属の中の少なくとも 1 つを含む。平面視において、ダム構造体 4 8 0 はリングの形状を有する。

【 0 1 0 9 】

ダム構造体 4 8 0 上に透明基板 4 9 0 が提供される。透明基板 4 9 0 は高い光透過率を有する物質を含む。例えば、透明基板 4 9 0 はガラスを含む。

【 0 1 1 0 】

透明基板 4 9 0 、ダム構造体 4 8 0 、及びイメージセンサー 4 5 0 を囲むモールドイング膜 4 7 0 が提供される。モールドイング膜 4 7 0 は、例えば高分子物質を含む。

【 0 1 1 1 】

10

20

30

40

50

一実施形態によるイメージセンサーパッケージは、イメージセンサー450がブロッキングバーを含むことによって、ダム構造体480をイメージセンサー450に付着するための接着性物質がピクセルアレイ領域451に浸透することが防止され、イメージセンサー450の感度が低下することを防止することができる。

【0112】

図8A及び図8Bは、一実施形態によるイメージセンサーの他の例の断面図である。

【0113】

図8A及び図8Bを参照すると、イメージセンサーは、サブチップ20d、回路チップ30d、及びセンサーチップ10dを含む。回路チップ30d上にサブチップ20dが提供され、サブチップ20d上にセンサーチップ10dが提供される。センサーチップ10dは、マイクロレンズ231d、ダミーレンズ232d、及びブロッキングバー233dを含む。

10

【0114】

センサーチップ10dは第1基板100d及び第1配線絶縁膜130dを含む。サブチップ20dは第2基板300d及び第2配線絶縁膜310dを含む。回路チップ30dは第3基板500d及び第3配線絶縁膜510dを含む。第1配線絶縁膜130d及び第2配線絶縁膜310dは互いに接する。第2基板300d及び第3配線絶縁膜510dは互いに接する。

【0115】

センサーチップ10dはサブチップ20dに接する第1ボンディングパッドBP1を含む。サブチップ20dは第1ボンディングパッドBP1に接する第2ボンディングパッドBP2を含む。センサーチップ10dとサブチップ20dとは第1及び第2ボンディングパッド(BP1、BP2)を通じて電氣的に連結される。第1及び第2ボンディングパッド(BP1、BP2)は、例えば銅を含む。

20

【0116】

サブチップ20dは、電子素子320d、電子素子320dに連結される第1コンタクト330d、及び第1導電ライン340dを含む。第1コンタクト330dは第1導電ライン340d又は第2ボンディングパッドBP2に連結される。電子素子320dは、選択トランジスタ、リセットゲート、又はソースフォロワーゲートの中の少なくとも1つを含む。第1コンタクト330d及び第1導電ライン340dは第2配線絶縁膜310d内に提供される。

30

【0117】

回路チップ30dは、集積回路520d、集積回路520dに連結される第2コンタクト530d、及び第2コンタクト530dに連結される第2導電ライン540dを含む。第2コンタクト530d及び第2導電ライン540dは第3配線絶縁膜510d内に提供される。

【0118】

貫通ビアTVが提供される。貫通ビアTVはサブチップ20dの第2基板300dを貫通する。貫通ビアTVは第1導電ライン340d及び第2導電ライン540dに連結される。サブチップ20dと回路チップ30dとは貫通ビアTVによって電氣的に連結される。貫通ビアTVは導電物質を含む。

40

【0119】

図9は、一実施形態によるイメージセンサーの更に他の例の断面図である。

【0120】

図9を参照すると、イメージセンサーはセンサーチップ10e及び回路チップ20eを含む。センサーチップ10eは、ベース部231e、ダミーレンズ232e、及びブロッキングバー233eを含む。

【0121】

イメージセンサーは回路チップ20eに直接連結される導電パッド210eを含む。導電パッド210eはリセスRSe内に提供される。リセスRSeは、センサーチップ10

50

eのレンズ膜230e、反射防止膜150e、固定電荷膜140e、第1基板100e、及び第1配線絶縁膜130eを貫通して回路チップ20eの第2配線絶縁膜310e内の導電構造体CSeを露出する。導電パッド210eは回路チップ20eの第2配線絶縁膜310e内の導電構造体CSeに直接連結される。導電パッド210eは導電物質を含む。

【0122】

導電構造体CSeは導電物質を含む。導電構造体CSeは、導電ライン、導電コンタクト、又は導電パッドである。

【0123】

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術思想から逸脱しない範囲内で多様に変更実施することが可能である。

【符号の説明】

【0124】

10、10a、10d、10e	センサーチップ	
20、20a、20e、30d	回路チップ	
20d	サブチップ	
100、100d、100e	第1基板	
110	ピクセル分離パターン	
111	分離導電膜	20
112	分離絶縁膜	
120	素子分離パターン	
130、130d、130e、310	第1配線絶縁膜	
140、140e	固定電荷膜	
150、150e	反射防止膜	
160	フェンスパターン	
170	遮光膜	
180	連結コンタクト	
181、182	第1、第2コンタクトパターン	
190、220	第1、第2連結構造体	30
191、221	第1、第2導電パターン	
192、222	第1、第2絶縁パターン	
193、223	第1、第2キャッピングパターン	
210、210e	導電パッド	
211、212	第1、第2パッドパターン	
230、230a、230e	レンズ膜	
231、231a、231b、231c、231d、231e	ベース部	
232	マイクロレンズ	
232d、232e	ダミーレンズ	
233d、233e、234	ブロッキングバー	40
232t	マイクロレンズの上面	
233	ダミーレンズ	
233t	ダミーレンズの上面	
234	ブロッキングバー	
234t	ブロッキングバーの上面	
240	コーティング膜	
300、300d、320d	第2基板	
310、310d、310e	第2配線絶縁膜	
320、520d	集積回路	
320d	電子素子	50


3 3 0 d、5 3 0 d	第 1、第 2 コンタクト	
3 4 0 d、5 4 0 d	第 1、第 2 導電ライン	
4 1 0	パッケージ基板	
4 2 0	外部連結端子	
4 3 0	上部パッド	
4 4 0	接着膜	
4 5 0	イメージセンサー	
4 5 1	ピクセルアレイ領域 (A P S)	
4 5 2	オプティカルブラック領域 (O B R)	
4 5 3	パッド領域 (P D R)	10
4 5 4	導電パッド	
4 7 0	モールドディング膜	
4 8 0	ダム構造体	
4 9 0	透明基板	
5 0 0 d	第 3 基板	
5 1 0 d	第 3 配線絶縁膜	
1 0 0 1	アクティブピクセルセンサーアレイ	
1 0 0 2	行デコーダー	
1 0 0 3	行ドライバー	
1 0 0 4	列デコーダー	20
1 0 0 5	タイミング発生器	
1 0 0 6	相関二重サンプラー (C D S)	
1 0 0 7	アナログデジタルコンバータ (A D C)	
1 0 0 8	入出力バッファ	
A P S	ピクセルアレイ領域	
B B 1、B B 1 a、B B 1 b、B B 1 c	第 1 ブロッキングバー	
B B 2、B B 2 a、B B 2 b、B B 2 c	第 2 ブロッキングバー	
B B 3、B B 3 a、B B 3 b、B B 3 c	第 3 ブロッキングバー	
B P 1、B P 2	第 1、第 2 ボンディングパッド	
C F	カラーフィルター	30
C S e	導電構造体	
C L 1、C L 2	第 1、第 2 導電ライン	
C T 1、C T 2	第 1、第 2 コンタクト	
D L 1、D L 1 a、D L 1 b、D L 1 c	第 1 ダミーレンズ	
D L 2、D L 2 a、D L 2 b、D L 2 c	第 2 ダミーレンズ	
D L 3、D L 3 b	第 3 ダミーレンズ	
D L 4、D L 4 b	第 4 ダミーレンズ	
D M R	ダミー領域	
D X	ソースフォロワートランジスタ	
F D	フローティング拡散領域	40
F I	ブラックバルクフィルタリング膜	
F S 1 a、F S 1 c	第 1 フラット上面	
F S 2 a、F S 2 c	第 2 フラット上面	
G A 1 b、G A 1 c	第 1 ギャップ	
G A 2 b、G A 2 c	第 2 ギャップ	
G A 3 b、G A 3 c	第 3 ギャップ	
G I	ゲート絶縁膜	
O B R	オプティカルブラック領域	
P D	光電変換領域	
P D R	パッド領域	50

- P X ピクセル領域
- R S、R S e リセス
- R X リセットトランジスタ
- S E L 選択ゲート電極
- S F ソースフォロワーゲート電極
- S X 選択トランジスタ
- T G 伝送ゲート
- T V 貫通ビア
- T X 伝送トランジスタ
- U P 単位画素


10

【図面】

【図 1】



【図 2】




20

30


40

50

【 3 A 】




【 3 B 】




10

20

【 3 C 】



【 3 D 】




30


40

50

【 3 E 】




【 4 A 】




10

20

【 4 B 】



【 5 】




30


40

50

【 図 6 】




【 図 7 】




10

20

【 図 8 A 】



【 図 8 B 】




30

40

50

【 図 9 】



10

20

30

40

50

フロントページの続き

(72)発明者 金 成 寛
大韓民国 京畿道 水原市 靈通区 三星路 1 2 9

(72)発明者 李 準 澤
大韓民国 京畿道 水原市 靈通区 三星路 1 2 9

(72)発明者 金 杜 鎮
大韓民国 京畿道 水原市 靈通区 三星路 1 2 9

(72)発明者 鄭 ミン 旭
大韓民国 京畿道 水原市 靈通区 三星路 1 2 9

F ターム (参考) 4M118 AA01 AB01 BA14 CA04 CA07 CA09 CA22 CA34 CB13 DD04
FA06 FA28 FA38 GA02 GB03 GB09 GB11 GB17 GC08 GC14 GD04
GD07 HA02 HA25 HA30