



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2017년11월07일
(11) 등록번호 10-1795093
(24) 등록일자 2017년11월01일

- (51) 국제특허분류(Int. Cl.) *G06F 12/02* (2006.01) *G06F 12/16* (2006.01)
(21) 출원번호 10-2012-7027049
(22) 출원일자(국제) 2011년03월16일
 심사청구일자 2016년03월15일
(85) 번역문제출일자 2012년10월17일
(65) 공개번호 10-2013-0055583
(43) 공개일자 2013년05월28일
(86) 국제출원번호 PCT/US2011/028637
(87) 국제공개번호 WO 2011/116071
 국제공개일자 2011년09월22일
(30) 우선권주장
 12/726,200 2010년03월17일 미국(US)
(56) 선행기술조사문현
 US20080282128 A1
 US20080147964 A1

- (73) 특허권자
 샌디스크 테크놀로지스 엘엘씨
 미국 텍사스 75024 플라노 달лас 파크웨이 6900
 투 리가시 타운 센터
(72) 발명자
 올브리히 아론 케이.
 미국 캘리포니아 95037 모간 힐 애서턴 서클
 14525
 프린스 더글라스 에이.
 미국 캘리포니아 92653 라구나 힐즈 히든 트레일
 로드 27096
(74) 대리인
 양영준, 백만기

전체 청구항 수 : 총 16 항


심사관 : 임정묵

(54) 발명의 명칭 MLC 셀프-RAID 플래시 메모리 데이터 보호 스킴

(57) 요약

MLC 다중 레벨 셀 플래시 메모리 디바이스 내의 페이지 기반의 저장 데이터를 보호하는 2차원 셀프-RAID 방법이 개시된다. 본 보호 스킴은 각각의 데이터 페이지에 걸쳐 하나의 패리티 섹터를 준비하는 단계, 칼럼 패리티로서 하나의 패리티 페이지를 준비하는 단계, 패리티 그룹을 형성하기 위해 특정한 수의 페이지를 선택하는 단계, 패리티 그룹의 페이지 내에 저장된 데이터에 대한 그룹 패리티 값을 패리티 페이지에 기록하는 단계를 포함한다. 패리티 섹터는 제1 차원에서 RAID 기술을 적용하는 것을 나타낸다. 그룹 패리티는 제2 차원에서 RAID 기술을 적용하는 것을 나타낸다. 변질된 데이터 섹터가 쉽게 2차원 RAID 데이터에 의해 복구될 수 있으므로 데이터 보호가 달성된다.

대 표 도 - 도14



명세서

청구범위

청구항 1

복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법으로서, 각각의 페이지는 복수의 섹터들을 포함하고, 상기 방법은:

상기 블록 내의 상기 복수의 페이지들의 각각의 페이지에서 패리티 섹터를 선택하는 단계;

상기 블록의 페이지들을 2 이상의 그룹들로 할당하고, 각각의 그룹 내의 하나의 페이지를 상기 그룹의 패리티 페이지로서 선택하는 단계;

각각의 페이지에 대하여, 상기 페이지의 섹터들 내에 저장된 데이터에 대한 섹터 패리티 값을 계산하고, 상기 섹터 패리티 값을 상기 페이지의 패리티 섹터에 저장하는 단계; 및

상기 블록 내의 페이지들 중 각각의 그룹의 페이지들 내에 저장된 데이터의 그룹 패리티 값을 계산하고, 상기 그룹 패리티 값을 상기 각각의 그룹의 패리티 페이지에 저장하는 단계를 포함하는,

복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 2

제1항에 있어서,

상기 블록 내의 페이지들의 각각의 그룹에 대해, 상기 그룹 패리티 값을 계산하는 단계를 반복하는 단계를 더 포함하는, 복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 3

제2항에 있어서,

각각의 페이지의 상기 섹터들은 각각 섹터 번호를 할당받고, 상기 방법은:

상기 블록에 대한 칼럼 패리티 페이지(column parity page)를 선택하고, 각각의 섹터 번호에 대하여, 상기 블록의 페이지들 내의 상기 섹터 번호의 모든 섹터들에 대하여 칼럼 패리티를 계산하는 단계를 더 포함하는, 복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 4

제1항에 있어서,

각각의 다중 레벨 셀은 상기 블록의 적어도 2 페이지들에 의해 공유되는, 복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 5

제1항에 있어서,

각각의 그룹은 8 페이지들로 이루어지는, 복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 6

제4항에 있어서,

각각의 다중 레벨 셀을 공유하는 상기 페이지들은 상이한 그룹들로 할당되는, 복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 7

제6항에 있어서,

상기 그룹들은 각각 그룹 번호를 할당받고, 상기 각각의 다중 레벨 셀을 공유하는 페이지들은 연속적인 그룹 번호들을 할당받는, 복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 8

제7항에 있어서,

상기 그룹들 중 하나 이상은 상기 블록의 그룹들의 나머지 각각에 할당된 페이지 수의 절반을 할당받는, 복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리를 관리하는 방법.

청구항 9

삭제

청구항 10

삭제

청구항 11

삭제

청구항 12

삭제

청구항 13

삭제

청구항 14

삭제

청구항 15

삭제

청구항 16

삭제

청구항 17

삭제

청구항 18

복수의 페이지들을 갖는 블록을 포함하도록 논리적으로 조직된 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스로서 - 각각의 페이지는 복수의 섹터들을 포함함 -,

상기 블록 내의 상기 복수의 페이지들의 각각의 페이지에서 패리티 섹터를 선택하기 위한 수단;

상기 블록의 페이지들을 2 이상의 그룹들로 할당하고, 각각의 그룹 내의 하나의 페이지를 상기 그룹의 패리티 페이지로서 선택하기 위한 수단;

각각의 페이지에 대하여, 상기 페이지의 섹터들 내에 저장된 데이터에 대한 섹터 패리티 값을 계산하고, 상기 섹터 패리티 값을 상기 페이지의 패리티 섹터에 저장하기 위한 수단; 및

상기 블록 내의 페이지들 중 각각의 그룹의 페이지들 내에 저장된 데이터의 그룹 패리티 값을 계산하고, 상기 그룹 패리티 값을 상기 각각의 그룹의 패리티 페이지에 저장하는 수단을 포함하는,
다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 19

제18항에 있어서,

상기 블록 내의 페이지들의 각각의 그룹에 대해, 상기 그룹 패리티 값을 계산하는 것을 반복하기 위한 수단을 더 포함하는, 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 20

제19항에 있어서,

각각의 페이지의 상기 섹터들은 각각 섹터 번호를 할당받고,

상기 블록에 대한 칼럼 패리티 페이지(column parity page)를 선택하고, 각각의 섹터 번호에 대하여, 상기 블록의 페이지들 내의 상기 섹터 번호의 모든 섹터들에 대하여 칼럼 패리티를 계산하기 위한 수단을 더 포함하는, 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 21

제18항에 있어서,

각각의 다중 레벨 셀은 상기 블록의 적어도 2 페이지들에 의해 공유되는, 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 22

제18항에 있어서,

각각의 그룹은 8 페이지들로 이루어지는, 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 23

제21항에 있어서,

각각의 다중 레벨 셀을 공유하는 상기 페이지들은 상이한 그룹들로 할당되는, 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 24

제23항에 있어서,

상기 그룹들은 각각 그룹 번호를 할당받고, 상기 각각의 다중 레벨 셀을 공유하는 페이지들은 연속적인 그룹 번호들을 할당받는, 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 25

제24항에 있어서,

상기 그룹들 중 하나 이상은 상기 블록의 그룹들의 나머지 각각에 할당된 페이지 수의 절반을 할당받는, 다중 레벨 셀 플래시 메모리 데이터 스토리지 디바이스.

청구항 26

삭제

청구항 27

삭제

청구항 28

삭제

청구항 29

삭제

청구항 30

삭제

청구항 31

삭제

청구항 32

삭제

청구항 33

삭제

청구항 34

삭제

발명의 설명

기술 분야

[0001]

본 명세서에 서술된 발명은 반도체 플래시 메모리에서의 데이터 저장 관리에 관한 것이고, 더욱 상세하게는 정전(power interruption)시 다중 레벨 셀(MLC) 내의 데이터 파괴를 방지하는 데이터 저장 보호 방법에 관한 것이다.

배경 기술

[0002]

현재 기업 레벨의 대용량 저장장치는 3.5" 폼 팩터, 15,000prm의 스팬들 모터, 73GB 내지 450GB의 저장 용량에 의해 전형적으로 특징지어지는 하드 드라이브를 의존한다. 기계적 설계는 하나의 액츄에이터 및 8면을 가로질러 이동하는 8개의 판독/기록 헤드를 가진 전통적인 하드 드라이브를 따른다. 헤드/매체 기술의 제약은 한번에 하나의 액티브 헤드만 사용하는 것으로 판독/기록 용량을 제한한다. 드라이브로 전송되는 모든 데이터 요청은 액츄에이터는 판독/기록 헤드를 요청된 위치로 이동시키고, 매체는 판독/기록 헤드 아래에 데이터를 놓기 위해 회전하기 때문에, 오페레이션 사이에 긴 지연과 함께, 직렬식으로 취급된다.

[0003]

솔리드 스테이트 메모리 디바이스는 기업 대용량 저장 환경에서 매력적이다. 그러한 환경에서, 플래시 메모리는 그것이 하드 드라이브와 연관된 기계적 지연을 가지지 않아서, 더 높은 성능과, 적당히 낮은 비용, 및 더 우수한 파워 및 공간의 활용을 가능하게 하기 때문에, 다양한 솔리드 스테이트 메모리 디바이스 중에서 우수한 후보이다.

[0004]

플래시 메모리는 비휘발성 메모리, 즉, EEPROM(전기적 소거가능한 프로그래밍가능한 판독 전용 메모리)의 형태이다. 플래시 메모리 어레이 내의 메모리 셀은 일반적으로 기판에 형성된 컨트롤 게이트 및 드레인, 및 소스 확산 영역을 가진 트랜지스터를 포함한다. 트랜지스터는 컨트롤 게이트 아래에 플로팅 게이트를 가지므로 전자 저장 디바이스를 형성한다. 채널 영역이 플로팅 게이트 아래에 놓이고, 채널과 플로팅 게이트 사이에 절연층(예컨대, 터널 산화층)에 의해 분리된다. 플로팅 게이트 안팎으로의 전자 운반체의 이동에 대한 절연층에 의해 부여된 에너지 장벽은 절연층을 가로질러 충분히 높은 전기장을 적용함으로써 극복될 수 있다. 플로팅 게이트에 저장된 전하는 셀의 임계 전압(V_t)을 결정하고, 이는 그 셀의 저장된 데이터를 나타낸다. 플로팅 게이트에 저장된 전하는 그 셀이 더 높은 V_t 를 가지게 만든다. 셀의 V_t 를 더 높은 또는 더 낮은 값으로 변경하기 위해, 플로팅 게이트에 저장된 전하는 컨트롤 게이트, 드레인, 및 소스 확산 영역, 및 채널 영역에 적절한 전압을 인

가함으로써 증가되거나 감소된다. 적절한 전압은 전하가 하나 이상의 이러한 영역들 사이에서 그리고 절연층을 통해 플로팅 게이트로 이동하게 한다.

[0005] 단일 레벨 셀(SLC) 플래시 메모리 디바이스는 하나의 임계 전압 V_t 를 가지고, 셀당 하나의 비트의 데이터를 저장할 수 있다. 다중 레벨 셀(MLC) 플래시 메모리 디바이스 내의 메모리 셀은 복수의 임계 전압을 가지고, 플로팅 게이트에 저장된 전하의 양에 따라, 하나 이상의 비트의 데이터를 나타낼 수 있다. MLC 플래시 메모리 디바이스가 셀당 복수의 데이터 비트의 저장이 가능하기 때문에, (512 Mb 이상과 같은) 고밀도 대용량 저장 애플리케이션이 쉽게 달성될 수 있다. 전형적인 4-레벨 2-비트 MLC 플래시 메모리 디바이스에서, 셀 임계 전압 V_t 은 데이터 "00", "01", "10", and "11"을 나타내기 위해 임의의 4개의 레벨로 설정될 수 있다. 메모리 셀을 주어진 레벨로 프로그래밍하기 위해, 셀은 여러번 프로그래밍될 수 있다. 각각 기록 이전에, 플래시 메모리 어레이에는 어레이 내의 모든 셀을 디폴트 상태로 리셋하기 위해 삭제된다. 결과적으로, 동일한 셀 및 그 전기적 상태를 공유하는 복수의 데이터 비트는(그러므로, 그들의 임계 전압 V_t) 예상치 못한 정전이 예상하지 못하는 결과를 일으킬 수 있다는 점과 상호의존적이다. 메모리 셀의 전기적 상태의 변화는 또한 실제 시스템 내의 임계 전압의 범위 내의 변화를 일으킨다. 아래의 표 1은 2-비트 MLC 내의 전기적 상태 및 임계 전압 범위를 도시한다.

표 1

2-비트 MLC 메모리 셀 내의 임계 전압 및 비트 값

V_t	비트 1	비트 2
-4.25V 내지 -1.75V	1	1
-1.75V 내지 0.75V	1	0
-0.75V 내지 3.25V	0	1
3.25V 내지 5.75V	0	0

[0007] SLC를 능가하는 MLC의 장점에도 불구하고, MLC 플래시 메모리 디바이스는 기술적 제약, 특히 가장 심각한 문제점 중 하나인 데이터 변질(corruption)로 인해 전통적으로 사용되지는 못하였다.

[0008] 모든 플래시 메모리는 유한한 횟수의 삭제-기록 사이클을 가진다. MLC 플래시 메모리 디바이스는 SLC 플래시 메모리 디바이스보다 데이터 변질에 대하여 더 취약하다. 각각의 플래시 메모리 페이지에 대하여 특정된 삭제 사이클 한계는 SLC 플래시 메모리 디바이스에 대하여 전형적으로 100,000 사이클 정도이고, MLC 디바이스에 대하여 전형적으로 10,000 사이클 정도이다. MLC 플래시 메모리 디바이스에서 더 낮은 사이클 한계는 예상치 못한 데이터 스트림과 함께 동작하는 데이터 센터에 특별한 문제점을 부여한다. 예상치 못한 데이터 스트림은 "핫 스폿"을 일으킬 수 있는데, 이는 다수의 삭제 사이클을 겪은 어떠한 많이 사용된 메모리 영역을 야기한다.

[0009] 또한, 정상 동작하는 다양한 요인들도 한 플래시 메모리 무결성에 영향을 줄 수 있는데, 이는 판독 교란(disturb) 또는 프로그램 교란을 포함한다. 이러한 교란은 교란된 셀과 인접한 메모리 셀의 판독 또는 기록의 결과로서, 메모리 셀 내의 데이터 비트의 예상치 못한 손실을 야기한다. 예상치 못한 정전으로 인한 MLC 플래시 메모리 디바이스 내의 갑작스러운 데이터 손실은 빈번한 데이터 복구를 필요로 한다. 수개의 데이터 레벨이 달성하기 위해 하나 이상의 기록 오퍼레이션을 필요로 하기 때문에, 그리고 하나 이상의 데이터 비트가 동일한 메모리 셀을 공유하기 때문에 기록 데이터 오퍼레이션 중 과워 변화 또는 프로그램 오류는 잘못된 상태의 데이터를 남겨두게 된다. 전력이 복구된 때, 메모리 셀은 불규칙한 상태일 수 있다. 그러므로, 정전은 MLC 플래시 메모리 디바이스에 저장된 데이터의 무결성에 대한 주된 위협요소이다.

[0010] 플래시 매체는 전형적으로 "페이지"라 불리는 단위로 기록되고, 각각의 페이지는 전형적으로 2000 바이트 내지 8000 바이트를 포함한다. 플래시 매체는 전형적으로 "블록"이라 불리는 단위로 삭제된다. 각각의 블록은 전형적으로 16 내지 64 페이지를 포함한다. MLC 플래시 메모리 디바이스 내의 페이지는 짹지어진 페이지로 연결된다. 짹지어진 페이지의 개수는 2비트 MLC에 대하여 2이고, 더 큰 비트의 MLC에 대하여 3 내지 4 또는 그 이상일 수 있다. 짹지어진 페이지는 공유된 MLC 플래시 메모리 셀 내에 상주할 수 있다. MLC가 플래시 매체의 내용을 변경하는 오퍼레이션 중간에(예컨대, 한 페이지의 데이터를 기록하는 중간에, 또는 한 블록의 데이터를 삭제하는 중간에) 있을 때 정전이 발생한다면, 그 디바이스에 다시 전력이 공급된 후, 중단된 페이지 또는 블록의 전기적 상태는 예상할 수 없다. 전기적 상태는 심지어, 몇몇 영향을 받은 비트들이 전력공급이 중단된 시간에 이미 오퍼레이션에 의해 그들에게 할당된 상태일 수 있기 때문에, 랜덤일 수 있다. 그러나, 다른 비트들은 뒤쳐져 있고 아직 그들의 목표값에 도달하지 못하였을 수 있다. 또한, 몇몇 비트들은 중간 상태로 캐치되어 신뢰

할 수 없는 모드일 수 있어, 이러한 비트를 판독하는 것이 다른 판독 오퍼레이션 하에서 다른 결과를 반환한다. 그러므로, 어떠한 페이지를 프로그래밍하는 동안 전력공급을 차단하는 것은 짹지어진 페이지를 변질시킬 수 있다.

[0011] 종래기술에서, 에러 보정 코드(ECC) 및 RAID(Redundant Array of Inexpensive Disk) 기술이 데이터 변질을 완화시키기 위해 사용되어 왔다. 하나의 예로서, 상이한 페이지 어드레스에 패리티 페이지를 기록함으로써 데이터 변질이 방지된다. 이러한 기술은 추가적인 메모리 또는 전력복구 후 복잡한 에러 검색 및 데이터 재건(rebuilding) 과정 중 하나를 필요로 한다. 이러한 요구사항 또는 솔루션은 그러한 프로세스를 구현하는데 비용이 많이 들고, 일반적으로 오직 하나의 프로세서만 포함하는 종래의 플래시 메모리 컨트롤러의 프로세싱 파워에 상당한 부담을 줄 수 있다. 또한, 전력공급중단이 페이지의 기록 중에 발생한다면, 짹지어진 페이지 데이터는 MLC 플래시 메모리 디바이스 내에서 변질될 수 있다. 그러므로, 종래의 짹지어진 페이지 기술 조차도 갑작스러운 정전에 영향을 받기 쉽다. 실제로, 가능한 변질의 격렬함이 높은데, 몇몇 경우에, 매 10번째 비트가 손실될 수 있다. MLC 플래시 메모리 시스템을 신뢰할 수 있게 만들기 위해 종래의 ECC 기술에 의존하는 것은 구현 불가능할 수 있다.

[0012] NAND 플래시 메모리 데이터 변질은 또한 프로그램 삭제 사이클 마모고장(wear out)으로 초래될 수 있다. 전자들은 박막 산화층을 통해 터널링함으로써 주입되고 제거된다. 반복되는 프로그램/삭제 사이클은 산화물을 손상시키고, 그것의 효율을 감소시킨다. 디바이스 크기(예컨대, 산화막 두께)가 줄어들수록, 디바이스 마모고장으로 인한 데이터 무결성 문제가 더욱 심각해질 수 있다. 이러한 마모고장 프로세스에 영향을 주는 요인은 프로그램 및 삭제 사이클이 수행되는 속도이다. 그러나, 프로그래밍 및 삭제의 속도가 마모고장을 피하기 위해 느려진다면 전체적인 성능에 상당한 영향을 줄 수 있다.

[0013] 현재, 메모리 디바이스의 수명을 연장하기 위하여, 플래시 메모리의 전하 상태를 측정하기 위해 낮은 감지 전압을 적용하는 기술이 존재한다. 플래시 메모리 디바이스는 셀이 주어진 전하 레벨을 포함하는지 탐지하기 위해 감지 회로를 사용하는 전하 트랩(charge-trap) 디바이스이다. 그러나, 디바이스 마모고장시 전하를 저장하는 능력이 마모고장된 메모리 디바이스는 플로팅 게이트에 저장된 전하가 새어나가게 한다. 결과적으로, 감지 회로는 디바이스로부터 감소된 전압을 탐지할 것이다. 한번의 전류 복구 메커니즘은 셀이 포함하는 논리값을 판단하기 위해 사용되는 감지 전압을 감소시킨다. 그러나, 낮은 감지 전압은 또한 더 낮은 탐지된 전압을 반환하여, 잘못된 전하 트래킹을 야기한다.

발명의 내용

과제의 해결 수단

[0014] 본 발명은, 전력공급이 중단된 후, 다중 레벨 셀 플래시 메모리 디바이스 내에 페이지 기반 저장 데이터를 보호하는 2차원 셀프-RAID 방법을 제공한다. 본 프로세스는 RAID("제1 차원의 RAID") 기술의 적용 하에서 각각의 데이터 페이지 내의 패리티 섹터를 수신하여 사전 결정된 수의 페이지를 포함하는 패리티 그룹을 형성하는 단계, 및 RAID 기술("제2 차원의 RAID")의 두번째 적용 하에서 모든 후속한 데이터 페이지에 대하여 패리티 그룹화를 반복하는 단계를 포함한다. 그러므로, 후속한 기록이 짹지어진 페이지를 변질시킨다면, 손실된 데이터는 두 차원의 RAID 데이터를 사용하여 복구될 수 있다.

[0015] 본 발명에서 제1 차원의 패리티는 데이터 페이지와 연관된다. 페이지 내의 하나의 섹터는 제1 차원의 RAID 데이터를 위해 준비된다. 이러한 패리티 섹터는 그 섹터의 ECC 능력 내에서 임의의 단일 섹터의 복구를 가능하게 한다. 이러한 레벨의 RAID 데이터는 컨트롤러가 데이터를 침 베퍼로 전송하는 시점에 사용가능한 데이터로부터 계산될 수 있다.

[0016] 본 발명의 제2 차원의 패리티는 사전 결정된 수의 페이지 내의 한 칼럼(column)의 섹터에 걸쳐 계산된다. 특정된 페이지 수가 주의 깊게 선택된 때, 짹지어진 페이지 결함(fault)은 복구될 수 있다.

[0017] 임의의 변질된 데이터 섹터가 내부의 페이지 섹터 패리티, 또는 교차된 섹터 페이지 패리티 중 하나로부터 RAID 데이터를 수신함으로써 복구될 수 있으므로, 정전으로부터 완전한 데이터 보호가 달성된다.

[0018] 본 발명은 전력공급이 끊어진 때, 기록 중인 페이지 기반의 플래시 메모리 무결성을 보존하는 방법을 제공한다. 본 발명은 다중 레벨 셀(MLC)을 가진 플래시 메모리를 관리하기 위해 사용될 수 있다.

[0019] 본 발명의 하나의 실시예에 따라, 다수의 메모리 페이지를 포함하는 MLC 플래시 메모리 데이터를 보호하는 방법

이 제공된다. 각각의 페이지가 복수의 순차적으로 넘버링된 섹터를 포함하는 복수의 페이지를 포함하는 다중 레벨 셀 플래시 메모리를 관리하는 방법은 (a) 각각의 페이지 내에서 하나의 섹터를 패리티 섹터로 선택하는 단계; (b) 각각의 페이지에 데이터를 기록하고, 각각의 페이지 내의 섹터의 패리티 값을 계산하고, 그 패리티 값을 남겨진 패리티 섹터 내에 저장하는 단계; (c) 데이터 페이지를 복수의 그룹으로 분할하는 단계(이때, 첫번째 그룹과 마지막 그룹을 제외한, 각각의 그룹은 제1의 사전결정된 수의 페이지로 이루어진다); (d) 각각의 그룹 내의 하나의 페이지를 그룹 패리티 페이지로 남겨두고, 그 그룹의 각각의 페이지에 데이터를 기록하고, 그 그룹의 패리티 값을 계산하고, 그 패리티 값을 남겨둔 그룹 패리티 페이지에 저장하는 단계; (e) 각각의 그룹에 대하여 (a) 내지 (d)를 반복하는 단계; (f) 동일한 섹터 번호를 공유하는 모든 섹터의 칼럼 패리티를 저장하기 위해 새로운 페이지를 준비하는 단계를 포함한다.

[0020] 본 발명의 다른 실시예에 따라, 다수의 메모리 페이지를 포함한 MLC 플래시 메모리 데이터를 보호하는 방법이 제공된다. 각각의 페이지가 복수의 순차적으로 넘버링된 섹터를 포함하는, 복수의 페이지를 포함하는 다중 레벨 셀 플래시 메모리를 관리하는 방법은 (a) 패리티 블록을 준비하는 단계; (b) 각각의 페이지에서 하나의 섹터를 패리티 섹터로 선택하는 단계; (c) 각각의 페이지에 데이터를 기록하고 각각의 페이지 내의 섹터들의 패리티 값을 계산하고 그 패리티 값을 선택된 패리티 섹터 내에 저장하는 단계; (d) 데이터 페이지를 복수의 그룹으로 분할하는 단계(여기서, 마지막 그룹을 제외한 각각의 그룹은 제2의 사전결정된 개수의 페이지로 구성된다); (e) 하나의 그룹의 서브세트 내의 페이지에 데이터를 기록하고, 서브세트 그룹 패리티를 계산하는 단계; (f) 서브세트 그룹 패리티 값을 준비된 패리티 블록에 저장하는 단계; (g) 그룹의 나머지 페이지에 데이터를 기록하는 단계; (h) (b) 내지 (g)를 반복하는 단계; (i) 동일한 섹터 번호를 공유하지만 상이한 페이지 내에 상주하는 섹터들의 칼럼 패리티를 저장하기 위해 새로운 페이지를 준비하는 단계를 포함한다.

[0021] 본 발명에 따라, 상기 방법들을 오퍼레이팅할 수 있는 데이터 저장 시스템이 제공된다.

[0022] 본 발명에 따라, 선택된 약한 셀에 대한 프로그래밍 및 삭제 시간을 연장함으로써 디바이스 마모고장으로부터 데이터 변질을 줄이는 방법이 제공된다. 약한 셀은 그들이 에러를 발생시키는 비율에 의해 식별되고, 약한 셀과 연관된 블록 및 페이지는 다른 셀보다 더 느린 속도로 프로그래밍되고 삭제될 수 있다. 더 약한 블록을 트래킹하고 그것들을 다른 더 튼튼한 블록과 상이하게 취급함으로써, 내구성이 강화될 수 있다. 더 느린 프로그램 및 삭제 프로세스가 비교적 소수의 약한 블록에만 수행되기 때문에, 전체적인 성능은 유의미하게 손상되지 않는다. 다수의 페이지를 가진 다중 레벨 셀 플래시 메모리를 관리하는 방법은 (a) 사전 결정된 속도로 페이지 상에 데이터를 프로그램하고 삭제하는 단계; (b) 각각의 페이지에 대한 에러율을 탐지하고 사전 결정된 값을 초과하는 에러율과 연관된 페이지를 식별하는 단계; (c) 식별된 높은 에러의 페이지 세트를 상기 사전 결정된 속도보다 더 느린 속도로 프로그래밍하고 삭제하는 단계를 포함한다.

[0023] 본 발명의 다른 실시예에 따라, 누설로 인한 전하 레벨 시프트를 극복하는 방법이 제공된다. 감지 회로를 포함하는 다중 레벨 셀 플래시 메모리를 관리하는 방법은 (a) 감지 전압을 선택하는 단계; (b) 선택된 감지 전압으로 다중 레벨 셀 플래시 메모리 내의 메모리 셀의 전하 레벨을 탐지하고, 사전 결정된 감지 전압과 감지된 전하 레벨을 상호연관시키는 제1 표를 만드는 단계; (c) 감지 전압을 감소시키고, 감소된 감지 전압을 사용하여 다중 레벨 셀 플래시 메모리 내의 메모리 셀의 전하 레벨을 탐지하고, 감소된 감지 전압과 감지된 전하 레벨을 상호연관시키는 제2 표를 만드는 단계; (d) 제1 표를 제2 표로 대체하는 단계를 포함한다.

[0024] 본 발명은 첨부된 도면과 함께 아래의 상세한 설명을 읽음으로써 더 잘 이해된다.

도면의 간단한 설명

[0025] 도 1은 비휘발성 데이터 저장기기를 위한 플래시 매체를 사용하는 디바이스 컨트롤러의 개략적인 블록 다이어그램을 도시한다.

도 2는 플래시 메모리 디바이스의 단면도이다.

도 3은 다중 레벨 플래시 메모리 셀의 단면도 및 그것과 동등한 회로도를 도시한다.

도 4는 MLC 플래시 메모리 디바이스 내의 2비트-MLC 임계전압 범위를 도시한다.

도 5는 플래시 메모리의 짹지어진 페이지 디이어그램이다.

도 6은 그룹 패리티가 없는 칼럼 패리티의 개념을 도시한다.

도 7은 섹터 패리티 또는 로우 패리티의 개념을 도시한다.

도 8은 각각의 패리티 섹터 그룹 내에 8 페이지를 가진 그룹 패리티를 도시한다.

도 9는 63 페이지(로우) 및 31 섹터(칼럼)의 플래시 메모리 데이터 세트를 도시하는 2차원 RAID 그룹 패리티 스킵을 요약한 표이다.

도 10은 본 발명의 하나의 실시예에 따른 8 페이지 그룹 패리티 구성을 도시한다.

도 11은 본 발명의 다른 실시예에 따른 본 발명의 다른 실시예에 따른 별도로 설정된 패리티 블록을 사용하는 8 페이지 그룹 패리티 구성을 도시한다.

도 12는 2차원 RAID 기술(예 1)을 사용하는 보호 스킵을 도시한다.

도 13은 2차원 RAID 기술(예 2)을 사용하는 보호 스킵을 도시한다.

도 14는 기록 오퍼레이션 중 정전으로 인한 변질로부터 MLC 플래시 메모리 디바이스를 보호하는 알고리즘의 플로우차트이다.

발명을 실시하기 위한 구체적인 내용

[0026]

도 1은 비휘발성 데이터 저장 유닛 내의 종래의 NAND 플래시 매체 디바이스의 개략적인 하이 레벨 블록 다이어 그램이다.

[0027]

도 2는 종래의 플래시 메모리 디바이스의 단면도를 도시한다.

[0028]

종래의 다중 레벨(MLC) 플래시 메모리 셀의 예는 도 3에 도시되어 있는데, 스플릿 채널 디바이스는 2개의 상이한 임계 전압(V_{t1} 및 V_{t2})을 가진다. 참조된 단면도 및 동등한 회로는 미국특허 제5,045,940호(하라리)에서 얻었다.

[0029]

전기적 상태의 변화는 실제 MLC 시스템 내의 임계전압의 범위를 만든다. 도 4는 종래의 2비트 MLC 디바이스에서의 임계 전압 범위(span)를 도시한다.

[0030]

동일한 다중 레벨 셀을 공유하는 데이터의 페이지들을 "공유된 페이지"라 부른다. 각각의 제조자는 그것의 공유된 페이지 간에 상이한 거리를 사용할 수 있다. 다수의 메모리 벤더들은 이 거리를 4로 설정하는 것을 선호한다. 예를 들어, 4의 페어(pair) 거리에서, 페이지 0은 페이지 4와 짹을 이루고, 페이지 1은 페이지 5와 짹을 이루고, 페이지 2은 페이지 6과 짹을 이루고, 페이지 3은 페이지 7과 짹을 이룬다. 도 5는 4의 페어 거리에서 짹지어진 페이지 개념을 도시한다.

[0031]

쫙지어진 페이지들은 MLC 플래시 메모리 시스템 내의 동일한 메모리 셀을 공유할 수 있다(예컨대, 2비트 MLC 플래시 메모리에서, 메모리 셀의 비트 0 및 비트 1은 각각 짹지어진 페이지의 제1 및 제2 페이지로부터의 비트이다). 프로그램 오퍼레이션이, 예컨대, 파워다운(power down) 또는 리셋 동안 비정상적으로 중단된 때, 프로그래밍 중이던 페이지 데이터가 손상됨은 물론, 그것이 이전 시간에 정확하게 기록되었다 하더라도, 짹지어진 페이지 내의 데이터도 손상될 수 있다.

[0032]

본 발명의 하나의 실시예에 따라, RAID 기술은 2차원을 따른 방법에 적용된다. 제1 차원, "제1 차원의 RAID"에서, 본 방법은 동일한 페이지 상에 패리티 정보를 보유한다. 제1 차원의 RAID는 동일한 페이지 내의 첫번째 섹터에서 마지막 섹터까지의 데이터를 사용하여 계산되는 로우(row) 패리티 또는 섹터 패리티를 사용한다. 도 7에 도시된 바와 같이, 각각의 페이지 내에 31 섹터의 데이터가 존재하며, 각각 Sec 00 내지 Sec 30으로 라벨링되어 있다. 각각의 페이지 내의 하나의 섹터는 제1 차원의 RAID 데이터(즉, 로우 또는 섹터 패리티)를 저장하기 위해 준비된다. 도 7에서, p0 섹터는 페이지 0에 대한 패리티 섹터이고, 섹터 pX는 페이지 X에 대한 패리티 섹터이다. 하나의 공통 에러 보정 코드(ECC)는 단일 비트 에러 보정을 가능하게 한다. 여분의 패리티 비트를 통해, 더블-비트 에러가 삭제될 수 있다. 그러므로, 패리티 섹터 내의 패리티 데이터는 정전 발생시, 섹터의 ECC 용량 내에서 페이지 내의 임의의 섹터의 복구를 가능하게 한다. 섹터 패리티는 데이터가 컨트롤러로부터 칩 버퍼로 이동되는 시점에 페이지 내의 모든 데이터로부터 계산될 수 있다.

[0033]

제2 차원("제2 차원의 RAID")에서, 본 방법은 패리티 그룹 내의 다수의 페이지에 걸쳐 계산된 패리티 데이터를 유지한다. 이러한 패리티 데이터를 그룹 패리티가 부른다. 각각의 페이지 그룹 내의 페이지의 개수는 가변적일 수 있다. 하나의 구현에서, 예컨대, 패리티 그룹 내의 페이지의 개수는 8 페이지이다.

[0034]

블록 내의 모든 페이지에 걸쳐 대응하는 섹터에 대하여 계산된 그룹 패리티는 칼럼 패리티라 부른다. 도 6은 64 페이지 데이터 세트 내의 칼럼 패리티를 도시한다. 도 6에서, 각각의 칼럼 패리티 값은 모든 페이지로부터

동일한 섹터, 예컨대, Sec X에 걸쳐 계산된다. 패리티 값이 계산되고, 블록의 모든 페이지 내의 동일한 섹터에 대하여 계산된 칼럼 패리티와 함께 그 블록에 대하여 지정된 패리티 페이지 내에 기록된다.

[0035] 제2 차원의 RAID 내의 그룹 패리티는 플래시 메모리 디바이스 내의 추가적인 패리티 보호를 제공한다. 블록의 모든 페이지보다 적은 페이지를 포함하는 패리티 그룹에 대한 그룹 패리티는 도 6에 도시된 칼럼 패리티보다 높은 수준의 보호를 설정한다. 제1 단계로서, 패리티 그룹 내의 페이지의 개수가 그룹 크기로서 선택된다. 이 개수는 짹지어진 페이지 결함으로부터 적절한 보호를 제공하기 위해 주의깊게 선택되고, 종종 MLC 플래시 메모리 제조자에 의해 선택된다. 선택된 짹에 대하여, 전형적인 그룹 크기는 8이다. 도 8은 각각의 패리티 섹터 그룹 내에 8 페이지를 가진 그룹 패리티를 도시한다. 도 8에서 페이지 p3, p11, ..., p59가 패리티 페이지이다.

[0036] 도 10은 본 발명의 하나의 실시예에 따른, 도 8에 도시된 구성에 적용가능한 패리티 그룹 구성을 도시한다. 도 10에 도시된 바와 같이, 제1 그룹(즉, 그룹 1)은 절반(half) 그룹이다. 8페이지의 각각의 연속적인 그룹에서, 첫번째 4 페이지는 이전 그룹에서의 4 페이지와 짹지어진다. 예를 들어, 다중 레벨 셀에서 페이지 페어링 시퀀스가 0-4, 1-5, 2-6 및 3-7이라면(즉, 페이지 0이 페이지 4와 짹지어지고, 페이지 1이 페이지 5와 짹지어지고, 페이지 2가 페이지 6과 짹지어지고, 페이지 3이 페이지 7과 짹지어진다면), 임의의 페이지, 0, 1, 2의 각각의 기록에 대하여, 대응하는 2차원의 RAID 그룹 패리티 기록이 그룹 패리티 페이지 3 상에서 수행될 수 있다. 임의의 페이지 4 내지 6 내의 페이지의 후속한 기록이 대응하는 짹지어진 페이지 0, 1, 또는 2를 변질시키는 경우에, 데이터 손실은 이전에 기록된 그룹 패리티 페이지 3으로부터의 RAID 데이터를 사용하여 복구될 수 있다. 그러므로, 그룹 패리티 페이지는 4 페이지의 패리티 그룹 1 내의 페이지 0-2를 보호한다. 그룹 2 패리티 페이지는 페이지 11이고, 페이지 12 내지 14를 기록하는 동안 정전에 의해 발생되는 손상으로부터 페이지, 8, 9, 10을 보호한다. 도 9는 63 페이지(로우) 및 31 섹터(칼럼)의 플래시 메모리 데이터 세트를 보여주는 2차원의 RAID 그룹 패리티 스킴을 요약하는 표이다. 도 9에 도시된 바와 같이, 페이지 3, 페이지 11, ..., 및 페이지 59는 8페이지 그룹에 대한 그룹 패리티 페이지로 선택된다. 각각의 그룹의 첫번째 절반은 동일한 MLC 플래시 메모리 디바이스 상에서, 이전 그룹의 두번째 절반과 짹지어지거나 동시에 존재한다(co-reside).

[0037] 도 11은 본 발명의 다른 실시예에 따른 패리티 그룹 구성을 도시한다. 도 11에서, 모든 그룹은 8 페이지를 포함한다. 다중 레벨 셀에서 페이지 페어링 시퀀스는 0-4, 1-5, 2-6 및 3-7이다(즉, 페이지 0은 페이지 4와 짹지어지고, 페이지 1은 페이지 5와 짹지어지고, 페이지 2는 페이지 6과 짹지어지고, 페이지 3은 페이지 7과 짹지어진다). 페이지 0-3에 대한 그룹 패리티는 데이터 페이지 외부의 패리티 블록 내의 남겨둔(set-aside) 패리티 페이지에 기록된다. 임의의 페이지 4-7의 후속한 기록 중 정전이 존재한다면, 남겨둔 패리티 블록 내의 패리티 페이지가 페이지 0-3 내의 손상된 데이터를 복구하기 위해 사용될 수 있다. 페이지 4-7가 성공적으로 기록된다면, 데이터 페이지 외부의 패리티 블록 내의 페이지 0-3을 위한 패리티 페이지는 미래의 참조를 위해 저장될 수도 있고, 또한 원한다면 삭제될 수도 있다. 이러한 프로세스는 8 페이지마다 반복된다.

[0038] 이러한 타입의 RAID 보호의 다른 이점은 그것이 기록시 패리티 데이터를 생성하기 위해 판독을 필요로 하지 않는다는 점이다. 기록되고 있는 페이지에 대한 패리티 캐시(cache)가 필요한 전부이다. 이는 패리티 생성을 위해 요구되는 알고리즘을 간단하게 하고, 기록 성능 저하를 일으키지 않는다. 심한 오류와 마주친 경우에 데이터의 재구성 동안 오직 시간 성능만 영향을 받는다.

[0039] 본 발명의 상세한 설명에서, 예시적인 개수 8이 그룹 내의 페이지의 개수로서 사용되었으나, 본 발명은 그룹 내의 페이지의 개수를 8로 제한하지 않는다.

[0040] 도 11에 도시된 스킴을 구현하기 위해, 제1 차원에서, 각각의 64 페이지들은 (예컨대, 각각의 페이지의 제2 섹터에 위치하는) 패리티 섹터와 함께 제공된다. 각각의 페이지 내의 패리티 섹터는 제1 차원의 RAID를 제공한다. 제2 차원에서, 2 레벨의 패리티 보호가 존재한다. 첫째, 모든 페이지에 대한 칼럼 패리티가 존재한다. 칼럼 패리티 페이지에서, 각각의 섹터는 모든 페이지의 모든 대응하는 섹터를 기초로 계산된 칼럼 패리티를 저장한다. 둘째, 그룹 패리티는 또한 선택된 그룹 크기에 따라 그룹화된 페이지들에 대하여 기록된다. 그룹 패리티는 남겨둔 패리티 블록에 기록될 수 있다. 대안으로서, 그룹 패리티는 데이터 페이지와 함께 그룹 패리티 페이지를 저장하기 위해 4번째, 11번째, 19번째, ..., 59번째 페이지를 사용할 수 있다. 남겨둔 패리티 블록을 사용하는 하나의 실시예에서, 짹지어진 페이지의 제2 절반 그룹이 임의의 정전없이 기록된 후, 짹지어진 페이지의 제1 절반에 대하여 기록된 남겨둔 패리티 블록이 삭제될 수도 있고, 또는 미래의 참조를 위해 저장될 수도 있다.

[0041] 도 12는 본 발명의 하나의 실시예에 따른, 다수의 잘못된 섹터가 발생한 때 2차원 RAID 보호가 어떻게 동작하는지 보여준다(변질된 섹터는 도 12에서 짙은 색의 블록으로 표현되어 있다). 예를 들어, 페이지 4 내의 Sec 00

및 페이지 5 내의 Sec 02는 각각의 페이지에 하나의 에러가 있고, 그러므로, 대응하는 섹터 내의 데이터 손실은 각각의 페이지 상의 패리티 섹터로부터 각각 복구될 수 있다. 그러나, 페이지 7은 2개의 섹터에서 변질되었기 때문에, 페이지 7 내의 Sec 00에서의 변질은 그룹 패리티 페이지 11로부터 복구될 수 있다. 유사하게, 페이지 9 내의 Sec 02에서의 변질은 또한 그룹 패리티 페이지 11로부터 복구될 수 있다. 상기 보정 이후, 페이지 7 내의 Sec 30 및 페이지 9 내의 Sec 30은 모두, 이들 페이지 내의 다른 섹터가 복구되었기 때문에, 패리티 섹터 p7 및 p9로부터 각각 복구될 수 있다. 그러므로, 하나의 페이지 내에 또는 하나의 칼럼 내에 2개의 배드(bad) 섹터가 존재한다 하더라도 데이터를 복구하는 것이 가능하다.

[0042] 하나의 페이지 내의 또는 하나의 칼럼 내의 다수의 짹지어진 페이지가 영향을 받은 더욱 심각한 정전 시나리오에서, 그룹 섹터 패리티는 로우 패리티, 칼럼 패리티, 및 그룹 패리티를 결합함으로써 변질된 데이터를 복구할 수 있다. 복수의 심각한 에러가 존재할 때 복구 스킴의 하나의 예가 도 13에 도시되어 있다(에러 섹터는 진한 선의 블록으로 표현되어 있다). 페이지 0 내의 Sec 00, 페이지 1 내의 Sec 02, 및 페이지 5 내의 Sec 02는 대응하는 페이지 내의 단일 에러이므로, 이들은 각각 이들 페이지 내의 패리티 섹터로부터 복구될 수 있다. 페이지 9 내의 Sec 29는 페이지 11의 Sec 29 내의 그룹 패리티로부터 복구될 수 있다. 이러한 보정이 이루어진 후, 페이지 3 내의 Sec 00은 페이지 0-2에 걸쳐 Sec 00의 그룹 패리티를 다시 계산함으로써 복구될 수 있고, 페이지 9 내의 Sec 02는 페이지 11 내의 Sec 02의 그룹 패리티로부터 복구될 수 있다. 이러한 보정에 이어, 페이지 7 내의 Sec 00은 그룹 패리티 페이지 11로부터 보정가능하고, 페이지 13 내의 Sec 02, 페이지 13 내의 Sec 29는 그룹 패리티 페이지 19로부터 복구될 수 있다. 상기 보정들에 이어서, 페이지 3 내의 Sec 30, 페이지 7 내의 Sec 30, 페이지 9 내의 Sec 30, 페이지 13 내의 Sec 30은 관련 페이지 내의 다른 배드 섹터가 복구되었기 때문에 대응하는 패리티 섹터로부터 복구될 수 있다. 그러므로, 하나의 칼럼 내에 존재하는 심각한 에러들을 가진 4개의 섹터가 존재하더라도 데이터를 복구하는 것이 가능하다.

[0043] 데이터 페이지 외부의 남겨둔 패리티 블록이 그룹 패리티를 보유하기 위해 사용되는 본 발명의 하나의 실시예에서, 데이터가 정전시의 기록-변질로부터 보호될 때, 데이터 기록의 프로세스 동안 알고리즘이 기록될 수 있다. 이러한 알고리즘은 8 페이지의 패리티 그룹에 대하여 아래의 단계를 포함한다.

[0044] a. 페이지 0에서 페이지 3까지의 4 페이지를 기록하고, 페이지 0-3에 대한 그룹 패리티를 계산한다.

[0045] b. 데이터 메모리 외부의 패리티 블록에 그룹 패리티 페이지를 기록한다.

[0046] c. 페이지 4-7을 기록한다.

[0047] d. 페이지 0-7의 패리티 블록을 릴리즈한다(release), 사용된 패리티 블록은 저장되거나 삭제될 수 있다.

[0048] e. 8 페이지의 모든 후속 그룹에 대하여 프로세스 a) 내지 d)를 반복한다.


[0049] f. 마지막 그룹이 8 미만의 페이지를 가지더라도 마지막 그룹을 동일한 방식으로 취급한다.

[0050] 이러한 알고리즘은 도 14에 또한 도시되어 있다. 앞선 설명은 설명을 위한 것이고, 첨부된 청구항의 범위에 의해 정해지는 본 발명의 범위를 제한하고자 한 것이 아니다. 다른 실시예들도 본 발명의 범위 내에 속한다.

도면


도면1

종래기술



도면2

종래기술



주: 709는 컨트롤 게이트이고 704a는 절연된 플로팅 게이트이다

도면3

종래기술




FIG. 1.




FIG. 1a.





FIG. 2a.

도면4



도면5



도면6

칼럼 패리티

페이지 번호	섹터 X 패리티	섹터 00 패리티
Page 63	Sec X	Sec 00
Page 62	Sec X	Sec 00
Page 61	Sec X	Sec 00
Page 60	Sec X	Sec 00
Page 59	Sec X	Sec 00
	
Page 13	Sec X	Sec 00
Page 12	Sec X	Sec 00
Page 11	Sec X	Sec 00
Page 10	Sec X	Sec 00
Page 9	Sec X	Sec 00
Page 8	Sec X	Sec 00
Page 7	Sec X	Sec 00
Page 6	Sec X	Sec 00
Page 5	Sec X	Sec 00
Page 4	Sec X	Sec 00
Page 3	Sec X	Sec 00
Page 2	Sec X	Sec 00
Page 1	Sec X	Sec 00
Page 0	Sec X	Sec 00

섹터 X 패리티는 모든 페이지의 섹터 X 내의 데이터를 요약한다

도면7

플래시 메모리 제1 차원의 RAID - 섹터 패리티

Page X	pX	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00
Page 0	p0	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00

pX는 페이지 X 내의 31 섹터에 대한 패리티 섹터(공유된 블록)이다



섹터 패리티는 공유된 블록  내에 있다

도면8

각각의 그룹 내에 8 페이지를 가진 그룹 패리티

페이지 번호	섹터 X 패리티	섹터 00 패리티
Page 63	Sec X	Sec 00
Page 62	Sec X	Sec 00
Page 61	Sec X	Sec 00
Page 60	Sec X	Sec 00
Page 59	Sec X	Sec 00
Page 13	Sec X	Sec 00
Page 12	Sec X	Sec 00
Page 11	Sec X	Sec 00
Page 10	Sec X	Sec 00
Page 9	Sec X	Sec 00
Page 8	Sec X	Sec 00
Page 7	Sec X	Sec 00
Page 6	Sec X	Sec 00
Page 5	Sec X	Sec 00
Page 4	Sec X	Sec 00
Page 3	Sec X	Sec 00
Page 2	Sec X	Sec 00
Page 1	Sec X	Sec 00
Page 0	Sec X	Sec 00

그룹 패리티 페이지는 공유된 블록  내에 있다


도면9

2차원 RAID 표


페이지 번호	그룹	페이지 패리티	섹터 30 패리티	섹터 29 패리티	섹터 02 패리티	섹터 01 패리티	섹터 00 패리티		
Page 63	p63	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 62	p62	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 61	p61	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 60	p60	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 59	62 to 59	p59	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00
			<-						
Page 13	p13	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 12	p12	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 11	4 to 10	p11	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00
Page 10	p10	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 9	p9	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 8	p8	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 7	p7	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 6	p6	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 5	p5	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 4	p4	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 3	0 to 2	p3	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00
Page 2	p2	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 1	p1	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	
Page 0	p0	<-	Sec 30	Sec 29	Sec 02	Sec 01	Sec 00	

패리티 섹터 및 그룹 패리티 페이지는 공유된 블록  내에 있다

도면10



도면11



도면12

2차원 RAID 보호 -1

페이지 번호	페이지 페리티	섹터 30 페리티	섹터 29 페리티	섹터 02 페리티	섹터 01 페리티	섹터 00 페리티
Page 62	p12	<- Sec 30	Sec 29	Sec 02	sec 30 parity
Page 61	p11	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 60	p10	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 59	p9	<- Sec 30	Sec 29	Sec 02	Sec 01
		<-			
Page 13	p13	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 12	p12	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 11	p11	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 10	p10	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 9	p9	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 8	p8	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 7	p7	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 6	p6	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 5	p5	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 4	p4	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 3	p3	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 2	p2	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 1	p1	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 0	p0	<- Sec 30	Sec 29	Sec 02	Sec 00

페리티 섹터 및 페이지는 공유된 블록  내에 있고 변질된 섹터는 블록 내에 있다

도면13

2차원 RAID 보호 -2

페이지 번호	페이지 페리티	섹터 30 페리티	섹터 29 페리티	섹터 02 페리티	섹터 01 페리티	섹터 00 페리티
Page 62	p12	<- Sec 30	Sec 29	Sec 02	sec 30 parity
Page 61	p11	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 60	p10	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 59	p9	<- Sec 30	Sec 29	Sec 02	Sec 01
		<-			
Page 13	p13	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 12	p12	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 11	p11	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 10	p10	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 9	p9	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 8	p8	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 7	p7	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 6	p6	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 5	p5	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 4	p4	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 3	p3	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 2	p2	<- Sec 30	Sec 29	Sec 02	Sec 01
Page 1	p1	<- Sec 30	Sec 29	Sec 02	Sec 00
Page 0	p0	<- Sec 30	Sec 29	Sec 02	Sec 00

페리티 섹터 및 페이지는 공유된 블록  내에 있고 변질된 섹터는 블록 내에 있다

도면14

