

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：96117534

※ 申請日期：96.5.17

※IPC 分類：H01L 23/28 (2006.01)

一、發明名稱：(中文/英文)

晶片型排阻之端電極製造方法

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

華新科技股份有限公司

代表人：(中文/英文)

焦佑衡

住居所或營業所地址：(中文/英文)

台北市內湖區瑞光路 480 號 10 樓

國 籍：(中文/英文)

中華民國

三、發明人：(共 2 人)

姓 名：(中文/英文)

1. 陸秀強

2. 郭俊雄

國 籍：(中文/英文)

1.2. 中華民國

四、聲明事項：

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：96117534

※ 申請日期：96.5.17

※IPC 分類：H01L 23/28 (2006.01)

一、發明名稱：(中文/英文)

晶片型排阻之端電極製造方法

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

華新科技股份有限公司

代表人：(中文/英文)

焦佑衡

住居所或營業所地址：(中文/英文)

台北市內湖區瑞光路 480 號 10 樓

國 籍：(中文/英文)

中華民國

三、發明人：(共 2 人)

姓 名：(中文/英文)

1. 陸秀強

2. 郭俊雄

國 籍：(中文/英文)

1.2. 中華民國

四、聲明事項：

九、發明說明：

【發明所屬之技術領域】

本發明係關於一種晶片型排阻之端電極製造方法，尤指一種可精確地將端電極形成於晶片型排阻上的晶片型排阻端電極製造方法。

【先前技術】

所謂排阻，就是將許多電阻的一端接在一起，請參閱第七 A 圖所示，一晶片型排阻係包含一本體（40），該本體（40）之兩相對側上分別形成有複數端子（41），且本體（40）上係設有複數個電阻與一保護層（423）；其中，兩相鄰端子（41）之間係形成有一凹口（43），而各電阻係設於兩相對端子（41）之間且包含有兩內電極（421）與一電阻層（422），又各電阻之兩內電極（421）係分別自對應該電阻之兩相對端子（41）邊緣向本體（40）中央延伸，另該電阻層（422）係設於該兩內電極（421）上並連接於兩內電極（421）之間，而該保護層（423）係覆蓋於所有電阻之兩內電極（421）的局部以及電阻層（422）上。

惟上述晶片型排阻結構非為完成品，即上述端子（41）的外側尚需經一道鍍銀步驟，令端子（41）上的內電極（421）與銀層電連接，才構成完整端電極；而目前傳統晶片型排阻複數端電極的製法，請配合參閱第七 A 至 C 圖所示，係利用一沾有銀膏的滾輪（50）滾過該複

數端子（41）之外側，以與該內電極（421）接觸；是以，該塗佈於該複數端子（41）外側上的銀膏，即成為晶片型排阻之端電極（44）。

雖上述製法極為快速便捷，然由於利用滾輪（50）塗銀膏的過程中，常發生塗佈不均之現象，請參閱第八圖所示，一旦銀膏塗佈過多，將導致部分銀膏會流入凹口（43）中，若兩相鄰端子（41）上多餘的銀膏流入凹口（43）內並互相接觸時，該兩端子（41）上的端電極（44）即互相短路。

因此，要如何精確地將端電極形成於晶片型排阻之端子上，係為製造廠商急欲解決之問題。

【發明內容】

為此，本發明之主要目的在提供一種晶片型排阻之端電極製造方法，其可精確地將端電極形成於晶片型排阻之端子上，以確保成品良率。

為達成前述目的所採取之主要技術手段係令前述晶片型排阻之端電極製造方法包括下列步驟：

設置絕緣材，係於晶片型排阻之複數端子中各兩相鄰端子之間設置絕緣材；

成形端電極，係於該晶片型排阻之端子與絕緣材的外側附著端電極金屬；

移去絕緣材，係去除該絕緣材，且一併將附著於絕緣材上的端電極金屬去除。

利用上述技術手段，由於該絕緣材已將兩相鄰端子隔開，因此藉由去除將絕緣材時一併將絕緣材上的端電極金屬去除後，即可確保兩相鄰端子間的端電極金屬不致相連接，因而可確保成品良率。

【實施方式】

關於本發明晶片型排阻之端電極製造方法的一較佳實施例，係應用於製造多個晶片型排阻之製程中，請參閱第一圖所示，係包括下列步驟：

準備一排阻基板(100)，如第二圖所示，係於一排阻基板(10)上形成有複數個排阻單元(11)以及複數貫孔(12)；

填充絕緣材(101)，如第三圖所示，係於該排阻基板(10)上的複數貫孔(12)中分別填充一絕緣材(20)；於本實施例中，係利用穿孔印刷技術將該絕緣材(20)印在貫孔(12)處並將之填滿；

將該排阻基板分離為複數條狀排阻(102)，如第四圖所示，係沿相鄰貫孔(12)之中心將排阻基板(10)分離為複數個條狀排阻(10')，以形成各排阻單元(11)的複數個端子(111)，而兩相鄰的端子(111)之間係由該絕緣材(20)隔開；

堆疊該複數條狀排阻(103)，係將該複數個條狀排阻(10')相互堆疊，並令端子(111)與絕緣材(20)之外側露出；

成形一端電極金屬層(104)，如第五 A 與五 B 圖所示，係於該複數堆疊的條狀排阻 (10') 上該端子 (111) 與絕緣材 (20) 的外側附著一端電極金屬層 (30)；於本實施例中，係利用薄膜真空濺鍍技術將金屬原子附著於端子 (111) 與絕緣材 (20) 的外側，以形成該端電極金屬層 (30)；

移去絕緣材(105)，係將去除該絕緣材 (20)，且一併將附著於絕緣材 (20) 外側的端電極金屬去除；於本實施例中，係將該複數堆疊的條狀排阻 (10') 放入一超音波酒精清洗機 (圖中未示) 中，利用超音波震盪技術將該絕緣材 (20) 蝕刻去除，如此一來，如第六 A 與六 B 圖所示，該留存在端子 (111) 外側的端電極金屬即是晶片型排阻的端電極。

由上述可知，本發明係藉由於在晶片型排阻之各兩相鄰端子之間先填充一絕緣材後，再將端電極金屬形成於端子與絕緣材上，如此一來，只要將絕緣材去除，即可一併將絕緣材上的端電極金屬移去，而於端子上形成端電極，且各端電極不致短路連接，因而可提高晶片型排阻之整體製程良率。

惟本發明雖已於前述實施例中所揭露，但並不僅限於前述實施例中所提及之內容，在不脫離本發明之精神和範圍內所作之任何變化與修改，例如於單一個晶片型排阻之凹口內設置絕緣材，藉此精確地於各端子上成形端電極，均屬於本發明之保護範圍。

綜上所述，本發明已具備顯著功效增進，並符合發明專利要件，爰依法提起申請。

【圖式簡單說明】

第一圖：係本發明一較佳實施例之流程圖。

第二圖：係本發明一較佳實施例中一準備一排阻基板步驟所提供之排阻基板的俯視圖。

第三圖：係本發明一較佳實施例中進行一填充絕緣材步驟後該排阻基板的俯視圖。

第四圖：係本發明一較佳實施例中進行一將該排阻基板分離為複數條狀排阻步驟後一條狀排阻的俯視圖。

第五 A 圖：係本發明一較佳實施例中進行一成形一端電極金屬層後該複數堆疊的條狀排阻之俯視圖。

第五 B 圖：係本發明一較佳實施例中進行一成形一端電極金屬層步驟後該複數堆疊的條狀排阻之外觀示意圖。

第六 A 圖：係本發明一較佳實施例中進行一移去絕緣材步驟後該複數堆疊的條狀排阻之俯視圖。

第六 B 圖：係本發明一較佳實施例中進行一移去絕緣材步驟後該複數堆疊的條狀排阻之外觀示意圖。

第七 A 圖：係習用利用一沾有銀膏的滾輪於晶片型排阻之端子上成形端電極的俯視示意圖。

第七 B 圖：係習用利用一沾有銀膏的滾輪於晶片型排阻之端子上成形端電極的俯視暨動作示意圖。

第七 C 圖：係習用利用一沾有銀膏的滾輪於晶片型排

阻之端子上成形端電極的另一俯視暨動作示意圖。

第八圖：係習用利用一沾有銀膏的滾輪於晶片型排阻之端子上完成成形端電極之外觀示意圖。

【主要元件符號說明】

- | | |
|---------------|----------------|
| (1 0) 排阻基板 | (1 0 ') 條狀排阻 |
| (1 1) 排阻單元 | (1 1 1) 端子 |
| (1 2) 貫孔 | |
| (2 0) 絕緣材 | (3 0) 電極金屬層 |
| (4 0) 本體 | |
| (4 1) 端子 | |
| (4 2 1) 內電極 | (4 2 2) 電阻層 |
| (4 2 3) 保護層 | |
| (4 3) 凹口 | (4 4) 端電極 |
| (5 0) 滾輪 | |

五、中文發明摘要：

本發明係一種晶片型排阻之端電極製造方法，係先於晶片型排阻之複數端子中的各兩相鄰端子之間設置絕緣材，再於該晶片型排阻之端子與絕緣材的外側附著端電極金屬，後再去除該絕緣材，並一同將附著於絕緣材上的端電極金屬去除，如此一來，即形成各端子上的端電極；是以，上述製造方法可精確地將端電極形成於晶片型排阻上，因而提高了晶片型排阻之整體製程良率。

六、英文發明摘要：

十、申請專利範圍：

1．一種晶片型排阻之端電極製造方法，係包括下列步驟：

設置絕緣材，係於晶片型排阻之複數端子中各兩相鄰端子之間設置絕緣材；

成形端電極，係於該晶片型排阻之端子與絕緣材的外側附著端電極金屬；

移去絕緣材，係將該絕緣材去除，且一併將附著於絕緣材上的端電極金屬去除。

2．如申請專利範圍第1項所述晶片型排阻之端電極製造方法，係應用於製造多個晶片型排阻之製程中，該設置絕緣材步驟係包含下列子步驟：

準備一排阻基板，係於一排阻基板上形成有複數個排阻單元以及複數貫孔；

填充絕緣材，係於該排阻基板上的複數貫孔中分別填充一絕緣材；

將該排阻基板分離為複數條狀排阻，係沿相鄰貫孔之中心將排阻基板分離為複數個條狀排阻，以形成各排阻單元的複數個端子，且兩相鄰的端子之間係由該絕緣材隔開。

3．如申請專利範圍第2項所述晶片型排阻之端電極製造方法，該成形端電極步驟係包含下列子步驟：

堆疊該複數條狀排阻，係將該複數個條狀排阻相互堆疊，並令端子與絕緣材之外側露出；

成形一端電極金屬層，係於該複數堆疊的條狀排阻上該端子與絕緣材的外側附著一端電極金屬層。

4．如申請專利範圍第1項所述晶片型排阻之端電極製造方法，該設置絕緣材步驟係利用穿孔印刷技術將該絕緣材印在兩相鄰端子之間。

5．如申請專利範圍第2或3項所述晶片型排阻之端電極製造方法，該填充絕緣材子步驟係利用穿孔印刷技術將該絕緣材印在貫孔處並將之填滿。

6．如申請專利範圍第1項所述晶片型排阻之端電極製造方法，該成形端電極步驟係利用薄膜真空濺鍍技術將金屬原子附著於端子與絕緣材的外側。


7．如申請專利範圍第2或3項所述晶片型排阻之端電極製造方法，該成形一端電極金屬層子步驟係利用薄膜真空濺鍍技術將金屬原子附著於端子與絕緣材的外側，以形成該端電極金屬層。

8．如申請專利範圍第1項所述晶片型排阻之端電極製造方法，該移去絕緣材步驟係將晶片型排阻放入一超音波酒精清洗機中，利用超音波震盪技術將該絕緣材蝕刻去除。


9．如申請專利範圍第2或3項所述晶片型排阻之端電極製造方法，該移去絕緣材步驟係將該複數堆疊的條狀排阻放入一超音波酒精清洗機中，利用超音波震盪技術將該絕緣材蝕刻去除。

十一、圖式：


如次頁




第一圖




第二圖




第三圖




第四圖




第五A圖




第六A圖




第五B圖




第六B圖




第七A圖



第七B圖



第七C圖



第八圖

七、指定代表圖：

(一)本案指定代表圖為：第（ 一 ）圖。

(二)本代表圖之元件符號簡單說明：

無

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：