

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum
Internationales Büro



(43) Internationales Veröffentlichungsdatum
7. Februar 2008 (07.02.2008)

PCT

(10) Internationale Veröffentlichungsnummer
WO 2008/015262 A1

(51) Internationale Patentklassifikation:

G05B 19/418 (2006.01) **G06F 11/10** (2006.01)
H03M 13/11 (2006.01)

(21) Internationales Aktenzeichen: PCT/EP2007/058041

(22) Internationales Anmeldedatum:

2. August 2007 (02.08.2007)

(25) Einreichungssprache: Deutsch

(26) Veröffentlichungssprache: Deutsch

(30) Angaben zur Priorität:

06118346.3 2. August 2006 (02.08.2006) EP

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von
US): **SIEMENS SCHWEIZ AG** [CH/CH]; Albisrieder-
strasse 245, CH-8047 Zürich (CH).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): **HAMMER, Jörg**
[CH/CH]; Burgstr. 40, CH-6331 Hünenberg (CH).


(74) Gemeinsamer Vertreter: **SIEMENS SCHWEIZ AG**;
Postfach 22 16 34, München 80506 (DE).

(81) Bestimmungsstaaten (soweit nicht anders angegeben, für
jede verfügbare nationale Schutzrechtsart): AE, AG, AL,
AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA,
CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE,
EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID,
IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC,
LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN,
MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH,
PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV,
SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN,
ZA, ZM, ZW.

[Fortsetzung auf der nächsten Seite]

(54) Title: METHOD FOR THE SERIAL ASYNCHRONOUS TRANSMISSION OF DATA IN AN ARRANGEMENT FOR THE
MONITORING, CONTROLLING, AND REGULATING OF AN OPERATIONAL CONTROL FACILITY OF A BUILDING

(54) Bezeichnung: VERFAHREN ZUR SERIELLEN ASYNCHRONEN ÜBERTRAGUNG VON DATEN IN EINER ANORD-
NUNG ZUR ÜBERWACHUNG, STEUERUNG UND REGELUNG EINER BETRIEBSTECHNISCHEN ANLAGE EINES GE-
BÄUDES



(57) Abstract: In a method for the serial, asynchronous and character-by-character data transmission of a data stream having mul-
tiple data words Z (0) to Z (3), an additional parity data word D is generated and transmitted. The parity data word D is generated
such that in a data block formed from the data words Z (0) to Z (3)) and the additional parity data word D a pre-determined parity
is produced, wherein for calculating the parity, different bit positions, and thus varying priorities are selected each in the data words
adjacent to each other in the data stream. Further, the vertical parity is generated and transmitted for the parity data word, and for
each data word Z (0) to Z (3). The method substantially increases the probability that transmission errors of various origins are
detected in a receiver.

(57) Zusammenfassung: In einem Verfahren zur seriellen, asynchronen und zeichenweisen Datenübertragung eines mehrere Da-
tenworte Z (0) bis Z (3) aufweisenden Datenstroms wird ein zusätzlichen Paritäts-Datenworts D generiert und übertragen. Das
Paritäts-Datenwort D wird derart generiert, dass in einem aus den Datenworten Z (0) bis Z (3)) und dem zusätzlichen Paritäts-Da-
tenwort D gebildeten Datenblock eine vorbestimmte Parität hergestellt wird,

[Fortsetzung auf der nächsten Seite]



WO 2008/015262 A1



(84) **Bestimmungsstaaten** (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC,

MT, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Veröffentlicht:

— mit internationalem Recherchenbericht

wobei zur Berechnung der Parität jeweils bei im Datenstrom benachbarten Datenworten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten ausgewählt werden. Ausserdem wird für das Paritäts-Datenwort und jedes Datenwort Z (0) bis Z (3) die Querparität generiert und übertragen. Durch das Verfahren kann die Wahrscheinlichkeit wesentlich erhöht werden, dass Übertragungsfehler unterschiedlichen Ursprungs in einem Empfänger detektiert werden.

Beschreibung

Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes

Die Erfindung bezieht sich auf ein Verfahren sowie auf eine Anordnung zur Durchführung des Verfahrens gemäss den Oberbegriffen der Ansprüche 1 und 7.

10

Solche Verfahren eignen sich beispielhaft zur sicheren Übertragung von Daten zwischen einem Sender und einem Empfänger über ein gemeinsames Übertragungsmedium, wobei beispielsweise der Sender ein Ein-/Ausgabemodul für Feldgeräte und der Empfänger ein Schnittstellenmodul ist, durch welches das genannte Übertragungsmedium mit einem weiteren Kommunikationssystem verbunden ist.

Derartige Verfahren sind mit Vorteil insbesondere in Anordnungen zur Überwachung, Steuerung und/oder Regelung von Prozessgrössen in komplexen technischen Systemen einsetzbar, wobei beispielhaft Heizungs-, Lüftungs- und Klimaanlage, Zutritts- und Feuerüberwachungssysteme oder allgemein Gebäudeautomationsanlagen - die auch als Gebäudeleitsysteme bezeichnet werden - genannt seien, in welchen insbesondere auch Raumklimagrössen beeinflusst werden. In einer Gebäudeautomationsanlage sind in der Regel eine Vielzahl so genannter Feldgeräte wie Sensoren und Stellglieder zu bedienen. Für den Datenaustausch zwischen einzelnen Anlagenteilen der Gebäudeautomationsanlage werden vorwiegend Bussysteme benutzt, wobei in einer Anlage durchaus mehrere verschiedenartige Bussysteme eingesetzt werden, die in der Regel hierarchisch miteinander verbunden sind.

Eine Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes ist beispielsweise aus EP 1 211 582 A1 bekannt. Die Anordnung weist mehrere Ein-/Ausgabemodule zur Bedienung von Feldgeräten und ein

Bussystem auf, durch welches die Ein-/Ausgabemodule miteinander verbunden sind. Das dazu vorgeschlagene Bussystem basiert beispielsweise auf serieller asynchroner Datenkommunikation über einen Zweidraht-Datenbus.

5

Aus EP 1 345 122 A1 ist eine Vorrichtung zur Anbindung eines synchronen 16-Bit- Datenbusses an einen synchronen 64-Bit-Datenbus bekannt. Die Taktfrequenz des 16-Bit Datenbusses ist dabei etwa viermal höher als die Taktfrequenz des 64-Bit-Datenbusses. In der Vorrichtung wird ein so genanntes DIP-4 (diagonal interleaved parity) Codierungsverfahren zur Fehlererkennung benutzt.

Bei einer seriellen asynchronen Datenkommunikation wird in der Regel eine sogenannte NRZ (non return to zero) Codierung eingesetzt. Dabei wird die Übertragung eines Zeichens mit einem Startbit eingeleitet. Am Ende des zu übertragenen Zeichens wird ein Stoppbit angefügt. Zusätzlich kann vor dem Stoppbit ein so genanntes Paritäts-Bit eingefügt werden, durch welches für das übertragene Zeichen eine gerade oder eine ungerade Parität hergestellt wird. In der Regel synchronisiert der Empfänger auf die negative Flanke des Startbits und tastet die nachfolgenden Bits mit seinem Empfängertakt ab. Durch die festgelegte Parität sind gewisse Übertragungsfehler vom Empfänger erkennbar.

Wird nun eine Meldung, welche aus mehreren Zeichen besteht, übertragen, wird häufig ein zusätzliches Sicherheitsfeld übermittelt, um die Richtigkeit der gesamten Meldung überprüfen zu können. Für die Berechnung des Sicherheitsfeldes sind verschiedene Verfahren bekannt, wie zum Beispiel arithmetische Summenbildung, zyklische Redundanzprüfung CRC (cyclic redundancy check) oder die Generierung von Spalten- oder Längsparität.

35

Bei einer derartigen seriellen asynchronen Übertragung kann es nun zu Fehlern kommen, wenn der Zeitpunkt der Abtastung beim Empfänger soweit verschoben ist, dass kein stabiler

Signalzustand mehr erkannt wird. Bei einer zeitlich verschobenen Abtastung wird fälschlicherweise der Übergang zwischen zwei benachbarten Bits, oder im Extremfall sogar das benachbarte Bit abgetastet. Der Ursprung für ein solches
5 Fehlverhalten liegt beispielsweise in Abweichungen der Taktfrequenzen bei Sender und Empfänger, in einer Ungenauigkeit bei der Startbit-Synchronisation oder auch in Signalverzerrungen. Abweichungen der Taktfrequenzen können beispielsweise durch Bauteiltoleranzen oder durch
10 Temperaturunterschiede zwischen dem Sender und dem Empfänger verursacht werden.

Eine gewisse Differenz zwischen den Taktfrequenzen des Senders und des mit diesem verbundenen Empfängers führt in
15 der Regel also dazu, dass die Wahrscheinlichkeit einer fehlerhaften Abtastung umso grösser wird, je weiter weg sich der Abtastpunkt von der Startbit-Synchronisation befindet. Im Fall, dass die beiden zuletzt übertragenen Bit falsch eingelesen werden, wird dies durch die Quer-Parität nicht
20 erkannt. Geschieht dies nun bei einer geraden Anzahl von Zeichen, ist dies auch mittels Längs-Parität nicht zu erkennen.

Insbesondere in einer Anlage mit erhöhten
25 Sicherheitsanforderungen, wie in einem Gebäudeautomationssystem, bei dem durch fehlerhafte Informationsübertragung hohe Schäden oder Gefahren für Bewohner entstehen können, sind sicherheitsrelevante Datenströme entsprechend zuverlässig zu übertragen.

30

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur seriellen asynchronen Übertragung von Daten anzugeben, durch welches eine fehlerhafte Abtastung mit hoher Wahrscheinlichkeit erkennbar ist und welches insbesondere in
35 einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes anwendbar und kostengünstig implementierbar ist. Ferner ist eine Anordnung anzugeben, mit der das Verfahren durchführbar ist.

Die genannte Aufgabe wird erfindungsgemäss durch die Merkmale der Ansprüche 1 und 7 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

5

Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert.

Es zeigen:

10

Fig. 1 eine erfindungsgemässe Datenverbindung in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes,

15

Fig. 2 erfindungsgemäss gesicherte Informationseinheiten zur Übertragung über die Datenverbindung,

Fig. 2a eine vereinfachte Darstellung von Fig. 2 mit der Datensicherung für je zwei Bits der Informationseinheiten,

20

Fig. 3 eine Variante eines erfindungsgemässen Verfahrens zum Sichern von Informationseinheiten,

Fig. 4 eine weitere Darstellung von erfindungsgemäss gesicherten Informationseinheiten,

25

Fig. 5 eine Anordnung zur Durchführung eines Verfahrens gemäss der Erfindung,

30

Fig. 6 eine Darstellung zu einer vorteilhaften Implementierung des Verfahrens, und

Fig. 7 eine weitere Variante eines erfindungsgemässen Verfahrens zum Sichern von Informationseinheiten.

35

In der Fig. 1 bedeutet 1 ein Übertragungsmedium zur Verbindung von Einheiten 2, 3, 4, 5 und 6 einer Anordnung zur

Überwachung, Steuerung und/oder Regelung einer betriebstechnischen Anlage eines Gebäudes.

Beispielhaft sind eine erste Einheit 2 und eine zweite Einheit 3 je ein Ein-/Ausgabemodul zur Bedienung von Feldgeräten 7. Ein Feldgerät 7 ist typischerweise ein Sensor zur Erfassung einer Prozessgrösse oder ein Stellantrieb zur Beeinflussung einer Prozessgrösse.

Selbstverständlich ist die Anzahl der über das Übertragungsmedium 1 miteinander verbundenen Ein-/Ausgabemodule 2 und 3 nicht wie in Fig. 1 dargestellt auf lediglich zwei beschränkt.

Mit Vorteil weist das Ein-/Ausgabemodul 2 oder 3 jeweils mehrere Anschlussstellen A, B, C und D für Feldgeräte 7 auf. Grundsätzlich ist die Anzahl der implementierten Anschlussstellen pro Ein-/Ausgabemodul 2 oder 3 in weiten Grenzen wählbar und auf zulässige Modulkosten, Platzbedarf und auf den zu erwartenden Datenstrom pro Zeiteinheit abgestimmt. Für Gebäudeautomationsanlagen werden beispielsweise acht oder sechzehn Anschlussstellen pro Ein-/Ausgabemodul 2 oder 3 verwirklicht.

Die Anschlussstellen A, B, C und D sind mit Vorteil identisch aufgebaut und beispielsweise universal als Eingabeport und als Ausgabeport einsetzbar, also bidirektional und zwar für analoge Signale und digitale Signale. Die Anschlussstelle A, B, C oder D weist beispielsweise je drei Anschlusspunkte für das Feldgerät 7 auf. Die universelle Anschlussstelle A, B, C oder D ist also für eine Vielzahl von Feldgerättypen einsetzbar und zwar für Sensoren oder Aktuatoren, also für Feldgeräte mit Analog-Eingabe, Analog-Ausgabe, Digital-Eingabe oder Digital-Ausgabe, jeweils mit oder ohne Speisung über die Anschlussstelle A, B, C oder D.

Typische Feldgeräte 7 in Gebäudeautomationsanlagen sind beispielsweise Temperaturfühler, Feuchtefühler, Gas-Sensoren,

Türkontakte, Rauchsensoren, Ventil- und Luftklappenantriebe, Sprinklerventile, Lichtschalter und Jalousie-Antriebe.

Je nach Feldgerätetyp ist das Feldgerät 7 also zweiadrig oder
5 mehradrig mit der Anschlussstelle A, B, C oder D verbunden.
Bei Bedarf ist das Feldgerät 7 mit mehreren Anschlussstellen
verbunden, nämlich beispielsweise dann, wenn das Feldgerät 7
ein Stellglied mit Positionsrückmeldung ist, wobei dann das
Stellsignal mit Vorteil an einer ersten Anschlussstelle A
10 ausgegeben und an einer zweiten Anschlussstelle B
gleichzeitig ein Zustand oder die aktuelle Position des
Stellglieds eingelesen wird.

Beispielsweise ist eine Anschlussstelle A des Ein-
15 /Ausgabemoduls 2 mit einem Temperaturfühler 7.1 verbunden,
während ein Gassensor 7.2 mit einer Anschlussstelle A und ein
Stellglied 7.3 mit Anschlussstellen C und D des Ein-
/Ausgabemoduls 3 verbunden sind.

20 Eine dritte mit dem Übertragungsmedium 1 verbundene Einheit 4
ist mit Vorteil ein Regel- und/oder Steuergerät oder ein über
ein weiteres Kommunikationssystem 8 mit einem übergeordneten
Regel- und/oder Steuergerät 9 verbundenes Schnittstellen-
modul, durch welches das Übertragungsmedium 1 und das
25 weitere Kommunikationssystem 8 für einen Datenaustausch
physikalisch und logisch aneinander angepasst werden, wobei
durch das Schnittstellenmodul in der Regel verschiedenartige
Signalträger und verschiedenartige Datenübertragungs-
protokolle aufeinander abgestimmt werden.

30

In einer Variante der Anordnung ist die dritte Einheit 4 über
das weitere Kommunikationssystem 8 mit einer übergeordneten
Zentrale oder Leitstelle verbunden.

35 Eine vierte Einheit 5 ist bei Bedarf ein weiteres
Schnittstellenmodul, welches über ein zusätzliches
Kommunikationssystem 10 mit einem weiteren Gerät 11 verbunden
ist. Die Kommunikationssysteme 8 und 10 sind grundsätzlich

durch die Kommunikationsfähigkeiten des Regel- und/oder Steuergeräts 9 beziehungsweise des weiteren Geräts 11 gegeben und beispielsweise durch Bussysteme und Technologien wie LON oder LonWorks®, dem Europäische Installationsbus EIB, dem nach deutscher Norm DIN 19245 definierte PROFIBUS, BACnet oder KONNEX implementiert. Grundsätzlich kann das Kommunikationssystem 8 oder 10 auch durch optische Datenkommunikationskanäle oder ein Funknetz verwirklicht sein, beispielsweise durch ein Glasfasernetz oder ein zellulARES Telefonnetz, wie etwa GSM oder UMTS.

Eine fünfte Einheit 6 ist ein Servicemodul, welches bei Bedarf an das Übertragungsmedium 1 anschliessbar ist. Das Servicemodul 6 dient beispielsweise zur Konfigurierung von Teilfunktionen des Gebäudeautomationssystems, der Inbetriebnahme oder Überwachung von am Übertragungsmedium 1 angeschlossenen Einheiten 2 und 3, oder der Lokalisation von Störungen.

Die Datenkommunikation über das Übertragungsmedium 1 erfolgt grundsätzlich drahtgebunden oder drahtlos. Das Übertragungsmedium 1, an dem die fünf Einheiten 2, 3, 4, 5 und 6 angeschlossen sind, ist bei drahtgebundener Kommunikation beispielhaft ein Zweidrahtbus oder eine zweiadrige Leitung.

In einer Variante sind auch Mittel zur Speisung der Einheiten 2, 3, 4, 5 und 6, und/oder Mittel zur Speisung der angeschlossenen Feldgeräte 7 verfügbar, wobei die elektrische Speisung bei Bedarf mit zusätzlichen elektrischen Leitungen zusammen mit dem Übertragungsmedium 1 vorteilhafterweise in einem gemeinsamen Bussystem verteilt wird.

In einem ersten Beispiel weist ein über das Übertragungsmedium 1 zu übertragender Datenstrom vier Informationseinheiten Z(0), Z(1), Z(2) und Z(3) auf (Fig. 2). Die Informationseinheiten Z(0), Z(1), Z(2) und Z(3) haben hier eine Wortlänge von je 8 Bit. Die einzelnen Bits einer

Informationseinheit sind hier von der niedrigsten Wertigkeit Z0 bis zur höchsten Wertigkeit Z7 bezeichnet.

5 Vor der Übertragung werden die Informationseinheiten Z(0), Z(1), Z(2) und Z(3) erfindungsgemäss durch folgende zwei Verfahrensschritte gesichert:

10 Schritt 1: Generieren eines entsprechenden Querparitätsbits Q(0), Q(1), Q(2) beziehungsweise Q(3) für jede Informationseinheit Z(0), Z(1), Z(2) und Z(3). Durch das Querparitätsbit wird hier zur zugehörigen Informationseinheit beispielhaft eine gerade Parität hergestellt, das heisst, die Anzahl der auf logisch eins gesetzten Bits in der Informationseinheit und im zugeordneten Querparitätsbit ist gerade.

15

Schritt 2: Generieren eines zusätzlichen Paritäts-Datenworts D aus den vier Informationseinheiten Z(0), Z(1), Z(2) und Z(3) derart, dass in einem aus den vier je eine Wortlänge acht aufweisenden Informationseinheiten und dem
20 zusätzlichen Paritäts-Datenwort D gebildeten Datenblock eine vorbestimmte Parität hergestellt wird, wobei zur Berechnung der Parität jeweils bei im Datenstrom benachbarten Informationseinheiten bzw. Datenworten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten
25 ausgewählt werden. Das zusätzliche Paritäts-Datenwort D hat hier beispielhaft die gleiche Wortlänge wie die Informationseinheiten Z(0), Z(1), Z(2) und Z(3), nämlich acht.

30 In der Fig. 2 ist eine vorteilhafte Variante des Schrittes 2 dargestellt, in der zur Berechnung der Parität bei im Datenstrom benachbarten Datenworten jeweils um vier Bitpositionen auseinander liegende Bits verwendet werden. Die vorteilhafte Distanz der berücksichtigten Bitpositionen
35 ergibt sich aus der halben Wortlänge der Informationseinheiten Z(0), Z(1), Z(2) und Z(3). Zu Gunsten einer übersichtlicheren Darstellung sind in der Fig. 2a von den in der Fig. 2 dargestellten insgesamt acht

Verknüpfungswegen zwei Verknüpfungswege 20 und 21 noch einmal separat eingezeichnet. Ein zickzackförmiger Verknüpfungsweg 20 veranschaulicht die Berechnung für das niederwertigste Bit des Paritäts-Datenwortes D. Das
5 niederwertigste bzw. erste Bit Z(0) der ersten Informationseinheit Z(0), das vierthöchste bzw. fünfte Bit Z(4) der zweiten Informationseinheit Z(1), das niederwertigste Bit Z(0) der dritten Informationseinheit Z(2) und das fünfte Bit Z(4) der vierten Informationseinheit Z(3) bestimmen das
10 niederwertigste Bit des Paritäts-Datenwortes D. Im dargestellten Beispiel wird mit dem Paritäts-Datenwort D eine gerade Parität hergestellt, das heisst also, dass die Anzahl der logischen Werte „1“ der berücksichtigten Bits - inklusive dem entsprechenden Bit des Paritäts-Datenworts D - gerade
15 ist. Es versteht sich von selbst, dass in einer alternativen Variante der Datensicherung des Datenblocks eine ungerade Parität generiert werden könnte.

Ein weiterer zickzackförmiger Verknüpfungsweg 21
20 veranschaulicht die Berechnung für das vierthöchste oder auch fünfte Bit des Paritäts-Datenwortes D. Das fünfte Bit Z(4) der ersten Informationseinheit Z(0), das niederwertigste Bit Z(0) der zweiten Informationseinheit Z(1), das fünfte Bit Z(4) der dritten Informationseinheit Z(2) und das niederwertigste
25 Bit Z(0) der vierten Informationseinheit Z(3) bestimmen das vierthöchste oder auch fünfte Bit des Paritäts-Datenwortes D.

Ausserdem wird auch zum Paritäts-Datenwort D ein Paritätsbit P generiert, durch welches vorteilhafterweise die
30 gleiche Paritätsart wie bei den Informationseinheiten Z(0), Z(1), Z(2) und Z(3) hergestellt wird.

Wenn die Parität über einen aus den Informationseinheiten Z(0), Z(1), Z(2) und Z(3) und dem Paritäts-Datenwort D
35 gebildeten Datenblock nach dem in den Fig. 2 und Fig. 2a dargestellten Bildungsgesetz hergestellt wird, ergeben sich für ein zusätzliches Datenwort T an allen Bitpositionen je eine binäre Null. Durch diese Tatsache kann in einem

Empfänger eine fehlerhafte Parität im übertragenen Datenblock vereinfacht festgestellt werden.

Es hat sich gezeigt, dass die in der in Fig. 2 dargestellte
 5 Ausführung der Datensicherung des Datenblocks, in der zu
 benachbarten Informationseinheiten gehörende Bits, die zur
 Bildung eines Paritätsbits verwendet werden, jeweils eine
 halbe Wortlänge der Informationseinheiten $Z(0)$, $Z(1)$, $Z(2)$
 und $Z(3)$ auseinander liegen, einerseits die Fehlererkennung
 10 deutlich steigern und andererseits mit wenig Aufwand mittels
 Mikroprozessor implementierbar sind. Der Befehlssatz eines
 Mikroprozessors umfasst in der Regel einen Befehl, durch den
 die beiden Hälften eines Registers oder eines beliebigen
 adressierten Datenworts vertauscht werden, wodurch die
 15 angesprochene Variante der Erfindung besonders einfach
 programmierbar ist und ausserdem Programmcode mit relativ
 kurzen Laufzeiten ermöglicht.

Zur Generierung eines vorteilhaften Paritäts-Datenwortes D
 20 für eine Folge mit einer Anzahl k Informationseinheiten $Z(i)$
 ist folgende Grundformel G1 einsetzbar:

$$D_a = \left(\sum_{i=0}^{k-1} Z(i)_{(i+a+k) \bmod n} \right) \bmod 2 \quad \forall a \in \{0..m-1\}$$

25 In dieser Grundformel G1 bedeuten:

m die Wortlänge des Paritätsdatenwortes D

n die Wortlänge der Informationseinheiten $Z(i)$

k die Anzahl Informationseinheiten

D_a das berechnete Bit an der Stelle a im Paritätsdatenwort D

30 i die Position der Informationseinheit in der Folge

beginnend mit $Z(0)$ bis

$Z(k-1)$

$Z(i)_j$ das Bit and der Stelle j einer Informationseinheit $Z(i)$

$\bmod$ die mathematische Modulo-Funktion, also der Rest der

35 ganzzahligen Division

Je nach gefordertem Abstand der zur Generierung der Parität berücksichtigten Bits von zwei benachbarten Informationseinheiten und deren Abstandsrichtung - positiv oder negativ bzw. links oder rechts versetzt - ist die Grundformel G1 mit
5 geringem Aufwand den Anforderungen anpassbar.

Fig. 3 zeigt eine Variante zur Bildung eines Paritäts-Datenwortes D, wobei in diesem Beispiel Informationseinheiten Z(0), Z(1) und Z(2) wie auch das Paritäts-
10 Datenwort D jeweils 15 Bit aufweisen. Zur Berechnung der Parität bei im Datenstrom benachbarten Informationseinheiten werden jeweils um eine Bitposition auseinander liegende Bits verknüpft. Diese einfache Variante hat den Vorteil, dass für eine Implementierung mittels kostengünstigen Mikroprozessor
15 neben wortweisen Exklusiv-Oder-Befehlen hauptsächlich wenige Maschinenzyklen beanspruchende Ein-Bit-Schiebe- oder Ein-Bit-Rotationsbefehle eingesetzt werden können, was insgesamt besonders kurze Programmlaufzeiten ermöglicht.

In der Fig. 4 sind die durch das Paritäts-Datenwort D und die Querparitätsbits Q(0), Q(1), Q(2), Q(3) und P erfindungsgemäss gesicherten Informationseinheiten Z(0), Z(1), Z(2) und Z(3) in einem Sendemodul 40 aufbereitet. Ein die Informationseinheiten Z(0), Z(1), Z(2) und Z(3) und das
25 Paritäts-Datenwort D aufweisender Datenblock wird zeichenweise inklusive dem zugehörigen Querparitätsbit über das Übertragungsmedium 1 an ein Empfangsmodul 41 übertragen. Im Empfangsmodul 41 wird der übertragene Datenblock analysiert. Ein Übertragungsfehler äussert sich mit hoher
30 Wahrscheinlichkeit dadurch, dass entweder wenigstens eine der im Empfangsmodul ermittelten Querparitäten mit den übermittelten Paritätsbit Q(0), Q(1), Q(2), Q(3) oder P nicht übereinstimmt, oder der Wert des im Empfangsmodul 41 berechneten zusätzlichen Datenworts T nicht mit dem
35 erwarteten Wert übereinstimmt. Abhängig ob mit dem Paritätsdatenwort D gerade oder ungerade Parität hergestellt wird, sind bei fehlerfreier Übertragung alle Bits des zusätzlichen Datenworts auf Null oder dann auf Eins gesetzt.

Jeder der am Übertragungsmedium 1 angeschlossenen Einheiten 2, 3, 4, 5 und 6 verfügt über ein Exemplar des Sendemoduls 40 und ein Exemplar des Empfangsmoduls 41, wobei
5 das Sendemodul 40 und das Empfangsmodul 41 vorteilhafterweise jeweils als Sender-Empfänger-Modul implementiert wird.

In der Fig. 5 sind die beiden am Übertragungsmedium 1 angeschlossenen Einheiten 2 und 4 etwas detaillierter
10 dargestellt.

Die Einheit 2 und die Einheit 4 weisen je eine Schnittstelleneinrichtung 50 auf, welche vorteilhafterweise über einen Ein-/Ausgabe-Pufferspeicher 51 verfügt. Die
15 Schnittstelleneinrichtung 50 ermöglicht eine bidirektionale Datenkommunikation zwischen den beiden Einheiten 2 und 4 über das Übertragungsmedium 1. Eine vorteilhafte Implementierung der Einheit 2 wie auch der Einheit 4 weist ausserdem wenigstens einen Mikroprozessor 52, ein Programm 53 und einen
20 zusätzlichen Speicherbereich 54 für den die Informationseinheiten $Z(0)$, $Z(1)$, $Z(2)$ und $Z(3)$ und das Paritätsdatenwort D enthaltenden Datenstrom. Das auf den Mikroprozessor 52 abgestimmte Programm 53 ist mit Vorteil so ausgelegt, dass die beiden Einheiten 2 und 4 für die über das
25 Übertragungsmedium 1 ablaufende Datenkommunikation sowohl als Sender als auch als Empfänger funktionsfähig sind.

In der beispielsweise als Sender eingesetzten Einheit 2 wird der Mikroprozessor 52 durch das Programm 53 derart gesteuert,
30 dass ein zusätzlichen Paritäts-Datenworts D aus den vier Informationseinheiten $Z(0)$, $Z(1)$, $Z(2)$ und $Z(3)$ derart generiert wird, dass in einem aus den vier je eine gewisse Wortlänge aufweisenden Informationseinheiten $Z(0)$, $Z(1)$, $Z(2)$ und $Z(3)$ und dem zusätzlichen Paritäts-Datenwort D gebildeten
35 Datenblock eine vorbestimmte Parität hergestellt wird, wobei zur Berechnung der Parität jeweils bei im zu sendenden Datenstrom benachbarten Informationseinheiten bzw. Daten-

worten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten ausgewählt werden.

In der beispielsweise als Empfänger eingesetzten Einheit 4
5 wird der Mikroprozessor 52 durch das Programm 53 derart gesteuert, dass im empfangenen Datenstrom die Parität über einen aus den Informationseinheiten $Z(0)$, $Z(1)$, $Z(2)$ und $Z(3)$ und dem Paritäts-Datenwort D gebildeten Datenblock und einem zusätzlichen Datenwort T hergestellt wird. Der Wert des
10 zusätzlichen Datenworts T wird im Programm 53 zur Detektierung von Übertragungsfehlern herangezogen.

Es versteht sich von selbst, dass bei Bedarf, anstelle des Mikroprozessors 52 und des Programms 53 grundsätzlich auch
15 eine entsprechend ausgelegte elektronische Schaltung eingesetzt werden könnte.

Wie schon im Zusammenhang mit der Fig. 2 bzw. Fig. 2a erwähnt, umfasst der Befehlssatz eines Mikroprozessors in der
20 Regel einen Befehl, durch den die beiden Hälften eines Registers oder eines beliebigen, adressierbaren Datenworts vertauscht werden. Der besagte - in gewissen Befehlssätzen auch als SWAP bezeichnete - Befehl zum Vertauschen der beiden Hälften eines Datenworts vertauscht also beispielsweise in
25 einem Acht-Bit-Datenwort das niederwertigste Bit mit dem vierthöchstwertigen, das zweite Bit mit dem dritthöchstwertigen und so weiter.

Fig. 6 zeigt das Prinzip einer vorteilhaften Implementierung
30 der erfindungsgemässen Generierung des Paritätsdatenworts D . Dazu ist ein Auszug des Programms 53 skizziert. Die erste Informationseinheit $Z(0)$ ist in einem Register A des Mikroprozessors 52 abgespeichert, während die zweite Informationseinheit $Z(1)$ im Speicherbereich 54 für den
35 Mikroprozessor 52 verfügbar ist. In einer mit $\text{swap}(Z(1))$ symbolisierte Operation des Mikroprozessors 52 wird der Inhalt der zweiten Informationseinheit $Z(1)$ in ein Register B des Mikroprozessors 52 überführt, wobei dabei die niederwertige

Hälfte und die höherwertige Hälfte der zweiten Informationseinheit Z(1) vertauscht werden. Darauf werden in einer mit $A := A \text{ XOR } B$ symbolisierten Operation des Mikroprozessors 52 die Inhalte der beiden Register A und B derart miteinander verglichen, dass in Register A das Resultat einer so genannten Exklusiv-Oder-Verknüpfung der beiden Register A und B abgespeichert wird. Nachher, in der Fig. 6 nicht mehr dargestellt, wird der Inhalt des Registers A mit der dritten Informationseinheit Exklusiv-Oder verknüpft und das Resultat wiederum in Register A abgelegt. Schliesslich wird der Inhalt des Registers A noch mit der hälftig vertauschten dritten Informationseinheit Z(3) Exklusiv-Oder verknüpft und das Resultat im Register A abgelegt, womit das Paritätsdatenwort D im Register A verfügbar ist. Bei längeren Datenströmen werden einzelne Programmschritte des gezeigten Programmausschnitts entsprechend wiederholt, wobei also grundsätzlich jede zweite Informationseinheit vor der Exklusiv-Oder-Verknüpfung hälftig zu vertauschen ist.

In weiteren vorteilhaften Varianten der Erfindung werden zur Berechnung der Parität jeweils bei im Datenstrom benachbarten Datenworten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten derart ausgewählt, dass einerseits die Wertigkeiten benachbarter Datenworte unterschiedlich weit auseinander liegen und ein Zyklus zwischen zwei Operationen, bei denen sich eine identische Paarbildung bei der Auswahl der für die Operationen berücksichtigten Bitpositionen ergibt, möglichst lang ist. Eine hohe Sicherheit bei derartigen Varianten ist erreichbar, wenn der Zyklus zwischen zwei Operationen, bei denen sich eine identische Paarbildung bei der Auswahl der für die Operationen berücksichtigten Bitpositionen ergibt, gleich der Anzahl k der Informationseinheiten Z(i) des Datenstroms ist.

Mit Vorteil wird für derartige Varianten die Abfolge der berücksichtigten Wertigkeiten bzw. Bitpositionen in einem ersten Vektor $K^{\{0..n-1\}}$ und ein von der Bitposition abhängiger

Versatz abhängig von der Bit-Position im Paritätsdatenwort D in einem zweiten Vektor $L^{\{0..m-1\}}$ festgehalten. Zur Berechnung der Parität für derartige Varianten wird die oben dargestellte Grundformel G1 durch einen ersten Vektor $K^{\{0..n-1\}}$ und einen zweiten Vektor $L^{\{0..m-1\}}$ in eine allgemeinere Formel G2 überführt:

$$D_a = \left(\sum_{i=0}^{k-1} Z(i)_{K((L(a)+i+k) \bmod n)} \right) \bmod 2 \quad \forall a \in \{0..m-1\}$$

Auch in dieser allgemeineren Formel G2 bedeuten:

m die Wortlänge des Paritätsdatenwortes D

n die Wortlänge der Informationseinheiten $Z(i)$

k die Anzahl Informationseinheiten

D_a das berechnete Bit an der Stelle a im Paritätsdatenwort D

i die Position der Informationseinheit in der Folge

beginnend mit $Z(0)$ bis

$Z(k-1)$

$Z(i)_j$ das Bit and der Stelle j einer Informationseinheit $Z(i)$

mod die mathematische Modulo-Funktion, also der Rest der ganzzahligen Division

In der Fig. 7 zeigt ein Linienzug 60 den Ablaufweg der bei der Berechnung des niederwertigsten Bits des Paritätsdatenworts D durchgeführten Verknüpfungen. Beispielhaft ist der vorteilhafte Ablaufweg nach der allgemeineren Formel G2 durch den ersten Vektor $K = [0 \ 7 \ 2 \ 1 \ 4 \ 3 \ 6 \ 5]$ und den zweiten Vektor $L = [0 \ 3 \ 2 \ 5 \ 4 \ 7 \ 6 \ 1]$ bestimmt.

Patentansprüche

1. Verfahren zur seriellen, asynchronen Datenübertragung eines Datenstroms von einem Sendemodul (2) zu einem
5 Empfangsmodul (4), wobei der Datenstrom mehrere Datenworte ($Z(0)$, $Z(1)$, $Z(2)$, $Z(3)$) einer konstanten Wortlänge n aufweist und zeichenweise übertragen wird, gekennzeichnet durch die Verfahrensschritte:

- Generieren eines zusätzlichen Paritäts-Datenworts D mit
10 einer Wortlänge m aus einer vorbestimmten Anzahl k Datenworte ($Z(0)$, $Z(1)$, $Z(2)$, $Z(3)$) des Datenstroms im Sendemodul (2) derart, dass in einem aus den k Datenworten ($Z(0)$, $Z(1)$, $Z(2)$, $Z(3)$) der Länge n und dem zusätzlichen Paritäts-Datenwort D der Länge m gebildeten Datenblock eine vorbestimmte Parität
15 hergestellt wird, wobei zur Berechnung der Parität jeweils bei im Datenstrom benachbarten Datenworten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten ausgewählt werden;
- Generieren einer Querparität ($Q(0)$; $Q(1)$; $Q(2)$; $Q(3)$)
20 für ein aus dem Datenstrom gewonnenes Datenwort ($Z(0)$; $Z(1)$; $Z(2)$; $Z(3)$); und
- Senden der k Datenworte ($Z(0)$, $Z(1)$, $Z(2)$, $Z(3)$) und des Paritäts-Datenwortes D zeichenweise, wobei zu jedem Datenwort ($Z(0)$; $Z(1)$; $Z(2)$; $Z(3)$) und zum Paritäts-
25 Datenwort D ein zugehöriges Querparitätsbit ($Q(0)$; $Q(1)$; $Q(2)$; $Q(3)$; P) gesendet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Berechnung der Parität jeweils bei im Datenstrom
30 benachbarten Datenworten, die niederwertige Hälfte des zeitlich früher auszusendenden Datenwortes mit der höherwertigen Hälfte des zeitlich später auszusendenden Datenwortes bitweise verknüpft wird.

35 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Berechnung der Parität jeweils bei im Datenstrom benachbarten Datenworten, die höherwertige Hälfte des zeitlich früher auszusendenden Datenwortes mit der

niederwertigen Hälfte des zeitlich später auszusendenden Datenwortes bitweise verknüpft wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
5 die Wortlänge m des Paritäts-Datenworts gleich der Wortlänge n der Datenworte des Datenstroms ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass, mit einer Laufvariablen i von 0 bis $n-1$ und einer
10 ganzzahligen Konstante a aus einem Wertebereich von 1 bis $n-1$, zur Generierung des Paritäts-Datenworts jeweils bei im Datenstrom benachbarten Datenworten D_k und D_{k+1} das Bit $D_{k(i \bmod n)}$ und das Bit $D_{(k+1)((i+a) \bmod n)}$ berücksichtigt wird.
- 15 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Berechnung der Parität jeweils bei im Datenstrom benachbarten Datenworten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten derart ausgewählt werden, dass die Wertigkeiten benachbarter Datenworte unterschiedlich weit
20 auseinanderliegen und ein Zyklus zwischen zwei Operationen, bei denen sich eine identische Paarbildung bei der Auswahl der für die Operationen berücksichtigten Bitpositionen ergibt, gleich der Anzahl k Datenworte des Datenstroms ist.
- 25 7. Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes, mit einem Sendemodul (2) und einem Empfangsmodul (4) und einer mit dem Sendemodul (2) und dem Empfangsmodul (4) verbundenen Datenleitung (1) zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis
30 5, dadurch gekennzeichnet,
dass das Sendemodul (2) Mittel aufweist,
- zum Generieren eines zusätzlichen Paritäts-Datenworts mit einer Wortlänge m aus einer vorbestimmten Anzahl k Datenworte des Datenstroms im Sendemodul derart, dass in
35 einem aus den k Datenworten der Länge n und dem zusätzlichen Paritäts-Datenwort der Länge m gebildeten Datenblock eine vorbestimmte Parität hergestellt wird, wobei zur Berechnung der Parität jeweils bei im Datenstrom benachbarten

Datenworten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten ausgewählt werden;

- zum Generieren einer Querparität Q für ein aus dem Datenstrom gewonnenes Datenwort; und

- 5 - zum Senden der k Datenworte und des Paritäts-Datenwortes zeichenweise, wobei zu jedem Datenwort und zum Paritäts-Datenwort ein zugehöriges Querparitätsbit gesendet wird.

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet,
10 dass das Empfangsmodul (4) Mittel aufweist,
- zum Generieren eines zusätzlichen Paritäts-Datenworts mit einer Wortlänge m aus einer vorbestimmten Anzahl k Datenworte des Datenstroms im Empfangsmodul derart, dass in einem aus den k Datenworten der Länge n und dem zusätzlichen
15 Paritäts-Datenwort der Länge m gebildeten Datenblock eine vorbestimmte Parität hergestellt wird, wobei zur Berechnung der Parität jeweils bei im Datenstrom benachbarten Datenworten verschiedene Bitpositionen und damit unterschiedliche Wertigkeiten ausgewählt werden.

20

9. Anordnung nach einem der Ansprüche 7 oder 8, gekennzeichnet durch ein das Sendemodul aufweisendes Regel-/oder Steuergerät und ein das Empfangsmodul aufweisendes Ein-/Ausgabemodul.

25

10. Anordnung nach einem der Ansprüche 7 oder 8, gekennzeichnet durch ein das Sendemodul aufweisendes Ein-/Ausgabemodul und ein das Empfangsmodul aufweisendes Regel-/oder Steuergerät.

30

11. Anordnung nach einem der Ansprüche 7 oder 8, gekennzeichnet durch ein das Sendemodul aufweisendes Schnittstellenmodul.

- 35 12. Anordnung nach einem der Ansprüche 7 oder 8, gekennzeichnet durch ein das Empfangsmodul aufweisendes Schnittstellenmodul.

FIG 1




FIG 2




FIG 2A




FIG 3




FIG 4




FIG 5




FIG 6





FIG 7



INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2007/058041

A. CLASSIFICATION OF SUBJECT MATTER

INV. G05B19/418 H03M13/11 G06F11/10

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G05B H03M G06F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 3 831 144 A (EN J) 20 August 1974 (1974-08-20)	1-3
Y	figures 1-3 columns 1-3; claim 7	4,6-12
Y	PINAKI MAZUMDER: "AN ON-CHIP ECC CIRCUIT FOR CORRECTING SOFT ERRORS IN DRAM'S WITH TRENCH CAPACITORS" IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 27, no. 11, 1 November 1992 (1992-11-01), pages 1623-1633, XP000320792 ISSN: 0018-9200 page 1625 - page 1626	4

-/--

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier document but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

"&" document member of the same patent family

Date of the actual completion of the international search

1 October 2007

Date of mailing of the international search report

09/10/2007

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Schriefl, Josef

INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2007/058041

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	US 4 435 807 A (SCOTT EDWARD W [US] ET AL) 6 March 1984 (1984-03-06) abstract figure 14 column 8, lines 35-49 -----	6
Y	US 2005/116835 A1 (GREHANT BERNARD [FR]) 2 June 2005 (2005-06-02) abstract figure 14 column 8, lines 35-49 figure 1 paragraphs [0001], [0040] - [0049] -----	7-12
Y	EP 1 211 582 A1 (SIEMENS BUILDING TECH AG [CH]) 5 June 2002 (2002-06-05) cited in the application figure 1 paragraph [0002] -----	7-12
A	US 4 796 260 A (SCHILLING DONALD L [US] ET AL) 3 January 1989 (1989-01-03) the whole document -----	1-12
A	US 2005/166130 A1 (COENE WILLEM M J [NL] ET AL) 28 July 2005 (2005-07-28) the whole document -----	1-12

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/EP2007/058041

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
US 3831144	A	20-08-1974	NONE	
US 4435807	A	06-03-1984	NONE	
US 2005116835	A1	02-06-2005	AU 2003212575 A1 CN 1643523 A EP 1488347 A2 ES 2229967 T1 FR 2837966 A1 WO 03083803 A2 JP 2005522077 T	13-10-2003 20-07-2005 22-12-2004 01-05-2005 03-10-2003 09-10-2003 21-07-2005
EP 1211582	A1	05-06-2002	AT 241162 T DE 50002284 D1	15-06-2003 26-06-2003
US 4796260	A	03-01-1989	NONE	
US 2005166130	A1	28-07-2005	AU 2003226594 A1 CN 1647390 A WO 03088501 A2 JP 2005523601 T US 2007011551 A1	27-10-2003 27-07-2005 23-10-2003 04-08-2005 11-01-2007

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/EP2007/058041

A. KLASIFIZIERUNG DES ANMELDUNGSGEGENSTANDES INV. G05B19/418 H03M13/11 G06F11/10		
Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC		
B. RECHERCHIERTE GEBIETE Recherchierte Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) G05B H03M G06F		
Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen		
Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) EPO-Internal		
C. ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 3 831 144 A (EN J) 20. August 1974 (1974-08-20)	1-3
Y	Abbildungen 1-3 Spalten 1-3; Anspruch 7	4, 6-12
Y	PINAKI MAZUMDER: "AN ON-CHIP ECC CIRCUIT FOR CORRECTING SOFT ERRORS IN DRAM'S WITH TRENCH CAPACITORS" IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, Bd. 27, Nr. 11, 1. November 1992 (1992-11-01), Seiten 1623-1633, XP000320792 ISSN: 0018-9200 Seite 1625 - Seite 1626	4
-/--		
☒ Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen ☒ Siehe Anhang Patentfamilie		
* Besondere Kategorien von angegebenen Veröffentlichungen : *A* Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist *E* älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist *L* Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) *O* Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht *P* Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist *T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist *X* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden *Y* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist *&* Veröffentlichung, die Mitglied derselben Patentfamilie ist		
Datum des Abschlusses der internationalen Recherche 1. Oktober 2007		Absendedatum des internationalen Recherchenberichts 09/10/2007
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016		Bevollmächtigter Bediensteter Schriefl, Josef

Formblatt PCT/EP2007/058041

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen
PCT/EP2007/058041

C. (Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Y	US 4 435 807 A (SCOTT EDWARD W [US] ET AL) 6. März 1984 (1984-03-06) Zusammenfassung Abbildung 14 Spalte 8, Zeilen 35-49 -----	6
Y	US 2005/116835 A1 (GREHANT BERNARD [FR]) 2. Juni 2005 (2005-06-02) Zusammenfassung Abbildung 14 Spalte 8, Zeilen 35-49 Abbildung 1 Absätze [0001], [0040] - [0049] -----	7-12
Y	EP 1 211 582 A1 (SIEMENS BUILDING TECH AG [CH]) 5. Juni 2002 (2002-06-05) in der Anmeldung erwähnt Abbildung 1 Absatz [0002] -----	7-12
A	US 4 796 260 A (SCHILLING DONALD L [US] ET AL) 3. Januar 1989 (1989-01-03) das ganze Dokument -----	1-12
A	US 2005/166130 A1 (COENE WILLEM M J [NL] ET AL) 28. Juli 2005 (2005-07-28) das ganze Dokument -----	1-12

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/EP2007/058041

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 3831144	A	20-08-1974	KEINE		
US 4435807	A	06-03-1984	KEINE		
US 2005116835	A1	02-06-2005	AU	2003212575 A1	13-10-2003
			CN	1643523 A	20-07-2005
			EP	1488347 A2	22-12-2004
			ES	2229967 T1	01-05-2005
			FR	2837966 A1	03-10-2003
			WO	03083803 A2	09-10-2003
			JP	2005522077 T	21-07-2005
EP 1211582	A1	05-06-2002	AT	241162 T	15-06-2003
			DE	50002284 D1	26-06-2003
US 4796260	A	03-01-1989	KEINE		
US 2005166130	A1	28-07-2005	AU	2003226594 A1	27-10-2003
			CN	1647390 A	27-07-2005
			WO	03088501 A2	23-10-2003
			JP	2005523601 T	04-08-2005
			US	2007011551 A1	11-01-2007