(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。Int. Cl.[6]
G11B 5/02

(45) 공고일자 2003년08월30일
(11) 등록번호 10-0378836
(24) 등록일자 2003년03월22일

(21) 출원번호 10-1995-0047043
(22) 출원일자 1995년12월06일

(65) 공개번호 특1996-0025328
(43) 공개일자 1996년07월20일

(30) 우선권주장 94-330385 1994년12월07일 일본(JP)

(73) 특허권자 소니 가부시끼 가이샤
일본국 도쿄도 시나가와쿠 키타시나가와 6쵸메 7반 35고

(72) 발명자 오모리다까시
일본국도꾜도시나가와구기다시나가와6죠메7방35고소니가부시끼가이샤내

(74) 대리인 신관호

심사관 : 장현숙

(54) 고속전송으로전송된기록데이터로작동가능한자기헤드구동회로및자기헤드구동회로를사용하는광자기기록장치

요약

기록매체의 일면에는 광선이 조사되고 기록매체의 광선이 조사되는 자리의 다른면에는 자계가 가해지는 광자기기록장치에 있어서, 고속기록시 기록신호의 전송신호는 빠르고 기록신호의 반전간격은 짧기 때문에, 자기헤드로 하여금 자기헤드의 단자전압이 소정의 전원전압으로 충분히 떨어지기 전에 턴온되는 것을 방지 하도록 하기위해 자기헤드를 제어하기 위한 제어펄스의 발생은 제어된다.

대표도

도 1

명세서

도면의 간단한 설명

제 1도는 자기변조시스템에 있어서 광자기기록매체에 대한 광학헤드 및 자기헤드의 배열을 나타내는 개략도
제 2도(A)는 자기변조시스템에 있어서 기록신호의 파형도
제 2도(B)는 자기변조시스템에 있어서 자기헤드를 통해 흐르는 전류의 파형도
제 2도(C)는 자기변조시스템에 있어서 자기헤드의 자계의 파형도
제 3도는 자기헤드를 위한 구동시스템의 블록다이아그램
제 4도는 제 3도에 나타낸 자기헤드 구동회로의 상세블록다이아그램
제 5도는 제 4도에 나타낸 제어신호생성부의 상세블록다이아그램
제 6도(A)는 기록신호인 Sig0신호의 파형도
제 6도(B)는 클럭신호의 파형도
제 6도(C)는 제 5도의 플립-플롭(FF_1)의 출력신호의 파형도

제 6도(D)는 제 5도의 AND게이트(A_1)의 출력신호의 파형도
제 6도(E)는 제 5도의 플립-플롭(FF_2)의 출력신호의 파형도
제 6도(F)는 제 5도의 AND게이트(A_2)의 출력신호의 파형도
제 6도(G)는 제 5도의 지연회로(DL_1)의 출력클럭신호의 파형도
제 6도(H)는 제 5도의 지연회로(DL_2)의 출력클럭신호의 파형도
제 6도(I)는 제 5도의 AND게이트(A_3)의 출력신호의 파형도
제 6도(J)는 출력신호(Sig1)의 파형도
제 6도(K)는 출력신호(Sig2)의 파형도
제 6도(L)는 출력신호(Sig3)의 파형도
제 6도(M)는 출력신호(Sig4)의 파형도
제 6도(N)는 출력신호(Sig5)의 파형도
제 6도(O)는 출력신호(Sig6)의 파형도
제 7도는 자기반전에 의거한 등가회로를 나타내는 회로도
제 8도(A)는 기록이 정상클럭속도에서 수행될 때 Sig1신호의 파형도
제 8도(B)는 기록이 정상클럭속도에서 수행될 때 Sig3신호의 파형도
제 8도(C)는 기록이 정상클럭속도에서 수행될 때 Sig5신호의 파형도
제 8도(D)는 기록이 정상클럭속도에서 수행될 때 자기헤드를 통해 흐르는 전류(Ih)의 파형도
제 8도(E)는 기록이 정상클럭속도에서 수행될 때 헤드단자전압(Vh)의 파형도
제 9도(A)는 기록이 두배의 클럭속도에서 수행될 때 Sig1신호의 파형도
제 9도(B)는 기록이 두배의 클럭속도에서 수행될 때 Sig3신호의 파형도
제 9도(C)는 기록이 두배의 클럭속도에서 수행될 때 Sig5신호의 파형도
제 9도(D)는 기록이 두배의 클럭속도에서 수행될 때 자기헤드를 통해 흐르는 전류(Ih)의 파형도
제 9도(E)는 기록이 두배의 클럭속도에서 수행될 때 헤드단자전압(Vh)의 파형도
제 10도(A)는 기록이 세배의 클럭속도에서 수행될 때 Sig1신호의 파형도
제 10도(B)는 기록이 세배의 클럭속도에서 수행될 때 Sig3신호의 파형도
제 10도(C)는 기록이 세배의 클럭속도에서 수행될 때 Sig5신호의 파형도
제 10도(D)는 기록이 세배의 클럭속도에서 수행될 때 헤드단자전압(Vh)의 파형도
제 11도는 본 발명의 기록 및 재생장치의 구조를 나타내는 블록다이아그램
제 12도는 본 발명의 자기헤드 구동회로의 일실시예를 나타내는 블록다이아그램
제 13도는 본 발명의 자기헤드 구동회로의 제어신호 발생회로를 나타내는 상세 블록다이아그램
제 14도(A)는 제 13도의 구조에 있어서 기록신호인 Sig0신호의 파형도
제 14도(B)는 제 13도의 구조에 있어서 클럭신호의 파형도
제 14도(C)는 제 13도의 구조에 있어서 플립-플롭(FF_1)의 출력신호의 파형도
제 14도(D)는 제 13도의 구조에 있어서 배타OR게이트(EX_1)의 출력신호의 파 형도
제 14도(E)는 제 13도의 구조에 있어서 플립-플롭(FF_2)의 출력신호의 파형도
제 14도(F)는 제 13도의 구조에 있어서 배타OR게이트(EX_2)의 출력신호의 파형도
제 14도(G)는 제 13도의 구조에 있어서 인버터(IV_{12})의 출력클럭신호의 파형도
제 14도(H)는 제 13도의 AND게이트(A_{11})의 출력클럭신호의 파형도
제 14도(I)는 제 13도의 AND게이트(A_{12})의 출력신호의 파형도
제 14도(J)는 출력신호(Sig1)의 파형도
제 14도(K)는 출력신호(Sig2)의 파형도
제 14도(L)는 출력신호(Sig3)의 파형도
제 14도(M)는 출력신호(Sig4)의 파형도
제 14도(N)는 출력신호(Sig5)의 파형도
제 14도(O)는 출력신호(Sig6)의 파형도
제 15도(A)는 EFM신호가 3T동안 'H'레벨을 나타낼 때 Sig1신호와 Sig3신호와 Sig5신호의 파형들에 대한 파형도
제 15도(B)는 EFM신호가 4T동안 'H'레벨을 나타낼 때 Sisg1신호와 Sig3신호와 Sig5신호의 파형들에 대한 파형도
제 15도(C)는 EFM신호가 5T동안 'H'레벨을 나타낼 때 Sig1신호와 Sig3신호와 Sig5신호의 파형들에 대한 파형도
제 15도(D)는 EFM신호가 11T동안 'H'레벨을 나타낼 때 Sig1신호와 Sis3신호와 Sig5신호의 파형들에 대한 파형도
제 16도(A)는 제 13도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 Sig1신호의 파형도
제 16도(B)는 제 13도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 Sig3신호의 파형도
제 16도(C)는 제 13도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 Sig5신호의 파형도
제 16도(D)는 제 13도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 자기헤드를 통해 흐르는 전류(Ih)의 파형도
제 16도(E)는 제 13도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 헤드단자전압(Vh)의 파형도
제 17도는 본 발명의 제 2실시예의 자기헤드 구동회로의 제어신호 발생회로의 상세블록다이아그램
제 18도(A)는 제 17도의 구조에 있어서 기록신호인 Sig0신호의 파형도
제 18도(B)는 제 17도의 구조에 있어서 클럭신호의 파형도
제 18도(C)는 제 17도의 구조에 있어서 플립-플롭(FF_{11})의 출력신호의 파형도

제 18도(D)는 제 17도의 구조에 있어서 배타OR게이트(EX $_1$)의 출력신호의 파형도
제 18도(E)는 제 17도의 구조에 있어서 플립-플롭(FF $_{12}$)의 출력신호의 파형도
제 18도(F)는 제 17도의 구조에 있어서 NOR게이트(NR $_1$)의 출력신호의 파형도
제 18도(G)는 제 17도의 구조에 있어서 플립-플롭(FF $_{13}$)의 출력클럭신호의 파형도
제 18도(H)는 제 17도의 구조에 있어서 인버터(IV $_{12}$)의 출력클럭신호의 파형도
제 18도(I)는 제 17도의 구조에 있어서 AND게이트(A $_{11}$)의 출력클럭신호의 파형도
제 18도(J)는 제 17도의 구조에 있어서 AND게이트(A $_{12}$)의 출력신호의 파형도
제 18도(K)는 출력신호(Sig1)의 파형도
제 18도(L)는 출력신호(Sig2)의 파형도
제 18도(M)는 출력신호(Sig3)의 파형도
제 18도(N)는 출력신호(Sig4)의 파형도
제 18도(O)는 출력신호(Sig5)의 파형도
제 18도(P)는 출력신호(Sig6)의 파형도
제 19도(A)는 제 17도에 나타낸 구조에 있어서 EFM신호가 3T동안 'H'레벨을 나타낼 때 Sig1신호와 Si ㅎ3신호와 Sig5신호의 파형들에 대한 파형도
제 19도(B)는 제 17도에 나타낸 구조에 있어서 EFM신호가 4T동안 'H'레벨을 나타낼 때 Sig1신호와 Sig3신호와 Sig5신호의 파형들에 대한 파형도
제 19도(C)는 제 17도에 나타낸 구조에 있어서 EFM신호가 5T동안 'H'레벨을 나타낼 때 Sig1신호와 Sig3신호와 Sig5신호의 파형들에 대한 파형도
제 19도(D)는 제 17도에 나타낸 구조에 있어서 EFM신호가 11T동안 'H'레벨을 나타낼 때 Sig1신호와 Sig3신호와 Sig5신호의 파형들에 대한 파형도
제 20도(A)는 제 17도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 Sig1신호의 파형도
제 20도(B)는 제 17도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 Sig3신호의 파형도
제 20도(C)는 제 17도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 Sig5신호의 파형도
제 20도(D)는 제 17도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 자기헤드를 통해 흐르는 전류(Ih)의 파형도
제 20도(E)는 제 17도의 구조에 있어서 기록이 세배의 클럭속도에서 수행될 때 헤드단자전압(Vh)의 파형도
제 21도는 본 발명의 제 3실시예의 자기헤드 구동회로의 제어신호 발생회로에 대한 상세블록다이아그램
* 도면의 주요부분에 대한 부호의 설명
91. 디스크 91a. 수직자화막
92. 광학헤드 93. 자기헤드
93a. 코일 23. 단자
14. 엔코더 15P. 제어신호 발생회로
15Pa. 논리회로 Sig0. EFM신호
Sig1~6. 제어회로 16. 자기헤드 구동회로
6. 자기헤드 6L. 자기헤드코일
20. 클럭발생부 21. 클럭주파수변동부
22. 스위치 CK. 클럭신호
SW $_1$~SW $_6$. 스위칭소자 D $_1$,D $_2$. 다이오드
IV $_1$~IV $_7$. 인버터 A $_1$~A $_7$. AND게이트
FF $_1$,FF $_2$. 플립플롭 50~57. 단자
DL $_1$,DL $_2$. 지연회로 CK $_{D1}$,CK $_{D2}$. 지연클럭신호
t $_1$,t $_2$,t $_3$. 시간 h $_1$,h $_2$. 헤드단자
15a. 정상속도논리회로 15b. 고속논리회로
15c. 스위치 IV $_{11}$~IV $_{13}$. 인버터
EX $_1$. 배타OR게이트 FF $_{11}$~FF $_{13}$. 플립플롭
NR $_1$. NOR게이트 A $_{11}$~A $_{16}$. AND게이트
60~67. 단자 t $_A$. 상승시간
1. 광자기디스크 2. 스핀들모터
3. 광학헤드 3a. 대물렌즈
4. 2축장치 5. 쓰레드
7. RF증폭기 8. 디코더
9. 어드레스디코더 10. 서보회로
11. 시스템제어기 12,13. 단자
15. 제어신호 발생회로 Sel. 절환제어신호

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 광자기기록방법을 채용하는 기록장치에 관한 것이다.
최근에 들어 광자기디스크는 음악 및 데이터기록장치로써 실용적으로 사용되어 왔으며, 사용자에 의해 음악 또는 데이터가 재생은 물론 기록도 가능한 시스템이 알려져 있다.
광자기디스크에 대한 광자기기록방법으로써 자기변조방식이 널리 채용되고 있다.
제 1도에 나타낸 바와같이, 자기변조방식이 채용된 경우에 있어서, 그들 사이에 디스크(91)를 놓는 방식으로 디스크(91)용 기록헤드가 구성되어 있어 광학헤 드(92)는 자기헤드(93)와 마주하게 된다. 디스크(91)는 그 상단에 수직자화막(91a)을 갖는다. 광학헤드(92)는 대물렌즈(94)를 포함한다.
기록작동시, 레이져빔은 광학헤드(92)로부터 수직자화막(91a)상에 조사되어 디스크(91)상의 기록부의 온도를 큐리(Curie)온도보다 높은 온도(약 180℃)로 상승시킨다.
거기에 또한, N극 혹은 S극의 자계가 자기헤드(93)로부터 수직자화막(91a)으로 공급되어, 그 결과 자기패턴은 수직자화막(91a)에 기록된다. 따라서, 디스크(91)상으로의 데이터기록은 기록될 데이터에 따라서 자기헤드(93)가 N극 또는 S극의 자계를 발생하게 되면 실현된다.
기록이 자계변조방식에 따라서 수행될 때, 기록신호가 제 2도(A)에 나타낸 바와 같은 직각파형을 갖는다면, 자기헤드(93)의 코일(93a)을 흐르는 전류는 제 2도(B)에 보는 바와같이 시정수를 갖는 적분파형을 갖는다. 한편, 제 2도(C)에 나타낸 바와같이, 자기헤드(93)에 의해 발생된 자계는 전류파형도와 실질적으로 동일한 적분파형을 갖는다. 제 2도(B)에서 참고문자 Id는 구동전류를 표시하고, Hd는 구동전류(Id)에 상응하는 자계밀도라는 것을 주목해야 한다.
일반적으로, 광학헤드 및 자기헤드가 이러한 방식으로 사용되는 광자기기록시스템에 있어서, 자기헤드는 트랙킹방향으로의 광학헤드의 렌즈의 이동범위에 충분한 자계를 가해야만 한다.
거의 모든 장치에 있어서, 트랙방향으로의 렌즈의 이동범위는 직경 0.6 1mm의 영역에 있다. 한편, 광학헤드와 대향관계로 배치된 자기헤드는 E자형의 코아를 포함한다. E자형코아는 그 중심부에 코일로 감겨진 직사각형의 평행6면체 센터폴(center pole)을 가지며, 그 마주하는 끝단에는 자계의 사이드경로(side path)로써 기능하는 한쌍의 직사각형의 평행6면체 사이드요크(side yokes)를 가지고 있다.
센터폴(senter poie)의 단면영역은 최대효율을 보증하기 위하여 트랙킹방향으로의 렌즈의 이동범위인 직경 0.6 1mm에 상응하도록 설정된다. 또한 센터폴상의 권선(winding)의 고효율을 보증하기 위해서, 센터폴의 권선부의 단면은 실질적으로 정방형으로 설정된다.
상기 설명된 조건하에 권선저항을 감소시키고 충분한 회전수를 보증하기 위해서, 될수 있으면 직경 50 100㎛의 권선이 30 40회의 권선수로 감겨지는 것을 주목해야 한다. 또한, 여기서 페라이트(ferrite)가 코아재료로서 사용되며, 코일은 대략 4 6μH의 인덕턴스(L)와 0.5 1Ω의 저항값을 갖는다.
그러한 값은 다른 파라미터가 변하더라도 실질적으로 고정된다. 따라서, 자기 헤드용 구동회로는 L=5μH로 최적화함으로써 실제적인 사용에 있어 충분한 특성을 얻을 수 있다.
최근, 그러한 광자기디스크기록장치가 음악데이터용으로 적용된 시스템이 실제적으로 사용되어 왔다.
자기헤드를 구동시키는 기록데이터는 EFM변조(Eight-Fourteen(8-14)변조)가 수행되며, 그러한 EFM데이터는 최소3T 최대11T의 펄스반전간격범위를 나타내는 펄스 신호이다. EFM신호의 전송속도는 T=230nsec의 속도로 설정되며, 이러한 전송속 도의 EFM신호를 기초로 하여 자기헤드의 자기기록작동은 최적화된다.
전송속도가 음악데이터를 위해 충분히 높은속도에 있더라도, 고속의 전송속도는 예를들어, 컴퓨터용 데이터 혹은 이동화상데이터의 기록 및 재생을 위해 요구되었다.
(음악적용을 위한) 정상적인 전송속도와 (컴퓨터데이터등을 위한) 고속의 전송속도를 스위칭가능하게 사용할 수 있는 자기헤드 구동시스템의 회로구조는 제 3도에 나타나 있다.
제 3도를 참고로 하면, 오디오데이터등의 데이터는 단자(23)에서 엔코더(14)로 공급된다. 엔코더(14)에서, 데이터는 CTRC(Cross Interleaved Reed Solomon Code)부호화와, EFM변조 및 몇몇 다른 필수처리를 거쳐 EFM신호를 형성한다.
EFM신호는 제어신호 발생회로(15P)로 공급된다. 제4신호 발생회로(15P)는 논리회로(15Pa)를 포함하고 있으며, EFM신호(Sig0)를 기초로 하여 제어신호(Sig1 Sig6)를 발생시켜 자기헤드 구동회로(16)에 출력한다. 자기헤드 구동회로(16)는 제 3도에 나타내지는 않았지만 자기헤드(6)로부터 디스크에 자계가 공급되도록, 제어신호(Sig1 Sig6)에 응하여 전류를 자기헤드(6)의 코일(6L)로 흐르게 한다.
클럭발생부(20)는 정상적인 전송속도에서 작동을 위한 클럭신호를 발생한다. 클럭주파수변동부(21)는 클럭발생부(20)로부터의 클럭신호의 주파수를 N의 수로 곱하여, 고속의 전송속도에서 작동을 위한 또다른 클럭신호를 발생한다.
클럭발생부(20)로부터의 정상적인 속도용 클럭신호나 클럭주파수변동부(21)로부터 의 고속의 속도용 클럭신호는 모두 스위치(22)의 제어부나 동일소자(도시생략)로부터의 스위칭신호(Sel)에 대한 스위칭작동에 의해 선택된다. 선택된 클럭신호는 처리클럭신호(CK)로써 엔코더(14)와 제어신호 발생회로(15P)에 공급된다.
특히, 스위치(22)가 N단자에 접속되면, 기록작동은 정상전송속도에서 수행되지만, 스위치(22)가 F단자에 접속되면, 기록작동은 예를들어 정상적인 전송속도의 두배와 같은 속도인 고속전송속도에서 수행된다.
자기헤드 구동회로(16)는 제 4도에 나타낸 바와같이 구성된다.

제 4도를 참고로 하면, 자기헤드 구동회로(16)는 스위칭소자(SW_1 SW_6)를 포함하며, 여기에 제어신호 발생회로(15P)로부터의 제어신호(Sig1 Sig6)가 각각 스위칭제어 신호로써 입력된다.
자기헤드(6)의 코일(6L)에 접속된 헤드단자(h_1)는 스위칭소자(SW_1)를 통해서는 양극dc전원(16a)에 접속되고 스위칭소자(SW_5)를 통해서는 접지된다. 또한, 헤드단자(h_1)는 스위칭소자(SW_3)와 다이오드(D_1)를 통해서는 음극dc전원(16b)에 접속된다.
자기헤드(6)의 코일(6L)의 다른단에 접속된 또다른 헤드단자(h_2)는 스위칭소자(SW_2)를 통해서는 양극dc전원(16a)에 접속되고, 스위칭소자(SW_6)를 통해서는 접지된다. 또한, 헤드단자(h_2)는 스위칭소자(SW_4)와 다이오드(D_2)를 통해서는 음극dc전원(16b)에 접속된다.
양극dc전원(16a)의 전위(+V)는 예를들어 +5V로 설정되고, 음극dc전원(16b)의 전위(-V)는 예를들어 대략 -45V로 설정된다. 또한, 접지는 0V전위의 전원으로써 사용된다.
제어신호(Sig1 Sig6)를 자기헤드 구동회로(16)로 공급하는 제어신호 발생회로(15P)의 논리회로(15Pa)는 제 5도에 나타낸 바와같이 구성되며, EFM신호(Sig0)와 클럭신호(CK)를 사용하여 제어신호(Sig1 Sig6)를 발생한다.
제 5도를 참고로 하면, EFM신호는 신호(Sig0)로써 단자(50)에 공급된다. 한편, 클럭신호(CK)는 제 3도의 스위치(22)를 통해서 단자(57)로 공급된다.
논리회로(15Pa)는 인버터(IV_1 IV_7)와, 플립플롭(FF_1 FF_2)과 AND게이트(A_1 A_7)및 지연회로(DL_1 DL_2)를 포함하고 있다. 논리회로(15Pa)는 제어신호(Sig1 Sig6)를 출력하기 위한 출력단자(51 56)를 각각 가지고 있다.
논리회로(15Pa)의 작동은 제 6도(A)내지 제 6도(O)를 참고로 하여 설명될 것이다.
제 6도(A)에 보여진 바와 같은 신호(Sig0)(EFM신호)는 단자(50)로부터 공급되고 제 6도(B)에 보여진 바와 같은 클럭신호(CK)는 단자(57)로부터 공급된다고 가정한다.
제 6도(A)에서 참고문자(t_1, t_2 및 t_3)는 각각의 EFM신호의 반전시간을 나타내며, 신호(Sig0)는 t_1 에서 t_2 까지 3T의 반전간격과 t_2 에서 t_3 까지 4T의 또다른 반전간격을 가지고 있다. 신호(Sig0)가 방금 설명된 바와 같을때의 작동은 아래에 설명 될 것이다.
신호(Sig0)는 먼저 단자(51)에서 곧바로 공급된다. 제 6도(J)에 나타낸 바와같이, 신호(Sig0)와 제어신호(Sig1)는 동일신호이다.
또한, 신호(Sig0)는 인버터(IV_1)에 의해 논리적으로 변환되어 제어신호(Sig2)로써 단자(52)에 공급된다. 제어신호(Sig2)는 제 6도(K)에 보여진 바와 같은 제어신호이다.
인버터(IV_2), 플립플롭(FF_1) 및 AND게이트(A_1)는 폴링엣지(falling edge)검출회로로써 기능을 수행하며, 신호(Sig0)는 인버터(IV_2)와 플립플롭(FF_1)의 D단자에 공급된다. 플립플롭(FF_1)은 클럭신호(CK)에 대하여 랫칭(latching)작동을 수행하며 제 6도(C)에 나타낸 바와같은 Q출력을 출력한다. 인버터(IV_2)의 출력은 제 6도(K)의 제어신호(Sig2)의 파형과 똑같은 파형을 나타낸다. AND게이트(A_1)는 플립플롭(FF_1)의 Q출력과 인버터(IV_2)의 출력에 대한 AND작동을 수행하며, 여기서 그 출력은 제 6도(D)에 나타낸 바와 같다. 제 6도(D)에 나타낸 바와같이, AND출력은 신호(Sig0)의 각각의 폴링엣지(falling edge)에 대하여 출력된 폴링엣지검출펄스를 제공한다. 폴링엣지검출펄스는 AND게이트(A_4)로 공급되며 또한 인버터(IV_6)를 통해서 AND게이트(A_5)에 공급된다.
신호(Sig0)는 인버터(IV_4)에 의해 변환되며 AND게이트(A_5)에 공급된다.
한편, 인버터(IV_3)와, 플립플롭(FF_2) 및 AND게이트(A_2)는 라이징엣지(rising edge)검출회로로써 기능하며, 신호(Sig0)는 인버터(IV_1)에 의해 변환된 후 인버터(IV_3)와 플립플롭(FF_2)의 D단자에 공급된다. 플립플롭(FF_2)은 클럭신호(CK)에 대하여 랫칭작동을 수행하여 제 6도(E)에 나타낸 바와같은 Q출력을 제공한다. 인버터(IV_3)의 출력은 제 6도(J)의 제어신호(Sig1)의 파형과 똑같은 파형을 나타낸다. AND게이트(A_2)는 플립플롭(FF_2)의 출력 및 인버터(IV_3)의 출력에 대한 AND작동을 수행하여 제 6도(F)에 나타낸 바와같이 각 신호(Sig0)의 라이징엣지에 대응하여 출력된 라이징엣지검출펄스를 제공한다. 라이징엣지검출펄스는 AND게이트(A6)에 공급되며 또한 인버터(IV_7)를 통해서는 AND게이트(A_7)에도 공급된다.
신호(Sig0)는 인버터(IV_1)에 의해 변환된 후 인버터(IV_5)에 의해 또다시 변환되어 AND게이트(A_7)에 공급된다.
지연회로(DL_1)는 클럭신호(CK)를 지연시켜 제 6도(G)의 지연클럭신호(CK_{D1})를 발생시킨다. 지연회로(DL_2)는 지연클럭신호(CK_{D1})를 지연시켜 제 6도(H)의 또다른 지연클럭신호(CK_{D2})를 발생시킨다. 지연클럭신호(CK_{D1})와 지연클럭신호(CK_{D2})는 AND게이트(A_3)에 공급되어 제 6도(I)에 도시된 기준펄스신호는 AND게이트(A_3)에 의해 발생되게 된다. 기준펄스신호는 AND게이트(A_4, A_5, A_6 및 A_7)로 공급된다.
AND게이트(A_4)는 AND게이트(A_1)로부터의 폴링엣지검출펄스신호와 AND게이트(A_3)로부터의 기준펄스신호를 위한 AND작동을 수행하여 제 6도(L)에 나타낸 바와같은 제어신호(Sig3)를 발생시킨다. 제어신호(Sig3)는 단자(53)로부터 출력된다.
AND게이트(A_6)는 AND게이트(A_2)로부터의 라이징엣지검출펄스신호와 AND게이트(A_3)로부터의 기준펄스신호를 위한 AND작동을 수행하여 제 6도(M)에 나타낸 바와같은 제어신호(Sig4)를 발생시킨다. 제어신호(Sig4)는 단자(54)로부터 출력된다.
AND게이트(A_5)는 인버터(IV_4)의 출력과 인버터(IV_6)의 출력 및 기준펄스신호를 위한 AND작동을 수행하여 제 6도(N)에 나타낸 바와같은 제어신호(Sig5)를 발생시킨다. 제어신호(Sig5)는 단자(55)로부터 출력된다.
AND게이트(A_7)는 인버터(IV_5)의 출력과 인버터(IV_7)의 출력 및 기준펄스신호를 위한 AND작동을 수행하여 제 6도(O)에 나타낸 바와같은 제어신호(Sig6)를 발생시킨다. 제어신호(Sig6)는 단자(56)로부터 출력된다.
상술한 바와같은 방식으로 발생된 제어신호(Sig1 Sig6)는 제 4도의 자기헤드 구동회로(16)의 스위칭소자(SW_1 SW_6)에 제어펄스신호로써 각각 공급된다. 제어신호(Sig1 Sig6)를 기초로 한 자기헤드 구동회로(16)의 작동은 아

래에 기술될 것이다.
작동설명은 그 사이에서 EFM신호가 최소반전간격 3T를 나타내는 시점 t_1 과 t_2 에 결부되어 주어지는 것을 주목해야 한다.
신호는 그 내부에서 EFM신호(=Sig1)가 'L'레벨을 나타내는 기간내에 제어신호 발생회로(15P)로부터 'H'레벨로 출력되는 것이 가능하게 된다. 이러한 신호는 제 6도(L) 및 제 6도(N)에서 명백히 나타나는 바와같은 제어신호(Sig3 및 Sig5)이다. 특히, 자기헤드 구동회로(16)내에서, 스위칭소자(SW_3 및 SW_5)는 주로 주기에 따라서, 코일(6L)로의 전류를 제어하는 작동을 한다.
제 4도의 자기헤드 구동회로(16)는 EFM신호의 반전시 제 7도에 나타낸 바와같은 등가회로로 나타낼 수 있다.
제 7도를 참고로 하면, 제 3도의 스위치(22)는 N단자와 접속되어 있으며 자기헤드 구동시스템은 정상전송속도에서 작동한다고 가정한다. 이러한 예에서 T=230sec이다. 제 8도(A) 내지 제 8도(E)는 제어신호(Sig1, Sig3 및 Sig5)와, 코일(6L)을 통해 흐르는 헤드전류(Ih)와 헤드단자(h_1)의 전압(Vh_1)의 타이밍챠트를 나타낸다.
헤드전류(Ih)의 피크값은 대략 0.5A이며, 헤드단자전압(Vh_1)의 파형도의 +V는 대략 +5V이고 -V는 대략 -45V이다.
헤드전류(Ih) 및 헤드단자전압(Vh_1)의 전이는 제어신호(Sig1)의 라이징엣지의 위치를 시점으로 설명될 것이다.
신호반전의 바로 전상태 즉, 제 6도(J) 내지 제 6도(O)로부터 명백해지는 바와같이 제어신호(Sig1)가 'L'레벨로 변하기 바로전의 'H'레벨의 타이밍에서, 제어신호(Sig2 Sig5)는 'L'레벨을 나타내는 한편 제어신호(Sig6)는 'H'레벨을 나타낸다. 결과적으로, 스위칭소자(SW_1 및 SW_6)는 온-상태를 나타내는 한편 다른 그외의 스위칭소자들은 오프-상태를 나타낸다. 따라서, 자기헤드 구동회로에 있어서, 전류는 +V → 스위칭소자(SW_1) → 헤드단자(h_1) → 코일(6L) → 헤드단자(h_2) → 스위칭소자(SW_6) → 접지의 경로를 따라 흐른다(제 4도참고). 본 예의 경우에 있어서, 대략 0.5A의 전류가 헤드단자($h_1 \rightarrow h_2$)의 방향으로 흐르는 것으로 가정한다.
이후, 시점(t_1)에서, 제어신호(Sig1)는 'L'레벨로 반전되는 한편, 제어신호(Sig2)는 'H'신호로 반전된다. 이러한 시점으로부터 파형은 제 8도(A E)도에 나타낸 바와같이 변화된다. 이것은 제 7도에 나타낸 등가회로를 참고로 하여 아래에 설명될 것이다.
우선, 반전시점(t_1)에서 스위칭소자(SW_1, SW_3 및 SW_5)는 모두 오프되며, 헤드단자(h_1)는 어떠한 전원에도 접속되지 않게 된다. 한편, 스위칭소자(SW_2)는 온이므로(도시생략), 헤드단자(h_2)는 제 7도로부터 알 수 있는 바와같이 +V전압에 고정된다.
전하의 이동은 코일(6L)의 인덕턴스에 의해 발생된 기전력에 의해 지배를 받 으며, 전하를 헤드단자($h_1 \rightarrow h_2$)의 방향으로 흐르게 하여준다. 결과적으로, 작동은 전하가 헤드단자(h_1)로부터 흡수되어 헤드단자(h_2)의 단자로 방전되는 방향으로 수행된다. 헤드단자(h_2)가 +V전압에 고정되어 있으므로, 전하는 +V전압원(양극dc전원(16a))측으로 귀환된다.
헤드단자(h_1)측이 모든 전압원으로부터 접속되지 않기 때문에, 전하를 작은 부동커패시턴스(정전용량)로부터 흡수한다. 따라서, 헤드단자(h_1)의 전압(Vh_1)은 순식간에 떨어진다. 전압강하가 지속됨에 따라, 코일전류(Ih)는 조금씩 감소한다. 따라서, 제 8도(D)의 t_A 기간에서 볼수 있는 작동이 수행된다.
상술한 전압강하는 -V전위까지 도달하며 다이오드(D_1)를 통해 -V전원에 의해 -V 전위에 고정된다. -V전위로 도달된 후부터 스위칭소자(SW_3)가 제어신호(Sig3)에 의해 턴온될 때까지의 기간 즉, 제 8도(E)의 t_B 기간내에서, 전하는 -V전원(음극dc전원(16b))에서 다이오드(D_1)를 통해 헤드단자(h_1)로 이동된다.
그후, 제어신호(Sig3)가 'H'레벨로 변하고 스위칭소자(SW_3)가 턴온되면, 헤드단자(h_1)는 -V전원(음극dc전원(16b))에 단락된다. 결과적으로, 헤드단자(h_1)의 전압(Vh_1)은 제 8도(E)에 나타낸 바와같이 tc기간내에 -V로 고정된다. 상술한 작동에 따라, 헤드전류(Ih)는 제 8도(D)에 나타낸 바와같은 변화를 나타낸다. 코일(6L)을 통해 흐르는 헤드전류(Ih)의 방향이 EFM신호(=Sig1)의 반전에 응하여 변화되는 것이 이해된다.
그후, 제어신호(Sig3)가 스위칭소자(SW_3)를 턴오프하는 'L'레벨로 변화되어 그결과 헤드단자(h_1)가 전원으로부터 비접속되면, 전하는 코일(6L)의 인덕턴스(L)에 의해 발생된 헤드단자($h_2 \rightarrow h_1$)방향으로의 기전력에 의해 헤드단자(h_1)측으로 이동한다.
결과적으로, 헤드단자(h_1)의 전압(Vh_1)은 +V로 신속하게 접근하게 된다. 그후, 헤드전류(Ih)는 점차적으로 감소된다. 그렇지만, 스위칭소자(SW_5)가 제어신호(Sig5)에 의해 턴온되고 헤드단자(h_1)가 접지되기 때문에, 헤드전류(Ih)는 이후 헤드단자(h_1)와 헤드단자(h_2)사이의 전위차에 따라서 변하는 기울기에 의해 다시 증가된다.
특히, 제어신호(Sig1)가 제어신호(Sig3)가 턴오프된 후 'L'레벨에서 남아있는 기간동안, 제어신호(Sig5)는 헤드전류(Ih)가 제 8도(D)에 나타낸 바와같이 실질적으로 고정되게 유지되도록 요구된 타이밍에 공급된다.
제 8도(A E)에 나타낸 바와같이, 상술한 작동에 의해, 주기 3T내에서 전류는 'L'레벨의 EFM신호에 응하여 즉, 제어신호(Sig1)에 응하여 헤드단자($h_2 \rightarrow h_1$)의 방향으로 흐르며, 자계는 전류의 방향에 따라서 자기헤드(6)로부터 발생된다.
또한, 제 6도(J, K, M 및 O)에 나타낸 t_2 에서 t_3 까지의 기간내에서, 전류는 제어신호(Sig1, Sig2, Sig4 및 Sig6)에 의한 작동과 바슷한 작동으로 헤드단자($h_1 \rightarrow h_2$)의 방향으로 흐르며, 이러한 4T의 주기내에서, 자계는 전류의 방향에 따라서 자기헤드(6)로부터 발생된다.
실제적인 사용을 위한 자기헤드의 코일의 인덕턴스(L)가 실질적으로 고정되어 있기 때문에, 상승시간(제 8도(A E)에서 t_A)은 고정된다. 이것은 다음식에 의해 계산된다.
다음에 있어서, 코일의 전하가 방전될 때까지의 시간은 대략적으로 계산된다.

$$V = -(d\Phi/dt) \quad \cdots\cdots (1)$$

$$\Phi = Li \quad \cdots\cdots (2)$$

식 (1) 및 (2)로부터,

$$V = -L(di/dt) \quad \cdots\cdots (3)$$

(여기서 L은 시간에 대하여 변화되지 않는다).
여기서, 식 (3)은 다음과 같이 나타낼 수 있다

$$V = -L(\Delta i/\Delta t) \quad \cdots\cdots (4)$$

여기서, 다음값들은 식 (4)로 치환된다.
V는 V = (-V) - (+V)이며, 자기헤드 구동회로(16)에 대하여, V = -45 - 5 = -50V로 가정한다. 또한, L = 5 × 10^{-6} (H)이고, △i는 초기상태에서 나타난 0.5A 의 전류값이라 가정한다.
결과적으로,

$$-50 = -5 \times 10^{-6} \times 0.5/\Delta t$$

따라서,

$$\Delta t = 0.5 \times 10^{-7} \text{ (sec)} = 50 \text{ nsec}$$

결과적으로, 상승시간(rising time)(t_A)은 대략 50nsec이다.
상기 설명한 것 이외의 오차인수로써, 자기헤드에 의해 발생된 전압(V)이 -50V보다 낮은 것으로 고려되며, 전하를 방전시키는데 50nsec보다 더 긴시간이 요구된다. 한편, t_A가 -50V에 도달하는데 요구된 시간이므로, 이것은 (전하의 방전시간)값보다 작다. 따라서, 두개의 인수는 서로 약분되고, 실제 상승시간(t_A)은 50nsec에 근접될 수 있다.
상술된 자기헤드 구동회로(16)의 구성으로 두배의 속도에서의 기록작동이 검토될 것이다. 이 예에 있어서, 제 3도의 스위치(22)는 F단자측에 접속되어 있으며, 정상 작동시 주파수의 두배에 상당하는 주파수를 갖는 클럭신호는 처리클럭신호(CK)로써 공급된다. 이 예에 있어서, 제어신호 발생회로(15P)와 자기헤드 구동회로(16)와 자기헤드(6)가 사용된다. 고속에서 기록작동시 타이밍챠트는 제 9도(A E)에 나타나있다.
제 8도(A) 내지 제 8도(E)를 비교함으로써 알 수 있듯이, 예를들어 3T의 주기의 절대시간은 제 8도(A) 내지 제 8도(E)에 도시된 시간에 대해서 제 9도(A) 내지 제 9도(E)에서 AT/2이다. 제 9도(A) 내지 제 9도(E)로부터 알 수 있는 바와같이, 제어신호(Sig1, Sig3, Sig5)는 그 타임베이스가 제 8도(A)내지 제 8도(E) 경우의 1/2인(T 115nsec) 펄스신호이다.
한편, 상승시간(t_A)은 그것이 코일(6L) 및 자기헤드 구동회로(16)에 따라 달라지기 때문에 제 8도(A) 내지 제 8도(E)의 경우에서의 정상속도의 상승시간과 동일하다. 상승시간(t_A)이 동일하다는 사실 때문에, 제 9도(A) 내지 제 9도(E)의 경우 t_B 기간, 즉, 전압(Vh_1)이 -V에 도달한 이후부터 제어신호(Sig3)가 'H'레벨로 변화될때까지의 기간이 매우 짧아진다. 이러한 경우에, 제어신호(Sig1)의 폴링엣지(falling edge)로 부터 제어신호(Sig3)의 라이징엣지(rising edge)까지의 시간은 대략 58nsec이며, 대략 50nsec인 상승시간(t_A)보다 조금 길다.
기간(t_B)이 짧게 된다는 사실의 영향은 헤드전류(Ih)에 있어 단지 진폭이 조금 감소될뿐, 실제적인 이용에 있어서는 문제가 되지 않는다. 다시 말해서, 상기 설명된 구조가 유지되는 동안 두배의 속도로 기록작동을 실행하는 것이 가능하다.
그렇지만, 상기 설명된 자기헤드 구동시스템이 컴퓨터 데이터등에 적용되는 경우에, 보다 고속의 기록이 요구된다. 실제적으로, 오디오적용에서 속도가 정상속 도라면, 기록작동의 속도는 정상속도의 3배 또는 그 이상으로 높게 실현하는 것이 요구된다.
여기서, 정상속도의 3배와 동일한 속도의 클럭신호가 제 3도의 클럭주파수변동부(21)로부터 출력되고 스위치(22)의 F단자를 거쳐서 엔코더(14) 및 제어신호 발생회로(15P)로 공급되어서 그 결과 3배의 전송속도로 작동이 실행되는 경우가 검토된다.
3배의 속도에서 자기헤드 구동회로(16)의 작동에 대한 타이밍챠트는 제 10도(A)내지 제 10도(D)에 나타난다.
이러한 경우에 있어서, 제 8도(A) 내지 제 8도(E)를 비교함으로써 알 수 있는 바와같이, 예를들어 3T의 주기의 절대시간은 AT/3으로 감소되며, 제 10도(A) 내지 제 10도(D)에서 보여지는 바와같이, 제어신호(Sig1, Sig3, Sig5)는 그 타임베이스가 제 8도(A) 내지 제 8도(E)의 타임베이스와 비교할때 1/3로 감소되는 펄스신호가 된다(T 78nsec).
제어신호(Sig1)의 폴링엣지로부터 제어신호(Sig3)의 라이징엣지까지의 시간이 대략 (1/2)T이므로, 그것은 대략 39nsec이다.
그러나, 상승시간(t_A)은 대략 50nsec로 유지되며, 제 8도(A)내지 제 8도(E)에서 보여지는 정상속도에서의 상승시간으로부터 변화를 보이지 않는다.
다시말해서, 제 10도(A)내지 제 10도(D)에 보여지는 바와같이 제어신호(Sig3)가 상승하는 바로 그 시점에서, 헤드단자(h_1)의 전압(Vh_1)은 아직 -V 전위에 도달되지 않는다.
따라서, 전압(Vh_1)과 -V전위사이의 차분인 △V의 결과로써 주어진 에너지와, 제어신호(Sig3)가 'H'로 변화되고 스위칭소자(SW_3)가 턴온될때의 헤드전류(Ih)는 스위칭소자(SW_3)에 의해 처리된다. 이것은 고속 스위칭소자에 의한

구조가 불가능함을 의미한다. 특히, 정상속도의 2배가 되는 속도의 조건에 있어서, 제어신호(Sig3)의 라이징엣지의 시점에서, △V 0이고 처리될 에너지 0이기 때문에 고속 스위칭소자에 의한 구조가 가능하다.
따라서, 상기 설명된 종래의 구조의 자기헤드 구동시스템은 정상속도의 3배 또는 그 이상의 고속작동을 의도하고자 하면, 적용될 수 없었다.
본 발명의 목적은 정상속도의 3배나 그 이상의 높은 속도로 고속 기록을 가능하게 하는 자기헤드 구동회로시스템을 포함하는 기록장치를 제공하는 것이다.
상기 목적을 달성하기 위해서 본 발명의 제 1양태에 따르면, 기록매체의 표면상에 레이저빔을 조사하기 위한 광학헤드와, 기록매체의 다른 표면에 자계를 공급하기 위해서 레이저빔이 조사되는 레이저 조사위치에 대량관계로 배치된 자기헤드와, 기록매체상에 기록될 기록신호를 부호화하기 위한 엔코더와, 적어도 하나의 제 1전원전압과 제 1전원전압보다 낮은 제 2전원전압과를 제공하기 위한 전원과, 적어도 제 1 및 제 2전원전압사이에서 자기헤드의 코일의 일단부에 접속을 스위칭하기 위한 제 1스위처와, 적어도 제 1 및 제 2전원전압사이에서 자기헤드 코일의 다른단부에 접속을 스위칭하기 위한 제 2스위처와, T가 기록신호의 전송속도이며 n 이 양의 정수일때, n×T로 주어지는, 엔코더로부터 부호화된 기록신호의 펄스반전간격내에 제 1 및 제 2스위처에 의해 생성될 제어펄스의 전체수가 n보다 작도록 제 1 및 제 2스위처를 제어하는 제어펄스를 생성하기 위한 제어펄스발생기와, 제어펄스발생기로부터의 제이펄스에 응하여 제 1 및 제 2스위처를 구동하기 위한 구동회로와를 포함하여 이루어진 기록장치가 제공되는 것이다.
본 발명의 제 2양태에 따라서, 기록매체의 표면상에 레이저빔을 조사하기 위한 광학헤드와, 기록매체의 다른 표면에 자계를 주기위해서 레이저빔이 조사된 레이저 조사위치에 대향관계로 배치된 자기헤드와, 기록매체상에 기록될 기록신호를 부호화하기 위한 엔코더와, 적어도 제 1전원전압 및 제 1전원전압보다 낮은 제 2전원전압을 공급하기 위한 전원과, 적어도 제 1 및 제 2전원전압사이에 자기헤드 코일의 일단부에 접속을 스위칭하기 위한 제 1스위처와, 적어도 제 1전원전압과 제 2전원전압 사이에 자기헤드코일의 다른단부에 접속을 스위칭하기 위한 제 2스위처와, 제 2전원전압이 자기헤드 코일의 일단부에 접속되도록 제 1스위처를 제어하는 제어펄스나 또는 T가 기록신호의 전송속도이며, n이 양의 정수일때, n×T로 주어진, 엔코더로부터 부호화된 기록신호의 펄스반전간격의 반전엣지 이후의 소정시간의 지연후에 제 2전원전압이 자기헤드코일의 다른단에 접속되도록 제 2스위처를 제어하기 위한 또 다른 제어신호를 생성하기 위한 제어펄스발생기와, 제어펄스발생기로부터의 제어펄스에 따라서 제 1 및 제 2스위처를 구동하기 위한 구동회로와를 포함하여 이루어진 기록장치가 제공된다.
본 발명의 제 3 양태에 따르면, 기록매체의 표면상에 레이저빔을 조사하기 위한 광학헤드와, 기록매체의 다른 표면에 자계를 주기 위해서 레이저빔이 조사된 레이저 조사위치에 대향관계로 배치된 자기헤드와, 기록매체상에 기록될 기록신호를 부호화 하기 위한 엔코더와, 적어도 제 1전원전압과 제 1전원전압보다 낮은 제 2전원전압과를 제공하기 위한 전원과, 적어도 제 1전원전압과 제 2전원전압사이에 자기헤드의 코일의 일단부에 접속을 스위칭하기 위한 제 1스위처와, 적어도 제 1전원전압과 제2전원전압사이에 자기헤드 코일의 다른단부에 접속을 스위칭하기 위한 제 2스위처와, T가 기록신호의 전송속도이며, n이 양의 정수일때, n×T로 주어진, 엔코더로부터 부호화된 기록신호의 펄스반전간격내에 제 1 및 제 2스위처에 의해 생성될 제어펄스의 총수가 n보다 작게 되도록 제 1 및 제 2 스위치를 제어하는 제어펄스를 생성하기 위한 제 1제어펄스발생기와, 엔코더로부터 부호화된 기록신호의 펄스반전간격내에 제 1 및 제 2스위처에 의해 생성될 제어펄스의 전체수가 n과 동일하게 되도록 제 1 및 제 2스위처를 제어하는 제어펄스를 생성하기 위한 제 2제어펄스발생기와, 기록신호의 전송속도(T)를 변화하기 위한 전송속도 변환기와, 제 1제어펄스 발생기와 제 2제어펄스 발생기 사이에서 접속을 스위칭하기 위한 제 3스위처와, 전송속도 변환기에 의한 변화에 따라서 제 3스위처를 제어하기 위한 제어기와, 제 3스위처에 의해 선택된 제 1 또는 제 2제어펄스 발생기로부터의 제어펄스에 따라서 제 1 및 제 2스위처를 구동하기 위한 구동회로와를 포함하여 구성된 기록장치가 제공된다.
본 발명의 제 4양태에 따르면, 적어도 제 1전원전압과 제 1전원전압보다 낮은 제 2전원전압과를 제공하기 위한 전원과, 적어도 제 1 및 제 2전원전압 사이에 서 자기 헤드코일의 일단에 접속을 스위칭하기 위한 제 1스위처와, 적어도 제 1 및 제 2전원전압사이에서 자기헤드코일의 다른단에 접속을 스위칭하기 위한 제 2스위처와, T가 기록신호의 전송속도이며, n이 양의 정수일때, n×T로 주어지는, 기록신호의 펄스반전간격내로 제 1 및 제 2스위처에 의해 생성될 제어펄스의 전체수가 n보다 작도록 제 1 및 제 2스위처를 제어하는 제어펄스를 생성하기 위한 제어펄스발생기와, 제어펄스발생기로부터의 제어펄스에 따라서 제 1 및 제 2스위처를 구동하기 위한 구동회로와를 포함하여 이루어진 자기헤드 구동회로가 제공된다.
본 발명의 제 5양태에 따르면, 적어도 제 1전원전압과 제 1전원전압보다 낮은 제 2전원전압과를 제공하기 위한 전원과, 적어도 제 1 및 제 2전원전압사이에서 자기헤드코일의 일단에 접속을 스위칭하기 위한 제 1스위처와, 적어도 제 1 및 제 2전원전압사이에서 자기헤드코일의 다른단에 접속을 스위칭하기 위한 제 2스위처와, 제 2전원 전압이 자기헤드코일의 일단에 접속되도록 제 1스위처를 제어하는 제어펄스나 또는 T가 기록신호의 전송속도이며 n이 양의 정수일때, n×T로 주어진 기록신호의 펄스반전간격의 반전엣지이후 소정시간의 지연이후에 제 2전원전압이 자기헤드 코일의 다른일단에 접속되도록 제 2스위처를 제어하는 또다른 제어신호를 생성하기 위한 제어펄스발생기와, 제어펄스발생기로부터의 제어펄스에 따라서 제 1 및 제 2스위치를 구동하기 위한 구동회로와를 포함하여 이루어진 자기헤드 구동회로가 제공된다.
본 발명의 제 6양태에 따르면, 적어도 제 1전원전압과 제 1전원전압보다 낮은 제 2전원전압과를 제공하기 위한 전원과, 적어도 제 1 및 제 2전원전압사이에 자기헤드코일의 일단에 접속을 스위칭하기 위한 제 1스위처와, 적어도 제 1 및 제 2 전원전압사이에 자기헤드코일의 다른단에 접속을 스위칭하기 위한 제 2스위처와, T가 기록 신호의 전송속도이며, n이 양의 정수일때 n×T로 주어진 기록신호의 펄스반전간격내에 제 1 및 제 2스위처에 의해 생성될 제어펄스의 전체수가 n보다 작도록 제 1 및 제 2스위처를 제어하는 제어펄스를 생성하기 위한 제 1제어펄스발생기와, 기록신호의 펄스반전간격내에 제 1 및 제 2스위처에 의해 생성될 제어펄스의 전체수가 n과 동일하도록 제 1 및 제 2스위처를

제어하는 제어펄스를 생성하기 위한 제 2제어펄스발생기와, 기록신호의 전송속도(T)를 변화시키기 위한 전송속도변환기와, 제 1제어펄스발생기와 제 2제어펄스발생기사이에 접속을 스위칭하기 위한 제 3스위처와, 제 3스위처에 의해 선택된 제 1 또는 제 2제어펄스발생기로부터의 제어펄스에 따라서 자기헤드코일을 구동하기 위한 구동회로와를 포함하여 구성된 자기헤드 구동회로가 제공된다.

본 발명에서, 제어펄스를 생성하기 위한 논리는, 부호화된 데이터가 nT의 펄스주기를 가진 경우에 요구된 스위칭소자에 대한 제어펄스(Sig3 및 Sig5, 또는 Sig4 및 Sig6)의 총수가 n보다 작게 되도록 설정된다. 또한, 자기반전시에, 코일의 단자를 소정의 전원에 단락시키기 위한 스위칭소자용 제어펄스신호(Sig3, Sig4)는 그 코일의 단자에서 전압이 소정전압경과에 도달하기에 충분한 시간의 간격이후에 출력되도록 설정된다. 따라서, 상승시간(t_A)이 실제적으로 고정된다는 사실로부터 발생되는 고속기록에 있어서의 난점을 해결할 수 있게 된다.

본 발명에 있어서, 제어펄스발생기는 종래기술에서의 그것과 유사한 논리구조를 갖는 제 1논리회로외에도 제 2논리회로로 설명된 것과 같은 그러한 생성논리를 갖는 논리회로를 포함하며, 여기서 제 1 및 제 2논리회로는 선택적으로 이용될 수 있다. 따라서, 정상속도로부터 정상속도의 3배나 그 이상의 고속의 속도에 있어서의 넓은 범위에서 고속기록을 가능하게 하는 기록장치가 실현될 수 있다.

본 발명의 상기목적 및 그외 다른 목적과, 본 발명의 이점 및 형태는 동일부품 및 동일소자가 동일한 도면부호로 표시된 첨부도면과 결부되어 취해진 이하의 설명과 첨부된 청구범위로부터 명백하게 될 것이다.

앞서 제기된 본 발명의 실시예는 다음의 순서대로 아래에 설명될 것이다.

I. 기록 및 재생장치의 구조

II. 제 1실시예

III. 제 2실시예

IV. 제 3실시예

I. 기록 및 재생장치의 구조

각 실시예에서 공통되는 기록 및 재생장치의 구조는 제 11도에 나타난다.

제 11도를 참조하면, 기록 및 재생장치는 광자기디스크(1)상으로 또한 그로부터 데이터를 기록하고 재생하는데 이용된다. 기록 및 재생장치는 다양한 작동을 제어하기 위한 시스템제어기(11)를 포함한다. 시스템제어기(11)는 예를들어 마이크로컴퓨터로부터 형성된다.

또한, 기록 및 재생장치는 그위에 적재된 디스크(1)를 회전시키기 위한 스핀 들모터(2)도 포함한다. 광학헤드(3)는 기록 및 재생시, 디스크(1)상에 레이저빔을 조사한다. 특히, 광학헤드(3)는 기록시 디스크(1)의 기록트랙을 큐리온도로 또는 그 이상으로 가열하기 위한 고에너지레벨의 레이저빔을 출력한다. 재생시, 광학헤드(3)는 비교적 낮은 에너지레벨의 레이저빔을 출력하여 자기 커-효과(Kerr effect)(광자기효과)에 기초해서 반사광으로부터의 데이터를 검출한다.

광학헤드(3)는 레이저빔 출력수단으로써 기능을 수행하는 레이저다이오드와, 편파빔스플리터(polarization beam splitter)를 포함하는 광학시스템과, 대물렌즈등과, 반사광을 검출하기 위한 검출기와를 포함한다. 대물렌즈(3a)는 2축장치(4)에 의해서 디스크(1)의 방사방향 및 디스크(1)로부터 왕복하는 또다른 방향으로 배치되도록 유지된다. 전체 광학헤드(3)는 쓰레드장치(thread mechanism)(5)에 의해서 디스크(1)의 방사방향으로 이동되도록 장착된다.

자기헤드(6)는 공급된 정보에 따라서 변조된 자계를 광자기디스크(1)에 가한다. 자기헤드(6)는 디스크(1)를 건너 광학헤드(3)에 대향관계로 배치된다.

재생작동시에 광학헤드(3)에 의해 디스크(1)로부터 검출된 정보는 RF증폭기(7)에 공급된다. RF증폭기(7)는 공급된 정보를 계산해서 재생RF신호와 트래킹오차신호와 촛점오차신호 및 홈(음악)정보를 산출한다. 홈(음악)정보는 소정의 주파수로 디스크(1)상에 미리 형성된 꾸불꾸불한 홈으로부터 발생되며 또한 그위에 기록된 어드레스정보를 포함한다. 이처럼 산출된 재생RF신호는 디코더부(8)에 공급된다. 한편, 트래킹오차신호와 촛점오차신호는 서보회로(10)에 공급된다.

어드레스 디코더(9)는 홈(음악)정보를 복호화해서 절대위치정보를 얻는다. 또한, 데이터로써 기록된 어드레스정보는 디코더부(8)에 의해 산출된다. 어드레스정보는 시스템제어기(11)에 공급되며, 다양한 제어작동용으로 이용된다.

서보회로(10)는 시스템제어기(11)로부터 공급된 트랙점핑명령, 액세싱명령, 회전속도검출정보등과 RF증폭기(7)로부터 공급된 트래킹오차신호 및 촛점오차신호를 기초로 하여 다양한 서보구동신호를 발생시킨다. 이렇게 발생된 서보신호에 따라, 서보회로(10)는 2축장치(4) 및 쓰레드장치(5)를 제어해서 촛점제어 및 트래킹제어를 실행하며, 또한 스핀들모터(2)를 제어해서 일정선형속도(CLV)로 회전시킨다.

재생RF신호는 디코더부(8)에 의해서 EFM복조, CIRC(Cross Interleaved Reed Solomon Code)복호화등이 행해진다. 디코더부(8)에 의해 처리된 재생RF신호는 시스템제어기(11)를 거쳐서 단자(12)로부터 도시되지 않은 소정의 처리부로 재생데이터 출력으로써 공급된다.

반면, 기록작동시에, 디스크(1)상에 기록될 정보로서 단자(13)로부터 시스템제어기(11)에 공급된 정보는 엔코더부(14)에 의한 CIRC부호화및 EFM변조등과 같은 부호화 처리가 행해져서 EFM신호를 생성한다. EFM신호는 제어신호 발생회로(15)에 공급된다. 제어신호 발생회로(15)는 EFM신호에 기초해서 제어신호(Sig1 Sig6)를 생성하여 그것을 자기헤드 구동회로(16)에 공급한다.

자기헤드 구동회로(16)는 제어신호(Sig1 Sig6)에 기초하여 디스크(1)에 N극 이나 S극의 자계를 가하기 위해서 자기헤드(6)의 코일을 통해서 전류가 흐를 수 있도록 해준다. 이와 동시에, 시스템제어기(11)는 제어신호를 광학헤드(3)에 공급해 서 기록레벨의 레이저빔을 출력한다.

II . 제 1실시예

제 12도는 상기 설명된 구조를 갖는 기록 및 재생장치를 내장하는 본 발명의 제 1실시예에 있어서 자기헤드 구동시스템의 블록다이아그램이다.
제 12도를 참조하면, 자기헤드 구동시스템은 시스템제어기(11)로부터 기록데이터가 공급되는 단자(23)를 갖는다. 이상의 설명과 같이, 엔코더(14)는 기록데이터에 대해서 CIRC부호화 및 EFM변조를 행해서 EFM신호를 생성하고, EFM신호를 제어신호 발생회로(15)에 공급한다.
제어신호 발생회로(15)는 정상속도논리회로(15a) 및 고속논리회로(15b)를 포함한다. EFM신호는 정상속도논리회로(15a) 및 고속논리회로(15b) 모두에 공급된다.
정상속도논리회로(15a) 및 고속논리회로(15b)는 EFM신호에 기초해서 다른 논리 구조를 이용하여 제어신호(Sig1 Sig6)를 생성 및 출력한다.
정상속도논리회로(15a) 및 고속논리회로(15b)의 출력은 절환회로(15c)에 의해서 선택적으로 절환되어서 자기헤드 구동회로(16)로 공급된다. 자기헤드 구동회로(16)는 절환회로(l5c)에 의해 선택된 정상속도논리회로(15a)나 고속논리회로(15b)중의 어느 하나에 의해 생성된 제어신호(Sig1 Sig6)의 출력을 수신하여서, 수신된 제어신호(Sig1 Sig6)에 기초해서 자기헤드(6)의 코일(6L)을 통해 전류가 흐르도록 작동한다.
클럭발생부(20)는 정상전송속도로 처리하기 위해서 즉, EFM신호가 T= 230nsec의 타임베이스로 처리되는 전송속도로 처리하기 위해서 클럭신호를 발생한 다. 클럭주파수변화부(21)는 클럭발생부(20)로부터의 클럭신호로부터 3배속도의 다른 클럭신호 즉, EFM신호가 T=77nsec의 타임베이스로 처리되는 전송속도로 처리하기 위한 클럭신호를 발생시킨다.
정상속도의 클럭신호 및 3배속도의 클럭신호중의 어느 하나는 스위치(22)에 의해 선택되어서, 처리클럭신호로써 엔코더(14) 및 제어신호 발생회로(15)에 공급된다. 스위치(22)의 절환은 예를들어 시스템제어기(11)로부터의 절환제어신호(Sel)에 따라서 실행된다. 절환제어신호(Sel)도 또한 절환회로(15c)에 공급되어서 동시에 절환시킨다.
정상속도에서 기록작동이 수행되면, 시스템제어기(11)는 절환제어신호(Sel)를 사용하여 스위치(22)를 F단자와 접속하며 절환회로(15c)를 A단자에 접속한다.
반면, 예를들어 기록작동이 3배속도에서 수행되면, 시스템제어기(11)는 절환제어신호(Sel)를 이용해서 스위치(22)를 F단자와 접속하며 질환회로(15c)를 B단자와 접속한다.
상기 설명된 바와같은 구조를 갖는 본 실시예의 자기헤드 구동시스템에 있어서, 자기헤드 구동회로(16)는 예를들어 제 4도를 참조하여 상기에서 설명된 회로구조와 동일한 회로구조를 가질 수 있다. 스위칭소자(SW_1 SW_6)는 각각 제어신호(Sig1 Sig6)에 따라서 온상태와 오프상태사이에서 제어되며, 전류는 스위칭소자(SW_1 SW_6)의 작동에 기초해서 코일(6L)에 요구되는 방향으로 공급된다.
제어신호 발생회로(15)내에서 정상속도논리회로(15a)는 제 5도의 논리회로의 구조와 유사한 구조를 갖는다.
따라서, A단자가 절환회로(15c)에 의해 선택되고 스위치(22)가 N단자에 접속되어 있는 정상속도로의 기록작동에 있어서, 정상속도논리회로(15a)로부터의 제어신호(Sig1 Sig6)는 자기헤드 구동회로(16)에 공급되며, 자기헤드 구동회로(16)는 제 8도(A)내지 제 8도(E)를 참조하여 이상에서 설명된 바와 같은 방식으로 작동한다. 이 예에 있어, 자기헤드 구동회로(16)의 작동에 대한 중복설명은 이하에 생략된다.
본 실시예에 있어서, 만일 기록작동이 예를들어 3배속도로 수행되야 한다면, 스위치(22)는 F단자에 접속되며 그 결과 전송속도는 3배로 상승된다. 또한, 절환회로(15c)의 B단자가 선택되어 그 결과 고속논리회로(15b)로부터의 제어신호(Sig1~Sig6)는 제 4도의 구조를 갖는 자기헤드 구동회로(16)로 공급된다.
고속논리회로(15b)는 제 13도에 나타난 바와같이 구성되어, EFM신호(Sig0) 및 3배속도의 클럭신호(CK)를 이용하는 제어신호(Sig1 Sig6)를 발생한다.
제 13도를 참조하면, 고속논리회로(15b)는 EFM신호가 신호(Sig0)로써 공급되는 단자(60)를 갖는다. 고속논리회로(15b)는 클럭신호(CK)가 제 12도의 스위치(22)를 거쳐 공급되는 또다른 단자(67)를 갖는다.
고속논리회로(15b)는 인버터(IV_{11}, IV_{12})와, 플립플롭(FF_{11}, FF_{12})과, AND게이트(A_{11} A_{16})와, 배타OR게이트(EX_1)와, NOR게이트(NR_1)를 포함한다. 고속논리회로(15b)는 제어신호(Sig1 Sig6)용 출력단자(61 66)를 각각 갖는다.
제 13도의 고속논리회로(15b)의 작동은 제 14도(A)내지 제 14도(O)를 참조하여 이하에 설명된다.
제 14도(A)에 도시된 바와같이 신호(Sig0)(EFM신호)는 단자(60)로부터 공급되고, 제 14도(B)에 도시된 바와같이 클럭신호(CK)는 단자(67)로부터 공급된다고 가정한다.
참조문자(t_1, t_2, t_3)는 EFM신호의 반전타이밍이고, 제 14도(A)의 신호(Sig0)는 타이밍 t_1, 및 t_2 사이의 3T의 반전간격과 타이밍 t_2, 및 t_3 사이의 4T의 또다른 반전간격을 표시한다고 가정한다.
신호(Sig0)는 먼저 단자(61)에 직접 공급되고 제 14도(J)에서 도시된 바와같이 제어신호(Sig1)를 만든다.
신호(Sig0)는 인버터(IV_{11})에 의해 논리적으로 변환되어, 제 14도(K)에 도시된 바와같이 제어신호(Sig2)를 만들도록 단자(62)로 공급된다.
신호(Sig0)는 플립플롭(FF_{11}) 및 배타OR게이트(EX_1)의 D단자로 공급된다. 플립플롭(FF_{11})은 클럭신호(CK)가 있으면 래칭작동을 수행하고 제 14도(C)에 도시된 바와같이 Q출력을 출력한다. 플립플롭(FF_{11})의 Q출력은 배타OR게이트(EX_1)에 공급된다.
배타OR게이트(EX_1)는 제 14도(C)의 플립플롭(FF_{11})과 신호(Sig0)의 Q출력을 위하여 배타-OR작동을 수행하고 제 14도(D)에서 도시된 바와같은 출력을 제공한다. 제 14도(D)에 도시된 바와같이 배타OR게이트(EX_1)의 출력은 플립플롭(FF_{12})과 NOR게이트(NR_1)의 D단자에 공급된다. 플립플롭(FF_{12})은 클럭신호(CK)가 있으면 래칭 작동을 수행하고 제 14도(E)에 도시된 바와같은 Q출력을 출력한다. 플립플롭(FF_{12})의 Q출력은 NOR게이트(NR_1) 및 AND게이트(A_{12})에 공급된다.

NOR게이트(NR $_1$)는 제 14도(D)에 나타낸 배타OR게이트(EX $_1$)의 출력과 제 14도(E)에 나타낸 플립플롭(FF $_{12}$)의 Q출력을 위해 NOR-작동을 수행하여 제 14도(F)에 나타낸 바와같은 출력을 제공한다. NOR게이트(NR $_1$)의 출력은 AND게이트(A $_{11}$)에 공급된다.
단자(67)로부터의 클럭신호(CK)는 인버터(IV $_{12}$)에 의해 역전되어 제 14도(G)에 나타낸 바와같은 역전된 클럭신호(CK-)를 형성한다. 역전된 클럭신호(CK-)는 AND게이트(A $_{11}$)와 AND게이트(A $_{12}$)에 공급된다.
AND게이트(A $_{11}$)는 NOR게이트(NR $_1$)와 역전된 클럭신호(CK-)의 출력용 AND작동을 수행하여 이러한 논리AND출력을 제 14도(H)에 도시된 바와같이 생성한다.
반면에, AND게이트(A $_{12}$)는 플립플롭(FF $_{12}$)과 역전된 클럭신호(CK-)의 Q출력용 AND작동을 수행하여 이러한 논리AND출력을 제 14도(I)에 도시된 바와같이 생성한다.
AND게이트(A $_{15}$)는 제 14도(I)의 AND게이트(A $_{12}$)의 출력과 인버터(IV $_{11}$)의 출력(제어신호(Sig2)와 같은 파형을 가짐)을 위한 AND작동을 수행하여, 이러한 제어신호(Sig3)를 제 14도(L)에 도시된 바와 같이 생성한다. 제어신호(Sig3)는 단자(63)로부터 출력된다.
AND게이트(A $_{16}$)는 제 14도(I)의 AND게이트(A $_{12}$)와 신호(Sig0)의 출력을 위한 AND작동을 수행하여, 이러한 제어신호(Sig4)를 제 14도(M)에 도시된 바와 같이 생성한다. 제어신호(Sig4)는 단자(64)로부터 출력된다.
AND게이트(A $_{13}$)는 제 14도(H)의 AND게이트(A $_{11}$)의 출력과 인버터(IV $_{11}$)의 출력(제어신호(Sig2)와 같은 파형을 가짐)을 위한 AND작동을 수행하여, 이러한 제어신호(Sig5)를 제 14도(N)에 도시된 바와같이 생성한다. 제어신호(Sig5)는 단자(65)로 부터 출력된다.
AND게이트(A $_{14}$)는 AND게이트(A $_{11}$)와 신호(Sig0)의 출력을 위한 AND작동을 수행하여, 이러한 제어신호(Sig6)를 제 14도(O)에 도시된 바와 같이 생성한다. 제어신호(Sig6)는 단자(66)로부터 출력된다.
상기와 같은 논리구성을 가지는 고속논리회로(15b)에 의해 생성된 제어신호들(Sig1 Sig6)은 제어펄스로서 자기헤드 구동회로(16)에 공급된다. 즉, 제 4도의 자기헤드 구동회로(16)의 스위칭소자(SW $_1$ SW $_6$)에 공급된다. EFM신호의 'L'레벨기간내에서 헤드단자(h $_1$)를 -V전원에 단락시키기 위한 스위칭소자(SW $_3$)에 대한 신호(Sig3)와, EFM신호의 'H'레벨기간내에서 헤드단자(h $_2$)를 -V전원에 단락시키기 위한 스위칭소자(SW $_4$)에 대한 신호(Sig4)와의 상승시간은 EFM신호의 반전타이밍후 적어도 1T가 경과한 후의 시간보다 늦게된다. 따라서, 1T=78nsec인 3배속도로 기록 작동이 수행될 때조차도, 반전의 시점으로부터 제어신호(Sig3 또는 Sig4)의 라이징엣지까지의 반전의 시점부터의 주기는 적어도 78nsec보다 긴 주기로 설정될 수 있다.
따라서, 상승시간은 정상속도논리회로(15a)에 의해 제어신호(Sig3 또는 Sig4)(제 6도(L 및 M)에 설명됨)와 비교할 때 지연된다.
하나의 반전기간내에서 하이레벨을 나타내는 펄스의 수, 즉, EFM신호의 'H'레벨 기간동안 'H'레벨을 나타내는 제어신호(Sig3과 Sig5)의 총 펄스수, 또는 EFM신호 'L'레벨기간동안 'H'레벨을 나타내는 제어신호(Sig4과 Sig6)의 총 펄스수는 반전기간이 nT로 나타내질 경우 n보다 작아진다.
제 15도 (A)(B)(C) 및 (D)는 각각 'H'레벨주기가 3T, 4T, 5T, 및 11T일 때 EFM 신호의 'H'레벤주기동안 제어신호(Sig1 Sig3 Sig5)의 파형을 나타낸다.
제 15도 (A)(B)(C) 및 (D)로 부터 알 수 있듯이, 제어신호(Sig3)는 제어신호(Sig1)의 폴링엣지 이후 약 1.5T의 타이밍경과후 상승한다. 'H'레벨주기가 3T이면, 제어신호(Sig3 및 Sig5)의 총 펄스수는 제 15도(A)로 부터 알 수 있듯이 2이고, 3T의 '3'보다 작다. 이와 유사하게, 'H'레벨주기가 11T이면, 제어신호(Sig3 및 Sig5)의 총펄스수는 제 15도 (D)로부터 알 수 있듯이 1+9==10이고, 11의 '11'보 다 작다.
고속논리회로(15b)에 의해 생성된 제어신호(Sig1 Sig6)에 기초한 자기헤드 구동회로(16)의 작동은 이하 제 16도(A) (E)를 참조하여 기술될 것이다. 이 도면은 t $_1$ 과 t $_2$ 사이에서 EFM신호가 3T의 최소반전주기를 나타내는 t $_1$ 과 t $_2$ 의 시점을 한 예로써 들고 있다.
EFM신호(제어신호(Sig1))가 'L'레벨을 나타내는 기간동안 제어신호 발생회로(15)로부터 'H'레벨로 출력되는 신호들은 제어신호(Sig3 및 Sig5)이다. 제어신호(Sig3, Sig5)는 제 15도(A)에 도시된 바와같은 파형을 갖는다. 이러한 신호들은 기록작동에 있어 3배속의 타임베이스로 제 16도 (A)(B)(C)에 도시된다. 이 경우 T=78nsec이다.
제 16도(D),(E)는 코일(6L)을 통과하여 흐르는 헤드전류(Ih)와 헤드단자(h $_1$)에서의 전압(Vh $_1$)의 타이밍챠트를 보여준다. 헤드전류(Ih)의 피크값은 0.5A이고 전압(Vh $_1$)의 파형도에서 +V는 약 +5V이고 -V는 약 -45V이라고 가정한다.
상기 제 8도(A) (E)를 참조한 설명에서와 유사하게, 시점(t $_1$)에서 제어신호(Sig1)가 'L'레벨로 반전될 때 스위칭소자들(SW $_1$, SW $_3$, SW $_5$)은 모두 턴-오프되고, 헤드단자(h $_1$)는 어떤 전원에도 접속되지 않는다. 반면에, 스위칭소자(SW $_2$)는 온이므로, 헤드단자(h $_2$)는 +V전압에 고정된다. 전하의 이동은 코일(6L)의 인덕턴스 에 의해 발생되는 기전력에 의해 지배를 받아 헤드단자 (h $_1$ →h $_2$) 방향으로 전하를 계속 흐르도록 하려는 경향이 있다. 결과적으로 전하가 헤드단자(h $_1$)로부터 흡수되어 헤드단자(h $_2$)의 단자에 방전되는 방향으로 작동이 수행된다. 헤드단자(h $_2$)는 +V로 고정되기 때문에 전하는 +V전원측(양극dc전원(16a))으로 되돌아 흐른다.
헤드단자(h $_1$)측이 모든 전원으로부터 분리되어 있으므로, 작은 부동커패시턴스(floating capacitance)로부터 전하를 흡수한다. 따라서 헤드단자(h $_1$)의 전압(Vh $_1$)은 급격히 떨어진다. 전압강하가 진행될수록, 코일전류(Ih)는 조금씩 감소한다. 따라서, 제 16도(E)의 t $_A$ 기간으로부터 볼 수 있는 작동이 수행된다.
여기서, 본 발명의 제 10도(A) (D)와 비교하였을 때 알 수 있듯이, 전압이 -V전위까지 떨어지고 나서 다이오드(D $_1$)에 의해 -V의 전원에 고정될 때까지 스위칭소자(SW $_3$)는 제어신호(Sig3)에 응하여 턴-온되지 않는다. 스위칭소자(SW $_3$)는 제어신호(Sig1)의 폴링엣지 이후 제 16도 (B)에 도시된 t $_z$ 의 기간이 경과후에야 제어신호(Sig3)에 따라 턴-온된다. 스위칭소자(SW $_3$)가 턴온될 때, 헤드단자(h $_1$)는 V전원(음극dc전원(16b))에 단락되고, 이후 전압(Vh

$_1$)은 -V로 고정된다.
상승시간(t_A)은 상기 제 8도(A) (E)를 참조하여 설명한 정상속도의 경우와 유사하게 약 50nsec이다. 제 10도(A) (D)의 경우에는, 제어신호(Sig3)가 약 50nsec의 경과전에 상승하기 때문에 작동이 불가능해진다. 그러나 본 실시예에서는 제어신호(Sig3)가 50nsec보다 충분히 긴 시간의 경과후에 상승된다(본 실시예에서 t_z=약 117nsec). 결과적으로, 제어신호(Sig3)가 상승하는 시점에서, 헤드단자(h_1)의 전압(Vh_1)은 실질적으로 -V전위이다. 따라서 스위칭소자(SW_3)는 전압(Vh_1)과 -V전위사이의 차분이 없어진 후의 시점에서 턴온 될 수 있다. 따라서 고속스위칭소자에 의한 적절한 작동이 실현된다.
제어신호(Sig3)가 'L'으로 변한후 헤드전류(Ih)는 제어신호(Sig5)에 의해 실질적으로 고정되어 유지된다. 상술한 바와 같이, 본 발명에서는 고속논리회로(15b)를 채택함으로써 종래에는 불가능했던 3배속의 기록작동이 자기헤드 구동회로(16) 또는 자기헤드(6)의 구성에 변화를 주지않고도 수행될 수 있다. 3배속 이상의 속도로의 기록작동도 물론 실현될 수 있다.

III. 제 2실시예

본 발명의 제 2실시예가 이하 설명된다. 자기헤드 구동시스템은 제 1실시예와 유사하게 제 12도의 구성을 가진다. 본 실시예에서 고속논리회로(15b)는 제 1실시예의 것과는 다르다.
고속논리회로(15b)는 제 17도에 도시된 구조를 가지고 3배속의 EFM신호(Sig0) 및 클럭신호(CK)를 사용하여 제어신호(Sig1 Sig6)를 생성한다.
게다가, 제 13도의 회로와 같은 소자들은 같은 참조문자를 부여하고 설명은 생략된다. 제 17도를 참조하면, 고속논리회로(15b)는 제 17도에서 파선으로 둘러싸 여 있듯이 플립플롭(FF_{13})과 인버터(IV_{13})를 부가적으로 포함하고 NOR게이트(NR_1)의 출력이 플립플롭(FF_{13})용 클리어(clear)신호로 사용되고, 플립플롭(FF_{13})의 Q출력은 AND게이르(A_{11})에 공급된다는 점에서 제 12도의 구조와는 상이하다.
제 17도의 고속논리회로(15b)의 작동이 제 18도 (A) (P)를 참조하여 이하 설명된다.
제 18도 (A) (F)의 파형들에 대한 설명은 각각이 제 14도 (A) (F)와 유사하므로 생략한다.
클럭신호(CK)는 플립플롭(FF_{13})으로 공급된다. 플립플롭(FF_{13})의 Q출력은 인버터(IV_{13})에 의해 역전되고 플립플롭(FF_{13})의 D단자로 공급된다. 제 18도 (F)에 도시된 NOR게이트(NR_1)의 출력은 플립플롭(FF_{13})용 클리어신호로 사용되기 때문에, 플립플롭(FF_{13})의 Q출력은 제 18도 (G)에 도시된 바와같은 파형을 나타낸다. 플립플롭(FF_{13})의 Q출력은 AND게이트(A_{11})로 공급된다. AND게이트(A_{11})는 플립플롭(FF_{13})의 Q출력과 인버터(IV_{12})의 출력인 제 18도(H)의 역전된 클럭신호를 위해 AND 작동을 수행하고 이러한 출력을 제 18도(I)에 도시된 바와 같이 제공한다.
AND게이트(A_{11})의 출력은 AND게이트(A_{13}, A_{14})에 공급되고, 각각 제어신호(Sig5, Sig6)의 발생을 위해 사용된다. 특히 AND게이트(A_{13})는 AND게이트(A_{11})의 출력과 인버터(IV_{11})의 출력(제어신호(Sig2)와 같은 파형을 가짐)을 위해 AND작동을 수행하고 이러한 제어신호(Sig5)를 제 18도(O)에 도시된 바와 같이 발생한다. 한편, AND게이트(A_{14})는 AND게이트(A_{11})와 신호(Sig0)의 출력을 위한 AND작동을 수행하고 이러한 제어신호(Sig6)를 제 18도(P)에 도시된 바와 같이 제공한다.
다른 제어신호들(Sig1 Sig4)은 제 18도(K) (N)에 도시된 바와같고 각각 제 14도(J) (M)의 제어신호(Sig1 Sig4)와 유사하다.
이러한 방법으로 고속논리회로(15b)에 의해 발생된 제어신호들 중 EFM신호의 'H'레벨의 주기중에 있는 제어신호들(Sig1 Sig3 Sig5)의 파형이 각각 제 19도 (A) (D)에 'H'레벨주기가 각각 3T, 4T, 5T, 11T인 경우로 도시되어 있다. 제 19도(A) (D)로부터 알 수 있는 바와 같이, 또한 본 발명에서 제어신호(Sig3)는 제어신호(Sig1)의 폴링엣지로부터 약 1.5T의 시간경과후 상승한다. 게다가, 'H'레벨주기가 3T인 때는 제어신호(Sig3, Sig5)의 총펄스수는 제 19도 (A)에 도시된 바와같이 1이고 3T의 '3'보다 작다. 유사하게, 'H'레벨주기가 11T일때는 제어신호(Sig3, Sig5)의 총펄스수는 제 19도 (D)에 도시된 바와같이 1이고 11T의 '11'보다 작다.
고속논리회로(15b)에 의해 생성된 제어신호(Sig1 Sig6)에 기초한 자기헤드 구동회로(16)의 작동이 제 20도(A) (E)에 도시된다. 이 도면은 제 18도(A) (P)에 도시된 시점 t_1 과 t_2 를 예로 드는 것으로, 이 기간에서 EFM신호는 3배속(T=78msec) 으로 기록작동시 3T이 최소반전기간을 나타낸다.
또한 이 경우에는, 스위칭소자(SW3)는 헤드단자(h_1)의 전압이 -V전위까지 떨어져야 제어신호(Sig3)에 응하여 턴온되고, 그다음 다이오드(D_1)에 의해 -V의 전원에 고정된다. 그다음 스위칭소자(SW3)는 제어신호(Sig1)의 폴링엣지이후 제 16도(B)의 t_z으로 표시되는 시간간격의 경과후에야 제어신호(Sig3)에 응하여 턴-온된다. 스위칭소자(SW_3)가 턴온될 때, 헤드단자(h_1)는 -V전원(음극dc전원(16b))에 단락되고, 그 전압(Vh_1)은 그후 -V로 고정된다. 특히, 본 실시예에서는 상승시간(t_A)은 약 50nsec인 반면, 제어신호(Sig3)는 50nsec 보다 충분히 긴 시간(t_z=약 117nsec)의 경과후에 상승한다. 결과적으로 제어신호(Sig3)가 상승하는 시점에서 헤드단자(h_1)의 전압(Vh_1)은 실질적으로 -V전위와 동일하다. 환언하면, 전압(Vh_1)과 -V전위 사이의 차분이 없어진 후 한 시점에서 스위칭소자(SW_3)는 턴온 된다. 따라서 고속스위칭소자에 의한 적절한 작동이 실현될 수 있다.
상술한 바와 같이, 제 2실시예에서 고속논리회로(15b)를 이용하는 경우, 종래에는 불가능했던 3배속 기록작동이 자기헤드 구동회로(16) 또는 자기헤드(6)의 구성에 변화를 주지 않고도 수행될 수 있다. 3배속 이상의 속도로의 기록작동도 물론 실현될 수 있다.

IV. 제 3실시예

본 발명의 제 3실시예의 자기헤드 구동시스템은 제 21도에 보여진다. 본 실시예에서 제어신호 발생회로(15)는 정상속도논리회로를 포함하지 않고 단지 고속논리회로(15b)만 포함한다.
고속논리회로(15b)는 제 13도 또는 제 17도에 도시된 바와 같이 구성될 수 있다.

본 실시예는 단지 고속에만 배타적으로 사용되는 기록장치로서 구성된다.
또한 이 경우에서, 복수의 다른 전송속도에서 기록장치가 작동할 수 있도록 클럭신호(CK)의 주파수가 변할 수 있도록 되어있는 것을 주목해야한다.
여러 실시예가 상술되었으나 주 발명은 여러 다른 변형이 가능하다는 것을 유의해야 한다.
본 발명에서, 고속스위칭소자의 사용을 가능하게 하는 전제조건으로는 자기헤드의 인덕턴스(L)가 약 5 μH으로 가정되면, 스위칭소자(SW_3)(SW_4)가 신호반전후 제어신호(Sig3)(Sig4)에 응하여 턴온되기 까지의 시간간격 즉, 단자가 하이임피던스 상태에 있는 시간간격이 적어도 50nsec 보다는 길어야 한다는 것이 요구된다. 또한 시간간격의 상한선은 전류의 방향이 역전되기까지의 시간간격이고, 만일 이를 고려할 경우 상한선은 약 150nsec이다.
상술한 실시예에서 본 발명은 광자기디스크시스템에 대하여 기술되었다. 그러나 본 발명은 어떤 다른 시스템을 위한 광-자기 기록장치에서도 실현될 수 있다.

(57) 청구의 범위

청구항 1.

기록매체의 일면에 레이져빔을 조사하기 위한 광학헤드와,
기록매체의 다른면에 자계를 가하기 위하여 레이져빔이 조사된 레이져조사위치와 대향하는 관계로 배치된 자기헤드와,
기록될 기록신호를 기록매체상에 부호화하기 위한 신호처리수단과,
적어도 제 1전원전압 및 상기 제 1전원전압 보다 낮은 제 2전원전압을 제공하기 위한 수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 일단에의 접속을 스위칭하기 위한 제 1스위칭수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 타단에의 접속을 스위칭하기 위한 제 2스위칭수단과,
상기 제 1 및 제 2스위칭수단에 의해 상기 신호처리수단으로부터의 부호화된 기록신호의 펄스반전간격(n×T로 주어짐; n은 양의 정수이고, T는 기록신호의 전송속도)내에서 발생되는 제어펄스의 총수가 n보다 적도록 상기 제 1 및 제 2스위칭수단을 제어하기 위한 제어펄스를 발생시키기 위한 제어펄스발생수단과,
상기 제어펄스발생수단으로부터의 제어펄스에 응하여 상기 제 1 및 제 2스위칭 수단을 구동하는 구동수단과를 포함하여 구성된 것을 특징으로 하는 기록장치.

청구항 2.

기록매체의 일면에 레이져빔을 조사하기 위한 광학헤드와,
기록매체의 다른면에 자계를 가하기 위하여 레이져빔이 조사된 레이져조사위치와 대향하는 관계로 배치된 자기헤드와,
기록될 기록신호를 기록매체상에 부호화하기 위한 신호처리수단과,
적어도 제 1전원전압 및 상기 제 1전원전압 보다 낮은 제 2전원전압을 제공하기 위한 수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 일단에의 접속을 스위칭하기 위한 제 1스위칭수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 타단에의 접속을 스위칭하기 위한 제 2스위칭수단과,
상기 제 1스위칭수단을 상기 제 2전원전압이 상기 자기헤드의 상기 코일의 일단에 접속되도록 제어하는 제어펄스 또는 상기 제 2스위칭수단을 상기 제 2전원전압이 상기 자기헤드의 상기 코일의 타단에 상기 신호처리수단으로부터의 부호화된 기록신호의 필스반전간격(n×T로 주어짐; n은 양의 정수이고, T는 기록신호의 전송속도)의 반전엣지 후 소정시간의 지연 후 접속되도록 제어하는 또다른 제어신호를 발생하는 제어펄스발생수단과,
상기 제어펄스발생수단으로부터의 제어펄스에 응하여 상기 제 1 및, 제 2스위칭 수단을 구동하는 구동수단을 포함하여 구성된 것을 특징으로 하는 기록장치.

청구항 3.

기록매체의 일면에 레이져빔을 조사하기 위한 광학헤드와,
기록매체의 다른면에 자계를 가하기 위하여 레이져빔이 조사된 레이져조사위 치와 대향하는 관계로 배치된 자기헤드와,
기록될 기록신호를 기록매체상에 부호화하기 위한 신호처리수단과,
적어도 제 1전원전압 및 상기 제 1전원전압 보다 낮은 제 2전원전압을 제공하기 위한 수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 일단에의 접속을 스위칭하기 위한 제 1스위칭수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 타단에의 접속을 스위칭하기 위한 제 2스위칭수단과,
상기 신호처리수단으로부터의 부호화된 기록신호의 펄스반전간격(n×T로 주어짐; n은 양지 정수이고, T는 기록신호의 전송속도)내에서 상기 제 1 및 제 2스위칭 수단에 의해 발생될 제어펄스의 총수가 n보다 적도록 상기 제 1 및 제 2스위칭수단을 제어하는 제어펄스를 발생시키기 위한 제 1제어펄스발생수단과,
상기 신호처리수단으로부터의 부호화된 기록신호의 펄스반전간격(n×T로 주어짐; n은 양의 정수이고, T는 기록신호


의 전송속도)내에서 상기 제 1 및 제 2스위칭 수단에 의해 발생될 제어펄스의 총수가 n과 같도록 상기 제 1 및 제 2스위칭수단을 제어하는 제어펄스를 발생시키기 위한 제 2제어펄스발생수단과,
기록신호의 전송속도(T)를 변화시키는 전송속도변동수단과,
상기 제 1제어펄스발생수단과 상기 제 2제어펄스발생수단과의 사이의 접속을 스위칭하는 제 3스위칭수단과,
상기 제 3스위칭수단을 상기 전송속도변동수단에 의한 변화에 따라 제어하는 제어수단과,
상기 제 3스위칭수단에 의해 선택된 제 1 또는 제 2제어펄스발생수단으로부터의 제어펄스에 응하여 상기 제 1 및 제 2스위칭수단을 구동하는 구동수단과를 포함하여 구성된 것을 특징으로 하는 기록장치.

청구항 4.


적어도 제 1전원전압 및 상기 제 1전원전압 보다 낮은 제 2전원전압을 제공하기 위한 수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 일단에의 접속을 스위칭하기 위한 제 1스위칭수단과,
적어도 상기 제 1 및 제 2전원전압 사이에 상기 자기헤드의 코일의 타단에의 접속을 스위칭하기 위한 제 2스위칭수단과,
기록신호의 펄스반전간격(n×T로 주어짐; n은 양의 정수이고, T는 기록신호의 전송속도)내에서 상기 제 1 및 제 2스위칭수단에 의해 생성될 제어펄스의 총수가 n보다 적도록 상기 제 1 및 제 2스위칭수단을 제어하는 제어펄스를 발생시키기 위한 제 1제어펄스발생수단과,
기록신호의 펄스반전간격(n×T로 주어짐; n은 양의 정수이고, T는 기록신호의 전송속도)내에서 상기 제 1 및 제 2스위칭수단에 의해 생성될 제어펄스의 총수가 n과 같도록 상기 제 1 및 제 2스위칭수단을 제어하는 제어펄스를 발생시키기 위한 제 2제어펄스발생수단과,
기록신호의 전송속도(T)를 변화시키는 전송속도변동수단과,
상기 제 1제어펄스발생수단과 상기 제 2제어펄스발생수단과의 사이의 접속을 스위칭하는 제 3스위칭수단과,
상기 제 3스위칭수단에 의해 선택된 제 1 또는 제 2제어펄스발생수단으로부터의 제어펄스에 응하여 상기 자기헤드의 상기 코일을 구동하는 구동수단과,를 포함하여 구성된 것을 특징으로 하는 자기헤드 기록회로.

도면


도면1




도면2




도면3


데이터
22
NCK
20
N
F
22
21
Sel
CK
엔 코 더
14
(SigO)
EFM
제어신호
발생회로
15P
논리회로
15Pa
Sig1 ~ Sig6
자기헤드
구동회로
16
6
6L


도면4


SigO
(EFM)
CK
제어 신호
발생 회로
15 (15P)
Sig 4
Sig 6
Sig 5
Sig 3
Sig 1
Sig 2
SW3
SW5
SW1
SW2
SW6
SW4
D1
D2
h1
6L
h2
16
+V
16a
-V
16b


도면5


SigO
(EFM)
50
CK
57
51
DL1
지연회로
CKD1
DL2
지연회로
CKD2
기준펄스
IV1
IV2
IV3
IV4
IV5
IV6
IV7
FF1
FF2
D
CK
Q
A1
A2
A3
A4
A5
A6
A7
53
55
52
54
56
Sig1
Sig3
Sig5
Sig2
Sig4
Sig6


도면6


(A)
(B)
(C)
(D)
(E)
(F)
(G)
(H)
(I)
(J)
(K)
(L)
(M)
(N)
(O)
Sig0
CK
FF1 출력
풀업에지검출 (A1 출력)
FF2 출력 라이징에지검출 (A2 출력)
CKD1
CKD2
기준펄스
Sig1
Sig2
Sig3
Sig4
Sig5
Sig6
t1
t2
t3
3T
4T


도면7


+V
SW1
6L
Sig 1
h1
h2
Ih
Sig 5
SW5
D1
Sig 3
SW3
-V


도면8


(E)
(D)
(C)
(B)
(A)
Vh
Ih
Sig 5
Sig 3
Sig 1
-V
GND
+V
0.5A
0
tA
tB
tC
115nsec
t1
(≒230nsec)
1T
3T
AT
t2


도면9


AT
2
t1
t2
3T
1T
(115nsec)
(A)
Sig1
58nsec
(B)
Sig3
(C)
Sig5
(D)
Ih
0
(E)
Vh1
+V
GND
-V
tA
tC
tB


도면10


AT
3
t1
t2
3T
1T
(78nsec)
(A)
Sig1
39nsec
(B)
Sig3
(C)
Sig5
(D)
Vh1
+V
GND
ΔV
-V


도면11


1
2
3
3a
4
5
6
7
8
9
10
11
12
13
14
15
16
광 학 헤 드
스 레 드
서 보 회 로
RF 증 폭 기
어 드 레 스 디 코 더
자 기 헤 드 구 동 회 로
제 어 신 호 발 생 회 로
디 코 더
엔 코 더
시 스 템 제 어 기
데 이 터 입 력
데 이 터 출 력


도면12


NCK
20
fs
1/N
21
Nfs
N
F
22
CK
Sel
데이터
23
엔코더
14
EFM
15
제어신호 발생회로
고속 논리회로
15b
정상속도 논리회로
15a
A
B
15c
Sig1~Sig6
자기헤드 구동회로
16
6
6L


도면13


Sig 0
(EFM)
60
CK
67
D
CK
Q
FF11
IV12
IV11
EX1
FF12
CK⁻
NR1
A12
A11
A16
A15
A14
A13
61
Sig 1
62
Sig2
64
Sig 4
63
Sig 3
66
Sig 6
65
Sig 5


도면14


(A)
(B)
(C)
(D)
(E)
(F)
(G)
(H)
(I)
(J)
(K)
(L)
(M)
(N)
(O)
Sig 0
CK
FF11 출력
EX1 출력
FF12 출력
NR1 출력
CK⁻
A11 출력
A12 출력
Sig 1
Sig 2
Sig 3
Sig 4
Sig 5
Sig 6
11
12
13
3T
4T


도면15


(A)
1T
3T
Sig 1
Sig 3
Sig 5
(B)
4T
Sig 1
Sig 3
Sig 5
(C)
5T
Sig 1
Sig 3
Sig 5
(D)
11T
Sig 1
Sig 3
Sig 5


도면16


AT
3
t1
t2
3T
1T
(78nsec)
(A)
Sig 1
tz
(B)
Sig 3
(C)
Sig 5
(D)
Ih
0
+V
GND
(E)
Vh1
-V
tA
tB
tC

도면17



CK
67
SigO
(EFM)
60
IV12
IV11
FF11
EX1
CK⁻
FF12
NR1
FF13
IV13
A12
A11
A16
A15
A14
A13
61
62
64
63
66
65
Sig1
Sig2
Sig4
Sig3
Sig6
Sig5

도면18



(A)
(B)
(C)
(D)
(E)
(F)
(G)
(H)
(I)
(J)
(K)
(L)
(M)
(N)
(O)
(P)
Sig0
CK
FF11 출력
EX1 출력
FF12 출력
NR1 출력
FF13 출력
CK⁻
A11 출력
A12 출력
Sig1
Sig2
Sig3
Sig4
Sig5
Sig6
t1
t2
t3
3T
4T

도면19


(A)


3T
Sig 1
Sig 3
Sig 5


(B)


4T
Sig 1
Sig 3
Sig 5


(C)


5T
Sig 1
Sig 3
Sig 5


(D)


11T
Sig 1
Sig 3
Sig 5

도면20


AT
3
t1
t2
3T
1T
(78 nsec)
(A)
Sig 1
tz
(B)
Sig 3
(C)
Sig 5
(D)
Ih
0
+V
GND
(E)
Vh 1
-V
tA
tB
tC

도면21


데이터
23
엔코더
14
(SigO)
EFM
제어신호
발생회로
15
고속논리회로
15b
CK
Sig1~Sig6
자기헤드
구동회로
16
6