



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2008-0105267
(43) 공개일자 2008년12월04일

(51) Int. Cl.

G02F 1/136 (2006.01)

(21) 출원번호 10-2007-0052633

(22) 출원일자 2007년05월30일

심사청구일자 2007년05월30일

(71) 출원인

경희대학교 산학협력단

경기도 용인시 기흥구 서천동 1 경희대학교 국제 캠퍼스내

(72) 발명자

장 진

서울 서초구 잠원동 65-32 신반포7차아파트 302-908

김세환

서울 동대문구 이문동 348-13번지 현대하이츠빌라 302호

김웅범

부산 수영구 망미2동 213-34번지 1통 3반

(74) 대리인

김인한, 김희곤


전체 청구항 수 : 총 18 항

(54) 액정 표시 장치 및 유기 전계 디스플레이 장치 그리고 그제조 방법

(57) 요약

본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로, 더욱 상세하게는 박막트랜지스터 기관 상에 금속 전극을 형성하고 전압을 인가함으로써, 문턱전압(V_{th})의 변화를 감소시켜 휘도 변화를 줄일 수 있는 액정 표시 장치 및 유기 전계 디스플레이 장치 그리고 그 제조 방법에 관한 것이다.

대표도 - 도2



특허청구의 범위

청구항 1

액정을 사이에 두고 박막트랜지스터 기판과 칼라필터 기판을 합착하여 형성된 액정 표시 장치에 있어서,
상기 박막트랜지스터 기판은
기판과;
상기 기판 상에 형성된 전극과;
상기 전극 상에 형성된 전극 절연막과;
상기 절연막 상에 형성된 박막트랜지스터 및;
상기 박막트랜지스터 상에 형성된 화소전극을 포함하는 것을 특징으로 하는 액정 표시 장치.

청구항 2

제 1항에 있어서,
상기 전극은
인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 구성된 것을 특징으로 하는 액정 표시 장치.

청구항 3

제 1항에 있어서,
상기 전극은
-100V ~ +100V 범위의 전압을 인가하는 것을 특징으로 하는 액정 표시 장치.

청구항 4

제 1항에 있어서,
상기 전극은
면적이 상부의 게이트 전극보다 크게 형성된 것을 특징으로 하는 액정 표시 장치.

청구항 5

제 1항에 있어서,
상기 전극은
모든 화소의 박막트랜지스터 전부 또는 일부와 연결되어 형성된 것을 특징으로 하는 액정 표시 장치.

청구항 6

기판과;
상기 기판 상에 형성된 전극과;
상기 전극 상에 형성된 전극 절연막과;
상기 전극 절연막 상에 형성된 스위칭 및 구동 박막트랜지스터와 전기용량과;
상기 구동 박막트랜지스터 상에 형성된 화소전극과;
상기 화소전극 상에 형성된 유기발광다이오드층 및;
상기 유기발광다이오드 상에 형성된 캐소드층을 포함하는 것을 특징으로 하는 유기 전계 디스플레이 장치.

청구항 7

제 6항에 있어서,

상기 전극은

인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 구성된 것을 특징으로 하는 액정 표시 장치.

청구항 8

제 6항에 있어서,

상기 전극은

-100V ~ +100V 범위의 전압을 인가하는 것을 특징으로 하는 액정 표시 장치.

청구항 9

제 6항에 있어서,

상기 전극은

면적이 상부의 게이트 전극보다 크게 형성된 것을 특징으로 하는 액정 표시 장치.

청구항 10

제 6항에 있어서,

상기 전극은

모든 화소의 박막트랜지스터 전부 또는 일부와 연결되어 형성된 것을 특징으로 하는 액정 표시 장치.

청구항 11

액정을 사이에 두고 박막트랜지스터 기판과 칼라필터 기판을 합착하여 형성된 액정 표시 장치 제조방법에 있어서,

상기 기판 상에 전극을 형성하는 단계와;

상기 전극 상에 전극 절연막을 형성하는 단계와;

상기 절연막 상에 게이트 패턴, 데이터 패턴, 반도체 층을 포함하는 박막트랜지스터를 형성하는 단계 및;

상기 박막트랜지스터 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.

청구항 12

제 11항에 있어서,

상기 전극을 형성하는 단계는

인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 증착하는 단계와;

포토리소그래피 공정을 통해 식각하여 패터닝하여 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.

청구항 13

제 11항에 있어서,

상기 전극을 형성하는 단계는

전극의 면적이 상부의 게이트 전극보다 크게 형성하는 것을 특징으로 하는 액정 표시 장치 제조방법.

청구항 14

제 11항에 있어서,

상기 전극을 형성하는 단계는

전극이 모든 화소의 박막트랜지스터와 전부 또는 일부가 연결되도록 형성하는 것을 특징으로 하는 액정 표시 장치 제조방법.

청구항 15

상기 기판 상에 전극을 형성하는 단계와;

상기 전극 상에 전극 절연막을 형성하는 단계와;

상기 전극 절연막 상에 스위칭 및 구동 박막트랜지스터와 전기용량을 형성하는 단계와;

상기 구동 박막트랜지스터 상에 유기발광다이오드층을 형성하는 단계 및;

상기 유기발광다이오드층 상에 캐소드층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 디스플레이 장치 제조방법.

청구항 16

제 15항에 있어서,

상기 전극을 형성하는 단계는

인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 증착하는 단계와;

포토리소그래피 공정을 통해 식각하여 패터닝하여 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 디스플레이 장치 제조방법.

청구항 17

제 15항에 있어서,

상기 전극을 형성하는 단계는

전극의 면적이 상부의 게이트 전극보다 크게 형성하는 것을 특징으로 하는 유기 전계 디스플레이 장치 제조방법.

청구항 18

제 15항에 있어서,

상기 전극을 형성하는 단계는

전극이 모든 화소의 박막트랜지스터와 전부 또는 일부가 연결되도록 형성하는 것을 특징으로 하는 액정 표시 장치 제조방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

<14> 본 발명은 디스플레이 장치에 관한 것으로, 더욱 상세하게는 박막트랜지스터 기판 상에 금속 전극을 형성하고 전압을 인가함으로써, 문턱전압(V_{th})의 변화를 감소시켜 휘도가 변화하는 것을 방지하는 액정 표시 장치 및 유기 전계 디스플레이 장치 그리고 그 제조 방법에 관한 것이다.

- <15> 일반적으로 사용되고 있는 표시장치 중의 하나인 CRT(Cathode Ray Tube)는 TV를 비롯해서 계측기기, 정보 단말 기기 등의 모니터에 주로 이용되고 있으나, 높은 휘도에도 불구하고 CRT의 자체 무게와 두께로 인해 전자 제품의 소형화, 경량화의 요구에 적극적으로 대응할 수 없었다.
- <16> 따라서, 각종 디스플레이 장치가 박형, 소형, 경량화되는 추세에서 CRT는 일정한 한계를 가지고 있으며 이를 대체하기 위해 액정표시장치(Liquid Crystal Display, LCD), 유기전계 디스플레이 장치(AMOLED), 가스 방전을 이용한 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계 발광 효과를 이용한 EL 표시소자(Electro Luminescence Display, ELD)등이 있으며, 그 중에서 특히 액정표시장치와 유기전계 디스플레이 장치(AMOLED)에 대한 연구가 활발히 진행되고 있다.
- <17> 그러나, 종래의 디스플레이 장치는 기판 상에 형성된 게이트 전극에 의해 발생하는 전기장(Electric field)에 의해 문턱전압(V_{th})에 큰 변화가 발생하며, 이로 인해 휘도가 변하는 문제가 있었다.

발명이 이루고자 하는 기술적 과제

- <18> 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 문턱전압(V_{th})의 변화를 감소시켜 디스플레이 장치의 휘도가 변화하는 것을 방지할 수 있는 액정 표시 장치 및 유기 전계 디스플레이 장치 그리고 그 제조 방법을 제공하는 데 있다.

발명의 구성 및 작용

- <19> 상기와 같은 목적을 달성하기 위해, 본 발명에 따른 액정 표시 장치는 액정을 사이에 두고 박막트랜지스터 기판과 칼라필터 기판을 합착하여 형성된 액정 표시 장치에 있어서, 상기 박막트랜지스터 기판은 기판과 상기 기판 상에 형성된 전극과 상기 전극 상에 형성된 전극 절연막과 상기 절연막 상에 형성된 박막트랜지스터 및 상기 박막트랜지스터 상에 형성된 화소전극을 포함하는 것을 특징으로 한다.
- <20> 한편, 본 발명에 따른 유기전계 디스플레이 장치는 기판과 상기 기판 상에 형성된 전극과 상기 전극 상에 형성된 전극 절연막과 상기 전극 절연막 상에 형성된 스위칭 및 구동 박막트랜지스터와 전기용량과 상기 구동 박막트랜지스터 상에 형성된 화소전극과 상기 화소전극 상에 형성된 유기발광다이오드층 및 상기 유기발광다이오드층 상에 형성된 캐소드층을 포함하는 것을 특징으로 한다.
- <21> 여기서, 상기 전극은 인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 구성되는 것이 바람직하다.
- <22> 그리고, 상기 전극은 -100V ~ +100V 범위의 전압을 인가하는 것이 바람직하다.
- <23> 또한, 상기 전극은 면적이 상부의 게이트 전극보다 크게 형성된 것을 특징으로 한다.
- <24> 그리고, 상기 전극은 모든 화소의 박막트랜지스터 전부 또는 일부와 연결되어 형성된 것을 특징으로 한다.
- <25> 한편, 본 발명에 따른 액정 표시 장치 제조 방법은 액정을 사이에 두고 박막트랜지스터 기판과 칼라필터 기판을 합착하여 형성된 액정 표시 장치 제조방법에 있어서, 상기 기판 상에 전극을 형성하는 단계와 상기 전극 상에 전극 절연막을 형성하는 단계와 상기 절연막 상에 게이트 패턴, 데이터 패턴, 반도체 층을 포함하는 박막트랜지스터를 형성하는 단계 및 상기 박막트랜지스터 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
- <26> 그리고, 본 발명에 따른 유기전계 디스플레이 장치는 상기 기판 상에 전극을 형성하는 단계와 상기 전극 상에 전극 절연막을 형성하는 단계와 상기 전극 절연막 상에 스위칭 및 구동 박막트랜지스터와 전기용량을 형성하는 단계와 상기 구동 박막트랜지스터 상에 유기발광다이오드층을 형성하는 단계 및 상기 유기발광다이오드층 상에 캐소드층을 형성하는 단계를 포함하는 것을 특징으로 한다.
- <27> 여기서, 상기 전극을 형성하는 단계는 인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 증착하는 단계와 포토리소그래피 공정을 통해 식각하여 패터닝하여 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
- <28> 그리고, 상기 전극을 형성하는 단계는 전극의 면적이 상부의 게이트 전극보다 크게 형성하는 것을 특징으로 한

다.

- <29> 또한, 상기 전극을 형성하는 단계는 전극이 모든 화소의 박막트랜지스터와 전부 또는 일부가 연결되도록 형성하는 것을 특징으로 한다.
- <30> 이하, 본 발명의 구체적인 구성 및 작용에 대해 도면 및 실시예를 참조하여 상세하게 설명하기로 한다.
- <31> <제 1 실시예>
- <32> 도 1은 본 발명의 제 1 실시예에 따른 액정 표시 장치를 개략적으로 도시한 구동회로의 블록도이고, 도 2는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 개략적으로 도시한 단면도이다.
- <33> 도 1 및 2를 참조하면, 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다.
- <34> 액정 표시 장치는 게이트 라인(GL)과 데이터 라인(DL)의 교차로 구분된 서브 화소 영역마다 형성된 액정셀(Clc)과, 게이트 라인(GL) 및 데이터 라인(DL)과 액정셀(Clc) 사이에 접속된 박막 트랜지스터(TFT)를 구비한다. 박막 트랜지스터(TFT)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 액정셀(Clc)에 공급한다. 액정셀(Clc)은 공급된 데이터 신호와 공통 전압(Vcom)과의 차전인 화소 전압을 충전하고 충전된 화소 전압에 따라 액정을 구동하여 광투과율을 조절하게 된다. 이때, 액정셀(Clc)에 충전된 화소 전압이 안정적으로 유지되게 하기 위하여 액정셀(Clc)과 병렬 접속된 스토리지 캐패시터(Cst)를 더 구비한다.
- <35> 이러한 액정 표시 장치는 박막트랜지스터 기관(10)과 칼라필터 기관(20)에 대향하게 배치된 화소 전극(191)과 공통 전극(240) 사이에 형성되는 전계에 의해 액정(30)을 구동하게 된다. 여기서, 칼라필터 기관(20)과 액정(30)의 구성 및 제조방법은 디스플레이 분야의 당업자에게 자명한 구성이며 발명의 핵심에서 벗어나는 부분이므로 구체적인 설명은 생략하기로 한다.
- <36> 상기 박막트랜지스터 기관은 기관(110) 상에 전극(120)이 형성되고, 상기 전극(120) 상에 전극 절연막(130)이 형성된다. 그리고, 상기 전극 절연막(130) 상에 게이트 전극(140) 및 게이트 라인(미도시)이 형성되고, 그 상면에 게이트 절연막(150)이 증착되어 형성된다. 그리고, 게이트 절연막(150) 상면에는 보호 절연막(passivation, 180)이 위치하며 상기 게이트 절연막(150)과 보호 절연막(180) 사이에는 비정질실리콘층(a-Si:H, 161)과 오믹접촉층(n+a-Si:H, 162)으로 구성되는 반도체층, 데이터 라인과 연결되는 소오스 전극(171) 및 드레인 전극(172)으로 구성되는 데이터 패턴이 형성된다. 그리고, 상기 보호 절연막(180) 상에 화소전극(190)이 형성된다. 여기서, 상기 화소전극(190)은 컨택홀(191)을 통해 드레인전극(172)과 접속된다.
- <37> 여기서, 박막트랜지스터의 구동을 위해 게이트 전극(140)에 전압이 인가되는 경우 전기장(Electric field)이 형성되고, 이로 인해 문턱전압(Vth)의 변화가 크게 증가하게 된다. 상기과 같은 문턱전압(Vth) 변화의 증가는 액정 표시 장치의 휘도 저하를 유발하게 된다.
- <38> 그러나, 상기 전극(120)에 전압을 인가하면 상기 게이트 전압에 의해 발생하는 전기장을 분산시켜 상기 문턱전압(Vth)의 변화를 감소시킬 수 있으며, 이로 인해 액정 표시 장치의 휘도가 감소되는 것을 방지하여 상대적으로 휘도를 높일 수 있다.
- <39> 상기과 같이 구성되는 액정 표시 장치의 제조 방법에 대해 살펴 보면, 하기와 같다.
- <40> 본 발명에 따른 액정 표시 장치의 제조방법에 대해 실시예를 참조하여 상세하게 살펴보기로 한다.
- <41> 먼저, 기관(110)상에 금속을 증착(Deposition)하고, 포토리소그래피(Photolithography) 및 식각공정에 의해 금속을 패터닝하여 전극(120)을 형성하고, 절연막(130)을 증착한다. 여기서, 전극의 재료는 금속이면 무엇이든 가능하고, 게이트, 소스 및 드레인 전극과 동일한 재료의 금속이 사용될 수 있다.
- <42> 바람직하게는, 상기 전극은 인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 구성하는 것이 바람직하다.
- <43> 또한, 상기 전극(120)은 게이트 전극의 전기장 분산효과를 극대화하기 위해 상기 게이트 전극(140)보다 크게 형성하는 것이 바람직하다.
- <44> 그리고, 상기 전극(120)은 각 화소의 박막트랜지스터와 전부 연결되도록 구성될 수 있으며, 일부만 연결되도록 구성할 수 있다.

- <45> 이어서, 게이트 금속을 증착(Depositon)하고, 포토리소그래피(Photolithography) 및 식각공정에 의해 금속을 패터닝하여 게이트전극(140)을 포함한 게이트 패턴을 형성한다.
- <46> 그 후, 게이트 절연막(150)을 증착하고, 비정질실리콘막(amorphous silicon layer)과 n+ 비정질실리콘막을 증착한 후, 포토리소그래피 및 식각공정에 의해 n+ 비정질실리콘막과 비정질실리콘막을 패터닝하여 비정질실리콘층(161)과 오믹접촉층(162)을 형성한다.
- <47> 이어서, 오믹접촉층(162)과 게이트 절연막(150) 상에 데이터 금속을 증착하고 포토리소그래피 및 식각공정에 의해 데이터 금속을 패터닝하여 소스전극(171)과 드레인전극(172)을 포함하는 데이터 패턴을 형성한다. 이에 따라, 기판(110)상에는 게이트 패턴 및 데이터 패턴이 접속된 박막트랜지스터가 형성된다.
- <48> 그 후, 상기 데이터 패턴 상부에 보호 절연막(180)을 증착하고, 포토리소그래피 및 식각공정에 의해 콘택홀(191)을 형성한다. 상기 콘택홀(191)을 통해 드레인 전극(172)이 노출되게 한다. 그 다음, 보호 절연막(180) 상부에 투명도전물질층을 증착한후 포토리소그래피 공정 및 식각공정에 의해 투명도전층을 패터닝함으로써 화소전극(190)을 형성하여 박막트랜지스터 기판이 완성된다.
- <49>
- <50> <제 2실시예>
- <51> 도 3은 본 발명의 제 2 실시예에 따른 유기전계 디스플레이 장치의 회로도이고, 도 4는 본 발명의 제 2 실시예에 따른 유기전계 디스플레이 장치를 개략적으로 도시한 단면도이다.
- <52> 도 3 및 도 4를 참조하면, 본 발명에 따른 유기전계 디스플레이 장치는 화소를 구동하기 위한 NMOS 트랜지스터들(T_1 , T_2)과 유기 발광 다이오드(OLED) 및 커패시터(C_1)로 이루어진 화소 회로를 포함하여 구성된다.
- <53> 보다 구체적으로, 상기 스위칭 박막트랜지스터(T_1)와 구동 박막트랜지스터(T_2)의 단면 구조는 기판(410) 상에 전극(420)이 형성되고, 상기 전극(420) 상에 전극 절연막(430)이 형성된다.
- <54> 그리고, 상기 전극 절연막(430) 상에 게이트 라인(441, 442)이 형성되고, 상기 게이트 라인(441, 442)과 전극 절연막(430) 상에 게이트 절연막(450)이 형성되고, 그 상부에 순차적으로 비정질 실리콘층(a-Si:H, 461), 오믹 접촉층(n+a-Si:H, 462) 및 데이터 패턴이 형성되며, 그 상부에 순차적으로 보호 절연막(480), 화소전극(481), 뱅크(bank, 482), OLED층(490) 및 캐소드층(491)이 형성된다. 여기서, 상기 데이터 패턴은 스위칭 박막트랜지스터(T_1)의 소스전극(471) 및 드레인 전극(472) 그리고 구동 박막트랜지스터(T_2)의 소스전극(473) 및 드레인 전극(474)를 포함한다.
- <55> 상기와 같이 구성되는 유기전계 디스플레이 장치의 구동에 대해 살펴보면, 스위칭 박막트랜지스터(T_1)는 복수의 게이트 라인 중 선택된 게이트 라인으로부터 출력되는 선택신호에 의해 턴온되고 비선택신호에 의해 턴오프되고, 턴온 구간 동안 데이터 라인으로부터 인가된 전압이 동안 커패시터(C_1)에 저장되어, 한 프레임 동안 구동 박막트랜지스터(T_2)의 게이트 단자에 인가되기 때문에, 상기 데이터 전압만큼 상기 구동 박막트랜지스터(T_2)를 통해 흐르는 전류가 조절된다. 상기 조절되는 전류는 유기발광다이오드(OLED)를 통해 흐르고, 상기 유기 발광다이오드(OLED)에 흐르는 전류가 조절되면 발광되는 빛의 세기가 조절된다.
- <56> 일반적으로 유기 전계 디스플레이 장치는 구동을 위해 게이트 라인(441, 442)에 전압을 인가하는 경우 전기장(Electric field)이 발생하여 문턱전압(V_{th})의 변화가 커져서 휘도가 감소하는 문제가 있으나, 본 발명에 따른 전극에 전압을 인가할 경우 상기 게이트 전극에 의해 발생하는 전기장을 분산시켜 문턱전압(V_{th})의 변화를 감소시킬 수 있으며, 이로 인해 문턱전압(V_{th})의 변화 때문에 발생하는 휘도 감소를 줄일 수 있어서 상대적으로 휘도를 높일 수 있는 효과가 발생한다.
- <57> 도 5는 본 발명의 바람직한 실시예에 따른 전극에 인가된 전압에 따른 문턱전압(V_{th})의 변화를 도시한 것이다.
- <58> 도 5을 통해 알 수 있듯이, 전극에 전압이 인가되면 문턱전압(V_{th})의 변화가 감소함을 알 수 있으며, 전극에 인가되는 전압이 크면 클 수록 문턱전압(V_{th})의 변화가 감소함을 알 수 있다.
- <59> 그러나, 전극에 인가되는 전압이 지나치게 크면 불필요한 전력소모와 크로스토크 등이 발생할 수 있으므로 상기 전극에 걸어주는 전압은 -100V ~ +100V 범위가 바람직하다.

- <60> 한편, 본 발명에 따른 유기전계 디스플레이 장치의 제조방법에 대해 살펴보면 하기와 같다.
- <61> 먼저, 기판(410)상에 금속을 증착(Deposition)하고, 포토리소그래피(Photolithography) 및 식각공정에 의해 금속을 패터닝하여 전극(420)을 형성하고, 절연막(430)을 증착한다.
- <62> 여기서, 전극의 재료는 상기 제 1 실시예와 마찬가지로 금속이면 무엇이든 가능하고, 게이트, 소스 및 드레인 전극과 동일한 재료의 금속이 사용될 수 있다.
- <63> 바람직하게는, 상기 전극은 인듐산화주석(ITO), 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 구성하는 것이 바람직하다.
- <64> 또한, 상기 전극(420)은 게이트 전극의 전기장 분산효과를 극대화하기 위해 상기 게이트 전극보다 크게 형성하는 것이 바람직하다.
- <65> 그리고, 상기 전극(420)은 모든 화소의 박막트랜지스터와 전부 연결되도록 구성할 수 있으며, 일부만 연결되도록 구성할 수 있다.
- <66> 또한, 상기 전극 절연막(430) 상에 게이트 금속을 증착(Deposit)하고, 포토리소그래피(Photolithography) 및 식각공정에 의해 금속을 패터닝하여 게이트 전극 및 게이트 라인을 포함한 게이트 패턴을 형성한다.
- <67> 그 후, 게이트 절연막(450)을 증착하고, 비정질실리콘막(amorphous silicon layer)과 n+ 비정질실리콘막을 증착한 후, 포토리소그래피 및 식각공정에 의해 n+ 비정질실리콘막과 비정질실리콘막을 패터닝하여 비정질실리콘층(461)과 오믹접촉층(462)을 형성한다.
- <68> 이어서, 오믹접촉층(462)과 게이트 절연막(450) 상에 데이터 금속을 증착하고 포토리소그래피 및 식각공정에 의해 데이터 금속을 패터닝하여 스위칭 박막트랜지스터 및 구동 박막트랜지스터의 소스전극(471, 473)과 드레인전극(472, 474)을 포함하는 데이터 패턴을 형성한다. 이에 따라, 기판(110)상에는 게이트 패턴 및 데이터 패턴이 접속된 스위칭 및 구동 박막트랜지스터가 형성된다.
- <69> 그 후, 데이터 패턴 상부에 보호 절연막(480)을 증착하고, 포토리소그래피 및 식각공정에 의해 상기 구동 박막트랜지스터의 드레인 전극(474) 상부에 컨택홀(미도시)을 형성한다. 상기 컨택홀을 통해 드레인 전극(474)이 노출되게 한다. 그 다음, 보호 절연막 상부에 투명도전물질을 증착한후 포토리소그래피 공정 및 식각공정에 의해 투명도전층을 패터닝함으로써 화소전극(481)을 형성한다.
- <70> 이어서, बैं크(482), OLED층(490) 및 캐소드층(491)을 차례대로 형성한다. 여기서, 상기 बैं크, 유기발광다이오드 및 음극의 구체적인 제조방법은 디스플레이 분야의 당업자에게 자명할 뿐만 아니라, 본 발명의 핵심에는 벗어나는 부분이므로 구체적인 설명은 생략하기로 한다.

발명의 효과

- <71> 상기에서 살펴본 바와 같이, 본 발명에 따른 액정 표시 장치 및 유기 전계 디스플레이 장치 그리고 그 제조 방법은 게이트 전극에 의해 발생하는 전기장을 분산시켜 문턱전압(V_{th})의 변화를 감소시켜 디스플레이 장치의 휘도가 변화하는 것을 방지할 수 있는 탁월한 효과가 발생한다.
- <72> 이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.


도면의 간단한 설명

- <1> 도 1은 본 발명의 제 1 실시예에 따른 액정 표시 장치를 개략적으로 도시한 구동회로의 블록도이고, 도 2는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 개략적으로 도시한 단면도이다.
- <2> 도 3은 본 발명의 제 2 실시예에 따른 유기전계 디스플레이 장치의 회로도이고, 도 4는 본 발명의 제 2 실시예에 따른 유기전계 디스플레이 장치를 개략적으로 도시한 단면도이다.
- <3> 도 5는 본 발명의 바람직한 실시예에 따른 전극에 인가된 전압에 따른 문턱전압(V_{th})의 변화를 도시한 것이다.


<4>	110, 410 : 기관	120, 420 : 전극
<5>	130, 430 : 전극 절연막	140 : 게이트 전극
<6>	150, 450 : 게이트 절연막	161, 461 : 비정질 실리콘층
<7>	162, 462 : 오믹접촉층	171, 471, 473 : 소오스 전극
<8>	172, 472, 474 : 드레인 전극	180, 480 : 보호 절연막
<9>	190, 481 : 화소 전극	20 : 칼라필터 기관
<10>	210 : 기관	220 : 칼라필터
<11>	230 : 블랙매트릭스	240 : 공통전극
<12>	30 : 액정	482 : बैं크
<13>	490 : OLED층	491 : 캐소드층

도면

도면1



도면4



도면5

