



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0010376
(43) 공개일자 2017년01월31일

(51) 국제특허분류(Int. Cl.)
H03M 13/27 (2006.01) H03M 13/00 (2017.01)
H03M 13/11 (2006.01) H03M 13/15 (2015.01)
H03M 13/25 (2015.01) H04L 1/00 (2006.01)
(52) CPC특허분류
H03M 13/2732 (2013.01)
H03M 13/1148 (2013.01)
(21) 출원번호 10-2016-7034375
(22) 출원일자(국제) 2015년04월21일
심사청구일자 2016년12월07일
(85) 번역문제출일자 2016년12월07일
(86) 국제출원번호 PCT/KR2015/003980
(87) 국제공개번호 WO 2015/190694
국제공개일자 2015년12월17일
(30) 우선권주장
62/010,436 2014년06월10일 미국(US)

(71) 출원인
엘지전자 주식회사
서울특별시 영등포구 여의대로 128 (여의도동)
(72) 발명자
백종섭
서울특별시 서초구 양재대로11길 19 LG전자 특허
센터
고우석
서울특별시 서초구 양재대로11길 19 LG전자 특허
센터
(뒷면에 계속)
(74) 대리인
김용인, 방해철

전체 청구항 수 : 총 4 항

(54) 발명의 명칭 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

(57) 요약

본 발명은 방송 신호를 전송하는 방법을 제안한다. 본 발명에 따른 방송 신호를 전송하는 방법은, 인풋 포매팅 블록이 인풋스트림을 복수개의 PLP(Physical Layer Pipe)로 포매팅하는 단계; 인코더가 상기 복수개의 PLP 내의 데이터들을 인코딩하는 단계; 타임 인터리버가 상기 복수개의 PLP 내의 인코딩된 데이터를 타임 인터리빙하는 단계, 여기서 상기 타임 인터리빙하는 단계는, 셀 인터리버가 상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블록의 셀들의 순서를 바꿈으로써 상기 인코딩된 데이터를 셀 인터리빙하는 단계를 포함하고; 프레임머가 상기 타임 인터리빙된 데이터를 적어도 하나의 시그널 프레임으로 프레임 매핑하는 단계; 및 웨이브폼 블록이 상기 적어도 하나의 시그널 프레임의 매핑된 데이터를 웨이브폼 모듈레이팅하고, 상기 모듈레이팅된 데이터를 포함할 수 있다.

(52) CPC특허분류

H03M 13/1165 (2013.01)

H03M 13/152 (2013.01)

H03M 13/253 (2013.01)

H03M 13/2742 (2013.01)

H03M 13/2792 (2013.01)

H03M 13/618 (2013.01)

H03M 13/6541 (2013.01)

H04L 1/0041 (2013.01)

H04L 1/0058 (2013.01)

(72) 발명자

백서영

서울특별시 서초구 양재대로11길 19 LG전자 특허센터

홍성룡

서울특별시 서초구 양재대로11길 19 LG전자 특허센터

명세서

청구범위

청구항 1

방송 신호를 전송하는 방법에 있어서,

인풋 포매팅 블록이 인풋스트림을 복수개의 PLP(Physical Layer Pipe)로 포매팅하는 단계;

인코더가 상기 복수개의 PLP 내의 데이터들을 인코딩하는 단계;

타임 인터리버가 상기 복수개의 PLP 내의 인코딩된 데이터를 타임 인터리빙하는 단계, 여기서 상기 타임 인터리빙하는 단계는,

셀 인터리버가 상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블록의 셀들의 순서를 바꿈으로써 상기 인코딩된 데이터를 셀 인터리빙하는 단계를 포함하고;

프레이머가 상기 타임 인터리빙된 데이터를 적어도 하나의 시그널 프레임으로 프레임 매핑하는 단계; 및

웨이브폼 블록이 상기 적어도 하나의 시그널 프레임의 매핑된 데이터를 웨이브폼 모듈레이팅하고, 상기 모듈레이팅된 데이터를 포함하는 방송 신호를 전송하는 단계; 를 포함하는 방송 신호 전송 방법.

청구항 2

제 1 항에 있어서, 상기 셀 인터리빙하는 단계는,

상기 FEC 블록의 셀들을 선형적으로 메모리에 쓰는 단계, 및

치환 시퀀스를 이용하여 상기 메모리로부터 상기 셀들을 랜덤하게 읽는 단계를 더 포함하는 방송 신호 전송 방법.

청구항 3

인풋스트림을 복수개의 PLP(Physical Layer Pipe)로 포매팅하는 인풋 포매팅 블록;

상기 복수개의 PLP 내의 데이터를 인코딩하는 인코더;

상기 복수개의 PLP 내의 인코딩된 데이터를 타임 인터리빙하는 타임 인터리버, 여기서 상기 타임 인터리버는

상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블록의 셀들의 순서를 변경함으로써 상기 인코딩된 데이터를 셀 인터리빙하는 셀 인터리버를 포함하고;

상기 타임 인터리빙된 데이터를 적어도 하나의 시그널 프레임에 프레임 매핑하는 프레임머; 및

상기 적어도 하나의 시그널 프레임내의 매핑된 데이터를 웨이브폼 모듈레이팅하고, 상기 모듈레이팅된 데이터를 포함하는 방송 신호를 전송하는 웨이브폼 모듈; 을 포함하는 방송 신호 전송 장치.

청구항 4

제 3 항에 있어서,

상기 셀 인터리버는 상기 FEC 블록의 셀들을 선형적으로 메모리에 쓰고, 치환 시퀀스를 이용하여 상기 메모리로부터 상기 셀들을 랜덤하게 읽는 방송 신호 전송 장치.

발명의 설명

기술 분야

[0001] 본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.

배경 기술

[0002] 아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다.

디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.

발명의 내용

해결하려는 과제

- [0003] 즉, 디지털 방송 시스템은 HD(High Definition) 이미지, 멀티채널(multi channel, 다채널) 오디오, 및 다양한 부가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해서는, 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성(robustness), 및 모바일 수신 장치를 고려한 네트워크 유연성(flexibility)이 향상되어야 한다.

과제의 해결 수단

- [0004] 목적 및 다른 이점을 달성하기 위해, 본 발명의 목적에 따라, 여기에 포함되고 대략적으로 기재된 바와 같이, 방송 신호 송신 방법은 인코딩 포맷팅 블록이 인코딩스트림을 복수개의 PLP(Physical Layer Pipe)로 포맷팅하는 단계; 인코더가 상기 복수개의 PLP 내의 데이터들을 인코딩하는 단계; 타임 인터리버가 상기 복수개의 PLP 내의 인코딩된 데이터를 타임 인터리빙하는 단계, 여기서 상기 타임 인터리빙하는 단계는, 셀 인터리버가 상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블록의 셀들의 순서를 바꿈으로써 상기 인코딩된 데이터를 셀 인터리빙하는 단계를 포함하고; 프레임어가 상기 타임 인터리빙된 데이터를 적어도 하나의 시그널 프레임으로 프레임 매핑하는 단계; 및 웨이브폼 블록이 상기 적어도 하나의 시그널 프레임의 매핑된 데이터를 웨이브폼 모듈레이팅하고, 상기 모듈레이팅된 데이터를 포함하는 방송 신호를 전송하는 단계; 를 포함하는 방송 신호 전송 방법.
- [0005] 바람직하게는, 상기 셀 인터리빙하는 단계는, 상기 FEC 블록의 셀들을 선형적으로 메모리에 쓰는 단계, 및 치환 시퀀스를 이용하여 상기 메모리로부터 상기 셀들을 랜덤하게 읽는 단계를 더 포함하는 방송 신호 전송 방법.
- [0006] 바람직하게는, 상기 치환 시퀀스는 복수개의 PLP 내의 각 FEC 블록에 따라 다른 방송 신호 전송 방법.
- [0007] 바람직하게는, 각 FEC 블록을 위한 치환 시퀀스는 하나의 기본 치환 시퀀스를 쉬프팅함으로써 결정되는 방송 신호 전송 방법.
- [0008] 바람직하게는, 치환시퀀스는 기본 치환 시퀀스에 쉬프팅 값을 더하고, 다시 FEC 블록내의 셀 개수와 모듈로 연산을 수행함으로써 생성되고, 여기서 상기 쉬프팅 값은 복수개의 PLP 내의 각 FEC 블록마다 다른 방송 신호 전송 방법.
- [0009] 바람직하게는, 기본 치환 시퀀스는 수도 랜덤 시퀀스인 방송 신호 전송 방법.
- [0010] 바람직하게는, 상기 타임 인터리빙하는 단계는 블록 인터리버가 상기 FEC 블록 중 적어도 하나를 포함하는 TI 블록을 블록 인터리빙 하는 단계, 및 컨볼루션 딜레이 라인 블록이 블록 인터리빙된 상기 적어도 하나의 TI 블록을 컨볼루션 인터리빙하는 단계를 포함하는 방송 신호 전송 방법.
- [0011] 바람직하게는, 상기 복수개의 PLP 내의 데이터를 인코딩하는 방법은, FEC 인코더가 복수개의 PLP 내의 데이터를 FEC 인코딩하는 단계, 비트 인터리버가 상기 복수개의 PLP 내의 FEC 인코딩된 데이터를 비트 인터리빙하는 단계, 및 매퍼가 성상도에 매핑함으로써 상기 비트인터리빙된 데이터를 FEC 블록에 성상도 매핑하는 단계를 포함하는 방송 신호 전송 방법.
- [0012] 다른 관점에서, 본 발명은 방송 신호 수신 방법을 제안한다. 이 방송 신호 수신 방법은, 웨이브폼 블록이 적어도 하나의 시그널 프레임을 포함하는 방송 신호를 수신하고, 상기 적어도 하나의 시그널 프레임내의 데이터를 디모듈레이팅하는 단계; 프레임 파서가 복수개의 PLP(Physical Layer Pipe) 를 디매핑함으로써 상기 적어도 하나의 시그널 프레임 내의 디모듈레이팅된 데이터를 프레임 파싱하는 단계; 타임 디인터리버가 상기 복수개의 PLP 내의 데이터를 타임 디인터리빙하는 단계, 여기서 상기 타임 디인터리빙은, 셀 디인터리버가 상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블록의 셀들의 순서를 바꿈으로써 상기 복수개의 PLP 내의 데이터를 셀 디인터리빙하는 단계를 포함하고; 디코더가 상기 복수개의 PLP 내의 타임 디인터리빙된 데이터를 디코딩하는 단계; 및 아웃풋 프로세싱 블록이 상기 복수개의 PLP 내의 디코딩된 데이터를 아웃풋 프로세싱하여 아웃풋 스트림을 출력하는 단계; 를 포함하는 방송 신호 수신 방법.
- [0013] 바람직하게는, 상기 셀 디인터리빙하는 단계는, 치환 시퀀스를 이용하여 상기 FEC 블록의 셀들을 메모리에 쓰는

단계, 및 상기 메모리로부터 상기 셀들을 선형적으로 읽는 단계를 더 포함하는 방송 신호 수신 방법.

- [0014] 바람직하게는, 상기 치환 시퀀스는 복수개의 PLP 내의 각 FEC 블록에 따라 다른 방송 신호 수신 방법.
- [0015] 바람직하게는, 각 FEC 블록을 위한 치환 시퀀스는 하나의 기본 치환 시퀀스를 쉬프팅함으로써 결정되는 방송 신호 수신 방법.
- [0016] 바람직하게는, 치환시퀀스는 기본 치환 시퀀스에 쉬프팅 값을 더하고, 다시 FEC 블록내의 셀 개수와 모듈로 연산을 수행함으로써 생성되고, 여기서 상기 쉬프팅 값은 복수개의 PLP 내의 각 FEC 블록마다 다른 방송 신호 수신 방법.
- [0017] 바람직하게는, 기본 치환 시퀀스는 수도 랜덤 시퀀스인 방송 신호 수신 방법.
- [0018] 바람직하게는, 상기 타임 디인터리빙은 컨볼루션 딜레이 타임 라인 블록이 상기 복수개의 PLP 내의 데이터를 컨볼루션 디인터리빙하는 단계, 및 블록 디인터리버가 적어도 하나의 FEC 블록들을 포함하는 상기 컨볼루션 디인터리빙된 데이터를 블록 디인터리빙하는 단계를 포함하는 방송 신호 수신 방법.
- [0019] 바람직하게는, 상기 타임 디인터리빙된 데이터를 디코딩하는 단계는, 디매핑이 성상도로부터 타임 디인터리빙된 데이터를 성상도 디매핑하는 단계, 비트 디인터리버가 상기 복수개의 PLP 의 디매핑된 데이터를 비트 디인터리빙하는 단계, 및 FEC 디코더가 상기 복수개의 PLP 의 비트 디인터리빙된 데이터를 FEC 디코딩하는 단계를 포함하는 방송 신호 수신 방법.
- [0020] 또 다른 관점에서, 본 발명은 방송 신호 송신 장치를 제안한다. 이 방송 신호 송신 장치는, 인풋스트림을 복수개의 PLP(Physical Layer Pipe)로 포맷팅하는 인풋 포맷팅 블록; 상기 복수개의 PLP 내의 데이터를 인코딩하는 인코더; 상기 복수개의 PLP 내의 인코딩된 데이터를 타임 인터리빙하는 타임 인터리버, 여기서 상기 타임 인터리버는 상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블록의 셀들의 순서를 변경함으로써 상기 인코딩된 데이터를 셀 인터리빙하는 셀 인터리버를 포함하고; 상기 타임 인터리빙된 데이터를 적어도 하나의 시그널 프레임에 프레임 매핑하는 프레임러; 및 상기 적어도 하나의 시그널 프레임내의 매핑된 데이터를 웨이브폼 모듈레이팅하고, 상기 모듈레이팅된 데이터를 포함하는 방송 신호를 전송하는 웨이브폼 모듈; 을 포함하는 방송 신호 전송 장치.
- [0021] 바람직하게는, 상기 셀 인터리버는 상기 FEC 블록의 셀들을 선형적으로 메모리에 쓰고, 치환 시퀀스를 이용하여 상기 메모리로부터 상기 셀들을 랜덤하게 읽는 방송 신호 전송 장치.
- [0022] 바람직하게는, 상기 치환 시퀀스는 복수개의 PLP 내의 각 FEC 블록에 따라 다른 방송 신호 전송 장치.
- [0023] 바람직하게는, 각 FEC 블록을 위한 치환 시퀀스는 하나의 기본 치환 시퀀스를 쉬프팅함으로써 결정되는 방송 신호 전송 장치.
- [0024] 바람직하게는, 치환시퀀스는 기본 치환 시퀀스에 쉬프팅 값을 더하고, 다시 FEC 블록내의 셀 개수와 모듈로 연산을 수행함으로써 생성되고, 여기서 상기 쉬프팅 값은 복수개의 PLP 내의 각 FEC 블록마다 다른 방송 신호 전송 장치.
- [0025] 바람직하게는, 기본 치환 시퀀스는 수도 랜덤 시퀀스인 방송 신호 전송 장치.
- [0026] 바람직하게는, 상기 타임인터리버가 적어도 하나의 FEC 블록을 포함하는 TI 블록은 블록 인터리빙하는 블록 인터리버 및 상기 블록 인터리빙된 TI 블록은 컨볼루션 디인터리빙하는 컨볼루션 딜레이 라인 블록을 더 포함하는 방송 신호 전송 장치.
- [0027] 바람직하게는, 상기 인코더가 복수개의 PLP 내의 데이터를 FEC 인코딩하는 FEC 인코더, 상기 복수개의 PLP 내의 FEC 인코딩된 데이터를 비트 인터리빙하는 비트 인터리버, 및 비트 인터리빙된 데이터를 성상도에 매핑함으로써 비트 인터리빙된 데이터를 FEC 블록에 성상도 매핑하는 성상도 매퍼를 더 포함하는 방송 신호 전송 장치.
- [0028] 또 다른 관점에서, 본 발명은 방송 신호 수신 장치를 제안한다. 이 방송 신호 수신 장치는, 적어도 하나의 시그널 프레임을 포함하는 방송 신호를 수신하고, 상기 적어도 하나의 시그널 프레임내의 데이터를 디모듈레이팅하는 웨이브폼 블록; 복수개의 PLP(Physical Layer Pipe) 를 디매핑함으로써 상기 적어도 하나의 시그널 프레임내의 디모듈레이팅된 데이터를 프레임 파싱하는 프레임 파서; 상기 복수개의 PLP 내의 데이터를 타임 디인터리빙하는 타임 디인터리버, 여기서 상기 타임 디인터리버는, 상기 복수개의 PLP 내의 한 FEC(Forward Error Correction) 블록의 셀들의 순서를 바꿈으로써 상기 복수개의 PLP 내의 데이터를 셀 디인터리빙하는 셀 디인터리

리버를 포함하고; 상기 복수개의 PLP 내의 타임 디인터리빙된 데이터를 디코딩하는 디코더; 및 상기 복수개의 PLP 내의 디코딩된 데이터를 아웃풋 프로세싱하여 아웃풋 스트림을 출력하는 아웃풋 프로세싱 블록; 을 포함하는 방송 신호 수신 장치.

- [0029] 바람직하게는, 상기 셀 디인터리버는 치환 시퀀스를 이용하여 상기 FEC 블록의 셀들을 메모리에 쓰고, 상기 메모리로부터 상기 셀들을 선형적으로 읽는 방송 신호 수신 장치.
- [0030] 바람직하게는, 상기 치환 시퀀스는 복수개의 PLP 내의 각 FEC 블록에 따라 다른 방송 신호 수신 장치.
- [0031] 바람직하게는, 각 FEC 블록을 위한 치환 시퀀스는 하나의 기본 치환 시퀀스를 쉬프팅함으로써 결정되는 방송 신호 수신 장치.
- [0032] 바람직하게는, 치환시퀀스는 기본 치환 시퀀스에 쉬프팅 값을 더하고, 다시 FEC 블록내의 셀 개수와 모듈로 연산을 수행함으로써 생성되고, 여기서 상기 쉬프팅 값은 복수개의 PLP 내의 각 FEC 블록마다 다른 방송 신호 수신 장치.
- [0033] 바람직하게는, 기본 치환 시퀀스는 수도 랜덤 시퀀스인 방송 신호 수신 장치.
- [0034] 바람직하게는, 상기 타임 디인터리버가 복수개의 PLP 내의 데이터를 컨볼루셔널 디인터리빙하는 컨볼루셔널 딜레이 라인 블록 및 적어도 하나의 FEC 블록을 포함하는 컨볼루셔널 디인터리빙된 데이터를 블록 디인터리빙하는 블록 디인터리버를 더 포함하는 방송 신호 수신 장치.
- [0035] 바람직하게는, 상기 디코더가 성상도로부터 타임 디인터리빙된 데이터를 디매핑하는 성상도 디매퍼, 복수개의 PLP 내의 디매핑된 데이터를 비트 디인터리빙하는 비트 디인터리버, 및 복수개의 PLP 내의 데이터를 FEC 디코딩하는 FEC 디코더를 더 포함하는 방송 신호 수신 장치.

발명의 효과

- [0036] 본 발명은 서비스 특성에 따라 데이터를 처리하여 각 서비스 또는 서비스 컴포넌트에 대한 QoS (Quality of Service)를 제어함으로써 다양한 방송 서비스를 제공할 수 있다.
- [0037] 본 발명은 동일한 RF (radio frequency) 신호 대역폭을 통해 다양한 방송 서비스를 전송함으로써 전송 유연성 (flexibility)을 달성할 수 있다.
- [0038] 본 발명은 MIMO (Multiple-Input Multiple-Output) 시스템을 이용하여 데이터 전송 효율 및 방송 신호의 송수신 견고성(Robustness)을 향상시킬 수 있다.
- [0039] 본 발명에 따르면, 모바일 수신 장치를 사용하거나 실내 환경에 있더라도, 예러 없이 디지털 방송 신호를 수신할 수 있는 방송 신호 송신 및 수신 방법 및 장치를 제공할 수 있다.

도면의 간단한 설명

- [0040] 본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
- 도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
- 도 2는 본 발명의 일 실시예에 따른 인풋 포매팅(Input formatting, 입력 포맷) 블록을 나타낸다.
- 도 3은 본 발명의 다른 일 실시예에 따른 인풋 포매팅(Input formatting, 입력 포맷) 블록을 나타낸다.
- 도 4는 본 발명의 다른 일 실시예에 따른 인풋 포매팅(Input formatting, 입력 포맷) 블록을 나타낸다.
- 도 5는 본 발명의 일 실시예에 따른 BICM (bit interleaved coding & modulation) 블록을 나타낸다.
- 도 6은 본 발명의 다른 일 실시예에 따른 BICM 블록을 나타낸다.
- 도 7은 본 발명의 일 실시예에 따른 프레임 빌딩(Frame Building, 프레임 생성) 블록을 나타낸다.
- 도 8은 본 발명의 일 실시예에 따른 OFDM (orthogonal frequency division multiplexing) 제너레이션 (generation, 생성) 블록을 나타낸다.
- 도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.

- 도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
- 도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조를 나타낸다.
- 도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
- 도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
- 도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
- 도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
- 도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical, 논리) 구조를 나타낸다.
- 도 17은 본 발명의 일 실시예에 따른 PLS (physical layer signalling) 매핑을 나타낸다.
- 도 18은 본 발명의 일 실시예에 따른 EAC (emergency alert channel) 매핑을 나타낸다.
- 도 19는 본 발명의 일 실시예에 따른 FIC (fast information channel) 매핑을 나타낸다.
- 도 20은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프)의 타입을 나타낸다.
- 도 21은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프) 매핑을 나타낸다.
- 도 22는 본 발명의 일 실시예에 따른 FEC (forward error correction) 구조를 나타낸다.
- 도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
- 도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
- 도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
- 도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.
- 도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.
- 도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 읽기 패턴을 나타낸다.
- 도 29는 본 발명의 일 실시예에 따른 각 인터리빙 어레이(array)로부터 인터리빙된 XFECBLOCK을 나타낸다.
- 도 30은 본 발명의 또 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
- 도 31는 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리빙 (periodic random I/Q interleaving) 기술을 도시한 도면이다.
- 도 32는 2D-SSD 의 경우에 있어서, 본 발명의 일 실시예에 따른 Q1-딜레이 과정을 도시한 도면이다.
- 도 33은 2D-SSD 의 경우에 있어서, 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리버의 동작을 도시한 도면이다.
- 도 34은 2D-SSD 의 경우에 있어서, N이 24일 때의 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리빙 기술의 동작을 도시한 도면이다.
- 도 35은 4D-SSD 의 경우에 있어서, 본 발명의 일 실시예에 따른 Q2-딜레이 과정을 도시한 도면이다.
- 도 36은 4D-SSD 의 경우에 있어서, 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리버의 동작을 도시한 도면이다.
- 도 37은 4D-SSD 의 경우에 있어서, N이 24일 때의 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리빙 기술의 동작을 도시한 도면이다.
- 도 38은 본 발명의 또 다른 실시예에 따른 디매핑 & 디코딩 모듈의 상세 블럭도를 도시한 도면이다.
- 도 39는 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 디인터리빙 (periodic random I/Q de-interleaving) 기술을 도시한 도면이다.
- 도 40 은 본 발명의 다른 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조의 일부를 나타낸다.

도 41 은 본 발명의 일 실시예에 따른 기본 스위치 구조를 도시한 도면이다.

도 42 는 본 발명의 또 다른 실시예에 따른 셀 인터리버의 선형쓰기 & 랜덤읽기 동작의 수학적 표현을 도시한 도면이다.

도 43 은 본 발명의 또 다른 실시예에 따른 셀 인터리버의 치환 시퀀스를 발생시키는 방법의 수학적 표현을 도시한 도면이다.

도 44 는 본 발명의 또 다른 실시예에 따른 셀 디인터리버를 포함하는 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조의 일부를 나타낸다.

도 45 는 본 발명의 일 실시예에 따른 방송 신호를 전송하는 방법을 도시한 도면이다.

도 46 은 본 발명의 일 실시예에 따른 방송 신호를 전송하는 장치를 도시한 도면이다.

발명을 실시하기 위한 구체적인 내용

[0041] 발명의 실시를 위한 최선의 형태

[0042] 본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.

[0043] 본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.

[0044] 본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.

[0045] 이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다. 본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡도를 최소화하기 위해 최적화된 세 개의 피지컬 프로파일(PHY profile) (베이스(base), 핸드헬드(handheld), 어드밴스(advanced) 프로파일)를 정의할 수 있다. 피지컬 프로파일은 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋이다.

[0046] 세 개의 피지컬 프로파일은 대부분의 기능 블록을 공유하지만, 특정 블록 및/또는 파라미터에서는 약간 다르다. 추후에 추가로 피지컬 프로파일이 정의될 수 있다. 시스템 발전을 위해, 퓨처 프로파일은 FEF (future extension frame)을 통해 단일 RF (radio frequency) 채널에 존재하는 프로파일과 멀티플렉싱 될 수도 있다. 각 피지컬 프로파일에 대한 자세한 내용은 후술한다.

[0047] 1. 베이스 프로파일

[0048] 베이스 프로파일은 주로 루프 톱(roof-top) 안테나와 연결되는 고정된 수신 장치의 주된 용도를 나타낸다. 베이스 프로파일은 어떤 장소로 이동될 수 있지만 비교적 정지된 수신 범주에 속하는 휴대용 장치도 포함할 수 있다. 베이스 프로파일의 용도는 약간의 개선된 실행에 의해 핸드헬드 장치 또는 차량용으로 확장될 수 있지만, 이러한 사용 용도는 베이스 프로파일 수신기 동작에서는 기대되지 않는다.

[0049] 수신기의 타겟 신호 대 잡음비 범위는 대략 10 내지 20 dB인데, 이는 기존 방송 시스템(예를 들면, ATSC A/53)의 15 dB 신호 대 잡음비 수신 능력을 포함한다. 수신기 복잡도 및 소비 전력은 핸드헬드 프로파일을 사용할 배터리로 구동되는 핸드헬드 장치에서만 중요하지 않다. 베이스 프로파일에 대한 중요 시스템 파라미터가 아래 표 1에 기재되어 있다.

표 1

LDPC 코드워드 길이	16K, 64K 비트
컨스텔레이션 사이즈	4~10 bpcu (bits per channel use)
타임 디인터리빙 메모리 사이즈	$\leq 2^{19}$ 데이터 셀
파일럿 패턴	고정 수신에 대한 파일럿 패턴
FFT 사이즈	16K, 32K points

[0050]

[0051]

2. 핸드헬드 프로파일

[0052]

핸드헬드 프로파일은 배터리 전원으로 구동되는 핸드헬드 및 차량용 장치에서의 사용을 위해 설계된다. 해당 장치는 보행자 또는 차량 속도로 이동할 수 있다. 수신기 복잡도뿐만 아니라 소비 전력은 핸드헬드 프로파일의 장치의 구현을 위해 매우 중요하다. 핸드헬드 프로파일의 타겟 신호 대 잡음비 범위는 대략 0 내지 10 dB이지만, 더 낮은 실내 수신을 위해 의도된 경우 0 dB 아래에 달하도록 설정될 수 있다.

[0053]

저 신호 대 잡음비 능력뿐만 아니라, 수신기 이동성에 의해 나타난 도플러 효과에 대한 복원력은 핸드헬드 프로파일의 가장 중요한 성능 속성이다. 핸드헬드 프로파일에 대한 중요 시스템 파라미터가 아래 표 2에 기재되어 있다.

표 2

LDPC 코드워드 길이	16K 비트
컨스텔레이션 사이즈	2~8 bpcu
타임 디인터리빙 메모리 사이즈	$\leq 2^{18}$ 데이터 셀
파일럿 패턴	이동 및 실내 수신에 대한 파일럿 패턴
FFT 사이즈	8K, 16K points

[0054]

[0055]

3. 어드벤스 프로파일

[0056]

어드벤스 프로파일은 더 큰 실행 복잡도에 대한 대가로 더 높은 채널 능력을 제공한다. 해당 프로파일은 MIMO 송신 및 수신을 사용할 것을 요구하며, UHDTV 서비스는 타겟 용도이고, 이를 위해 해당 프로파일이 특별히 설계된다. 향상된 능력은 주어진 대역폭에서 서비스 수의 증가, 예를 들면, 다수의 SDTV 또는 HDTV 서비스를 허용하는 데도 사용될 수 있다.

[0057]

어드벤스 프로파일의 타겟 신호 대 잡음비 범위는 대략 20 내지 30 dB이다. MIMO 전송은 초기에는 기존의 타원 분극 전송 장비를 사용하고, 추후에 진출력 교차 분극 전송으로 확장될 수 있다. 어드벤스 프로파일에 대한 중요 시스템 파라미터가 아래 표 3에 기재되어 있다.

표 3

LDPC 코드워드 길이	16K, 64K 비트
컨스텔레이션 사이즈	8~12 bpcu
타임 디인터리빙 메모리 사이즈	$\leq 2^{19}$ 데이터 셀
파일럿 패턴	고정 수신에 대한 파일럿 패턴
FFT 사이즈	16K, 32K points

[0058]

[0059]

이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두에 대한 프로파일로 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하기 위해 사용될 수 있다. 또한, 어드벤스 프로파일은 MIMO를 갖는 베이스 프로파일에 대한 어드벤스 프로파일 및 MIMO를 갖는 핸드헬드 프로파일에 대한 어드벤스 프로파일로 구분될 수 있다. 그리고 해당 세 프로파일은 설계자의 의도에 따라 변경될 수 있다.

- [0060] 다음의 용어 및 정의는 본 발명에 적용될 수 있다. 다음의 용어 및 정의는 설계에 따라 변경될 수 있다.
- [0061] 보조 스트림: 퓨처 익스텐션(future extension, 추후 확장) 또는 방송사나 네트워크 운영자에 의해 요구됨에 따라 사용될 수 있는 아직 정의되지 않은 변조 및 코딩의 데이터를 전달하는 셀의 시퀀스
- [0062] 베이스 데이터 파이프(base data pipe): 서비스 시그널링 데이터를 전달하는 데이터 파이프
- [0063] 베이스밴드 프레임 (또는 BBFRAME): 하나의 FEC 인코딩 과정 (BCH 및 LDPC 인코딩)에 대한 입력을 형성하는 Kbch 비트의 집합
- [0064] 셀(cell): OFDM 전송의 하나의 캐리어에 의해 전달되는 변조값
- [0065] 코딩 블록(coded block): PLS1 데이터의 LDPC 인코딩된 블록 또는 PLS2 데이터의 LDPC 인코딩된 블록들 중 하나
- [0066] 데이터 파이프(data pipe): 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련된 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널
- [0067] 데이터 파이프 유닛(DPU, data pipe unit): 데이터 셀을 프레임에서의 데이터 파이프에 할당할 수 있는 기본 유닛
- [0068] 데이터 심볼(data symbol): 프리앰블 심볼이 아닌 프레임에서의 OFDM 심볼 (프레임 시그널링 심볼 및 프레임 엣지(edge) 심볼은 데이터 심볼에 포함된다.)
- [0069] DP_ID: 해당 8비트 필드는 SYSTEM_ID에 의해 식별된 시스템 내에서 데이터 파이프를 유일하게 식별한다.
- [0070] 더미 셀(dummy cell): PLS (physical layer signalling) 시그널링, 데이터 파이프, 또는 보조 스트림을 위해 사용되지 않은 남아 있는 용량을 채우는 데 사용되는 의사 랜덤값을 전달하는 셀
- [0071] FAC (emergency alert channel, 비상 경고 채널): EAS 정보 데이터를 전달하는 프레임 중 일부
- [0072] 프레임(frame): 프리앰블로 시작해서 프레임 엣지 심볼로 종료되는 물리 계층(physical layer) 타임 슬롯
- [0073] 프레임 리피티션 유닛(frame repetition unit, 프레임 반복 단위): 슈퍼 프레임(super-frame)에서 8회 반복되는 FEF를 포함하는 동일한 또는 다른 피지컬 프로파일에 속하는 프레임의 집합
- [0074] FIC (fast information channel, 고속 정보 채널): 서비스와 해당 베이스 데이터 파이프 사이에서의 매핑 정보를 전달하는 프레임에서 로지컬 채널
- [0075] FECBLOCK: 데이터 파이프 데이터의 LDPC 인코딩된 비트의 집합
- [0076] FFT 사이즈: 기본 주기 T의 사이클로 표현된 액티브 심볼 주기 Ts와 동일한 특정 모드에 사용되는 명목상의 FFT 사이즈
- [0077] 프레임 시그널링 심볼(frame signaling symbol): PLS 데이터의 일부를 전달하는, FFT 사이즈, 가드 인터벌(guard interval), 및 스캐터(scattered) 파일럿 패턴의 특정 조합에서 프레임의 시작에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
- [0078] 프레임 엣지 심볼(frame edge symbol): FFT 사이즈, 가드 인터벌, 및 스캐터 파일럿 패턴의 특정 조합에서 프레임의 끝에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
- [0079] 프레임 그룹(frame-group): 슈퍼 프레임에서 동일한 피지컬 프로파일 타입을 갖는 모든 프레임의 집합
- [0080] 퓨처 익스텐션 프레임(future extention frame, 추후 확장 프레임): 프리앰블로 시작하는, 추후 확장에 사용될 수 있는 슈퍼 프레임 내에서 물리 계층(physical layer) 타임 슬롯
- [0081] 퓨처캐스트(futurecast) UTB 시스템: 입력이 하나 이상의 MPEG2-TS 또는 IP (Internet protocol) 또는 일반 스트림이고 출력이 RF 시그널인 제안된 물리 계층(physical layer) 방송 시스템
- [0082] 인풋 스트림(input stream, 입력 스트림): 시스템에 의해 최종 사용자에게 전달되는 서비스의 조화(ensemble)를 위한 데이터의 스트림
- [0083] 노멀(normal) 데이터 심볼: 프레임 시그널링 심볼 및 프레임 엣지 심볼을 제외한 데이터 심볼
- [0084] 피지컬 프로파일(PHY profile): 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋

- [0085] PLS: PLS1 및 PLS2로 구성된 물리 계층(physical layer) 시그널링 데이터
- [0086] PLS1: PLS2를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 FSS (frame signalling symbol)로 전달되는 PLS 데이터의 첫 번째 집합
- [0087] NOTE: PLS1 데이터는 프레임 그룹의 듀레이션(duration) 동안 일정하다.
- [0088] PLS2: 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합
- [0089] PLS2 다이내믹(dynamic, 동적) 데이터: 프레임마다 다이내믹(dynamic, 동적)으로 변화하는 PLS2 데이터
- [0090] PLS2 스태틱(static, 정적) 데이터: 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터
- [0091] 프리앰블 시그널링 데이터(preamble signaling data): 프리앰블 심볼에 의해 전달되고 시스템의 기본 모드를 확인하는 데 사용되는 시그널링 데이터
- [0092] 프리앰블 심볼(preamble symbol): 기본 PLS 데이터를 전달하고 프레임의 시작에 위치하는 고정된 길이의 파일럿 심볼
- [0093] NOTE: 프리앰블 심볼은 시스템 신호, 그 타이밍, 주파수 오프셋, 및 FFT 사이즈를 검출하기 위해 고속 초기 밴드 스캔에 주로 사용된다.
- [0094] 추후 사용(future use)을 위해 리저브드(reserved): 현재 문서에서 정의되지 않지만 추후에 정의될 수 있음
- [0095] 슈퍼 프레임(superframe): 8개의 프레임 반복 단위의 집합
- [0096] 타임 인터리빙 블록(time interleaving block, TI block): 타임 인터리버 메모리의 하나의 용도에 해당하는, 타임 인터리빙이 실행되는 셀의 집합
- [0097] 타임 인터리빙 그룹(time interleaving group, TI group): 정수, 다이내믹(dynamic, 동적)으로 변화하는 XFECBLOCK의 수로 이루어진, 특정 데이터 파이프에 대한 다이내믹(dynamic, 동적) 용량 할당이 실행되는 단위
- [0098] NOTE: 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 다수의 프레임에 매핑될 수 있다. 타임 인터리빙 그룹은 하나 이상의 타임 인터리빙 블록을 포함할 수 있다.
- [0099] 타입 1 데이터 파이프(Type 1 DP): 모든 데이터 파이프가 프레임에 TDM (time division multiplexing) 방식으로 매핑되는 프레임의 데이터 파이프
- [0100] 타입 2 데이터 파이프(Type 2 DP): 모든 데이터 파이프가 프레임에 FDM 방식으로 매핑되는 프레임의 데이터 파이프
- [0101] XFECBLOCK: 하나의 LDPC FECBLOCK의 모든 비트를 전달하는 N_{cells} 셀들의 집합
- [0102] 도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
- [0103] 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 인풋 포맷 블록 (Input Format block) (1000), BICM (bit interleaved coding & modulation) 블록(1010), 프레임 빌딩 블록 (Frame building block) (1020), OFDM (orthogonal frequency division multiplexing) 제너레이션 블록 (OFDM generation block)(1030), 및 시그널링 생성 블록(1040)을 포함할 수 있다. 방송 신호 송신 장치의 각 블록의 동작에 대해 설명한다.
- [0104] IP 스트림/패킷 및 MPEG2-TS은 주요 입력 포맷이고, 다른 스트림 타입은 일반 스트림으로 다루어진다. 이들 데이터 입력에 추가로, 관리 정보가 입력되어 각 입력 스트림에 대한 해당 대역폭의 스케줄링 및 할당을 제어한다. 하나 또는 다수의 TS 스트림, IP 스트림 및/또는 일반 스트림 입력이 동시에 허용된다.
- [0105] 인풋 포맷 블록(1000)은 각각의 입력 스트림을 독립적인 코딩 및 변조가 적용되는 하나 또는 다수의 데이터 파이프로 디멀티플렉싱 할 수 있다. 데이터 파이프는 견고성(robustness) 제어를 위한 기본 단위이며, 이는 QoS (Quality of Service)에 영향을 미친다. 하나 또는 다수의 서비스 또는 서비스 컴포넌트가 하나의 데이터 파이프에 의해 전달될 수 있다. 인풋 포맷 블록(1000)의 자세한 동작은 후술한다.
- [0106] 데이터 파이프는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메

타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다.

- [0107] 또한, 데이터 파이프 유닛은 하나의 프레임에서 데이터 셀을 데이터 파이프에 할당하기 위한 기본 유닛이다.
- [0108] 인풋 포맷 블록(1000)에서, 패리티(parity) 데이터는 에러 정정을 위해 추가되고, 인코딩된 비트 스트림은 복소 수값 컨스텔레이션 심볼에 매핑된다. 해당 심볼은 해당 데이터 파이프에 사용되는 특정 인터리빙 깊이에 걸쳐 인터리빙 된다. 어드벤스 프로파일에서, BICM 블록(1010)에서 MIMO 인코딩이 실행되고 추가 데이터 경로가 MIMO 전송을 위해 출력에 추가된다. BICM 블록(1010)의 자세한 동작은 후술한다.
- [0109] 프레임 빌딩 블록(1020)은 하나의 프레임 내에서 입력 데이터 파이프의 데이터 셀을 OFDM 실볼로 매핑할 수 있다. 매핑 후, 주파수 영역 다이버시티를 위해, 특히 주파수 선택적 페이딩 채널을 방지하기 위해 주파수 인터리빙이 이용된다. 프레임 빌딩 블록(1020)의 자세한 동작은 후술한다.
- [0110] 프리앰블을 각 프레임의 시작에 삽입한 후, OFDM 제너레이션 블록(1030)은 사이클릭 프리픽스(cyclic prefix)을 가드 인터벌로 갖는 기존의 OFDM 변조를 적용할 수 있다. 안테나 스페이스 다이버시티를 위해, 분산된(distributed) MISO 방식이 송신기에 걸쳐 적용된다. 또한, PAPR (peak-to-average power ratio) 방식이 시간 영역에서 실행된다. 유연한 네트워크 방식을 위해, 해당 제안은 다양한 FFT 사이즈, 가드 인터벌 길이, 해당 파일럿 패턴의 집합을 제공한다. OFDM 제너레이션 블록(1030)의 자세한 동작은 후술한다.
- [0111] 시그널링 생성 블록(1040)은 각 기능 블록의 동작에 사용되는 물리 계층(physical layer) 시그널링 정보를 생성할 수 있다. 해당 시그널링 정보는 또한 관심 있는 서비스가 수신기 측에서 적절히 복구되도록 전송된다. 시그널링 생성 블록(1040)의 자세한 동작은 후술한다.
- [0112] 도 2, 3, 4는 본 발명의 실시예에 따른 인풋 포맷 블록(1000)을 나타낸다. 각 도면에 대해 설명한다.
- [0113] 도 2는 본 발명의 일 실시예에 따른 인풋 포맷 블록을 나타낸다. 도 2는 입력 신호가 단일 입력 스트림(single input stream)일 때의 인풋 포맷 블록을 나타낸다.
- [0114] 도 2에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
- [0115] 물리 계층(physical layer)으로의 입력은 하나 또는 다수의 데이터 스트림으로 구성될 수 있다. 각각의 데이터 스트림은 하나의 데이터 파이프에 의해 전달된다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈은 입력되는 데이터 스트림을 BBF (baseband frame)의 데이터 필드로 슬라이스한다. 해당 시스템은 세 가지 종류의 입력 데이터 스트림, 즉 MPEG2-TS, IP, GS (generic stream)을 지원한다. MPEG2-TS는 첫 번째 바이트가 동기 바이트(0x47)인 고정된 길이(188 바이트)의 패킷을 특징으로 한다. IP 스트림은 IP 패킷 헤더 내에서 시그널링 되는 가변 길이 IP 데이터그램 패킷으로 구성된다. 해당 시스템은 IP 스트림에 대해 IPv4와 IPv6을 모두 지원한다. GS는 캡슐화 패킷 헤더 내에서 시그널링되는 가변 길이 패킷 또는 일정 길이 패킷으로 구성될 수 있다.
- [0116] (a)는 신호 데이터 파이프에 대한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록(2000) 및 스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)을 나타내고, (b)는 PLS 데이터를 생성 및 처리하기 위한 PLS 생성 블록(2020) 및 PLS 스크램블러(2030)를 나타낸다. 각 블록의 동작에 대해 설명한다.
- [0117] 입력 스트림 스플리터는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈(2010)은 CRC 인코더, BB (baseband) 프레임 슬라이서, 및 BB 프레임 헤더 삽입 블록으로 구성된다.
- [0118] CRC 인코더는 유저 패킷 (user packet, UP)레벨에서의 에러 검출을 위한 세 종류의 CRC 인코딩, 즉 CRC-8, CRC-16, CRC-32를 제공한다. 산출된 CRC 바이트는 UP 뒤에 첨부된다. CRC-8은 TS 스트림에 사용되고, CRC-32는 IP 스트림에 사용된다. GS 스트림이 CRC 인코딩을 제공하지 않으면, 제안된 CRC 인코딩이 적용되어야 한다.
- [0119] BB 프레임 슬라이서는 입력을 내부 로지컬 비트 포맷에 매핑한다. 첫 번째 수신 비트는 MSB라고 정의한다. BB 프레임 슬라이서는 가용 데이터 필드 용량과 동일한 수의 입력 비트를 할당한다. BBF 페이로드와 동일한 수의 입력 비트를 할당하기 위해, UP 스트림이 BBF의 데이터 필드에 맞게 슬라이스된다.
- [0120] BB 프레임 헤더 삽입 블록은 2바이트의 고정된 길이의 BBF 헤더를 BB 프레임의 앞에 삽입할 수 있다. BBF 헤더는 STUFFI (1비트), SYNCN (13비트), 및 RFU (2비트)로 구성된다. 고정된 2바이트 BBF 헤더뿐만 아니라, BBF는 2바이트 BBF 헤더 끝에 확장 필드(1 또는 3바이트)를 가질 수 있다.
- [0121] 스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)은 스템핑(stuffing) 삽입 블록 및 BB 스크램블러로

구성된다. 스테밍 삽입 블록은 스테밍 필드를 BB 프레임의 페이로드에 삽입할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응)에 대한 입력 데이터가 BB 프레임을 채우기에 충분하면, STUFFI는 0으로 설정되고, BBF는 스테밍 필드를 갖지 않는다. 그렇지 않으면, STUFFI는 1로 설정되고, 스테밍 필드는 BBF 헤더 직후에 삽입된다. 스테밍 필드는 2바이트의 스테밍 필드 헤더 및 가변 사이즈의 스테밍 데이터를 포함한다.

- [0122] BB 스크램블러는 에너지 분산을 위해 완전한 BBF를 스크램블링한다. 스크램블링 시퀀스는 BBF와 동기화된다. 스크램블링 시퀀스는 피드백 시프트 레지스터에 의해 생성된다.
- [0123] PLS 생성 블록(2020)은 PLS 데이터를 생성할 수 있다. PLS는 수신기에서 피지컬 레이어(physical layer) 데이터 파이프에 접속할 수 있는 수단을 제공한다. PLS 데이터는 PLS1 데이터 및 PLS2 데이터로 구성된다.
- [0124] PLS1 데이터는 PLS2 데이터를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 프레임에서 FSS로 전달되는 PLS 데이터의 첫 번째 집합이다. PLS1 데이터는 PLS2 데이터의 수신 및 디코딩을 가능하게 하는 데 요구되는 파라미터를 포함하는 기본 송신 파라미터를 제공한다. 또한, PLS1 데이터는 프레임 그룹의 듀레이션 동안 일정하다.
- [0125] PLS2 데이터는 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합이다. PLS2는 수신기가 원하는 데이터 파이프를 디코딩하는 데 충분한 정보를 제공하는 파라미터를 포함한다. PLS2 시그널링은 PLS2 스테틱(static, 정적) 데이터(PLS2-STAT 데이터) 및 PLS2 다이내믹(dynamic, 동적) 데이터(PLS2-DYN 데이터)의 두 종류의 파라미터로 더 구성된다. PLS2 스테틱(static, 정적) 데이터는 프레임 그룹의 듀레이션 동안 스테틱(static, 정적)인 PLS2 데이터이고, PLS2 다이내믹(dynamic, 동적) 데이터는 프레임마다 다이내믹(dynamic, 동적)으로 변화하는 PLS2 데이터이다.
- [0126] PLS 데이터에 대한 자세한 내용은 후술한다.
- [0127] PLS 스크램블러(2030)는 에너지 분산을 위해 생성된 PLS 데이터를 스크램블링 할 수 있다.
- [0128] 전술한 블록은 생략될 수도 있고 유사 또는 동일 기능을 갖는 블록에 의해 대체될 수도 있다.
- [0129] 도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷 블록을 나타낸다.
- [0130] 도 3에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
- [0131] 도 3은 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록을 나타낸다.
- [0132] 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 처리하기 위한 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 다수 입력 스트림을 독립적으로 처리할 수 있다.
- [0133] 도 3을 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 인풋 스트림 스플리터 (input stream splitter) (3000), 인풋 스트림 싱크로나이저 (input stream synchronizer) (3010), 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020), 널 패킷 딜리션 블록 (null packet deletion block) (3030), 헤더 컴프레션 블록 (header compression block) (3040), CRC 인코더 (CRC encoder) (3050), BB 프레임 슬라이서(BB frame slicer) (3060), 및 BB 헤더 삽입 블록 (BB header insertion block) (3070)을 포함할 수 있다. 모드 어댑테이션(mode adaptaion, 모드 적응) 블록의 각 블록에 대해 설명한다.
- [0134] CRC 인코더(3050), BB 프레임 슬라이서(3060), 및 BB 헤더 삽입 블록(3070)의 동작은 도 2를 참조하여 설명한 CRC 인코더, BB 프레임 슬라이서, 및 BB 헤더 삽입 블록의 동작에 해당하므로, 그 설명은 생략한다.
- [0135] 인풋 스트림 스플리터(3000)는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다.
- [0136] 인풋 스트림 싱크로나이저(3010)는 ISSY라 불릴 수 있다. ISSY는 어떠한 입력 데이터 포맷에 대해서도 CBR(constant bit rate) 및 일정한 종단간 전송(end-to-end transmission) 지연을 보장하는 적합한 수단을 제공할 수 있다. ISSY는 TS를 전달하는 다수의 데이터 파이프의 경우에 항상 이용되고, GS 스트림을 전달하는 다수의 데이터 파이프에 선택적으로 이용된다.
- [0137] 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020)은 수신기에서 추가로 메모리를 필요로 하지 않고 TS 패킷 재결합 메커니즘을 허용하기 위해 ISSY 정보의 삽입에 뒤따르는 분할된 TS 패킷 스트림을 지연시킬 수

있다.

- [0138] 널 패킷 딜리션 블록(3030)은 TS 입력 스트림 경우에만 사용된다. 일부 TS 입력 스트림 또는 분할된 TS 스트림은 VBR (variable bit-rate) 서비스를 CBR TS 스트림에 수용하기 위해 존재하는 많은 수의 널 패킷을 가질 수 있다. 이 경우, 불필요한 전송 오버헤드를 피하기 위해, 널 패킷은 확인되어 전송되지 않을 수 있다. 수신기에서, 제거된 널 패킷은 전송에 삽입된 DNP(deleted null-packet, 삭제된 널 패킷) 카운터를 참조하여 원래 존재했던 정확한 장소에 재삽입될 수 있어, CBR이 보장되고 타임 스탬프(PCR) 갱신의 필요가 없어진다.
- [0139] 헤더 컴프레션 블록(3040)은 TS 또는 IP 입력 스트림에 대한 전송 효율을 증가시키기 위해 패킷 헤더 압축을 제공할 수 있다. 수신기는 헤더의 특정 부분에 대한 선행적인(a priori) 정보를 가질 수 있기 때문에, 이 알려진 정보(known information)는 송신기에서 삭제될 수 있다.
- [0140] TS에 대해, 수신기는 동기 바이트 구성(0x47) 및 패킷 길이(188 바이트)에 관한 선행적인 정보를 가질 수 있다. 입력된 TS가 하나의 PID만을 갖는 콘텐츠를 전달하면, 즉, 하나의 서비스 컴포넌트(비디오, 오디오 등) 또는 서비스 서브 컴포넌트(SVC 베이스 레이어, SVC 인헨스먼트 레이어, MVC 베이스 뷰, 또는 MVC 의존 뷰)에 대해서만, TS 패킷 헤더 압축이 TS에 (선택적으로) 적용될 수 있다. TS 패킷 헤더 압축은 입력 스트림이 IP 스트림인 경우 선택적으로 사용된다. 상기 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
- [0141] 도 4는 본 발명의 다른 실시예에 따른 인풋 포맷 블록을 나타낸다.
- [0142] 도 4에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
- [0143] 도 4는 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록을 나타낸다.
- [0144] 도 4를 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 스케줄러(4000), 1-프레임 딜레이(delay) 블록(4010), 스테핑 삽입 블록(4020), 인 밴드(In-band) 시그널링 블록(4030), BB 프레임 스캐램블러(4040), PLS 생성 블록(4050), PLS 스캐램블러(4060)를 포함할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록의 각 블록에 대해 설명한다.
- [0145] 스테핑 삽입 블록(4020), BB 프레임 스캐램블러(4040), PLS 생성 블록(4050), PLS 스캐램블러(4060)의 동작은 도 2를 참조하여 설명한 스테핑 삽입 블록, BB 스캐램블러, PLS 생성 블록, PLS 스캐램블러(4060)의 동작에 해당하므로 그 설명은 생략한다.
- [0146] 스케줄러(4000)는 각 데이터 파이프의 FECBLOCK의 양으로부터 전체 프레임에 걸쳐 전체의 셀 할당을 결정할 수 있다. PLS, EAC 및 FIC에 대한 할당을 포함해서, 스케줄러는 프레임의 FSS의 PLS 셀 또는 인 밴드(In-band) 시그널링으로 전송되는 PLS2-DYN 데이터의 값을 생성한다. FECBLOCK, EAC, FIC에 대한 상세한 내용은 후술한다.
- [0147] 1-프레임 딜레이(delay) 블록(4010)은 다음 프레임에 관한 스케줄링 정보가 데이터 파이프에 삽입될 인 밴드(In-band) 시그널링 정보에 관한 현 프레임을 통해 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지연시킬 수 있다.
- [0148] 인 밴드(In-band) 시그널링 블록(4030)은 PLS2 데이터의 지연되지 않은 부분을 프레임의 데이터 파이프에 삽입할 수 있다.
- [0149] 전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
- [0150] 도 5는 본 발명의 일 실시예에 따른 BICM 블록을 나타낸다.
- [0151] 도 5에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
- [0152] 전술한 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 제공할 수 있다.
- [0153] QoS가 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치에 의해 제공되는 서비스의 특성에 의존하므로, 각각의 서비스에 해당하는 데이터는 서로 다른 방식을 통해 처리되어야 한다. 따라서, 본 발명의 일 실시예에 따른 BICM 블록은 SISO, MISO, MIMO 방식을 각각의 데이터 경로에 해당하는 데이터 파이프에 독립적으로 적용함으로써 각데이터 파이프를 독립적으로 처리할 수 있다. 결과적으로, 본 발명의 일 실시예

에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 각각의 데이터 파이프를 통해 전송되는 각 서비스 또는 서비스 컴포넌트에 대한 QoS를 조절할 수 있다.

- [0154] (a)는 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록을 나타내고, (b)는 어드벤스 프로파일의 BICM 블록을 나타낸다.
- [0155] 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록 및 어드벤스 프로파일의 BICM 블록은 각각의 데이터 파이프를 처리하기 위한 복수의 처리 블록을 포함할 수 있다.
- [0156] 베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록 및 어드벤스 프로파일에 대한 BICM 블록의 각각의 처리 블록에 대해 설명한다.
- [0157] 베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록의 처리 블록(5000)은 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(mapper)(5030), SSD (signal space diversity) 인코딩 블록(5040), 타임 인터리버(5050)를 포함할 수 있다.
- [0158] 데이터 FEC 인코더(5010)는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행한다. 외부 코딩(BCH)은 선택적인 코딩 방법이다. 데이터 FEC 인코더(5010)의 구체적인 동작에 대해서는 후술한다.
- [0159] 비트 인터리버(5020)는 효율적으로 실현 가능한 구조를 제공하면서 데이터 FEC 인코더(5010)의 출력을 인터리빙하여 LDPC 코드 및 변조 방식의 조합으로 최적화된 성능을 달성할 수 있다. 비트 인터리버(5020)의 구체적인 동작에 대해서는 후술한다.
- [0160] 컨스텔레이션 매퍼(5030)는 QPSK, QAM-16, 불균일 QAM (NUQ-64, NUQ-256, NUQ-1024) 또는 불균일 컨스텔레이션 (NUC-16, NUC-64, NUC-256, NUC-1024)을 이용해서 베이스 및 핸드헬드 프로파일에서 비트 인터리버(5020)로부터의 각각의 셀 워드를 변조하거나 어드벤스 프로파일에서 셀 워드 디멀티플렉서(5010-1)로부터의 셀 워드를 변조하여 파워가 정규화된 컨스텔레이션 포인트 e_1 를 제공할 수 있다. 해당 컨스텔레이션 매핑은 데이터 파이프에 대해서만 적용된다. NUQ가 임의의 형태를 갖는 반면, QAM-16 및 NUQ는 정사각형 모양을 갖는 것이 관찰된다. 각각의 컨스텔레이션이 90도의 배수만큼 회전되면, 회전된 컨스텔레이션은 원래의 것과 정확히 겹쳐진다. 회전 대칭 특성으로 인해 실수 및 허수 컴포넌트의 용량 및 평균 파워가 서로 동일해진다. NUQ 및 NUC는 모두 각 코드 레이트(code rate)에 대해 특별히 정의되고, 사용되는 특정 하나는 PLS2 데이터에 보관된 파라미터 DP_MOD에 의해 시그널링 된다.
- [0161] SSD 인코딩 블록(5040)은 2차원, 3차원, 4차원에서 셀을 프리코딩하여, 어려운 페이딩 조건에서 수신 견고성(robustness)을 증가시킬 수 있다.
- [0162] 타임 인터리버(5050)는 데이터 파이프 레벨에서 동작할 수 있다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다. 타임 인터리버(5050)의 구체적인 동작에 관해서는 후술한다.
- [0163] 어드벤스 프로파일에 대한 BICM 블록의 처리 블록(5000-1)은 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 및 타임 인터리버를 포함할 수 있다.
- [0164] 단, 처리 블록(5000-1)은 셀 워드 디멀티플렉서(5010-1) 및 MIMO 인코딩 블록(5020-1)을 더 포함한다는 점에서 처리 블록(5000)과 구별된다.
- [0165] 또한, 처리 블록(5000-1)에서의 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 타임 인터리버의 동작은 전술한 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(5030), 타임 인터리버(5050)의 동작에 해당하므로, 그 설명은 생략한다.
- [0166] 셀 워드 디멀티플렉서(5010-1)는 어드벤스 프로파일의 데이터 파이프가 MIMO 처리를 위해 단일 셀 워드 스트림을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 셀 워드 디멀티플렉서(5010-1)의 구체적인 동작에 관해서는 후술한다.
- [0167] MIMO 인코딩 블록(5020-1)은 MIMO 인코딩 방식을 이용해서 셀 워드 디멀티플렉서(5010-1)의 출력을 처리할 수 있다. MIMO 인코딩 방식은 방송 신호 송신을 위해 최적화되었다. MIMO 기술은 용량 증가를 얻기 위한 유망한 방식이지만, 채널 특성에 의존한다. 특별히 방송에 대해서, 서로 다른 신호 전파 특성으로 인한 두 안테나 사이의 수신 신호 파워 차이 또는 채널의 강한 LOS 컴포넌트는 MIMO로부터 용량 이득을 얻는 것을 어렵게 한다. 제안된 MIMO 인코딩 방식은 MIMO 출력 신호 중 하나의 위상 랜덤화 및 회전 기반 프리코딩을 이용하여 이 문제를 극복

한다.

- [0168] MIMO 인코딩은 송신기 및 수신기 모두에서 적어도 두 개의 안테나를 필요로 하는 2x2 MIMO 시스템을 위해 의도된다. 두 개의 MIMO 인코딩 모드는 본 제안인 FR-SM (full-rate spatial multiplexing) 및 FRFD-SM (full-rate full-diversity spatial multiplexing)에서 정의된다. FR-SM 인코딩은 수신기 측에서의 비교적 작은 복잡도 증가로 용량 증가를 제공하는 반면, FRFD-SM 인코딩은 수신기 측에서의 큰 복잡도 증가로 용량 증가 및 추가적인 다이버시티 이득을 제공한다. 제안된 MIMO 인코딩 방식은 안테나 극성 배치를 제한하지 않는다.
- [0169] MIMO 처리는 어드벤스 프로파일 프레임에 요구되는데, 이는 어드벤스 프로파일 프레임에서의 모든 데이터 파이프가 MIMO 인코더에 의해 처리된다는 것을 의미한다. MIMO 처리는 데이터 파이프 레벨에서 적용된다. 컨스텔레이션 매핑 출력의 페어(pair, 쌍)인 NUQ ($e_{1,i}$ 및 $e_{2,i}$)는 MIMO 인코더의 입력으로 공급된다. MIMO 인코더 출력 페어(pair, 쌍)($g_{1,i}$ 및 $g_{2,i}$)는 각각의 송신 안테나의 동일한 캐리어 k 및 OFDM 심볼 1에 의해 전송된다.
- [0170] 전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
- [0171] 도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타낸다.
- [0172] 도 6에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
- [0173] 도 6은 PLS, EAC, 및 FIC의 보호를 위한 BICM 블록을 나타낸다. EAC는 EAS 정보 데이터를 전달하는 프레임의 일부이고, FIC는 서비스와 해당하는 베이스 데이터 파이프 사이에서 매핑 정보를 전달하는 프레임에서의 로지컬 채널이다. EAC 및 FIC에 대한 상세한 설명은 후술한다.
- [0174] 도 6을 참조하면, PLS, EAC, 및 FIC의 보호를 위한 BICM 블록은 PLS FEC 인코더(6000), 비트 인터리버(6010), 및 컨스텔레이션 매핑(6020)를 포함할 수 있다.
- [0175] 또한, PLS FEC 인코더(6000)는 스크램블러, BCH 인코딩/제로 삽입 블록, LDPC 인코딩 블록, 및 LDPC 패리티 평치렁(puncturing) 블록을 포함할 수 있다. BICM 블록의 각 블록에 대해 설명한다.
- [0176] PLS FEC 인코더(6000)는 스크램블링된 PLS 1/2 데이터, EAC 및 FIC 섹션을 인코딩할 수 있다.
- [0177] 스크램블러는 BCH 인코딩 및 쇼트닝(shortening) 및 평치렁된 LDPC 인코딩 전에 PLS1 데이터 및 PLS2 데이터를 스크램블링 할 수 있다.
- [0178] BCH 인코딩/제로 삽입 블록은 PLS 보호를 위한 쇼트닝된 BCH 코드를 이용하여 스크램블링된 PLS 1/2 데이터에 외부 인코딩을 수행하고, BCH 인코딩 후에 제로 비트를 삽입할 수 있다. PLS1 데이터에 대해서만, 제로 삽입의 출력 비트가 LDPC 인코딩 전에 퍼뮤테이션(permutation) 될 수 있다.
- [0179] LDPC 인코딩 블록은 LDPC 코드를 이용하여 BCH 인코딩/제로 삽입 블록의 출력을 인코딩할 수 있다. 완전한 코딩 블록을 생성하기 위해, C_{ldpc} 및 패리티 비트 P_{ldpc} 는 각각의 제로가 삽입된 PLS 정보 블록 I_{ldpc} 로부터 조직적으로 인코딩되고, 그 뒤에 첨부된다.

수학적 식 1

$$C_{ldpc} = [I_{ldpc} \ P_{ldpc}] = [i_0, i_1, \dots, i_{K_{ldpc}-1}, p_0, p_1, \dots, p_{N_{ldpc}-K_{ldpc}-1}]$$

- [0181] PLS1 및 PLS2에 대한 LDPC 코드 파라미터는 다음의 표 4와 같다.

표 4

시그 널링 타입	K_{sig}	K_{bch}	N_{bch_parity}	K_{ldpc} ($=N_{bch}$)	N_{ldpc}	N_{ldpc_parity}	코드 레이트 (code rate)	Q_{ldpc}
PLS1	342	1020	60	1080	4320	3240	1/4	36
PLS2	<1021 >1020	2100		2160	7200	5040	3/10	56

[0182]

[0183]

LDPC 패리티 평처링 블록은 PLS1 데이터 및 PLS2 데이터에 대해 평처링을 수행할 수 있다.

[0184]

쇼트닝이 PLS1 데이터 보호에 적용되면, 일부 LDPC 패리티 비트는 LDPC 인코딩 후에 평처링된다. 또한, PLS2 데이터 보호를 위해, PLS2의 LDPC 패리티 비트가 LDPC 인코딩 후에 평처링된다. 이들 평처링된 비트는 전송되지 않는다.

[0185]

비트 인터리버(6010)는 각각의 쇼트닝 및 평처링된 PLS1 데이터 및 PLS2 데이터를 인터리빙할 수 있다.

[0186]

컨스텔레이션 매퍼(6020)는 비트 인터리빙된 PLS1 데이터 및 PLS2 데이터를 컨스텔레이션에 매핑할 수 있다.

[0187]

전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.

[0188]

도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록(frame building block)을 나타낸다.

[0189]

도 7에 도시한 프레임 빌딩 블록은 도 1을 참조하여 설명한 프레임 빌딩 블록(1020)의 일 실시예에 해당한다.

[0190]

도 7을 참조하면, 프레임 빌딩 블록은 딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000), 셀 매퍼(cell mapper) (7010), 및 프리퀀시 인터리버(frequency interleaver) (7020)를 포함할 수 있다. 프레임 빌딩 블록의 각 블록에 관해 설명한다.

[0191]

딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000)은 데이터 파이프와 해당하는 PLS 데이터 사이의 타이밍을 조절하여 송신기 측에서 데이터 파이프와 해당하는 PLS 데이터 간의 동시성(co-time)을 보장할 수 있다. 인풋 포맷 블록 및 BICM 블록으로 인한 데이터 파이프의 지연을 다룸으로써 PLS 데이터는 데이터 파이프만큼 지연된다. BICM 블록의 지연은 주로 타임 인터리버(5050)로 인한 것이다. 인 밴드(In-band) 시그널링 데이터는 다음 타임 인터리빙 그룹의 정보를 시그널링될 데이터 파이프보다 하나의 프레임 앞서 전달되도록 할 수 있다. 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 그에 맞추어 인 밴드(In-band) 시그널링 데이터를 지연시킨다.

[0192]

셀 매퍼(7010)는 PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 터미 셀을 프레임 내에서 OFDM 심볼의 액티브(active) 캐리어에 매핑할 수 있다. 셀 매퍼(7010)의 기본 기능은 각각의 데이터 파이프, PLS 셀, 및 EAC/FIC 셀에 대한 타임 인터리빙에 의해 생성된 데이터 셀을, 존재한다면, 하나의 프레임 내에서 각각의 OFDM 심볼에 해당하는 액티브(active) OFDM 셀의 어레이에 매핑하는 것이다. (PSI(program specific information)/SI와 같은) 서비스 시그널링 데이터는 개별적으로 수집되어 데이터 파이프에 의해 보내질 수 있다. 셀 매퍼는 프레임 구조의 구성 및 스케줄러에 의해 생성된 다이내믹 인포메이션(dynamic information, 동적 정보)에 따라 동작한다. 프레임에 관한 자세한 내용은 후술한다.

[0193]

주파수 인터리버(7020)는 셀 매퍼(7010)로부터 의해 수신된 데이터 셀을 랜덤하게 인터리빙하여 주파수 다이버시티를 제공할 수 있다. 또한, 주파수 인터리버(7020)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에서 동작할 수 있다.

[0194]

전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.

[0195]

도 8은 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록을 나타낸다.

[0196]

도 8에 도시된 OFDM 제너레이션 블록은 도 1을 참조하여 설명한 OFDM 제너레이션 블록(1030)의 일 실시예에 해당한다.

- [0197] OFDM 제너레이션 블록은 프레임 빌딩 블록에 의해 생성된 셀에 의해 OFDM 캐리어를 변조하고, 파일럿을 삽입하고, 전송을 위한 시간 영역 신호를 생성한다. 또한, 해당 블록은 순차적으로 가드 인터벌을 삽입하고, PAPR 감소 처리를 적용하여 최종 RF 신호를 생성한다.
- [0198] 도 8을 참조하면, OFDM 제너레이션 블록은 파일럿 및 리저브드 톤 삽입 블록 (pilot and reserved tone insertion block) (8000), 2D-eSFN (single frequency network) 인코딩 블록(8010), IFFT (inverse fast Fourier transform) 블록(8020), PAPR 감소 블록(8030), 가드 인터벌 삽입 블록 (guard interval insertion block)(8040), 프리앰블 삽입 블록 (preamble insertion block)(8050), 기타 시스템 삽입 블록(8060), 및 DAC 블록(8070)을 포함할 수 있다. OFDM 제너레이션 블록의 각 블록에 대해 설명한다.
- [0199] 파일럿 및 리저브드 톤 삽입 블록(8000)은 파일럿 및 리저브드 톤을 삽입할 수 있다.
- [0200] OFDM 심볼 내의 다양한 셀은 수신기에서 선형적으로 알려진 전송된 값을 갖는 파일럿으로 알려진 참조 정보로 변조된다. 파일럿 셀의 정보는 분산 파일럿, 연속 파일럿, 엣지 파일럿, FSS (frame signalling symbol) 파일럿, 및 FES (frame edge symbol) 파일럿으로 구성된다. 각 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특정 증가 파워 레벨에서 전송된다. 파일럿 정보의 값은 주어진 심볼에서 하나가 각각의 전송 캐리어에 대한 것인 일련의 값들에 해당하는 참조 시퀀스에서 유도된다. 파일럿은 프레임 동기화, 주파수 동기화, 시간 동기화, 채널 추정, 전송 모드 식별을 위해 사용될 수 있고, 또한 위상 잡음을 추적하기 위해 사용될 수 있다.
- [0201] 참조 시퀀스로부터 취한 참조 정보는 프레임의 프리앰블, FSS 및 FES를 제외한 모든 심볼에서 분산 파일럿 셀에서 전송된다. 연속 파일럿은 프레임의 모든 심볼에 삽입된다. 연속 파일럿의 수 및 위치는 FFT 사이즈 및 분산 파일럿 패턴에 모두 의존한다. 엣지 캐리어들은 프리앰블 심볼을 제외한 모든 심볼 내의 엣지 파일럿들과 동일하다. 엣지 캐리어들은 스펙트럼의 엣지까지 주파수 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다. FSS 파일럿들은 FSS에 삽입되고, FES 파일럿들은 FES에 삽입된다. FSS 파일럿들 및 FES 파일럿들은 프레임의 엣지까지 시간 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다.
- [0202] 본 발명의 일 실시예에 따른 시스템은 매우 견고한 전송 모드를 지원하기 위해 분산 MISO 방식이 선택적으로 사용되는 SFN을 지원한다. 2D-eSFN은 다수의 송신 안테나를 사용하는 분산 MISO 방식으로, 각 안테나는 SFN 네트워크에서 각각 다른 송신기에 위치할 수 있다.
- [0203] 2D-eSFN 인코딩 블록(8010)은 SFN 구성에서 시간 및 주파수 다이버시티를 생성하기 위해 2D-eSFN 처리를 하여 다수의 송신기로부터 전송된 신호의 위상을 왜곡시킬 수 있다. 따라서, 장시간 동안의 낮은 평면 페이딩 또는 깊은 페이딩으로 인한 버스트 오류가 경감될 수 있다.
- [0204] IFFT 블록(8020)은 OFDM 변조 방식을 이용하여 2D-eSFN 인코딩 블록(8010)으로부터의 출력을 변조할 수 있다. 파일럿 (또는 리저브드 톤)으로 지정되지 않은 데이터 심볼에서의 모든 셀은 주파수 인터리버로부터의 데이터 셀 중 하나를 전달한다. 셀들은 OFDM 캐리어에 매핑된다.
- [0205] PAPR 감소 블록(8030)은 시간 영역에서 다양한 PAPR 감소 알고리즘을 이용하여 입력 신호에 PAPR 감소를 실행한다.
- [0206] 가드 인터벌 삽입블록(8040)은 가드 인터벌을 삽입할 수 있고, 프리앰블 삽입 블록(8050)은 신호 앞에 프리앰블을 삽입할 수 있다. 프리앰블의 구조에 대한 자세한 내용은 후술한다.
- [0207] 기타 시스템 삽입 블록(8060)은 방송 서비스를 제공하는 둘 이상의 서로 다른 방송 송신/수신 시스템의 데이터가 동일한 RF 신호 대역에서 동시에 전송될 수 있도록 시간 영역에서 복수의 방송 송신/수신 시스템의 신호를 멀티플렉싱 할 수 있다. 이 경우, 둘 이상의 서로 다른 방송 송신/수신 시스템은 서로 다른 방송 서비스를 제공하는 시스템을 말한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 각각의 방송 서비스에 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.
- [0208] DAC 블록(8070)은 입력된 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(8070)으로부터 출력된 신호는 물리 계층 프로파일에 따라 다수의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 송신 안테나는 수직 또는 수평 극성을 가질 수 있다.
- [0209] 전술한 블록은 설계에 따라 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
- [0210] 도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
- [0211] 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 도 1을 참조하여 설명한 차세대

방송 서비스에 대한 방송 신호 송신 장치에 대응할 수 있다.

- [0212] 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 동기 및 복조 모듈(synchronization & demodulation module) (9000), 프레임 파싱 모듈(frame parsing module) (9010), 디매핑 및 디코딩 모듈(demapping & decoding module) (9020), 출력 프로세서(output processor) (9030), 및 시그널링 디코딩 모듈(signaling decoding module) (9040)을 포함할 수 있다. 방송 신호 수신 장치의 각 모듈의 동작에 대해 설명한다.
- [0213] 동기 및 복조 모듈(9000)은 m 개의 수신 안테나를 통해 입력 신호를 수신하고, 방송 신호 수신 장치에 해당하는 시스템에 대해 신호 검출 및 동기화를 실행하고, 방송 신호 송신 장치에 의해 실행되는 절차의 역과정에 해당하는 복조를 실행할 수 있다.
- [0214] 프레임 파싱 모듈(9010)은 입력 신호 프레임을 파싱하고, 사용자에게 의해 선택된 서비스가 전송되는 데이터를 추출할 수 있다. 방송 신호 송신 장치가 인터리빙을 실행하면, 프레임 파싱 모듈(9010)은 인터리빙의 역과정에 해당하는 디인터리빙을 실행할 수 있다. 이 경우, 추출되어야 하는 신호 및 데이터의 위치가 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 획득되어, 방송 신호 송신 장치에 의해 생성된 스케줄링 정보가 복원될 수 있다.
- [0215] 디매핑 및 디코딩 모듈(9020)은 입력 신호를 비트 영역 데이터로 변환한 후, 필요에 따라 비트 영역 데이터들을 디인터리빙할 수 있다. 디매핑 및 디코딩 모듈(9020)은 전송 효율을 위해 적용된 매핑에 대한 디매핑을 실행하고, 디코딩을 통해 전송 채널에서 발생한 에러를 정정할 수 있다. 이 경우, 디매핑 및 디코딩 모듈(9020)은 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 디매핑 및 디코딩을 위해 필요한 전송 파라미터를 획득할 수 있다.
- [0216] 출력 프로세서(9030)는 전송 효율을 향상시키기 위해 방송 신호 송신 장치에 의해 적용되는 다양한 압축/신호 처리 절차의 역과정을 실행할 수 있다. 이 경우, 출력 프로세서(9030)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터에서 필요한 제어 정보를 획득할 수 있다. 출력 프로세서(9030)의 출력은 방송 신호 송신 장치에 입력되는 신호에 해당하고, MPEG-TS, IP 스트림(v4 또는 v6) 및 GS일 수 있다.
- [0217] 시그널링 디코딩 모듈(9040)은 동기 및 복조 모듈(9000)에 의해 복조된 신호로부터 PLS 정보를 획득할 수 있다. 전송한 바와 같이, 프레임 파싱 모듈(9010), 디매핑 및 디코딩 모듈(9020), 출력 프로세서(9030)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 이용하여 그 기능을 실행할 수 있다.
- [0218] 도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
- [0219] 도 10은 프레임 타임의 구성에 및 슈퍼 프레임에서의 FRU(frame repetition unit, 프레임 반복 단위)를 나타낸다. (a)는 본 발명의 일 실시예에 따른 슈퍼 프레임을 나타내고, (b)는 본 발명의 일 실시예에 따른 FRU를 나타내고, (c)는 FRU에서의 다양한 피지컬 프로파일(PHY profile)의 프레임을 나타내고, (d)는 프레임의 구조를 나타낸다.
- [0220] 슈퍼 프레임은 8개의 FRU로 구성될 수 있다. FRU는 프레임의 TDM에 대한 기본 멀티플렉싱 단위이고, 슈퍼 프레임에서 8회 반복된다.
- [0221] FRU에서 각 프레임은 피지컬 프로파일(베이스, 핸드헬드, 어드벤스 프로파일) 중 하나 또는 FEF에 속한다. FRU에서 프레임의 최대 허용수는 4이고, 주어진 피지컬 프로파일은 FRU에서 0회 내지 4회 중 어느 횟수만큼 나타날 수 있다(예를 들면, 베이스, 베이스, 핸드헬드, 어드벤스). 피지컬 프로파일 정의는 필요시 프리앰블에서의 PHY_PROFILE의 리저브드 값을 이용하여 확장될 수 있다.
- [0222] FEF 부분은 포함된다면 FRU의 끝에 삽입된다. FEF가 FRU에 포함되는 경우, FEF의 최대수는 슈퍼 프레임에서 8이다. FEF 부분들이 서로 인접할 것이 권장되지 않는다.
- [0223] 하나의 프레임은 다수의 OFDM 심볼 및 프리앰블로 더 분리된다. (d)에 도시한 바와 같이, 프레임은 프리앰블, 하나 이상의 FSS, 노멀 데이터 심볼, FES를 포함한다.
- [0224] 프리앰블은 고속 퓨처캐스트 UTB 시스템 신호 검출을 가능하게 하고, 신호의 효율적인 송신 및 수신을 위한 기본 전송 파라미터의 집합을 제공하는 특별한 심볼이다. 프리앰블에 대한 자세한 내용은 후술한다.
- [0225] FSS의 주된 목적은 PLS 데이터를 전달하는 것이다. 고속 동기화 및 채널 추정을 위해, 이에 따른 PLS 데이터의 고속 디코딩을 위해, FSS는 노멀 데이터 심볼보다 고밀도의 파일럿 패턴을 갖는다. FES는 FSS와 완전히 동일한

파일럿을 갖는데, 이는 FES에 바로 앞서는 심볼에 대해 외삽(extrapolation) 없이 FES 내에서의 주파수만의 인터폴레이션(interpolation, 보간) 및 시간적 보간(temporal interpolation)을 가능하게 한다.

[0226] 도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조(signaling hierarchy structure)를 나타낸다.

[0227] 도 11은 시그널링 계층 구조를 나타내는데, 이는 세 개의 주요 부분인 프리앰블 시그널링 데이터(11000), PLS1 데이터(11010), 및 PLS2 데이터(11020)로 분할된다. 매 프레임마다 프리앰블 신호에 의해 전달되는 프리앰블의 목적은 프레임의 기본 전송 파라미터 및 전송 타입을 나타내는 것이다. PLS1은 수신기가 관심 있는 데이터 파이프에 접속하기 위한 파라미터를 포함하는 PLS2 데이터에 접속하여 디코딩할 수 있게 한다. PLS2는 매 프레임마다 전달되고, 두 개의 주요 부분인 PLS2-STAT 데이터와 PLS2-DYN 데이터로 분할된다. PLS2 데이터의 스태틱(static, 정적) 및 다이내믹(dynamic, 동적) 부분에는 필요시 패딩이 뒤따른다.

[0228] 도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.

[0229] 프리앰블 시그널링 데이터는 수신기가 프레임 구조 내에서 PLS 데이터에 접속하고 데이터 파이프를 추적할 수 있게 하기 위해 필요한 21비트의 정보를 전달한다. 프리앰블 시그널링 데이터에 대한 자세한 내용은 다음과 같다.

[0230] PHY_PROFILE: 해당 3비트 필드는 현 프레임의 피지컬 프로파일 타입을 나타낸다. 서로 다른 피지컬 프로파일 타입의 매핑은 아래 표 5에 주어진다.

표 5

값	피지컬 프로파일
000	베이스 프로파일
001	핸드헬드 프로파일
010	어드밴스 프로파일
011~110	리저브드
111	FEF

[0231]

[0232] FFT_SIZE: 해당 2비트 필드는 아래 표 6에서 설명한 바와 같이 프레임 그룹 내에서 현 프레임의 FFT 사이즈를 나타낸다.

표 6

Value	FFT 사이즈
00	8K FFT
01	16K FFT
10	32K FFT
11	리저브드

[0233]

[0234] GI_FRACTION: 해당 3비트 필드는 아래 표 7에서 설명한 바와 같이 현 슈퍼 프레임에서의 가드 인터벌 일부(fraction) 값을 나타낸다.

표 7

값	GI_FRACTION
000	1/5
001	1/10
010	1/20
011	1/40
100	1/80
101	1/160
110~111	리저브드

[0235]

[0236] EAC_FLAG: 해당 1비트 필드는 EAC가 현 프레임에 제공되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, EAS가 현 프레임에 제공된다. 해당 필드가 0으로 설정되면, EAS가 현 프레임에서 전달되지 않는다. 해당 필드는 슈퍼 프레임 내에서 다이내믹(dynamic, 동적)으로 전환될 수 있다.

[0237] PILOT_MODE: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 파일럿 모드가 모바일 모드인지 또는 고정 모드인지 여부를 나타낸다. 해당 필드가 0으로 설정되면, 모바일 파일럿 모드가 사용된다. 해당 필드가 1로 설정되면, 고정 파일럿 모드가 사용된다.

[0238] PAPR_FLAG: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 PAPR 감소가 사용되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, 톤 예약(tone reservation)이 PAPR 감소를 위해 사용된다. 해당 필드가 0으로 설정되면, PAPR 감소가 사용되지 않는다.

[0239] FRU_CONFIGURE: 해당 3비트 필드는 현 슈퍼 프레임에서 존재하는 FRU의 피지컬 프로파일 타입 구성을 나타낸다. 현 슈퍼 프레임에서 모든 프리앰블에서의 해당 필드에서, 현 슈퍼 프레임에서 전달되는 모든 프로파일 타입이 식별된다. 해당 3비트 필드는 아래 표 8에 나타난 바와 같이 각각의 프로파일에 대해 다르게 정의된다.

표 8

	커런트(current) PHY_PROFILE = '000' (베이스)	커런트(current) PHY_PROFILE = '001' (핸드헬드)	커런트(current) PHY_PROFILE = '010' (어드밴스)	커런트(current) PHY_PROFILE = '111' (FEF)
FRU_CONFIGURE = 000	베이스 프로파일만 존재	핸드헬드 프로파일만 존재	어드밴스 프로파일만 존재	FEF만 존재
FRU_CONFIGURE = 1XX	핸드헬드 프로파일 존재	베이스 프로파일 존재	베이스 프로파일 존재	베이스 프로파일 존재
FRU_CONFIGURE = XIX	어드밴스 프로파일 존재	어드밴스 프로파일 존재	핸드헬드 프로파일 존재	핸드헬드 프로파일 존재
FRU_CONFIGURE = XXI	FEF 존재	FEF 존재	FEF 존재	어드밴스 프로파일 존재

[0240]

[0241] RESERVED: 해당 7비트 필드는 추후 사용을 위해 리저브드(reserved)된다.

[0242] 도 13은 본 발명의 일 실시예에 따른 PLS1 데이터틀 나타낸다.

[0243] PLS1 데이터는 PLS2의 수신 및 디코딩을 가능하게 하기 위해 필요한 파라미터를 포함한 기본 전송 파라미터를 제공한다. 전송한 바와 같이, PLS1 데이터는 하나의 프레임 그룹의 전체 듀레이션 동안 변화하지 않는다. PLS1 데이터의 시그널링 필드의 구체적인 정의는 다음과 같다.

[0244] PREAMBLE_DATA: 해당 20비트 필드는 EAC_FLAG를 제외한 프리앰블 시그널링 데이터의 카피이다.

[0245] NUM_FRAME_FRU: 해당 2비트 필드는 FRU당 프레임 수를 나타낸다.

[0246] PAYLOAD_TYPE: 해당 3비트 필드는 프레임 그룹에서 전달되는 페이로드 데이터의 포맷을 나타낸다. PAYLOAD_TYPE은 표 9에 나타난 바와 같이 시그널링 된다.

표 9

값	페이로드 타입
1XX	TS가 전송됨
XIX	IP 스트림이 전송됨
XXI	GS가 전송됨

[0247]

[0248] NUM_FSS: 해당 2비트 필드는 현 프레임에서 FSS의 수를 나타낸다.

[0249] SYSTEM_VERSION: 해당 8비트 필드는 전송되는 신호 포맷의 버전을 나타낸다. SYSTEM_VERSION은 주 버전 및 부 버전의 두 개의 4비트 필드로 분리된다.

- [0250] 주 버전: SYSTEM_VERSION 필드의 MSB인 4비트는 주 버전 정보를 나타낸다. 주 버전 필드에서의 변화는 호환이 불가능한 변화를 나타낸다. 디폴트 값은 0000이다. 해당 표준에서 서술된 버전에 대해, 값이 0000으로 설정된다.
- [0251] 부 버전: SYSTEM_VERSION 필드의 LSB인 4비트는 부 버전 정보를 나타낸다. 부 버전 필드에서의 변화는 호환이 가능하다.
- [0252] CELL_ID: 이는 ATSC 네트워크에서 지리적 셀을 유일하게 식별하는 16비트 필드이다. ATSC 셀 커버리지는 퓨처캐스트 UTB 시스템당 사용되는 주파수 수에 따라 하나 이상의 주파수로 구성될 수 있다. CELL_ID의 값이 알려지지 않거나 특정되지 않으면, 해당 필드는 0으로 설정된다.
- [0253] NETWORK_ID: 이는 현 ATSC 네트워크를 유일하게 식별하는 16비트 필드이다.
- [0254] SYSTEM_ID: 해당 16비트 필드는 ATSC 네트워크 내에서 퓨처캐스트 UTB 시스템을 유일하게 식별한다. 퓨처캐스트 UTB 시스템은 입력이 하나 이상의 입력 스트림(TS, IP, GS)이고 출력이 RF 신호인 지상파 방송 시스템이다. 퓨처캐스트 UTB 시스템은 존재한다면 FEF 및 하나 이상의 피지컬 프로파일을 전달한다. 동일한 퓨처캐스트 UTB 시스템은 서로 다른 입력 스트림을 전달하고 서로 다른 지리적 영역에서 서로 다른 RF를 사용할 수 있어, 로컬 서비스 삽입을 허용한다. 프레임 구조 및 스케줄링은 하나의 장소에서 제어되고, 퓨처캐스트 UTB 시스템 내에서 모든 전송에 대해 동일하다. 하나 이상의 퓨처캐스트 UTB 시스템은 모두 동일한 피지컬 구조 및 구성을 갖는다는 동일한 SYSTEM_ID 의미를 가질 수 있다.
- [0255] 다음의 루프(loop)는 각 프레임 타입의 길이 및 FRU 구성을 나타내는 FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION, RESERVED로 구성된다. 루프(loop) 사이즈는 FRU 내에서 4개의 피지컬 프로파일(FEF 포함)이 시그널링되도록 고정된다. NUM_FRAME_FRU가 4보다 작으면, 사용되지 않는 필드는 제로로 채워진다.
- [0256] FRU_PHY_PROFILE: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임(i는 루프(loop) 인덱스)의 피지컬 프로파일 타입을 나타낸다. 해당 필드는 표 8에 나타난 것과 동일한 시그널링 포맷을 사용한다.
- [0257] FRU_FRAME_LENGTH: 해당 2비트 필드는 관련된 FRU의 (i+1)번째 프레임의 길이를 나타낸다. FRU_GI_FRACTION와 함께 FRU_FRAME_LENGTH를 사용하면, 프레임 듀레이션의 정확한 값이 얻어질 수 있다.
- [0258] FRU_GI_FRACTION: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임의 가드 인터벌 일부 값을 나타낸다. FRU_GI_FRACTION은 표 7에 따라 시그널링 된다.
- [0259] RESERVED: 해당 4비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0260] 다음의 필드는 PLS2 데이터를 디코딩하기 위한 파라미터를 제공한다.
- [0261] PLS2_FEC_TYPE: 해당 2비트 필드는 PLS2 보호에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다. LDPC 코드에 대한 자세한 내용은 후술한다.

표 10

콘텐츠	PLS2 FEC 타입
00	4K-1/4 및 7K-3/10 LDPC 코드
01 ~ 11	리저브드(reserved)

- [0262]
- [0263] PLS2_MOD: 해당 3비트 필드는 PLS2에 의해 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.

표 11

값	PLS2_MODE
000	BPSK
001	QPSK
010	QAM-16
011	NUQ-64
100~111	리저브드(reserved)

[0264]

[0265] PLS2_SIZE_CELL: 해당 15비트 필드는 현 프레임 그룹에서 전달되는 PLS2에 대한 모든 코딩 블록의 *사이즈(QAM 셀의 수로 특정됨)*인 $C_{total_partial_block}$ 를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.

[0266] PLS2_STAT_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.

[0267] PLS2_DYN_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.

[0268] PLS2_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.

[0269] PLS2_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 현 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 부분 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 $C_{total_partial_block}$ 를 나타낸다. 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.

[0270] PLS2_NEXT_FEC_TYPE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다.

[0271] PLS2_NEXT_MOD: 해당 3비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.

[0272] PLS2_NEXT_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 다음 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.

[0273] PLS2_NEXT_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 다음 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 전체 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 $C_{total_full_block}$ 를 나타낸다. 다음 프레임 그룹에서 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.

[0274] PLS2_NEXT_REP_STAT_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.

[0275] PLS2_NEXT_REP_DYN_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.

[0276] PLS2_AP_MODE: 해당 2비트 필드는 현 프레임 그룹에서 PLS2에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 아래의 표 12는 해당 필드의 값을 제공한다. 해당 필드의 값이 00으로 설정되면, 현 프레임 그룹에서 추가 패리티가 PLS2에 대해 사용되지 않는다.

표 12

값	PLS2-AP 모드
00	추가 패리티가 제공되지 않음
01	API 모드
10~11	리저브드(reserved)

[0277]

- [0278] PLS2_AP_SIZE_CELL: 해당 15비트 필드는 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0279] PLS2_NEXT_AP_MODE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2 시그널링에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 표 12는 해당 필드의 값을 정의한다.
- [0280] PLS2_NEXT_AP_SIZE_CELL: 해당 15비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0281] RESERVED: 해당 32비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0282] CRC_32: 전체 PLS1 시그널링에 적용되는 32비트 에러 검출 코드
- [0283] 도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
- [0284] 도 14는 PLS2 데이터의 PLS2-STAT 데이터를 나타낸다. PLS2-STAT 데이터는 프레임 그룹 내에서 동일한 반면, PLS2-DYN 데이터는 현 프레임에 대해 특정한 정보를 제공한다.
- [0285] PLS2-STAT 데이터의 필드에 대해 다음에 구체적으로 설명한다.
- [0286] FIC_FLAG: 해당 1비트 필드는 FIC가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, FIC는 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, FIC는 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0287] AUX_FLAG: 해당 1비트 필드는 보조 스트림이 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, 보조 스트림은 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, 보조 프레임은 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0288] NUM_DP: 해당 6비트 필드는 현 프레임 내에서 전달되는 데이터 파이프의 수를 나타낸다. 해당 필드의 값은 1에서 64 사이이고, 데이터 파이프의 수는 NUM_DP+1이다.
- [0289] DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 유일하게 식별한다.
- [0290] DP_TYPE: 해당 3비트 필드는 데이터 파이프의 타입을 나타낸다. 이는 아래의 표 13에 따라 시그널링 된다.

표 13

값	데이터 파이프 타입
000	타입 1 데이터 파이프
001	타입 2 데이터 파이프
010~111	리저브드(reserved)

- [0291]
- [0292] DP_GROUP_ID: 해당 8비트 필드는 현 데이터 파이프가 관련되어 있는 데이터 파이프 그룹을 식별한다. 이는 수신기가 동일한 DP_GROUP_ID를 갖게 되는 특정 서비스와 관련되어 있는 서비스 컴포넌트의 데이터 파이프에 접속하는 데 사용될 수 있다.
- [0293] BASE_DP_ID: 해당 6비트 필드는 관리 계층에서 사용되는 (PSI/SI와 같은) 서비스 시그널링 데이터를 전달하는 데이터 파이프를 나타낸다. BASE_DP_ID에 의해 나타내는 데이터 파이프는 서비스 데이터와 함께 서비스 시그널링 데이터를 전달하는 노멀 데이터 파이프이거나, 서비스 시그널링 데이터만을 전달하는 전용 데이터 파이프일 수 있다.
- [0294] DP_FEC_TYPE: 해당 2비트 필드는 관련된 데이터 파이프에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 아래의 표 14에 따라 시그널링 된다.

표 14

값	FEC_TYPE
00	16K LDPC
01	64K LDPC
10 ~ 11	리저브드(reserved)

[0295]

[0296]

DP_COD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 코드 레이트(code rate)을 나타낸다. 코드 레이트(code rate)은 아래의 표 15에 따라 시그널링 된다.

표 15

값	코드 레이트(code rate)
0000	5/15
0001	6/15
0010	7/15
0011	8/15
0100	9/15
0101	10/15
0110	11/15
0111	12/15
1000	13/15
1001 ~ 1111	리저브드(reserved)

[0297]

[0298]

DP_MOD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 변조를 나타낸다. 변조는 아래의 표 16에 따라 시그널링 된다.

표 16

값	변조
0000	QPSK
0001	QAM-16
0010	NUQ-64
0011	NUQ-256
0100	NUQ-1024
0101	NUC-16
0110	NUC-64
0111	NUC-256
1000	NUC-1024
1001~1111	리저브드(reserved)

[0299]

[0300]

DP_SSD_FLAG: 해당 1비트 필드는 SSD 모드가 관련된 데이터 파이프에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, SSD는 사용된다. 해당 필드의 값이 0으로 설정되면, SSD는 사용되지 않는다.

[0301]

다음의 필드는 PHY_PROFILE가 어드벤스 프로파일을 나타내는 010과 동일할 때에만 나타난다.

[0302]

DP_MIMO: 해당 3비트 필드는 어떤 타입의 MIMO 인코딩 처리가 관련된 데이터 파이프에 적용되는지 나타낸다. MIMO 인코딩 처리의 타입은 아래의 표 17에 따라 시그널링 된다.

표 17

값	MIMO 인코딩
000	FR-SM
001	FRFD-SM
010~111	리저브드(reserved)

[0303]

[0304] DP_TI_TYPE: 해당 1비트 필드는 타임 인터리빙의 타입을 나타낸다. 0의 값은 하나의 타임 인터리빙 그룹이 하나의 프레임에 해당하고 하나 이상의 타임 인터리빙 블록을 포함하는 것을 나타낸다. 1의 값은 하나의 타임 인터리빙 그룹이 하나보다 많은 프레임으로 전달되고 하나의 타임 인터리빙 블록만을 포함하는 것을 나타낸다.

[0305] DP_TI_LENGTH: 해당 2비트 필드(허용된 값은 1, 2, 4, 8뿐이다)의 사용은 다음과 같은 DP_TI_TYPE 필드 내에서 설정되는 값에 의해 결정된다.

[0306] DP_TI_TYPE의 값이 1로 설정되면, 해당 필드는 각각의 타임 인터리빙 그룹이 매핑되는 프레임의 수인 P_I 를 나타내고, 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록이 존재한다 ($N_{TI}=1$). 해당 2비트 필드로 허용되는 P_I 의 값은 아래의 표 18에 정의된다.

[0307] DP_TI_TYPE의 값이 0으로 설정되면, 해당 필드는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 N_{TI} 를 나타내고, 프레임당 하나의 타임 인터리빙 그룹이 존재한다 ($P_I=1$). 해당 2비트 필드로 허용되는 P_I 의 값은 아래의 표 18에 정의된다.

표 18

2비트 필드	P_I	N_{TI}
00	1	1
01	2	2
10	4	3
11	8	4

[0308]

[0309] DP_FRAME_INTERVAL: 해당 2비트 필드는 관련된 데이터 파이프에 대한 프레임 그룹 내에서 프레임 간격(I_{JUMP})을 나타내고, 허용된 값은 1, 2, 4, 8 (해당하는 2비트 필드는 각각 00, 01, 10, 11)이다. 프레임 그룹의 모든 프레임에 나타나지 않는 데이터 파이프에 대해, 해당 필드의 값은 순차적인 프레임 사이의 간격과 동일하다. 예를 들면, 데이터 파이프가 1, 5, 9, 13 등의 프레임에 나타나면, 해당 필드의 값은 4로 설정된다. 모든 프레임에 나타나는 데이터 파이프에 대해, 해당 필드의 값은 1로 설정된다.

[0310] DP_TI_BYPASS: 해당 1비트 필드는 타임 인터리버(5050)의 가용성을 결정한다. 데이터 파이프에 대해 타임 인터리빙이 사용되지 않으면, 해당 필드 값은 1로 설정된다. 반면, 타임 인터리빙이 사용되면, 해당 필드 값은 0으로 설정된다.

[0311] DP_FIRST_FRAME_IDX: 해당 5비트 필드는 현 데이터 파이프가 발생하는 슈퍼 프레임의 첫 번째 프레임의 인덱스를 나타낸다. DP_FIRST_FRAME_IDX의 값은 0에서 31 사이이다.

[0312] DP_NUM_BLOCK_MAX: 해당 10비트 필드는 해당 데이터 파이프에 대한 DP_NUM_BLOCKS의 최대값을 나타낸다. 해당 필드의 값은 DP_NUM_BLOCKS와 동일한 범위를 갖는다.

[0313] DP_PAYLOAD_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드 데이터의 타입을 나타낸다. DP_PAYLOAD_TYPE은 아래의 표 19에 따라 시그널링 된다.

표 19

값	페이로드 타입
00	TS
01	IP
10	GS
11	리저브드(reserved)

[0314]

[0315] DP_INBAND_MODE: 해당 2비트 필드는 현 데이터 파이프가 인 밴드(In-band) 시그널링 정보를 전달하는지 여부를

나타낸다. 인 밴드(In-band) 시그널링 타입은 아래의 표 20에 따라 시그널링 된다.

표 20

값	인 밴드 모드(In-band mode)
00	인 밴드(In-band) 시그널링이 전달되지 않음
01	INBAND-PLS만 전달됨
10	INBAND-ISSY만 전달됨
11	INBAND-PLS 및 INBAND-ISSY가 전달됨

[0316]

[0317]

DP_PROTOCOL_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드의 프로토콜 타입을 나타낸다. 페이로드의 프로토콜 타입은 입력 페이로드 타입이 선택되면 아래의 표 21에 따라 시그널링 된다.

표 21

값	DP PAYLOAD TYPE이 TS인 경우	DP PAYLOAD TYPE이 IP인 경우	DP PAYLOAD TYPE이 GS인 경우
00	MPEG2-TS	IPv4	(Note)
01	리저브드(reserved)	IPv6	리저브드(reserved)
10	리저브드(reserved)	리저브드(reserved)	리저브드(reserved)
11	리저브드(reserved)	리저브드(reserved)	리저브드(reserved)

[0318]

[0319]

DP_CRC_MODE: 해당 2비트 필드는 CRC 인코딩이 인풋 포맷 블록에서 사용되는지 여부를 나타낸다. CRC 모드는 아래의 표 22에 따라 시그널링 된다.

표 22

값	CRC 모드
00	사용되지 않음
01	CRC-8
10	CRC-16
11	CRC-32

[0320]

[0321]

DNP_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 널 패킷 삭제 모드를 나타낸다. DNP_MODE는 아래의 표 23에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, DNP_MODE는 00의 값으로 설정된다.

표 23

값	널 패킷 삭제 모드
00	사용되지 않음
01	DNP-NORMAL
10	DNP-OFFSET
11	리저브드(reserved)

[0322]

[0323]

ISSY_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 ISSY 모드를 나타낸다. ISSY_MODE는 아래의 표 24에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, ISSY_MODE는 00의 값으로 설정된다.

표 24

값	ISSY 모드
00	사용되지 않음
01	ISSY-UP
10	ISSY-BBF
11	리저브드(reserved)

[0324]

[0325]

HC_MODE_TS: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 TS 헤더 압축 모드를 나타낸다. HC_MODE_TS는 아래의 표 25에 따라 시그널링 된다.

표 25

값	헤더 압축 모드
00	HC_MODE_TS 1
01	HC_MODE_TS 2
10	HC_MODE_TS 3
11	HC_MODE_TS 4

[0326]

[0327]

HC_MODE_IP: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 IP ('01')로 설정되는 경우에 IP 헤더 압축 모드를 나타낸다. HC_MODE_IP는 아래의 표 26에 따라 시그널링 된다.

표 26

값	헤더 압축 모드
00	압축 없음
01	HC_MODE_IP 1
10-11	리저브드(reserved)

[0328]

[0329]

PID: 해당 13비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되고 HC_MODE_TS가 01 또는 10으로 설정되는 경우에 TS 헤더 압축을 위한 PID 수를 나타낸다.

[0330]

RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.

[0331]

다음 필드는 FIC_FLAG가 1과 동일할 때만 나타난다.

[0332]

FIC_VERSION: 해당 8비트 필드는 FIC의 버전 넘버를 나타낸다.

[0333]

FIC_LENGTH_BYTE: 해당 13비트 필드는 FIC의 길이를 바이트 단위로 나타낸다.

[0334]

RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.

[0335]

다음 필드는 AUX_FLAG가 1과 동일할 때만 나타난다.

[0336]

NUM_AUX: 해당 4비트 필드는 보조 스트림의 수를 나타낸다. 제로는 보조 스트림이 사용되지 않는 것을 나타낸다.

[0337]

AUX_CONFIG_RFU: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.

[0338]

AUX_STREAM_TYPE: 해당 4비트는 현 보조 스트림의 타입을 나타내기 위한 추후 사용을 위해 리저브드(reserved)된다.

[0339]

AUX_PRIVATE_CONFIG: 해당 28비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다.

[0340]

도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터틀 나타낸다.

[0341]

도 15는 PLS2 데이터의 PLS2-DYN을 나타낸다. PLS2-DYN 데이터의 값은 하나의 프레임 그룹의 듀레이션 동안 변

화할 수 있는 반면, 필드의 사이즈는 일정하다.

[0342] PLS2-DYN 데이터의 필드의 구체적인 내용은 다음과 같다.

[0343] FRAME_INDEX: 해당 5비트 필드는 슈퍼 프레임 내에서 현 프레임의 프레임 인덱스를 나타낸다. 슈퍼 프레임의 첫 번째 프레임의 인덱스는 0으로 설정된다.

[0344] PLS_CHANGE_COUNTER: 해당 4비트 필드는 구성이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 1의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.

[0345] FIC_CHANGE_COUNTER: 해당 4비트 필드는 구성(즉, FIC의 콘텐츠)이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 0001의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.

[0346] RESERVED: 해당 16비트 필드는 추후 사용을 위해 리저브드(reserved)된다.

[0347] 다음 필드는 현 프레임에서 전달되는 데이터 파이프와 관련된 파라미터를 설명하는 NUM_DP에서의 루프(loop)에 나타난다.

[0348] DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 데이터 파이프를 유일하게 나타낸다.

[0349] DP_START: 해당 15비트 (또는 13비트) 필드는 DPU 어드레싱(addressing) 기법을 사용하여 데이터 파이프의 첫 번째의 시작 위치를 나타낸다. DP_START 필드는 아래의 표 27에 나타난 바와 같이 피지컬 프로파일 및 FFT 사이즈에 따라 다른 길이를 갖는다.

표 27

피지컬 프로파일	DP_START 필드 사이즈	
	64K	16K
베이스	13 비트	15 비트
핸드헬드	-	13 비트
어드벤스	13 비트	15 비트

[0350]

[0351] DP_NUM_BLOCK: 해당 10비트 필드는 현 데이터 파이프에 대한 현 타임 인터리빙 그룹에서 FEC 블록의 수를 나타낸다. DP_NUM_BLOCK의 값은 0에서 1023 사이에 있다.

[0352] RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.

[0353] 다음의 필드는 EAC와 관련된 FIC 파라미터를 나타낸다.

[0354] EAC_FLAG: 해당 1비트 필드는 현 프레임에서 EAC의 존재를 나타낸다. 해당 비트는 프리앰블에서 EAC_FLAG와 같은 값이다.

[0355] EAS_WAKE_UP_VERSION_NUM: 해당 8비트 필드는 자동 활성화 지시의 버전 넘버를 나타낸다.

[0356] EAC_FLAG 필드가 1과 동일하면, 다음의 12비트가 EAC_LENGTH_BYTE 필드에 할당된다. EAC_FLAG 필드가 0과 동일하면, 다음의 12비트가 EAC_COUNTER에 할당된다.

[0357] EAC_LENGTH_BYTE: 해당 12비트 필드는 EAC의 길이를 바이트로 나타낸다.

[0358] EAC_COUNTER: 해당 12비트 필드는 EAC가 도달하는 프레임 전의 프레임의 수를 나타낸다.

[0359] 다음 필드는 AUX_FLAG 필드가 1과 동일한 경우에만 나타난다.

[0360] AUX_PRIVATE_DYN: 해당 48비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다. 해당 필드의 의미는 설정 가능한 PLS2-STAT에서 AUX_STREAM_TYPE의 값에 의존한다.

[0361] CRC_32: 전체 PLS2에 적용되는 32비트 에러 검출 코드.

- [0362] 도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical) 구조를 나타낸다.
- [0363] 전술한 바와 같이, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 더미 셀은 프레임에서 OFDM 심볼의 액티브(active) 캐리어에 매핑된다. PLS1 및 PLS2는 처음에 하나 이상의 FSS에 매핑된다. 그 후, EAC가 존재한다면 EAC 셀은 바로 뒤따르는 PLS 필드에 매핑된다. 다음에 FIC가 존재한다면 FIC 셀이 매핑된다. 데이터 파이프는 PLS 다음에 매핑되거나, EAC 또는 FIC가 존재하는 경우, EAC 또는 FIC 이후에 매핑된다. 타입 1 데이터 파이프가 처음에 매핑되고, 타입 2 데이터 파이프가 다음에 매핑된다. 데이터 파이프의 타입의 구체적인 내용은 후술한다. 일부 경우, 데이터 파이프는 EAS에 대한 일부 특수 데이터 또는 서비스 시그널링 데이터를 전달할 수 있다. 보조 스트림 또는 스트림은 존재한다면 데이터 파이프를 다음에 매핑되고 여기에는 차례로 더미 셀이 뒤따른다. 전술한 순서, 즉, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀의 순서로 모두 함께 매핑하면 프레임에서 셀 용량을 정확히 채운다.
- [0364] 도 17은 본 발명의 일 실시예에 따른 PLS 매핑을 나타낸다.
- [0365] PLS 셀은 FSS의 액티브(active) 캐리어에 매핑된다. PLS가 차지하는 셀의 수에 따라, 하나 이상의 심볼이 FSS로 지정되고, FSS의 수 N_{FSS} 는 PLS1에서의 NUM_FSS에 의해 시그널링된다. FSS는 PLS 셀을 전달하는 특수한 심볼이다. 경고성 및 지연 시간(latency)은 PLS에서 중대한 사안이므로, FSS는 높은 파일럿 밀도를 가지고 있어 고속 동기화 및 FSS 내에서의 주파수만의 인터폴레이션(interpolation, 보간)을 가능하게 한다.
- [0366] PLS 셀은 도 17의 예에 나타난 바와 같이 하향식으로 FSS의 액티브(active) 캐리어에 매핑된다. PLS1 셀은 처음에 첫 FSS의 첫 셀부터 셀 인덱스의 오름차순으로 매핑된다. PLS2 셀은 PLS1의 마지막 셀 직후에 뒤따르고, 매핑은 첫 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 PLS 셀의 총 수가 하나의 FSS의 액티브(active) 캐리어의 수를 초과하면, 매핑은 다음 FSS로 진행되고 첫 FSS와 완전히 동일한 방식으로 계속된다.
- [0367] PLS 매핑이 완료된 후, 데이터 파이프가 다음에 전달된다. EAC, FIC 또는 둘 다 현 프레임에 존재하면, EAC 및 FIC는 PLS와 노멀 데이터 파이프 사이에 배치된다.
- [0368] 도 18은 본 발명의 일 실시예에 따른 EAC 매핑을 나타낸다.
- [0369] EAC는 EAS 메시지를 전달하는 전용 채널이고 EAS에 대한 데이터 파이프에 연결된다. EAS 지원은 제공되지만, EAC 자체는 모든 프레임에 존재할 수도 있고 존재하지 않을 수도 있다. EAC가 존재하는 경우, EAC는 PLS2 셀의 직후에 매핑된다. PLS 셀을 제외하고 FIC, 데이터 파이프, 보조 스트림 또는 더미 셀 중 어느 것도 EAC 앞에 위치하지 않는다. EAC 셀의 매핑 절차는 PLS와 완전히 동일하다.
- [0370] EAC 셀은 도 18의 예에 나타난 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. EAS 메시지 크기에 따라, 도 18에 나타난 바와 같이 EAC 셀은 적은 심볼을 차지할 수 있다.
- [0371] EAC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 EAC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, EAC 매핑은 다음 심볼로 진행되며, FSS와 완전히 동일한 방식으로 계속된다. 이 경우 EAC의 매핑이 이루어지는 다음 심볼은 노멀 데이터 심볼이고, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
- [0372] EAC 매핑이 완료된 후, 존재한다면 FIC가 다음에 전달된다. FIC가 전송되지 않으면(PLS2 필드에서 시그널링으로), 데이터 파이프가 EAC의 마지막 셀 직후에 뒤따른다.
- [0373] 도 19는 본 발명의 일 실시예에 따른 FIC 매핑을 나타낸다.
- [0374] (a)는 EAC 없이 FIC 셀의 매핑의 예를 나타내고, (b)는 EAC와 함께 FIC 셀의 매핑의 예를 나타낸다.
- [0375] FIC는 고속 서비스 획득 및 채널 스캔을 가능하게 하기 위해 계층간 정보(cross-layer information)를 전달하는 전용 채널이다. 해당 정보는 주로 데이터 파이프 사이의 채널 바인딩(channel binding) 정보 및 각 방송사의 서비스를 포함한다. 고속 스캔을 위해, 수신기는 FIC를 디코딩하고 방송사 ID, 서비스 수, BASE_DP_ID와 같은 정보를 획득할 수 있다. 고속 서비스 획득을 위해, FIC뿐만 아니라 베이스 데이터 파이프도 BASE_DP_ID를 이용해서 디코딩 될 수 있다. 베이스 데이터 파이프가 전송하는 콘텐츠를 제외하고, 베이스 데이터 파이프는 노멀 데이터 파이프와 정확히 동일한 방식으로 인코딩되어 프레임에 매핑된다. 따라서, 베이스 데이터 파이프에 대한 추가 설명이 필요하지 않다. FIC 데이터가 생성되어 관리 계층에서 소비된다. FIC 데이터의 콘텐츠는 관리 계층 사양에 설명된 바와 같다.

- [0376] FIC 데이터는 선택적이고, FIC의 사용은 PLS2의 스테틱(static, 정적)인 부분에서 FIC_FLAG 파라미터에 의해 시그널링 된다. FIC가 사용되면, FIC_FLAG는 1로 설정되고, FIC에 대한 시그널링 필드는 PLS2의 스테틱(static, 정적)인 부분에서 정의된다. 해당 필드에서 시그널링되는 것은 FIC_VERSION이고, FIC_LENGTH_BYTE. FIC는 PLS2와 동일한 변조, 코딩, 타임 인터리빙 파라미터를 사용한다. FIC는 PLS2_MOD 및 PLS2_FEC와 같은 동일한 시그널링 파라미터를 공유한다. FIC 데이터는 존재한다면 PLS2 후에 매핑되거나, EAC가 존재하는 경우 EAC 직후에 매핑된다. 노멀 데이터 파이프, 보조 스트림, 또는 더미 셀 중 어느 것도 FIC 앞에 위치하지 않는다. FIC 셀을 매핑하는 방법은 EAC와 완전히 동일하고, 이는 다시 PLS와 동일하다.
- [0377] PLS 후의 EAC가 존재하지 않는 경우, FIC 셀은 (a)의 예에 나타난 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. FIC 데이터 사이즈에 따라, (b)에 나타난 바와 같이, FIC 셀은 수 개의 심볼에 대해서 매핑된다.
- [0378] FIC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 FIC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, 나머지 FIC 셀의 매핑은 다음 심볼로 진행되며 이는 FSS와 완전히 동일한 방식으로 계속된다. 이 경우, FIC가 매핑되는 다음 심볼은 노멀 데이터 심볼이며, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
- [0379] EAS 메시지가 현 프레임에서 전송되면, EAC는 FIC 보다 먼저 매핑되고 (b)에 나타난 바와 같이 EAC의 다음 셀부터 FIC 셀은 셀 인덱스의 오름차순으로 매핑된다.
- [0380] FIC 매핑이 완료된 후, 하나 이상의 데이터 파이프가 매핑되고, 이후 존재한다면 보조 스트림, 더미 셀이 뒤따른다.
- [0381] 도 20은 본 발명의 일 실시예에 따른 데이터 파이프의 타입을 나타낸다.
- [0382] (a)는 타입 1 데이터 파이프를 나타내고, (b)는 타입 2 데이터 파이프를 나타낸다.
- [0383] 선행하는 채널, 즉 PLS, EAC, FIC가 매핑된 후, 데이터 파이프의 셀이 매핑된다. 데이터 파이프는 매핑 방법에 따라 두 타입 중 하나로 분류된다.
- [0384] 타입 1 데이터 파이프: 데이터 파이프가 TDM에 의해 매핑된다.
- [0385] 타입 2 데이터 파이프: 데이터 파이프가 FDM에 의해 매핑된다.
- [0386] 데이터 파이프의 타입은 PLS2의 스테틱(static, 정적)인 부분에서 DP_TYPE 필드에 의해 나타낸다. 도 20은 타입 1 데이터 파이프 및 타입 2 데이터 파이프의 매핑 순서를 나타낸다. 타입 1 데이터 파이프는 우선 셀 인덱스의 오름차순으로 매핑된 후, 마지막 셀 인덱스에 도달한 후, 심볼 인덱스가 1씩 증가된다. 다음 심볼 내에서, 데이터 파이프는 $p = 0$ 을 시작으로 셀 인덱스의 오름차순으로 계속 매핑된다. 하나의 프레임에서 함께 매핑되는 다수의 데이터 파이프와 함께, 각각의 타입 1 데이터 파이프는 데이터 파이프의 TDM과 유사하게 시간으로 그룹핑된다.
- [0387] 타입 2 데이터 파이프는 우선 심볼 인덱스의 오름차순으로 매핑되고, 프레임의 마지막 OFDM 심볼에 도달한 후, 셀 인덱스는 1씩 증가하고, 심볼 인덱스는 첫 번째 가용 심볼로 되돌아 간 후, 그 심볼 인덱스부터 증가한다. 하나의 프레임에서 다수의 데이터 파이프를 매핑한 후, 각각의 타입 2 데이터 파이프는 데이터 파이프의 FDM과 유사하게 주파수로 그룹핑된다.
- [0388] 타입 1 데이터 파이프 및 타입 2 데이터 파이프는 필요시 프레임에서 공존할 수 있는데, 타입 1 데이터 파이프가 항상 타입 2 데이터 파이프에 선행한다는 제한이 있다. 타입 1 및 타입 2 데이터 파이프를 전달하는 OFDM 셀의 총 수는 데이터 파이프의 전송에 사용할 수 있는 OFDM 셀의 총 수를 초과할 수 없다.

수학식 2

$$D_{DP1} + D_{DP2} \leq D_{DP}$$

- [0390] 이때, D_{DP1} 는 타입 1 데이터 파이프가 차지하는 OFDM 셀의 수에 해당하고, D_{DP2} 는 타입 2 데이터 파이프가 차지하는 셀의 수에 해당한다. PLS, EAC, FIC가 모두 타입 1 데이터 파이프와 마찬가지로 매핑되므로, PLS,

EAC, FIC는 모두 "타입 1 매핑 규칙"에 따른다. 따라서, 대체로 타입 1 매핑이 항상 타입 2 매핑에 선행한다.

- [0391] 도 21은 본 발명의 일 실시예에 따른 데이터 파이프 매핑을 나타낸다.
- [0392] (a)는 타입 1 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타내고, (b)는 타입 2 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타낸다.
- [0393] 타입 1 데이터 파이프(0, ..., DDP1-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 1 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 1 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이내믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
- [0394] EAC 및 FIC 없이, 어드레스 0은 마지막 FSS에서 PLS를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. EAC가 전송되고, FIC가 해당하는 프레임에 없으면, 어드레스 0은 EAC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. FIC가 해당하는 프레임에서 전송되면, 어드레스 0은 FIC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. 타입 1 데이터 파이프에 대한 어드레스 0은 (a)에 나타난 바와 같은 두 가지 서로 다른 경우를 고려해서 산출될 수 있다. (a)의 예에서, PLS, EAC, FIC는 모두 전송된다고 가정한다. EAC와 FIC 중 하나 또는 모두가 생략되는 경우로의 확장은 자명하다. (a)의 좌측에 나타난 바와 같이 FIC까지 모든 셀을 매핑한 후에 FSS에 남아 있는 셀이 있으면.
- [0395] 타입 2 데이터 파이프(0, ..., DDP2-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 2 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 2 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이내믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
- [0396] (b)에 나타난 바와 같이, 세 가지 약간 다른 경우가 가능하다. (b)의 좌측에 나타난 첫 번째 경우에, 마지막 FSS에 있는 셀은 타입 2 데이터 파이프 매핑에 사용될 수 있다. 중앙에 나타난 두 번째 경우에, FIC는 노멀 심볼의 셀을 차지하지만, 해당 심볼에서의 FIC 셀의 수는 C_{FSS} 보다 크지 않다. (b)의 우측에 나타난 세 번째 경우는 해당 심볼에 매핑된 FIC 셀의 수가 C_{FSS} 를 초과한다는 점을 제외하고 두 번째 경우와 동일하다.
- [0397] PLS, EAC, FIC가 타입 1 데이터 파이프와 동일한 "타입 1 매핑 규칙"에 따르므로, 타입 1 데이터 파이프가 타입 2 데이터 파이프에 선행하는 경우로의 확장은 자명하다.
- [0398] 데이터 파이프 유닛(DPU)은 프레임에서 데이터 셀을 데이터 파이프에 할당하는 기본 단위이다.
- [0399] DPU는 프레임에서 데이터 파이프의 위치를 찾아내기 위한 시그널링 단위로 정의된다. 셀 매핑(7010)은 각각의 데이터 파이프에 대해 타임 인터리빙에 의해 생성된 셀을 매핑할 수 있다. 타임 인터리버(5050)는 일련의 타임 인터리빙 블록을 출력하고, 각각의 타임 인터리빙 블록은 XFECBLOCK의 가변 수를 포함하고, 이는 결국 셀의 집합으로 구성된다. XFECBLOCK에서의 셀의 수 N_{cells} 는 FECBLOCK 사이즈, N_{ldpc} , 컨스텔레이션 심볼당 전송되는 비트 수에 의존한다. DPU는 주어진 피지컬 프로파일에서 지원되는 XFECBLOCK에서의 셀의 수 N_{cells} 의 모든 가능한 값의 최대 공약수로 정의된다. 셀에서의 DPU의 길이는 L_{DPU} 로 정의된다. 각각의 피지컬 프로파일은 FECBLOCK 사이즈의 서로 다른 조합 및 컨스텔레이션 심볼당 다른 비트 수를 지원하므로, L_{DPU} 는 피지컬 프로파일을 기초로 정의된다.
- [0400] 도 22는 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다.
- [0401] 도 22는 비트 인터리빙 전의 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다. 전송한 바와 같이, 데이터 FEC 인코더는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행할 수 있다. 도시된 FEC 구조는 FECBLOCK에 해당한다. 또한, FECBLOCK 및 FEC 구조는 LDPC 코드워드의 길이에 해당하는 동일한 값을 갖는다.
- [0402] 도 22에 도시된 바와 같이, BCH 인코딩이 각각의 BBF(K_{bch} 비트)에 적용된 후, LDPC 인코딩이 BCH - 인코딩된 BBF(K_{ldpc} 비트 = N_{bch} 비트)에 적용된다.
- [0403] N_{ldpc} 의 값은 64800 비트 (롱 FECBLOCK) 또는 16200 비트 (쇼트 FECBLOCK)이다.

[0404] 아래의 표 28 및 표 29는 롱 FECBLOCK 및 쇼트 FECBLOCK 각각에 대한 FEC 인코딩 파라미터를 나타낸다.

표 28

LDPC 비율	N_{ldpc}	K_{ldpc}	K_{bch}	BCH 에러 정정 능력	$N_{bch}-K_{bch}$
5/15	64800	21600	21408	12	192
6/15		25920	25728		
7/15		30240	30048		
8/15		34560	34368		
9/15		38880	38688		
10/15		43200	43008		
11/15		47520	47328		
12/15		51840	51648		
13/15		56160	55968		

[0405]

표 29

LDPC 비율	N_{ldpc}	K_{ldpc}	K_{bch}	BCH 에러 정정 능력	$N_{bch}-K_{bch}$
5/15	16200	5400	5232	12	168
6/15		6480	6312		
7/15		7560	7392		
8/15		8640	8472		
9/15		9720	9552		
10/15		10800	10632		
11/15		11880	11712		
12/15		12960	12792		
13/15		14040	13872		

[0406]

[0407] BCH 인코딩 및 LDPC 인코딩의 구체적인 동작은 다음과 같다.

[0408] 12-에러 정정 BCH 코드가 BBF의 외부 인코딩에 사용된다. 쇼트 FECBLOCK 및 롱 FECBLOCK에 대한 BBF 생성 다항식은 모든 다항식을 곱함으로써 얻어진다.

[0409] LDPC 코드는 외부 BCH 인코딩의 출력을 인코딩하는 데 사용된다. 완성된 B_{ldpc} (FECBLOCK)를 생성하기 위해, P_{ldpc} (패리티 비트)가 각각의 I_{ldpc} (BCH - 인코딩된 BBF)로부터 조직적으로 인코딩되고, I_{ldpc} 에 첨부된다. 완성된 B_{ldpc} (FECBLOCK)는 다음의 수학적식으로 표현된다.

수학적식 3

$$B_{ldpc} = [I_{ldpc} \ P_{ldpc}] = [i_0, i_1, \dots, i_{K_{ldpc}-1}, p_0, p_1, \dots, p_{N_{ldpc}-K_{ldpc}-1}]$$

[0410]

[0411] 롱 FECBLOCK 및 쇼트 FECBLOCK에 대한 파라미터는 위의 표 28 및 29에 각각 주어진다.

[0412] 롱 FECBLOCK에 대해 $N_{ldpc} - K_{ldpc}$ 패리티 비트를 계산하는 구체적인 절차는 다음과 같다.

[0413] 1) 패리티 비트 초기화

수학식 4

$$p_0 = p_1 = p_2 = \dots = p_{N_{ldpc} - K_{ldpc} - 1} = 0$$

[0414]

[0415] 2) 패리티 체크 매트릭스의 어드레스의 첫 번째 행에서 특정된 패리티 비트 어드레스에서 첫 번째 정보 비트 i_0 누산(accumulate). 패리티 체크 매트릭스의 어드레스의 상세한 내용은 후술한다. 예를 들면, 비율 13/15에 대해,

수학식 5

$$p_{983} = p_{983} \oplus i_0 \quad p_{2815} = p_{2815} \oplus i_0$$

$$p_{4837} = p_{4837} \oplus i_0 \quad p_{4989} = p_{4989} \oplus i_0$$

$$p_{6138} = p_{6138} \oplus i_0 \quad p_{6458} = p_{6458} \oplus i_0$$

$$p_{6921} = p_{6921} \oplus i_0 \quad p_{6974} = p_{6974} \oplus i_0$$

$$p_{7572} = p_{7572} \oplus i_0 \quad p_{8260} = p_{8260} \oplus i_0$$

[0416]

$$p_{8496} = p_{8496} \oplus i_0$$

[0417] 3) 다음 359개의 정보 비트 i_s , $s=1, 2, \dots, 359$ 에 대해, 다음의 수학식을 이용하여 패리티 비트 어드레스에서 i_s 누산(accumulate).

수학식 6

$$\{x + (s \bmod 360) \times Q_{ldpc}\} \bmod (N_{ldpc} - K_{ldpc})$$

[0418]

[0419] 여기서, x 는 첫 번째 비트 i_0 에 해당하는 패리티 비트 누산기의 어드레스를 나타내고, Q_{ldpc} 는 패리티 체크 매트릭스의 어드레스에서 특정된 코드 레이트(code rate) 의존 상수이다. 상기 예인, 비율 13/15에 대한, 따라서 정보 비트 i_1 에 대한 $Q_{ldpc} = 24$ 에 계속해서, 다음 동작이 실행된다.

수학식 7

$$p_{1007} = p_{1007} \oplus i_1 \quad p_{2839} = p_{2839} \oplus i_1$$

$$p_{4861} = p_{4861} \oplus i_1 \quad p_{5013} = p_{5013} \oplus i_1$$

$$p_{6162} = p_{6162} \oplus i_1 \quad p_{6482} = p_{6482} \oplus i_1$$

$$p_{6945} = p_{6945} \oplus i_1 \quad p_{6998} = p_{6998} \oplus i_1$$

$$p_{7596} = p_{7596} \oplus i_1 \quad p_{8284} = p_{8284} \oplus i_1$$

[0420]

$$p_{8520} = p_{8520} \oplus i_1$$

- [0421] 4) 361번째 정보 비트 i_{360} 에 대해, 패리티 비트 누산기의 어드레스는 패리티 체크 매트릭스의 어드레스의 두 번째 행에 주어진다. 마찬가지로, 다음 359개의 정보 비트 i_s , $s = 361, 362, \dots, 719$ 에 대한 패리티 비트 누산기의 어드레스는 수학적 식 6을 이용하여 얻어진다. 여기서, x 는 정보 비트 i_{360} 에 해당하는 패리티 비트 누산기의 어드레스, 즉 패리티 체크 매트릭스의 두 번째 행의 엔트리를 나타낸다.
- [0422] 5) 마찬가지로, 360개의 새로운 정보 비트의 모든 그룹에 대해, 패리티 체크 매트릭스의 어드레스로부터의 새로운 행은 패리티 비트 누산기의 어드레스를 구하는 데 사용된다.
- [0423] 모든 정보 비트가 이용된 후, 최종 패리티 비트가 다음과 같이 얻어진다.
- [0424] 6) $i=1$ 로 시작해서 다음 동작을 순차적으로 실행

수학적 식 8

[0425]
$$p_i = p_i \oplus p_{i-1}, \quad i = 1, 2, \dots, N_{ldpc} - K_{ldpc} - 1$$

[0426] 여기서 p_i , $i=0, 1, \dots, N_{ldpc} - K_{ldpc} - 1$ 의 최종 콘텐츠는 패리티 비트 p_i 와 동일하다.

표 30

코드 레이트(code rate)	Q_{ldpc}
5/15	120
6/15	108
7/15	96
8/15	84
9/15	72
10/15	60
11/15	48
12/15	36
13/15	24

[0427]

[0428] 표 30을 표 31로 대체하고, 롱 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스를 쇼트 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스로 대체하는 것을 제외하고, 쇼트 FECBLOCK에 대한 해당 LDPC 인코딩 절차는 롱 FECBLOCK에 대한 t LDPC 인코딩 절차에 따른다.

표 31

코드 레이트(code rate)	Q_{ldpc}
5/15	30
6/15	27
7/15	24
8/15	21
9/15	18
10/15	15
11/15	12
12/15	9
13/15	6

[0429]

- [0430] 도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
- [0431] LDPC 인코더의 출력은 비트 인터리빙되는데, 이는 QCB (quasi-cyclic block) 인터리빙 및 내부 그룹 인터리빙이 뒤따르는 패리티 인터리빙으로 구성된다.
- [0432] (a)는 QCB 인터리빙을 나타내고, (b)는 내부 그룹 인터리빙을 나타낸다.
- [0433] FECBLOCK은 패리티 인터리빙될 수 있다. 패리티 인터리빙의 출력에서, LDPC 코드워드는 롱 FECBLOCK에서 180개의 인접하는 QCB으로 구성되고, 쇼트 FECBLOCK에서 45개의 인접하는 QCB으로 구성된다. 롱 또는 쇼트 FECBLOCK에서의 각각의 QCB는 360비트로 구성된다. 패리티 인터리빙된 LDPC 코드워드는 QCB 인터리빙에 의해 인터리빙된다. QCB 인터리빙의 단위는 QCB이다. 패리티 인터리빙의 출력에서의 QCB는 도 23에 나타난 바와 같이 QCB 인터리빙에 의해 퍼뮤테이션되는데, 여기서 FECBLOCK 길이에 따라 $N_{cells} = 64800/\blacksquare_{mod}$ 또는 $16200/\blacksquare_{mod}$ 이다. QCB 인터리빙 패턴은 변조 타입 및 LDPC 코드 레이트(code rate)의 각 조합에 고유하다.
- [0434] QCB 인터리빙 후에, 내부 그룹 인터리빙이 아래의 표 32에 정의된 변조 타입 및 차수($\blacksquare_{mod}$)에 따라 실행된다. 하나의 내부 그룹에 대한 QCB의 수 N_{QCB_IG} 도 정의된다.

표 32

변조 타입	η_{mod}	N_{QCB_IG}
QAM-16	4	2
NUC-16	4	4
NUQ-64	6	3
NUC-64	6	6
NUQ-256	8	4
NUC-256	8	8
NUQ-1024	10	5
NUC-1024	10	10

- [0435]
- [0436] 내부 그룹 인터리빙 과정은 QCB 인터리빙 출력의 N_{QCB_IG} 개의 QCB로 실행된다. 내부 그룹 인터리빙은 360개의 열 및 N_{QCB_IG} 개의 행을 이용해서 내부 그룹의 비트를 기입하고 판독하는 과정을 포함한다. 기입 동작에서, QCB 인터리빙 출력으로부터의 비트가 행 방향으로 기입된다. 판독 동작은 열 방향으로 실행되어 각 행에서 m개의 비트를 판독한다. 여기서 m은 NUC의 경우 1과 같고 NUQ의 경우 2와 같다.
- [0437] 도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
- [0438] 도 24에서, (a)는 8 및 12 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타내고, (b)는 10 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타낸다.
- [0439] 비트 인터리빙 출력의 각각의 셀 워드($c_{0,1}, c_{1,1}, \dots, c_{\blacksquare_{mod}-1,1}$)는 하나의 XFECBLOCK에 대한 셀-워드 디멀티플렉싱 과정을 설명하는 (a)에 나타난 바와 같이 ($d_{1,0,m}, d_{1,1,m}, \dots, d_{1,\blacksquare_{mod}-1,m}$) 및 ($d_{2,0,m}, d_{2,1,m}, \dots, d_{2,\blacksquare_{mod}-1,m}$)로 디멀티플렉싱된다.
- [0440] MIMO 인코딩을 위해 다른 타입의 NUQ를 이용하는 10 bpcu MIMO 경우에, NUQ-1024에 대한 비트 인터리버가 재사용된다. 비트 인터리버 출력의 각각의 셀 워드 ($c_{0,1}, c_{1,1}, \dots, c_{9,1}$)는 (b)에 나타난 바와 같이 ($d_{1,0,m}, d_{1,1,m}, \dots, d_{1,3,m}$) 및 ($d_{2,0,m}, d_{2,1,m}, \dots, d_{2,5,m}$)로 디멀티플렉싱된다.
- [0441] 도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
- [0442] (a) 내지 (c)는 타임 인터리빙 모드의 예를 나타낸다.
- [0443] 타임 인터리버는 데이터 파이프 레벨에서 동작한다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다.
- [0444] PLS2-STAT 데이터의 일부에 나타나는 다음의 파라미터는 타임 인터리빙을 구성한다.

- [0445] DP_TI_TYPE (허용된 값: 0 또는 1): 타임 인터리빙 모드를 나타낸다. 0은 타임 인터리빙 그룹당 다수의 타임 인터리빙 블록(하나 이상의 타임 인터리빙 블록)을 갖는 모드를 나타낸다. 이 경우, 하나의 타임 인터리빙 그룹은 하나의 프레임에 (프레임간 인터리빙 없이) 직접 매핑된다. 1은 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록만을 갖는 모드를 나타낸다. 이 경우, 타임 인터리빙 블록은 하나 이상의 프레임에 걸쳐 확산된다(프레임간 인터리빙).
- [0446] DP_TI_LENGTH: DP_TI_TYPE = '0'이면, 해당 파라미터는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 N_{TI} 이다. DP_TI_TYPE = '1'인 경우, 해당 파라미터는 하나의 타임 인터리빙 그룹으로부터 확산되는 프레임의 수 P_1 이다.
- [0447] DP_NUM_BLOCK_MAX (허용된 값: 0 내지 1023): 타임 인터리빙 그룹당 XFECBLOCK의 최대 수를 나타낸다.
- [0448] DP_FRAME_INTERVAL (허용된 값: 1, 2, 4, 8): 주어진 피지컬 프로파일의 동일한 데이터 파이프를 전달하는 두 개의 순차적인 프레임 사이의 프레임의 수 I_{JUMP} 를 나타낸다.
- [0449] DP_TI_BYPASS (허용된 값: 0 또는 1): 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 해당 파라미터는 1로 설정된다. 타임 인터리빙이 이용되면, 0으로 설정된다.
- [0450] 추가로, PLS2-DYN 데이터로부터의 파라미터 DP_NUM_BLOCK은 데이터 그룹의 하나의 타임 인터리빙 그룹에 의해 전달되는 XFECBLOCK의 수를 나타낸다.
- [0451] 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 다음의 타임 인터리빙 그룹, 타임 인터리빙 동작, 타임 인터리빙 모드는 고려되지 않는다. 그러나 스케줄러부터의 다이내믹(dynamic, 동적) 구성 정보를 위한 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 여전히 필요하다. 각각의 데이터 파이프에서, SSD/MIMO 인코딩으로부터 수신한 XFECBLOCK은 타임 인터리빙 그룹으로 그룹핑된다. 즉, 각각의 타임 인터리빙 그룹은 정수 개의 XFECBLOCK의 집합이고, 다이내믹(dynamic, 동적)으로 변화하는 수의 XFECBLOCK을 포함할 것이다. 인덱스 n 의 타임 인터리빙 그룹에 있는 XFECBLOCK의 수는 $N_{xBLOCK_Group}(n)$ 로 나타내고, PLS2-DYN 데이터에서 DP_NUM_BLOCK으로 시그널링된다. 이때, $N_{xBLOCK_Group}(n)$ 은 최소값 0에서 가장 큰 값이 1023인 최대값 $N_{xBLOCK_Group_MAX}$ (DP_NUM_BLOCK_MAX에 해당)까지 변화할 수 있다.
- [0452] 각각의 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 P_1 개의 프레임에 걸쳐 확산된다. 또한 각각의 타임 인터리빙 그룹은 하나 이상(N_{TI} 개)의 타임 인터리빙 블록으로 분리된다. 여기서 각각의 타임 인터리빙 블록은 타임 인터리버 메모리의 하나의 사용에 해당한다. 타임 인터리빙 그룹 내의 타임 인터리빙 블록은 약간의 다른 수의 XFECBLOCK을 포함할 수 있다. 타임 인터리빙 그룹이 다수의 타임 인터리빙 블록으로 분리되면, 타임 인터리빙 그룹은 하나의 프레임에만 직접 매핑된다. 아래의 표 33에 나타난 바와 같이, 타임 인터리빙에는 세 가지 옵션이 있다(타임 인터리빙을 생략하는 추가 옵션 제외).

표 33

모드	설명
옵션 1	(a)에 나타난 바와 같이 각각의 타임 인터리빙 그룹은 하나의 타임 인터리빙 블록을 포함하고 하나의 프레임에 직접 매핑된다. 해당 옵션은 $DP_TI_TYPE = '0'$ 및 $DP_TI_LENGTH = '1'(N_{TI}=1)$ 에 의해 PLS2-STAT에서 시그널링된다.
옵션 2	각각의 타임 인터리빙 그룹은 하나의 타임 인터리빙 블록을 포함하고 하나 이상의 프레임에 매핑된다. (b)는 하나의 타임 인터리빙 그룹이 두 개의 프레임, 즉 $DP_TI_LENGTH = '2'(P_i=2)$ 및 $DP_FRAME_INTERVAL (I_{FUMP} = 2)$ 에 매핑되는 예를 나타낸다. 이것은 낮은 데이터율 서비스에 더 높은 시간 다이버시티를 제공한다. 해당 옵션은 $DP_TI_TYPE = '1'$ 에 의해 PLS2-STAT에서 시그널링된다.
옵션 3	(c)에 나타난 바와 같이 각각의 타임 인터리빙 그룹은 다수의 타임 인터리빙 블록으로 분리되고 하나의 프레임에 직접 매핑된다. 각각의 타임 인터리빙 블록은 데이터 파이프에 대해 최대의 비트율(bit rate)을 제공하도록 풀(full) 타임 인터리빙 메모리를 사용할 수 있다. 해당 옵션은 $P_i=1$ 이면서 $DP_TI_TYPE = '0'$ 및 $DP_TI_LENGTH = N_{TI}$ 에 의해 PLS2-STAT에서 시그널링된다.

[0453]

[0454]

각각의 데이터 파이프에서, 타임 인터리빙 메모리는 입력된 XFECBLOCK (SSD/MIMO 인코딩 블록으로부터 출력된 XFECBLOCK)을 저장한다. 입력된 XFECBLOCK은

$(d_{n,s,0,0}, d_{n,s,0,1}, \dots, d_{n,s,0,N_{cells}-1}, d_{n,s,1,0}, \dots, d_{n,s,1,N_{cells}-1}, \dots, d_{n,s,N_{xBLOCK_TI}(n,s)-1,0}, \dots, d_{n,s,N_{xBLOCK_TI}(n,s)-1,N_{cells}-1})$, 로 정의된다고 가정한다. 여기서, $d_{n,s,r,q}$ 는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 r번째 XFECBLOCK의 q번째 셀이고, 다음과 같은 SSD 및 MIMO 인코딩의 출력을 나타낸다.

[0455]

$$d_{n,s,r,q} = \begin{cases} f_{n,s,r,q}, & \text{the output of SSD encoding} \\ g_{n,s,r,q}, & \text{the output of MIMO encoding} \end{cases}$$

[0456]

또한, 타임 인터리버(5050)로부터 출력된 XFECBLOCK은 $(h_{n,s,0}, h_{n,s,1}, \dots, h_{n,s,i}, \dots, h_{n,s,N_{xBLOCK_TI}(n,s) \times N_{cells}-1})$ 로 정의된다고 가정한다. 여기서, $h_{n,s,i}$ 는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 i번째 $(i = 0, \dots, N_{xBLOCK_TI}(n,s) \times N_{cells} - 1)$ 출력 셀이다.

[0457]

일반적으로, 타임 인터리버는 프레임 생성 과정 이전에 데이터 파이프 데이터에 대한 버퍼로도 작용할 것이다. 이는 각각의 데이터 파이프에 대해 2개의 메모리 बैं크로 달성된다. 첫 번째 타임 인터리빙 블록은 첫 번째 बैं크에 기입된다. 첫 번째 बैं크에서 관독되는 동안 두 번째 타임 인터리빙 블록이 두 번째 बैं크에 기입된다.

[0458]

타임 인터리빙은 트위스트된 행-열 블록 인터리버이다. n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에 대해, 열의 수 N_c 가 $N_{xBLOCK_TI}(n,s)$ 와 동일한 반면, 타임 인터리빙 메모리의 행의 수 N_r 는 셀의 수 N_{cells} 와 동일하다 (즉, $N_r = N_{cells}$).

[0459]

도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.

[0460]

도 26(a)는 타임 인터리버에서 기입 동작을 나타내고, 도 26(b)는 타임 인터리버에서 관독 동작을 나타낸다. (a)에 나타난 바와 같이, 첫 번째 XFECBLOCK은 타임 인터리빙 메모리의 첫 번째 열에 열 방향으로 기입되고, 두 번째 XFECBLOCK은 다음 열에 기입되고, 이러한 동작이 이어진다. 그리고 인터리빙 어레이에서, 셀이 대각선 방향으로 관독된다. (b)에 나타난 바와 같이 첫 번째 행으로부터 (가장 왼쪽 열을 시작으로 행을 따라 오른쪽으로) 마지막 행까지 대각선 방향 관독이 진행되는 동안, N_r 개의 셀이 관독된다. 구체적으로,

$z_{n,s,i} (i = 0, \dots, N_r N_c)$ 이 순차적으로 판독될 타임 인터리빙 메모리 셀 위치라고 가정하면, 이러한 인터리빙 어레이에서의 판독 동작은 아래 식에서와 같이 행 인덱스 $R_{n,s,i}$, 열 인덱스 $C_{n,s,i}$, 관련된 트위스트 파라미터 $T_{n,s,i}$ 를 산출함으로써 실행된다.

수학식 9

$$\begin{aligned} & GENERATE(R_{n,s,i}, C_{n,s,i}) = \\ & \{ \\ & R_{n,s,i} = \text{mod}(i, N_r), \\ & T_{n,s,i} = \text{mod}(S_{\text{shift}} \times R_{n,s,i}, N_c), \\ & C_{n,s,i} = \text{mod}(T_{n,s,i} + \left\lfloor \frac{i}{N_r} \right\rfloor, N_c) \\ & \} \end{aligned}$$

여기서, S_{shift} 는 $N_{x\text{BLOCK_TI}}(n, s)$ 에 상관없이 대각선 방향 판독 과정에 대한 공통 시프트 값이고, 시프트 값은 아래 식에서와 같이 PLS2-STAT에서 주어진 $N_{x\text{BLOCK_TI_MAX}}$ 에 의해 결정된다.

수학식 10

$$\begin{aligned} & \text{for } \begin{cases} N'_{x\text{BLOCK_TI_MAX}} = N_{x\text{BLOCK_TI_MAX}} + 1, & \text{if } N_{x\text{BLOCK_TI_MAX}} \bmod 2 = 0 \\ N'_{x\text{BLOCK_TI_MAX}} = N_{x\text{BLOCK_TI_MAX}}, & \text{if } N_{x\text{BLOCK_TI_MAX}} \bmod 2 = 1 \end{cases} \\ & S_{\text{shift}} = \frac{N'_{x\text{BLOCK_TI_MAX}} - 1}{2} \end{aligned}$$

결과적으로, 판독될 셀 위치는 좌표 $z_{n,s,i} = N_r C_{n,s,i} + R_{n,s,i}$ 에 의해 산출된다.

도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.

더 구체적으로, 도 27은 $N_{x\text{BLOCK_TI}}(0,0)=3$, $N_{x\text{BLOCK_TI}}(1,0)=6$, $N_{x\text{BLOCK_TI}}(2,0)=5$ 일 때 가상 XFECBLOCK을 포함하는 각각의 타임 인터리빙 그룹에 대한 타임 인터리빙 메모리에서 인터리빙 어레이를 나타낸다.

변수 $N_{x\text{BLOCK_TI}}(n, s) = N_r$ 는 $N'_{x\text{BLOCK_TI_MAX}}$ 보다 작거나 같을 것이다. 따라서, $N_{x\text{BLOCK_TI}}(n, s)$ 에 상관없이 수신기 측에서 단일 메모리 디인터리빙을 달성하기 위해, 트위스트된 행-열 블록 인터리버용 인터리빙 어레이는 가상 XFECBLOCK을 타임 인터리빙 메모리에 삽입함으로써 $N_r \times N_c = N_{\text{cells}} \times N'_{x\text{BLOCK_TI_MAX}}$ 의 크기로 설정되고, 판독 과정은 다음 식과 같이 이루어진다.

수학식 11

```

p=0;
for i=0; i < Ncells NxBLOCK_TI_MAX; i=i+1
{GENERATE(Rn,s,i, Cn,s,i);
Vi = Nr Cn,s,j + Rn,s,j
if Vi < Ncells NxBLOCK_TI(n,s)
{
Zn,s,p = Vi; p = p + 1;
}
}
}

```

[0468]

[0469]

타임 인터리빙 그룹의 수는 3으로 설정된다. 타임 인터리버의 옵션은 DP_TI_TYPE='0', DP_FRAME_INTERVAL='1', DP_TI_LENGTH='1', 즉 NTI=1, IJUMP=1, PI=1에 의해 PLS2-STAT 데이터에서 시그널링된다. 각각 Ncells = 30인 XFECBLOCK의 타임 인터리빙 그룹당 수는 각각의 NxBLOCK_TI(0,0) = 3, NxBLOCK_TI(1,0) = 6, NxBLOCK_TI(2,0) = 5에 의해 PLS2-DYN 데이터에서 시그널링된다. XFECBLOCK의 최대 수는 NxBLOCK_Group_MAX에 의해 PLS2-STAT 데이터에서 시그널링 되고, 이는 $\lfloor N_{xBLOCK_Group_MAX} / N_{TI} \rfloor = N_{xBLOCK_TI_MAX} = 6$ 로 이어진다.

[0470]

도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 관독 패턴을 나타낸다.

[0471]

더 구체적으로, 도 28은 파라미터 $N_{xBLOCK_TI_MAX}=7$ 및 Sshift=(7-1)/2=3을 갖는 각각의 인터리빙 어레이로부터의 대각선 방향 관독 패턴을 나타낸다. 이때 위에 유사 코드로 나타낸 관독 과정에서, $V_i \geq N_{cells} N_{xBLOCK_TI}(n,s)$ 이면, Vi의 값이 생략되고, Vi의 다음 계산값이 사용된다.

[0472]

도 29는 본 발명의 일 실시예에 따른 각각의 인터리빙 어레이로부터의 인터리빙된 XFECBLOCK을 나타낸다.

[0473]

도 29는 파라미터 $N_{xBLOCK_TI_MAX}=7$ 및 Sshift=3을 갖는 각각의 인터리빙 어레이로부터 인터리빙된 XFECBLOCK을 나타낸다.

[0474]

도 30은 본 발명의 또 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.

[0475]

전술한대로, 성상도 매핑(Constellation mapper) 블록은 입력된 비트 워드(bit word)를 하나의 성상도(constellation)에 할당할 수 있다. 이때, 추가적으로 로테이션 & Q-딜레이(rotation & Q-delay)가 적용될 수 있다. 로테이션 & Q-딜레이(rotation & Q-delay)는, 입력된 성상도(constellation)들을 로테이션 각도(rotation angle)에 따라 회전시킨 후, In-phase 성분과 Quadrature-phase 성분으로 나눈 후에 Q 성분만을 임의의 값 만큼 딜레이시킬 수 있다. 그 후, 새로 페어(pair)가 된 I 성분과 Q 성분을 이용해서 새로운 성상도(constellation)로 다시 매핑한다. 상기 성상도 매핑, 로테이션 & Q-딜레이 블록은 생략되거나, 아니면 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

[0476]

전술한대로, 셀 인터리버(Cell interleaver)는 한 개의 FEC 블록에 해당하는 셀들을 랜덤하게 섞어서 출력하여, 각 FEC 블록에 해당하는 셀들이 각 FEC 블록마다 서로 다른 순서로 출력되도록 한다. 상기 셀 인터리버(Cell interleaver) 블록은 생략되거나, 아니면 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.

[0477]

본 발명의 또 다른 실시예에 따른 코딩 앤 모듈레이션 모듈은, 전술한 코딩 앤 모듈레이션 모듈에서, 음영처리된 블록들이 변경되었다.

[0478]

본 발명의 또 다른 실시예에 따른 코딩 앤 모듈레이션 모듈은, 주기적-랜덤 I/Q 인터리빙(periodic random I/Q interleaving)을 수행할 수 있다. 주기적-랜덤 I/Q 인터리빙 기술은, 본 도면에서 Q-딜레이(Q-delay)와 셀 인터리버(cell interleaver)의 동작에 상응하는 기술일 수 있다. 또한, 실시예에 따라, 셀 인터리빙이 생략되는 경우는, 주기적-랜덤 I/Q 인터리빙이 타임 인터리빙(Time interleaving) 전에 적용될 수 있다. 또한, 다른 실시예에 따라, 셀 인터리버가 생략되는 경우는 타임 인터리버(Time interleaver) 블록이 주기적-랜덤 I/Q 인터리빙

을 수행할 수도 있다. 이 경우, 타임 인터리버 블록은 주기적-랜덤 I/Q 인터리빙 동작만을 수행하거나, 주기적-랜덤 I/Q 인터리빙 동작 및 전술한 전술한 차세대 방송 시스템에서의 타임 인터리버 블록의 동작을 수행할 수 있다.

- [0479] 주기적-랜덤 I/Q 인터리빙은, 대략적으로, 로테이션 각도(rotation angle)에 따라 회전되어 입력된 성상도(constellation)들을 I 성분과 Q 성분으로 나눈 후, Q 성분만을 임의의 값 만큼 딜레이시키고, 주기적으로 랜덤하게 섞어 주는 기능을 수행할 수 있다. 주기적-랜덤 I/Q 인터리빙은, 상기 블록도와 달리 하나의 블록에서 동작될 수 있다. 또한, 전술한대로, 실시예에 따라 타임 인터리버에서 수행되는 기술일 수 있다. 주기적-랜덤 I/Q 인터리빙의 자세한 동작 원리는 후술한다.
- [0480] 도 31는 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리빙 (periodic random I/Q interleaving) 기술을 도시한 도면이다.
- [0481] 본 도면은, 전술한 바와 같이, 성상도 매핑(constellation mapper)와 셀 인터리버 블록들을, Q1/Q2-딜레이와 전술한 주기적-랜덤 I/Q 인터리버로 대체해서 적용한 실시예를 나타낸다. 여기서, 주기적-랜덤 I/Q 인터리빙 기술은, Q1/Q2-딜레이와 주기적-랜덤 I/Q 인터리버를 포함하는 개념일 수 있다. 이하, 주기적-랜덤 I/Q 인터리버라 함은, 본 도면의 주기적-랜덤 I/Q 인터리버 블록만을 의미할 수도 있고, Q1/Q2-딜레이가 포함된 주기적-랜덤 I/Q 인터리빙 기술 전체를 의미할 수도 있다. 첫 번째 블록도는 SISO 모드에서의 대체된 실시예를 나타내며, 두 번째 블록도는 MIMO 모드에서 대체된 실시예를 나타낸다.
- [0482] Q1/Q2-딜레이는 In-phase 성분과 Quadrature-phase 성분으로 나눈 후에 Quadrature-phase 성분만을 지연시키는 역할을 수행할 수 있다. 이때 지연수는 2D-SSD 사용과 4D-SSD 사용에 따라 결정될 수 있다. Q1-딜레이는 2D-SSD의 경우에 사용될 수 있고, Q2-딜레이는 4D-SSD의 경우에 사용될 수 있다.
- [0483] 주기적-랜덤 I/Q 인터리버 블록은 Q1/Q2-딜레이의 출력에 대해, 메모리에 주기적으로 쓰기(writing)작업을 수행하며, 랜덤하게 읽기(reading)작업을 수행할 수 있다. 이때 사용된 주기는 2D-SSD 사용과 4D-SSD 사용에 따라 결정될 수 있다.
- [0484] 도 32는 2D-SSD의 경우에 있어서, 본 발명의 일 실시예에 따른 Q1-딜레이 과정을 도시한 도면이다.
- [0485] 2D-SSD를 고려할 경우에 있어서, Q1-딜레이와 주기적-랜덤 I/Q 인터리버를 포함하는 주기적-랜덤 I/Q 인터리빙 기술에 대한 동작과정을 기술한다. 여기서 메모리의 크기와 입력 셀의 개수는 N으로 가정한다.
- [0486] 2D-SSD를 고려할 경우, 먼저 Q1-딜레이를 통해 Q 성분을 하나의 셀 만큼 지연시키며, 이후 출력 신호는 주기적-랜덤 I/Q 인터리버로 입력될 수 있다. 본 발명의 일 실시예에 따른 Q1-딜레이 과정을 도시한 도면에서, I 성분은 그대로 두고, Q 성분만을 하나의 셀 만큼 딜레이시키는 것을 볼 수 있다. 주기적 쉬프팅(cyclic-shifting)을 수행하므로, N-1 번째 Q 성분은 맨 처음의 0번째 I 성분과 페어(pair)가 됨을 확인할 수 있다.
- [0487] 도 33은 2D-SSD의 경우에 있어서, 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리버의 동작을 도시한 도면이다.
- [0488] 2D-SSD를 고려할 경우에 있어서, 입력되는 Q1-딜레이 출력 신호는 메모리에 입력되며, 이때 입력 주기는 2D-SSD의 인접한 I/Q 성분을 최대한 멀리 떨어뜨리기 위해 2로 설정될 수 있다. 이에 따라, 0, 2, 4...N-2번째 셀이 메모리에 쓰여지고, 이후, 1, 3, 5...N-1번째 셀이 메모리에 쓰여질 수 있다. 결과적으로 이러한 쓰기(writing)과정은 본 인터리버의 주기성을 향상시키는 동작에 관한 것이다.
- [0489] 이후, 메모리에 저장된 신호를 랜덤 인터리버를 통해 읽기(reading)과정을 수행함으로써 최종 인터리빙된 신호가 출력될 수 있다. 이 때 읽기 과정은 랜덤 인터리버의 출력 인덱스에 따라 수행될 수 있다. 랜덤 인터리버의 사이즈가 N/2 이거나, 랜덤 인터리버가 생성하는 인덱스의 사이즈가 N/2 일 수 있다. 따라서, 읽기 과정을 위해, 2개의 랜덤 인터리버가 필요할 수 있다. 랜덤 인터리버의 출력 메모리 인덱스는 이차 다항식(quadratic polynomial, QP) 또는 수도랜덤 바이너리 시퀀스(pseudo-random binary sequence, PRBS)에 의해 발생될 수 있다. 또한, 쓰기(writing) 주기를 고려하여 2주기 동안 동일한 랜덤 인터리버가 적용되며, 동일한 랜덤 인터리버를 사용함으로써 인접한 I/Q 성분을 최대한 분리시키는 쓰기과정의 원리를 그대로 보존할 수 있다.
- [0490] 전술한 쓰기(writing)과정을 수학식으로 표현하면 다음과 같다.

수학식 12

$$\pi_w(k) = \frac{N}{2} \bmod(k, 2) + \left\lfloor \frac{k}{2} \right\rfloor, \quad 0 \leq k \leq N-1$$

N : total cell number

$\lfloor \cdot \rfloor$: floor operation

$\bmod$: modulus operation

$\pi_w(k)$: writing memory - index for the k^{th} cell

[0491]

[0492] 또한, 전술한 읽기(reading) 과정을 수학식으로 표현하면 다음과 같다.

수학식 13

$$\pi_r(k') = \left(\gamma + g \times \frac{k(k+1)}{2} \right) \bmod \frac{N}{2} \text{ for } k' = 0, \dots, 2^n, \text{ where } \lceil \log_2(N/4) \rceil < n \leq \lceil \log_2(N/2) \rceil$$

$$\text{if } 0 \leq \pi_r(k') \leq \frac{N}{2} - 1, \pi_r(k) = \frac{N}{2}g + \pi_r(k') \text{ for } k = 0, \dots, \frac{N}{2} - 1, g = 0, 1$$

N : total cell number

$\lceil \cdot \rceil$: ceil operation

$\bmod$: modulus operation

γ : an offset value of a quadratic polynomial (QP)

g : reading period, i.e., $g=2$ in the case of 2D-SSD

$\pi_r(k')$: output value of QP for the k' order

$\pi_r(k)$: reading memory - index for the k^{th} cell

[0493]

[0494] 상기 수학식에서 볼 수 있듯이, 쓰기과정은 인터리버의 분산(spreading) 성질을 향상시키는 반면에 읽기과정은 랜덤한 성질(randomness)을 향상시키는 역할을 수행한다.

[0495] 랜덤인터리빙 과정은, QP 알고리즘 등을 통해 메모리 인덱스를 발생시킨다. 이 때, 발생된 인덱스가 $N/2-1$ 보다 큰 경우 대해서는 메모리 인덱스 값으로 사용하지 않고 버리며, 다시 한번 QP 알고리즘을 동작시킬 수 있다. 다시 발생된 인덱스가 $N/2-1$ 보다 작은 경우 메모리 인덱스 값으로 사용하여 읽기과정을 수행할 수 있다. 여기서, QP는 수도 랜덤 바이너리 시퀀스(PRBS)와 같은 임의의 랜덤 인터리버로 대체가 가능하다.

[0496] 도 34은 2D-SSD의 경우에 있어서, N 이 24일 때의 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리빙 기술의 동작을 도시한 도면이다.

[0497] $N=24$ 인 경우에도 마찬가지로, 주기적-랜덤 I/Q 인터리빙은 전술한 바와 같이 동작한다. Q1-딜레이를 통해 하나의 셀만큼 Q 성분이 딜레이되고, 입력 주기 2에 따라 메모리에 쓰기 과정을 거치며, 메모리로부터의 읽기 과정을 통해 랜덤 인터리빙을 수행한다.

[0498] $N=24$ 인 경우의 예시를 통하여, 주기적-랜덤 I/Q 인터리빙 기술의 효과를 볼 수 있다. 출력 신호를 입력 신호와 비교하였을 때, 주기적-랜덤 I/Q 인터리빙 기술은 분산(spreading), 랜덤(randomness) 성질을 모두 포함하고 있음을 알 수 있다.

[0499] 도 35은 4D-SSD의 경우에 있어서, 본 발명의 일 실시예에 따른 Q2-딜레이 과정을 도시한 도면이다.

[0500] 4D-SSD를 고려할 경우에 있어서, Q2-딜레이와, 주기적-랜덤 I/Q 인터리버를 포함하는 주기적-랜덤 I/Q 인터리빙 기술에 대한 동작과정을 기술한다. 여기서 메모리의 크기와 입력 셀의 개수는 N 으로 가정한다.

[0501] 4D-SSD를 고려할 경우, 먼저 Q2-딜레이를 통해 Q 성분을 2개의 셀 만큼 지연시키며, 이후 출력 신호는 주기적-랜덤 I/Q 인터리버로 입력될 수 있다. 본 발명의 일 실시예에 따른 Q2-딜레이 과정을 도시한 도면에서, I 성분은 그대로 두고, Q 성분만을 2개의 셀 만큼 딜레이시키는 것을 볼 수 있다. 주기적 쉬프팅(cyclic-shifting)을 수행하므로, $N-2$, $N-1$ 번째 Q 성분은 맨 처음의 0, 1번째 I 성분과 페어(pair)가 됨을 확인할 수 있다.

[0502] 도 36은 4D-SSD 의 경우에 있어서, 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리버의 동작을 도시한 도면이다.

[0503] 4D-SSD를 고려할 경우에 있어서, 입력되는 Q2-딜레이 출력 신호는 메모리에 입력되며, 이때 입력 주기는 4D-SSD 의 인접한 두 셀의 I/Q 성분을 최대한 멀리 떨어뜨리기 위해 4로 설정될 수 있다. 이에 따라, 0, 4, 8...N-4번째 셀이 메모리에 쓰여지고, 이후, 1, 5, 9...N-3번째 셀, 2, 6, 10 ... N-2번째 셀, 그리고 3, 7, 11 ... N-1번째 셀이 메모리에 쓰여질 수 있다. 결과적으로 이러한 쓰기(writing)과정은 본 인터리버의 주기성을 향상시키는 동작에 관한 것이다.

[0504] 이후, 메모리에 저장된 신호를 랜덤 인터리버를 통해 읽기(reading)과정을 수행함으로써 최종 인터리빙된 신호가 출력될 수 있다. 이 때 읽기 과정은 랜덤 인터리버의 출력 인덱스에 따라 수행될 수 있다. 랜덤 인터리버의 사이즈가 N/4 이거나, 랜덤 인터리버가 생성하는 인덱스의 사이즈가 N/4 일 수 있다. 따라서, 읽기 과정을 위해, 4개의 랜덤 인터리버가 필요할 수 있다. 랜덤 인터리버의 출력 메모리 인덱스는 이차 다항식(quadratic polynomial, QP) 또는 수도랜덤 바이너리 시퀀스(pseudo-random binary sequence, PRBS)에 의해 발생될 수 있다. 또한, 쓰기(writing) 주기를 고려하여 4주기 동안 동일한 랜덤 인터리버가 적용되며, 동일한 랜덤 인터리버를 사용함으로써 인접한 두 셀의 I/Q 성분을 최대한 분리시키는 쓰기과정의 원리를 그대로 보존할 수 있다.

[0505] 전술한 쓰기(writing)과정을 수학식으로 표현하면 다음과 같다.

수학식 14

$$\pi_w(k) = \frac{N}{4} \text{mod}(k, 2) + \left\lfloor \frac{k}{4} \right\rfloor, 0 \leq k \leq N-1$$

N : total cell number

$\left\lfloor \cdot \right\rfloor$: floor operation

mod : modulus operation

$\pi_w(k)$: writing memory - index for the k^{th} cell

[0506]

[0507] 또한, 전술한 읽기(reading) 과정을 수학식으로 표현하면 다음과 같다.

수학식 15

$$\pi_r(k') = \left(\gamma + g \times \frac{k(k+1)}{2} \right) \text{mod} \frac{N}{4} \text{ for } k' = 0, \dots, 2^n, \text{ where } \lceil \log_2(N/8) \rceil < n \leq \lceil \log_2(N/4) \rceil$$

$$\text{if } 0 \leq \pi_r(k') \leq \frac{N}{4} - 1, \pi_r(k) = \frac{N}{4}g + \pi_r(k') \text{ for } k = 0, \dots, \frac{N}{4} - 1, g = 0, 1, 2, 3$$

N : total cell number

$\lceil \cdot \rceil$: ceil operation

mod : modulus operation

γ : an offset value t of a quadratic polynomial (QP)

g : reading period, i.e., g = 4 in the case of 4D - SSD

$\pi_r(k')$: output value of QP for the k' order

$\pi_r(k)$: reading memory - index for the k^{th} cell

[0508]

[0509] 상기 수학식에서 볼 수 있듯이, 쓰기과정은 인터리버의 분산(spreading) 성질을 향상시키는 반면에 읽기과정은 랜덤한 성질(randomness)을 향상시키는 역할을 수행한다.

[0510] 랜덤인터리빙 과정은, QP 알고리즘 등을 통해 메모리 인덱스를 발생시킨다. 이 때, 발생된 인덱스가 N/4-1 보다 큰 경우 대해서는 메모리 인덱스 값으로 사용하지 않고 버리며, 다시 한번 QP 알고리즘을 동작시킬 수 있다. 다시 발생된 인덱스가 N/4-1 보다 작은 경우 메모리 인덱스 값으로 사용하여 읽기과정을 수행할 수 있다. 여기서, QP는 수도 랜덤 바이너리 시퀀스(PRBS)와 같은 임의의 랜덤 인터리버로 대체가 가능하다.

- [0511] 도 37은 4D-SSD 의 경우에 있어서, N이 24일 때의 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 인터리빙 기술의 동작을 도시한 도면이다.
- [0512] N=24인 경우에도 마찬가지로, 주기적-랜덤 I/Q 인터리빙은 전술한 바와 같이 동작한다. Q2-딜레이를 통해 2개의 셀만큼 Q 성분이 딜레이되고, 입력 주기 4에 따라 메모리에 쓰기 과정을 거치며, 메모리로부터의 읽기 과정을 통해 랜덤 인터리빙을 수행한다.
- [0513] N=24인 경우의 예시를 통하여, 주기적-랜덤 I/Q 인터리빙 기술의 효과를 볼 수 있다. 출력 신호를 입력 신호와 비교하였을 때, 주기적-랜덤 I/Q 인터리빙 기술은 분산(spreading), 랜덤(randomness) 성질을 모두 포함하고 있음을 알 수 있다.
- [0514] 도 38은 본 발명의 또 다른 실시예에 따른 디매핑 & 디코딩 모듈의 상세 블록도를 도시한 도면이다.
- [0515] 전술한 대로, 셀 디-인터리버는 하나의 FEC 블록 내에서 분산(spreading)된 셀들의 위치를 원래의 위치로 디인터리빙할 수 있다. 셀 디-인터리버는 송신부의 셀 인터리버의 역동작을 수행한다. 또한 성상도 디매퍼(Constellation demapper) 블록에서 I-딜레이의 역할은 I 성분을 지연시켜, 송신부에서 지연된 Q 성분을 원래의 위치로 되돌리는 역할을 수행한다.
- [0516] 본 발명의 또 다른 실시예에 따른 디매핑 & 디코딩 모듈은, 전술한 디매핑 & 디코딩 모듈에서, 음영처리된 블록들이 변경되었다.
- [0517] 본 발명의 또 다른 실시예에 따른 디매핑 & 디코딩 모듈은, 주기적-랜덤 I/Q 디-인터리빙(periodic random I/Q de-interleaving) 과정을 포함할 수 있다. 주기적-랜덤 I/Q 디인터리빙 기술은, 본 도면에서 셀 디인터리버와 I-딜레이의 동작에 상응하는 기술일 수 있다. 또한, 실시예에 따라, 셀 디-인터리빙이 생략되는 경우는, 타임 디-인터리빙(Time de-interleaving) 후에 주기적-랜덤 I/Q 디-인터리빙이 적용될 수 있다. 또한, 다른 실시예에 따라, 셀 디-인터리버가 생략되는 경우는 타임 디-인터리버(Time de-interleaver) 블록이 주기적-랜덤 I/Q 디-인터리빙을 수행할 수도 있다. 이 경우, 타임 디-인터리버 블록은 주기적-랜덤 I/Q 디-인터리빙 동작만을 수행하거나, 주기적-랜덤 I/Q 디-인터리빙 및 전술한 차세대 방송 시스템에서의 타임 디-인터리버 블록의 동작을 수행할 수 있다.
- [0518] 도 39는 본 발명의 일 실시예에 따른 주기적-랜덤 I/Q 디인터리빙 (periodic random I/Q de-interleaving) 기술을 도시한 도면이다.
- [0519] 본 도면은, 전술한 바와 같이, 성상도 디매퍼와 셀 디인터리버 블록들을, 전술한 주기적-랜덤 I/Q 디인터리버 블록과 I1/I2 딜레이로 대체해서 적용한 실시예를 나타낸다. 여기서, 주기적-랜덤 I/Q 디인터리빙 기술은, 주기적-랜덤 I/Q 디인터리버 (periodic random I/Q de-interleaver)와 I1/I2-딜레이를 포함하는 개념일 수 있다. 이하, 주기적-랜덤 I/Q 디-인터리버라 함은, 본 도면의 주기적-랜덤 I/Q 디-인터리버 블록만을 의미할 수도 있고, I1/I2-딜레이가 포함된 주기적-랜덤 I/Q 디-인터리빙 기술 전체를 의미할 수도 있다. 첫 번째 블록도는 SISO 모드에서의 대체된 실시예를 나타내며, 두 번째 블록도는 MIMO 모드에서 대체된 실시예를 나타낸다.
- [0520] 전반적인 수신부 동작과정은 송신부와 비교시 반대동작 (복원) 과정을 따를 수 있다. 이때 발명된 주기적-랜덤 I/Q 인터리빙 기술에 상응하는 주기적-랜덤 I/Q 디인터리빙 기술은 다음과 같이 설명될 수 있다.
- [0521] 주기적-랜덤 I/Q 디인터리버 블록은 송신부에서 사용된 주기적-랜덤 I/Q 인터리버와 반대방향으로 랜덤하게 쓰기(writing)작업을 수행하며, 이 후, 주기적으로 읽기(reading)작업을 수행한다. 이때 사용되는 수학적 표기법 또는 알고리즘은 송신부와 동일할 수 있다.
- [0522] 주기적-랜덤 I/Q 디인터리버 블록의 출력은 I1/I2-딜레이에 입력된다. I1/I2-딜레이는 In-phase 성분과 Quadrature-phase 성분으로 나눈 후에 In-phase 성분만을 지연시키는 역할을 수행하며, 이때 지연수는 2D-SSD 사용과 4D-SSD 사용에 따라 각각 1과 2로 결정될 수 있다. I1-딜레이는 2D-SSD 의 경우에 사용될 수 있고, I2-딜레이는 4D-SSD 의 경우에 사용될 수 있다. 결과적으로 송신부에서 동작된 Q1/Q2-딜레이의 영향은 I1/I2- 딜레이를 통해 상쇄될 수 있다.
- [0523] 도 40 은 본 발명의 다른 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조의 일부를 나타낸다.
- [0524] 여기서, BICM(Bit Interleaved Coded Modulation) 인코더는 전술한 코딩 앤 모듈레이션 모듈에 해당할 수 있다. 본 실시예에서 BICM 인코더는 FEC 인코더, 비트 인터리버 및/또는 성상도 매핑을 포함할 수 있다. 실시예

에 따라 BICM 인코더는 타임 인터리버를 더 포함할 수 있다. 실시예에 따라 타임 인터리버는 성상도 매핑 이후에 위치할 수 있다.

- [0525] 여기서, 프레이밍&인터리빙 모듈은 전술한 프레임 빌더 및/또는 주파수 인터리버를 포함하는 새로운 개념일 수 있다. 본 실시예의 프레이밍&인터리빙 모듈은 타임 인터리버, 프레임 빌더 및/또는 주파수 인터리버를 포함할 수 있다. 실시예에 따라 프레이밍&인터리빙 모듈은 타임 인터리버를 포함하지 않을 수 있다. 실시예에 따라 타임 인터리버는 BICM 인코더 또는 프레이밍&인터리빙 모듈에 포함되지 않고, BICM 인코더와 프레이밍&인터리빙 모듈 사이에 위치할 수도 있다.
- [0526] 본 발명의 일 실시예 따른 타임 인터리버는 셀 인터리버, 블록 인터리버 및/또는 컨볼루셔널(convolutional) 인터리버를 더 포함할 수 있다. 여기서 셀 인터리버는 전술한 셀 인터리버일 수 있다. 셀 인터리버가 타임 인터리버 내에 포함되는 경우, 셀 인터리버는 타임 인터리빙에 앞서, FEC 블록 내의 셀들을 인터리빙하여 FEC 블록마다 서로 다른 순서로 출력되도록 할 수 있다. 블록 인터리버는 적어도 하나의 FEC 블록들을 포함하는 TI 블록을, 블록인터리빙할 수 있다. 블록 인터리버는 FEC 블록 내의 셀 또는 셀 페어를 열(column)방향으로 선형적으로 쓰고, 대각선 방향으로 읽어 인터리빙할 수 있다. 쓰기 동작시, 메모리 상에 좌측 부분은 가상 FEC 블록들로 채워지고, 우측부분은 실제 데이터를 가지는 FEC 블록들로 채워질 수 있다. 읽기 동작시 이 가상 FEC 블록들의 셀 또는 셀 페어는 읽지 않고 스킵될 수 있다. 컨볼루셔널 인터리버는 블록 인터리빙된 TI 블록들을 복수개의 신호 프레임으로 분산시켜 인터리빙할 수 있다.
- [0527] 본 발명은 전술한 셀 인터리버의 또 다른 실시예를 제안한다. 본 발명의 또 다른 실시예에 따른 셀 인터리버는 하나의 FEC 블록 내의 셀들을 인터리빙할 수 있다. 셀 인터리버의 동작에 의하여 타임 인터리버의 타임 디버시티(time diversity) 성능은 크게 향상될 수 있다. 즉 셀 인터리버는 타임 인터리버와 연동되어 버스트 채널(burst channel) 환경에서의 타임 디버시티를 향상시킬 수 있다. 또한, 본 발명은, 본 발명의 또 다른 실시예에 따른 셀 인터리버에 대응하는 셀 디인터리버를 제안한다. 본 발명이 제안하는 셀 인터리빙은, 셀 디인터리빙 시에 사용되는 메모리를 줄이거나 제거할 수 있도록 수행될 수 있다.
- [0528] 본 발명의 또 다른 실시예에 따른 셀 인터리버는, 하나의 FEC 블록 내의 셀들을 랜덤하게 인터리빙할 수 있다. 이 랜덤한 셀 인터리빙은 선형 쓰기 및 인터리빙 패턴을 이용한 랜덤읽기에 의하여 수행될 수 있다.
- [0529] 먼저, 셀 인터리버는 FEC 블록 내의 셀들을 메모리에 선형적으로 쓰는 작업을 수행할 수 있다(linear writing). 여기서 선형적으로 쓰는 동작이란, 셀 인터리버가 메모리에 셀들을 차례대로 쓰는 동작을 의미할 수 있다.
- [0530] 이 후, 셀 인터리버는 메모리에 선형적으로 쓰여진 셀들을 랜덤하게 읽어낼 수 있다(random reading). 이 랜덤 읽기 동작은 인터리빙 패턴을 이용하여 수행될 수 있다. 여기서 인터리빙 패턴은 인터리빙 시퀀스, 치환(permutation) 시퀀스, 인터리빙 시드(seed), 치환 함수, 메모리 어드레스(address), 랜덤 시퀀스 등으로 불릴 수 있다.
- [0531] 셀 인터리버는 랜덤 읽기 동작에 사용되는 치환 시퀀스를 매 FEC 블록마다 변경시킬 수 있다. 또는 실시예에 따라 치환 시퀀스는 한 쌍(a pair)의 FEC 블록마다 변경될 수 있다. 치환 시퀀스가 FEC 블록마다 변경됨으로써, 셀 인터리버의 랜덤한 성질은 향상될 수 있다.
- [0532] 여기서, 각 FEC 블록들을 위한 치환 시퀀스들은 하나의 기본 치환 시퀀스(basic permutation sequence)의 쉬프팅(shifting)에 의해 생성될 수 있다. 여기서, 기본 치환 시퀀스는 수도 랜덤 시퀀스(Pseudo random sequence)일 수 있다.
- [0533] PLP가 하나만 존재하는 경우(S-PLP)에도, 전술한 타임 인터리버가 셀 인터리버를 포함할 수 있다. 이 경우 셀 인터리버는 하나의 PLP 내의 데이터에 대하여 셀 인터리빙을 수행하여, 타임 디버시티를 향상시킬 수 있다. 또한 실시예에 따라 PLP가 하나만 존재하는 경우, 전술한 타임 인터리버는 셀 인터리버를 포함하지 않을 수 있다. 이 경우, PLP 내의 데이터에 대하여 셀 인터리빙은 수행되지 않을 수 있다.
- [0534] 본 발명의 또 다른 실시예에 따른 셀 디인터리버는, 전술한 셀 인터리버에 대응되는 수신부의 모듈일 수 있다. 본 발명의 또 다른 실시예에 따른 셀 디인터리버는, 전술한 셀 인터리버의 역동작을 수행할 수 있다.
- [0535] 실시예에 따라 본 셀 디인터리버는 펌프 구조를 가질 수도 있다. 이 경우, 셀 디인터리버는 펌프구조를 위한 추가 메모리를 사용하는 대신에, FEC 디코더의 메모리를 사용할 수도 있다. 따라서 수신측에서는 펌프 구조를 가짐에도, 셀 디인터리버를 위한 추가적인 메모리가 필요하지 않을 수 있다. 이러한 효율적인 메모리 활용은, 전술한 셀 인터리버가 선형 쓰기 & 랜덤 읽기 동작을 통해 셀들을 인터리빙시켰음에서 비롯된다. 자세한 셀 디인

터리빙 동작은 후술한다.

- [0536] 도 41 은 본 발명의 일 실시예에 따른 기본 스위치 구조를 도시한 도면이다.
- [0537] 전술한 바와 같이 실시예에 따라 셀 인터리버는 평풍구조를 가질 수도 있다. 디믹스는 몇번째 FEC 블록인지에 따라, FEC 블록을 각각의 메모리 뱅크로 보낼 수 있다. 짝수번째 FEC 블록은 메모리 뱅크 A 로 전달되고, 홀수 번째 FEC 블록은 메모리 뱅크 B 로 전달될 수 있다. 전달된 FEC 블록들은 셀 인터리빙되고 다시 믹스로 보내질 수 있다. 믹스는 전달받은 인터리빙된 FEC 블록들을 정렬하여 출력해낼 수 있다.
- [0538] 여기서, mod 는 모듈로 연산(modulo) 를 의미할 수 있다. j 는 0 부터 $N_{\text{FEC_block}}-1$ 사이의 정수값을 가질 수 있다. 여기서, $N_{\text{FEC_block}}-1$ 는 인터리빙 단위 내의 FEC 블록의 개수를 의미할 수 있다.
- [0539] 도 42 는 본 발명의 또 다른 실시예에 따른 셀 인터리버의 선형쓰기 & 랜덤읽기 동작의 수학적 표현을 도시한 도면이다.
- [0540] 도시된 첫번째 수식(t42010)은 셀 인터리버의 입력 벡터를 도시한 도면이다. X_j 는 j 번째 FEC 블록의 입력 벡터일 수 있다. X_j 가 포함하는 $X_j(p)$ 들은 각각 j 번째 FEC 블록의 셀들을 지시할 수 있다. 여기서 p 는 0 부터 $N_{\text{cells}}-1$ 까지의 값을 가질 수 있다. 여기서, N_{cells} 는 FEC 블록 내의 셀들의 개수를 의미할 수 있다.
- [0541] 도시된 두번째 수식(t42020)은 셀 인터리버의 출력 벡터, 즉 인터리빙된 벡터를 도시한 도면이다. F_j 는 j 번째 FEC 블록의 출력 벡터일 수 있다. F_j 가 포함하는 $F_j(p)$ 들은 각각 j 번째 FEC 블록의 인터리빙된 셀들을 지시할 수 있다. 여기서 p 는 0 부터 N_{cells} 까지의 값을 가질 수 있다. 즉, 입력 벡터 X_j 의 셀들이, 셀 인터리버에 의하여 인터리빙되어 F_j 와 같은 형태로 순서가 바뀔 수 있다.
- [0542] 도시된 세번째 수식(t42030)은 셀 인터리버의 선형쓰기 & 랜덤읽기 동작을 수학적으로 표현한 것일 수 있다. 선형쓰기 & 랜덤읽기 동작에 따라, 입력 FEC 블록의 셀들은, 치환 시퀀스의 값이 지시하는 대로 순서가 변경될 수 있다. 도시된 수식에서, 출력 벡터의 k 번째 셀 $F_j(k)$ 는, 입력 벡터의 $C_j(k)$ 번째 셀 $X_j(C_j(k))$ 와 같아지도록 순서가 변경될 수 있다. 즉 k 번째 셀이 $C_j(k)$ 번째 셀이 되도록 순서가 랜덤하게 변경될 수 있다.
- [0543] 여기서, $C_j(k)$ 는 전술한 랜덤 생성기에 의해 생성된 랜덤 값으로서, 전술한 치환 시퀀스에 해당할 수 있다. $C_j(k)$ 는 j 번째 FEC 블록을 위한 치환 시퀀스 일 수 있다. 이 치환 시퀀스들은 임의의 PRBS 발생기를 이용하여 구현될 수 있다. 본 발명은 PRBS 발생기와 무관하게 범용적으로 적용될 수 있다.
- [0544] 여기서, j 는 0 부터 $N_{\text{FEC_block}}-1$ 사이의 정수값을 가질 수 있다. $N_{\text{FEC_block}}-1$ 는 인터리빙 단위 내의 FEC 블록의 개수를 의미할 수 있다. 또한, k 는 0 부터 $N_{\text{cells}}-1$ 까지의 값을 가질 수 있다.
- [0545] 도 43 은 본 발명의 또 다른 실시예에 따른 셀 인터리버의 치환 시퀀스를 발생시키는 방법의 수학적 표현을 도시한 도면이다.
- [0546] 전술한 바와 같이 치환 시퀀스들은 매 FEC 블록들마다 변경될 수 있다. 이러한 치환 시퀀스들은 하나의 기본 치환 시퀀스를 각기 다르게 쉬프팅(shifting)하여 발생될 수 있다. 이 쉬프팅은 후술할 쉬프트 값에 의해 수행될 수 있다.
- [0547] $T(k)$ 는 전술한 랜덤 생성기에 발생된 기본 치환 시퀀스일 수 있다. 이 기본 치환 시퀀스는 메인 인터리빙 패턴이라 불릴 수도 있다. 이 기본 치환 시퀀스는 메인 셀 인터리버에서 사용될 수 있다. 즉, 기본 치환 시퀀스는 TI 블록의 첫번째 FEC 블록을 셀 인터리빙할 때 사용될 수 있다.
- [0548] S_j 는 j 번째 FEC 블록에 사용되는 쉬프트 값일 수 있다. S_j 는 $T(k)$ 에 더해져서 매 FEC 블록마다 각기 다른 치환 시퀀스를 생성하는데 사용될 수 있다. 이 쉬프트 값은 임의의 PRBS 발생기를 이용하여 구현될 수 있다. 즉, 본 발명은 PRBS 발생기와 무관하게 범용적으로 적용될 수 있다. 실시예에 따라 쉬프트 값을 $T(k)$ 에서 빼서, 매 FEC 블록마다 다른 치환 시퀀스를 생성할 수도 있다.
- [0549] 기본 치환 시퀀스에 쉬프트 값을 반영시킨 후, N_{cells} 와의 모듈로 연산(modulo)이 수행될 수 있다. N_{cells} 은 해당 FEC 블록 내의 셀들의 개수를 의미할 수 있다. N_{cells} 와의 모듈로 연산을 함으로서, 상수 쉬프팅(constant

shift)이 기본 치환 시퀀스에 수행될 수 있다. 이를 통해 각 FEC 블록에 걸쳐 다른 치환 시퀀스가 생성될 수 있다.

- [0550] 도 44 는 본 발명의 또 다른 실시예에 따른 셀 디인터리버를 포함하는 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조의 일부를 나타낸다.
- [0551] 본 발명의 또 다른 실시예에 따른 셀 디인터리버는, 전술한 셀 인터리버에 대응되는 블록일 수 있다. 셀 디인터리버는 송신측에서의 셀 인터리버 동작의 역과정을 수행할 수 있다. 셀 디인터리버는 하나의 FEC 블록 내에서 인터리빙된 셀들의 위치를 원래대로 다시 변경하는 동작을 수행할 수 있다. 셀 디인터리빙하는 동작의 알고리즘은 셀 인터리빙 동작의 알고리즘과 반대일 수 있다.
- [0552] 즉, 셀 디인터리버는 FEC 블록 내의 셀들을 메모리에 랜덤하게 쓰고, 다시 쓰여진 셀들을 선형적으로 읽어낼 수 있다(Random writing & linear reading). 랜덤 쓰기 동작의 경우 치환 시퀀스에 의해 수행될 수 있다. 선형적으로 읽는 동작은 메모리에 쓰여진 셀들을 차례대로 읽는 것을 의미할 수 있다.
- [0553] 또한, 본 발명의 또 다른 실시예에 따른 셀 디인터리버는, 타임 디인터리버의 출력에 대하여 셀 디인터리빙을 수행하지 않을 수 있다. 타임 디인터리버의 출력이 성상도 디매핑 등 추가적인 디코딩 과정을 거친 후에, FEC 디코딩 메모리에 저장될 때 셀 디인터리빙이 수행될 수 있다. 데이터가 FEC 디코딩 메모리에 저장될 때, 주소생성기에 의해 생성된 주소값들에 의해 셀 디인터리빙을 고려하여 저장될 수 있다. 즉, FEC 디코더의 메모리가 셀 디인터리빙에 사용될 수 있다. 결과적으로 수신부에서는 셀 디인터리빙을 위한 추가 메모리가 필요치 않게되며, 이를 통해 효율적인 수신측 데이터 처리 동작이 가능할 수 있다.
- [0554] 실시예에 따라, 본 발명의 또 다른 실시예에 따른 셀 디인터리버는, 타임 디인터리버 내부에 위치하거나 타임 디인터리버 이후에 위치할 수도 있다.
- [0555] 도 45 는 본 발명의 일 실시예에 따른 방송 신호를 전송하는 방법을 도시한 도면이다.
- [0556] 본 발명의 일 실시예에 따른 방송 신호를 전송하는 방법은, 인풋 스트림을 복수개의 PLP 로 포맷팅하는 단계, 복수개의 PLP 내의 데이터를 인코딩하는 단계, 타임 인터리빙하는 단계, 데이터를 적어도 하나의 신호 프레임으로 매핑하는 단계 및/또는 웨이브폼 모듈레이팅&전송하는 단계를 포함할 수 있다.
- [0557] 본 실시예에서, 먼저 인풋 포맷팅 블록이 인풋 스트림을 복수개의 PLP 로 포맷팅할 수 있다(t45010). 여기서 인풋 포맷팅 블록은 전술한 인풋 포맷팅 모듈일 수 있다. 인풋 스트림은 전술한 바와 같이 TS, GS, IP 등등의 스트림일 수 있다. PLP 는 전술한 DP 일 수 있다.
- [0558] 그 후, 각 복수개의 PLP 내의 데이터가 인코더에 의하여 인코딩될 수 있다(t45020). 여기서, 인코딩이라 함은 전술한 FEC 인코딩, 비트 인터리빙 등등의 일련의 동작을 포함하는 개념일 수 있다. 인코딩에 포함되는 프로세스들은 실시예에 따라 변경될 수 있다. 실시예에 따라 인코더에는 FEC 인코더, 비트 인터리버, 성상도 매핑이 포함될 수 있다. 실시예에 따라 이 인코더를 BICM 인코더라 부를 수 있다.
- [0559] PLP 내의 데이터는 타임 인터리버에 의하여 타임 인터리빙될 수 있다(t45030). 이는 전술한 타임인터리버에 의하여 수행될 수 있다. 타임 인터리버는 실시예에 따라 BICM 인코더에 포함될 수도 있고, BICM 인코더 외부에 위치해 BICM 인코더의 출력을 타임인터리빙할 수도 있다.
- [0560] 전술한 바와 같이, 타임 인터리버는 셀 인터리버를 포함할 수 있다. 셀 인터리버는 PLP 내의 데이터들을, 한 FEC 블록의 셀들의 순서를 바꿈으로써 셀 인터리빙을 수행할 수 있다. 셀 인터리빙은 전술한 블록 인터리빙 전에 수행될 수 있다.
- [0561] PLP 내의 데이터는 프레임에 의하여 프레임으로 매핑될 수 있다(t45040). 여기서, 프레임은 전술한 프레임 빌더, 또는 그 내부의 셀 매핑에 해당할 수 있다. 프레임은 적어도 하나의 신호 프레임에 각종 처리가 수행된 PLP 데이터를 매핑할 수 있다.
- [0562] 웨이브폼 변조에 의하여 전술한 적어도 하나의 신호 프레임의 데이터들이 변조될 수 있다(t45050). 웨이브폼 변조는 웨이브폼 모듈에 의하여 수행될 수 있으며, 이는 실시예에 따라 OFDM 모듈로 불릴 수도 있다. 웨이브폼 모듈의 동작에 의하여, 주파수 인터리빙된 데이터들이 변조되고, 그 변조된 데이터들은 방송 신호에 담겨 전송될 수 있다(t45050). 웨이브폼 모듈은 실시예에 따라 적어도 하나의 안테나를 포함할 수 있다.
- [0563] 본 발명의 다른 실시예에 따른 방송 신호를 전송하는 방법에서, 셀 인터리버는 메모리에 선형 쓰기 & 랜덤 읽기 동작을 통해 한 FEC 블록 내의 셀들을 셀 인터리빙할 수 있다. 셀 인터리버는 FEC 블록의 셀들을 차례대로 메모

리에 쓰고, 치환 시퀀스를 이용하여 메모리로부터 셀들을 랜덤하게 읽어낼 수 있다.

- [0564] 본 발명의 또 다른 실시예에 따른 방송 신호를 전송하는 방법에서, 각 FEC 블록마다 치환 시퀀스는 다를 수 있다. 즉, FEC 블록 인덱스에 따라 치환 시퀀스가 변경될 수 있다.
- [0565] 본 발명의 또 다른 실시예에 따른 방송 신호를 전송하는 방법에서, 각 FEC 블록들을 위한 치환 시퀀스는, 기본 치환 시퀀스를 각기 다르게 쉬프팅함으로써 결정될 수 있다. 여기서, 기본 치환 시퀀스는 단수 혹은 복수개일 수 있다. 실시예에 따라 쉬프팅이 아닌 다른 스킴에 따라 기본 치환 시퀀스를 변형함으로써 각 치환 시퀀스들이 결정될 수 있다.
- [0566] 본 발명의 또 다른 실시예에 따른 방송 신호를 전송하는 방법에서, 치환 시퀀스는 기본 치환 시퀀스에 쉬프팅 값을 더하고, FEC 블록 내의 셀 개수(N_{cells})와 모듈로 연산을 수행함으로써 생성될 수 있다. 여기서, 쉬프팅 값은 각 FEC 블록에 대하여 다를 수 있다. 즉, 쉬프팅 값은 FEC 블록 인덱스를 변수로 가질 수 있다.
- [0567] 본 발명의 또 다른 실시예에 따른 방송 신호를 전송하는 방법에서, 기본 치환 시퀀스는 수도 랜덤 시퀀스(Pseudo random sequence) 일 수 있다.
- [0568] 본 발명의 또 다른 실시예에 따른 방송 신호를 전송하는 방법에서, 타임 인터리버는 블록 인터리버와 컨볼루션 딜레이 라인 블록을 더 포함할 수 있다. 여기서, 컨볼루션 딜레이 라인 블록은 컨볼루션 인터리버라 불릴 수도 있다. 셀 인터리빙 이후에, 블록 인터리버는 블록 인터리빙을 수행할 수 있다. 블록 인터리빙은 적어도 하나의 FEC 블록들을 포함하는 TI (Time Interleaving) 블록을 인터리빙함으로써 수행될 수 있다. 블록 인터리빙 이후에, 컨볼루션 딜레이 라인 블록은 컨볼루션 인터리빙을 수행할 수 있다. 컨볼루션 인터리빙은 TI 블록들을 인터리빙함으로써 수행될 수 있다.
- [0569] 본 발명의 또 다른 실시예에 따른 방송 신호를 전송하는 방법에서, 전송한 인코더가 FEC 인코더, 비트 인터리버 및/또는 성상도 매핑을 포함할 수 있다. 즉, 전송한 PLP 내의 데이터를 인코딩하는 단계는 PLP 데이터를 FEC 인코딩하는 단계, 비트 인터리빙하는 단계, 및/또는 성상도 매핑하는 단계를 포함할 수 있다. 성상도 매핑하는 단계에서, 성상도 매핑은 PLP 데이터를 성상도로 매핑함으로써, 비트 인터리빙된 데이터를 FEC 블록으로 성상도 매핑할 수 있다.
- [0570] 본 발명의 일 실시예에 따른 방송 콘텐츠를 수신하는 방법을 설명한다. 본 발명의 일 실시예에 따른 방송 콘텐츠를 수신하는 방법은 본 도면에 도시되지 않았다.
- [0571] 본 발명의 일 실시예에 따른 방송 콘텐츠를 수신하는 방법은, 방송 신호를 수신하고 웨이브폼 디모듈레이팅하는 단계, 복수개의 PLP를 디매핑함으로써 프레임 파싱하는 단계, 복수개의 PLP 내의 데이터를 타임 디인터리빙하는 단계, 복수개의 PLP 내의 데이터를 디코딩하는 단계, 및/또는 복수개의 PLP 내의 데이터를 아웃풋 프로세싱하여 아웃풋 스트림을 출력하는 단계를 포함할 수 있다.
- [0572] 본 실시예에서, 수신기 내/외부의 웨이브폼 모듈은, 적어도 하나의 신호 프레임을 포함하는 방송 신호를 수신할 수 있다. 여기서 웨이브폼 모듈은 전송한 송신기 측의 웨이브폼 모듈과 대응되는 역할을 수행할 수 있다. 웨이브폼 모듈은 적어도 하나의 신호 프레임 내의 데이터들을 디모듈레이팅할 수 있다. 웨이브폼 모듈은 실시예에 따라 적어도 하나의 안테나 및/또는 튜너를 포함할 수 있다. 웨이브폼 모듈은 실시예에 따라 OFDM 모듈로 불릴 수도 있다.
- [0573] 프레임 파서는 복수개의 PLP 를 디매핑함으로써 신호 프레임 내의 데이터를 파싱할 수 있다. PLP 데이터는 신호 프레임으로부터 디매핑될 수 있다. 프레임 파서는 전송한 셀 디매퍼 또는 프레임 파서일 수 있다.
- [0574] 타임 디인터리버는, PLP 데이터에 타임 디인터리빙을 수행할 수 있다. 타임 디인터리버는 BICM 디코더 내부에 위치할 수도 있고, 외부에 위치할 수도 있다. 본 실시예에서는 BICM 디코더에 포함되지 않는 것을 가정하였다.
- [0575] 타임 디인터리버는 전송한 바와 같이 셀 디인터리버를 포함할 수 있다. 셀 디인터리버는 복수개의 PLP 내의 한 FEC 블록의 셀들의 순서를 바꿀 수 있다. 이를 통해 FEC 블록 내의 셀들이 원래의 자리로 되돌아갈 수 있다. 실시예에 따라 셀 디인터리버는 타임 디인터리버 외부에 위치할 수도 있다.
- [0576] PLP 데이터는 디코더에 의하여 디코딩될 수 있다. 이 디코더는 BICM 디코더라 불릴 수 있다. 디코더에는 성상도 디매퍼, 비트 디인터리버 및/또는 FEC 디코더가 포함될 수 있다.
- [0577] 아웃풋 프로세싱 블록은 복수개의 PLP 내의 디코딩된 데이터를 아웃풋 프로세싱할 수 있다. 이를 통해 아웃풋 프로세싱 블록은 아웃풋 스트림을 출력할 수 있다. 여기서, 아웃풋 프로세싱 블록은 전송한 아웃풋 프로세싱 모

들에 해당할 수 있다.

- [0578] 전술한 단계들은 실시예에 따라 생략되거나, 유사/동일한 동작을 수행하는 다른 단계에 의해 대체될 수 있다.
- [0579] 도 46 은 본 발명의 일 실시예에 따른 방송 신호를 전송하는 장치를 도시한 도면이다.
- [0580] 본 발명의 일 실시예에 따른 방송 신호를 전송하는 장치는 전술한 인풋 포매팅 블록, 인코더, 타임 인터리버, 프레임러 및/또는 웨이브폼 블록을 포함할 수 있다. 타임 인터리버는 셀 인터리버, 블록 인터리버 및/또는 컨볼루션 딜레이 라인 블록을 더 포함할 수 있다. 인코더는 FEC 인코더, 비트 인터리버 및/또는 성상도 매핑을 더 포함할 수 있다. 각각의 블록, 모듈들은 전술한 바와 같다.
- [0581] 본 발명의 일 실시예에 따른 방송 신호를 전송하는 장치 및 그 내부 모듈/블록들은, 전술한 본 발명의 방송 신호를 전송하는 방법의 실시예들을 수행할 수 있다.
- [0582] 본 발명의 일 실시예에 따른 방송 콘텐츠를 수신하는 장치를 설명한다. 이 방송 콘텐츠를 수신장치는 본 도면에 도시되지 아니하였다.
- [0583] 본 발명의 일 실시예에 따른 방송 콘텐츠를 수신하는 장치는 전술한 웨이브폼 블록, 프레임 파서, 타임 디인터리버, 디코더 및/또는 아웃풋 프로세싱 블록을 포함할 수 있다. 타임 디인터리버는 컨볼루션 딜레이 라인 블록, 블록 디인터리버 및/또는 셀 디인터리버를 포함할 수 있다. 디코더는 성상도 디매핑, 비트 디인터리버 및/또는 FEC 디코더를 더 포함할 수 있다. 각각의 블록, 모듈들은 전술한 바와 같다.
- [0584] 본 발명의 일 실시예에 따른 방송 신호를 수신하는 장치 및 그 내부 모듈/블록들은, 전술한 본 발명의 방송 신호를 수신하는 방법의 실시예들을 수행할 수 있다.
- [0585] 전술한 인풋 포매팅 블록, 인코더, 타임 인터리버, 프레임러, 웨이브폼 블록, 셀 인터리버, 블록 인터리버, 컨볼루션 딜레이 라인 블록, FEC 인코더, 비트 인터리버, 성상도 매핑, 웨이브폼 블록, 프레임 파서, 타임 디인터리버, 디코더, 아웃풋 프로세싱 블록, 컨볼루션 딜레이 라인 블록, 블록 디인터리버, 셀 디인터리버, 성상도 디매핑, 비트 디인터리버 및/또는 FEC 디코더는 메모리에 저장된 연속된 수행과정들을 실행하는 프로세서들일 수 있고, 실시예에 따라 장치 내/외부에 위치하는 하드웨어 엘리먼트들일 수 있다.
- [0586] 전술한 모듈들은 실시예에 따라 생략되거나, 유사/동일한 동작을 수행하는 다른 모듈에 의해 대체될 수 있다.
- [0587] 모듈 또는 유닛은 메모리(또는 저장 유닛)에 저장된 연속된 수행과정들을 실행하는 프로세서들일 수 있다. 전술한 실시예에 기술된 각 단계들은 하드웨어/프로세서들에 의해 수행될 수 있다. 전술한 실시예에 기술된 각 모듈/블록/유닛들은 하드웨어/프로세서로서 동작할 수 있다. 또한, 본 발명이 제시하는 방법들은 코드로서 실행될 수 있다. 이 코드는 프로세서가 읽을 수 있는 저장매체에 쓰여질 수 있고, 따라서 장치(apparatus)가 제공하는 프로세서에 의해 읽혀질 수 있다.
- [0588] 설명의 편의를 위하여 각 도면을 나누어 설명하였으나, 각 도면에 서술되어 있는 실시 예들을 병합하여 새로운 실시 예를 구현하도록 설계하는 것도 가능하다. 그리고, 통상의 기술자의 필요에 따라, 이전에 설명된 실시 예들을 실행하기 위한 프로그램이 기록되어 있는 컴퓨터에서 판독 가능한 기록 매체를 설계하는 것도 본 발명의 권리범위에 속한다.
- [0589] 본 발명에 따른 장치 및 방법은 상술한 바와 같이 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상술한 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실시 예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
- [0590] 한편, 본 발명이 제안하는 방법을 네트워크 디바이스에 구비된, 프로세서가 읽을 수 있는 기록매체에, 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 기록매체는 프로세서에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 프로세서가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한, 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 프로세서가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
- [0591] 또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특성의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해해서는 안 될 것이다.

[0592] 그리고, 당해 명세서에서는 물건 발명과 방법 발명이 모두 설명되고 있으며, 필요에 따라 양 발명의 설명은 보충적으로 적용될 수가 있다.

[0593] 본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.

[0594] 본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.

[0595] **발명의 실시를 위한 형태**

[0596] 다양한 실시예가 본 발명을 실시하기 위한 최선의 형태에서 설명되었다.


산업상 이용가능성

[0597] 본 발명은 일련의 방송 신호 제공 분야에서 이용된다.


[0598] 본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 자명하다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.

도면


도면1



도면2




(a)




(b)


도면3




도면4




도면5




도면6




도면7




도면8




도면9



도면10



도면11



도면12

콘텐츠	비트
PHY PROFILE	3
FFT_SIZE	2
GI_FRACTION	3
EAC_FLAG	1
PILOT_MODE	1
PAPR_FLAG	1
FRU_CONFIGURE	3
RESERVED	7

도면13

콘텐츠	비트
PREAMBLE_DATA	20
NUM_FRAME_FRU	2
PAYLOAD_TYPE	3
NUM_FSS	2
SYSTEM_VERSION	8
CELL_ID	16
NETWORK_ID	16
SYSTEM_ID	16
for i = 0:3	
FRU_PHY_PROFILE	3
FRU_FRAME_LENGTH	2
FRU_GI_FRACTION	3
RESERVED	4
end	
PLS2_FEC_TYPE	2
PLS2_MOD	3
PLS2_SIZE_CELL	15
PLS2_STAT_SIZE_BIT	14
PLS2_SYN_SIZE_BIT	14
PLS2_REP_FLAG	1
PLS2_REP_SIZE_CELL	15
PLS2_NEXT_FEC_TYPE	2
PLS2_NEXT_MODE	3
PLS2_NEXT_REP_FLAG	1
PLS2_NEXT_REP_SIZE_CELL	15
PLS2_NEXT_REP_STAT_SIZE_BIT	14
PLS2_NEXT_REP_DYN_SIZE_BIT	14
PLS2_AP_MODE	2
PLS2_AP_SIZE_CELL	15
PLS2_NEXT_AP_MODE	2
PLS2_NEXT_AP_SIZE_CELL	15
RESERVED	32
CRC_32	32

도면14

콘텐츠	비트
FIC_FLAG	1
AUX_FLAG	1
NUM_DP	6
for i = 1: NUM_DP	
DP_ID	6
DP_TYPE	3
DP_GROUP_ID	8
BASE_DP_ID	6
DP_FEC_TYPE	2
DP_COD	4
DP_MOD	4
DP_SSD_FLAG	1
if PHY_PROFILE = '010'	
DP_MIMO	3
end	
DP_TL_TYPE	1
DP_TL_LENGTH	2
DP_TL_BYPASS	1
DP_FRAME_INTERVAL	2
DP_FIRST_FRAME_IDX	5
DP_NUM_BLOCK_MAX	10
DP_PAYLOAD_TYPE	2
DP_INBAND_MODE	2
DP_PROTOCOL_TYPE	2
DP_CRC_MODE	2
if DP_PAYLOAD_TYPE == TS('00')	
DNP_MODE	2
ISSY_MODE	2
HC_MODE_TS	2
if HC_MODE_TS == '01' or '10'	
PID	13
end	
if DP_PAYLOAD_TYPE == IP('01')	
HC_MODE_IP	2
end	
RESERVED	8
end	
if FIC_FLAG == 1	
FIC_VERSION	8
FIC_LENGTH_BYTE	13
RESERVED	8
end	
if AUX_FLAG == 1	
NUM_AUX	4
AUX_CONFIG_RFU	8
for i = 1: NUM_AUX	
AUX_STREAM_TYPE	4
AUX_PRIVATE_CONF	28
end	
end	


도면15

콘텐츠		비트
FRAME_INDEX		5
PLS_CHANGE_COUNTER		4
FIC_CHANGE_COUNTER		4
RESERVED		16
for i = 1: NUM_DP		
	DP_ID	6
	DP_START	15 (또는 13)
	DP_NUM_BLOCK	10
end	RESERVED	8
EAC_FLAG		1
EAS_WAKE_UP_VERSION_NUM		8
if EAC_FLAG == 1		
	EAC_LENGTH_BYTE	12
else		
	EAC_COUNTER	12
end		
for i=1:NUM_AUX		
	AUX_PRIVATE_DYN	48
end		
CRC 32		32


도면16




도면17




도면18



도면19





(a)




(b)


도면20



도면21




도면22




도면23

45, 쇼트 LDPC 블록의 경우
 $N_{QCB} = 180$, 롱 LDPC 블록의 경우



도면24




$$\eta_{\text{mod}} = \begin{cases} 4, & \text{for 8 bpcu MIMO} \\ 6, & \text{for 12 bpcu MIMO} \end{cases}$$

$$d_{1,k,m} = c_{k,2m}, \quad k = 0, 1, \dots, \eta_{\text{mod}} - 1, \quad m = 0, 1, \dots, \frac{N_{\text{cells}}}{2} - 1$$

$$d_{2,k,m} = c_{k,2m+1}$$

(a)






$$\{d_{1,0,m}, d_{1,1,m}, d_{1,2,m}, d_{1,3,m}\} = \{c_{0,m}, c_{1,m}, c_{4,m}, c_{5,m}\}$$


$$\{d_{2,0,m}, d_{2,1,m}, d_{2,2,m}, d_{2,3,m}, d_{2,4,m}, d_{2,5,m}\} = \{c_{2,m}, c_{3,m}, c_{6,m}, c_{7,m}, c_{8,m}, c_{9,m}\}, \quad m = 0, 1, \dots, N_{\text{cells}} - 1$$

(b)


도면25




도면26



도면27




도면28




도면29

$N_{xBLOCK_TI}(0,0)=3$			$N_{xBLOCK_TI}(1,0)=6$			$N_{xBLOCK_TI}(2,0)=5$		
0	1	2	0	1	2	3	4	5
0	0	22	0	5	9	14	20	24
1	3	11	1	6	10	16	21	25
2	5	14	2	7	11	17	22	27
3	7	16	3	8	12	18	23	28
4	10	18	4	9	13	19	24	29
5	12	21	5	10	14	20	25	1
6	14	23	6	11	15	21	26	2
7	17	25	7	12	16	22	27	3
8	19	28	8	13	17	23	28	4
9	21	2	9	14	18	24	29	5
10	24	4	10	15	19	25	0	6
11	26	6	11	16	20	26	1	7
12	28	9	12	17	21	27	2	8
13	30	11	13	18	22	28	3	9
14	2	13	14	19	23	29	4	10
15	5	16	15	20	24	0	5	11
16	7	18	16	21	25	1	6	12
17	9	20	17	22	26	2	7	13
18	12	23	18	23	27	3	8	14
19	14	25	19	24	28	4	9	15
20	16	27	20	25	29	5	10	16
21	19	1	21	26	0	6	11	17
22	21	4	22	27	1	7	12	18
23	23	6	23	28	2	8	13	19
24	26	8	24	29	3	9	14	20
25	28	11	25	0	4	10	15	21
26	30	13	26	1	5	11	16	22
27	2	15	27	2	6	12	17	23
28	4	18	28	3	7	13	18	24
29	7	20	29	4	8	14	19	25


도면30




도면31




도면32




도면33




도면34




도면35




도면36




도면37




도면38




도면39



도면40



도면41



도면42

$$t42010 \sim X_j = [X_j(0), X_j(1), \dots, X_j(N_{cells}-2), X_j(N_{cells}-1)]$$

$$t42020 \sim F_j = [F_j(0), F_j(1), \dots, F_j(N_{cells}-2), F_j(N_{cells}-1)],$$


$$t42030 \sim F_j(k) = X_j(C_j(k))$$

도면43


$$F_j(k) = X_j(C_j(k))$$

$$\text{where } C_j(k) = (T(k) + S_j) \bmod N_{cells}$$

도면44



도면45



도면46

