

參、發明人：(共 2 人)

姓 名：(中文/英文)

1. 沙利栩 畢希瑟
SAILESH BISSESSUR
2. 大衛 R. 史密斯
DAVID R. SMITH

住居所地址：(中文/英文)

1. 美國亞歷桑那州鳳凰市西弗萊路1621號
1621 W. FRYE ROAD, PHOENIX, ARIZONA 85045, U.S.A.
2. 美國亞歷桑那州錢德勒市西巴特利路1550號
1550 W. BARTLETT WAY, CHANDLER, ARIZONA 85248,
U.S.A.

國 籍：(中文/英文)

1. 美國 U.S.A.
2. 美國 U.S.A.

肆、聲明事項：

☐ 本案係符合專利法第二十條第一項 ☐ 第一款但書或 ☐ 第二款但書規定之期間，其日期為： 年 月 日。

☒ 本案申請前已向下列國家（地區）申請專利：

1. 美國；2002年07月24日；10/205,664
- 2.
- 3.
- 4.
- 5.

☒ 主張國際優先權(專利法第二十四條)：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 美國；2002年07月24日；10/205,664
- 2.
- 3.
- 4.
- 5.

☐ 主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數 順序註記】

- 1.
- 2.

☐ 主張專利法第二十六條微生物：

☐ 國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

☐ 國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

☐ 熟習該項技術者易於獲得，不須寄存。

玖、發明說明：

【發明所屬之技術領域】

本發明與用於控制多重儲存裝置之方法，系統及程式有關。

【先前技術】

本地輸入/輸出(I/O)匯流排是一種用以將週邊裝置，例如儲存裝置，耦合到一電腦系統的高速輸入/輸出(I/O)匯流排。此週邊控制器介面(PCI)匯流排和對週邊控制器介面匯流排之改良，例如週邊控制器介面-X匯流排，是常使用的輸入/輸出匯流排。

一週邊控制器介面匯流排實體裝置是一可耦合到週邊控制器介面匯流排之實體裝置。每個週邊控制器介面匯流排實體裝置可以具體化一到八種不同的週邊控制器介面功能。一週邊控制器介面功能可以是一邏輯裝置。每個週邊控制器介面功能可以包含一配置表頭，其可被配置以控制耦合到週邊控制器介面匯流排之週邊裝置。此配置表頭可包含配置暫存器，例如基底位址暫存器。六個基底位址暫存器，包含基底位址暫存器0 (BAR0)，基底位址暫存器1 (BAR1)，基底位址暫存器2 (BAR2)，基底位址暫存器3 (BAR3)，基底位址暫存器4 (BAR4)，基底位址暫存器5 (BAR5)，可在配置表頭中出現。每個基底位址暫存器可以是32位元，也就是說，一d字元。此週邊控制器介面匯流排之更進一步細節在由週邊控制器介面匯流排特殊利益團體所出版，標題為"週邊控制器介面本地匯流排規格"之出版

物(西元1992, 1993, 1995, 1998年, 週邊控制器介面匯流排特殊利益團體版權所有, 修訂2.2版)中有所說明, 且這些基底位址暫存器的更進一步細節在週邊控制器介面匯流排規格中的第六章有所說明。

一種裝置配接器, 例如一主機匯流排配接器(HBA), 可作為此週邊控制器介面匯流排/週邊控制器介面-X匯流排和這些儲存裝置間的介面。此介面可控制資料從電腦到儲存裝置的傳送, 反之亦然。用於儲存磁碟之介面包含整合驅動器電子(IDE)介面(也是熟知的先進技術附著介面, 也就是說, ATA介面)和串列先進技術附著(SATA)介面。串列先進技術附著介面的更進一步細節在由串列先進技術附著介面工作群組所出版, 標題為"串列先進技術附著介面: 高速串列先進技術附著介面"之出版物(西元2001年修訂1.0版)中有所說明。與整合驅動器電子介面/先進技術附著介面類似的技術, 例如先進技術附著介面封包介面(ATAPI), 可用於唯讀光碟記憶體和數位影音光碟機。此介面的頻寬和處理能力, 可能會在實質上影響系統效能, 系統配置, 系統相容性, 系統可昇級度等。

在先進技術附著介面中, 通道是典型的資料路徑, 資訊於其上流通。依照週邊控制器介面整合驅動器電子介面, 每個週邊控制器介面功能可以有兩通道, 主要通道和次要通道。更進一步, 每個通道可支援最多兩裝置。例如, 主要通道可支援兩整合驅動器電子介面儲存裝置而次要通道可支援兩整合驅動器電子介面儲存裝置。此週邊控制器介

面功能的配置表頭可被配置以控制四個附著到此週邊控制器介面匯流排的週邊控制器介面整合驅動器電子介面裝置。BAR0，BAR1，BAR2，BAR3和BAR4可被配置成輸入/輸出基底位址暫存器。輸入/輸出基底位址暫存器BAR0可以是用於主要通道的命令暫存器區塊。輸入/輸出基底位址暫存器BAR1可以是用於主要通道的控制暫存器區塊。輸入/輸出基底位址暫存器BAR2可以是用於次要通道的命令暫存器區塊。輸入/輸出基底位址暫存器BAR3可以是用於次要通道的控制暫存器區塊。輸入/輸出基底位址暫存器BAR4可提供用於主要通道和次要通道兩者的匯流排主暫存器的控制。基底位址暫存器BAR5可以是與裝置有關，也就是說，基底位址暫存器BAR5並不是週邊控制器介面整合驅動器電子介面規格的一部分。因此，經由此兩通道，一單一的週邊控制器介面功能可控制最多四個整合驅動器電子介面儲存裝置。將這些基底位址暫存器配置成用於週邊控制器介面整合驅動器電子介面的輸入/輸出基底位址暫存器，在標題為"週邊控制器介面整合驅動器電子介面控制器規格"之出版物(西元1994年出版，修訂1.0版)的1到5頁中有所說明。

【發明內容】

雖然在先前技藝中，週邊控制器介面整合驅動器電子/先進技術附著介面以用於支援週邊裝置，在此技藝中，對於具有串列先進技術附著介面的本地輸入/輸出匯流排架構中週邊裝置之控制，仍有改良技術的需求。

【實施方式】

在以下的說明中，參考到伴隨之圖式，其形成於此之部分且其圖示了本發明之幾種實施例。應了解到，可利用其它的實施例而且在結構上及操作上的修改也未偏離本發明之範圍。

對本發明實施例之說明提供了允許單一的週邊控制器介面功能以控制超過四個的先進技術附著/先進技術附著封包介面/串列先進技術附著介面裝置之技術。本發明的額外之實施例啟動在一週邊控制器介面整合驅動器電子介面模式，其中使用單一的週邊控制器介面功能不能控制超過四個裝置，和一直接位址模式，其中使用單一的週邊控制器介面功能可以控制超過四個的先進技術附著/先進技術附著封包介面/串列先進技術附著介面裝置裝置，之間的一開關。

圖1圖示一系統100，其包含根據本發明之實施例，用以存取在儲存裝置中，例如串列先進技術附著介面儲存裝置之資料的一種匯流排架構。一週邊控制器介面裝置101，例如一中央處理單元(CPU)或一輸入/輸出處理器，被耦合到一主機匯流排，例如一週邊控制器介面(或週邊控制器介面-X)匯流排106。此中央處理單元可以是為此技藝所知之任何中央處理單元，例如英特爾^{**}x86家族之微處理器，PowerPC^{**}微處理器等。輸入/輸出處理器可以包含任何為此技藝所知之輸入/輸出處理器，例如英特爾^{**}80321，英特爾^{**}80310。

八個儲存裝置，例如儲存裝置110...117，藉由一裝置配接器，例如一串接先進技術附著介面(SATA)配接器118，被耦合到此週邊控制器介面匯流排106。此儲存裝置110...117可以是為此技藝所知之任何形式之儲存裝置，例如串列先進技術附著介面，先進技術附著介面，先進技術附著封包介面，等型式之儲存裝置。此裝置配接器118可以是為此技藝所知之任何形式之裝置配接器，例如串列先進技術附著介面，先進技術附著介面，先進技術附著封包介面，等型式之裝置配接器。雖然顯示八個儲存裝置110...117，但更少或更多數目的儲存裝置可藉由裝置配接器118被連接到此週邊控制器介面匯流排106。

裝置配接器118，以一種點對點的方式，使用它們各別的電纜，將八個儲存裝置110...117中的每一個耦合到此週邊控制器介面匯流排106。因此八個儲存裝置110...117中的每一個可以一種直接存取的方式，同時傳送資料。

配置軟體120可配置此系統100以便儲存裝置110...117可藉由此週邊控制器介面匯流排106來交換資料。此配置軟體120可以是一基本輸入/輸出系統的一部分或是一單獨軟體模組的一部分，可以是位於系統100內之裝置驅動程式的一部分，可以耦合到此週邊控制器介面裝置101等。

圖2圖示根據本發明的實施例，其指出可由一對應到系統100的單一週邊控制器介面功能200所控制的儲存裝置之代表性數目的方塊圖。在圖2中，根據本發明的實施例，單一週邊控制器介面功能200可控制此八個儲存裝置

110...117。在本發明之另些實施例中，較少或更多數目的裝置可由單一週邊控制器介面功能200所控制。此週邊控制器介面功能200具體實現定義於週邊控制器介面匯流排規格中第六章的配置暫存器202的基本集合。配置暫存器202是一配置空間(未顯示於圖2)的一部分，依照週邊控制器介面匯流排規格，此配置空間與週邊控制器介面功能200有所關聯。圖1和圖2的實施例可允許每個週邊控制器介面功能，同時有超過四個裝置耦合到此週邊控制器介面匯流排。更進一步，因為儲存裝置110...117點對點的連接，所以儲存裝置110...117中的每一個可同時傳送資料。

週邊控制器介面裝置101可擁有定址兩不同位址空間：輸入/輸出和記憶體，的能力。週邊控制器介面裝置101可各別使用週邊控制器介面輸入/輸出和記憶體交易以存取週邊控制器介面輸入/輸出和記憶體位置。此外，一第三種存取形式，配置存取，被使用以存取一裝置的配置暫存器。在系統100的重置時，週邊控制器介面功能200的配置暫存器202可被初始化，以對週邊控制器介面功能200作配置，以回應由配置軟體120指定給此週邊控制器介面功能之記憶體和輸入/輸出位址範圍。

當一系統，例如系統100，被重置時，配置軟體，例如配置軟體120，掃描在系統100中不同的匯流排以決定那些裝置存在且它們具有何配置需求。此處理稱為"掃描匯流排"或"行走匯流排"。定義於週邊控制器介面匯流排規格中第六章的配置暫存器202(圖2所示)被具體實現以方便此處理。

圖3圖示一根據本發明的某些特定實施例，用於儲存裝置110...117的點對點連接到週邊控制器介面匯流排106之週邊控制器介面功能200的配置表頭300。

在圖3中，此兩32-位元基底位址暫存器BAR0和BAR1被一齊配置成起始於位址10 (16進位制)之64位元記憶體基底位址暫存器(參考數字302所指示之記憶體基底位址暫存器)。在另一種實施例中，一與10 (16進位制)銑同之起始位址可被用來儲存記憶體基底位址暫存器302。在圖3中，分別對應到基底位址暫存器BAR2，BAR3，BAR4，和BAR5之d字元306，308，310，312並未被使用。藉由記憶體基底位址暫存器302，儲存裝置110...117的暫存器集合可被映射到記憶體空間。某些特定實施例中，記憶體基底位址暫存器302可以是64位元長，且可以是位於一 2^{64} 位元記憶體空間中之一位址，其中此記憶體空間之區域對應到用以控制儲存裝置110...117之區域。可藉由存取記憶體空間以控制儲存裝置110...117。

因此，記憶體基底位址暫存器302具體實現一在週邊控制器介面功能200中之"可程式化記憶體解碼器"。配置軟體120可以將一在記憶體位址空間內之64-位元記憶體位址指定給記憶體基底位址暫存器302。因為記憶體基底位址暫存器302可以是64位元長，可定址之記憶體的總數可以是 2^{64} 位元組，其大到足以映射儲存裝置110...117的暫存器集合。在本發明的一實施例中，用以控制儲存裝置110...117中的每個所需的記憶體空間數目最多是512位元組。以每個

儲存裝置512位元組而言，藉由記憶體基底位址暫存器302的使用，可被連接到週邊控制器介面匯流排106上的儲存裝置，例如儲存磁碟之數目是遠大於四。在另些實施例中，用以控制儲存裝置110...117中的每個所需的記憶體空間數目是一較大或較少數目之位元組。每個儲存裝置所需的位元組數目是由控制每個裝置所需的能力所決定，且是一用以支援每個裝置的特性集合的函數。以在記憶體基底位址暫存器302內的大型可定址空間和每個儲存裝置所需的相對較小數目的位元組之觀點而言，本發明的實施例中，用於串列先進技術附著介面連接上，可同時支援的儲存裝置的數目是非常大。因此，本發明的實施例提供配置機制，以便系統100能將由中央處理單元或包含週邊控制器介面裝置100之輸入/輸出處理器所起始之存取，以特定之預定位址，轉換成在週邊控制器介面匯流排106上的配置存取，其中超過四個的先進技術附著/先進技術附著封包介面/串列先進技術附著介面裝置被連接到週邊控制器介面匯流排106。

圖4圖示根據本發明的某些說明之實施例，用以控制附著到本地匯流排106的儲存裝置之邏輯。圖4中所說明之邏輯，可由配置軟體，例如配置軟體120來執行，其中配置軟體120耦合到一系統，此系統中儲存裝置可以一如系統100中的點對點方案或者一在先前技藝中，如在一週邊控制器介面整合驅動器電子介面模式中的菊花鏈方案，連接到一本地匯流排。

在方塊400中，重置系統300。控制前進到方塊404，其中配置軟體120決定附著到此系統的儲存裝置是否在週邊控制器介面整合驅動器電子介面模式中。如果是，控制前進到方塊408，其中配置軟體120以先前技藝所熟知的方式，將基底位址暫存器配置成基底輸入/輸出基底位址暫存器(在方塊412)。

如果在方塊404中，配置軟體120決定附著到此系統的儲存裝置不是在週邊控制器介面整合驅動器電子介面模式中，控制前進到方塊416，其中配置軟體120決定連接到週邊控制器介面匯流排106的儲存裝置是否在直接存取模式中(也就是說，儲存裝置以點對點連方式連接到週邊控制器介面匯流排106，例如在串列先前技術附著介面模式)。如果是，配置軟體120(在方塊420)以圖3說明的方式，將基底位址暫存器302...312配置成記憶體基底位址暫存器302，且此處理停止(在方塊412)。配置記憶體基底位址暫存器302的結果是，超過四個以上的裝置，例如儲存裝置110...117，可以點對點連方式被附著於週邊控制器介面匯流排106。如果在方塊416中，配置軟體120決定這些儲存裝置不是在直接存取模式中，則此處理停止。

在圖4中說明的邏輯啟動系統100之操作於一週邊控制器介面整合驅動器電子介面模式上或一於此超過四個的先進技術附著/串列先進技術附著介面型式的裝置可附著到此週邊控制器介面匯流排上的模式上。在圖4中說明的邏輯具體實現一介面，其中此單一的週邊控制器介面功能200可控

制此八個儲存裝置110...117。

方塊408具體實現一配置以控制使用一週邊控制器介面功能的整合驅動器電子介面/先進技術附著介面裝置，其需要這些整合驅動器電子介面/先進技術附著介面裝置被映射到輸入/輸出空間。此意味著使用單一週邊控制器介面功能可同時控制最多到四個整合驅動器電子介面/先進技術附著介面裝置(或先進技術附著封包介面或串列先進技術附著裝置)。所說明的實施例更進一步提供一可程式化介面，使用記憶體空間，其允許使用單一週邊控制器介面功能，對超過四個的整合驅動器電子介面/先進技術附著/先進技術附著封包介面/串列先進技術附著介面裝置的控制。相對於使用多重功能，能僅僅使用單一週邊控制器介面功能減少所需的硬體數目。本發明的額外實施例啟動在一週邊控制器介面整合驅動器電子介面模式，其中使用單一的週邊控制器介面功能不能控制超過四個裝置，和一直接位址模式，其中使用單一的週邊控制器介面功能可以控制超過四個的輸入/輸出裝置之間的一開關。

額外的實施例

在此所說明的這些操作，可被具體實現成一種方法，裝置或裝造之商品，其使用標準的程式化和/或工程技術以生產出軟體，韌體，硬體，或其任意組合。在此所使用之術語"裝造之商品"是指機器可讀的指令或以硬體邏輯電路來具體實現之邏輯(例如，一積體電路晶片，可程式化閘陣列(PGA)，特殊應用積體電路(ASIC)，等)或一機器可讀的媒

體(例如，磁性儲存媒體(例如，硬式磁碟機，軟式磁碟，磁帶，等)，光儲存(光碟唯讀記憶體，光碟，等)，揮發性和非-揮發性記憶體裝置(例如電氣可抹除可規劃唯讀記憶體，唯讀記憶體，可規劃唯讀記憶體，隨機存取記憶體，動態隨機存取記憶體，靜態隨機存取記憶體，韌體，程式化邏輯，等)。電腦可讀媒體內之程式碼可為一處理器所存取和執行。具體實現較佳實施例的程式碼可更進一步經由一傳輸媒體或自一位於網路上的檔案伺服器來存取。在這種情形下，程式碼所具體實現的裝造之商品可包含一傳輸媒體，例如網路傳輸線，無線傳輸媒體，經由空間，無線電波，紅外線信號，等傳遞之信號。當然，對那些精通此技藝者會明白，對此配置可作許多修改而不會偏離本發明之範圍，且裝造之商品可包含為此技藝中所熟知的運送資訊之媒體。

在說明的實施例中，這些儲存裝置在一匯流排拓樸上作通信，例如週邊控制器介面-X或週邊控制器介面匯流排拓樸。在另外的實施例中，這些儲存裝置可使用此技藝中所熟知之任何通信架構來作通信。另外的實施例可使用整合驅動器電子介面，先進技術附著介面，串列先進技術附著介面或先進技術附著封包介面之外的介面。

在週邊控制器介面匯流排的實施例中，可以使用額外的週邊控制器介面-X或週邊控制器介面匯流排橋接器。在特定的實施例中，這些儲存裝置可包含硬式磁碟機。在另外的實施例中，這些儲存裝置可包含此技藝中所熟知之任何

儲存裝置，例如光碟，磁帶，光碟唯讀記憶體和數位影音光碟等。

在這些實施例中，以一定數目的位元數以例示暫存器的長度。在這些實施例中，如果此主機匯流排是一週邊控制器介面匯流排，則如果此基底位址暫存器是一輸入/輸出解碼器，則每個基底位址暫存器是32位元寬，如果此基底位址暫存器是一記憶體解碼器，則每個基底位址暫存器是32或64位元寬。如果此主機匯流排是一週邊控制器介面-X匯流排，則如果此基底位址暫存器是一輸入/輸出解碼器，則每個基底位址暫存器是32位元寬，如果此基底位址暫存器是一記憶體解碼器，則每個基底位址暫存器是64位元寬。在另外的實施例中，基底位址暫存器的長度可以有不同的位元數。

在圖4的邏輯中說明在一特別的順序下所發生的特定運算。在另外的實施例中，這些邏輯運算中的某些可以不同的順序來執行，修改或移除。再者，可增加步驟到以上說明的邏輯且仍然與說明過的實施例一致。更進一步，在此說明的運算可循序地發生或者某些運算可平行處理。然而更進一步地，這些運算可為單一的處理單元或一些分散式處理單元所執行。

前述對本發明較佳實施例之說明，已以例示及說明之目的來呈現。其並不欲將本發明窮盡或限制於所揭示之精準形式。徵諸以上所教授，許多之修改和變動是可能的。其並不欲將本發明之範圍限制於此詳細說明，而是由此所附

之申請專利範圍所限制。以上的規格，範例和資料提供製造上之完整說明以及本發明之成份使用。因為本發明的許多實施例可被實現而不會偏離本發明之精神和範圍，本發明屬於在此之後所附之申請專利範圍。

**英特爾是英特爾公司的一個註冊商標。PowerPC是國際商業機器公司的一個註冊商標。

【圖式簡單說明】

現在參考到之圖式，其中類似的參考編號代表所有圖式中之對應部分：

圖1圖示一根據本發明的某些特定說明之實施例，用於存取在儲存裝置中資料的一種匯流排架構；

圖2圖示一根據本發明的某些特定說明之實施例，使裝置中的一週邊控制器介面功能的方塊圖；

圖3圖示一根據本發明的某些特定說明之實施例，用於點對點連接的週邊控制器介面功能之配置表頭的方塊圖；和

圖4圖示根據本發明的某些特定說明之實施例，用以控制附著到一本本地匯流排的儲存裝置之邏輯。

【圖式代表符號說明】

100	系統
101	週邊控制器介面裝置
106	主機匯流排
110, 111, 112, 113, 114, 115, 116, 117	儲存裝置
118	裝置配接器

120	配置軟體
200	週邊控制器介面功能
202	配置暫存器
300	配置表頭
302	記憶體基底位址暫存器
306 , 308 , 310 , 312	D字元

伍、中文發明摘要：

提供用於控制一或多個耦合到一本地匯流排之儲存裝置之方法，系統及製造商品。一本地匯流排功能與此一或多個輸入/輸出裝置聯結。一對應到此本地匯流排功能之暫存器被配置成一記憶體位址。經由此被配置暫存器以控制此一或多個輸入/輸出裝置。

陸、英文發明摘要：

Provided are a method, system and article of manufacture for controlling one or more I/O devices coupled to a local bus. A local bus function is associated with the one or more I/O devices. A register corresponding to the local bus function is configured as a memory address. The one or more I/O devices are controlled via the configured register.

拾壹、圖式：




圖 1




圖 2




圖 3




圖 4

柒、指定代表圖：

(一)本案指定代表圖為：第（ 1 ）圖。

(二)本代表圖之元件代表符號簡單說明：

100	系統
101	週邊控制器介面裝置
106	主機匯流排
110, 111, 112, 113, 114, 115, 116, 117	儲存裝置
118	裝置配接器
120	配置軟體

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

發明專利說明書

中文說明書替換頁(95 年 5 月)

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：092117135

※ 申請日期：92. 6. 24

※IPC 分類：G06F 13/20

壹、發明名稱：(中文/英文)

用於控制一或多個耦合到一本地匯流排的輸入/輸出裝置之方法、系統及電腦可讀取記錄媒體

METHOD, SYSTEM, AND COMPUTER READABLE RECORDING
MEDIUM FOR CONTROLLING ONE OR MORE I/O DEVICES
COUPLED TO A LOCAL BUS

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商英特爾公司

INTEL CORPORATION

代表人：(中文/英文)

大衛 賽門

DAVID SIMON

住居所或營業所地址：(中文/英文)

美國加州聖塔卡拉瓦市米遜大學路2200號

2200 MISSION COLLEGE BLVD. SANTA CLARA, CA 95052,
U.S.A.

國 籍：(中文/英文)

美國 U.S.A.

拾、申請專利範圍：

1. 一種用於控制耦合到一本地匯流排之一或多個輸入/輸出裝置之方法，包含：

聯結一實施一本地匯流排功能的電路與該一或多個輸入/輸出裝置；

如果該一或多個輸入/輸出裝置是在一週邊控制器介面整合驅動器電子介面(PCI IDE)模式下，則將一暫存器配置成一輸入/輸出位址；

如果該一或多個輸入/輸出裝置是在一直接存取模式下，則將對應到該本地匯流排功能的暫存器配置成一記憶體位址，其中在該PCI IDE模式與該直接存取模式間允許一切換，其中在該直接存取模式下可利用單一本地匯流排功能來控制多於四個輸入/輸出裝置，且其中在該PCI IDE模式下可利用該單一本地匯流排功能來控制不多於四個輸入/輸出裝置。

2. 根據申請專利範圍第1項之方法，其中該記憶體位址耦合至一記憶空間，其中該記憶空間映射控制該一或多個輸入/輸出裝置，其中藉由存取該記憶空間可控制該一或多個輸入/輸出裝置。
3. 根據申請專利範圍第1項之方法，其中該暫存器被配置成一記憶體基底位址暫存器，且其中該記憶體基底位址暫存器是32位元或64位元長。
4. 根據申請專利範圍第1項之方法，其中該暫存器被儲存於該本地匯流排功能的配置表頭。

5. 根據申請專利範圍第1項之方法，其中該本地匯流排是一週邊控制器介面匯流排且該本地匯流排功能是一週邊控制器介面功能。
6. 根據申請專利範圍第1項之方法，其中該暫存器被儲存於該本地匯流排功能的配置表頭，且其中藉由將該暫存器配置成一記憶體基底位址暫存器以將該暫存器配置成一記憶體解碼器。
7. 根據申請專利範圍第1項之方法，其中該暫存器被儲存於該本地匯流排功能的配置表頭，且其中藉由將該暫存器配置成一輸入/輸出基底位址暫存器以將該暫存器配置成一輸入/輸出解碼器。
8. 根據申請專利範圍第1項之方法，其中在該直接存取模式下，該一或多個輸入/輸出裝置是以一種點對點的機制連接到該本地匯流排的儲存裝置，其中在該直接存取模式下，該一或多個輸入/輸出裝置遵照串列先進技術附著介面，其中在該直接存取模式下，一串列先進技術附著配接器係直接連接於該本地匯流排，且其中在該直接存取模式下，該一或多個輸入/輸出裝置之數量係多於四個，並且可透過該串列先進技術附著配接器同步執行輸入/輸出傳輸。
9. 一種用於控制一或多個耦合到一本地匯流排之輸入/輸出裝置之系統，包含：
 - 一本地匯流排；
 - 一或多個輸入/輸出裝置，耦接至該本地匯流排；

一或多個輸入/輸出裝置，耦合至該本地匯流排；和

一實施一本地匯流排功能的電路，與該一或多個輸入/輸出裝置聯結，其中該本地匯流排功能係週邊控制器介面功能；

一對應到該週邊控制器介面功能的暫存器，其中若該一或多個輸入/輸出裝置處於一PCI IDE模式下，該暫存器被配置成一輸入/輸出位址；其中若該一或多個輸入/輸出裝置處於一直接存取模式下，該暫存器被配置成一記憶體位址，其中該PCI IDE模式與該直接存取模式之間允許一切換，其中在該直接存取模式下可利用單一本地匯流排功能來控制多於四個輸入/輸出裝置，且其中在該PCI IDE模式下，可利用該單一本地匯流排功能控制不多於四個輸入/輸出裝置。

10. 根據申請專利範圍第9項之系統，另包含一主機匯流排配接器，該主機匯流排配接器將該一或多個輸入/輸出裝置耦合到該本地匯流排。

11. 根據申請專利範圍第9項之系統，更進一步包含：

一記憶體空間，其中該記憶體位址耦合到該記憶體空間，其中該記憶體空間映射控制到該一或多個輸入/輸出裝置，且其中藉由存取該記憶體空間以控制該一或多個輸入/輸出裝置。

12. 根據申請專利範圍第9項之系統，其中該暫存器被配置成一記憶體基底位址暫存器，且其中該記憶體基底位址暫存器是32位元或64位元長；且其中該被配置之暫存器作

用成一可程式化記憶體解碼器。

13. 根據申請專利範圍第9項之系統，其另包含：

一配置表頭，耦合至該本地匯流排功能，其中該暫存器被儲存於該配置表頭，且其中藉由將該暫存器配置成一記憶體基底位址暫存器以將該暫存器配置成一記憶體解碼器。

14. 根申請專利範圍第9項之系統，其另包含：

一配置表頭，耦合至該本地匯流排功能，其中該暫存器被儲存於該本地匯流排功能，且其中藉由將該暫存器配置成一輸入/輸出基底位址暫存器以將該暫存器配置成一輸入/輸出解碼器。

15. 根據申請專利範圍第9項之系統，其中在該直接存取模式下，該一或多個輸入/輸出裝置是以一種點對點的機制連接到該本地匯流排的儲存裝置，其中在該直接存取模式下，該一或多個輸入/輸出裝置遵照串列先進技術附著介面，其中在該直接存取模式下，一串列先進技術附著配接器係直接連接於該本地匯流排，且其中在該直接存取模式下，該一或多個輸入/輸出裝置之數量係多於四個，並且可透過該串列先進技術附著配接器同步執行輸入/輸出傳輸。

16. 一種用以控制耦合到一本地匯流排的一或多個輸入/輸出裝置之電腦可讀取記錄媒體，其中該電腦可讀取記錄媒體可以引起操作，這些操作包含：

聯結一實施本地匯流排功能的電路與該一或多個輸入/

輸出裝置；

若該一或多個輸入/輸出裝置在一PCI IDE模式下，將一暫存器配置成一輸入/輸出位址；以及

若該一或多個輸入/輸出裝置在一直接存取模式下，將一對應到該本地匯流排功能的暫存器配置成一記憶體位址，其中該PCI IDE模式與該直接存取模式間允許一切換，其中在該直接存取模式下可藉由使用單一本地匯流排來控制多於四個輸入/輸出裝置，且其中在該PCI IDE模式下藉由使用該單一本地匯流排控制不多於四個輸入/輸出裝置。

17. 根據申請專利範圍第16項之電腦可讀取記錄媒體，其中該記憶體位址耦合到一記憶體空間，其中該記憶體空間映射控制到該一或多個輸入/輸出裝置，且其中藉由存取該記憶體空間以控制該一或多個輸入/輸出裝置，且其中該配置是由耦合到該本地匯流排之配置軟體所執行。
18. 根據申請專利範圍第16項之電腦可讀取記錄媒體，其中該被配置暫存器作用成一可程式化記憶體解碼器，其中該暫存器被配置成一記憶體基底位址暫存器，且其中該記憶體基底位址暫存器是32位元或64位元長。
19. 根據申請專利範圍第16項之電腦可讀取記錄媒體，其中該暫存器被儲存於該本地匯流排功能的配置表頭，且其中藉由將該暫存器配置成一記憶體基底位址暫存器以將該暫存器被配置成一記憶體解碼器。
20. 根據申請專利範圍第16項之電腦可讀取記錄媒體，其中

該暫存器被儲存於該本地匯流排功能的配置表頭，且其中藉由將該暫存器配置成一輸入/輸出基底位址暫存器以將該暫存器被配置成一輸入/輸出解碼器。

21. 根據申請專利範圍第16項之電腦可讀取記錄媒體，其中在該直接存取模式下，該一或多個輸入/輸出裝置是以一種點對點的機制連接到該本地匯流排的儲存裝置，其中在該直接存取模式下，該一或多個輸入/輸出裝置遵照串列先進技術附著介面，其中在該直接存取模式下一串列先進技術附著配接器係直接連接於該本地匯流排，且其中在該直接存取模式下，該一或多個輸入/輸出裝置之數量係多於四個，並且可透過該串列先進技術附著配接器同步執行輸入/輸出傳輸。