

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4090401号
(P4090401)

(45) 発行日 平成20年5月28日(2008.5.28)

(24) 登録日 平成20年3月7日(2008.3.7)

(51) Int.Cl.

F I

H O 1 S 5/022 (2006.01)

H O 1 S 5/022

請求項の数 9 (全 10 頁)

(21) 出願番号	特願2003-203592 (P2003-203592)	(73) 特許権者	301005371
(22) 出願日	平成15年7月30日(2003.7.30)		日本オブネクスト株式会社
(65) 公開番号	特開2005-50896 (P2005-50896A)		神奈川県横浜市戸塚区戸塚町2 1 6 番地
(43) 公開日	平成17年2月24日(2005.2.24)	(74) 代理人	110000350
審査請求日	平成16年8月24日(2004.8.24)		ポレール特許業務法人
		(74) 代理人	100068504
			弁理士 小川 勝男
		(74) 代理人	100086656
			弁理士 田中 恭助
		(72) 発明者	加賀谷 修
			神奈川県横浜市戸塚区戸塚町2 1 6 番地
			日本オブネクスト株式会社内
		(72) 発明者	▲桑▼野 英之
			神奈川県横浜市戸塚区戸塚町2 1 6 番地
			日本オブネクスト株式会社内
			最終頁に続く

(54) 【発明の名称】 光送信モジュール

(57) 【特許請求の範囲】

【請求項 1】

半導体レーザ素子を駆動するための駆動用ＩＣチップと、該駆動用ＩＣチップに隣接して設けられ、前記半導体レーザ素子を搭載した第１の絶縁基板と、該第１の絶縁基板に隣接して設けられ、前記半導体レーザ素子からの光信号を光ファイバーへ出射させるための結合光学系と、前記第１の絶縁基板に隣接して設けられ、薄膜インダクタ素子と薄膜抵抗素子とを形成した第２の絶縁基板とをパッケージ内に設け、前記第１の絶縁基板上に形成された半導体レーザ素子接続電極と前記第２の絶縁基板上に形成された薄膜インダクタ素子の一端および薄膜抵抗素子の一端の両者への接続電極とをボンディングワイヤ若しくはリボンにより接続したバイアス電流供給回路を有し、前記駆動用ＩＣチップの出力端子と前記半導体レーザ素子との間に前記バイアス電流供給回路を構成する素子および直列のインピーダンス整合用抵抗素子を配置せず、前記半導体レーザ素子へのバイアス電流を並列接続した前記薄膜インダクタ素子と前記薄膜抵抗素子とを介して供給するように構成し、前記薄膜インダクタ素子のインダクタンス値が１０ｎＨもしくは１８ｎＨであり、前記薄膜抵抗素子の抵抗値が２２５Ω以下であり、光信号のビットレートが１０Ｇｂｉｔ／ｓであることを特徴とする光送信モジュール。

【請求項 2】

請求項１記載の光送信モジュールにおいて、前記駆動用ＩＣチップの出力端子と前記第１の絶縁基板上に形成された半導体レーザ素子接続電極との間をボンディングワイヤ若しくはリボンによって接続することを特徴とする光送信モジュール。

10

20

【請求項 3】

請求項 1 又は 2 記載の光送信モジュールにおいて、前記第 2 の絶縁基板における前記薄膜インダクタ素子の対接地容量と前記ボンディングワイヤのインダクタンスとがなす共振回路の共振周波数が 8 GHz 以上であることを特徴とする光送信モジュール。

【請求項 4】

請求項 1、2 又は 3 記載の光送信モジュールにおいて、前記駆動用 IC チップは、電流駆動型 IC チップで構成することを特徴とする光送信モジュール。

【請求項 5】

半導体レーザ素子へのバイアス電流を、並列接続される薄膜インダクタ素子及び薄膜抵抗素子からなるバイアス電流供給回路を介して供給し、前記半導体レーザ素子への変調信号を、前記バイアス電流供給回路を構成する素子及び直列のインピーダンス整合用抵抗素子を介さずに供給するように構成し、前記薄膜インダクタ素子のインダクタンス値が 10 nH もしくは 18 nH であり、前記薄膜抵抗素子の抵抗値が 225 Ω 以下であり、光信号のビットレートが 10 Gbit/s であることを特徴とする光送信モジュール。

10

【請求項 6】

請求項 5 記載の光送信モジュールにおいて、前記半導体レーザ素子を搭載した第 1 の絶縁基板と、前記並列接続される薄膜インダクタ素子及び前記薄膜抵抗素子を形成した第 2 の絶縁基板とを別の絶縁基板で構成し、前記第 1 の絶縁基板上に形成された半導体レーザ素子接続電極と前記並列接続される薄膜インダクタ素子の一端及び前記薄膜抵抗素子の一端の両者への接続電極との間をボンディングワイヤ若しくはリボンで接続して構成したことを特徴とする光送信モジュール。

20

【請求項 7】

請求項 6 記載の光送信モジュールにおいて、前記第 2 の絶縁基板における前記薄膜インダクタ素子の対接地容量と前記ボンディングワイヤのインダクタンスとがなす共振回路の共振周波数が 8 GHz 以上であることを特徴とする光送信モジュール。

【請求項 8】

請求項 6 又は 7 記載の光送信モジュールにおいて、前記半導体レーザ素子を駆動するための駆動用 IC チップを前記第 1 の絶縁基板に隣接して設け、該駆動用 IC チップの出力端子と前記第 1 の絶縁基板上に形成された半導体レーザ素子接続電極との間をボンディングワイヤ若しくはリボンによって接続することを特徴とする光送信モジュール。

30

【請求項 9】

請求項 8 記載の光送信モジュールにおいて、前記駆動用 IC チップを電流駆動型 IC チップで構成したことを特徴とする光送信モジュール。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、光通信用の光送信モジュールに係り、特に 10 Gbit/s の高速伝送レートを有する光伝送用トランシーバの送信部に用いられる光送信モジュールに関する。

【0002】

【従来の技術】

40

半導体レーザを用いた光送信モジュールは光ファイバー伝送用トランシーバのキーデバイスの一つである。光送信モジュールは近年のブロードバンドネットワークの普及とともに高速化がはかられ、ビットレートが 10 Gbit/s までのものが広く用いられるようになっている。上記用途に適した光送信モジュールとしては良好な送信波形品質を実現することとともに、小型、低消費電力、低コストであることが要求されている。

【0003】

従来の光送信モジュールは例えば特開 2002-374028 号公報において論じられている。図 6 は従来の光送信モジュールにおける半導体レーザのサブマウント基板図であり、(a) は平面図、(b) は正面図である。ここで 1 は半導体レーザダイオード、2 はセラミックからなる絶縁基板、3 は接地電極、4 は信号伝送路、5 は抵抗素子、6 は薄膜イ

50

ンダクタ、7は裏面接地電極、8は薄膜インダクタ下部に形成した薄肉部である。この従来例では薄膜インダクタ6を形成した基板2上の薄膜インダクタ6に近接した位置に直接変調型の半導体レーザダイオード1を搭載し、レーザダイオード1へのバイアス電流を薄膜インダクタ6を介して供給する。この構成によりボンディングワイヤインダクタンスの低減とインダクタの寄生容量低減を図り、高周波信号に対する悪影響を最小限に抑えようとしていた。信号伝送路4はその両側に設けた接地電極および基板2の下部に設けた電極7との構成によりグラウンデッドコプラナ型の伝送線路を形成している。通常、外部には電圧駆動型の駆動用ICが用いられている。その駆動用ICの出力インピーダンス値（例えば50Ω）に対し、抵抗素子5と半導体レーザダイオード1からなる直列抵抗値、および信号伝送路の特性インピーダンス値とを一致させることにより、駆動用ICの電圧信号を反射することなく、すなわち整合状態で半導体レーザダイオード1に伝達することができる。

10

【0004】

【特許文献1】

特開2002-374028号公報

【0005】

【発明が解決しようとする課題】

上記従来技術においては、低消費電力化をさらに進める上で、レーザ駆動用ICを電圧駆動型ICから電流駆動型ICに変更することで、インピーダンス整合用抵抗で消費される電力分をゼロに削減することが考えられた。しかしながら、インピーダンス整合用抵抗をなくした場合、送信波形品質を良好に保つことが困難であるという課題を有していた。

20

【0006】

また、上記従来技術においては、半導体レーザ素子と駆動用ICとの間のインダクタンスを低減するにはこれらの距離を縮小する必要があるが、上記従来技術では薄膜インダクタと半導体レーザ素子を同一絶縁基板に搭載していたため、薄膜インダクタのサイズが制限要因となり、レーザ素子と駆動ICとの距離を十分に小さくできなかった。

【0007】

また、上記従来技術において薄膜インダクタの寄生容量は比較的小さく、ボンディングワイヤとの共振周波数を十分高くできたが、寄生容量と薄膜インダクタとで生じる共振周波数はDC～8GHzの範囲に存在したため、送信波形品質を十分良好にすることができなかった。

30

【0008】

本発明の目的は、上記課題を解決すべく、送信波形品質を良好に保つことができ、低消費電力化ができる光送信モジュールを提供することにある。

【0009】

また、本発明の他の目的は、10Gb/s用光伝送トランシーバに最適な光送信モジュールを提供することにある。

【0010】

【課題を解決するための手段】

上記目的を達成するために、本発明は、半導体レーザ素子（レーザダイオード素子）へのバイアス電流を、並列接続される薄膜インダクタ素子（例えば薄膜スパイラルインダクタ素子も含む）及び前記薄膜抵抗素子を介して供給するように構成したことを特徴とする光送信モジュールである。

40

【0011】

また、本発明は、前記光送信モジュールにおいて、前記半導体レーザ素子を搭載した第1の絶縁基板と、前記並列接続される薄膜インダクタ素子及び前記薄膜抵抗素子を形成した第2の絶縁基板とを別の絶縁基板で構成し、前記第1の絶縁基板上に形成された電極と前記並列接続される薄膜インダクタ素子及び前記薄膜抵抗素子の一端のパッドとの間をボンディングワイヤ若しくはリボンで接続して構成したことを特徴とする。

【0012】

50

また、本発明は、前記光送信モジュールにおいて、前記第2の絶縁基板における前記薄膜インダクタ素子の対接地容量と前記ボンディングワイヤのインダクタンスとがなす共振回路の共振周波数が8 GHz以上であることを特徴とする。

【0013】

また、本発明は、前記光送信モジュールにおいて、前記半導体レーザ素子を駆動するための駆動用ICチップを前記第1の絶縁基板に隣接して設け、該駆動用ICチップの端子と前記第1の絶縁基板上の電極との間をボンディングワイヤ若しくはリボンによって接続することを特徴とする。

【0014】

また、本発明は、前記光送信モジュールにおいて、前記駆動用ICチップを電流駆動型ICチップで構成したことを特徴とする。

10

【0015】

以上説明した構成によれば、薄膜インダクタ素子及び薄膜抵抗素子の寄生容量を低減することができ、半導体レーザ素子からバイアス回路を見込んだ場合のインピーダンスが極小となる共振周波数を8 GHz以上にできる。我々の検討によると図4に示すようにバイアス回路を見込むインピーダンスが極小となる共振周波数を8 GHz以上にすることにより、図3に示すように光波形の品質を示すマスクマージン量をほぼ最大にすることができ、良好な波形を得ることができた。

【0016】

また、図5に示すように並列接続した抵抗素子のコンダクタンスを4.4 mS以上（すなわち抵抗値にして225 Ω以下）とすることで光波形の品質を示すマスクマージン量をほぼ最大にすることができ、従来の方式に比べ光送信波形品質を改善する効果が得られた。

20

【0017】

また、別の絶縁基板に薄膜インダクタ素子を形成することにより、インダクタ素子のサイズを大きくでき、電流容量の増加や直列抵抗の低減が可能になるという利点も有する。

【0018】

また、半導体レーザ素子と薄膜インダクタ素子を別の絶縁基板に設けることにより、第1の絶縁基板の厚さを薄くすることによる半導体レーザ素子の放熱性の改善と、第2の絶縁基板の厚さを厚くすることによる薄膜インダクタ素子の寄生容量の低減との両立することができるという利点も有する。

30

【0019】

【発明の実施の形態】

本発明に係る実施の形態について図面を用いて説明する。

【0020】

まず、本発明に係る光送信モジュールの一実施の形態について図1及び図2を用いて説明する。図1は光送信モジュールの主要部分を示す構造図、図2は光送信モジュールの主要回路図である。

【0021】

最近、本発明に係る光送信モジュールとして低電圧（例えば3.3 V）、低消費電力化の要求が生じてきている。そのため、レーザ駆動用ICとしては電流駆動型IC13を用いるように構成し、インピーダンス整合用抵抗で消費される電力分をゼロに削減するためにインピーダンス整合用抵抗を無くすように構成した。このように電流駆動型IC13を用いる場合、伝送データレートが10 Gbit/sである場合、送信波形品質を良好に保つには、(1)半導体レーザ素子11と駆動IC13との間のインダクタンスをより小さくする。(2)半導体レーザ素子11からバイアス回路(23、15、16、21、22、25)を見込んだ場合のインピーダンス特性として、極小値を示す共振周波数を8 GHz以上、DC～8 GHzの範囲には共振点を持たないことが重要であるということを見出したことにある。

40

【0022】

また、半導体レーザ素子11へのバイアス電流は、良好な送信波形を得るためには少なく

50

とも50mA～100mA程度必要であることより、電流容量値と直列抵抗による電圧低下量を加味すると、バイアス回路へ適用できる薄膜インダクタ15の最小サイズとしては外形寸法で1mm×1mm程度が現実的である。

【0023】

次に、本発明に係る光送信モジュールの構成の一実施の形態について図1を用いて説明する。11は半導体レーザ素子（レーザダイオード素子）であり、例えば電流駆動型ICである駆動用IC13により電流増幅された例えば10Gbit/sの高速電気信号を光信号に変換し、結合光学系である結合レンズ17を介して光ファイバーへレーザ光を出射する。12は半導体レーザダイオード素子11を搭載するチップキャリア用基板（第1の絶縁基板）であり、上記半導体レーザダイオード素子11で発生した熱を裏側から逃がすために、絶縁基板（第2の絶縁基板）14よりも薄く形成されている。電気信号方向及び光信号方向に対するチップキャリア基板12の幅を、実装可能な範囲で最短になるようレイアウトすることによって、半導体レーザ素子11と駆動用IC13との間のインダクタンスを最小にすることができると共に半導体レーザ11と結合レンズ17とを近接させることが可能となる。なお、図1においては、チップキャリア用基板12と結合レンズ17とは、例えばCuW等の金属台座35に位置決めされて搭載されることになる。そして、上記基板35および駆動用ICチップ13は、テラス36上に位置決めされて実装されることになる。

10

【0024】

14は絶縁基板（第2の絶縁基板）であり、その表層に薄膜インダクタ素子15および薄膜抵抗素子16を形成する。これらは並列に接続し、その一端のパッド30をボンディングワイヤ23を介して半導体レーザ素子11が搭載された電極12aへ電気的に接続する。この経路を通じてバイアス電流が供給される。絶縁基板14は誘電率を下げるためにチップキャリア基板12よりも厚くする必要があるため、そのためチップキャリア基板12とは別基板で形成し、上記チップキャリア基板12もしくは上記駆動用ICチップ13の例えば側方（上記電気信号方向、及び光信号方向に対して平面的に交差する方向）に隣接して配置する。なお、絶縁基板14も、グランドであるテラス37上に実装されることになる。

20

【0025】

18は入力信号線路、23、24、25、26、27はボンディングワイヤである。ボンディングワイヤ23は、電極12aとパッド30との間を接続するものである。ボンディングワイヤ24は、半導体レーザ素子11とグランド電極12bとの間を接続するものである。ボンディングワイヤ25は、薄膜抵抗素子16の他端のパッド32と駆動用IC13の電源端子との間を接続するものである。ボンディングワイヤ26は、駆動用IC13のトランジスタQ2のコレクタ端子と半導体レーザダイオード素子11との間を接続するものである。ボンディングワイヤ27は、駆動用IC13のトランジスタQ1のコレクタに抵抗を介して接続された端子とグランド電極12bとの間を接続するものである。そして、光送信モジュールの筐体19はセラミックからなり、内部は気密封止されている。その筐体の一部分にレーザ光の出射部20が設けられている。

30

【0026】

チップキャリア用基板12の材料としては、熱伝導率の高い窒化アルミを用いることが半導体レーザ素子11の放熱性向上に対し好適である。また、絶縁基板14の材料としては比較的安価なアルミナを用いるが、比誘電率がさらに小さいガラスエポキシなどを用いてもよく、この場合対接地寄生容量21、22のさらなる低減に好適である。

40

【0027】

次に、図2を用いて回路構成を説明する。まず駆動用IC13で増幅された変調信号電流は、出力段の差動トランジスタQ1、Q2によりボンディングワイヤ24、26、27を介して半導体レーザ素子11の両端に出力される。駆動用IC13内の回路で生成するバイアス駆動電流Ibiasは、ボンディングワイヤ24、23、25および並列接続された薄膜インダクタ素子（例えば薄膜スパイラルインダクタ素子）15及び薄膜抵抗素子1

50

6を介して半導体レーザ素子11に供給される。容量21、22は絶縁基板14上に形成された薄膜インダクタ素子15、薄膜抵抗素子16の両端のパッドにおいてグラウンドとの間に生じる対接地寄生容量である。

【0028】

本実施の形態の構成によれば、例えば薄膜インダクタ素子15を10nH程度、薄膜抵抗素子16を225Ω程度とし、ボンディングワイヤ23のインダクタンスを1.4nH程度とした場合、寄生容量21として約0.15pFがレイアウト上付加される。半導体レーザ素子11よりボンディングワイヤ23を介して見込んだバイアス回路インピーダンスは図4に示されるようになり、(1)インピーダンスが極小となる周波数、すなわちボンディングワイヤ23と寄生容量21とがなす共振周波数は9.6GHzと8GHz以上が実現でき、(2)インピーダンスが極大となる周波数、すなわち薄膜インダクタ素子15と寄生容量21とがなす共振周波数におけるインピーダンスピークを抑圧し、共振による影響を解消することができる。

【0029】

以上説明したように、まず、電気信号方向、及び光信号方向に対するチップキャリア基板12の幅を、実装可能な範囲で最短になるようレイアウトし、半導体レーザ素子11を駆動するための駆動用ICチップ13と、半導体レーザ素子11を搭載したチップキャリア用基板(第1の絶縁基板)12と、結合光学系17とをこの順に電気信号方向、及び光信号方向にパッケージ内に配置することにより、半導体レーザ素子11と駆動用ICチップ13との間の距離を最小にでき、ボンディングワイヤ(リボンでも良い。)26及び27によるインダクタンスを最小にできる。また、電気信号方向、及び光信号方向に対するチップキャリア基板12の幅を、実装可能な範囲で最短になるようレイアウトしたことによって、半導体レーザ素子11と結合レンズ17とを近接することができ、結合光学系(例えば結合レンズ)17のサイズを最小にすることができる。

【0030】

また、薄膜インダクタ素子15と薄膜抵抗素子16とを形成した絶縁基板(第2の絶縁体基板)14を、第1の絶縁基板12に隣接した位置に設け、かつ第1の絶縁基板12と第2の絶縁基板14とをボンディングワイヤ23により接続することにより、薄膜インダクタ素子15及び薄膜抵抗素子16の両端のパッド30、32において生じる寄生容量21、22を低減することができ、半導体レーザ素子11からバイアス回路(23、15、16、21、22、25)を見込んだ場合のインピーダンスが極小となる共振周波数を8GHz以上にできる。我々の検討によると図4に示すようにバイアス回路を見込むインピーダンスが極小となる共振周波数を8GHz以上にすることにより、図3に示すように、光波形の品質を示すマスクマージン量をほぼ最大にすることができ、良好な波形を得ることができた。我々の検討ではボンディングワイヤ23を1mm程度まで長くしてもその範囲の共振周波数を得ることができた。

【0031】

更に、半導体レーザ素子11へのバイアス電流Ibiasを並列接続した薄膜インダクタ素子15と薄膜抵抗素子16とを介して供給することにより、薄膜インダクタの寄生容量21と自己インダクタンスとで生じる共振を並列接続した抵抗素子16により抑圧でき、図4に細線で示す並列抵抗素子を用いない従来方式では4GHz付近に極大ピークが存在していたバイアス回路のインピーダンスの急激なピークを抑圧することができた。これにより、図5に示すように、並列接続した抵抗素子16のコンダクタンスを4.4mS以上(すなわち抵抗値にして225Ω以下)とすることで光波形の品質を示すマスクマージン量をほぼ最大にすることができ、コンダクタンスが0すなわち並列抵抗素子を用いない従来方式に比べ光送信波形品質を改善する効果が得られた。

【0032】

さらに、上述したように、第1の絶縁基板12がサイズの縮小が求められるのに対し、別の第2の絶縁基板14に薄膜インダクタ素子15を形成することにより、インダクタ素子15のサイズを大きくでき、電流容量の増加や直列抵抗の低減が可能になるという利点も

10

20

30

40

50

有する。

【 0 0 3 3 】

また、半導体レーザダイオード素子 1 1 と薄膜インダクタ素子 1 5 とを別の基板に設けることにより、第 1 の絶縁性基板 1 2 の厚さを薄くすることによるレーザダイオード素子の放熱性の改善と、第 2 の絶縁基板 1 4 の厚さを厚くすることによるインダクタ素子の寄生容量の低減との両立を実現することができる利点も有する。

【 0 0 3 4 】

【発明の効果】

本発明によれば、送信波形品質を良好に保ち、かつ消費電力を低減する光送信モジュールの構造を得ることができる効果を奏する。

10

【 0 0 3 5 】

また、本発明によれば、光伝送トランシーバに最適な光送信モジュールを実現することができる効果を奏する。

【図面の簡単な説明】

【図 1】本発明に係る光送信モジュールの一実施の形態の主要部を示す構造図である。

【図 2】本発明に係る光送信モジュールの一実施の形態の主要回路図である。

【図 3】本発明の原理であるインピーダンスが極小となる共振周波数 [G H z] とマスクマージン量 [a . u .] との関係を説明するグラフである。

【図 4】本発明による効果である周波数 [G H z] とバイアス回路インピーダンス [Ω] との関係を説明するグラフである。

20

【図 5】本発明による効果である並列抵抗素子のコンダクタンス [m S] とマスクマージン量 [a . u .] との関係を説明するグラフである。


【図 6】従来技術による光送信モジュールの半導体レーザのサブマウント基板図であり、(a) は平面図、(b) は正面図である。

【符号の説明】


1 1 ...半導体レーザ素子(レーザダイオード素子)、1 2 ...チップキャリア用基板(第 1 の絶縁基板)、1 2 a ...電極、1 2 b ...グランド電極、1 3 ...駆動用 I C チップ(例えば電流駆動型 I C チップ)、1 4 ...絶縁基板(第 2 の絶縁基板)、1 5 ...薄膜インダクタ素子(例えば薄膜スパイラルインダクタ素子)、1 6 ...薄膜抵抗素子、1 7 ...結合光学系(例えば結合レンズ)、1 8 ...入力信号線路、1 9 ...筐体、2 0 ...出射部、2 1、2 2 ...寄生容量、2 3 ~ 2 7 ...ボンディングワイヤ若しくはリボン、3 0、3 2 ...パッド、3 5 ...金属台座、3 6、3 7 ...テラス、V s s ...電源電位、Q 1、Q 2 ...出力段トランジスタ、I b i a s ...バイアス駆動電流。

30


【圖 1】




【圖 3】




【圖 2】



【 図 4 】




【圖 5】



【図 6】

図 6



フロントページの続き

(72)発明者 吉本 賢治

神奈川県横浜市戸塚区戸塚町2 1 6 番地 日本オプネクスト株式会社内

審査官 古田 敦浩

(56)参考文献 特開平07 - 183598 (JP, A)

特開2002 - 374028 (JP, A)

特開2003 - 188453 (JP, A)

特開2002 - 252407 (JP, A)

特開2002 - 329922 (JP, A)

特表2005 - 533379 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H01S 5/00-5/50