

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3605361号  
(P3605361)

(45) 発行日 平成16年12月22日(2004.12.22)

(24) 登録日 平成16年10月8日(2004.10.8)

(51) Int. Cl.<sup>7</sup>

F I

H O 1 L 21/822

H O 1 L 27/04

T

G O 1 R 31/28

H O 1 L 27/04

H

H O 1 L 21/82

G O 1 R 31/28

G

H O 1 L 27/04

H O 1 L 21/82

F

請求項の数 4 (全 5 頁)

(21) 出願番号 特願2000-572677(P2000-572677)  
 (86) (22) 出願日 平成11年9月28日(1999.9.28)  
 (65) 公表番号 特表2002-525888(P2002-525888A)  
 (43) 公表日 平成14年8月13日(2002.8.13)  
 (86) 国際出願番号 PCT/EP1999/007189  
 (87) 国際公開番号 W02000/019224  
 (87) 国際公開日 平成12年4月6日(2000.4.6)  
 審査請求日 平成13年3月27日(2001.3.27)  
 (31) 優先権主張番号 98118302.3  
 (32) 優先日 平成10年9月28日(1998.9.28)  
 (33) 優先権主張国 欧州特許庁(EP)

(73) 特許権者 599158797  
 インフィネオン テクノロジース アクチ  
 エンゲゼルシャフト  
 ドイツ連邦共和国 ミュンヘン ザンクト  
 マルティン シュトラーセ 53  
 (74) 代理人 100061815  
 弁理士 矢野 敏雄  
 (74) 代理人 100094798  
 弁理士 山崎 利臣  
 (74) 代理人 100099483  
 弁理士 久野 琢也  
 (74) 代理人 100114890  
 弁理士 アインゼル・フェリックス=ライ  
 ンハルト

最終頁に続く

(54) 【発明の名称】 デアクティブ可能なスキャン経路を有する回路装置

## (57) 【特許請求の範囲】

## 【請求項1】

複数の機能ブロック(F B 1 ~ F B n)を有する回路装置であって、  
 各機能ブロックは少なくとも1つの他の機能ブロックと接続されており、  
 当該接続の少なくとも一部はそれぞれ1つのロック素子(S F F 1 ~ S F F m)を介して  
 実現されており、  
 該ロック素子は、アクティブ化線路(Scan Enable)を介して通常モードからテ  
 ストモードへ切り替えることができ、かつ別のデータ入力側とデータ出力側を有し、  
 当該別のデータ入力側とデータ出力側とはデータ線路区間(D L 1 ~ D L 1)を介して、  
 前記ロック素子(S F F 1 ~ S F F m)がスキャン経路を実現するシフトレジスタを形成  
 するように相互に接続されている形式の回路装置において、  
 アクティブ化線路(Scan Enable)および/またはデータ線路区間(D L 1 ~ D  
 L 1)に沿って、電氣的にプログラミング可能な保安素子(SE)が少なくとも1つ配置  
 されており、  
 該保安素子は、該当する線路を遮断するかまたは所定の電位と接続する、  
 ことを特徴とする回路装置。

## 【請求項2】

少なくとも1つの保安素子(SE)は電氣的に分離可能な線路区間(フェーズ)であり、  
 該当する線路に配置されている、請求項1記載の回路装置。

## 【請求項3】

少なくとも1つの保安素子(SE)は電氣的に形成可能な線路区間(アンチ・フューズ)であり、該当する線路と所定の電位との間に配置されている、請求項1または2記載の回路装置。

【請求項4】

少なくとも1つの保安素子(SE)は、該当する線路に配置された論理ゲートにより形成されており、

該論理ゲートの第2の入力側は、電氣的に遮断可能または形成可能な線路区間によって非可逆的に所定の電位に接続することができ、これによりゲートが阻止される、請求項1から3までのいずれか1項記載の回路装置。

【発明の詳細な説明】

【0001】

本発明は、複数の機能ブロックを有する回路装置であって、各機能ブロックは少なくとも1つの他の機能ブロックと接続されており、当該接続の少なくとも一部はそれぞれ1つのロック素子を介して実現されており、該ロック素子は、アクティブ化線路を介して通常モードからテストモードへ切り替えることができ、かつ別のデータ入力側とデータ出力側を有し、当該別のデータ入力側とデータ出力側とはデータ線路区間を介して、前記ロック素子がスキャン経路を実現するシフトレジスタを形成するように相互に接続されている形式の回路装置に関する。

【0002】

このような回路装置はUS4534028から公知である。そこに記載された回路装置で実現されるスキャン経路は回路装置の機能ブロックを簡単にテストするために用いられる。というのは、1つのシフトレジスタに統合接続することのできるロック素子(ここではフリップフロップとして構成されている)により、個々の機能ブロックに所定の時点で所定の入力状態を印加することができ、ロック素子に記憶された中間結果を、シフトレジスタを介して再び呼び出すことができるからである。ここで機能ブロックは、それ自体テスト可能な所定の機能を満たす回路ユニットである。

【0003】

電子回路の特定の形式、例えばチップカード用の回路は、回路情報およびチップ内部データを高レベルで機密保持する必要がある。これは例えば暗号化法に対する鍵である。この保安関連情報は、外部のデータ分析に対してもまた改竄操作に対しても保護されなければならない。同時に回路設計は、このような保安関連回路ブロックとデータに対して最低限の透明性とアクセスを要求する。これはテストにより十分な信頼性を保証するためである。高レベルのテスト網羅性を生産中ないし生産後に保証するため、しばしば付加的にテスト要素、例えば上に述べたスキャン経路を電子回路に組み込み、これにより機能ブロックを所望の全ての状態にもたらし、これをその機能性について検査することができる。

【0004】

テストのために追加された要素はしばしば中央テストコントローラによりアクティブないしデ・アクティブにされる。このテストコントローラはソフトウェアにより、または外部信号により特別のテストピンを介してアクティブにされる。しかしこの2つのバリエーションは比較的簡単に改竄操作することができ、従って潜在的保安危険性を含む。従ってこれまで使用された、内部回路の分析性を向上させるための方法は、特別な電子構成部材への現在要求される高い保安性と両立するものではない。

【0005】

回路装置の特別の機能ブロックをテスト後に、ないし最初の運転開始後に非可逆的に他の回路から分離することも公知である。

【0006】

特許願19711478、4号明細書にはすでに、テストROMを非可逆的に調整可能なマルチプレクサを介してのみ読み出すことができ、これによりテストROMへのアクセスをテスト後に阻止することが記載されている。

10

20

30

40

50

## 【0007】

DE 2738113 A1にはすでに、保安ないし機能関連内容を有するメモリへのアクセスを破壊可能なゲートにより非可逆的に阻止することが開示されている。

## 【0008】

しかしこれら公知の装置は、非可逆的に調整可能または破壊可能な回路構成部材が比較的容易に見出される個所に配置されており、比較的容易に「修理」することができ、広範囲の分析およびひいては改竄操作を可能にするという欠点を有する。

## 【0009】

本発明の基礎となる課題は、上位概念記載の装置をさらに改善し、スキャン経路を使用した分析の不正使用をほぼ不可能にすることである。

10

## 【0010】

この課題は請求項1記載の回路装置によって解決される。有利な改善形態は従属請求項に記載されている。

## 【0011】

スキャン経路のロック素子はチップ面全体に分散されている。従ってアクティブ化線路、およびデータ線路区間から統合されるデータ線路も全チップ面にわたって延在する。これにより保安素子も非集中的にチップ面にわたって分散され、「侵入」に対する安全性が非常に高い。技術を適切に選択することによりさらに、非常に高い安全性が保安素子の再プログラミングに対して達成される。このような保安素子の例はDE 19604776 A1に記載されている。

20

## 【0012】

種々異なる保安素子を分離可能または形成可能な線路区間として、すなわち「フューズ」または「アンチ・フューズ」として選択することより安全性が高められる。なぜなら「侵入者」はどのような形式で素子を使用されているかを直ちに知ることができないからである。非常に有利には両方の形式を使用する。保安素子は論理ゲートと共に使用することもできる。これにより保安素子の機能を、入力側への電位の印加によって開放または閉鎖されたスイッチとして定義することができる。

## 【0013】

本発明を以下、図面を用い実施例に基づいて説明する。

## 【0014】

図1は、本発明の回路装置のブロック回路図である。

30

## 【0015】

図2は、保安素子に対する実施例の概略図である。

## 【0016】

図1の回路装置は機能ブロックFB1～FBnを示し、これらのブロックは直接、または接続素子SFF1～SFFmを介して相互に接続されている。ここで機能ブロックは1つまたは複数の他の機能ブロックと接続することができる。接続は直接または接続素子を介して行うことができる。接続素子SFF1～SFFmは通常、特別のフリップフロップ（スキャンフリップフロップと称する）として構成される。

## 【0017】

接続素子SFF1～SFFmはさらにアクティブ化線路ScanEnableを介して通常動作からテスト動作に切り替えることができる。通常動作で接続素子は、機能ブロックの出力側から後続の機能ブロックの入力側への引き渡しを行う。テスト動作のために接続素子は別の入力側および出力側を有する。この入力側および出力側を介して接続素子は、破線で示したデータ線路区間DL1～DLlを用いて1つのシフトレジスタに相互に接続される。従ってテスト動作では、データをシフトレジスタ入力側ScanInを介して接続素子SSF1～SSFmへロードすることができ、次に通常動作への切り替えによってただ1つのクロックパルスを用い、機能ブロックFB1～FBnの前にシフトレジスタにロードされたデータを印加することができる。機能ブロックFB1～FBnの出力データは、それぞれ1つの機能ブロックに後置接続された接続素子にロードすることができ、テ

40

50

ストモードへの切り替えによってシフトレジスタとその出力側 ScanOut を介して読み出すことができる。このスキャン経路によって各機能ブロック FB1 ~ FBn をそれぞれ任意の状態にもたらしことができ、個別のテストすることができる。

【0018】



本発明では、アクティブ化線路 ScanEnable にも、接続素子 SFF1 ~ SFFm を接続するデータ線路 DL1 ~ DLl にも保安素子 SE が配置される。この保安素子は図2に示すように、分離可能な安全器「フューズ」、または形成可能な接続部「アンチ・フューズ」として実現することができる。形成可能な接続部は、例えばアース短絡に作用するか、または線路を供給電圧電位に常時接続する。そしてこの特性による別の手段として論理ゲートと関連して、このゲートを固定的機能にロックすることができる。この保安素子 SE は非集中的に、チップ面全体にわたって分散されており、テスト後にアクティブ化線路 ScanEnable およびデータ線路区間 DL1 ~ DLl、およびひいてはスキャン経路を多種多様に分離または短絡することができる。

10

【図面の簡単な説明】

【図1】 図1は、本発明の回路装置のブロック回路図である。

【図2】 図2は、保安素子に対する実施例の概略図である。



---

フロントページの続き

(74)代理人 230100044

弁護士 ラインハルト・アインゼル

(72)発明者 ヘルベルト パーム

ドイツ連邦共和国 ヘーエンキルヒェン リーシュボーゲン 45

(72)発明者 ミヒャエル スモラ

ドイツ連邦共和国 ミュンヘン ユタシュトラーセ 17

(72)発明者 シュテファン ヴァルシュタープ

ドイツ連邦共和国 ミュンヘン グスタフ・ハイネマン・リング 55

審査官 大嶋 洋一

(56)参考文献 特開平07-86517(JP,A)

特開平07-159483(JP,A)

国際公開第92/05453(WO,A1)

(58)調査した分野(Int.Cl.<sup>7</sup>, DB名)

H01L 21/82

H01L 21/822

G01R 31/28

H01L 27/04